KR0156108B1 - 금속막 식각방법 - Google Patents

금속막 식각방법 Download PDF

Info

Publication number
KR0156108B1
KR0156108B1 KR1019900004995A KR900004995A KR0156108B1 KR 0156108 B1 KR0156108 B1 KR 0156108B1 KR 1019900004995 A KR1019900004995 A KR 1019900004995A KR 900004995 A KR900004995 A KR 900004995A KR 0156108 B1 KR0156108 B1 KR 0156108B1
Authority
KR
South Korea
Prior art keywords
metal film
etching
film
minutes
metal
Prior art date
Application number
KR1019900004995A
Other languages
English (en)
Other versions
KR910019149A (ko
Inventor
구자붕
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019900004995A priority Critical patent/KR0156108B1/ko
Publication of KR910019149A publication Critical patent/KR910019149A/ko
Application granted granted Critical
Publication of KR0156108B1 publication Critical patent/KR0156108B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Treatments Of Macromolecular Shaped Articles (AREA)
  • Weting (AREA)

Abstract

내용없음

Description

금속박 식각방법
제1도와 제2도는 종래 금속막 식각공정을 나타낸 단면도.
제3도는 본 발명의 금속막 식각공정을 나타낸 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 산화막 2 : 금속막
3 : 감광제 4 : 제1보호막
5 : 제2보호막
본 발명은 보호막(Passivation film)의 스텝 커버리지를 향상시킬 수 있는 금속막(Metal) 식각방법에 관한 것이다.
일반적으로 고집적 회로의 금속막 식각을 하기 위하여 건식식각 방법을 사용하므로 금속선 선폭의 손실을 줄여 단위 면적당 금속선의 밀도를 높이고 있다.
그러나 이러한 경우 금속막 위에 형성되는 보호막의 스텝 커버리지가 나빠지기 때문에 이를 보완하기 위하여 금속선 두께의 30∼40%를 습식식각한 후 나머지 60∼70%를 건식식각하거나 금속막 건식식각 후 특수산화막(SOG)을 덮는 공정을 추가하기도 한다.
즉, 종래에는 금속막만 건식식각하는 경우 제1도(a)에 도시된 바와 같이 산화막(1) 위에 금속막(2)을 증착한 상태에서 이 금속막(2) 위에 감광제(3)를 사용하여 금속막(2)을 선택적으로 제거한 후, (b)와 같이 감광제(3)를 제거하고, 제1보호막(4)과 제2보호막(5)을 형성하는데 이 경우 보호막의 스텝 커버리작 나빠진다.
또한, 금속막을 식각하기 위하여 습식, 건식식각을 혼합사용 할 때에는 제2도 (a)에 도시된 바와 같이 산화막(1)위에 금속막(2)을 증착하고 감광제(3)을 사용하여 먼저 금속막(2)의 30∼40%를 습식식각한 후 (b)와 같이 건식식각으로 금속막(2)의 나머지 60∼70%를 식각하여 (c)와 같이 제1보호막(4)과 제2보호막(5)의 스텝 커버리지를 향상시킬 수 있었다.
그러나 상기와 같은 종래의 방법에 있어서는 금속막 건식식각의 경우 금속선(2a)이 수직을 형성되어 고집적 회로에서는 보호막의 스텝 커버리지를 나빠지게 하고, 이에 따라 보호막이 깨어지거나 구멍이 생겨 수분및 용액의 침투가 용이하므로 금속선(2a)을 부식시키거나 특성을 변화시키기 쉬웠으며, 이를 보완하기 위한 금속막의 습식, 건식 혼합 식각방법에 있어서는 시간이 많이 걸림은 물론 원가가 상승되었고, 습식식각 후 표면이 거칠어지기 때문에 건식식각 후 많은 잔여물이 발생하게 되는 결점이 있었다.
본 발명은 이와 같은 종래의 결점을 감안하여 안출한 것으로, 습식, 건식 혼용 식각방법을 사용하지 않고도 건식식각만으로 향상된 보호막의 스텝 커버리지를 얻을 수 있게 함을 그 목적으로 한다.
이와 같은 목적을 달성하기 위하여 본 발명은 제3도의 (a)와 같이 산화막(1)위에 증착하는 금속막(2)을 선택적으로 제거하기 위해 75°의 예각을 가진 감광제(3)을 사용하는데, 이러한 감광제(3)는 감광제 현상 및 현상된 부분 제거 후 수직인 감광제를 경화굽기 공정에서 예각으로 형성하여야 한다.
이때의 경화 굽기 공정은 137℃±5℃로 가열된 판에서 50±30초간 가열한다.
다음에 감광제(3)가 예각인 조건에서 금속막(2) 건식식각을 처음에는 (b)와 같이 경사로 식각하고 다음에는 수직으로 식각한다.
이를 달성하기 위해서는 아래의 (표1)과 같은 공정조건을 가지며, 이를 설명하면 첫 번째 단계에서는 종래와 동일하게 금속막(2)위의 산화막(Al2O3)을 제거하고, 두 번째 단계에서는 낮은 식각속도를 유지하면서 식각된 면에 측벽(Sidewall)을 형성하여 경사를 만들고, 세 번째 단계에서는 식각을 일단 멈추고 측벽을 두텁게 한 후, 네 번째 단계에서는 빠른 식각속도로 금속막(2)을 수직으로 형성하고, 다섯 번째 단계에서는 추가 식각시간을 기존보다 줄여 드러난 산화층의 식각을 줄이며 남은 금속막과 잔여물을 제거하고 마지막 단계는 보호막을 형성하기 전에 금속막(2)의 수분과 직접 접촉으로 부식하는 것을 방지하기 위하여 가스 반응물(고분자 물질)의 필름을 덮는다.
Figure kpo00002
따라서 본 발명에 의하면 상기와 같은 금속막 계산식 식각을 하여 보호막(4)(5)의 스텝 커버리지를 향상시킬 수 있음은 물론 종래와 같이 초기의 금속막 습식식각이 필요 없어지므로 시간과 원가가 절감되고, 또한 초기의 금속막 습식식각으로 유발되는 산화막 위의 금속잔여물을 완전히 제거할 수 있는 장점이 있다.

Claims (2)

150 BCl3, 10 Cl2, 20mTorr, -260V에서 3분간 금속막(2) 위의 산화막을 제거하고, 105 BCl3, 10 Cl2, 25 CHF3, 20 mTorr, -200V에서 18분간 식각속도를 줄이고 식각된 면에 측벽경사를 형성하며, 50 BCl3, 15 CHF3, 30 mTorr, 1000W에서 2분간 식각을 멈추고 측벽을 두텁게 하고, 125 BCl3, 30 Cl2, 25 CHF3, 25 mTorr, -220V에서 8분 30초간 빠른 식각 속도로 금속막(2)을 수직으로 형성하고, 150 BCl3, 15 Cl2, 25 CHF3, 27 mTorr, -240V에서 3분간 금속막(2) 식각후의 남은 금속막과 잔여물을 제거하고 50 CF4, 50 CHF3, 80 mTorr, 300W에서 10분간 금속막의 부식방지를 위한 전처리를 실시하는 것을 특징으로 하는 금속막 식각방법.
제1항에 있어서, 금속막(2)의 경사식각을 위한 감광제(3)의 경화굽기 온도를 132∼142℃로 가열된 판에서 20-80초간 가열함을 특징으로 하는 금속막 식각방법.
KR1019900004995A 1990-04-11 1990-04-11 금속막 식각방법 KR0156108B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900004995A KR0156108B1 (ko) 1990-04-11 1990-04-11 금속막 식각방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900004995A KR0156108B1 (ko) 1990-04-11 1990-04-11 금속막 식각방법

Publications (2)

Publication Number Publication Date
KR910019149A KR910019149A (ko) 1991-11-30
KR0156108B1 true KR0156108B1 (ko) 1998-12-01

Family

ID=19297902

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900004995A KR0156108B1 (ko) 1990-04-11 1990-04-11 금속막 식각방법

Country Status (1)

Country Link
KR (1) KR0156108B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210129862A (ko) 2020-04-21 2021-10-29 한국전자통신연구원 지면 반력 측정 장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210129862A (ko) 2020-04-21 2021-10-29 한국전자통신연구원 지면 반력 측정 장치 및 방법

Also Published As

Publication number Publication date
KR910019149A (ko) 1991-11-30

Similar Documents

Publication Publication Date Title
KR100272644B1 (ko) 드라이에칭방법
KR0156108B1 (ko) 금속막 식각방법
TWI233645B (en) Method of forming an isolation film in a semiconductor device
CN1048821C (zh) 形成半导体器件隔离的方法
JP2629721B2 (ja) ドライエッチング方法
KR960015485B1 (ko) 장벽금속의 풋 제거 방법
KR970072304A (ko) 반도체 장치의 소자 분리막 및 그것의 제조방법
KR100284142B1 (ko) 반도체 소자의 금속배선 형성방법
KR100424477B1 (ko) 전도성 성분 및 전도성 라인 형성방법
JP3158844B2 (ja) 半導体素子の製造方法
JP3204012B2 (ja) 半導体装置の製造方法
KR100212697B1 (ko) 다단계 에칭에 의한 콘택 형성방법
KR100202664B1 (ko) 금속배선 형성방법
KR980006100A (ko) 반도체 장치의 소자 분리막 및 그것의 제조방법
KR100256241B1 (ko) 반도체장치의 경사면을 갖는 콘택홀 형성방법
KR19980026991A (ko) 반도체장치의 접촉 홀 형성방법
JP2740292B2 (ja) 半導体素子の製造方法
KR20000027244A (ko) 반도체 장치의 금속 배선 형성 방법
JPH04369220A (ja) ドライエッチング方法
KR100519314B1 (ko) 반도체 웨이퍼 식각방법
JPH0547721A (ja) エツチング方法
JPH0496220A (ja) 配線形成方法
KR0177346B1 (ko) 반도체 소자의 터널 콘택 제조방법
KR960003755B1 (ko) 역 경사 단차에서의 잔류물 제거 방법
KR100186508B1 (ko) 폴리머 제거 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050620

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee