KR0154851B1 - Synchronous signal detector - Google Patents

Synchronous signal detector

Info

Publication number
KR0154851B1
KR0154851B1 KR1019950011725A KR19950011725A KR0154851B1 KR 0154851 B1 KR0154851 B1 KR 0154851B1 KR 1019950011725 A KR1019950011725 A KR 1019950011725A KR 19950011725 A KR19950011725 A KR 19950011725A KR 0154851 B1 KR0154851 B1 KR 0154851B1
Authority
KR
South Korea
Prior art keywords
value
output
signal detector
synchronization signal
storage unit
Prior art date
Application number
KR1019950011725A
Other languages
Korean (ko)
Other versions
KR960043626A (en
Inventor
임민중
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950011725A priority Critical patent/KR0154851B1/en
Publication of KR960043626A publication Critical patent/KR960043626A/en
Application granted granted Critical
Publication of KR0154851B1 publication Critical patent/KR0154851B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042Detectors therefor, e.g. correlators, state machines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0008Synchronisation information channels, e.g. clock distribution lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

이 발명은 동기신호 감지기에 관한 것으로, 간단한 구조를 가지고, 채널의 특성에 따라서 임계치를 어떻게 잡아야 하는가 하는 문제를 근본적으로 없애 다양한 채널 환경에서 사용될 수 있는 동기신호 감지기에 관한 것이다.The present invention relates to a synchronization signal detector, and has a simple structure and relates to a synchronization signal detector that can be used in various channel environments by fundamentally eliminating the problem of how to hold a threshold value according to the characteristics of a channel.

Description

동기신호 감지기Sync signal detector

제1도는 종래의 평균치를 이용한 싱크 디텍터의 동작 상태도.1 is an operating state diagram of a sink detector using a conventional average value.

제2도는 종래의 스테이트 머시인을 이용한 동기신호를 감지하는 방법의 개략도.2 is a schematic diagram of a method for detecting a synchronization signal using a conventional state machine.

제3도는 종래의 한 주기 동안의 최대치 디텍터를 이용한 동기신호 감지기의 블럭도.3 is a block diagram of a synchronization signal detector using a maximum detector for a conventional cycle.

제4도는 이 발명의 실시예에 따른 동기신호 감지기의 블럭 구성도.4 is a block diagram of a synchronization signal detector according to an embodiment of the present invention.

제5도는 이 발명의 실시예에 따른 동기신호 감지기의 누적기의 구성도.5 is a configuration diagram of an accumulator of a synchronization signal detector according to an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

41 : 상관기 42 : 가산기41: correlator 42: adder

43 : 지연기 44 : 비교발생부43: delay 44: comparison generator

45 : 저장부45: storage unit

이 발명은 동기신호 감지기에 관한 것으로 더욱 상세하게 말하자면, 다양한 채널환경에서 사용할 수 있으며, 성능이 우수하고 구조가 간단한 동기신호 감지기에 관한 것이다.The present invention relates to a synchronous signal detector, and more specifically, to a synchronous signal detector that can be used in various channel environments and has a high performance and a simple structure.

거의 대부분의 데이타 스트림(Data Stream)은 어떤 종류의 프레임 구조(Frame Structure)를 가지고 있다. 이것은 데이타 스트림은 어떤 일정한 크기의 비트(Bit)들의 형태로 구성되어 있다는 것을 의미한다.Almost all data streams have some kind of frame structure. This means that a data stream is made up of bits of some constant size.

컴퓨터 데이타의 경우 아스키(ASCII) 등의 정해진 디지탈 형태일 수 있고, 영상신호의 경우 동화상 전문가 그룹(MPEG : Motion Picture Expert Group) 등에서 권장하는 특정형태일 수 있다.The computer data may have a predetermined digital form such as ASCII, and the video signal may have a specific form recommended by a Motion Picture Expert Group (MPEG).

데이타가 오류 정정 코딩(Error Correction Cording, ECC)이 되어 있을 경우에는 코드 길이(Codeword Length)를 기초로 해서 데이타의 틀이 정해질 수 있다. 일정틀이 없는 디지탈 음성 신호의 경우에도 전송될 때에는 정해진 수의 비트를 가지는 패켓(Packet)의 형태로 전송되곤 한다.If the data has error correction coding (ECC), the data may be framed based on the codeword length. Even in the case of a digital voice signal without a constant frame, it is often transmitted in the form of a packet having a predetermined number of bits.

디지탈 전송 시스템의 수신단에서는 입력되는 데이타 스트림의 의미를 파악하기 위해 그것의 프레임 구조를 찾아내야 한다. 이러한 과정을 프레임 동기화(Frame Synchronization)라고 한다.The receiving end of the digital transmission system must find its frame structure to understand the meaning of the incoming data stream. This process is called frame synchronization.

많은 경우에 송신단에서 전송할 때 특별한 형태를 가지는 신호를 데이타 스트림에 집어 넣어 프레임 동기화를 쉽게 한다. 이 신호는 수신단에서 찾아내기 쉬운 일정한 길이와 형태를 가지며 일정한 주기마다 한번씩 삽입되는데 이를 동기화 워드(Synchronization Word), 프레임 메이커(Frame Maker) 또는 헤더(Header)라고 한다.In many cases, it is easy to synchronize frames by inserting a specially shaped signal into the data stream when transmitting at the transmitter. This signal has a certain length and shape that is easy to find at the receiving end, and is inserted once every regular period. This signal is called a synchronization word, a frame maker, or a header.

수신단측은 동기화 워드에 대한 정확한 정보를 가지고 있고 이를 동기화 워드와 데이타 스트림의 상관(Correlation) 정보를 가지고 찾아낸다.The receiving end has accurate information about the synchronization word and finds it with the correlation information of the synchronization word and the data stream.

만일 수신기가 동기 상태에 있지 않다면 상관은 작을 것이다. 여기서는 편의상 상관기(Correlater)가 상관에 관한 정보를 0에서부터 C까지의 정수로 내보낸다고 가정한다.If the receiver is not in sync, the correlation will be small. For convenience, it is assumed that Correlator exports information about correlation as an integer from 0 to C.

데이타 스트림에 오류가 전혀 없다면 동기화 워드가 들어왔을 경우 상관기는 내보낼 수 있는 최대값 즉, C를 내보낸다.If there is no error in the data stream, the correlator will export the maximum value that can be exported, C, when a sync word is entered.

그러나 동기화 워드가 아닌 데이타도 우연히 동기화 워드와 같을 수 있으므로 하나의 프레임만 가지고는 판별할 수 없으며 여러 주기를 관찰해야만 정확한 동기상태를 찾아낼 수 있다.However, data that is not a sync word can be the same as a sync word by accident, so it cannot be determined using only one frame, and accurate synchronization can be found only by observing several cycles.

그러나 오류가 심하게 끼어 있을 경우에는 상관기가 최대값인 C를 내보내지 않을 것이고 버스트 착오(Burst Error)가 있을 경우에는 동기화 워드가 들어왔음에도 불구하고 매우 낮은 상관값을 나타낼지도 모른다.However, if the error is severely stuck, the correlator will not emit the maximum C, and if there is a burst error, it may have a very low correlation even though a sync word has been entered.

다중경로(Multi-Path) 영향에 의한 강력한 고스트(Ghost)가 있을 경우에는 동기화 워드가 아닌 지역에서도 주기적으로 작지 않은 상관이 생길 수 있다.If there is a powerful ghost due to the multi-path effect, there may be a small correlation periodically even in regions other than the synchronization word.

프레임 동기화는 그랜드 얼라이언스 잔류측파대(GA-VSB : Grand Alliance Vestigial Side-Band) 시스템의 경우 매우 중요한 역할을 한다.Frame synchronization plays a very important role in the Grand Alliance Vestigial Side-Band (GA-VSB) system.

이것은 프레임의 형태를 찾는 것을 넘어 심볼 타이밍 리커버리(Symbol Timing Recovery)를 하기 위한 정보를 제공하고 등화기에게 훈련신호(Training Sequence)를 제공하며 일련의 자동이득제어(Automatic Gain Control)를 위한 정보를 제공한다.This goes beyond finding the shape of the frame, providing information for symbol timing recovery, providing training to the equalizer, and providing information for a series of automatic gain control. do.

따라서 프레임 동기화는 매우 정확하여야 하며 보통 비터비(Viterbi) 디코더를 거친 뒤 하게 되지만, 이 경우는 오류정정은 물론이고 균등화도 되어 있지 않고 자동이득제어도 완전하지 않으며 심지어는 심볼 타이밍 리커버리(심볼 타임 복원)도 되어 있지 않은 상황에서 동기화 워드를 찾아내야 한다.Therefore, frame synchronization must be very accurate and usually through a Viterbi decoder, but in this case, error correction, equalization, automatic gain control are not complete, and even symbol timing recovery (symbol time recovery). You need to find the sync word in a situation that is not.

채널 또한 잡음이 많은 경우와 강력한 다중경로 효과가 있는 경우를 고려해야만 하며, 매우 다양한 채널 환경이 존재할 수 있다. 이러한 악조건과 다양한 채널 환경에서도 잘 동작할 수 있는 싱크 디텍터가 필요한 실정이다.Channels also need to consider noisy cases and powerful multipath effects, and there can be a wide variety of channel environments. There is a need for a sink detector that can operate well under such adverse conditions and various channel environments.

이하 첨부된 도면을 참조로 하여 종래의 기술에 관하여 설명하기로 한다.Hereinafter, a conventional technology will be described with reference to the accompanying drawings.

제1도는 종래의 평균치를 이용한 싱크 디텍터의 동작 상태도이다.1 is an operation state diagram of a sink detector using a conventional average value.

제1도에 도시되어 있듯이, 종래의 평균치를 이용한 싱크 디텍터의 구성은,As shown in FIG. 1, the configuration of the sink detector using a conventional average value is

상관기(1)의 출력이 1세그먼트씩 지연된 신호들이 제1지연기(2), 제2지연기(3), 제3지연기(4)에 입력되고, 상기 상관기(1) 및 지연기(2,3,4)의 각각의 출력은 합산기(5)로 입력되며, 그 출력은 비교발생기(6)로 입력되는 구조로 이루어진다.Signals whose output of the correlator 1 is delayed by one segment are input to the first delayer 2, the second delayer 3, and the third delayer 4, and the correlator 1 and the delayer 2 Each output of 3, 4 is input to the summer 5, and the output is input to the comparison generator 6. As shown in FIG.

상기 구성에 의한 종래의 평균치를 이용한 싱크 디텍터의 동작은 다음과 같다.The operation of the sink detector using the conventional average value by the above configuration is as follows.

먼저 사용자에 의해 전원이 인가되면 종래의 평균치를 이용한 싱크 디텍터의 동작이 시작된다.First, when power is applied by the user, the operation of the sink detector using the conventional average value is started.

동작이 시작되면, 싱크 워드를 포함한 신호가 상관기(1)로 입력된다. 입력된 신호는 제1지연기(2), 제2지연기(3), 제3지연기(4)에 입력된다.When the operation starts, a signal containing a sync word is input to the correlator 1. The input signal is input to the first delay unit 2, the second delay unit 3, and the third delay unit 4.

상기 상관기(1) 및 지연기(2,3,4)의 각각의 출력은 합산기(5)로 입력된다.Each output of the correlator 1 and the retarders 2, 3, 4 is input to a summer 5.

이렇게 하여 충분한 시간이 흐른 후에, 싱크 워드가 입력되었다면 오류가 없을 경우, 상관기(1)와 지연기(2,3,4)는 각각 C를 출력한다.After sufficient time has passed in this way, if there is no error if a sync word has been input, the correlators 1 and delays 2, 3, 4 output C, respectively.

그 출력은 합산기(5)로 입력되고, 평균치가 계산된 후 합산기(5)의 출력도 C가 된다.The output is input to the summer 5, and after the average value is calculated, the output of the summer 5 also becomes C.

상기의 합산기(5)의 출력이 C가 되는 것은 한 주기마다 반복된다.The output of the summer 5 is repeated every cycle.

다음, 상기 합산기(5)의 출력은 비교발생기(6)로 입력된다.Next, the output of the summer 5 is input to the comparison generator 6.

다음, 비교발생기(6)는 입력된 신호를 임계치(T)와 비교한 후 임계치보다 크거나 같으면 동기신호를 발생한다.Next, the comparison generator 6 compares the input signal with the threshold value T and generates a synchronization signal if it is greater than or equal to the threshold value.

그러나, 상기한 종래의 싱크 디텍터는 임계치를 크게 하면 오류가 많이 발생할 경우 동기신호를 발생시키지 않을 확률이 있고 임계치를 작게 하면 다중경로 효과에 의해 싱크 워드가 아닌 곳에서도 동기신호가 발생될 우려가 있다. 즉 거짓 알람(False Alarm)과 미스(Miss)의 트레이드오프(Tradeoff)가 존재한다.However, in the conventional sink detector, if the threshold value is increased, there is a possibility that the synchronization signal is not generated when a large number of errors occur. If the threshold value is small, the synchronization signal may be generated even in the non-sink word due to the multipath effect. . That is, there is a tradeoff between false alarms and misses.

또한, 많은 주기를 평균해야할 때 필요한 메모리의 낭비는 신뢰카운터(Confidence Counter)를 이용하거나 스테이트 머시인(State Machine)을 이용하여 줄이고 있다. 제2도에 스테이트 머시인을 이용한 방법을 도시하였다.In addition, the waste of memory required when a large number of cycles are to be averaged is reduced by using a confidence counter or a state machine. 2 shows a method using a state machine.

제2도에 도시되어 있듯이, 스테이트 머시인의 초기 상태는 맨 위쪽의 -3상태이며, 상관값이 정해진 임계치 T1을 넘으면 -2의 상태로 넘어간다.As shown in FIG. 2, the initial state of the state machine is -3 at the top, and goes to -2 when the correlation value exceeds the predetermined threshold T1.

한 주기후에 다시 상관값을 측정해 이 값이 임계치 T1을 넘으면 -1의 상태로 가고 그렇지 못하면 -3의 상태로 간다.After one cycle, the correlation value is measured again, and if it exceeds the threshold T1, it goes to the state of -1 and otherwise to -3.

이러한 방법에 의해 한 주기마다 측정된 상값이 대부분 T1을 넘을 경우 동기가 된 0상태로 간다.In this way, if the phase value measured in one cycle exceeds T1, it goes to the synchronized zero state.

동기가 되어 있는 경우에도 한 주기마다 상관값을 측정해 이 값이 대부분 T2에 미치지 못할 경우 폴스 로크(False Lock)라고 간주하고 동기상태를 빠져나온다.Even if it is synchronized, the correlation value is measured every one period. If this value does not reach most of T2, it is regarded as false lock and exits from the synchronization state.

일반적으로 T2는 T1보다 작다.In general, T2 is less than T1.

즉 특별한 조건이 만족하여야만 비동기 상태에서 동기 상태로 들어가고 다른 특별한 조건이 만족되면 동기 상태에서 비동기 상태에서 동기 상태로 빠져나온다.That is, only when a special condition is satisfied, the asynchronous state is entered into the synchronous state, and when other special conditions are satisfied, the synchronous state is exited from the asynchronous state to the synchronous state.

이 방법에서도 역시 T1을 어떻게 잡을 것인가 하는 문제가 나온다.This method also raises the question of how to catch T1.

임계치가 크면 동기신호를 놓칠 수 있고, 임계치가 작으면 고스트(Ghost)에 의해 폴스 로크가 될 수 있기 때문이다. 그리고 스테이트 머시인의 상태가 매우 많을 경우 동기 신호의 신뢰성은 커지지만 동기화 시간이 커진다.If the threshold is large, the synchronization signal may be missed, and if the threshold is small, it may be locked by the Ghost. And when the state machine has a lot of states, the reliability of the synchronization signal increases, but the synchronization time increases.

일반적으로 강한 고스트가 있는 경우에서도 고스트에 의한 상관값은 싱크워드에 의한 상관값보다 작다 그렇지 않다면 주 신호와 고스트를 구별하지 못할 것이다.In general, even when there is a strong ghost, the correlation value due to the ghost is smaller than the correlation value due to the sync word, otherwise the main signal and the ghost will not be distinguished.

따라서 한 주기 동안의 상관값의 최대값을 구하면 주 신호와 고스트를 쉽게 구분할 수 있을 것이다. 제3도에 한 주기 동안의 최대치 디텍터를 이용한 방법을 도시하였다.Therefore, obtaining the maximum value of the correlation value for one period will make it easier to distinguish the main signal from the ghost. 3 shows a method using the maximum detector for one period.

제3도에 도시되어 있듯이, 상관기(31)에서 출력된 값들은 한 주기 동안 쌓이게 되고, 이 중에서 가장 큰 값(32)이 선별된다.As shown in FIG. 3, the values output from the correlator 31 are accumulated for one period, and the largest value 32 of these is selected.

이 값은 동기 신호의 신뢰도를 높이기 위해 제2도에 도시한 방법과 비슷한 개념의 신뢰 카운터(33)를 통과한다.This value passes through a reliability counter 33, which is similar in concept to that shown in FIG. 2, in order to increase the reliability of the synchronization signal.

이런 방법에 의하여 임계치를 쓰지 않고 동기 신호를 검출해 내어 채널 환경의 다양성에 대한 문제를 해결하였다.This method solves the problem of diversity of channel environment by detecting synchronization signal without using threshold.

그러나, 이 방법은 성능은 우수하지만 한 주기 동안의 최대값을 구해 내야 하고 또한 신뢰 카운터를 구현해야 하기 때문에 복잡도가 높은 단점이 있다.However, this method has the disadvantage of high complexity because it has good performance but has to obtain a maximum value for one cycle and implement a confidence counter.

그러므로 본 발명의 목적은 종래의 단점을 해결하기 위한 것으로, 다양한 채널환경에서 사용할 수 있으며, 성능이 우수하고 구조가 간단한 동기신호 감지기를 제공하고자 하는 것이다.Therefore, an object of the present invention is to solve the drawbacks of the prior art, and to provide a synchronization signal detector that can be used in various channel environments and has excellent performance and simple structure.

상기의 목적을 달성하고 하는 이 발명의 구성은,The structure of this invention which achieves the said objective,

데이타를 입력받기 위한 상관기와,A correlator for receiving data,

상기 상관기의 출력과 누적되어 있던 다른 값을 가산하기 위한 가산기와 ;An adder for adding another value accumulated with the output of the correlator;

상기 가산기의 출력을 지연시키기 위한 지연기와 ;A delay unit for delaying the output of the adder;

상기 지연기의 출력을 누적시켜 피드백시키기 위한 누적기와 ;An accumulator for accumulating and feeding back the output of the delay unit;

상기 누적기의 출력을 저장하기 위한 저장부와 ;A storage unit for storing the output of the accumulator;

상기 지연기와 저장부의 출력을 입력받아 비교한 후 그 결과에 따라 동기신호를 발생하기 위한 비교발생부로 이루어진다.Comprising the output of the delay and the storage unit is compared and consists of a comparison generator for generating a synchronization signal according to the result.

상기 구성에 의해 이 발명을 실시할 수 있는 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 설명하면 다음과 같다.Referring to the accompanying drawings, the most preferred embodiment which can implement this invention by the above configuration is as follows.

제4도는 이 발명의 실시예에 따른 동기신호 감지기의 블럭 구성도이고,4 is a block diagram of a synchronization signal detector according to an embodiment of the present invention,

제5도는 이 발명의 실시예에 따른 동기신호 감지기의 누적기의 구성도이다.5 is a configuration diagram of an accumulator of a synchronization signal detector according to an embodiment of the present invention.

제4도에 도시되어 있듯이, 이 발명의 실시예에 따른 동기신호 감지기의 구성은,As shown in Figure 4, the configuration of the synchronization signal detector according to the embodiment of the present invention,

상관기(41)의 출력이 가산기(42)에 입력되고, 그 출력은 지연기(43)에 입력되며, 상기 지연기(43)의 출력은 비교발생부(44)로 입력되는 동시에 누적기(45)로 입력되며, 상기 비교발생부(44) 및 누적기(45)의 출력은 저장부(46)를 통해 다시 비교발생부(44)로 입력되는 구조로 이루어진다.The output of the correlator 41 is input to the adder 42, the output thereof is input to the delayer 43, and the output of the delayer 43 is input to the comparison generator 44 and at the same time the accumulator 45. ) And the outputs of the comparison generator 44 and the accumulator 45 are input to the comparison generator 44 through the storage 46.

상기 구성에 의한 이 발명의 실시예에 따른 동기신호 감지기의 작용은 다음과 같다.The operation of the synchronization signal detector according to the embodiment of the present invention by the above configuration is as follows.

먼저 사용자에 의해 전원이 인가되면 이 발명의 실시예에 따른 동기신호 감지기의 동작이 시작된다.First, when power is applied by the user, the operation of the sync signal detector according to the embodiment of the present invention is started.

동작이 시작되면, 입력 데이타는 상관기(41)를 통과한 뒤 누적기(45)의 누적되어 있던 상관값의 (M-1)/M과 가산기(42)에서 더해져 다시 누적기(45)에 저장된다.When the operation starts, the input data is passed through the correlator 41 and then added to the accumulator (M-1) / M of the accumulated correlation value of the accumulator 45 and stored in the accumulator 45 again. do.

축적된 값에 (M-1)/M의 값이 곱해지기 때문에 상관값의 최대값을 C라고 하면 그값은 MC를 넘지 않으며 따라서 비트 길이(Bit Length)에 관한 문제는 없다.Since the accumulated value is multiplied by the value of (M-1) / M, if the maximum value of the correlation value is C, the value does not exceed MC, and thus there is no problem regarding bit length.

다음, 지연기(43) 및 저장부(46)의 출력은 비교발생부(44)로 입력되어 비교된다.Next, the outputs of the delay unit 43 and the storage unit 46 are input to the comparison generator 44 and compared.

여기서 비교되는 어떤 기준값의 초기치는 T이며, T는 단지 최초의 동기신호가 시작점에서 어느 만큼의 시간이 흐른 뒤 발생하는 가만을 정한다.The initial value of any reference value compared here is T, and T only determines how much time the initial synchronization signal occurs after the start point.

일정시간 뒤에는 T 대신 누적된 상관값의 최대치가 들어간다.After a certain time, the maximum value of the accumulated correlation value is entered instead of T.

T가 작으면 짧은 동기화 시간을 소요하며 비교적 적은 신뢰도를 갖는 동기신호를 발생시키지만 시간에 따라 저장부(46)의 값은 커지면서 점점 신뢰도가 높아져간다.If T is small, it generates a short synchronization time and generates a synchronization signal with relatively low reliability. However, the value of the storage unit 46 increases with time, and the reliability becomes higher.

비교발생부(44)는 지연기(43)와 저장부(46)의 값을 비교하여 동기신호를 내보낸다.The comparison generator 44 compares the values of the delay unit 43 and the storage unit 46 and outputs a synchronization signal.

지연기(43)에 들어 있는 값은 상관값들의 누적된 값이고, 저장부(46)에는 그 중에서 최대값 즉, 동기가 맞았을 경우의 상관값의 누적값에 (M-1)/M을 곱한 값이 들어간다.The value contained in the delay unit 43 is a cumulative value of the correlation values, and the storage unit 46 adds (M-1) / M to the maximum value among them, that is, the accumulated value of the correlation value when the synchronization is correct. Multiply

동기가 맞았을 경우와 그렇지 않을 경우의 상관값의 누적치는 최소한 M/(M-1)의 비율이 된다고 하면, 이 값 이상의 상관값 누적치는 오직 싱크 워드의 상관값 누적치 뿐이며 이때 비교발생부(44)에 의해 동기신호가 발생한다.If the cumulative value of the correlation value when the synchronization is correct or not is at least M / (M-1), the correlation value accumulation value above this value is only the correlation value accumulation value of the sync word. ) Generates a synchronization signal.

어떤 이유에 의하여 싱크가 틀어지게 되어 다른 위치의 상관값의 누적치가 가장 커지게 되면 이 값은 저장부(46)에 들어있는 값보다 커져 동기신호를 발생시키고 이 값의 (M-1)/M이 저장부(46)에 들어가 바른 동기의 위치를 찾게 된다.If, for some reason, the sink is turned off and the cumulative value of the correlation value at the other position becomes the largest, this value is larger than the value contained in the storage unit 46 to generate a synchronization signal, and (M-1) / M of this value. The storage unit 46 enters to find the correct synchronizing position.

상기한 저장부(46)는 레지스터로 구성할 수 있고, 상기한 누적기(45)는 제5도에 도시하였다.The storage unit 46 can be configured with a register, and the accumulator 45 is shown in FIG.

제5도에 도시되어 있듯이, (M-1)/M은 M을 2의 파워(Power)로 정하면 하나의 뺄셈기를 이용하여 쉽게 구현할 수 있다.As shown in FIG. 5, (M-1) / M can be easily implemented by using one subtractor when M is set to 2 power.

M이 2의 N승이라고 할 때 데이타를 쉬프트기(52)로 N비트만큼 쉬프트한 후 이를 원래의 데이타에서 뺄셈기(51)를 이용하여 빼면 (M-1)/M이 구현된다.When M is the N power of 2, the data is shifted by N bits by the shifter 52, and then subtracted from the original data using the subtractor 51 to implement (M-1) / M.

상기 과정에서 알 수 있듯이, 본 발명에서는 한개의 레지스터로 이루어진 저장부(46)와 한개의 비교기(44)만을 사용하여 최대치 디텍터와 같은 동작을 한다.As can be seen in the above process, in the present invention, the storage unit 46 consisting of one register and one comparator 44 operate like the maximum detector.

이상에서와 같이 이 발명의 실시예에서, 매우 간단하면서도 거짓 알람(False Alarm)과 미스(Miss)의 트레이트오프(Tradeoff)와 신뢰도를 결정하는 문제를 근본적으로 없애 다양한 채널환경에서 사용될 수 있는 동기신호 감지기를 제공할 수 있다.As described above, in the embodiment of the present invention, a synchronization that can be used in various channel environments is very simple but fundamentally eliminates the problem of determining the tradeoff and reliability of false alarms and misses. It can provide a signal detector.

Claims (4)

데이타를 입력받기 위한 상관기와, 상기 상관기의 출력과 누적되어 있던 다른 값을 가산하기 위한 가산기와 ; 상기 가산기의 출력을 지연시키기 위한 지연기와 ; 상기 지연기의 출력을 누적시켜 피드백시키기 위한 누적기와 ; 상기 누적기의 출력을 저장하기 위한 저장부와 ; 상기 지연기와 저장부의 출력을 입력받아 비교한 후 그 결과에 따라 동기신호를 발생하기 위한 비교발생부로 구성되어짐을 특징으로 하는 동기신호 감지기.A correlator for receiving data, an adder for adding another value accumulated with the output of the correlator; A delay unit for delaying the output of the adder; An accumulator for accumulating and feeding back the output of the delay unit; A storage unit for storing the output of the accumulator; And a comparison generator configured to receive the output from the delay unit and the storage unit and compare the output with the delay unit. 제1항에 있어서, 상기한 저장부는 레지스터로 이루어지는 것을 특징으로 하는 동기신호 감지기.The sync signal detector of claim 1, wherein the storage unit comprises a register. 제1항에 있어서, 상기한 누적기는 쉬프트기와 뺄셈기(51)로 이루어지는 것을 특징으로 하는 동기신호 감지기.2. The synchronization signal detector according to claim 1, wherein the accumulator comprises a shifter and a subtractor (51). 제1항에 있어서, 상기한 저장부와 비교기는 최대치 디텍터와 같은 동작을 하는 것을 특징으로 하는 동기신호 감지기.The sync signal detector of claim 1, wherein the storage unit and the comparator operate like a maximum detector.
KR1019950011725A 1995-05-12 1995-05-12 Synchronous signal detector KR0154851B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950011725A KR0154851B1 (en) 1995-05-12 1995-05-12 Synchronous signal detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950011725A KR0154851B1 (en) 1995-05-12 1995-05-12 Synchronous signal detector

Publications (2)

Publication Number Publication Date
KR960043626A KR960043626A (en) 1996-12-23
KR0154851B1 true KR0154851B1 (en) 1998-11-16

Family

ID=19414308

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950011725A KR0154851B1 (en) 1995-05-12 1995-05-12 Synchronous signal detector

Country Status (1)

Country Link
KR (1) KR0154851B1 (en)

Also Published As

Publication number Publication date
KR960043626A (en) 1996-12-23

Similar Documents

Publication Publication Date Title
KR0147661B1 (en) Detect circuit and method of data segment synchronization
US5444743A (en) Synchronous pulse generator
US4754457A (en) Digital sequence polarity detection with adaptive synchronization
US6175391B1 (en) Digital TV receiver
US6990615B2 (en) Data processing device
KR19980070597A (en) Acquisition device and method for acquiring the residual sideband symbol synchronization signal
KR0154851B1 (en) Synchronous signal detector
KR0169619B1 (en) Data segment sync. signal generation apparatus and method thereof
US7436919B2 (en) Methods and apparatus for bit synchronizing data transferred across a multi-pin asynchronous serial interface
US7149265B2 (en) Timing recovery loop with non-integer length
JP4664602B2 (en) VSB sync signal detection circuit for digital TV receiver
US7046700B1 (en) Spectrally invisible framing of high error rate data signals
KR100238284B1 (en) Phase correction circuit and method therefor
KR20010069142A (en) Apparatus for detecting sync signal of digital tv
KR100239469B1 (en) Synchronous recovery apparatus in digital tv
KR19990061654A (en) Segment Sync Signal Detection Device of Digital TV Receiver
KR100463503B1 (en) Synchronous Restoration Device of Digital TV
JP2001223684A (en) Synchronization detector, receiver and its method
KR100280202B1 (en) Frame extraction circuit
US7085654B2 (en) Phase based system and method for determining signal consistency
SU1069181A1 (en) Bi-pulse signal receiver
JP2005333300A (en) Circuit and method for synchronization detection, and program
KR100234594B1 (en) Data segment sync detector in hdtv system
US20060001769A1 (en) Apparatus and method for detecting synchronization signal of data signal utilizing synchronization symbols
JP3856586B2 (en) Synchronization judgment device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090615

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee