KR0154465B1 - 동기망에 있어서 프레임에 따른 타임슬롯의 윈도우제어장치 - Google Patents

동기망에 있어서 프레임에 따른 타임슬롯의 윈도우제어장치

Info

Publication number
KR0154465B1
KR0154465B1 KR1019950006993A KR19950006993A KR0154465B1 KR 0154465 B1 KR0154465 B1 KR 0154465B1 KR 1019950006993 A KR1019950006993 A KR 1019950006993A KR 19950006993 A KR19950006993 A KR 19950006993A KR 0154465 B1 KR0154465 B1 KR 0154465B1
Authority
KR
South Korea
Prior art keywords
window
signal
synchronization
time slot
timeslot
Prior art date
Application number
KR1019950006993A
Other languages
English (en)
Other versions
KR960035280A (ko
Inventor
한상준
Original Assignee
박성규
대우통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박성규, 대우통신주식회사 filed Critical 박성규
Priority to KR1019950006993A priority Critical patent/KR0154465B1/ko
Publication of KR960035280A publication Critical patent/KR960035280A/ko
Application granted granted Critical
Publication of KR0154465B1 publication Critical patent/KR0154465B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 타임슬롯의 윈도우제어장치는 동기망에 있어서 프레임에 따른 타임슬롯의 윈도우를 생성하는 회로를 간소화하기 위한 것이다. 이를 위하여 본 장치는 동기클럭신호와 시스템 동기신호가 인가되면, 동기리세트신호를 생성하는 동기리세트신호 생성부; 프로세서로 부터 제공되는 송신 타임슬롯 데이타에 대응되는 타임슬롯의 윈도우신호를 동기리세트신호 생성부에서 생성되는 동기리세트신호에 동기시켜 출력하는 송신 타임슬롯 윈도우 발생기; 송신 타임슬롯 윈도우 발생기에서 발생되는 윈도우신호를 동기클럭신호에 동기시켜 대응되는 타임슬롯으로 윈도우신호를 출력하는 송신동기 제어기; 제공되는 수신 타임슬롯 데이타에 대응되는 타임슬롯의 윈도우신호를 동기리세트신호 생성부에서 생성되는 동기리세트신호에 동기시켜 출력하는 수신 타임슬롯 윈도우 발생기; 수신 타임슬롯 윈도우 발생기에서 발생되는 윈도우신호를 동기클럭신호에 동기시켜 대응되는 타임슬롯으로 윈도우신호를 출력하는 수신 동기 제어기를 포함하도록 구성된다.

Description

동기망에 있어서 프레임에 따른 타임슬롯의 윈도우제어장치
제1도는 종래의 동기망에 있어서 프레임에 따른 타임슬롯의 윈도우제어장치에 대한 블럭도이고,
제2도는 본 발명에 따른 동기망에 있어서 프레임에 따른 타임슬롯의 윈도우제어장치의 블럭도이고,
제3도는 제2도에서 제시된 블럭도의 동작타이밍도이다.
* 도면의 주요부분에 대한 부호의 설명
201 : 동기리세트신호 생성부 202 : 카운터
203 : 송신 타임슬롯레지스터 204 : 수신 타임슬롯레지스터
205 : 송신 타임슬롯 윈도우 발생기 206 : 수신 타임슬롯 윈도우 발생기
207 : 송신동기제어기 208 : 수신동기제어기
본 발명은 동기망(Synchronous Network) 접속제어의 관한 것으로, 특히 동기망에 있어서 프레임에 따른 타임슬롯의 윈도우제어장치에 관한 것이다.
동기망은 디지탈 통신망에 있어서 송수신장치 또는 중계장치 사이에서 타이밍의 동기를 조정하기 위한 통신망으로써, 각 교환점에서 비트레이트 및 위상(프레임동기)을 일치시키기 위하여 각 보드의 특성을 고려한 타임슬롯의 윈도우(Window)신호를 발생하게 된다. 여기서 윈도우신호는 다수의 채널중 사용을 원하는 채널영역을 지정하는 신호로서, N개의 타임슬롯중 데이타전송을 원하는 타임슬롯이 지정되면, 지정된 타임슬롯을 통하여 송수신이 이루어지도록 데이타를 전송할 보드의 특성을 고려하여 N개의 타임슬롯측으로 생성되는 것으로, 생성된 윈도우신호에 의하여 N개의 타임슬롯중 데이타전송을 원하는 타임슬롯이 선택되게 된다. 이러한 윈도우 신호를 생성하기 위하여 종래에는 제1도에 도시된 바와 같이 처리하였다.
즉, 제1도는 종래의 동기망에 있어서 프레임에 따른 타임슬롯의 윈도우제어장치의 블럭도로서, 데이타 송신을 위한 제 1 분주기(100), 제 1 카운터(101), 송신 타임슬롯 레지스터(102) 및 송신 타임슬롯 윈도우 발생기(103)와 데이타 수신을 위한 제 2 분주기(104), 제 2 카운터(105), 수신 타임슬롯 레지스터(106) 및 수신 타임슬롯 윈도우 발생기(107)로 구성된다.
이와 같이 구성된 윈도우제어장치는 데이타 송신시에는 외부제어회로(도시되지 않음)로 부터 동기클럭신호(BCLK)가 인가되면, 제 1 분주기(100)로 전송되어 상술한 외부제어회로(도시되지 않음)으로 부터 제공되는 송신용 동기신호(XSYNC)를 기준으로 동기클럭신호(BCLK)를 8분주하고, 분주된 데이타는 제 1 카운터(101)로 전송한다. 카운터(101)는 제 1 분주기(100)로 부터 8분주된 데이타가 전송되면, 상술한 송신용 동기신호(XSYNC)를 기준으로 64진 카운터로 카운트하여 출력한다. 출력된 데이타는 송신 타임슬롯 윈도우 발생기(103)로 전송된다.
한편 도시되지 않은 프로세서(일명 Channel Unit Processor라고도 하며, 채널유니트의 모든 기능을 콘트롤 하는 프로세서로 송수신 타임슬롯의 위치를 지정하기도 한다.)에서 지정하는 송신 타임슬롯의 데이타가 전송되면, 송신 타임슬롯 레지스터(102)는 제 1 카운터(101)에서 출력되는 데이타와 동기를 맞출수 있을 정도로 송신 타임슬롯의 데이타를 저장한 뒤, 송신 타임슬롯 윈도우 발생기(103)로 전송한다. 송신 타임슬롯 윈도우(103)는 제 1 카운터(101)에서 전송되는 카운트 값과 송신 타임슬롯 레지스터(102)에서 전송되는 값을 비교하여 상술한 프로세서(도시되지 않음)에서 지정한 송신용 타임슬롯의 윈도우 신호를 출력한다.
또한 데이타 수신시에는, 상술한 제 1 분주기(100)와 같이 제 2 분주기(104)를 통하여 외부의 제어장치(도시되지 않음)로 부터 제공되는 동기클럭신호(BCLK)를 수신용 동기신호(RSYNC)를 기준으로 8분주한 뒤, 제 2 카운터(105)로 전송한다. 그리고 제 2 카운터(105)는 8분주된 데이타를 상술한 외부 제어장치(도시되지 않음)로 부터 제공되는 수신용 동기신호(RSYNC)를 기준으로 상술한 제 1 카운터(101)와 마찬가지로 64진 카운터를 통해 카운트하여 출력한다. 출력된 데이타는 수신 타임슬롯 윈도우 발생기(107)로 전송한다.
한편, 상술한 프로세서(도시되지 않음)로 부터 수신 타임슬롯 데이타(RX_SLT_NUM(5:0))가 전송되면, 수신 타임슬롯 레지스터(106)는 상술한 송신 타임슬롯 레지스터(102)에서와 같이 저장한 후, 수신 타임슬롯 윈도우 발생기(107)로 전송한다. 수신 타임슬롯 윈도우 발생기(107)는 수신 타임슬롯 레지스터(106)에서 전송된 타임슬롯 데이타와 제 2 카운터(105)에서 전송되는 카운트된 데이타를 비교하여 지정된 수신 타임슬롯의 윈도우를 출력한다.
그러나 이와 같이 처리할 경우, 송신용 동기신호와 수신용 동기신호를 별도 처리함으로 인하여 윈도우 생성을 위한 장치가 복잡할뿐아니라 각 보드마다의 특성을 고려하여 필요한 제어신호를 제공하기 위한 외부제어회로가 요구되는 문제가 있었다.
따라서 본 발명의 목적은 동기망에 있어서 프레임에 따른 타임슬롯의 윈도우를 생성하는 회로를 간소화하기 위한 타임슬롯의 윈도우 제어장치를 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명에 따른 장치는, 동기망에 있어서 프로세서로 부터 제공되는 지정하고자 하는 송/수신 타임슬롯 데이타와 외부기기로 부터 제공되는 동기클럭신호 및 시스템 동기신호를 이용하여 프레임에 따른 타임슬롯의 윈도우신호 발생을 제어하기 위한 장치에 있어서: 동기클럭신호와 시스템 동기신호가 인가되면, 타임슬롯을 통하여 데이타를 송수신하기 위한 보드의 특성을 고려한 동기리세트신호를 생성하는 동기리세트신호 생성부; 프로세서로 부터 제공되는 송신 타임슬롯 데이타에 대응되는 타임슬롯의 윈도우신호를 동기리세트신호 생성부에서 생성되는 동기리세트신호에 동기시켜 출력하는 송신 타임슬롯 윈도우 발생기; 송신 타임슬롯 윈도우 발생기에서 발생되는 윈도우신호를 동기클럭신호는 동기시켜 대응되는 타임슬롯으로 윈도우신호를 출력하는 송신동기 제어기; 프로세서로 부터 제공되는 수신 타임슬롯 데이타에 대응되는 타임슬롯의 윈도우신호를 동기리세트신호 생성부에서 생성되는 동기리세트신호에 동기시켜 출력하는 수신 타임슬롯 윈도우 발생기; 수신 타임슬롯 윈도우 발생기에서 발생되는 윈도우 신호를 동기클럭신호에 동기시켜 대응되는 타임슬롯으로 윈도우신호를 출력하는 수신동기 제어기를 포함함을 특징으로 한다.
이어서 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세하게 설명하기로 한다.
제2도는 본 발명에 따른 동기망에 있어서 프레임에 따른 타임슬롯의 윈도우제어장치의 블럭도로, DAMA-SCPC(Demand Assignment Multiple Access-Single Channel per Carrier) 위성통신장비에 적용한 예로써, 동기리세트신호 생성부(201), 카운터(202), 송신 타임슬롯 레지스터(203), 수신 타임슬롯 레지스터(204), 송신 타임슬롯 윈도우 발생기(205), 수신 타임슬롯 윈도우 발생기(206), 송신동기제어기(207), 수신동기제어기(208)로 구성되어 있다.
이와 같이 구성된 윈도우 발생장치의 동기리세트 신호 생성부(201)는 도시되지 않은 RS-485와 같은 수신용 칩을 통하여 수신된 동기클럭신호(MCK)과 시스템 동기신호(SYNC)가 인가되면, 장착된 각 보드들의 송수신특성을 고려한 주기를 갖는 동기리세트신호를 생성한다. 즉, 제3a도와 같이 동기클럭신호(MCK)가 인가되고, (b)와 같이 시스템 동기신호(SYNC)가 인가되면, 제3c도와 같이 시스템동기신호(SYNC)보다동기클럭주기만큼 앞선 위상을 갖는 동기리세트신호를 생성한다. 이는 송수신조건을 모두 커버하기 위한 것으로, 앞선 위상의 정도는 장착되는 보드의 특성에 의하여 변경될 수 있다. 이와 같이 생성된 동기 리세트신호는 카운터(202)로 전송된다.
카운터(202)는 256진 카운터를 사용하여 동기리세트신호 생성부(201)에서 인가되는 동기리세트신호를 기준으로 동기클럭신호(MCK)를 카운트하고, 카운트된 값을 송신 타임슬롯 윈도우 발생기(205)와 수신 타임슬롯 윈도우 발생기(206)로 제공한다.
한편 송신 타임슬롯 레지스터(203)는 도시되지 않는 프로세서에서 지정하는 송신 타임슬롯의 데이타(TX_SLT_NUM(4:0))가 인가되면, 일정 시간동안 저장하였다가 출력한다. 여기서 일정시간은 상술한 시스템 동기신호(SYNC)와 동기클럭신호(MCK)가 동기리세트 처리부(201)과 카운터(202)를 거쳐 출력되는 기간과 동기를 맞추기 위하여 설정된 시간이다. 출력된 송신 타임슬롯의 데이타는 송신 타임슬롯 윈도우 발생기(205)로 전송된다.
송신 타임슬롯 윈도우 발생기(205)는 카운터(202)로 부터 전송된 값과 송신 타임슬롯 레지스터(203)에서 전송된 값을 비교하여 서로 동일한 값을 가질 때, 송신 타임슬롯의 윈도우신호를 액티브상태로 설정하여 출력한다. 이와 같은 비교방법에 의하여 송신 타임슬롯 윈도우신호가 출력될 때, 제3d도에 도시된 바와 같이 동기리세트신호의 상승에지를 기준으로 지정된 타임슬롯에서 액티브에서 변환된 윈도우신호를 발생한다. 이와 같이 발생된 윈도우신호는 송신 동기제어기(207)로 전송된다.
송신 동기제어기(207)는 송신 타임슬롯 윈도우 발생기(205)로 부터 전송되는 송신타임슬롯의 윈도우신호를 보드특성에 적합하도록 동기클럭신호(MCK)의 상승에지에 동기시켜 제3e도와 같은 윈도우신호를 출력한다. 제3e도에 도시된 바와 같이 발생된 송신 타임슬롯의 윈도우신호가 지연된 것은 수신할 보드가 송신된 데이타를 충분히 수신할 수 있도록 고려한 것이다.
이와 같이 타임슬롯의 윈도우신호가 발생되면, 제3e도에 도시된 액티브 하이논리구간동안 해당 타임슬롯을 통하여 해당보드로 부터 송신하고자 하는 데이타가 송신되게 된다.
한편, 수신 타임슬롯 레지스터(204)는 상술한 도시되지 않은 프로세서에서 송신시와 마찬가지로 수신하고자 하는 타임슬롯을 지정한 데이타(RX_SLT_NUM(4:0))가 인가되면, 상술한 송신 타임슬롯 레지스터(205)와 같이 일정 시간만큼 저장한 뒤, 출력한다. 출력된 수신 타임슬롯의 데이타는 수신 타임슬롯 윈도우 발생기(206)로 전송된다.
수신 타임슬롯 윈도우 발생기(206)는 카운터(202)에서 출력된 값과 수신 타임슬롯 레지스터(204)에서 제공되는 타임슬롯 데이타를 비교하여 인가된 값이 동일한 시점에서 윈도우신호를 액티브상태로 변환시켜 출력한다. 즉, 상술한 송신시와 같이 도시되지 않은 프로세서로 부터 지정된 타임슬롯 번호와 카운터(202)에서 카운트된 값이 일치된 경우에는 제3f도와 같이 동기리세트신호의 상승에지지점을 기준으로 지정된 타임슬롯에서 일정기간동안 액티브상태가 되는 윈도우신호를 발생한다. 이 때 일정기간 역시 송신 타임슬롯에 대한 윈도우신호와 같이 보드의 특성에 따라 정해진 시간동안 유지된다. 이와 같이 발생된 윈도우신호는 수신 동기제어기(208)로 전송된다.
수신 동기제어기(208)는 수신 타임슬롯 윈도우 발생기(206)에서 제공되는 윈도우신호를 동기클럭신호(MCK)에 동기시켜 제3g도와 같이 출력한다. 제3g도에 도시된 바와 같이 수신 동기제어기(208)에서 출력된 최종 윈도우신호는 동기클럭신호(MCK)의 하강에지지점에서 액티브상태가 되며, 수신 타임슬롯 윈도우 발생기(206)로 부터 전송되는 윈도우신호에 대하여 소정의 지연시간을 갖는 것은 소저의 보드로 부터 송신되는 데이타를 수신하는데 있어 모든 데이타가 수신가능하도록 하기 위하여 고려된 것이다. 이와 같은 수신 타임슬롯 윈도우신호가 발생되면, 해당 타임슬롯을 통한 해당 보드는 송신되는 데이타를 수신하게 된다.
이와 같은 타임슬롯의 윈도우제어장치는 EPLD(Erasable Programmable Logic Device)로 구현될 수 있다.
상술한 바와 같이 본 발명은 동기망에 있어서 프레임에 따른 타임슬롯의 윈도우신호 발생시, 사용되는 동기신호와 클럭신호를 송/수신시 동일하게 적용함으로써, 별도로 제공함으로 인하여 발생되는 불필요한 요소들을 제거하여 회로를 간소화한 이점이 있다.

Claims (6)

  1. 동기망에 있어서 프로세서로 부터 제공되는 지정하고자 하는 송/수신 타임슬롯 데이타와 외부기기로 부터 제공되는 동기클럭신호 및 시스템 동기신호를 이용하여 프레임에 따른 타임슬롯의 윈도우신호 발생을 제어하기 위한 장치에 있어서: 상기 동기클럭신호와 시스템 동기신호가 인가되면, 상기 타임슬롯을 통하여 데이타를 송수신하기 위한 보드의 특성을 고려한 동기리세트신호를 생성하는 동기리세트신호 생성부; 상기 프로세서로 부터 제공되는 송신 타임슬롯 데이타에 대응되는 타임슬롯의 윈도우신호를 상기 동기리세트신호 생성부에서 생성되는 동기리세트신호에 동기시켜 출력하는 송신 타임슬롯 윈도우 발생기; 상기 송신 타임슬롯 윈도우 발생기에서 발생되는 윈도우신호를 상기 동기클럭신호에 동기시켜 상기 대응되는 타임슬롯으로 윈도우 신호를 출력하는 송신동기 제어기; 상기 프로세서로 부터 제공되는 수신 타임슬롯 데이타에 대응되는 타임슬롯의 윈도우신호를 상기 동기리세트신호 생성부에서 생성되는 동기리세트신호에 동기시켜 출력하는 수신 타임슬롯 윈도우 발생기; 상기 수신 타임슬롯 윈도우 발생기에서 발생되는 윈도우신호를 상기 동기클럭신호에 동기시켜 상기 대응되는 타임슬롯으로 윈도우 신호를 출력하는 수신동기 제어기를 포함함을 특징으로 하는 동기망에 있어서 프레임에 따른 타임슬롯의 윈도우제어장치.
  2. 제1항에 있어서, 상기 윈도우제어장치는 상기 동기 리세트신호 생성부에서 생성되는 데이타를 카운트하는 카운터를 더 포함함을 특징으로 하는 동기망에 있어서 프레임에 따른 타임슬롯의 윈도우제어장치.
  3. 제2항에 있어서, 상기 송신 타임슬롯 윈도우 발생기는 상기 카운터에서 출력된 값과 상기 프로세서로 부터 제공되는 송신 타임슬롯 데이타를 비교하여 동일한 값을 가질 때, 윈도우신호를 액티브상태로 발생함을 특징으로하는 동기망에 있어서 프레임에 따른 타임슬롯의 윈도우제어장치.
  4. 제2항 또는 제3항에 있어서, 상기 수신 타임슬롯 윈도우 발생기는 상기 카운터에서 출력된 값과 상기 프로세서로 부터 제공되는 수신 타임슬롯 데이타를 비교하여 동일한 값을 가질 때, 윈도우신호를 액티브상태로 발생함을 특징으로하는 동기망에 있어서 프레임에 따른 타임슬롯의 윈도우제어장치.
  5. 제4항에 있어서, 상기 윈도우 제어장치는 상기 프로세서로 부터 제공되는 송신 타임슬롯 데이타를 일정기간동안 저장하기 위한 송신 타임슬롯 레지스터를 더 포함함을 특징으로 하는 동기망에 있어서 프레임에 따른 타임슬롯의 윈도우제어장치.
  6. 제4항에 있어서, 상기 윈도우 제어장치는 상기 프로세서로 부터 제공되는 수신 타임슬롯 데이타를 일정기간동안 저장하기 위한 수신 타임슬롯 레지스터를 더 포함함을 특징으로 하는 동기망에 있어서 프레임에 따른 타임슬롯의 윈도우제어장치.
KR1019950006993A 1995-03-30 1995-03-30 동기망에 있어서 프레임에 따른 타임슬롯의 윈도우제어장치 KR0154465B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950006993A KR0154465B1 (ko) 1995-03-30 1995-03-30 동기망에 있어서 프레임에 따른 타임슬롯의 윈도우제어장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950006993A KR0154465B1 (ko) 1995-03-30 1995-03-30 동기망에 있어서 프레임에 따른 타임슬롯의 윈도우제어장치

Publications (2)

Publication Number Publication Date
KR960035280A KR960035280A (ko) 1996-10-24
KR0154465B1 true KR0154465B1 (ko) 1998-11-16

Family

ID=19410884

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950006993A KR0154465B1 (ko) 1995-03-30 1995-03-30 동기망에 있어서 프레임에 따른 타임슬롯의 윈도우제어장치

Country Status (1)

Country Link
KR (1) KR0154465B1 (ko)

Also Published As

Publication number Publication date
KR960035280A (ko) 1996-10-24

Similar Documents

Publication Publication Date Title
US4694472A (en) Clock adjustment method and apparatus for synchronous data communications
CA1198168A (en) Power supply systems for use in radio communication system
HUT58172A (en) Synchronizing process for wireless systems
US4646291A (en) Synchronization apparatus in transmitting information on a simplex bus
US5442636A (en) Circuit and method for alignment of digital information packets
EP1579612B1 (en) Frame synchronizing device and method
EP0503657B1 (en) Pulse stuffing apparatus and method
US4592050A (en) Apparatus and method for providing a transparent interface across a satellite communications link
US5898685A (en) Burst synchronization of time division multiplexed transceiver pairs
US7039071B2 (en) Method and device for triggering an uplink transmission at a correct time instant
JP3029343B2 (ja) 移動通信における基地局間ｔｄｍａフレーム同期方式
KR0154465B1 (ko) 동기망에 있어서 프레임에 따른 타임슬롯의 윈도우제어장치
EP0720319A2 (en) Clock recovery extrapolation
RU2288543C2 (ru) Способ и устройство для уменьшения фазовых скачков при переключении источников синхронизации
US6307863B1 (en) Transmission method and communication system employing the method
KR100219876B1 (ko) 페이징 시스템의 동기식 호데이타 송출장치
EP0602898A1 (en) Method and apparatus for synchronizing transmission of modem
KR970009685B1 (ko) 무선기지국의 특정신호 듀티싸이클 조정 회로
KR100225615B1 (ko) 백플레인을 이용한 망동기 장치
KR100219282B1 (ko) 시분할다중화 버스방식을 채택한 시스템에서의 고속 데이터 송, 수신 장치
JP3156394B2 (ja) タイミング調整回路
KR970055933A (ko) 개인통신용 단말기의 할당된 타임슬롯에 대한 업링크 저속결합제어채널 스트로브신호 발생장치
JPS5913438A (ja) 時分割多重無線通信方式
JP2002208929A (ja) 通信中継装置
JPS5990437A (ja) 多方向多重通信方式用子局位置合せ方式

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070627

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee