KR0153039B1

KR0153039B1 - 회로기판 및 그 제조방법

Info

Publication number: KR0153039B1
Application number: KR1019940004963A
Authority: KR
Inventors: 다까아끼 야스모또; 노부오 이와세; 가오루 고이와; 고지 야마까와; 기요시 이요기
Original assignee: 사토 후미오; 가부시끼가이샤 도시바
Priority date: 1993-03-15
Filing date: 1994-03-14
Publication date: 1998-12-15
Also published as: US5412160A; KR940023323A

Abstract

본 발명은 복합 회로 기판 구조를 채용함으로써, 높은 방열성 및 높은 신호 전송 운반 속도라고 하는 회로 기판에 요구되는 2가지 특성을 만족시키고, 동시에 층간 박리 문제를 해결한 회로 기판을 제공하는 것을 목적으로 한다.

본 발명의 배선 기판은 기판 베이스(1)과 이 기판 베이스(1) 상에 형성된 AlN, BN, 다이아몬드, 다이아몬드 라이크 카본, BeO, SiC중 적어도 한 종류로 이루어지고, 또 기공율이 체적 분율에서 5∼70%인 유전체 박막(3, 5, 7)과 배선 금속막(2, 4, 6, 8)을 구비한다. 배선 금속막(2, 4, 6, 8)은 콘택트 홀(9, 10, 11)을 통해 서로 층간 접속되어 있다.

Description

회로 기판 및 그 제조 방법

제1도는 본 발명의 회로 기판의 한 예를 도시한 종단면도.

제2도는 본 발명의 회로 기판에 이용하는 유전체막에 있어서, 평면 형상이 원형인 기공(氣孔)을 배치하기 위한 2가지 방식을 도시한 도면.

제3도는 본 발명의 회로 기판에 이용하는 유전체막에 있어서, 평면 형상이 구형(矩形)인 기공을 배치하기 위한 2가지 방식을 도시한 도면.

제4도는 본 발명의 다른 실시예가 되는 회로 기판의 구조를 도시한 단면도.

제5도는 본 발명의 다른 실시예가 되는 회로 기판의 구조를 도시한 단면도.

제6도는 본 발명의 다른 실시예가 되는 회로 기판의 구조를 도시한 단면도.

제7도는 본 발명의 다른 실시예가 되는 회로 기판의 구조를 도시한 단면도.

제8도는 본 발명의 다른 실시예가 되는 회로 기판의 구조를 도시한 단면도.

제9도는 본 발명에 대한 비교예로서의 회로 기판의 구조를 도시한 단면도.

* 도면의 주요부분에 대한 부호의 설명

11 : 기판 베이스 12,14,16,18 : 배선 금속막

13,15,17 : 유전체 박막 19,20,21 : 콘택트 홀

본 발명은 컴퓨터 시스템 등을 구축하기 위해 반도체 집적 회로 장치 등의 전자 부품을 탑재하기 위한 회로 기판 및 그 제조 방법에 관한 것이다.

컴퓨터 시스템의 고속화 및 소형화의 요구에 대응하여, 이들 시스템에 탑재되는 반도체 소자의 고속화 및 고집적화는 가속도적으로 진전하고 있다. 최근에는 클럭 주파수가 100MHz, 1칩당 소비 전력이 30 W 이상인 반도체 소자가 실용화되고 있다. 이와 같은 반도체 소자를 실장하는 회로 기판에는 우수한 소자 특성을 컴퓨터 시스템의 특성에 반영시키기 위해, 높은 방열성 및 높은 신호 전송 운반 속도가 요구된다. 방열성을 높게 하기 위해서는 높은 열전도율이 필요로 되고, 신호 전송 운반 속도를 높게 하기 위해서는 낮은 유전율이 필요로 된다.

회로 기판에 요구되는 상기 2가지 특성 중, 방열성에 관해서는 AlN, BN, 다이아몬드, 다이아몬드 라이크 카본, BeO, SiC 등의 고 열전도율 재료(열전도율 약 30∼3000 Wm^-1K^-1)가 적당하다. 그러나, 이들 고 열전도율 재료의 유전율은 후술할 저 유전율 재료의 약 2.5∼15배로 높다. 따라서, 신호 전송 운반 속도는 낮게 되지 않을 수 없다.

한편, 신호 전송 운반 속도에 주목하면, 양호한 회로 기판 재료로서 SiO₂, 폴리이미드, 테프론 등의 저 유전율 재료(유전율 약 3∼3.8)를 들 수 있다. 또한, 신호 속도의 향상 및 기판 치수의 대형화에 따라, 더 낮은 유전율을 갖는 유전체 재료가 요구되고 있지만, 이 요구를 충족시키는 유전율이 3 미만인 저 유전율 재료도 여러가지 존재한다. 그러나, 이들 저 유전율 재료 중에서 저항율, 내습성 및 방열성과 같은 유전체막으로서의 실용적인 특성도 동시에 만족할 수 있는 것은 전무하다. 특히, 이들 저 유전율 재료의 열전도율은 상기 고 열전도율 재료가 약 1/3000∼1/30로 낮고, 예를 들면 폴리이미드 및 테프론과 같은 유기 폴리머 막의 열전도율은 1Wm^-1K^-1에 불과하다. 이 때문에, 상기 저유전율 재료는 고 발열 소자의 고밀도 실장에는 적합하지 않다.

상기와 같이, 회로 기판에 요구되는 2가지 특성, 즉 높은 방열성 및 높은 신호 전송 운반 속도를 단일 재료로 실현하기란 현 시점에서는 실질적으로 불가능하다. 그 때문에, 예를 들면 고 열전도성 재료로 이루어지는 기판 베이스 상에 저유전율 재료로 이루어지는 박막을 형성한 복합 회로 기판으로 함으로써, 상기 2가지 특성을 만족시키는 것이 고려된다. 그러나, 이 경우에도 탑재되는 전자 부품이 직접적으로 접촉하는 박막에는 저 유전율 뿐만 아니라, 또는 어느 정도의 고 열전도율이 요구된다. 부수적으로, 이와 같은 복합 회로 기판에는 다음과 같은 별개의 문제가 있다.

일반적으로, 유전체 박막을 기판 베이스 표면에 형성하는 경우, 그 막 제조에는 진공 증착, 스퍼터링, 클라스터 이온 빔 법, 이온 플레이팅, 이온 믹싱, CVD 등과 같은 박막 프로세스가 이용된다. 이와 같은 박막 프로세스로 제조된 유전체 박막에는 프로세스 조건에 의존하여 인장 응력 등의 내부 응력이 잔류한다. 이와 같은 잔류 응력을 포함하는 유전체 박막은 기판 베이스와의 밀도 강도가 낮기 때문에, 기판 베이스로부터 박리하는 문제가 생긴다. 이와 마찬가지로, 잔류 응력을 포함하는 유전체 박막 상에 배선 패턴을 형성한 경우에도 양쪽의 밀착 강도가 낮기 때문에 배선 패턴의 박리가 생긴다. 또한, 후막법으로 기판 베이스 상에 유전체막을 형성하는 경우에도 이 유전체막에는 소결시의 수축 등에 의해 마찬가지 내부 응력이 잔류한다.

본 발명은 상기 문제점을 감안하여 이루어진 것으로, 그 과제는 복합 회로 기판 구조를 채용함으로써, 높은 방열성 및 높은 신호 전송 운반 속도라고 하는 회로 기판에 요구되는 2가지 특성을 만족시키고, 동시에 층간 박리 문제도 해결한 회로 기판 및 그 제조 방법을 제공하는 것이다.

상기 과제는 기판 베이스와 이 기판 베이스 상에 형성된 유전체 막으로서, AlN, BN, 다이아몬드, 다이아몬드 라이크 카본, BeO 및 SiC로 이루어지는 군으로부터 선택되는 한 종류 이상으로 이루어지고, 또 5∼95 체적%의 기공율을 갖는 유전체막과 이 유전체막 상에 형성된 배선 금속막을 구비하는 회로 기판에 의해 달성된다.

이하, 본 발명의 상세를 설명한다.

본 발명에 있어서의 기판 베이스로서는 Si, AlN, BN, 다이아몬드, BeO, SiC, SiO₂등의 무기 재료를 이용할 수 있다. 또한, 배선 금속막의 재료로서는, 예를 들면 Au, Cu, Al, Ag, TiN 등과 같이, 종래의 회로 기판에 이용되고 있는 배선 금속재료를 이용할 수 있다.

본 발명의 회로 기판의 가장 큰 특징은 기판 베이스 상에 유전체막 및 배선 금속막을 순차 적층한 복합 구조를 채용하고, 또 이 유전체막 중에 기공율이 5∼95 체적%의 기공을 포함시킨 점에 있다.

이와 같은 복합 기판 구조로 하는 경우, 유전체막에 잔류하는 인장 인력 등의 내부 응력에 기인하여, 기판 베이스 및 배선 금속막과 유전체막 사이의 밀착 강도가 문제가 되는 것은 이미 설명한 바와 같다. 그러나, 발명자 등은 유전체막에 상기 범위의 기공을 포함시킴으로써, 이 유전체막 내부의 잔류 응력이 저감되는 것을 찾아내어, 이 지식과 견식에 기초하여 본 발명에 도달할 수 있었다. 즉, 본 발명에 있어서의 기공율이 5∼95 체적%인 기공을 갖는 유전체막은 내부의 잔류 응력이 낮기 때문에, 기판 베이스 및 배선 금속막의 밀착 강도가 높다. 따라서, 기판 베이스로부터의 유전체막의 박리 및/또는 유전체막으로부터의 배선 금속막의 박리를 방지할 수 있다.

본 발명에 있어서, 유전체막 중의 기공의 기공율을 5∼95 체적%로 한정한 이유는 다음과 같다. 즉, 기공율이 5 체적% 미만에서는 유전체막에 내부 응력이 잔류하기 때문에, 기판 베이스의 밀착 강도가 저하하여 박리한다. 또한, 95 체적%를 초과하면, 기공 형상의 제어가 극단으로 곤란해지고, 균일한 막두께의 유전체막을 형성하기가 곤란해진다. 기공율이 양호한 범위는 5∼70%이고, 더욱 양호한 범위는 9∼65 체적%이다.

상기 유전체막에 분리시킨 기공 중에는 개스가 함유된다. 이 개스의 종류는 고 열전도율 재료를 부식하지 않는 것이면 특히 한정되지 않는다. 예를 들면, 공기, 질소 개스, 산소 개스, 수소 개스 등을 이용할 수 있다. 그러나, 주기율 제0족의 원소, 즉 Ar, He, Ne, Kr, Xe, Rn 중 적어도 한 종류의 원소를 함유하는 개스를 이용하는 것이 바람직하다. 이들 제0족 원소는 기공의 내부 표면에 흡착되어 유전체막의 저항율을 높이기 때문에 유리하다. 이와 같은 이점을 얻기 위해, 제0족 원소의 분압은 1×10^-2이상인 것이 바람직하다.

본 발명의 회로 기판에 있어서, 상기와 같은 유전체막을 이용하는 또 하나의 매우 중요한 이점은 높은 방열성 및 높은 신호 전송 운반 속도라고 하는 회로 기판에 요구되는 2가지 특성을 만족시킬 수 있다는 것이다.

먼저, 방열성에 대해 설명하면 다음과 같다. 상술한 바와 같이, 본 발명에 있어서의 유전체막은 AlN, BN, 다이아몬드, 다이아몬드 라이크 카본, BeO 또는 SiC로 이루어져 있다. 또, 다이아몬드 라이크 카본이란, 수소가 고용(固溶)된 비정질의 다이아몬드를 의미한다. 이들 유전체 재료는 어느것도 30∼3000Wm^-1K^-1의 열전도율을 갖는 고 열전도율 재료이다. 이것에 대해, 종래부터 저유전율 재료로서 사용되고 있는 SiO₂, 폴리이미드, Al₂O₃등의 열전도율은 상술한 바와 같이 0.01∼21Wm^-1K^-1에 불과하다. 이와 같이, 본 발명에서의 유전체막은 종래의 저유전율 박막보다도 대폭적으로 큰(30∼3000배) 열전도율을 가지므로, 종래의 저유전율 박막에 비교해서 회로 기판의 방열성을 현저히 향상시킬 수 있다.

한편, 신호 전송 운반 속도에 대해 말하면, 본 발명에서의 유전체막에 이용하는 재료, 즉 AlN, BN, 다이아몬드, 다이아몬드 라이크 카본, BeO 또는 SiC는 불리하다. 즉, 이들 재료의 유전율은 상술한 바와 같이 종래의 저유전율 재료의 약 2.5∼15배로 높다. 그러나, 본 발명에서의 유전체막에는 상기와 같이 5∼59 체적%의 기공이 분산되어 있기 때문에, 박막 전체의 유전율은 재료 자체의 유전율 보다도 대폭 저하한다. 이와 같은 기공의 분산에 기인하여, 종래의 저유전율 재료와 동등 이상의 저유전율 특성(예를 들면, 유전율 2∼3)을 얻을 수 있다.

상기와 같이, 본 발명에서의 유전체막은 종래의 단독 재료에 의한 유전체막에서는 동시에 얻을 수 없었던 2가지 특성, 즉 고열전도율 및 저유전율을 동시에 달성할 수 있다. 따라서, 회로 기판의 방열성을 향상시킴과 동시에, 신호 전송 운반 속도를 높일 수 있다. 이리하여, 본 발명의 회로 기판은 그 유전체막의 고유한 특성에 따라 방열성 및 신호 전송 운반 속도에 우수하기 때문에, 반도체 소자의 고속화, 고집적화에 대응할 수 있게 된다.

다음에, 본 발명에서의 유전체막의 형성 방법 및 여러가지 파라메터에 대해 더욱 상세하게 설명하겠다.

본 발명에서의 기공율이 5∼95 체적%인 기공을 갖는 유전체막은 종래 사용되고 있는 박막법, 예를 들면 진공 증착법, 스퍼터, 클러스터 이온 빔, 이온 플레이팅, 이온 믹싱, CVD 등으로 제조할 수 있다. 이와 같은 박막법은 본 발명에서의 유전체 박막과 같이, 많은 기공을 의도적으로 분산시킨 박막을 형성하기 때문에 매우 유리하다. 그 이유는 이들 박막법에서는 막 제조 프로세스가 진행하고 있는 동안에 주변 개스가 막중에 취입되어 기공이 형성되기 때문이다. 그 때문에, 막 제조 조건을 변화시킴으로써, 분산되는 기공의 형상, 치수, 분포 범위, 함유율 등을 용이하게 제어할 수 있다. 이 경우, 체적 분율에서 30%를 초과하는 기공율을 용이하게 달성할 수 있고, 경우에 따라서는 약 70% 전후의 기공율을 달성할 수 있다.

한편, 다공성의 유전체막을 제조하는 다른 방법으로서, 점성이 높은 후막 원료에 개스를 흡입해서 기포를 형성하고 이 기포를 포함하는 원료로부터 후막을 형성하여 소결 고화시키는 방법이 있다. 그러나, 다음의 이유로, 이 방법은 본 발명에서의 유전체막의 형성에는 적합하지 않다. 즉, 이 방법에서는 개스를 흡입한 때에 형성되는 기포의 비율이 후막 원료의 점도와 기포의 부력 사이의 평형에 따라 결정되고, 높은 기공율을 얻기 위해서는 높은 점도가 필요하게 된다. 그렇지만, 후막 원료의 점도에는 상한이 있기 때문에, 높은 기공율을 얻을 수 없다. 예를 들면, 유리 세라믹 기판의 예에서는 기공율 20%가 상한이다. 또한, 기공의 형상, 치수 및 분포 범위를 제어하기는 매우 곤란하다.

박막법에 의한 막 제조시에 유전체 박막중에 분산되는 기공은 연속한 개기공(開氣孔) 또는 불연속한 폐기공(閉氣孔)의 어느 형태도 취할 수 있지만, 기공율 5∼70%의 범위에서는 대부분의 기공이 폐기공의 형태를 취한다. 그러나, 상기 유전체 박막의 표면에서 외부로 연결되어 통하는 개기공이 생기면 내습성이 열화하여, 유전체 박막의 저항율 및 절연 파괴 전압이 저하하는 문제가 생긴다. 이와 같은 문제를 발생한 때는 함침(含侵) 등의 방법에 의해 유전체 박막의 표면에 생긴 개기공에 폴리이미드, 테프론 등의 폴리머를 매립하는 것이 양호하다.

상기와 같이 박막쪽의 프로세스 제어에 의해 유전체막의 기공을 제어하는 경우, 유전체 박막의 최종적인 열전도율은 21Wm^-1K^-1∼1000Wm^-1K^-1의 범위로 하는 것이 바람직하다. 해당 열전도율이 21Wm^-1K^-1미만인 경우에는 기공율이 상한을 초과하고, 회로 기판의 방열성이 불충분하게 될 우려가 있다. 한편, 열전도율이 1000Wm^-1K^-1을 초과하는 경우에는 기공율이 상기 범위의 하한 미만으로 되고, 유전체 박막의 기재나 배선 금속막에 대한 밀착 강도가 저하하여 쉽게 박리할 우려가 있다. 또한, 이와 같은 유전체 박막의 막두께는 100㎚∼500㎛의 범위가 양호하다. 막 두께가 100㎚ 미만에서는 박막을 균일한 막 두께로 형성하기가 곤한하고, 또한 막 두께가 500㎛를 초과하면 내부 응력이 증대할 우려가 있기 때문이다.

본 발명에서, 기공율이 5∼95 체적%인 기공을 갖는 유전체 박막을 얻기 위해서는 상기 박막법의 프로세스 제어에 의한 것 보다도 다음의 개량법을 이용하는 쪽이 보다 효과적이다. 이 개량법에서는 기판 베이스 상에 제1유전체막을 형성한 후, 이것을 가공함으로써 다수의 미소 구멍을 형성한다. 계속해서, 제1유전체막상에 다시 제2유전체막을 적층함으로써, 상기 미소 구멍의 개구부를 폐쇄한다.

상기 개량법에서는 유전체막의 막 형성과는 별개의 프로세스로 기공을 형성하기 때문에, 다음과 같은 이점이 얻어진다. 제1이점은 90% 이상의 기공율을 용이하게 달성할 수 있다는 것이다. 제2이점은 기공의 치수, 형상을 정밀하게 제어할 수 있다는 것이다. 제3이점은 유전체막의 전체에 걸쳐 균일하게 기공을 형성할 수 있을 뿐만 아니라, 예를 들면, 배선층 아래 영역에만 한정적으로 기공을 형성하고, 예를 들면, 캐패시터 전극의 아래 영역에는 형성하지 않는 것도 가능해진다는 것이다. 제4이점은 박막법의 프로세스 제어에 의해 기공을 함유시키는 경우보다도 열전도성이 양호한 유전체 박막이 얻어진다는 것이다. 즉, 박막법의 프로세스 제어에 의해 유전체 박막중에 형성되는 기공은 매우 미세하고, 그 치수는 나노미터 정도이기 때문에, 기공율을 증대시키면 유전체 박막의 결정성이 열화하여 열전도율이 저하해 버린다. 이것에 대해, 상기 개량법의 경우에는 막 형성시의 유전체 박막에는 기포를 함유시킬 필요가 없기 때문에, 유전체 박막 자체의 결정성은 양호하고 열전도성의 저하를 일으키지 않는다.

상기 개량법에서는 제1 및 제2유전체막을 형성하는 방법으로서, 상술한 박막법 뿐만 아니라, 인쇄, 용사(溶射) 등을 이용할 수 있다. 또한, 제1유전체막을 가공하여 미소 구멍을 형성하는 방법으로서는 다음과 같은 방법을 이용할 수 있다. 제1방법은 레지스트 패턴을 이용한 포토 에칭에 의해 유전체막의 미소 구멍을 형성하는 영역을 선택적으로 에칭하는 것이다. 이 경우, 습식 에칭 또는 건식 에칭 어느 것을 사용해도 좋지만, RIE(반응성 이온 에칭)을 이용하는 것이 바람직하다. 제2방법은 유전체막을 물리적 또는 기계적으로 천공하는 것이다. 물리적 천공은, 예를 들면 원자간력 현미경 또는 주사형 터널 현미경의 탐침을 이용하여 행할 수 있다. 제3방법은 도금 등의 방법으로 미소 구멍을 형성할 영역에 금속 패턴을 형성하고, 계속해서 그 위에서부터 유전체막을 형성한 후, 상기 금속 패턴을 에치 오프하는 것이다.

제1유전체막의 미소 구멍을 형성하기 위해 어떤 방법을 이용하는 경우에도, 미소 구멍의 구멍 직경은 약 10㎛ 이하로 할 필요가 있다. 이것을 초과하면, 제1유전체막 상에 제2유전체막을 형성한 때에, 미소 구멍의 개구부가 완전히 폐쇄되지 않게 되고, 개기공으로 되어 버린다. 이와 같은 개기공의 형태로 되면, 상술한 바와 같이 내습성이 열화하고, 유전체 박막의 저항율 및 절연 파괴 전압이 저하한다. 또는, 미소 구멍이 제2유전체막으로 완전히 매립되어 버려 기공이 형성되지 않게 되어 버린다.

미소 구멍의 평면 형상은 원형 또는 다각형의 어느 것이라도 좋다. 그러나, 미소 구멍의 개구부가 제2유전체막으로 완전히 폐쇄되기 위해서는 그 애스펙트비(깊이/구멍 직경)는 0.1 이상인 것이 바람직하다. 애스펙트비가 높아질수록, 즉 미소 구멍이 깊어질수록, 미소 구멍은 제2유전체막으로 폐쇄되기 쉬워진다. 따라서, 애스펙트비의 상한은 유전체막의 내부 응력 등의 요인에 기인한 막 형성 한계 막두께에 의해 결정된다. 이 한계 막두께는 막을 형성할 물질 및 막 형성 방법에 따라 상이하지만, 막질이 양호하면 수 ㎜의 레벨이다.

상기 개량법에서는 상술한 바와 같이 다수의 미소 구멍을 임의의 방식으로 평면적으로 배열할 수 있다. 예를 들면, 평면 형상이 원형인 미소 구멍(1)을 등간격으로 배열하는 경우에는 제2a도에 도시한 바와 같이 미소 구멍(1…)을 행방향 및 열방향으로 정렬시켜도 좋고, 또 제2b도에 도시한 바와 같이 인접하는 열 사이에서 미소 구멍(1…)의 피치를 반위상분만 편이해도 좋다. 그러나, 다음의 이유때문에 제2b도의 배열로 하는 것이 바람직하다. 제1이유는 최밀 패킹의 개념에 따라, 제2a도보다도 제2b도의 배열쪽이 보다 높은 기공율이 얻어진다는 것이다. 제2이유는 동일한 기공율로 비교하면, 제2b도의 배열에서는 제2a도보다 유전체막의 기계적 강도를 높일 수 있다는 것이다. 왜냐하면, 유전체 매트릭스의 경로가 제1a도에서는 전부 직선 경로로 되는데 대해, 제2b도에서는 열방향의 경로가 지그재그 경로로 되기 때문이다. 제3이유는 유전체막 상에 배선(2₁, 2₂…)을 형성한 때에, 유전체막과 배선(2₁, 2₂…) 사이의 밀착 강도를 평균화하기 쉽다는 것이다. 이것은 제2a도에서는 배선(2₁, 2₂) 아래에 존재하는 기공의 면적이 전부 다른데 대해, 제2b도에서는 배선(2₁, 2₂) 아래에 존재하는 기공의 면적이 전부 동등하다는 것으로부터 명백하다. 또, 이와 같은 효과는 기공(1)의 피치의 편이가 어느 정도라도 얻어지지만, 피치의 편이가 반위상분인 때에 가장 큰 효과가 얻어진다.

평면 형상이 구형(矩形)인 경우에도, 제3a도 및 제3b도의 어느 배열로도 할 수 있다. 그러나, 제3b도의 배치, 즉 인접하는 각 열에서 기공(1…)의 피치를 반위상분만큼 편이한 배치쪽이 바람직하다. 이 경우, 제3a도 및 제3b도의 어느 배열도 동등한 최밀 패킹이기 때문에, 높은 기공율을 얻는다는 관점에서는 둘다 차이가 없다. 그러나, 유전체막의 기계적 강도, 및 유전체막과 배선(2₁, 2₂…) 사이의 밀착 강도의 평균화라는 관점에서는 상기와 마찬가지의 이유로 제3b도의 배치쪽이 우수하다.

다음에, 본 발명의 회로 기판의 전체 구성에 대해 설명한다.

본 발명의 회로 기판은 일반적으로 기판 베이스 상에 유전체 박막 패턴을 형성하고, 계속해서 이 유전체 박막 상에 배선 금속막 패턴(회로 패턴)을 형성한 적층구조로서 실현된다. 그 때, 기판 베이스 상에 복수층이 유전체 박막 및 복수층의 배선 금속막을 교호로 적층한 다층 배선 구조로 하는 것도 가능하다. 이와 같은 다층 배선 구조의 경우는 최하층의 배선 금속막은 유전체 박막의 개재없이 기판 베이스 상에 직접 형성해도 좋다.

제1도는 본 발명을 다층 배선 구조의 회로 기판에 적용한 실시예를 도시한 것이다. 또, 이 실시예에서는 박막법에서의 프로세스를 제어함으로써 5∼95 체적%의 기공율을 달성한 유전체 박막이 이용되고 있다. 제1도에서, 참조 번호(11)는 기판 베이스이다. 이 기판 베이스(11)상에는 회로 패턴의 배선 금속막(12, 14, 16, 18)이 유전체 박막(13, 15, 17)을 통해 순차 적층되어 있다. 또한, 유전체 박막(13, 15, 17)에는 각각 콘택트 홀(19, 20, 21)이 개공(開孔)되어 있다. 이들 콘택트 홀을 통해 배선 금속막(12, 14, 16, 18)이 서로 층간 접속되어 있다. 여기에서, 유전체 박막(13, 15, 17)은 상술한 바와 같이 AlN, BN, 다이아몬드, 다이아몬드 라이크 카본, BeO 및 SiC로부터 선택되는 적어도 한 종류의 재료로 이루어지고, 그 기공율은 체적 분율에서 5∼95%의 범위로 설정되어 있다.

또, 배선 금속막(12, 14, 16,18)과 유전체 박막(13, 15, 17) 사이에는 예를 들어 접합층, 배리어층 등을 개재시켜도 좋다. 접합층으로서는, 예를 들면 Ti, Cr, Nb, Zr, Hf, Ta 등의 박막을 이용할 수 있다. 또한, 배리어층으로서는, 예를 들면 Ni, Mo, Pt, TiN, W 등의 박막을 이용할 수 있다. 또한, 유전체 박막(17) 또는 배선 금속막(18)의 표면에는 예를 들어 입출력 리드 및 실링 등의 금속 부품이 탑재된다. 이들 부품은 납 접합 또는 땜납 접합에 의해 장착된다. 그 때의 납 재료 또는 땜납 재료로서는 Ag-Cu, Ag-Cu-Ti, Au-Sn, Pb-Sn 등의 합금을 이용할 수 있다.

상기 제1도의 회로 기판은 유전체 박막(13, 15, 17)이 고 열전도율 및 저유전율이기 때문에, 방열성이 우수함과 동시에, 배선 금속막(12, 14, 16, 18)에 의한 신호 전송 운반 속도도 우수하여, 우수한 회로 성능을 갖는다. 또한, 제1도의 회로 기판에서는 유전체 박막(13, 15, 17)의 내부 응력이 저감되므로, 이 유전체 박막의 기판 베이스(11)나 배선 금속막(12, 14, 16, 18)에 대한 밀착 강도가 우수하여 층간 박리를 방지할 수 있다.

상기 제1도의 실시예가 되는 회로 기판은, 예를 들면 다음과 같이 제조할 수 있다.

먼저, 금속 배선막(12)을 형성한 기판 베이스(11) 상에 박막법에 이용함으로써, 기공을 분산시킨 유전체 박막(13)을 형성한다. 여기에서, 박막법으로서는 상술한 바와 같이 진공 증착법, 스퍼터, 클러스터 이온 빔, 이온 플레이팅, 이온 믹싱, CVD 등의 일반적인 방법을 채용할 수 있다. 그 때, 예를 들어, 기판 베이스(11)의 온도, 대기, 진공도, 막 제조 속도 등의 조건을 조절하므로써,, 유전체 박막중의 기공율을 제어한다. 또한, 유전체 박막(13)의 재료는 상술한 AlN, BN, 다이아몬드, 다이아몬드 라이크 카본, BeO 및 SiO로부터 회로 기판의 최종적인 열전도율의 설정에 맞추어 선택한다.

계속해서, 상기 유전체 박막을 회로 패턴 형상으로 가공한다. 그 가공 방법으로서는, 예를 들면 리소그래피법, 리프트오프법, 인쇄법 등을 이용할 수 있다. 실제로 사용하는 가공 방법은 배선 피치, 다층 배선에서의 비아 치수, 접합부의 치수 등의 가공 정밀도, 배선 형성시의 메탈라이즈에 요하는 조건 등에 따라 선택한다. 또, 이 때의 가공에는 콘택트 홀(19)의 형성도 포함된다.

그 다음에, 가공된 유전체 박막(13)상에 메탈라이즈를 행하여 배선 금속막(14)를 형성한다. 이 배선 금속막(14)으로는, 상술한 바와 같이 Au, Cu, Al 등을 이용할 수 있다. 계속해서, 이 배선 금속막(14)을 상기 유전체 박막과 마찬가지의 방법으로 가공하여 회로 패턴을 형성한다.

그 후, 상기와 마찬가지의 방법에 의해 유전체 박막(15, 17) 및 배선 금속막(16, 18)을 교호로 형성하여 제1도에 도시한 다층 배선 구조의 회로 기판을 얻을 수 있다. 그 때, 예를 들어, 배선층(14, 16) 상에 접합층, 배리어층 등을 순차 적층해도 좋다.

또, 제1도를 참조하여 설명한 상기 실시예에서는 유전체 박막(13, 15, 17)로서, 박막법의 프로세스 제어에 의해 5∼95 체적%의 기공율을 달성한 것을 이용했다. 그러나, 상술한 개량법에 따라, 미리 형성한 유전체막을 가공함으로써 5∼95 체적%의 기공율을 달성한 유전체막을 이용해도 좋다. 이와 같은 회로 기판도 유전체막의 형성법을 제외하면, 상술한 것과 동일한 방법으로 제조할 수 있다.

이하, 본 발명을 실시예에 따라 더욱 상세하게 설명한다. 또, 이들 실시예는 본 발명의 이해를 용이하게 할 목적으로 기재된 것이지 본 발명의 범위를 한정하는 것은 아니다.

[실시예 1(시료 No.1∼18)]

하기 표1 및 표2에 나타낸 막 형성 조건의 스퍼터법 또는 CVD법에 의해 기판 베이스 상에 기공이 분산한 유전체 박막 No.1∼19를 형성했다. 유전체 박막 No.1∼18은 실시예이고, 유전체 박막 No.19는 비교예이다. 기판 베이스로서는 AlN기판을 이용하고, 유전체 재료로서는 AlN, BN, 다이아몬드, 다이아몬드 라이크 카본 또는 SiC를 이용했다. 유전체 박막 No.1∼19의 막 두께는 각각 표1 및 표2에 표시한 바와 같다.

보다 상세하게 설명하면, 먼저 AlN 기판 베이스 상에 하부 전극으로서 이용하는 Ti막/Pt막의 적층막을 형성했다. 막 형성법으로서는 스퍼터법을 이용하고, 막두께는 Ti막이 50㎚이고, Pt막이 150㎚이다. 계속해서, 이 하부 전극의 표면에 상기와 같이 유전체 박막을 형성했다. 다음에, 스퍼터법에 의해 이 유전체 박막상에 Ti막/Au막의 적층막(막두께 100㎚/300㎚)을 형성하고, 또한 이 적층막을 500㎛각의 패턴으로 가공하여 상부 전극을 형성했다.

이리하여 얻어진 재료의 상부 전극 및 하부 전극을 측정 전극으로 이용함으로써, 유전체 박막 No1∼19의 유전 특성(유전율) 및 열전도율을 측정했다. 또, 열전도율에 대해서는 광 교류법으로 열확산율을 측정하여 그 측정치로부터 산출했다. 또한, 유전체 박막 No.1∼19의 단면을 TEM 및 SEM을 이용하여 관찰함으로써, 분산된 기공의 면적을 측정해서 그 측정치로부터 기공율(체적분율)을 구했다. 또한, 기재(基材)의 휨을 막 두께 계산을 이용하여 측정함으로써 유전체 박막의 내부 응력을 산출했다.

이들 결과를 하기 표1 및 표2에 병기한다.

상기 결과로 나타난 바와 같이, 유전체 박막 No.1∼18에서는 기공율이 본 발명의 범위(체적 분율에서 5∼70%)내에 있다. 그 결과, 고 열전도율 및 저유전율이 함께 달성되고, 또한 내부 응력도 적다. 따라서, 이들 유전체 박막을 구비한 회로기판(실시예)에서는 방열성 및 신호 전송 운반 속도가 함께 향상하고, 또한 층간 박리 등의 결함이 생기기 곤란하다는 것을 알 수 있다.

이것에 대해, 유전체 박막 No.19에서는 기공율이 본 발명의 범위의 하한 미만이고, 특히 내부 응력이 크다. 따라서, 이 유전체 박막을 구비한 회로 기판(비교예)에서는 기판 베이스, 유전체 박막 및 배선 금속막의 상호간에 박리가 발생하기 쉽다는 것을 알 수 있다.

[실시예 2(시료 No.20∼24)]

이 실시예에서는 제4도에 도시한 단면 구조의 회로 기판을 제조했다. 제4도에서, 참조 번호(31) Si 기판, 참조 번호(32)는 SiO막, 참조 번호(33)은 Ti 접합막, 참조 번호(34)는 Cu 도체막, 참조 번호(35)는 AlN 유전체막, 참조 번호(36)은 기공, 참조 번호(37)은 Ti 접합막, 참조 번호(38)은 Cu 도체막이다.

먼저, Si 기판(31)상의 표면에 SiO막(32)를 형성했다. 다음에, 0.5 Pa의 Ar 개스 환경하에서 Ti를 타켓으로 이용한 스퍼터링을 행함으로써, SiO막(32)상에 Ti 접합층(33)을 형성했다. 이 때의 스퍼터 파워는 2kW, 기판 온도는 200℃ 이었다. 계속해서, 0.5 Pa의 Ar 개스 환경 하에서 Cu를 타켓으로 이용한 스퍼터링에 의해 Ti 접합층(33)상에 Cu 도체막(34)를 형성했다. 이 때의 스퍼터 파워는 3 kW, 기판 온도는 200℃이었다.

다음에, 질소를 포함하는 개스 환경 하에서, Al을 타켓으로 이용한 스퍼터링을 행함으로써, Cu 도체막(34) 상에 막 두께(D)의 AlN 유전체막(35)를 형성했다[이 막 두께(D)는 후기의 표3에 표시되어 있다]. 이 때의 스퍼터 파워는 3kW, 기판 온도는 200℃이었다. 또한, 주변 개스로서는 Ar 개스/질소 개스를 유량비 5/1로 이용하여 스퍼터압을 0.3 Pa로 유지했다. 계속해서, 통상의 포토리소그래피에 의해 AlN 유전체막(35)에 평면이 정방형인 기공(36)을 형성했다. 그 때의 에칭으로서는 Ar, Cl, CF를 부식제로 하는 RIE를 이용하고, 에칭 파워는 250 W로 했다. 기공(36)의 치수는 A㎛×A㎛×B㎛로 하고, 기공의 간격은 C㎛로 했다(A, B, C의 값은 각각 후기의 표3에 표시되어 있다). 또한, 기공(36…)의 배치는 제2b도에 도시한 배치로 했다. 계속해서, 상기와 동일한 조건의 스퍼터링에 의해 AlN 유전체막을 퇴적하고, 기공(36…)의 개구부를 폐쇄했다. 이 때, 기공(36…)의 내부에는 상기 스퍼터 압력으로 평형하게 도달한 분압의 Ar 개스가 충전되었다.

또한, Ti 접합층(37) 및 Cu 도체막(38)을 순차 스퍼터링으로 형성했다. 이 때의 스퍼터 조건은 각각 Ti 접합층(33) 및 Cu 도체막(34)를 형성한 때의 조건과 동일하다. 계속해서, Ti 접합층(37) 및 Cu 도체막(38)의 적층막을 100㎛×100㎛의 치수로 패터닝하여 상부 전극을 형성했다.

상기와 같이 해서 얻어진 시료 No.20∼24에 유전율, 기공율, 저항율, 유전체막의 결정성, 내습성 및 열전도율을 평가했다. 이들 특성에 대한 평가 결과는 후기의 표3에 나타낸 바와 같다. 또, 유전율은 10 MHz의 조건에서 측정하고, 저항율은 100 V의 전압 인가 조건에서 측정했다. 또한, 기공율에 대해서는 얻어진 시료의 단면을 SEM으로 관찰하여 산출했다. 결정성에 대해서는 상부 전극을 형성하기 전의 시료를 X선 회절을 행하고, 이 측정에서 얻어진 주요 피크의 절반치 폭(w)과, 벌크 솔리드 AlN에 대해 얻어진 동일 방위에서의 절반치 폭(w)을 비교함으로써 평가했다. 후기의 표3에는 w/w의 값이 기재되어 있다. 내습성에 대해서는 100℃의 수중에 500시간 방치한 후에 저항율을 측정하여 1×109Ω㎝ 이상의 저항율을 나타낸 시료를 합격으로 평가했다. 열전도율에 대해서는 광 교류법에 의해 시료의 열확산율을 측정하여 이 측정치에서 산출했다.

후기의 표3에 나타낸 결과로부터 명백해진 바와 같이, 본 발명에 따른 시료 No.20∼24는 높은 기공율, 높은 열전도율, 양호한 결정성 및 양호한 내습성을 가짐과 동시에 낮은 유전율을 갖고 있다.

[실시예 3(시료 No.25∼29)]

이 실시예에서는 제5도에 도시한 단면 구조의 회로 기판을 제조했다. 제5도에서, 참조 번호(41)은 AlN 기판, 참조 번호(42)는 W 배선, 참조 번호(43)은 Ti 접합막, 참조 번호(44)는 Al 도체막, 참조 번호(45)는 AlN 유전체막, 참조 번호(46)은 기공, 참조 번호(47)은 Al 도체막이다.

이들 실시예에 있어서는 미리 내부에 W 배선(42)가 형성되어 있는 AlN 기판(41)을 이용했다. 먼저, 스퍼터 압력 1Pa의 Ar 개스 환경 하에서, Ti를 타켓으로 이용한 스퍼터링을 행함으로써, AlN 기판(41) 상에 Ti 접합층(43)을 형성했다. 이 때의 스퍼터 파워는 2 kW이고, 기판 온도는 200℃이었다. 계속해서, 스퍼터 압력 1 Pa의 Ar 개스 환경 하에서, Al을 타켓으로 이용한 스퍼터링에 의해 Ti 접합층(33) 상에 Al 도체막(44)를 형성했다. 이 때의 스퍼터 파워는 3 kW, 기판 온도는 200℃이었다.

다음에, 질소를 포함하는 개스 환경 하에서, Al을 타켓으로 이용한 스퍼터링을 행함으로써, Al 도체막(44) 상에 막 두께(D)의 AlN 유전체막(45)를 형성했다[이 막 두께(D)는 후기의 표3에 표시되어 있다]. 이 때의 스퍼터 파워는 3kW, 기판 온도는 200℃이었다. 또한, 주변 개스로서는 Ne 개스/질소 개스를 유량비 5/1로 이용하여 스퍼터압을 0.3 Pa로 유지했다. 계속해서, 실시예2(시료 No.20∼24)에서 설명한 것과 동일한 방법으로 AlN 유전체막(45)에 평면이 정방형인 기공(46)을 형성했다. 기공(46)의 치수는 A㎛×A㎛×B㎛로 하고, 기공의 간격은 C㎛로 했다(A, B, C의 값은 각각 후기의 표3에 표시되어 있다). 또한, 기공(46…)의 배치는 제2b도에 도시한 배치로 했다. 계속해서, 상기와 동일한 조건의 스퍼터링에 의해 AlN 유전체막을 퇴적하고, 기공(36…)의 개구부를 폐쇄했다. 이 때, 기공(36…)의 내부에는 상기 스퍼터 압력으로 평형하게 도달한 분압의 Ne 개스가 충전되었다.

다음에, Al 도체막(43)을 형성한 때와 동일한 조건의 스퍼터링에 의해, Al 도체막(47)을 형성했다. 이 Al 도체막(47)을 100㎛×100㎛의 치수로 패터닝하여 상부 전극을 형성했다.

상기와 같이 해서 얻어진 시료 No. 25∼29에 대해 실시예2(시료 No.20∼24)에서 설명한 것과 동일한 방법으로 유전율, 기공율, 저항율, 유전체막의 결정성, 내습성 및 열전도율을 평가했다. 이들 특성에 대한 평가 결과는 후기의 표3에 나타낸 바와 같다.

후기의 표3에 나타낸 결과로부터 명백해진 바와 같이, 본 발명에 따른 시료 No. 25∼29는 높은 기공율, 높은 열전도율, 양호한 결정성 및 양호한 내습성을 가짐과 동시에 낮은 유전율을 갖고 있다.

[실시예 4(시료 No.30∼34)]

이 실시예에서는 제6도에 도시한 단면 구조의 회로 기판을 제조했다. 제6도에서, 참조 번호(51)은 Si 기판, 참조 번호(52)는 SiO막, 참조 번호(53)은 Al 도체막, 참조 번호(54)는 다이아몬드 라이크 카본 유전체막, 참조 번호(56)은 기공, 참조 번호(57)은 Al 도체막이다.

먼저, 미리 SiO막(52)를 표면에 형성한 Si 기판(51)을 이용했다. 1 Pa의 Ar 개스 환경 하에서, Al을 타켓으로 이용한 스퍼터링을 행함으로써, SiO막(52) 상에 Al 도체막(53)을 형성했다. 이 때의 스퍼터 파워는 2kW이고, 기판 온도는 200℃이었다.

다음에, 파워 2kW의 마이크로파를 이용한 플라즈마 CVD에 의해, Al 도체막(53) 상에 막 두께(D)의 다이아몬드 라이크 카본 유전체막(54)을 형성했다[이 막 두께(D)는 후기의 표3에 표시되어 있다]. 이 때의 CVD 조건은 기판 온도 400℃, 압력 300 Pa, Ar 개스/CH4 개스의 유량비=25/1이었다. 계속해서, 통상의 포토리소그래피에 의해 다이아몬드 라이크 카본 유전체막(54)에 평면이 정방형인 기공(55)을 형성했다. 그 때의 에칭으로서는 Ar 및 O(유량비 10)를 부식제로 하는 RIE를 이용하고, 에칭 파워는 250 W로 했다. 기공(55)의 치수는 A㎛×A㎛×B㎛로 하고, 기공(55…)의 간격은 C㎛로 했다(A, B, C의 값은 각각 후기의 표3에 표시되어 있다). 또한 기공(55…)의 평면적 배치는 제2b도에 도시한 배치로 했다. 계속해서, 상기와 동일한 조건의 CVD에 의해 다이아몬드 라이크 카본 유전체막을 퇴적하고, 상기와 동일한 에칭 조건에 의해 상기와 동일한 치수의 기공(55)을 형성했다. 이 막 제조 및 에칭 조작은 유전체 막 두께가 20㎛가 될때까지 반복된다. 유전체막이 20㎛에 도달한 후, 상기와 동일한 조건의 CVD에 의해 다이아몬드 라이크 유전체막을 퇴적하여 기공(55…)의 개구부를 폐쇄했다. 이 때, 기공(55…) 내부에는 상기 스퍼터 압력으로 평형하게 도달한 분압의 Ar 개스가 충전되었다.

다음에, Al 도체막(53)을 형성한 때와 동일한 조건의 스퍼터링에 의해 Al 도체막(56)을 형성했다. 이 Al 도체막(56)을 100㎛×100㎛의 치수로 패터닝하여 상부 전극을 형성했다.

상기와 같이 해서 얻어진 시료 No.30∼34에 대해, 실시예 2(시료 No. 20∼24)에서 설명한 것과 동일한 방법으로, 유전율, 기공율, 저항율, 내습성 및 열전도율을 평가했다. 단, 다이아몬드 라이크 카본은 비정질이기 때문에, 유전체막의 결정성에 대해서는 평가하지 않았다. 이들 특성에 대한 평가 결과는 후기의 표3에 나타낸 바와 같다.

후기의 표3에 나타낸 결과로부터 명백해진 바와 같이, 본 발명에 따른 시료 No. 30∼34는 높은 기공율, 높은 열전도율, 양호한 결정성 및 양호한 내습성을 가짐과 동시에 낮은 유전율을 갖고 있다.

[실시예 5(시료 No. 35∼39)]

이 실시예에서는 제7도에 도시한 단면 구조의 회로 기판을 제조했다. 제7도에서, 참조 번호(61)은 AlN 기판, 참조 번호(62)는 W 내부 배선, 참조 번호(63)은 W 도체막, 참조 번호(64)는 AlN 유전체막, 참조 번호(65)는 기공, 참조 번호(66)은 W 도체막이다.

이들 실시예에 있어서는 미리 내부에 W 배선(62)이 형성되고, 또한 표면에 W 도체막(63)이 형성된 AlN 기판(61)을 이용했다.

먼저, W 도체막(63) 상에 AlN 후막 페이스트를 인쇄하고, 질소 환경 하에서 소성함으로써, 막 두께 50㎛의 AlN 유전체막(64)을 형성했다. 여기에서 이용한 AlN 후막 페이스트는 타피네올 용제중에 AlN, 산화 이트륨 및 아크릴 바인더를 첨가한 것이다. 또한, 소성 조건은 1850℃에서 1시간으로 했다.

다음에, AlN 유전체막의 표면을 표면 거칠기 30㎚까지 경면 연마했다. 계속해서, 수산화 테트라 메틸 암모늄의 1중량% 수용액을 부식제로 하는 선택적 습식에칭으로, A1N 유전체막(64)에 평면이 정방형인 기공(65)를 형성했다. 기공(65)의 치수는 A㎛×A㎛×B㎛로 하고, 기공의 간격은 C㎛로 했다(A, B, C의 값은 각각 후기의 표3에 표시되어 있다). 또한, 기공(65…)의 배치는 제2b도에 도시한 배치로 했다. 계속해서, He 개스 환경 하에서 상기와 동일한 AlN 후막 페이스트를 인쇄하여 기공(65)의 개구부를 폐쇄하고, 또한 W 후막 페이스트를 인쇄하여 W 도체막(66)을 형성했다. 그 때, 기공(65)의 내부에는 He 개스가 충전되었다. 여기에서, W 후막 페이스트로서는 타피네올 용제중에 W 및 아크릴 바인더를 함유시킨 것을 이용했다. 다음에, 질소 개스 환경 하에서 1850℃에서 1시간 소성을 행했다.

상기와 같이 해서 얻어진 시료 No. 35∼39에 대해 실시예2(시료 No. 20∼24)에서 설명한 것과 동일한 방법으로 유전율, 기공율, 저항율, 유전체막의 결정성, 내습성 및 열전도율을 평가했다. 이들 특성에 대한 평가 결과는 후기의 표3에 나타낸 바와 같다.

후기의 표3에 나타낸 결과로부터 명백해진 바와 같이, 본 발명에 따른 시료 No. 35∼39는 높은 기공율, 높은 열전도율, 양호한 결정성 및 양호한 내습성을 가짐과 동시에 낮은 유전율을 갖고 있다.

[실시예 6(시료 No. 40)]

이 실시예에서는 제8도에 도시한 단면 구조의 회로 기판을 제조했다. 제8도에서, 참조 번호(71)은 Si 기판, 참조 번호(72)는 SiO막, 참조 번호(73)는 Al 도체막, 참조 번호(74)는 AlN 유전체막, 참조 번호(75)는 기공, 참조 번호(76)은 Al도체막이다.

표면에 미리 SiO막(72)가 형성된 Si 기판(71)을 이용했다. 1 Pa의 Ar 개스 환경 하에서, Al을 타켓으로 이용한 스퍼터링을 행함으로써, SiO막(72) 상에 Al 도체막(73)을 형성했다. 이 때의 스퍼터 파워는 2kW이고, 기판 온도는 200℃이었다.

다음에, 질소를 함유하는 개스 환경 하에서 Al을 타켓으로 이용한 스퍼터링을 행함으로써 Al 도체막(73) 상에 막두께 2㎛의 AlN 유전체막(74)을 형성했다.

이 때의 스퍼터 파워는 6kW, 기판 온도는 20℃이었다. 또한, 주변 개스로서는 Ar 개스/질소 개스를 유랑비 5/1로 이용하여 스퍼터압을 15 Pa로 유지했다. 이 때, AlN 유전체막(74)에는 주변 개스인 Ar 개스가 취입되어 기공(75) 형성되었다.

다음에, Al 도체막(73)을 형성한 때와 동일한 조건의 스퍼터링에 의해 Al 유전체막(74) 상에 Al 도체막(76)을 형성하고, 포토리소그래피로 이 도체막(76)을 100㎛×100㎛ 치수의 상부 전극으로 가공했다.

상기와 같이 해서 얻어진 시료 No. 40은 스퍼터링의 프로세스 제어에 의해 기공(75)을 형성한 것으로, 실시예 1에서 얻은 시료 No 1∼18과 기술적으로는 등가이다. 이 시료 No. 40에 대해, 실시예 2(시료 No. 20∼24)에서 설명한 것과 동일한 방법으로 유전율, 기공율, 저항율, 내습성 및 열전도율을 평가했다. 이들 특성에 대한 평가 결과는 후기의 표3에 나타낸 바와 같다.

후기의 표3에 나타낸 결과로부터 명백해진 바와 같이, 시료 No. 40은 내습성은 양호하였지만, 실시예 2∼5 (시료 No. 20∼39)에 비교하면, 기공율이 비교적 낮았다. 또한 실시예2∼5에 비교하면, 열전도율 및 결정성이 낮고 유전율도 높았다.

[비교예]

이 실시예에서는 제9도에 도시한 단면 구조의 회로 기판을 제조했다. 제9도에서, 참조 번호(81)은 Si 기판, 참조 번호(82)는 SiO막, 참조 번호(83)는 Al 도체막, 참조 번호(84)는 SiO유전체막, 참조 번호(85)는 기공, 참조 번호(86)은 Al 도체막이다.

표면에 미리 SiO막(82)가 형성된 Si 기판(81)을 이용했다. 1 Pa의 Ar 개스 환경 하에서, Al을 타켓으로 이용한 스퍼터링을 행함으로써, SiO막(82) 상에 Al 도체막(83)을 형성했다. 이 때의 스퍼터 파워는 3kW이고, 기판 온도는 100℃이었다.

다음에, 질소를 함유하는 개스 환경 하에서 Si을 타켓으로 이용한 스퍼터링을 행함으로써 Al 도체막(83) 상에 막두께 5㎛의 SiO유전체막(84)를 형성했다. 이 때의 스퍼터 파워는 6kW, 기판 온도는 20℃이었다. 또한, 주변 개스로서는 Ar 개스/질소 개스를 유랑비 5/1로 이용하여 스퍼터압을 15 Pa로 유지했다. 이 때, SiO유전체막(84)에는 주변 개스인 Ar 개스가 취입되어 기공이 형성되었다. 계속해서, HF 수용액을 부식제로 하는 선택적 습식 에칭으로 SiO유전체막(84)에 랜덤한 기공(75…)를 형성했다. 이렇게 형성된 기공(75…)의 몇개인가는 SiO유전체막(74)의 측벽에서 개구하고 있다.

다음에, Al 도체막(83)을 형성한 때와 동일한 조건의 스퍼터링에 의해 SiO유전체막(84) 상에 Al 도체막(86)을 형성하고, 포토리소그래피로 이 도체막(86)을 100㎛×100㎛ 치수의 상부 전극으로 가공했다.

상기와 같이 해서 얻어진 시료 No. 41에 대해, 실시예 2(시료 No. 20∼24)에서 설명한 것과 동일한 방법으로 유전율, 기공율, 저항율, 내습성 및 열전도율을 평가했다. 이들 특성에 대한 평가 결과는 후기의 표3에 나타낸 바와 같다.

후기의 표3에 나타낸 결과로부터 명백해진 바와 같이, 시료 No. 41의 SiO유전체막(84)은 본 발명에서 한정하고 있는 유전체 재료와는 상이한 재료로 이루어져 있기 때문에, 열전도율이 낮다. 또한 기공(85…)이 완전히 폐쇄되어 있지 않기 때문에, 저항율이 낮고 내습성이 나빴다.

이상 설명한 바와 같이, 본 발명에 따르면 방열성의 향상 및 높은 신호 전송 운반 속도가 함께 달성되고, 또 층간 박리 등의 결함의 발생이 적은 회로 기판을 제공할 수 있다. 따라서, 본 발명의 회로 기판은 반도체 소자의 고속화 및 고집적화에 충분히 대응할 수 있는 것으로, 그 공업적 평가는 매우 크다.

Claims

기판베이스와 상기 기판 베이스 상에 형성된 유전체 막으로서, AlN, BN, 다이아몬드, 다이아몬드 라이크 카본, BeO 및 SiC로 이루어지는 군으로부터 선택되는 한 종류 이상으로 이루어지고, 5∼95 체적%의 기공율을 갖는 유전체막과 상기 유전체막 상에 적층된 배선 금속막을 구비하는 것을 특징으로 하는 회로 기판.
제1항에 있어서, 상기 유전체막은 박막법으로 막이 형성되고, 상기 기공은 이 박막법의 프로세스 조건을 제어함으로써 형성된 것을 특징으로 하는 회로 기판.
제1항에 있어서, 상기 유전체막 중의 기공은 기판 베이스 상에 막이 형성된 유전체 박막을 에칭 또는 천공함으로써 형성된 것을 특징으로 하는 회로 기판.
제3항에 있어서, 상기 유전체막에 있어서, 상기 기공은 등간격의 배열을 갖는 매트릭스 형태 평면 배치로 형성되고, 그 행방향 또는 열방향 중 한 배열방향의 피치가 교호로 반위상분만큼 편이해 있는 것을 특징으로 하는 회로 기판.
제3항에 있어서, 상기 기공은 상기 배선 금속막 아래에만 형성되어 있는 것을 특징으로 하는 회로 기판.
제4항에 있어서, 상기 기공은 상기 배선 금속막 아래에만 형성되어 있는 것을 특징으로 하는 회로 기판.
기판 베이스 상에 AlN, BN, 다이아몬드, 다이아몬드 라이크 카본, BeO 및 SiC로 이루어지는 군으로부터 선택되는 한 종류 이상으로 이루어지는 유전체막을 형성하는 공정, 상기 유전체막을 에칭 또는 천공함으로써 상기 유전체막의 표면에 개구부를 갖는 미소 구멍을 형성하는 공정, 상기 미소 구멍을 형성한 유전체막 상에 상기와 동일한 재료로 이루어지는 유전체막을 형성함으로써 상기 미소 구멍의 개구부를 폐쇄하여 5∼95 체적%의 기공율을 갖는 유전체막을 형성하는 공정, 및 상기와 같이 형성된 5∼95 체적%의 기공율을 갖는 유전체막상에 배선 금속막을 형성하는 공정을 구비한 것을 특징으로 하는 회로 기판의 제조 방법.
제7항에 있어서, 상기 미소 구멍의 직경이 10㎛ 이하인 것을 특징으로 하는 회로 기판의 제조 방법.