KR0152670B1 - 초퍼 안정화 스위치드 캐패시터 필터 - Google Patents

초퍼 안정화 스위치드 캐패시터 필터 Download PDF

Info

Publication number
KR0152670B1
KR0152670B1 KR1019930022209A KR930022209A KR0152670B1 KR 0152670 B1 KR0152670 B1 KR 0152670B1 KR 1019930022209 A KR1019930022209 A KR 1019930022209A KR 930022209 A KR930022209 A KR 930022209A KR 0152670 B1 KR0152670 B1 KR 0152670B1
Authority
KR
South Korea
Prior art keywords
discrete time
filter
switched capacitor
time sequence
chopper
Prior art date
Application number
KR1019930022209A
Other languages
English (en)
Other versions
KR950013026A (ko
Inventor
우 충-유
창 윙-휘
유 짜이-충
Original Assignee
칭-피아오 후
내셔널 싸이언스 카운슬
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칭-피아오 후, 내셔널 싸이언스 카운슬 filed Critical 칭-피아오 후
Priority to KR1019930022209A priority Critical patent/KR0152670B1/ko
Publication of KR950013026A publication Critical patent/KR950013026A/ko
Application granted granted Critical
Publication of KR0152670B1 publication Critical patent/KR0152670B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters
    • H03H19/004—Switched capacitor networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • H03H17/0238—Measures concerning the arithmetic used
    • H03H17/0241—Distributed arithmetic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0248—Filters characterised by a particular frequency response or filtering method

Landscapes

  • Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Abstract

초퍼 안정화 스위치드 캐패시터 필터는 이산시간 시퀀스와 이산시간 시퀀스에 접속된 이산시간 승산기를 구비한다. 이산시간 승산기는 입력신호를 수신하고, 입력신호를 이산시간 시퀀스에 의해 승산하여 변환된 입력신호를 발생한다. 이산시간 필터는 변환된 입력신호를 발생한다. 이산시간 필터는 변환된 입력신호를 수신 및 필터링하기 위해 이산시간 승산기에 접속되어 있고, 필터링된 출력신호를 발생한다. 이산시간 필터는 초퍼 안정화 스위치드 캐패시터 필터의 요구되는 기능, 예를 들면 저역통과 필터링 기능 또는 대역통과 필터링 기능에 의존하는 고역통과 필터 또는 저역통과 필터를 사용해도 좋다.

Description

초퍼 안정화 스위치드 캐패시터 필터
제1도는 본 발명의 일 실시 예에 따른 초퍼 안정화 스위치드 캐패시터 저역 통과 필터 구성의 개략적인 블럭도.
제2도 는 본 발명의 다른 실시 예에 따른 초퍼 안정화 스위치드 캐패시터 대역통과 필터 구성의 개략적인 블럭도.
제3a도, 제3b도, 제3c도 및 제3d도는 제1도에 도시된 초퍼 안정화 스위치드 캐패시터 저역 통과 필터 구성의 신호 특성을 보인 도면.
제4도는 종래 기술에 의한 2차 계수 스위치드 캐패시터 저역 통과 필터 회로의 개략적인 블럭도.
제5도는 제1도에 도시된 구성을 기초로한 2차 계수 초퍼안정화 스위치드 저역통과 필터회로의 개략적인 블록도.
제6a도는 제4도에 도시된 종래 함수 블럭들을 기초로 하여 설계된 2차 계수 스위치드 캐패시터 저역 통과 필터의 전기적인 회로 개략도.
제6b도는 제6a도의 저역 통과 필터 회로에 표시된 제어 클럭들을 보인 도면.
제7a도는 제5도에 도시된 함수블럭들을 기초로 하여 설계된 2차 계수 초퍼 안정화 스위치드 캐패시터 저역 통과 필터의 전기적인 회로 개략도.
제7b도는 제7a도의 저역 통과 필터 회로에 표시된 제어 클럭들을 보인 도면.
제8도는 제6도에 초퍼 안정화 연산 증폭기를 사용하지 않고 전통적인 연산 증폭기를 사용한 종래 회로의 시뮬레이션 결과들을 보인 도면.
제9도는 제6도에 초퍼 안정화 연산 증폭기를 사용하는 종래 회로의 시뮬레이션 결과들을 보인 도면.
제 10도는 제7도에 초퍼 안정화 연산 증폭기를 사용하지 않고 전통적인 연산 증폭기를 사용한 본 발명의 시뮬레이션 결과들을 보인 도면.
제11a도, 제11b도, 제11c도 및 제11d도는 제2도에 도시된 초퍼 안정화 스위치드캐패시터 대역 통과 필터 구성의 신호 특성들을 보인 도면.
제12도는 제2도에 도시된 구성을 기초로 하여 설계된 초퍼 안정화 스위치드 캐패시터 대역 통과 필터 회로의 개략적인 블럭도.
제13a도는 제12도에 도시된 함수 블럭들을 기초로 하여 설계된 초퍼 안정화 스위치드 캐패시터 대역 통과 필터 의 전기적인 회로 개략도.
제13b도는 제13a도의 대역통과 필터 회로에 표시된 제어 클럭들을 보인 도면.
본 발명은 스위치드 캐패시터 필터에 관한 것으로, 특히 초퍼 안정화 스위치드 캐패시터 필터(Chopper-Stabilized Switched-Capacitor Filter)에 관한 것이다.
스위치드 캐패시터 필터는 집적회로(Integrated Circuits) 기술에 의해서 구현하기 매우 적합하므로, 초대규모 집적회로(Very Large - Scale Integration)의 응용 제품, 특히 전기 통신 제품에 광범위하게 사용되어져 왔다. 예를 들면 스위치드 캐패시터 필터는 종합 정보 통신망(Integrated Service Digital Network)의 U-인터페이스, 9600모뎀(모뎀 V.32, 9600 bps) 및 이동전화 등에 응용된다. 그러나 종래의 스위치드 캐패시터 필터는 몇 가지 문제점을 갖고 있다.
예를 들면, 스위치드 캐패시터 필터가 저역 통과 필터링 응용에 사용될 때, 1/f잡음, 연산 증폭기의 오프셋(Offset)전압 및 전하 주사 잡음(Charge Injection noise)등과 같은 저주파수 잡음들(Low Frequency Noises)이 출력신호에 중대한 영향을 미치게 된다. 그러므로 저주파수 잡음은 스위치드 캐패시터의 다이내믹 레인지(Dynamic Range)를 제한하고 그의 더욱 진보된 응용을 제한한다. 스위치드 캐패시터 저역 통과 필터 회로에서 저주파수 잡음을 감소하기 위한 두 가지의 해결 방법이 제안되어져 왔다. 한 해결방법은 필터의 전통적인 연산 증폭기를 초퍼 안정화 연산 증폭기로 대치하는 것인데, 이러한 기술은 1981년 12월 발행된 IEEE J. Solid-state Circuits, SC-16권 6번 페이지 708 내지 715에서 K. Hsieh et al. 의 논문 제목A Low-Noise Chopper - Stabilized Differential Switched - Capacitor Filtering Technique하에 개시되어 있다. 다른 해결 방법은 공지 기술인 상관 이중 샘플링 기술(Correlated Double Sampling Technique)을 이용한 것이다. 이러한 두 가지 방법은 회로의 관점에서 문제에 접근하기 때문에 저주파수 잡음의 일부만을 줄이게 된다.
다른 한편에 있어서 스위치드 캐패시터 필터가 대역 통과 필터링(Bandpass Filtering) 응용에 사용될 때, 매우 높은 캐패시터 비율을 필요로 하는 문제에 고착된다. 또한 대역통과 중심 주파수는 캐패시터 비율과 연산증폭기의 이득에 의해서 결정되기 때문에, 필터의 주파수 응답은 회로 구성요소들에 매우 민감하게 될것이고, 이에 따라 필터의 대역 통과 기능은 집적회로의 공정요소 변동에 쉽게 영향을 받게 된다. 오늘날 이러한 문제들을 해결하기 위해서 두 가지 방법에 접근한다. 한 접근 방법은 필터의 주파수 응답이 회로구성 요소들에 덜 민감하도록 하기 위해 매우 어려운 필터 설계와 매우 특별한 회로 방법을 제안하는 것이다. 이러한 기술은 1983년 12월에 발행된 IEEE J, Solid-State Circuits, Sc-18권 6번 페이지 652 내지 664에서 T. C. Choi et al . 의 논문 제목 High-Frequency COs Switched-Capacitor Filters for Communication Application 하에 개시되어 있다. 또 다른 접근 방법은 미국 특허 등록번호 4,644,304 및 4,446,438에 기재된 N-패스필터(N-Path Filter)를 이용한 것이다. 전자의 접근방법은 너무 어려워서 회로 설계 및 방법을 쉽게 구현할 수 없고, 후자의 접근 방법에 따른 다이나믹 레인지는 캐패시터 비율의 정확성에 의해 제한된다. 게다가 이런 두 가지 접근 방법들은 회로관점에서 상술한 문제들을 해결하게 됨에 따라 만족스럽지 못한 결과를 얻게된다.
따라서 본 발명의 목적은 상술한 문제들을 해결하기 위해 초퍼 기술을 이용하는 초퍼 안정화 스위치드 캐패시터 필터를 제공하는데 있다. 본 발명은 종래 기술의 회로 관점 구성과는 아주 다르게 시스템 관점으로부터 상술한 문제들을 해결하다.
본 발명의 다른 목적은 연산 증폭기의 잡음뿐 마니라 모든 회로의 저주파수 잡음을 제거하는 저역 통과 필터링에 적용될 수 있는 초퍼 안정화 스위치드 캐패시터 필터를 제공하는데 있다. 이에 따라 스위치드 캐패시터 필터가 갖는 다이나믹 레인지의 확장은 매우 커지게 된다. 또한 초퍼 안정화 스위치드 캐패시터 필터는 매우 쉽게 설계할 수 있는 단순한 회로구조를 가지며, 특별한 집적회로의 제조 공정 없이도 제조가 가능하다.
본 발명의 또 다른 목적은 어려운 필터 설계나 특별한 회로방법에 의지하지 않고도 캐패시터 비율과 회로 구성요소들에 대한 필터 주파수응답의 민감도를 현저하게 감소시키는 대역 통과 필터링에 적용될 수 있는 초퍼 안정화 스위치드 캐패시터 필터를 제공하는데 있다. 또한 N-패스 필터와는 달리 초퍼 안정화 스위치드 캐패시터 필터의 다이나믹 레인지는 캐패시터 비율의 정확도에 의존할 필요가 없다.
본 발명에 따른 초퍼 안정화 스위치드 캐패시터 필터는, 제1이산 시간시퀀스를 발생하는 제1이산 시간 시퀀스 회로와; 상기 제1이산 시간 시퀀스 회로에 접속되며, 초핑된 저주파수 신호를 발생하기 위해 상기 제1이산 시간 시퀀스와 외부로부터 입력되는 저주파수 신호를 수신하여 승산하는 제1이산 시간 승산기와; 성기 제1이산 시간 승산기에 접속되며, 필터링된 출력신호를 발생하기 위해 상기 초핑된 저주파수 신호를 수신하여 필터링하는 이산 시간 필터를 포함한다.
본 발명의 한 실시 예에 따르면 초퍼 안정화 스위치드 캐패시터 필터가 저역 통과 필터가 되도록 이산 시간 필터는 이산 시간 고역 통과 필터가 된다.
본 발명의 다른 실시 예에 따르면 초퍼 안정화 스위치드 캐패시터 필터가 대역 통과 필터가 되도록 이산 시간 필터는 이산 시간 저역 통과 필터가 된다. 상술한 두 가지 실시 예에 있어서, 이산 시간 시퀀스는 교번적인 1 및 -1신호들로 구성될 수 있다. 초퍼 안정화 스위치드 캐패시터 필터는, 제2이산 시간시퀀스를 발생하는 제2이산 시간 시퀀스 회로와; 상시 제2이산 시간 시퀀스 회로와 상기 이산 필터에 접속되며, 초핑된 출력신호를 발생하기 위해 상기 제2이산 시간 시퀀스와 상기 필터링된 출력신호를 수신하여 승산하는 제2이산 시간 승산기를 더 구비할 수도 있다. 부가적으로 제2이산 시간 시퀀스는 교번적인 1 및 -1신호들로 구성된다.
이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.
당 기술 분야에서 공지되어 있듯이, 스위치드 캐패시터 필터는 이산 시간 필터이다. 또한 스위치드 캐패시터 필터의 입력과 출력 신호의 관계, 즉 전달함수는 Z-영역에서 H(z)로서 나타낼 수 있고, 이때 Z =ejw, w는 각주파수이다. 연속적인 신호의 주파수(f)와 w의 관계는 w=2πf/fs에 의해서 특징지어질 수 있고, 이때 시스템의 샘플링 주파수 fs는fs=1/T이고, 여기서 T는 샘플링주기이다. 만일 연속적인 신호의 주파수 f =fs/2이면, 각주파수 w=π이다. 이 명세서에 있어서, 스위치드 캐패시터 필터에 대한 설명은 Z-영역안에 있는 것임을 주의해야한다.
먼저, 본 발명의 일 실시 예에 따른 초퍼 안정화 스위치드 캐패시터 저역 통과 필터의 구성이 제1도와 같이 도시되어 있다. 본 발명의 주 본질은 저역 통과 필터링과 대역 통과 필터링에 응용될 수 있는 소위 초퍼 기술임을 주의해야 하고, 이는 하기에 상세히 설명될 것이다. 초퍼 안정화 스위치드 캐패시터 저역 통과 필터 구성(bk1)은, 교번적인 1과 -1의 디지털 신호들로 이루어진 이산 시간 시퀀스를 발생하는 이산 시간 시퀀스 회로(bk12)와; 저주파수 입력신호(x)와 이산 시간 시퀀스를 수신하고 승산하여 출력단에서 상기 두 신호가 승산된 신호(x')를 출력하는 이산 시간 승산기(bk2)와; 이산 시간 승산기(bk2)에 접속되어 승산된 신호(x')를 수신하고 필터링하여 출력단에서 필터링된 신호(y')를 출력하는 이산 시간 고역 동과 필터(bk3)를 포함한다.
상기 구성중 이산 시간 고역 통과 필터(bk3)의 전달함수 h'(z)와 모든 저역 통과 필터 구성(bk1)의 요구되는 전달함수 H(z)의 관계는 H'(z)=H(z)로서 기술될 수 있다. 초퍼안정화 스위치드 캐패시너 저역 통과 필터 구성(bk1)은, 교번적인 1과 -1의 디지탈 신호들로 구성된 이산 시간 시퀀스를 발생하는 이산 시간 시퀀로 회로(bk14)와; 이산 시간 고역 통과 필터(bk3)의 출력신호(y')와 이산 시간 시퀀스를 수신하고 승산하여 전 저역 통과 필터(bk1)의 최종 신호(y)를 발생하는 이산 시간 승산기(bk4)를 더 포함하고 있다.
저역 통과 필터 구성(bk1)의 전달함수는 요구되는 전달함수 H(z)와 같다. 상기의 전달함수는 하기와 같은 수학적 연산에 의해 쉽게 증명될 수 있다.
H(z)=H'(-z), X(z)-X'(z),
Y'(z)=X'(z)H'(z),
Y(z)=Y'(-z)
=X'(-z)H'(-z)
=X(z)H(z).
상기의 수식은 제1도에 도시된 필터 구성이 종래 스위치드 캐패시터 저역 통과 필터들의 전달함수와 동일한 전달 함수를 얻을 수 있다는 것을 의미한다.
본 발명의 다른 실시 예에 따른 초퍼 안정화 스위치드 캐패시터 대역 통과 필터의 구성이 제2도와 같이 도시되어 있다. 이 실시 예 또한 본 발명의 초퍼기술을 이용하고 있음을 주의해야 한다. 초퍼 안정화 스위치드 캐패시터 대역통과 필터 구성(bk5)은, 교번적인 1과-1의 디지털 신호들로 구성된 이산 시간 시퀀스를 발생하는 이산 시간 시퀀스 회로(bk6)와; 소정의 대역통과 입력신호(x)와 이산 시간 시퀀스를 수신하고 승산하여 출력단에 승산된 신호(x')를 출력하는 이산 시간 승산기(bk6)와; 이산 시간 승산기(bk6)에 접속되어 승산된 신호(x')를 수신하고 필터링하여 출력단에 이산 저역 필터링된 신호(y')를 출력하는 이산 시간 저역 통과 필터(bk7)를 포함한다. 이산 시간 저역통과 필터(bk7)의 전달함수 H'(Z)와 전 대역 통과 필터 구성(bk5)의 요구되는 전달함수 H(z)와의 관계는 H'(z)-H(-z)로서 특징지어질 수 있다. 초퍼 안정화 스위치드 캐패시터 대역 통과 필터 구성(bk5)은, 교번적인 1 및 -1의 디지털 신호들로 구성된 이산 시간 시퀀스를 발생하는 이산 시간 시퀀스 회로(bk18)와; 이산 시간 저역 통과 필터(k7)의 출력신호(y')와 이산 시간 시퀀스 회로를 수신하고 승산하여 전 대역 통과 필터(bk5)의 최종 시호(y)를 발생하는 이산 시간 승산기(bk8)를 더 포함한다. 전 대역 통과 필터 구성(bk5)의 전달함수는 요구되는 전달함수 h(z)와 같다. 상기의 전달함수는 하기와 같은 수학적 연산에 의해 쉽게 증명될 수 있다.
H(z) =H'(-z), X(z) =X'(-z),
Y'(z) =X'(z)H'(z),
Y(z) =Y'(-z)
=X'(-z)H'(-z)
=X(z)H(z).
상기의 수식은 제2도에 도시된 필터 구성이 종래 스위치드 캐패시터 대역 통과 필터의 전달함수와 동일한 전달함수를 얻을 수 있다는 것을 의미한다.
제2도에 도시된 대역 통과 필터 구성(bk5)은 제1도에 도시된 저역 통과필터의 구성(bk1)과 매우 유사함을 주의하여야 한다. 단지 차이점은 이산 시간필터이다. 대역통과 필터 구성(bk5)은 이산 시간 저역 통과 필터를 사용하는 반면, 저역 통과 필터 구성(bk1)는 이산 시간 고역 통과 필터를 사용한다.
제1도 및 제3a도 내지 제3d도와 같이 초퍼 안정화 스위치드 캐패시터 저역 통과 필터 구성(bk1)에 대한 각각 부분들의 동작과 기능들은 하기에 더욱 상세히 설명될 것이다. 저역 통과 필터 구성(bk1)이 저역 통과 필터링으로 사용될 때, 제1도에 도시된 블럭(bk3)은 이산 시간 고역 필터이다. 제3a도 내지 제3d도는 초퍼 안정화 스위치드 캐패시터 저역 통과 필터 구성(bk1)에 있어서 x, x', y' 및 y신호들에 대한 반 스펙트럼(Half-spectrums)을 개략적으로 보인 도면이다. 이산 시간 승산기(bk2)에 의해 수행되는 승산 동작은 초퍼 승산이라 명명되는데, 상기 승산동작은 제3a도에 도시된 바와 같이 wx에서 중심 주파수를 가지는 저주파수 입력신호(x)를 제3b도에 도시된 바와 같이 (π-wx)에서 중심 주파수를 가지는 신호(x')로 변조할 수 있다. 신호(x')가 이산 시간 고역 통과 필터(bk3)를 통과할 때, 회로 저주파수 잡음 e(n)이 나타난다. 제3c도는 신호(y')의 반 스펙트럼을 도시한 것이고, 저주파수 잡음 e(n)의 Z-영역 전달함수는 제3c도에 도시된 E(z)와 같다. 이산 시간 승산기(bk4)의 초퍼승산은 이산 시간 고역 통과 필터(bk3)의 출력신호(y')를 초핑하여 결과적으로 요구되는 신호(y)를 발생한다. 출력신호(y)에 대한 스펙트럼이 제3d도에 도시되어 있다. 상기와 같은 방법에 있어서, 회로의 저주파수 잡음은 이산 시간 승산기(bk4)의 초퍼 승산에 의해 고주파수 영역으로 초핑되고, 저주파수 영역에서는 존재하지 않게 된다. 따라서 다이내믹 레인지에 영향을 주지 않는다.
상기와 같은 초퍼 승산의 동작은 하기와 같은 수학적 연산에 의해 증명된다.
H(z) = H'(-z), X(z) =X'(-z),
Y'(z) =X'(z)h'(z) + E(z),
Y(z) = Y'(-z)
=X'(-z)H'(-z) + E(-z)
=X(z)H(z) +E(z)………………………(A)
상기 방정식 (A)로부터 출력신호에서의 잡음 성분이 E(-z)라는 것이 명확하게 보여진다. 잡음 성분 E(-z)가 고주파수 영역의 성분이기 때문에 출력신호에 영향을 주지 않을 것이다.
본 발명의 잇점을 검증하기 위해서, 발명자는 종래의 스위치드 캐패시터와 본 발명에 따른 초퍼 안정화 스위치드 캐패시터 필터의 일 예를 이용하여 시뮬레이션 비교를 한다.
제4도는 종래의 2차 계수 스위치드 캐패시터 저역 통과 필터(10)의 개략적인 블럭 구성도를 도시한 것인데, 여기에서 Z-영역 전달함수들은 적합한 공지 회로에 의해 구현될 수 있다. 제6a도는 제4도에 도시된 저역 통과 필터(10)을 기초로 하여 설계된 2차 계수 스위치드 캐패시터 저역 통과 필터(20)의 전기적 회로 개략도 도시한 것이다. 제6a도에서 나타난 제어 클럭 1과 2는 제6b도에 명확히 도시되어 있다. 제6b도에 도시된 주기(T)는 시스템의 샘플링 주파수에 대응한다. 제어 클럭 1과 2는 동일한 샘플링 주기(T)를 가지며, 각각의 다른 클럭에 의해 오버랩(Over lap)되지 않는다. 제5도는 제1도의 구성(bk1)를 기초로 하며, 제4도의 회로(10)와 동일한 필터링 기능을 얻을 수 있는 2차 계수 초퍼 안정화 스위치드 캐패시터 저역 통과 필터회로(30)의 구성도를 도시한 것이다, 제5도에서 Z-영역으로 표시된 전달함수는 적합한 공지 회로에 의해 구성될 수 있다.
제7a도는 제5도의 블럭(30)을 기반으로 하여 설계된 2차 계수 초퍼 안정화 스위치드 캐패시터 저역 통과 필터(35)의 전기적인 회로 개략도를 도시한 것이다. 제7a도에 명시된 제7a도에 명시된 제어 클럭 1, 2, 11 및 12는 제7b도에 명확히 도시되어 있다. 제7b도에 도시된 주기(T) 또한 시스템의 샘플링 주파수에 대응한다. 제어 클럭 1과 2는 제6b도에 도시된 제어 클럭들과 동일한 것이다. 제어 클럭11과 12는 샘플링 주기(2T)를 가지며, 제어클럭 1과 2를 오버랩 하는 동안 다른 제어 클럭에 의해 오버랩 되지 않는다. 제7a도에 도시된 바와 같이 제어 클럭11과 12는 제1도의 이산 시간 시퀀스 회로(bk12,bk14)와 이산 시간 승산기(bk2, bk4)를 구현하기 위한 신호 입력과 신호 출력의 극성들을 제어한다. 이산 시간 교역 통과 필터(bk3)는 종래의 스위치드 캐패시터 필터 설계에 의해 구현될 수 있다.
이때, 제 6a도 및 재7a도의 회로들은 시뮬레이션을 하는 기초로서 사용된다. 미합중국 콜롬비아 대학의 K.Suyama와 S.C.Fang에 의해 발전된 스위치드 캐패시터 회로 시뮬레이터 소프트웨어 SWICAP 11 를 이용함으로써, 시뮬레이션을 유용하게 할 수 있다. 시뮬레이션에 필요한 등가 잡음 전압원(e1, e2)은 제6aeh 및 제7a도에 도시된 바와 같이 각각의 연산 증폭기 전단에 접속된다. 불평한 잡음의 영향으로부터 보호하기 위해서, 상위 회로부분의 스위치는 전하주사 잡음의 영향을 갖는 스위치를 시뮬레이션 하는 한편, 하위 회로부분의 스위치는 이상적인 스위치를 시뮬레이션 한다. 따라서, 상위 회로부분의 잡음은 하위 회로부분에서의 잡음을 오프셋하지 않을 것이다. 시뮬레이션에서 입력 신호는 10KHz 주파수의 사인파이고, 샘플링 주파수는 1024KHz이다. 스펙트럼 해석을 위해 샘플된 4096개의 출력 신호들이 있다. 1차 시뮬레이션은 잡음이 없는 상태, 즉 e1=e2=0이고, 2차 시뮬레이션은 잡음 상태이다. 상기에서 e1은 1KHz의 사인파이고, e2는 4KHz의 사인파이다. 시뮬레이션 결과들은 제8도 내지 제10도에 도시되어 있다. 상기 제8도에서 제10도에 도시된 파형에서 1차 시뮬레이션의 결과는 가상선으로 그려져 있고, 2차 시뮬레이션의 결과는 실선으로 그려져 있다.
제8도는 데6a도에 도시된 종래 스위치드 캐패시터 저역 통과 필터(20) 시뮬레이션 결과를 도시한 것으로, 상기의 스위치드 캐패시터 저역 통과 필터(20)의 시뮬레이션 결과를 도시한 것으로, 상기의 스위치드 캐패시터 저역 통과 필터(20)는 초퍼 안정화 연산 증폭기가 아닌 전통적인 연산 증폭기를 사용한 것이다. 제9도는 제6도에 도시된 종래 스위치드 캐패시터 저역 통과 필터(20)의 시뮬레이션 결과를 도시한 것으로, 상기의 스위치드 캐패시터 저역 통과 필터(20)는 초퍼 안정화 연산 증폭기를 사용한 것이다. 어떠한 종류의 연산 증폭기가 사용되더라도 종래의 스위치드 캐패시터 저역 통과 필터의 출력신호는 제8도와 제9도의 숫자(60,62)에 나타난 것처럼 연산 증폭기의 잡음 또는 전하 주사 잡음에 의해 항상 영향을 받는다는 것을 제8도와 제9도에서 명확히 알 수 있다. 제10도는 제7a도에 도시된 본 발명의 초퍼 안정화 스위치드 캐패시터 저역 통과 필터(35)의 시뮬레이션 결과를 도시한 것으로, 상기에서 초퍼 안정화 스위치드 캐패시티 저역 통과 필터(35)는 초퍼 안정화 연산 증폭기가 아닌 전통적인 연산 증폭기를 사용한 것이다. 잡음이 없는 상태 및 잡음 상태에서의 출력신호는 거의 동일한 신호라는 것을 시뮬레이션의 결과를 나타낸 도면을 통해서 명확히 알 수 있다. 다시 말하면 본 발명의 초퍼 안정화 스위치드 캐패시터 저역 통과 필터의 출력신호는 전통적인 연산 증폭기를 사용한다 해도 저주파수 잡음에 의해 영향을 받지 않는다.
본 발명에서 저주파수 잡음이 매우 작다는 것이 이론적인 추론과 컴퓨터 시뮬레이션으로부터 확증되었기 때문에, 스위치드 캐패시터 저역 통과 필터의 다이내믹 레인지가 두드러지게 증가한다. 따라서 본 발명은 고해상도의 스위치드 캐패시터 저역 통과 필터 회로에 적용되는 것이 매우 적합한다.
이하 초퍼 안정화 스위티드 캐패시터 대역 통과 필터 구성(bk5)의 각 부분들의 동작과 기능을 제2도와 제11a도 내지 제11d도를 참조하여 더욱 상세히 기술할 것이다. 초퍼 안정화 스위치드 캐패시터 대역 통과 필터의 구성(bk5)이 대역 통과 필터링에 적용될 때, 제2도의 블록(bk7)은 이산 시간 저역 통과 필터이다. bk5의 구성에서 대역 통과 신호의 중심 주파수는 시스템 샘플링 주파수의 절반, 즉 각주파수는 π-wx이다. 제11a도 내지 제11d도는 초퍼 안정화 스위치드 캐패시터 대역 통과 필터 구성(bk5)에 서 x, x', y' 및 y의 반 스펙트럼도이다. 제11a도에 도시된 바와 같이, 입력 신호(x)는 π-wx의 중심주파수와 비대역 통과 신호(e)를 갖는 대역 통과 신호(x1)를 포함한다. 이산 시간 승산기(bk6)에 의해 수행되는 초퍼 승산은 입력신호(x)를 신호 x'로 변조한다. 제11b도에 도시된 바와 같이, π-wx의 중심주파수를 갖는 대역 통과 신호(x1)는 wx의 중심주파수를 갖는 신호(x1')로 변조되고, 비대역 통과 신호(e)는 고주파수 신호(e')로 변조된다. 이 때 신호 x'는 이산 시간 저역 통과 필터(bk7)을 통과하여 저역 통과 필터링의 기능을 수행한다. 제11c도는 이산 시간 저역 통과 필터(bk7)의 출력신호(y')에 대한 반 스펙트럼을 도시한 것이다. 이산 시간 승산기(bk8)의 초퍼 승산은 출력신호(y')를 초핑하여 결과적으로 요구되는 신호(y)를 발생한다. 신호 y의 스펙트럼은 제11d도에 도시되어 있다. 대역 통과 신호(x1)가 필터를 통과한다는 것을 알 수 있었고, 또한 대역 통과 필터링의 동작을 얻을수 있다. 부가적으로 비대역 입력신호(e)는 감쇠된다. 상기와 샅은 비대역 입력신호(e)의 감쇠 동작은 하기와 같은 수학적 연산에 의해 증명된다.
X(z) = X1(z)+E(z),
X'(z) = X1'(z)+E(-z), X1'(z) = X1(-z)
Y'(z) = X'(z)H'(z), H(z)
= H'(-z),X(z)=X'(-z),
Y(z) = Y'(-z)
= X'(-z)H'(-z)
= X(z)H(z)
Y(z) = X1(z)H(z)+E(z)H(z)………………(B)
방정식 (B)로부터 비대역 통과 입력 신호가 출력 신호에서 E(z) H(z)로 감쇠된다는 것을 명확히 알 수 있다. 대역 통과 입력신호 X1(z)는 필터를 통과하고, 이에 따라 대역 통과 필터링 동작의 수행이 증명된다.
방정식 (B)로부터 비대역 통과 입력 신호가 출력 신호에서 E(z) H(z)로 감쇠된다는 것을 명확히 알 수 있다. 대역 통과 입력신호 X1(z)는 필터를 통과하고, 이에 따라 대역 통과 필터링 동작의 수행이 증명된다.
본 발명이 대역 통과 필터링에 적용될 때, 초퍼 안정화 스위치드 캐패시터 대역 통과 필터 구성(bk5)의 필터부(bk7)는 대역 통과 필터가 아니라, 저역통과 필터라는 것에 주의하여야한다. 그러므로 초퍼 안정화 스위치드 캐패시터 대역통과 필터의 구성(bk5)은 여전히 요구되는 대역 통과 필터링의 기능을 제공할수 있다. 필요한 저역 통과 필터(bk7)의 사양은 필터의 중심주파수가 각 주파수 π에서 0으로 이동하는 것을 제외하면, 설계되어지는 대역 통과 필터의 사양과 동일하다. 그러므로 필터 설계를 두드러지게 단순화할 수 있다. 게다가 본 발명의 구성(bk5)은 종래의 대역 통과 필터를 사용하지 않기 때문에, 종래의 스위치드 캐패시터 대역 통과 필터가 같고 있던 문제점, 즉 매우 큰 캐패시터 비율의 필요 및 회로 구성요소에 민감한 필터주파수 응답 등을 포함한 상기에서의 언급된 문제점들은 더 이상 존재하지 않는다.
제12도는 제2도에 도시된 구성(bk5)을 기초하여 설계된 초퍼 안정화 스위치드 캐패시터 대역 통과 필터 회로의 개략적인 블럭도를 도시한 것이다. 제12도에서 Z-영역의 전달함수는 적합한 공지 회로에 의해 구현될 수 있다. 제13a도는 제12도의 회로를 기초로 한 초퍼 안정화 스위치드 캐패시터 대역 통과 필터의 예를 도시한 것이다. 제13a도에 표시된 제어신호 1, 2, 11, 및 12는 제13b도에 도시되어 있고, 제13b도에 도시되어 있고, 재7b도에 도시된 제어신호들과 동일하다. 제13a도에 도시된 바와 같이 클럭 11과 12는 제2도의 이산 시간 시퀀스 회로(bk16, bk18)와 이산 시간 승산기(bk6, bk8)를 구현하기 위한 신호 입력과 신호 출력의 극성을 제어한다. 이산 시간 저역 통과 필터(bk7)는 제6도에 도시된 바와 같이 종래의 스위치드 캐패시터 저역 통과 필터의 설계에 의해 구현될 수 있다.
제1도 및 제2도의 이산 기산 시퀀스 회로(bk12)와 이산 시간 시퀀스 회로(bk16)는 교번적인 1과 -1신호로 구성되는 시퀀스에 의해 기술되지만, 다른 이산 시간 시퀀스 회로들도 유사한 초퍼동작을 얻기 위한 본 발명에 사용되어질 수 있다는 것을 인식하여야 한다. 제1도 및 제2도에서 이산 시간 시퀀스 회로(bk14, bk18)와 이산 시간 승산기(bk4, bk8)는 본 발명의 필터 후단에 접속된 다른 신호처리 회로에도 선택적으로 사용되어질 수 있다는 것을 인식하여야 한다. 다시 말하면 본 발명의 초퍼 안정화 스위치드 캐패시터 필터는 이산 시간 시퀀스 회로(bk14, bk18)와 이산 승산기(bk4,bk8)를 생략할 수도 있다.
상술한 내용의 본 발명은 가장 실질적이며 최적의 실시 예에 관한 것을 설명한 것이지만, 본 발명은 본 발명에 개시된 내용에만 한정될 필요가 없음을 유의하여야 한다. 오히려, 첨부된 청구범위의 정신과 영역 내에 다양한 변경과 유사한 배열이 포함되어도 좋고, 그러한 청구범위의 영역은 모든 변경과 유사한 구조를 총 망라하도록 최광의로 해석되어야 할 것이다.

Claims (9)

  1. 초퍼 안정화 스위치드 캐패시터 필터에 있어서, 연속적으로 제1이산 시간 시퀀스 회로와, 상기 제1이산 시간 시퀀스 회로의 출력에 일측이 접속되며 타측으로 입력되는 주파수 신호를 상기 발생된 제1이산 시간 시퀀스와 승산하여 초핑된 주파수 신호로 출력하는 제1이산 시간 승산기와, 상기 제1이산 시간 승산기의 출력에 접속되며 상기 초핑된 주파수 신호를 이산 시간 필터링하여 출력하는 이산 시간 필터로 구성함을 특징으로 하는 초퍼 안정화 스위치드 캐패시터 필터.
  2. 제1항에 있어서, 상기 이산 시간 필터는 이산 시간 고역 통과 필터이며, 이에 따라 상기 초퍼안정화 캐패시터 필터는 타측으로 입력되는 주파수 신호를 저역 통과 필터링하는 저역 통화 필터로 동작함을 특징으로 하는 초퍼 안정화 스위치드 캐패시터 필터.
  3. 제1항에 있어서, 상기 이산 필터는 이산 시간 저역 통과 필터이며, 이에 따라 상기 초퍼 안정화 캐패시터 필터는 타측으로 입력되는 주파수 신호를 대역 통과 필터링하는 대역 통화 필터로 동작함을 특징으로 하는 초퍼 안정화 스위치드 캐패시터 필터.
  4. 제2항에 있어서, 상기 제1이산 시간 시퀀스는 교번적인1 및 -1의디지탈 신호로 구성됨을 특징으로 하는 초퍼 안정화 스위치드 캐패시터 필터.
  5. 제4항에 있어서, 연속적으로 제2이산 시간 시퀀스를 발생하는 제2이산 시간 시퀀스 회로와, 상기 제2이산 시간 시퀀스 회로의 출력단과 상기 이산 시간 필터의 출력단자에 접속되어 상기 상기 발생된 제2이산 시간 시퀀스와 상기 이산 시간 필터에서 필터링된 주파수 신호를 승산하는 제2이산 시간 승산기를 더 구비함을 특징으로 하는 초퍼 안정화 스위치드 캐패시터 필터.
  6. 제5항에 있어서, 상기 발생된 제2이산 시간 시퀀스는 교번적인 1과 -1의 디지탈 신호로 구성됨을 특징으로 하는 초퍼 안정화 스위치드 캐패시터 필터.
  7. 제3항에 있어서, 상기 제1이상 시간 시퀀스가 교번적인 1과 -1 디지털 신호로 구성됨을 특징으로 하는 초퍼 안정화 스위치드 캐패시터 필터.
  8. 제7항에 있어서, 연속적으로 제2이산 시간 시퀀스를 발생하는 제2이산 시간 시퀀스 회로와, 상기 발생된 제2이산 시간 시퀀스와 상기 이산 시간 필터링된 주파수를 승산하여 변환된 주파수 신호를 발행하는 제2이산 시간 승산기를 더 구비하여 구성함을 특징으로 하는 초퍼 안정화 스위치드 캐패시터 필터.
  9. 제8항에 있어서, 상기 제2이산 시퀀스와 교번적인 1과 -1의 디지털 신호로 구성됨을 특징으로 하는 초퍼 안정화 스위치드 캐패시터 필터.
KR1019930022209A 1993-10-25 1993-10-25 초퍼 안정화 스위치드 캐패시터 필터 KR0152670B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930022209A KR0152670B1 (ko) 1993-10-25 1993-10-25 초퍼 안정화 스위치드 캐패시터 필터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930022209A KR0152670B1 (ko) 1993-10-25 1993-10-25 초퍼 안정화 스위치드 캐패시터 필터

Publications (2)

Publication Number Publication Date
KR950013026A KR950013026A (ko) 1995-05-17
KR0152670B1 true KR0152670B1 (ko) 1998-12-15

Family

ID=19366490

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930022209A KR0152670B1 (ko) 1993-10-25 1993-10-25 초퍼 안정화 스위치드 캐패시터 필터

Country Status (1)

Country Link
KR (1) KR0152670B1 (ko)

Also Published As

Publication number Publication date
KR950013026A (ko) 1995-05-17

Similar Documents

Publication Publication Date Title
Hou et al. Current-mode and voltage-mode universal biquads using a single current-feedback amplifier
US6441762B2 (en) Circuit device for cancelling out spurious pulses in a switched capacitance low-pass filter, and a filter incorporating it
JPH04245807A (ja) フィルタ装置
KR0152670B1 (ko) 초퍼 안정화 스위치드 캐패시터 필터
JPS61276411A (ja) 除去フイルタ
US5727024A (en) Circuit configuration for conversion of a one-bit digital signal into an analog signal
US8379740B2 (en) Wide-band signal processor
GB2037524A (en) Electric circuit using surface acoustic wave device
EP0649221A1 (en) Chopper-stabilized switched-capacitor filter
KR20130075978A (ko) 마이크로스트립 스터브를 이용하여 하모닉 성분을 저감시키는 필터링 장치
US4633496A (en) Low-pass filter circuit
JP2519171B2 (ja) スイッチドキャパシタ形デジタルフィルタ
JPS639683B2 (ko)
Zhang et al. A realization of active current-mode resonator with complex coefficients using CCIIs
CN112468089B (zh) 一种低相噪紧凑精简倍频器和频率合成方法
JPH03219499A (ja) サンプル・ホールド回路
JPH01246912A (ja) ローパスフィルタ
KR100745770B1 (ko) 복소 계수 트랜스버설 필터 및 이것을 적용한 무선 통신시스템
RU2113051C1 (ru) Активный rc-фильтр
JPH09232871A (ja) 逓倍回路
KR100194955B1 (ko) 디지탈 신호 처리 소자를 이용한 리얼 제로 단측파대 신호 발생 장치 및 그 구동 방법
Hebenstreit et al. Push-Pull Accumulator using Switched Capacttors
SU1061290A1 (ru) Устройство фильтрации телевизионного сигнала
INOUE et al. A synthesis of low sensitivity high-Q band-pass switched-capacitor filters
JPH0462203B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100308

Year of fee payment: 14

EXPY Expiration of term