KR0152575B1 - Ball grid array packing structure - Google Patents
Ball grid array packing structureInfo
- Publication number
- KR0152575B1 KR0152575B1 KR1019950033328A KR19950033328A KR0152575B1 KR 0152575 B1 KR0152575 B1 KR 0152575B1 KR 1019950033328 A KR1019950033328 A KR 1019950033328A KR 19950033328 A KR19950033328 A KR 19950033328A KR 0152575 B1 KR0152575 B1 KR 0152575B1
- Authority
- KR
- South Korea
- Prior art keywords
- inner leads
- ball pad
- tape
- tab tape
- ball
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 탭 테이프(TAB tape)를 이용한 볼 그리드 어레이 패키지에 관한 것으로, 탭 테이프의 관통 구멍들 및 비아 홀들을 형성하지 않고 직접 내부리드들과 각기 전기적 연결되는 볼 패드 패턴들을 동일면 상에 형성시켜 그 탭 테이프의 손상 및 변형을 방지하고, 그로 인한 작업 공정 수를 줄일 수 있으며, 상기 방열판을 설치하여 전원이 공급된 칩이 동작될 때 발생되는 열을 패키지의 외부로 신속히 방출시킬 수 있는 것이다.The present invention relates to a ball grid array package using a TAB tape, and to forming ball pad patterns electrically connected to internal leads directly on the same surface without forming through holes and via holes. It is possible to prevent damage and deformation of the tab tape, thereby reducing the number of work processes, and by installing the heat sink, the heat generated when the powered chip is operated can be quickly released to the outside of the package.
Description
제1도는 종래 기술에 의한 탭 테이프를 이용한 볼 그리드 어레이 패킹 구조를 나타내는 단면도.1 is a cross-sectional view showing a ball grid array packing structure using a tab tape according to the prior art.
제2도는 본 발명에 의한 내부리드와 볼 패드 패턴이 동일면 상에 형성된 탭 테이프를 나타내는 평면도.2 is a plan view showing a tab tape in which an inner lead and a ball pad pattern are formed on the same surface according to the present invention.
제3도는 본 발명의 일 실시예에 의한 내부리드와 볼 패드 패턴이 동일면 상에 형성된 탭 테이프를 이용한 패킹 구조를 나타내는 단면도.3 is a cross-sectional view showing a packing structure using a tab tape in which an inner lead and a ball pad pattern are formed on the same surface according to an embodiment of the present invention.
제4도는 본 발명의 다른 실시예에 의한 내부리드와 볼 패드 패턴이 동일면 상에 형성된 탭 테이프를 이용한 패킹 구조를 나타내는 단면도.4 is a cross-sectional view showing a packing structure using a tab tape in which an inner lead and a ball pad pattern are formed on the same surface according to another embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 칩 12 : 본딩패드10 chip 12 bonding pad
20 : 봉지재 50 : 범프20: encapsulant 50: bump
60, 160 : 접착제 140 : 솔더 레지스트60, 160 Adhesive 140 Solder Resist
150 : 탭 테이프 151 : 개방부150: tap tape 151: opening
152 : 폴 리이미드 테이프 153 : 외곽 절단 위치 구멍152: polyimide tape 153: outer cutting position hole
154 : 내부리드 155 : 스프라켓 구멍154: inner lead 155: sprocket hole
156 : 볼 패드 패턴 157 : 도금막156: ball pad pattern 157: plating film
158 : 회로 패턴 170 : 지지판158: circuit pattern 170: support plate
180 : 솔더 볼 190, 290 : 방열판180: solder ball 190, 290: heat sink
192, 292 : 열 방출용 관통 구멍192, 292: through hole for heat dissipation
본 발명은 탭 테이프(TAB tape)를 이용한 볼 그리드 어레이 패키지에 관한 것으로, 더욱 상세하게는 탭 테이프의 일측 동일면 상에 내부리드들과 각기 대응되는 볼 패드 패턴들이 각기 회로 패턴에 의해 전기적 연결되게 탭 테이프를 제조하여 그의 제조에 따른 저 단가 및 단순화된 공정을 제공하고, 그 탭 테이프와 전기적 연결된 칩이 반대면에 방열판을 부착시켜서 그 칩의 동작시 발생되는 열을 신속히 방출시킬 수 있는 내부리드와 볼 패드 패턴이 동일면 상에 형성된 탭 테이프 및 그를 이용한 볼 그리드 어레이 패킹 구조에 관한 것이다.The present invention relates to a ball grid array package using a tap tape (TAB tape), and more particularly, a ball pad pattern corresponding to inner leads on one side of the tab tape is electrically connected to each other by a circuit pattern. The internal lead can be manufactured by providing a low cost and simplified process according to its manufacture, and the chip electrically connected to the tab tape attaches a heat sink on the opposite side to quickly dissipate heat generated during operation of the chip. It relates to a tab tape formed on the same surface of the ball pad pattern and a ball grid array packing structure using the same.
볼 그리드 어레이 패키지는 랜드 패턴 등과 같은 풋프린트(footprint) 영역이 적기 때문에 고집적 실장이 가능하고, 외부 단자와 연결되는 리드 대신 솔더 볼을 사용함으로써, 검사(testing)나 리드의 휨 또는 비틀림 등으로 인한 수율 손실이 발생되지 않으며, 반복적인 조립 공정 및 큰 배치 공차로 인하여 제품의 생산량을 증가시킬 수 있는 동시에 종래의 실장 장치를 사용함으로써, 장비의 추가적인 도입이 요구되지 않는 장점이 있다.Since the ball grid array package has a small footprint area such as a land pattern, high integration is possible, and by using solder balls instead of leads connected to external terminals, the ball grid array package may be caused by testing or bending or twisting of the leads. There is an advantage that no loss of yield occurs, the product yield can be increased due to the repetitive assembly process and large batch tolerances, and at the same time by using a conventional mounting device, no additional introduction of equipment is required.
또한, 탭 기술은 칩 상에 형성되어 있는 본딩패드들이 탭 테이프 상에 패턴닝(patterning)된 내부리드들과 각각의 범프에 의해서 전기적 연결되는 기술로 현재 각광을 받고 있는 기술 중의 하나이다.In addition, the tap technology is one of the technologies that are currently in the spotlight as the bonding pads formed on the chip is electrically connected by each bump and the inner leads patterned on the tab tape (patterned).
상기 볼 그리드 어레이 패키지에 있어서, 패턴닝(patterning)된 기판을 사용하는 대신에 탭 테이프로 대체함으로써, 현재의 칩 패키지 개발 추세인 박형의 칩 패키지를 제조할 수 있는 동시에 상기 두 기술의 장점을 모두 갖는 패키지를 제조할 수 있다. 이러한 구조를 갖는 칩 패키지를 일명 TBGA(tape ball grid array) 패키지라 한다.In the ball grid array package, by replacing the tape with a tape instead of using a patterned substrate, it is possible to manufacture a thin chip package, which is the current chip package development trend, and at the same time take advantage of both technologies. A package can be produced. A chip package having such a structure is called a tape ball grid array (TBGA) package.
제1도는 종래 기술에 의한 탭 테이프를 이용한 볼 그리드 어레이 패키지를 나타내는 단면도이다.1 is a cross-sectional view showing a ball grid array package using a tab tape according to the prior art.
제1도를 참조하면, 종래 기술에 의한 TBGA(tape ball grid array) 패킹 구조(100)는 텝 테이프(30)의 내부리드들(32)과 각기 대응되는 칩(10) 상의 본딩패드들(12)이 전도성 범프(50)에 의해 전기적 연결되어 있으며, 그 전기적 연결된 부분은 절연성 봉지재(20)에 의해 외부의 환경에 대하여 보호되어 있다.Referring to FIG. 1, a conventional tape ball grid array (TBGA) packing structure 100 includes bonding pads 12 on a chip 10 corresponding to internal leads 32 of a tape tape 30. ) Is electrically connected by the conductive bumps 50, and the electrically connected portions thereof are protected against the external environment by the insulating encapsulant 20.
또한, 상기 탭 테이프(30)에 형성된 관통 구멍들(31)은 상기 내부리드들(32)과 각기 회로 패턴(도시 안됨)에 의해 전기적 연결되어 있으며, 그 내부리드들(32)은 그 관통 구멍들(31)에 의해 각기 대응되는 솔더 볼들(80)이 전기적 연결되어 있다.In addition, the through holes 31 formed in the tab tape 30 are electrically connected to the inner leads 32 by circuit patterns (not shown), and the inner leads 32 are through holes thereof. Corresponding solder balls 80 are electrically connected by the holes 31.
여기서, 상기 관통 구멍들(31)의 내표면 상에는 전도성 물질이 코팅되어 있어, 결과적으로 본딩패드들(12), 내부리드들(32) 및 솔더 볼들(80)은 각기 전기적 연결되어 있다.Here, a conductive material is coated on the inner surfaces of the through holes 31, so that the bonding pads 12, the inner leads 32, and the solder balls 80 are electrically connected to each other.
또한, 상기 유연성이 있는 탭 테이프(30)를 지지하기 위해 그(30)의 상면 상에 금속 재질의 지지판(70)이 부착되어 있다.In addition, a support plate 70 made of a metal material is attached to the upper surface of the 30 to support the flexible tab tape 30.
좀 더 상세히 언급하면, 상기 탭 테이프(30)는 절연성 폴리이미드 테이프(34)의 일측면 상에 내부리드들(32)과 회로 패턴이 형성되어 있으며, 또한 그(30)의 다른 면 상에는 솔더 레지스트(36)가 도포된 층이 형성되어 있다. 그 솔더 레지스트(36)층은 상기 탭 테이프(30)를 관통하는 관통 구멍들(31)을 제외한 부분에 층이 형성되어 있다.In more detail, the tab tape 30 has a circuit pattern formed with inner leads 32 on one side of the insulating polyimide tape 34, and a solder resist on the other side of the tab tape 30. The layer to which 36 was applied is formed. The solder resist 36 layer is formed at a portion except for the through holes 31 penetrating the tab tape 30.
또한, 이와 같은 구조를 구현하기 위한 제조 방법을 설명하면 다음과 같다.In addition, the manufacturing method for implementing such a structure will be described.
우선, 릴(reel) 형태로 된 탭 테이프(30)를 소정의 길이 만큼 절단하고, 그 탭 테이프(30) 상에 솔더 볼들(80)을 접착하고, 또한 그(30)의 변형을 방지하기 위한 알루미늄이나 구리 재질의 지지판(stiffener)(70)을 부착하여 칩(10)과 탭 테이프(30) 상의 내부리드(32)와 접속한 후, 그 접속된 칩(10)과 내부리드(32)를 보호하기 위하여 도포를 한 후, 그 도포액(절연성 봉지재)을 경화한다.First, a tab tape 30 in the form of a reel is cut by a predetermined length, and the solder balls 80 are adhered to the tab tape 30, and also to prevent deformation of the tab tape 30. An aluminum or copper stiffener 70 is attached to connect the chip 10 and the inner lead 32 on the tab tape 30, and then the connected chip 10 and the inner lead 32 are connected. After coating in order to protect, the coating liquid (insulating sealing material) is hardened.
또한, 상기의 도포 공정은 별도의 지지판(70)에 인쇄 공정을 추가하는 경우도 있을 수 있다.In addition, the above-mentioned coating process may add a printing process to the separate support plate 70 in some cases.
좀 더 상세히 언급하면, 상기 탭 테이프의 제조 공정은 설명하면 다음과 같다.In more detail, the manufacturing process of the tab tape will be described below.
우선, 폴리이미드 테이프의 제조 공정은 폴리 에칭(poly etch)에 의한 포토 공정을 진행하고, 레지스트 스트립과 크롬 에칭을 행한다. 그런 다음, 금(Au), 주석(Sn) 또는 납(Pb)을 도금한다.First, the manufacturing process of a polyimide tape advances the photo process by polyetch, and performs a resist strip and chromium etching. Then, gold (Au), tin (Sn) or lead (Pb) is plated.
탭 테이프의 내부리드 상에 범프를 형성하는 공정은 동박 판에 도포액을 바른 다음 소정의 형상으로 현상을 통해 패턴을 형성한다. 그런 다음, 그의 상면에 도포액을 스트립하고, 금 또는 주석 및 납 재질로 도금을 행하는 형성한다.The process of forming a bump on the inner lead of the tab tape applies a coating liquid to the copper foil plate and then forms a pattern through development in a predetermined shape. Then, the coating liquid is stripped on its upper surface, and formed by plating with gold or tin and lead materials.
상기의 공정 전 단계로는, 상기 탭 테이프 상에 형성되는 회로 패턴 공정은 상기 소재 상에 직접 일측면에 크롬(Cr) 또는 구리(Cu) 재질로 스퍼터를 행한 후, 펀칭하여 소정의 구멍들을 가공하고 그 다른 면의 하면에도 크롬과 구리 재질로 스퍼터를 행한 후, 도금을 진행한다. 그런 다음, 상기 크롬 또는 구리를 에칭한 다음 도포액을 벗겨 낸다. 그후, 금을 도금하여 제조된다.In the step before the process, the circuit pattern process formed on the tab tape is sputtered with chromium (Cr) or copper (Cu) on one side directly on the material, and then punched to process predetermined holes. After the sputtering is performed on the lower surface of the other surface of chromium and copper, plating is performed. Then, the chromium or copper is etched and then the coating liquid is peeled off. Then, it is produced by plating gold.
이와 같은 구조를 갖는 TBGA는, 탭 테이프 상의 일측면 상에 형성된 내부리드들과 각기 대응되는 솔더 볼들을 전기적 연결하기 위해 형성되는 관통 구멍들과 비아 홀들이 펀칭에 의한 충격력에 의해 형성되어야 하기 때문에 그 탭 테이프가 그 외력에 의한 손상 및 변형이 발생될 수 있으며, 동시에 그로 인한 공정수의 증가에 의해 작업성 저하가 야기되는 단점을 내포하고 있다.The TBGA having such a structure has a through hole and via holes formed to electrically connect the inner leads formed on one side of the tab tape and the solder balls respectively corresponding to the tab tapes. The tab tape has the disadvantage that damage and deformation may be caused by the external force, and at the same time, workability is deteriorated by the increase in the number of processes.
따라서 본 발명에 의한 목적은 탭 테이프의 관통 구멍들 및 비아 홀들을 형성하지 않고 직접 내부리드들과 각기 전기적 연결되는 볼 패드 패턴들을 동일면상에 형성시켜 그 탭 테이프의 손상 및 변형을 방지하고, 그로 인한 작업 공정 수를 줄일 수 있는 내부리드와 볼 패드 패턴이 동일면 상에 형성된 탭 테이프를 제공하는 데 있다.Accordingly, an object of the present invention is to form ball pad patterns electrically connected to inner leads directly on the same surface without forming through holes and via holes of the tab tape, thereby preventing damage and deformation of the tab tape. An internal lead and a ball pad pattern capable of reducing the number of work processes caused are provided to provide a tab tape formed on the same surface.
또한, 본 발명의 다른 목적은, 상기의 구조를 갖는 탭 테이프를 이용하여 패키지를 구성하는 동시에 그 패키지 내에 존재하는 칩이 동작될 때 발생되는 열을 신속하게 방출시킬 수 있는 내부리드와 볼 패드 패턴이 동일면 상에 형성된 탭 테이프를 이용한 볼 그리드 어레이 패킹 구조를 제공하는 데 있다.In addition, another object of the present invention is to form a package using the tab tape having the above structure, and at the same time the inner lead and ball pad pattern that can quickly release the heat generated when the chip present in the package is operated The present invention provides a ball grid array packing structure using a tab tape formed on the same surface.
상기 목적을 달성하기 위하여, 전도성 물질이 내표면 상에 코팅된 복수개의 관통 구멍을 갖는 절연성 테이프와; 그 절연성 테이프의 일측면 상에 형성된 복수개의 내부리드와; 상기 절연성 테이프의 다른 일측면 상에 형성된 복수개의 볼 패드 패턴와; 상기 복수개의 내부리드가 형성된 동일면 상에 형성되어 있으며, 그 내부리드들에 각기 대응되는 관통 구멍들을 전기적 연결되는 회로 패턴들과; 상기 내부리드들과 그들에 각기 대응되는 볼 패드 패턴들이 상기 관통 구멍들에 의해 전기적 연결된 탭 테이프에 있어서, 상기 복수개의 내부리드와, 복수개의 회로 패턴과, 복수개의 볼 패드 패턴들이 상기 절연성 테이프의 동일 일측면 상에 형성된 탭 테이프를 포함하며, 상기 내부리드들과 그들에 대응되는 볼 패드 패턴들이 각기 회로 패턴들에 의해 전기적 연결된 것을 특징으로 하는 내부리드와 볼 패드 패턴이 동일면 상에 형성된 탭 테이프를 제공한다.An insulating tape having a plurality of through holes coated with a conductive material on an inner surface to achieve the above object; A plurality of inner leads formed on one side of the insulating tape; A plurality of ball pad patterns formed on the other side of the insulating tape; Circuit patterns formed on the same surface on which the plurality of inner leads are formed and electrically connecting through holes respectively corresponding to the inner leads; A tab tape in which the inner leads and ball pad patterns corresponding to the inner leads are electrically connected by the through holes, wherein the plurality of inner leads, the plurality of circuit patterns, and the plurality of ball pad patterns are formed of the insulating tape. A tab tape formed on the same surface, the tab tape formed on the same side, wherein the inner leads and the ball pad patterns corresponding thereto are electrically connected by circuit patterns, respectively. To provide.
상기 다른 목적을 달성하기 위하여, 복수개의 본딩패드들과, 그 본딩패드들이 일측면 상에 형성된 칩과; 전도성 물질이 내표면 상에 코팅된 복수개의 관통 구멍을 갖는 절연성 테이프와, 그 절연성 테이프의 일측면 상에 형성되어 있으며, 상기 복수개의 본딩패드에 각기 대응하여 전기적 연결된 복수개의 내부리드와, 상기 절연성 테이프의 다른 일측면 상에 형성된 복수개의 볼 패드 패턴와, 상기 복수개의 내부리드가 형성된 동일면 상에 형성되어 있으며, 그 내부리드들에 각기 대응되는 관통 구멍들을 전기적연결되는 회로 패턴들과, 상기 내부리드들과 그들에 각기 대응되는 볼 패드 패턴들이 상기 관통 구멍들에 의해 전기적 연결된 탭 테이프와; 상기 탭 테이프의 상부면 상에 접착제에 의해 접착된 지지판을 포함하는 패킹 구조에 있어서, 상기 복수개의 내부리드들과, 상기 회로 패턴들과, 상기 복수개의 볼 패드 패턴들이 상기 절연성 테이프의 동일 일측면 상에 형성된 탭 테이프와; 상기 내부리드들과 그들에 대응되는 볼 패드 패턴들이 각기 회로 패턴들에 의해 전기적 연결되어 있으며, 상기 지지판의 상부면 상과 상기 칩의 상부면 상이 공통으로 접착제에 의해 접착된 방열판을 포함하는 것을 특징으로 하는 내부리드와 볼 패드 패턴의 동일면 상에 형성된 탭 테이프를 이용한 볼 그리드 어레이 패킹 구조를 제공한다.In order to achieve the above another object, a plurality of bonding pads, and a chip formed on one side of the bonding pads; An insulating tape having a plurality of through-holes coated with a conductive material on the inner surface, a plurality of inner leads formed on one side of the insulating tape and electrically connected to the plurality of bonding pads, respectively; A plurality of ball pad patterns formed on the other side of the tape, circuit patterns formed on the same surface on which the plurality of inner leads are formed, and electrically connecting through holes corresponding to the inner leads, respectively; Tab tapes having respective ball pad patterns corresponding thereto, the ball tapes being electrically connected by the through holes; A packing structure including a support plate bonded by an adhesive on an upper surface of the tab tape, wherein the plurality of inner leads, the circuit patterns, and the plurality of ball pad patterns are on the same side of the insulating tape. A tab tape formed thereon; The inner leads and ball pad patterns corresponding thereto are electrically connected to each other by circuit patterns, and the upper surface of the support plate and the upper surface of the chip include a heat sink bonded to each other by an adhesive. A ball grid array packing structure using a tab tape formed on the same surface of an inner lead and a ball pad pattern is provided.
상기 다른 목적을 달성하기 위하여, 복수개의 본딩패드들과, 그 본딩패드들이 일측면 상에 형성된 칩과; 전도성 물질이 내표면 상에 코팅된 복수개의 관통 구멍을 갖는 절연성 테이프와, 그 절연성 테이프의 일측면 상에 형성되어 있으며, 상기 복수개의 본딩패드에 각기 대응하여 전기적 연결딘 복수개의 내부리드와, 상기 절연성 테이프의 다른 일측면 상에 형성된 복수개의 볼 패드 패턴과, 상기 복수개의 내부리드가 형성된 동일면 상에 형성디어 있으며, 그 내부리드들에 각기 대응되는 관통 구멍들을 전기적 연결되는 회로 패턴들과, 상기 내부리드들과 그들에 각기 대응되는 볼 패드 패턴들이 상기 접착제에 의해 접착된 지지판을 포함하는 패킹 구조에 있어서, 상기 복수개의 내부리드들과, 상기 회로 패턴들과, 상기 복수개의 볼 패드 패턴들이 상기 절연성 테이프의 동일 일측면 상에 형성된 탭 테이프와; 상기 내부리드들과 그들에 대응되는 볼 패드 패턴드이 각기 회로 패턴들에 의해 전기적 연결되어 있으며, 상기 탭 테이프의 일측면 상과 상기 칩의 일측면 상이 공통으로 접착제에 의해 직접 접착딘 방열판을 포함하는 것을 특징으로 하는 내부리드와 볼 패드 패턴이 동일면 상에 형성된 탭 테이프를 이용한 볼 그리드 어레이 패킹 구조를 제공한다.In order to achieve the above another object, a plurality of bonding pads, and a chip formed on one side of the bonding pads; An insulating tape having a plurality of through holes coated on the inner surface of the conductive material, a plurality of inner leads formed on one side of the insulating tape and electrically connected to the plurality of bonding pads, respectively; A plurality of ball pad patterns formed on the other side of the insulating tape, circuit patterns formed on the same surface on which the plurality of inner leads are formed, and electrically connecting through holes respectively corresponding to the inner leads; A packing structure including inner leads and support pads having respective ball pad patterns corresponding thereto are bonded by the adhesive, wherein the plurality of inner leads, the circuit patterns, and the plurality of ball pad patterns are formed in the packing structure. A tab tape formed on the same side of the insulating tape; The inner leads and ball pad patterns corresponding thereto are electrically connected to each other by circuit patterns, and one side of the tab tape and one side of the chip include a heat sink directly bonded by an adhesive in common. Provided is a ball grid array packing structure using a tab tape having an inner lead and a ball pad pattern formed on the same surface.
이하, 첨부 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
제2도는 본 발명에 의한 내부리드와 볼 패드 패턴이 동일면 상에 형성된 탭 테이프를 나타내는 평면도이다.2 is a plan view showing a tab tape in which the inner lead and the ball pad pattern are formed on the same surface according to the present invention.
제2도를 참조하면, 본 발명에 의한 탭 테이프(150)는 절연성 폴리이미드 테이프(152)의 일측면 상의 소정 영역, 즉 칩(도시 안됨)이 실장되는 영역 상에 그 칩의 면적에 대응되는 개방부(151)가 형성되어 있으며, 그 개방부(151)를 중심으로 내부리드들(154)이 그 실장될 칩의 본딩패드들의 위치까지 연장·형성되어 있다.Referring to FIG. 2, the tab tape 150 according to the present invention corresponds to an area of the chip on a predetermined area on one side of the insulating polyimide tape 152, that is, an area where a chip (not shown) is mounted. An opening 151 is formed, and the inner leads 154 extend around the opening 151 to the positions of the bonding pads of the chip to be mounted.
여기서, 상기 내부리드들(154)은, 그들(154)의 표면 상에 그들(154)에 대응되어 각기 전기적 연결될 본딩패드들과의 전기적 연결을 양호하는 도금막(157)이 형성되어 있다.Here, the inner leads 154 are formed with a plating film 157 on the surface of them 154 which has a good electrical connection with the bonding pads corresponding to them 154, respectively.
또한, 상기 개방부(151)를 중심으로 외곽 부분에 복수개의 볼 패드 패턴(156)들이 형성되어 있으며, 그 볼 패드 패턴들(156)은 회로 패턴들(158)에 각기 대응되는 내부리드들(154)과 전기적 연결되어 있다.In addition, a plurality of ball pad patterns 156 are formed at an outer portion of the opening 151, and the ball pad patterns 156 may have internal leads corresponding to the circuit patterns 158. 154) is electrically connected.
상기 볼 패드 패턴들(156)의 개수는 그들의 일측면 상에 안착될 솔더 볼들(도시 안됨)의 개수와 동일한 개수이다.The number of the ball pad patterns 156 is equal to the number of solder balls (not shown) to be seated on one side thereof.
또한, 상기 탭 테이프(150)는 릴(reel) 형태로 제공되며, 그의 상하 말단부에는 복수개의 스프라켓(sprocket) 구멍(155)이 형성되어 상기 탭 테이프(150)의 제조 공정에 있어서의 위치 인식이나 고정을 위해 형성되어 있다.In addition, the tab tape 150 is provided in the form of a reel, and a plurality of sprocket holes 155 are formed at upper and lower ends thereof so as to recognize position in the manufacturing process of the tab tape 150. It is formed for fixing.
그리고, 상기 릴 형태로 제공된 탭 테이프(150)는 상기 볼 패드 패턴들(156)이 형성된 외곽의 각 모소리 부에 예를 들어 4개의 외곽 절단 위치 구멍(153)이 형성되어 있으며, 그 외곽 절단 위치 구멍들(153)을 따라 탭 테이프(150)가 절단되며, 그 내측의 절단된 부분이 패키지에 적용된다.In addition, in the tab tape 150 provided in the reel form, for example, four outer cutting position holes 153 are formed in each of the outer corners of the ball pad patterns 156 where the ball pad patterns 156 are formed. The tab tape 150 is cut along the location holes 153, and the cut portion inside thereof is applied to the package.
이와 같은 구조를 갖는 탭 테이프는, 상기 실장될 칩의 본딩패드들에 각기 대응되어 전기적 연결된 내부리드들을 외부리드 역할을 하는 솔더 볼들에 각기 전기적 연결하기 위한 수단으로 형성한 관통 구멍들과 비아 홀들을 형성하지 않고, 직접 상기 내부리드들과 동일면 상에 솔더 볼들이 안착되는 볼 패드 패턴들을 형성하고, 그 내부리드들과 볼 패드 패턴간의 전기적 연결을 각기 회로 패턴으로 연결함으로써, 상기 관통 구멍들과 비아 홀들을 펀치에 의해 형성시킬 때 야기되는 상기 탭 테이프의 손상 및 변형을 방지할 수 있다.The tab tape having such a structure includes through-holes and via holes formed as a means for electrically connecting the inner leads to the solder balls serving as the outer leads, respectively, corresponding to the bonding pads of the chip to be mounted. The through-holes and the vias are formed by directly forming ball pad patterns on which solder balls are seated on the same surface as the inner leads, and connecting electrical connections between the inner leads and the ball pad patterns in circuit patterns, respectively. Damage and deformation of the tab tape caused when forming the holes by the punch can be prevented.
이와 같은 구조를 갖는 탭 테이프를 제조하는 공정을 설명하면 다음과 같다.Referring to the step of producing a tab tape having such a structure as follows.
우선, 폴리이미드 테이프의 일측 상면에 동박 포일(Cu foil)을 접착제를 이용하여 접착시킨 후에, 소정의 패턴이 형성된 마스크를 노광 및 현상을 통해 볼 패드 패턴들과 회로 패턴을 형성한다.First, after bonding a copper foil (Cu foil) to the upper surface of one side of the polyimide tape using an adhesive, the mask formed with a predetermined pattern is formed through the exposure and development of the ball pad patterns and circuit patterns.
여기서, 볼 패드 패턴은 각기 솔더 볼이 부착될 수 있도록 0.6㎜ 정도의 원형으로 형성하며, 또한 회로 패턴의 두께는 보통 32㎛ 정도로 미세 패턴을 형성한다.Here, the ball pad pattern is formed in a circular shape of about 0.6 mm so that the solder balls can be attached to each other, and the thickness of the circuit pattern is usually about 32 μm to form a fine pattern.
상기의 공정의 선행하여, 즉 상기 동박 포일을 폴리 리이미드 테이프의 일측면 상에 압착시켜 접착시키기 전에는 이미 폴리이미드 테이프의 일측면 상에는 소정의 스프라켓 구멍들이나 외곽 절단 위치 구멍이 펀치에 의해 형성되어 있어야 한다.Prior to the above process, that is, before splicing and bonding the copper foil on one side of the polyimide tape, a predetermined sprocket hole or an outer cut position hole must already be formed on one side of the polyimide tape by a punch. do.
이와 같이 각각의 패턴을 형성시킨 후에, 상기 동박 패턴 층의 상부면 상에 솔더 레지스트를 소정의 마스크 툴을 사용하여 도포/경화시킨다. 그런 다음, 마지막으로 동박 패턴 즉, 내부리드와 볼 패드 패턴 부분에 납, 주석, 금 또는 은 재질의 전도체로 도금처리한다.After forming each pattern in this way, the solder resist is apply | coated / hardened on the upper surface of the said copper foil pattern layer using a predetermined mask tool. Then, the copper foil pattern, that is, inner lead and ball pad pattern portions are plated with a conductor made of lead, tin, gold or silver.
여기서, 상기 솔더 레지스트 공정에서의 도포 상태 즉, 볼 패드 패턴의 직경(φ)은 상기 솔더 레지스트가 도포된 직경(φ1)보다 작게 되어 있다.Here, the coating state in the solder resist step, that is, the diameter φ of the ball pad pattern is smaller than the diameter φ 1 to which the solder resist is applied.
상기와 같은 공정은 종래 탭 테이프의 제조 공정에 있어서의 관통 구멍 및 비아 홀 형성 공정이 제거되어 제조 공정의 단순화 및 탭 테이프 제조의 저 단가를 구현할 수 있다.The above process can eliminate the through-hole and via-hole forming process in the conventional tab tape manufacturing process, thereby simplifying the manufacturing process and realizing low cost of tap tape manufacturing.
제3도는 본 발명의 일 실시예에 의한 내부리드와 볼 패드 패턴이 동일면 상에 형성된 탭 테이프를 이용한 패킹 구조를 나타내는 단면도이다.3 is a cross-sectional view showing a packing structure using a tab tape in which an inner lead and a ball pad pattern are formed on the same surface according to an embodiment of the present invention.
제3도를 참조하면, 본 발명의 패킹 구조(200)는 제2도에서 나타낸 탭 테이프(150)를 이용한 패킹 구조이며, 상기 제2도의 탭 테이프(150) 상에 형성된 내부리드들(154)이 그들(154)에 대응되는 플립칩 형태를 갖는 칩(10)의 일측면 상에 형성된 본딩패드들(12)에 각기 전도성 범프(50)에 의해 전기적 연결되어 있으며, 그 개방부(151)와 상기 전기적 연결부분은 절연성 봉지재(20)에 의해 외부 환경으로부터 보호되어 있다.Referring to FIG. 3, the packing structure 200 of the present invention is a packing structure using the tab tape 150 shown in FIG. 2, and inner leads 154 formed on the tab tape 150 of FIG. The conductive pads 50 are electrically connected to the bonding pads 12 formed on one side of the chip 10 having a flip chip shape corresponding to those 154, respectively. The electrical connection portion is protected from the external environment by the insulating encapsulant 20.
또한, 상기 내부리드들(154)은 상기 탭 테이프(150)의 동일면 상에 형성된 회로 패턴(158)에 의해 그들(154)에 대응되는 볼 패드 패턴들(156)과 각기 전기적 연결되어 있다.In addition, the inner leads 154 are electrically connected to the ball pad patterns 156 corresponding to them 154 by a circuit pattern 158 formed on the same surface of the tab tape 150.
여기서, 상기의 내부리드들(154)과 회로 패턴들(158)과 볼 패드 패턴들(156)이 형성된 층의 하면에는 솔더 레지스트(140)층이 형성되어 있으며, 상기 볼 패드 패턴들(156)이 형성된 부분은 그들(154)에 각기 대응되는 솔더 볼들(180)이 안착될 수 있도록 노출되어 있다.Here, a solder resist 140 layer is formed on a lower surface of the layer on which the inner leads 154, the circuit patterns 158, and the ball pad patterns 156 are formed, and the ball pad patterns 156. The formed portions are exposed so that solder balls 180 corresponding to them 154 may be seated.
따라서, 결과적으로 상기 볼 패드 패턴들(156)에 각기 대응되어 안착된 솔더 볼들(180)은 상기 칩(10)상의 본딩패드들(12)과 내부리드들(154)과 각기 대응되어 전기적 연결되어 있다.Accordingly, the solder balls 180 respectively seated correspondingly to the ball pad patterns 156 may be electrically connected to the bonding pads 12 and the inner leads 154 on the chip 10, respectively. have.
또한, 유연성이 있는(flexible) 탭 테이프(150)의 변형을 방지하고 지지하기 위해 알루미늄이나 구리 재질의 지지판(170)이 상기 탭 테이프(150)의 상면과 접착제(60)에 의해 접착되어 있다.In addition, in order to prevent and support deformation of the flexible tab tape 150, an aluminum or copper support plate 170 is adhered to the upper surface of the tab tape 150 by an adhesive 60.
상기의 패킹 구조(200)에 있어서, 상기 전원이 공급되어 칩(10)이 동작될 때 발생되는 열을 방출시키기 위해 열 변형이 매우 작으며 열 전도성이 우수한 듀랄미늄이나 구리 재질로서 1.5㎜ 정도의 두께를 갖는 방열판(190)이 상기 지지판(170)의 상부면과 상기 칩(10)의 상부면을 공통으로 열 전도성 접착제(160)에 의해 접착되어 있다.In the packing structure 200, the thermal deformation is very small to release heat generated when the power supply is supplied to the chip 10, and the thermal conductivity is excellent. A heat sink 190 having a thickness is bonded to the upper surface of the support plate 170 and the upper surface of the chip 10 by a thermally conductive adhesive 160 in common.
또한, 열 방출을 극대화하기 위해 상기 방열판(190)의 소정 영역에 열 방출용 관통 구멍들(192)이 형성되어 있다.In addition, heat dissipation through holes 192 are formed in a predetermined region of the heat sink 190 to maximize heat dissipation.
여기서, 도면에는 나타나지 않았지만 상기 방열판의 하부면과 접착된 칩의 상부면에 있어서, 상기 접착제(160)가 상기 칩(10)의 다른 부분에 분산되지 않도록 상기 방열판(190)이 칩(10)과 접착되는 외곽 부분에 홈을 형성할 수도 있다.Here, although not shown in the drawing, in the upper surface of the chip bonded to the lower surface of the heat sink, the heat sink 190 is in contact with the chip 10 so that the adhesive 160 is not dispersed in other portions of the chip 10. Grooves may be formed in the outer portion to be bonded.
이와 같은 구조를 갖는 패킹 구조는, 제2도에서 나타낸 탭 테이프의 장점을 모두 갖는 동시에 칩이 동작될 때 발생되는 열을 신속하게 방출시킬 수 있는 장점이 있다.The packing structure having such a structure has all the advantages of the tab tape shown in FIG. 2, and at the same time has the advantage of rapidly dissipating heat generated when the chip is operated.
제4도는 본 발명의 다른 실시예에 의한 내부리드와 볼 패드 패턴이 동일면상에 형성된 탭 테이프를 이용한 패킹 구조를 나타내는 단면도이다. 제4도는 참조하면, 본 발명에 의한 다른 실시예에 의한 패킹 구조(300)는 제3도의 패킹 구조(200)의 지지판(170)과 방열판(190)이 2중, 2층 구조를 갖는 대신에 방열판(290)을 이용하여 상기 탭 테이프(150)의 손상 및 변형을 방지하기 위한 지지판 역할을 동시에 할 수 있는 구조를 갖는다.4 is a cross-sectional view showing a packing structure using a tab tape in which an inner lead and a ball pad pattern are formed on the same surface according to another embodiment of the present invention. 4, the packing structure 300 according to another embodiment of the present invention is a support plate 170 and the heat sink 190 of the packing structure 200 of FIG. 3 instead of having a double, two-layer structure By using the heat sink 290 has a structure that can serve as a support plate for preventing damage and deformation of the tab tape 150 at the same time.
좀 더 상세히 언급하면, 상기 탭 테이프(150)의 상면 즉, 내부리드들(154)과 회로 패턴들(158)과 볼 패드 패턴들(156)이 형성된 층의 상면과 칩(10)의 상면은 공통으로 접착제(160)에 의해 접착된 구조를 갖는다.In more detail, the upper surface of the tab tape 150, that is, the upper surface of the chip 10 and the upper surface of the layer on which the inner leads 154, the circuit patterns 158, and the ball pad patterns 156 are formed may be formed. It has a structure bonded by the adhesive 160 in common.
그 이외의 구조(300)는 상기 제3도의 구조(200)와 동일한 구조를 갖기 때문에 설명을 생략한다.Since the other structure 300 has the same structure as the structure 200 of FIG. 3, description thereof is omitted.
이와 같은 구조를 갖는 패킹 구조는, 제2도에서 나타낸 탭 테이프의 장점을 모두 갖는 동시에 칩이 동작될 때 발생되는 열을 신속하게 방출시킬 수 있는 장점이 있다.The packing structure having such a structure has all the advantages of the tab tape shown in FIG. 2, and at the same time has the advantage of rapidly dissipating heat generated when the chip is operated.
또한, 다른 특징으로는 작업 공정이 더욱 단순화되었으며, 또한 패킹 구조의 두께가 더 더욱 얇게 된 것이다.Another feature is that the work process is further simplified and the thickness of the packing structure is even thinner.
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950033328A KR0152575B1 (en) | 1995-09-30 | 1995-09-30 | Ball grid array packing structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950033328A KR0152575B1 (en) | 1995-09-30 | 1995-09-30 | Ball grid array packing structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970018481A KR970018481A (en) | 1997-04-30 |
| KR0152575B1 true KR0152575B1 (en) | 1998-10-01 |
Family
ID=19428804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950033328A KR0152575B1 (en) | 1995-09-30 | 1995-09-30 | Ball grid array packing structure |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0152575B1 (en) |
-
1995
- 1995-09-30 KR KR1019950033328A patent/KR0152575B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970018481A (en) | 1997-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100537243B1 (en) | Semiconductor device and method for manufacturing the same | |
| US6025640A (en) | Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device | |
| KR100437437B1 (en) | Semiconductor package manufacturing method and semiconductor package | |
| US4231154A (en) | Electronic package assembly method | |
| JP3152180B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6140707A (en) | Laminated integrated circuit package | |
| KR100432715B1 (en) | Manufacturing method of PCB, PCB and package thereby | |
| KR101297915B1 (en) | Flexible circuit substrate for flip-chip-on-flex applications | |
| KR20050065686A (en) | Methods for manufacturing electronic component and semiconductor device, semiconductor device, circuit board and electronic equipment | |
| JPH0653344A (en) | Formation method of opening and electronic-circuit card | |
| KR100389314B1 (en) | Making method of PCB | |
| US6617236B2 (en) | Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device | |
| KR100300922B1 (en) | Semiconductor device | |
| KR20020065705A (en) | Tape circuit substrate and manufacturing method thereof and semiconductor chip package using thereof | |
| KR0152575B1 (en) | Ball grid array packing structure | |
| JP4084737B2 (en) | Semiconductor device | |
| JP3520764B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2869907B2 (en) | Connection structure of semiconductor device | |
| JPH06177315A (en) | Multi-layered lead frame | |
| EP0526147B1 (en) | Film-carrier type semiconductor device and process for fabricating the same | |
| JP3258564B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR0171099B1 (en) | Substrate bumb and the same manufacture method | |
| JP3196758B2 (en) | Lead frame, method of manufacturing lead frame, semiconductor device, and method of manufacturing semiconductor device | |
| JP3192087B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH09246416A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100528 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |