KR0150278B1 - Apparatus for accomplishing fast pn code synchronization in cdma - Google Patents

Abstract

본 발명은 CDMA방식의 기지국에서 초기동기를 획득하는 장치(Searcher)의 구성에 관한 것으로, 미리 PN 코드를 발생시켜 메모리에 저장시킨 후, 오프셋(상관관계을 구하기 위해 처음 시작되는 PN 메모리의 출력번지)을 순차적으로 바꿔가며 수신데이타와의 상관관계를 구한후, 최종적으로 가장 큰 상관관계값을 갖는 PN 메모리 시작번지를 PN 오프셋값으로 취하는 방식의 CDMA용 고속 동작 PN 코드 초기동기 획득장치를 제공하여 제4도에서 보는 바와 같이 Data Memory의 데이타를 일정하게 유지하고 PN 메모리의 오프셋값을 변화시키면서 Correlation값을 구하는 것이다.The present invention relates to a configuration of a device (Searcher) for acquiring the initial synchronization in the base station of the CDMA method, and after generating the PN code in advance and storing it in the memory, the offset (output address of the PN memory first started to find the correlation) To obtain a fast operation PN code initial synchronization acquisition device for CDMA, which obtains the PN memory start address having the largest correlation value as the PN offset value after obtaining the correlation with the received data by sequentially changing the As shown in Fig. 4, the data in the data memory is kept constant and the correlation value is obtained by changing the offset value of the PN memory.

Description

CDMA용 고속 동작 PN 코드 초기 동기 획득 장치High speed operation PN code initial synchronization acquisition device for CDMA

제1도는 일반적인 이동통신 시스템의 기지국의 블럭 구성도.1 is a block diagram of a base station of a general mobile communication system.

제2도는 본 발명에 따른 CDMA용 고속 동작 PN 코드 초기 동기 획득 장치(Searcher)의 구성도.2 is a block diagram of a CDMA fast operation PN code initial synchronization acquisition device according to the present invention.

제3도는 본 발명에 따른 동작 타이밍도.3 is an operation timing diagram according to the present invention.

제4도는 검색 윈도우 개념 및 메모리 어드레스 개념도.4 is a concept of a search window and a memory address.

본 발명은 CDMA방식의 기지국에서 초기동기를 획득하는 장치(Searcher)의 구성에 관한 것이다.The present invention relates to a configuration of a device (searcher) for acquiring initial synchronization in a CDMA base station.

일반적으로, 이동 통신 시스템에서 기지국(Base Transceiver System:BTS)은 이동국과 무선으로 통신을 해야 하므로 동기신호를 전송하는 파일럿신호(Pilot), 정보를 전송하는 트래픽채널, 이외에도 Paging 채널 등을 확보하고 있다.In general, in a mobile communication system, a base transceiver system (BTS) needs to communicate with a mobile station wirelessly, thereby securing a pilot signal for transmitting a synchronization signal, a traffic channel for transmitting information, and a paging channel. .

상기와 같은 기지국의 구성은 첨부한 제1도에 도시되어 있는 바와 같이 구성되며, 기지국의 송신부에서는 정보 데이타를 변조해서 송출하고, 수신부는 수신된 신호로 부터 정보 데이타를 복조하는 기능을 수행한다. 수신부는 수신된 데이타로 부터 정보를 복조하기 위해서 수신되는 신호와 동기 즉, 코히어런트(Coherent)복조시 파일럿(Pilot)신호 추출을 확보해야 한다.The configuration of the base station as described above is configured as shown in FIG. 1, wherein the transmitter of the base station modulates and transmits the information data, and the receiver performs a function of demodulating the information data from the received signal. In order to demodulate information from the received data, the receiver must secure the pilot signal extraction during synchronization with the received signal, that is, during coherent demodulation.

상기의 기능을 수행하기 위한 수신부는 검색기(Searcher)와 핑거(Finger)로 구성되며, 상기 검색기에서 초기동기를 확보하여 해당 PN 오프셋값과 상호관계(Correlation)값을 상기 핑거에 전달한다. 상기 핑거는 이후 지속적으로 동기신호(Pilot)를 트래킹하여 데이타를 에러없이 계속적으로 복조할 수 있게 한다.The receiver for performing the above function is composed of a searcher and a finger, and secures initial synchronization in the searcher, and transmits a corresponding PN offset value and a correlation value to the finger. The finger then continuously tracks a pilot signal to enable continuous demodulation of the data without errors.

상기 수신부중 검색기에 입력되는 신호는 기저대역으로 주파수 천이된 수신신호가 칩(Chip) 클럭의 n배 만큼 과샘플링된(A/D)형태이다.Among the receivers, a signal input to the searcher is in a form in which a received signal whose frequency is shifted to the baseband is oversampled by n times the chip clock (A / D).

이 때, 기존의 시리얼 검색기(Serial Searcher)는 입력되는 수신 데이타(Pilot 신호)와 PN 동기가 일치하는 PN 코드를 얻기 위해 PN 발생기에 공급되는 로칼(Local) 위상동기루프(PLL)를 지속적으로 한 칩(1 Chip)씩 클럭위상을 변화시켜 가며 상호관계값을 구해가는 구조로 되어 있는데, 기존의 시리얼 검색기가 정상적인 동작을 수행하기 위해서는 상기 PLL을 연속적으로 제어해 나가야 하므로 시스템 및 그 운영이 복잡해 진다는 문제점이 발생된다.At this time, the existing serial searcher (Perial Searcher) is a PN to obtain a PN code matching the received data (Pilot signal) and PN synchronization Local phase synchronization loop (PLL) supplied to generator continuously changes clock phase by one chip to get correlation value. In order to control the PLL continuously, the system and its operation are complicated.

상기와 같은 문제점을 해소하기 위한 본 발명의 목적은 미리 PN 코드를 발생시켜 메모리에 저장시킨후, 오프셋(상관관계을 구하기 위해 처음 시작되는 PN 메모리의 출력번지)을 순차적으로 바꿔가며 수신데이타와의 상관관계를 구한후, 최종적으로 가장 큰 상관관계값을 갖는 PN 메모리 시작번지를 PN 오프셋값으로 취하는 방식의 CDMA용 고속 동작 PN 코드 초기동기 획득장치를 제공하는데 있다.An object of the present invention for solving the above problems is to generate a PN code in advance and store it in a memory, and then sequentially change the offset (output address of the PN memory first started to obtain correlation) and correlate with the received data. The present invention provides a fast operation PN code initial synchronization acquisition device for CDMA in which a PN memory start address having the largest correlation value is finally taken as a PN offset value.

상기 목적을 달성하기 위한 본 발명의 특징은, CDMA방식의 이동국 및 기지국에서 파일럿신호의 동기를 획득하기 위한 장치에 있어서, 동기획득 장치의 전반적인 제어를 수행하며, 다른 블럭들을 메모리 맵 입출력장치(Memory Mapped I/O)로 간주하여 제어하는 프로세서부(U01)와; 안테나에서 수신한 신호를 기저대역으로 천이시킨후 칩클럭의 n배로 오버샘플링(Oversampling)으로 A/D변환하여 출력시키는 수신모듈(U06)와; 상기 프로세서(U01)의 명령에 따라 각 모듈에서 필요로 하는 제어신호를 발생시키는 제어신호 발생부(U03)와; CDMA방식에서 필요한 PN 시퀀스(Sequence)를 발생시키는 PN 발생기(U04)와; PN 발생기에서 발생시킨 PN 열을 저장시키는 PN 메모리(U05)와; 상기 수신모듈(U06)로 부터 분배되어 입력되는 A/D변환된 수신신호(Inphase신호와 Quadrature신호)들을 저장하는 DATA메모리(U07)와: PN 열과 수신된 I,Q데이타를 곱해서 누적시키는 기능을 수행하는 논리연산 블럭(U08)과; 여러 ALU에서 계산한 Correlation값을 차례대로 저장한 후, 필요시 프로세서(U1)에 인터럽트 신호를 발생시켜 프로세서가 DPRAM의 내용을 읽어 갈 수 있도록 하는 DPRAM(U09)를 포함하는데 있다.A feature of the present invention for achieving the above object is, in the apparatus for acquiring the synchronization of the pilot signal in the CDMA mobile station and the base station, the overall control of the synchronization acquisition device, and the other blocks to the memory map input and output device (Memory A processor unit U01, which is regarded as Mapped I / O and controlled; A receiving module (U06) for translating the signal received from the antenna to the baseband and performing A / D conversion on oversampling by n times the chip clock; A control signal generator (U03) for generating a control signal required by each module according to the command of the processor (U01); A PN generator U04 for generating a PN sequence required in the CDMA scheme; A PN memory U05 for storing the PN string generated by the PN generator; DATA memory (U07) for storing A / D-converted received signals (Inphase signal and Quadrature signal) distributed and input from the receiving module (U06): Multiplying the PN column and the received I, Q data to accumulate them. A logic operation block U08 to perform; It includes DPRAM (U09) which stores the Correlation value calculated by several ALUs in order and generates an interrupt signal to the processor U1 if necessary so that the processor can read the contents of the DPRAM.

이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

제2도는 본 발명에 따른 CDMA용 고속 동작 PN 코드 초기 동기 획득 장치(Searcher)의 구성도로서, 크게 프로세서부(U01)와 PN 발생부(U02), PN 메모리부(U05), 수신모듈(U06), 데이타 메모리부(U07), 연산처리부(U08), DPRAM부(U09), 제어신호 발생부(U03)등으로 구성된다.2 is a block diagram of a CDMA fast operation PN code initial synchronization acquisition device (Searcher) according to the present invention, which is largely a processor unit U01, a PN generating unit U02, a PN memory unit U05, and a receiving module U06. ), A data memory unit U07, an arithmetic processing unit U08, a DPRAM unit U09, a control signal generating unit U03, and the like.

상기와 같은 구성요소를 각 구성별로 기능을 살펴보면 다음과 같다. 프로세서부(U01)는 프로세서로서 동기획득 장치의 전반적인 제어를 수행하며, 다른 블럭들을 메모리 맵 입출력장치(Memory Mapped I/O)로 간주하여 제어한다. 또한, 수신모듈(U06)은 안테나에서 수신한 신호를 기저대역으로 천이시킨 후 칩클럭의 n배로 오버샘플링(Oversampling)으로 A/D변환하여 출력시키는 기능을 수행한다. 또한, 제어신호 발생부(U03)는 프로세서(U01)의 명령에 따라 각 모듈에서 필요로 하는 제어신호를 발생시키는 기능을 수행한다. 또한, PN 발생기(U04)는 CDMA방식에서 필요한 PN 시퀸스(Sequence)를 발생시키는 장치이다. 또한 PN 메모리(U05)는 PN 발생기에서 발생시킨 PN 열을 저장시킨다. 또한, DATA 메모리(U07)는 상기 U06로 부터 분배되어 입력되는 A/D변환된 수신신호(Inphase신호와 Quadrature신호)들을 저장하는 메모리이다. 또한, 도면 참조번호 U08는 논리연산 블럭으로서 PN 열과 수신된 I,Q데이타를 곱해서 누적시키는 기능(Correlation)을 수행한다. 또한, 도면 참조번호 U09는 DPRAM으로서 여러 ALU에서 계산한 Correlation값을 차례대로 저장한후, 필요시 프로세서(U1)에 인터럽트 신호를 발생시켜 프로세서가 DPRAM의 내용을 읽어 갈 수 있도록 한다.Looking at the function of each component as described above are as follows. The processor unit U01 performs overall control of the synchronization acquisition device as a processor and controls other blocks as the memory map input / output device (Memory Mapped I / O). In addition, the receiving module U06 performs a function of converting the signal received from the antenna to the baseband and then performing A / D conversion with oversampling by n times the chip clock. In addition, the control signal generator U03 performs a function of generating a control signal required by each module according to a command of the processor U01. In addition, the PN generator U04 is an apparatus for generating a PN sequence required by the CDMA method. In addition, the PN memory U05 stores the PN string generated by the PN generator. In addition, the DATA memory U07 is a memory for storing A / D-converted received signals (Inphase signal and Quadrature signal) distributed and input from the U06. In addition, reference numeral U08 denotes a logic operation block, which performs a function of multiplying and accumulating a PN column and received I and Q data. In addition, reference numeral U09 denotes a DPRAM, which in turn stores a correlation value calculated by several ALUs, generates an interrupt signal to the processor U1 when necessary, and allows the processor to read the contents of the DPRAM.

상기와 같이 구성되는 본 발명에 따른 CDMA용 고속 동작 PN 코드 초기 동기 획득 장치(Searcher)의 동작을 첨부한 도면을 참조하여 상세히 살펴보면 다음과 같다.The operation of the CDMA fast operation PN code initial synchronization acquisition device according to the present invention configured as described above will be described in detail with reference to the accompanying drawings.

기지국 수신모듈에서는 수신안테나로 부터 수신되는 신호를 기저대역으로 천이시킨후, A/D변환된 I,Q데이타를 출력시킨다.The base station reception module transitions the signal received from the reception antenna to the baseband and outputs A / D converted I, Q data.

Power on시, 맨처음 프로세서(U01)은 Address발생부 및 제어 신호 발생부등에 있는 각 레지스터들을 초기화 시킨다. 이어, 프로세서(U01)에서 START명령을 제어신호부로 출력시키면 제어신호 발생부(U03)에서는 START신호 파형을 생성시켜 PN 발생부와 Address 발생부 및 PN 메모리부 등에 출력시킨다(제3도 참조). START신호를 검출한 PN 발생부에서는 PN 데아타열을 발생시키고 이를 PN 메모리에 저장시킨다. 초기동기 확보 단계에 있어서, Searcher의 PN 발생부는 Finger의 PN 발생부와 동위상을 갖는다. 또한, DATA메모리 뱅크에서는 수신모듈에서 출력시키는 I,Q신호를 DATA 메모리에 저장시키기 시작한다. Data Memory부는 Chip 클럭의 n배로 Oversampling된 수신데이타(I,Q)를 n개의 Data Memory로 분산시켜 저장한다. 따라서 Data Memory부내의 각 Memory는 Chip 클럭 속도로 Pilot I,Q데이타를 저장하게 된다. 이상과 같은 동작을 수행시키기 위해 제어신호 발생부에서는 PN 및 DATA 메모리의 WRITE 신호를 발생시키고, Address 발생부에서는 각 메모리의 어드레스를 지정시켜 준다.When powering on, the first processor U01 initializes each register in the address generator and the control signal generator. Subsequently, when the processor U01 outputs the START command to the control signal unit, the control signal generator U03 generates a START signal waveform and outputs the START signal waveform to the PN generator, the address generator, and the PN memory unit (see FIG. 3). The PN generator that detects the START signal generates a PN data string and stores it in the PN memory. In the initial synchronization securing step, the PN generator of the searcher is in phase with the PN generator of the finger. In addition, the DATA memory bank starts storing the I and Q signals output from the receiving module in the DATA memory. The data memory unit distributes and stores the received data (I, Q) oversampled at n times the chip clock into n data memories. Therefore, each memory in the data memory section stores pilot I and Q data at chip clock speed. In order to perform the above operation, the control signal generator generates WRITE signals of PN and DATA memories, and the address generator assigns addresses of each memory.

프로세서(U01)에서 Correlation값을 계산하라는 명령을 내리면 제어신호발생부에서는 EPOCH신호를 발생시킴과 동시에 PN 메모리 READ신호와 DATA신호 READ신호를 발생시키게 된다. Data 신호는 지속적으로 수신모듈로 부터 입력되므로 Data 메모리의 내용을 갱신하기 위해서는 Chip rate로 새로운 데이타를 저장해야 한다. 따라서 Data Memory의 READ클럭은 Chip클럭의 주기에 따라 입력되는 수신데이타를 저장시킬 때는 Active상태로 되지 않아야 한다. 또한, EPOCH신호를 수신한 어드레스 발생부에서는 데이타 메모리와 PN 메모리의 내용을 읽어내기 위한 어드레스를 발생시켜 출력시키고 다음번의 읽기동작에 필요하도록 Address내용을 증가시킨다. Data Memory Address Rg.는 Data Memory READ동작시의 어드레스 번지와 WRITE시의 어드레스를 구분하여 출력시킨다. EPOCH신호를 수신한 연산처리부에서는 데이타 메모리의 출력내용과 PN 메모리의 출력내용을 읽어드려 이들을 서로 곱한후 누적시켜 Correlation값을 구하게 된다.When the processor U01 issues a command to calculate a correlation value, the control signal generator generates an EPOCH signal and a PN memory READ signal and a DATA signal READ signal. Since the data signal is continuously input from the receiving module, new data must be stored at chip rate to update the contents of the data memory. Therefore, READ clock of Data Memory should not be active when storing received data according to chip clock cycle. In addition, the address generator that receives the EPOCH signal generates and outputs an address for reading the contents of the data memory and the PN memory, and increases the address contents so as to be necessary for the next read operation. Data Memory Address Rg. Distinguishes between the address of Data Memory READ operation and the address of WRITE. The operation processing unit that receives the EPOCH signal reads the output contents of the data memory and the output contents of the PN memory, multiplies them, and accumulates them to obtain a correlation value.

제어신호 발생부에서는 EPOCH신호를 수신하면, 자체적으로 PN 또는 데이타 메모리의 READ신호의 갯수를 계수하여 미리 저장된 수에 도달하면, 리세트 신호인 RST를 발생시켜 이를 어드레스 발생부(U03)와 연산 처리부(U08)에 제공한다. 상기 RST신호를 수신한 어드레스 발생부에서는 PN 메모리의 READ 레지스터 값을 이전의 초기치보다 1증가시킨후 재 초기화 시켜 다음번의 상관관계값의 계산에 대비한다.Upon receiving the EPOCH signal, the control signal generator counts the number of READ signals in the PN or data memory by itself, and generates a reset signal RST when it reaches a previously stored number. It is provided to (U08). The address generator receiving the RST signal increases the READ register value of the PN memory by one more than the previous initial value and reinitializes it to prepare for the next calculation of the correlation value.

또한, 상기 제어신호 발생부는 검색 윈동우 크기에 해당하는 수 만큼의 상관관계값을 구하게 되면, RST1신호를 발생시킨다. 상기 RST1신호를 수신한 어드레스 발생부에서는 PN 메모리 어드레스 Rg는 Hi-Z상태를 유지하고 데이타 메모리 어드레스 Rg는 라이팅동작시에만 유용한 값을 갖도록 하고 READ 동작시는 Invalid한 어드레스를 지정하게 된다.In addition, the control signal generator generates an RST1 signal when the correlation value corresponding to the number corresponding to the search window size is obtained. In the address generator that receives the RST1 signal, the PN memory address Rg maintains the Hi-Z state, the data memory address Rg has a useful value only during the writing operation, and specifies an invalid address during the READ operation.

또한, 제어신호 발생부에서는 RST1신호를 발생시킨후 연산처리부의 계산결과가 DPRAM(U17)에 Write된후 DPRAM의 특정번지를 엑세스하여 DPRAM(U17)에서 프로세서(U1)로 인터럽트 신호를 발생시키도록 한다. 인터럽트(INT)신호를 수신한 프로세서는 DPRAM에 있는 계산결과를 읽어드려 최대값을 Searching 하고, 이 Correlation값을 계산시 사용한 PN 메모리의 어드레스 초기값을 PN 오프셋으로 취하여 Finger에 제공하게 된다. Correlation값을 구하기 위한 PN 메모리와 Data Memory의 Address관계는 첨부한 제4도와 같으며 PN 메모리의 값과 데이타 메모리의 값들을 곱한후 누적시킴으로써 Correlation값을 구하게 된다. 상기 제4도에서 보는 바와 같이 Data Memory의 데이타를 일정하게 유지하고 PN 메모리의 오프셋값을 변화시키면서 Correlation값을 구하는 것이 본 발명의 골자이다. 따라서 Correlation값을 구할 때 마다 PN Address의 초기값은 1씩 증가하지만 데이타 메모리의 어드레스 초기값은 Searching Window내에서 항상 일정하다. Correlation값을 구하기 위한 적분구간의 값은 제4도의 Integration Depth이며 Searching 하고자 하는 PN Offest의 범위는 Searching Window Size이다.In addition, the control signal generator generates an RST1 signal, writes the calculation result of the calculation processor to the DPRAM U17, and accesses a specific address of the DPRAM to generate an interrupt signal from the DPRAM U17 to the processor U1. . Upon receiving the interrupt (INT) signal, the processor reads the calculation result in the DPRAM, searches the maximum value, and takes the initial value of the address of the PN memory used for the calculation as the PN offset and provides it to the Finger. The address relationship between the PN memory and the data memory to obtain the correlation value is shown in FIG. 4 and the correlation value is obtained by multiplying the values of the PN memory and the data memory and accumulating them. As shown in FIG. 4, it is a main point of the present invention to obtain a correlation value while keeping the data of the data memory constant and changing the offset value of the PN memory. Therefore, each time the Correlation value is obtained, the initial value of the PN Address is increased by one, but the initial value of the address of the data memory is always constant in the Searching Window. The integral section for obtaining the correlation value is Integration Depth of FIG. 4 and the range of PN Offest to search is the Searching Window Size.

Claims (1)

CDMA방식의 이동국 및 기지국에서 파일럿신호의 동기를 획득하기 위한 장치에 있어서, 동기획득 장치의 전반적인 제어를 수행하며, 다른 블럭들을 메모리 맵 입출력장치(Memory Mapped I/O)로 간주하여 제어하는 프로세서부(U01)와; 안테나에서 수신한 신호를 기저대역으로 천이시킨 후 칩클럭의 n배로 오버샘플링(Oversampling)으로 A/D변환하여 출력시키는 수신모듈(U06)와; 상기 프로세서(U01)의 명령에 따라 각 모듈에서 필요로 하는 제어신호를 발생시키는 제어신호 발생부(U03)와; CDMA방식에서 필요한 PN 시퀸스(Sequence)를 발생시키는 PN 발생기(U04)와; PN 발생기에서 발생시킨 PN 열을 저장시키는 PN 메모리(U05)와; 상기 수신모듈(U06)로 부터 분배되어 입력되는 A/D변환된 수신신호(Inphase신호와 Quadrature신호)들을 저장하는 DATA 메모리(U07)와; PN 열과 수신된 I,Q데이타를 곱해서 누적시키는 기능을 수행하는 논리연산 블럭(U08)과; 여러 ALU에서 계산한 Correlation값을 차례대로 저장한후, 필요시 프로세서(U1)에 인터럽트 신호를 발생시켜 프로세서가 DPRAM의 내용을 읽어 갈 수 있도록 하는 DPRAM(U09)를 포함하는 것을 특징으로 하는 CDMA용 고속 동작 PN 코드 초기 동기 획득 장치.A device for acquiring synchronization of pilot signals in a CDMA mobile station and a base station, the processor performing overall control of the synchronization acquisition device and controlling other blocks as memory mapped I / O. (U01); A receiving module (U06) for converting the signal received from the antenna to the baseband and then performing A / D conversion on oversampling with n times the chip clock to output the result; A control signal generator (U03) for generating a control signal required by each module according to the command of the processor (U01); A PN generator U04 for generating a PN sequence required in the CDMA scheme; A PN memory U05 for storing the PN string generated by the PN generator; A data memory (U07) for storing A / D-converted received signals (Inphase signal and Quadrature signal) distributed and input from the receiving module (U06); A logic operation block U08 for performing a function of multiplying the PN sequence by the received I and Q data and accumulating the PN sequence; High speed for CDMA, including DPRAM (U09) which stores the Correlation values calculated by several ALUs in order and generates an interrupt signal to the processor (U1) if necessary to allow the processor to read the contents of the DPRAM. Operation PN code initial synchronization acquisition device.