KR0142796B1 - 반도체 다층박막 금속배선 형성방법 - Google Patents

반도체 다층박막 금속배선 형성방법

Info

Publication number
KR0142796B1
KR0142796B1 KR1019940011508A KR19940011508A KR0142796B1 KR 0142796 B1 KR0142796 B1 KR 0142796B1 KR 1019940011508 A KR1019940011508 A KR 1019940011508A KR 19940011508 A KR19940011508 A KR 19940011508A KR 0142796 B1 KR0142796 B1 KR 0142796B1
Authority
KR
South Korea
Prior art keywords
tin
layer
forming
thin film
aluminum
Prior art date
Application number
KR1019940011508A
Other languages
English (en)
Other versions
KR950034693A (ko
Inventor
변정수
곽병호
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019940011508A priority Critical patent/KR0142796B1/ko
Priority to JP7151134A priority patent/JPH07326612A/ja
Publication of KR950034693A publication Critical patent/KR950034693A/ko
Application granted granted Critical
Publication of KR0142796B1 publication Critical patent/KR0142796B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 다층박막 금속배선에 관한 것으로, 특히 EM(Electro Migration)의 신뢰성이 우수한 반도체 다층박막 금속배선 형성방법에 관한 것이다.
이에 본 발명의 다층박막 형성방법은 실리콘(Si) 웨이퍼상에 TiN1-X증착하고 열처리하여 보템(bottem) TiN 층을 형성하는 공정, 상기 TiN 층위에 알루미늄(Al)층을 형성하는 공정, 상기 알루미늄(Al)층상에 탑(top) TiN층을 형성하는 공정을 포함하여 이루어진다.

Description

반도체 다층박막 금속배선 형성방법
제 1 도는 종래의 다층박막 금속배성 형성 특성 스펙트럼도
제 2 도는 본 발명의 다층금속 박막 형성직후 특성 스펙트럼도
제 3 도는 본 발명의 다층금속 박막을 열처리한 후 특성 스펙트럼도
제 4 도는 본 발명에 따른 질소(N2)/아르곤(Ar) 유량비도.
본 발명은 반도체 다층박막 금속배선에 관한 것으로, 특히 EM(Electro Migration)의 신뢰성이 우수한 반도체 다층박막 금속배선 형성방법에 관한 것이다.
반도체 공정에서 종래의 금속배선은 주로 알루미늄(Al) 배선구조로 주로 사용하였다.
그러나 반도체 소자의 직접도가 증가함에 따라, 배선차원(Interconnection Dimension)이 감소됨으로써, 전자이동(Electro Migration)과 유도 스트레스 이동(Stress Induced Migration)으로 인한 소자 신뢰성에 심각한 문제점이 발생하게 되었다.
이와 같은 문제점을 개선하기 위한 연구가 활발히 진행되고 있다.
즉 알루미늄(Al)층에 전이금속인 구리(Cu)등을 첨가하여 유도스트레스 이동과 전자이동을 증가시키는 방법과 텅스텐(W)과 티타늄(Ti)등의 내화금속층을 알루미튬(Al)층 형성전후에 증착하여 히럭(hillock)형성과 열처리시 진공유도 스트레스(Stress Induced Void) 형성을 억제시킨 방법들이 제안되었다.
그러나, 열처리후 배선층의 비저항성이 증가하는 문제점이 발생됨에 따라 전자이동에 대한 저항을 증가시키고, 알루미늄(Al)층의 표면에서, 비반사(Anti-Reflection)층으로 효과적인 TiN을 사용하게 되었다.
이에 TiN/Al-Si-Cu/TiN 배선구조와 TiN/Al-Si-Cu/TiN/Ti 배선구조 등이 다수 제안되었는데 종래의 다층박막 금속배선 형성방법을 설명하면 다음과 같다.
제 1 도는 종래의 다층박막 금속배선 형성 특성 스펙트럼도로써, 종래의 다층박막 금속배선은 TiN/Al-Si-Cu/TiN을 기본구조로 하였다.
종래의 (top)TiN/Al-Si-Cu/TiN(bottom) 배선 형성방법은 제 1 도와 같이 TiN층을 질소분위기(Nitride Mode)에서 증착되어 200 배향성을 갖도록 형성하고 알루미늄(Al)층은 기판에 거의 의존하지 않고 111 배향성을 갖도록 형성한다.
즉 TiN층은 입방 결정구조와 4.24173Å 정도의 격자상수값과 2.4492Å 정도의 111 면간거리와 2.1027Å 정도의 111 면간거리와 2.1027Å 정도의 200 면간거리를 갖도록 형성되고 알루미늄(Al)층은 입방(cubic) 결정구조와 4.0494Å 정도의 격자상수값과 2.338Å 정도의 111 면간거리와 2.024Å 정도의 200 면간거리를 갖도록 형성된다.
이와 같이 TiN층과 알루미늄(Al)층간의 결정구조와 격자상수값이 거의 유사하게 형성된다.
또한 진공의 단절없이 알루미늄(Al)층과 TiN층을 연속증착할 경우 원자격자의 연속성이 유지됨에 따라 TiN-Al의 결합이 알루미늄(Al) 이동을 억제하므로 전자이동(Electro Migration)의 신뢰성을 향상시켰다.
그러나 진공의 단절, 즉 알루미늄(Al)과 TiN을 불연속적으로 증착할 경우, 대기에 노출됨으로 인하여 TiN/Al 계면에 자연산화막이 형성되어 TiN-Al 결합의 연속성이 없어지고, TiN 박막층에 따른 압축 스트레스(Compressive Stress) 때문에 알루미늄(Al) 입자구조가 커지는 문제점과 사이드-히럭(Side Hillock)이 형성되는 문제점이 발생하였다.
본 발명은 이와 같은 문제점을 해결하기 위해 안출한 것으로써 다층배선의 신뢰성을 향상시키는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명의 반도체 소자 다층박막 배선형성 방법은 실리콘(Si) 웨이퍼상에 TiN1-X증착하고 열처리하여 보템(bottem) TiN층을 형성하는 공정, 상기 TiN 층위에 알루미늄(Al) 층을 형성하는 공정, 상기 알루미늄(Al) 층상에 탑(top) TiN 층을 형성하는 공정을 포함하여 이루어진다.
상기와 같은 본 발명은 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
제 2 도는 본 발명 TiN 박막의 형성 직후 특성 스펙트럼도이고, 제 3 도는 본 발명 TiN 박막을 열처리한 후 특성 스펙트럼도이며, 제 4 도는 본 발명에 따른 질소(N2)/아르곤(Ar)의 유량비도로써, 본 발명의 다층박막 금속배선 형성방법은 (top)TiN /Al/TiN(bottom)을 기본구조로 알루미늄(Al)과 TiN을 진공단절없이 연속증착하여 그 계면에서 원자격자의 연속성이 보존되고, 알루미늄의 원자이동을 억제시킨다.
이에 본 발명의 다층박막 금속배선 형성방법은 다음과 같다.
제 4 도는 TiN 층을 형성시 재반응가스(Reactive Gas)인 질소(N2) 또는 아르곤(Ar) 유량비(Flow Ration)의 변화에 따른 증착속도를 나타낸 것으로써, (A)이상의 범위를 질소분위기(Nitride Mode)라 하며, 질소유량비가 (A) 이상으로 증가시 증착속도가 급격히 감소하면서 200 배향성을 갖는 TiN 층이 형성되고, (B)의 범위를 금속분위기(Metal Mode)라 하면, (B)의 범위에서도 200 배향성을 갖는 TiN 층이 형성되고, (C)의 금속분위기(Metal Mode) 이하 범위에서는 Ti 함량이 많은 TiN1-X층을 형성시켜, 질소, 암모니아 분위기에서 열처리하여 111 배향성을 갖는 TiN 층을 형성한다.
즉, 제 2 도와 같이 배선층 형성을 위한 세정(cleaning)이 준비가 완료된 실리콘(Si) 웨이퍼를 제 4 도의 (C) 범위에서 티타늄(Ti) 함량이 많은 TiN1-X 층을 형성하고, 질소(N2) 또는 암모니아(NH3) 분위기에서 500℃~700℃ 정도의 온도에서 열처리하여 111 배향을 갖는 TiN(보템) 층을 형성한다.
이때 실리콘(Si) 표면에서는 111 배향을 갖는 TiN/TiSi2가 형성되고, 산화실리콘(SiO2) 표면에서는 111 배향을 갖는 TiN/Ti가 형성된다.
그리고, 열처리전에 형성된 111 배향을 갖는 TiN 층은 티타늄(Ti) 함량이 많으므로 인하여 격자상수값이 변화된 불안정한 구조를 상기 열처리과정을 통해 안정된 구조를 갖게 된다.
이어서 상기 111 배향을 갖는 TiN 층상에 알루미늄(Al) 배선층을 형성하고 금속분위기(Metal Mode) 이상 범위에서 (top)TiN을 형성함으로써 다층박막 금속배선을 완성한다.
이상에서 설명한 바와 같은 본 발명의 다층박막 금속배선 형성방법에 있어서는 다음과 같은 효과가 있다.
첫째, 진공단절 없이 연속증착함에 따른 (bottom) TiN, 알루미늄(Al), (top)TiN 층이 모두 111 배향성을 가지며, 각각의 계면에서 원자격자의 연속성이 유지된다.
둘째, 알루미늄(Al)에 비하여 물성적으로 경도(hardness)와 열팽창계수가 강한 TiN 격자와 알루미늄(Al) 격자가 연결되어 알루미늄(Al) 원자이동을 억제하므로써 사이드-히럭(Side-Hillock) 형성을 방지할 수 있다.
셋째, 전자이동과 스트레스 이동(Stress-Migration)에 따른 신뢰성을 향상시킬 수 있다.

Claims (4)

  1. 실리콘(Si) 웨이퍼상에 TiN1-X증착하고 열처리하여 보템(bottom) TiN 층을 형성하는 공정, 상기 TiN 층위에 진공단절 없이 연속증착으로 알루미늄(Al)층을 형성하는 공정, 상기 알루미늄(Al)층상에 진공단절없이 연속증착으로 탑(top) TiN 층을 형성하는 공정을 포함하여 이루어짐을 특징으로 하는 반도체 다층박막 금속배선 형성방법.
  2. 제 1 항에 있어서, TiN1-X증착시 질소(N2)의 유량비를 금속분위기(Metal Mode) 이하의 범위에서 티타늄(Ti) 함량이 많은 TiN을 증착하여 형성함을 특징으로 하는 반도체 다층박막 금속배선 형성방법.
  3. 제 1 항에 있어서, 열처리공정은 500℃~700℃로 질소(N2) 또는 암모니아(NH3) 분위기에서 열처리함을 특징으로 하는 반도체 다층박막 금속배선 형성방법.
  4. 제 1 항 또는 제 3 항에 있어서, 열처리시 실리콘(Si) 표면에서는 111 배향성을 갖는 TiN/TiSi2이 형성되고, 산화실리콘(SiO2) 표면에서는 111 배향성을 갖는 TiN/Ti이 형성됨을 특징으로 하는 반도체 다층박막 금속배선 형성방법.
KR1019940011508A 1994-05-26 1994-05-26 반도체 다층박막 금속배선 형성방법 KR0142796B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019940011508A KR0142796B1 (ko) 1994-05-26 1994-05-26 반도체 다층박막 금속배선 형성방법
JP7151134A JPH07326612A (ja) 1994-05-26 1995-05-26 半導体素子の配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940011508A KR0142796B1 (ko) 1994-05-26 1994-05-26 반도체 다층박막 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR950034693A KR950034693A (ko) 1995-12-28
KR0142796B1 true KR0142796B1 (ko) 1998-08-17

Family

ID=19383822

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940011508A KR0142796B1 (ko) 1994-05-26 1994-05-26 반도체 다층박막 금속배선 형성방법

Country Status (2)

Country Link
JP (1) JPH07326612A (ko)
KR (1) KR0142796B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100386034B1 (ko) 2000-12-06 2003-06-02 에이에스엠 마이크로케미스트리 리미티드 확산 방지막의 결정립계를 금속산화물로 충진한 구리 배선구조의 반도체 소자 제조 방법
JP6582537B2 (ja) * 2015-05-13 2019-10-02 富士電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03262127A (ja) * 1990-03-13 1991-11-21 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2861583B2 (ja) * 1992-01-17 1999-02-24 ヤマハ株式会社 半導体装置の製法
JPH05198577A (ja) * 1992-01-22 1993-08-06 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0677161A (ja) * 1992-08-25 1994-03-18 Oki Electric Ind Co Ltd 半導体素子の製造方法

Also Published As

Publication number Publication date
JPH07326612A (ja) 1995-12-12
KR950034693A (ko) 1995-12-28

Similar Documents

Publication Publication Date Title
US6391777B1 (en) Two-stage Cu anneal to improve Cu damascene process
US5939788A (en) Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with cooper
US7679193B2 (en) Use of AIN as cooper passivation layer and thermal conductor
US6335569B1 (en) Soft metal conductor and method of making
US6713875B2 (en) Barrier layer associated with a conductor layer in damascene structures
US6255733B1 (en) Metal-alloy interconnections for integrated circuits
US6016010A (en) Voidless metallization on titanium aluminide in an interconnect
US6004876A (en) Low resistance interconnect for a semiconductor device and method of fabricating the same
US6413863B1 (en) Method to resolve the passivation surface roughness during formation of the AlCu pad for the copper process
US6569756B1 (en) Method for manufacturing a semiconductor device
US6215188B1 (en) Low temperature aluminum reflow for multilevel metallization
US5909635A (en) Cladding of an interconnect for improved electromigration performance
KR0142796B1 (ko) 반도체 다층박막 금속배선 형성방법
US6268290B1 (en) Method of forming wirings
US6111318A (en) Semiconductor device comprising Cu--Ta and method for forming the semiconductor device
JP4149546B2 (ja) 半導体装置の製造方法
US6051490A (en) Method of forming wirings
US20040180541A1 (en) Soft metal conductor and method of making
JPH05102152A (ja) 半導体装置
KR100215540B1 (ko) 반도체 금속박막의 배선방법
JPH05102148A (ja) 半導体装置
KR20240088349A (ko) 반도체 소자의 금속배선 재료, 반도체 소자의 금속배선 및 이의 형성방법
JP3510943B2 (ja) 半導体装置の製造方法
KR100212007B1 (ko) 반도체 소자의 금속배선 형성방법
JP2961840B2 (ja) Ａｌ配線構造の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080320

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee