KR0142768B1 - 액정표시소자의 박막트랜지스터 제조방법 - Google Patents
액정표시소자의 박막트랜지스터 제조방법Info
- Publication number
- KR0142768B1 KR0142768B1 KR1019940006334A KR19940006334A KR0142768B1 KR 0142768 B1 KR0142768 B1 KR 0142768B1 KR 1019940006334 A KR1019940006334 A KR 1019940006334A KR 19940006334 A KR19940006334 A KR 19940006334A KR 0142768 B1 KR0142768 B1 KR 0142768B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- electrode
- substrate
- insulating layer
- entire surface
- Prior art date
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 액정표시소자용 박막트랜지스터 제조방법에 관한 것으로, 소오스라인과 화소전극간의 단락과 화소 갈바닉(galvanic) 문제를 해결하기 위한 것이다.
본 발명은 투명절연기판상에 게이트전극을 형성하는 공정과, 상기 게이트전극이 형성된 기판 전면에 게이트절연막, 비정질 반도체층, 제1절연층을 차례로 형성하는 공정, 상기 제1절연층을 선택적으로 식각하여 상기 게이트전극 상부에 채널보호 절연막을 형성하는 공정, 기판 전면에 이온이 도핑된 비정질반도체층을 형성하는 공정, 상기 이온이 도핑된 비정질 반도체층 및 비정질 반도체층을 선택적으로 식각하여 오믹콘택층 및 활성층을 형성하는 공정, 기판 전면에 투명도전물질을 증착하고 이를 소정패턴으로 패터닝하여 화소전극과 소오스 및 드레인전극을 형성하는 공정, 기판 전면에 제2절연층을 형성하는 공정, 상기 소오스전극과 패드전극 부분의 상기 제2절연층을 선택적으로 제거하는 공정, 상기 소오스전극 및 패드전극영역상에 소오스전극 및 소오스라인을 형성하는 공정, 기판 전면에 보호막을 형성하는 공정으로 이루어지는 액정표시소자의 박막트랜지스터 제조방법을 제공한다.
Description
제1도는 종래의 액정표시소자용 박막트랜지스터 어레이 평면구조도.
제2도는 종래의 액정표시소자용 박막트랜지스터 단면구조도.
제3도는 본 발명의 액정표시소자용 박막트랜지스터 어레이 평면구조도.
제4도는 본 발명의 액정표시소자용 박막트랜지스터 단면구조도.
*도면의 주요부분에 대한 부호의 설명
1:투명절연기판 2:게이트전극
3:게이트절연막 4:비정질실리콘 반도체층
5:제1절연층 6:n+형 비정질실리콘 오믹콘택층
7:화소전극 8:소오스 및 드레인전극
9:제2절연층 9':제2절연층이 식각된 부분
10:보호막
본 발명은 액정표시소자의 박막트랜지스터 제조방법에 관한 것으로, 특히 소오스라인과 화소전극간의 단락과 화소 갈바닉(galvanic) 문제를 해결하기 위한 것이다.
종래의 액정표시소자용 박막트랜지스터의 평면구조도와 단면구조도를 제1도와 제2도에 각각 나타내었다.
제1도 및 제2도를 참조하여 종래의 액정표시소자용 박막트랜지스터의 제조방법을 살펴보면 다음과 같다.
유리기판(1)상에 게이트전극(2)을 스퍼터링방법으로 형성하고, 그 전면에 게이트절연막(3), 비정질실리콘 반도체층(4), 절연층(5)을 플라즈마 화학증착법으로 차례로 형성한다.
그리고 상기 절연층(5)을 선택적으로 식각하여 채널보호절연막(Etch stop layer)로 만든후, n+형 비정질실리콘 오믹콘택층(6)을 형성한 다음, 상기 n+형 비정질실리콘 오믹콘택층(6) 및 비정질실리콘 반도체층(4)을 선택적으로 식각한다.
이어서 패드전극 노출을 위해 패드부분의 절연층을 식각한 후, 투명전극(7)을 스퍼터링방법으로 증착하여 화소전극을 형성하고, 금속을 스퍼터링방법으로 증착하여 소오스 및 드레인전극(8)을 형성한 다음, 패드전극 부분을 노출시키기 위해 패드부분을 식각한다.
상기와 같이 구성된 종래의 액정표시소자용 박막트랜지스터는 소오스와 게이트단자에 일정한 신호전압이 인가되면 비정질시리콘 반도체층(4)에 전자가 발생되어 드레인전극에 전류가 흐르게 됨으로써 각각의 박막트랜지스터에 대응하는 화소가 구동되게 된다.
그러나 상술한 종래의 액정표시소자용 박막트랜지스터 제조방법에 있어서는 입자나 먼지에 의해 발생되는 투명 전극의 패턴불량과 소오스 및 드레인전극의 패턴불량으로 인해 소오스라인과 화소간의 단락이 쉽게 발생하여 생산수율을 떨어뜨리고, 소오스 및 드레인금속을 Al으로 사용할 경우 갈바닉문제가 발생하여 생산수율이 더욱 더 감소하는 문제가 있다.
본 발명은 상술한 문제를 해결하기 위한 것으로, 소오스라인과 화소전극간의 단락과 화소 갈바닉 문제를 해결할 수 있도록 한 액정표시소자의 박막트랜지스터 제조방법을 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 액정표시소자의 박막트랜지스터 제조방법은 투명절연기판상에 게이트전극을 형성하는 공정과, 상기 게이트전극이 형성된 기판 전면에 게이트절연막, 비정질 반도체층, 제1절연층을 차례로 형성하는 공정, 상기 제1절연층을 선택적으로 식각하여 상기 게이트전극 상부에 채널보호절연막을 형성하는 공정, 기판 전면에 이온이 도핑된 비정질반도체층을 형성하는 공정, 상기 이온이 도핑된 비정질 반도체층 및 비정질 반도체층을 선택적으로 식각하여 오믹콘택층 및 활성층을 형성하는 공정, 기판 전면에 투명도전물질을 증착하고 이를 소정패턴으로 패터닝하여 화소전극과 소오스 및 드레인전극을 형성하는 공정, 기판 전면에 제2절연층을 형성하는 공정, 상기 소오스전극과 패드전극 부분의 상기 제2절연층을 선택적으로 제거하는 공정, 상기 소오스전극 및 패드전극영역상에 소오스전극 및 소오스라인을 형성하는 공정, 기판 전면에 보호막을 형성하는 공정으로 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제3도및 제4도에 본 발명에 의한 액정표시소자의 박막트랜지스터의 평면도와 단면도를 각각 나타내었다.
본 발명에 의한 액정표시소자의 박막트랜지스터 제조방법을 제3도 및 제4도를 참조하여 설명하면 다음과 같다.
먼저, 투명절연기판(1)상에 게이트전극(2)을 스퍼터링방법으로 형성하고, 그 전면에 게이트절연막(3), 비정질실리콘 반도체층(4), 제1절연층(5)을 플라즈마 화학증착법으로 차례로 형성한다.
그리고 상기 제1절연층(5)을 사진식각공정에 의해 선택적으로 식각하여 채널보호절연막(Etch stop layer)을 형성한 후, 기판 전면에 n+형 비정질실리콘(6)을 형성한다.
이어서 상기 n+형 비정질실리콘층(6) 및 비정질실리콘 반도체층(4)을 사진식각공정에 의해 선택적으로 식각하여 n+형 비정질실리콘 오믹콘택층(6) 및 비정질실리콘 활성층(4)을 형성한다.
다음에 패드전극 노출을 위해 패드부분의 절연층을 식각한 후, 투명도전물질(7)로서 ITO(Indium Tin Oxide)를 스퍼터링방법으로 증착하여 소오스 및 드레인전극과 화소전극을 형성한다.
이어서 기판 전면에 제2절연층(9)을 증착한 후, 박막트랜지스터와 소오스라인이 서로 연결되는 부분과 패드전극 부분(제3도 참조부호 9'로 나타낸 부분)을 선택적으로 제거한다.
다음에 금속을 스퍼터링방법으로 증착하여 소오스와 드레인전극(8) 및 라인을 형성한 다음, 보호막(10)을 전면에 증착하고 패드전극 부분을 노출시키기 위해 패드 부분을 식각함으로써 액정표시소자의 박막트랜지스터의 제조를 완료한다.
상기와 같이 구성된 본 발명의 액정표시소자용 박막트랜지스터는 소오스와 게이트단자에 일정한 신호전압이 인가되면 비정질실리콘 반도체층(4)에 전자가 발생되어 드레인전극에 전류가 흐르게 됨으로써 각각의 박막트랜지스터에 대응하는 화소가 구동되게 된다.
이상 상술한 바와같이 본 발명에 의하면, 화소전극상부에 제2절연층이 형성되어 있어 포토레지스트를 이용한 사진식각공정 전후에 발생되는 입자와 먼지에 의해 화소전극과 소오스 및 드레인전극의 패턴불량이 발생되어도 화소전극과 소오스라인과의 단락을 방지할 수 있고, 소오스 및 드레인전극으로 Al을 사용하더라도 화소 갈바닉 문제가 발생되지 않으므로 생산수율을 향상시킬 수 있게 된다.
Claims (1)
- 투명절연기판상에 게이트 전극을 형성하는 공정과, 상기 게이트 전극이 형성된 기판 전면에 게이트 절연막, 비정질 반도체층, 제1절연층을 차례로 형성하는 공정과, 상기 제1절연층을 선택적으로 식각하여 상기 게이트 전극 상부에 채널보호절연막을 형성하는 공정과, 기판 전면에 이온이 도핑된 비정질 반도체층을 형성하는 공정과, 상기 이온이 도핑된 비정질 반도체층 및 비정질 반도체층을 선택적으로 식각하여 오믹콘택층 및 활성층을 형성하는 공정과, 상기 기판 전면에 투명도전물질을 증착하고 이를 소정패턴으로 패터닝하여 화소전극과 소오스 및 드레인 전극을 형성하는 공정과, 상기 기판 전면에 제2절연층을 형성하는 공정과, 상기 소오스 전극과 패드전극 부분의 상기 제2절연층을 선택적으로 제거하는 공정과, 상기 소오스 전극과 패드전극영역상에 소오스 전극 및 화소전극과 제2절연층을 사이에 둔 소오스 라인을 형성하는 공정과, 상기 기판 전면에 보호막을 형성하는 공정으로 이루어지는 것을 특징으로 하는 액정표시소자의 박막트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940006334A KR0142768B1 (ko) | 1994-03-29 | 1994-03-29 | 액정표시소자의 박막트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940006334A KR0142768B1 (ko) | 1994-03-29 | 1994-03-29 | 액정표시소자의 박막트랜지스터 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR0142768B1 true KR0142768B1 (ko) | 1998-07-15 |
Family
ID=19379817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940006334A KR0142768B1 (ko) | 1994-03-29 | 1994-03-29 | 액정표시소자의 박막트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0142768B1 (ko) |
-
1994
- 1994-03-29 KR KR1019940006334A patent/KR0142768B1/ko not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20020002052A (ko) | 프린지 필드 구동 모드 액정 표시 장치의 제조방법 | |
| JPH08264790A (ja) | 薄膜電解効果トランジスタ及び液晶表示装置 | |
| US5751020A (en) | Structure of a liquid crystal display unit having exposed channel region | |
| CN109494257B (zh) | 一种薄膜晶体管及其制造方法、阵列基板、显示装置 | |
| US20210074742A1 (en) | Manufacturing method of array substrate and array substrate | |
| US20010005596A1 (en) | Method for manufacturing thin film transistor liquid crystal display | |
| US20020015918A1 (en) | Method of fabricating liquid crystal display device having shorting bars | |
| JPH08236775A (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR100682691B1 (ko) | 액정표시장치 | |
| CN114089571B (zh) | 阵列基板及制作方法和显示面板 | |
| KR101146522B1 (ko) | 액정표시장치용 어레이기판 제조방법 | |
| KR970006733B1 (ko) | 박막트랜지스터 제조방법 | |
| KR100272266B1 (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| KR0142768B1 (ko) | 액정표시소자의 박막트랜지스터 제조방법 | |
| KR100351871B1 (ko) | 박막트랜지스터제조방법 | |
| US7049163B1 (en) | Manufacture method of pixel structure | |
| KR20010066256A (ko) | 액정 표시장치 및 그 제조방법 | |
| US4774207A (en) | Method for producing high yield electrical contacts to N+ amorphous silicon | |
| JPH10173195A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100466392B1 (ko) | 프린지 필드 스위칭 액정표시장치의 제조방법 | |
| JP3419073B2 (ja) | 薄膜トランジスタ及びその製造方法、及びアクティブマトリクス液晶表示素子 | |
| JP3097229B2 (ja) | 薄膜トランジスタ素子アレイとその製造方法 | |
| JP3536518B2 (ja) | 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板 | |
| KR20020017440A (ko) | 액정표시장치 제조방법 | |
| JPH08181319A (ja) | 薄膜トランジスタとその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120330 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20130329 Year of fee payment: 16 |
|
| EXPY | Expiration of term |