KR0142242B1 - 칩 인덕터의 제조방법 - Google Patents

Abstract

본 발명은 전극이 인쇄된 자성체 그린 시트를 적층하되 전극이 측면 전극에 의해 코일을 형성할 수 있도록 함으로써 전극 단락의 가능성을 낮추고, 동일한 적층수인 경우에도 코일의 길이가 긴 칩 인덕터를 제조하는 방법을 제공하기 위한 것이다.

Description

칩 인덕터의 제조 방법

제1도는 본 발명에 따라 페라이트 그린 시트 상에 내부 전극 패턴을 인쇄하는 과정을 나타낸 페라이트 그린 시트의 평면도이고,

제2도는 제1도의 페라이트 그린 시트를 적층한 적층체의 사시도이며,

제3도는 종래 방법에 따라 페라이트 그린 시트 상에 내부 전극 패턴을 인쇄하 는 과정을 나타낸 페라이트 그린 시트의 평면도

제4도는 또 다른 종래 방법으로 페라이트 그린 시트 상에 내부 전극 패턴을 인 쇄하는 과정을 나타낸 페라이트 그린 시트의 평면도이다.

10,30,32,33,41:페라이트 그린시트

111∼122,31,311,312,313,43,44,45,46,47:내부전극 패턴

111',122':인출 전극 패턴21∼25:측면 전극

26:단자 전극32a:층

42a,42b,42c,42d:관통구멍

본 발명은 칩 인덕터의 제조 방법에 관한 것이다. 더욱 상세하게는 전극이 인쇄된 자성체 그린 시트를 적층하되 전극이 측면 전극에 의해 코일을 형성하도록 함으로써 전극 단란의 가능성을 낮추고, 동일한 적층수인 경우에도 코일의 길이가 긴 칩 인덕터를 제조하는 방법에 관한 것이다.

최근에는 전자 기기의 소형 경량화와 디지탈화에 따라 전자 부품이 기판 상에 표면 실장이 가능한 칩형으로 전환되고 있으며, 이러한 것으로는 저항, 콘덴서, 인덕터 등이 있다. 이러한 부품을 칩화 하기 위해서는 테이프 케스팅 법에 의해 그린 시트를 제조한 다음 그 위에 전극 패턴을 인쇄하고, 적층하여 제조하는 방법이 주로 사용되고 있다.

이 중에서 저항이나 콘덴서의 경우에는 그린 시트 상에 인쇄하는 전극을 서로 연결할 필요가 없으나, 인덕터의 경우 그린 시트 상의 전극 패턴이 서로 연결되어 코일 형태를 가져야 한다. 따라서, 인덕터를 칩화할 때 가장 문제가 되는 것은 층과 층사이의 전극을 서로 연결하는 효과적인 방법을 찾는 것이다.

종래의 경우 인덕터를 칩화하는 제조 방법은 크게 다음의 두가지로 나눌 수 있다.

한가지 방법은 일본 특개 평 3-185, 703호 공보에 의한 것으로 페라이트 분말과 결합제 및 용제를 혼합하여 만든 페라이트 페이스트와 금속재, 결합제 및 용제를 혼합하여 만든 도체 페이스트를 교대로 스크린 인쇄하여 내부에 코일을 가지는 적층체를 제조하는 방법이다.(이하 제1방법이라 칭함).

다른 방법으로는 일본 특개 소57-10, 029호 공보에 의한 것으로 페라이트 그린 시트를 제작하고 해당 그린 시트에 관통 구멍을 뚫은 후 스크린 인쇄로 해당 구멍에 도체 페이스트를 삽입함으로써 층간의 전극을 연결하는 방법이다(이하 제1방법이라 칭함).

이러한 방법으로 칩을 제조한 것의 일례를 첨부 도면 제3도와 제4고에 나타내었다. 제1방법은 제3도에서 볼 수 있듯이 페라이트 그린 시트(30)를 스크린 인쇄하고 [제3a도,]그 위에 도체 페이스트로 L-자형 내부 전극 패턴(31)를 인쇄하고 [제 3b도], 도면 상에서 좌측의 절반을 페라이트 그린 시트(32)로 인쇄한 다음 [제 3c도], 노출되어 있는 내부 전극 패턴(31)과 연결되게 추가로 내부 전극 패턴(311)을 L-자형 모양으로 인쇄를 한다[제3d도]. 다음에 제 3(b)도와는 반대로 도면 상에서 우측의 절반을 페라이트 그린 시트(33)로 인쇄하고 [제3e도], 노출 되어 있는 내부 전극 패턴(311)과 연결되게 추가로 내부 전극 패턴(312)을 역시 L-자형 모양으로 인쇄를 한다[제3f도].

이와 같은 일련의 방법을 제3g도, 제3h도, 제3i도 및 제3j도에 나타낸 바와 같이 반복하여 페라이트 그린 시트(32,33)를 인쇄하고 내부 전극 패턴(311,313)을 인쇄한 후, 제3(k)도에서 전체적으로 페라이트 그린 시트(30)를 인쇄하여 적층제를 제조하고 해당 적층제를 동시 소성한 후에 양단에 전극 단자를 만들어 내부 전극과 전극 단자가 전기적으로 접속된 소자를 제조한다.

제2방법은 제3도에 나타낸 바와 같이, 페라이트 그린시트(31)에 관한 구멍(32a)을 뚫은 후, 도면에 나타낸 형상으로 내부 전극 패턴(32)을 스크린 인쇄함과 동시에 관통 구멍(32a)도체 페이스트를 삽입한다[제4(a)도]. 동일한 벙법으로 제4b도, 제3c도 및 제4d도에 나타낸 바와 같이 관통 구멍(42b, 42c, 42d)을 형성하고 도면에 나타낸 형상으로 내부 전극 패턴(44,45,46)을 인쇄함과 동시에 해당 구멍 (42b,42c,42d)내부에 도체 피이스트를 삽입한다. 최종적으로 제49e도에서와 같이 페라이트 그린 시트(41) 상에 관통 구멍이 없이 내부 전극 패턴(47)을 인쇄한 후에 이들을 순서대로 적층 압착하여 내부 전극 패턴(43,44,45,46,47)이 관통 구멍(42a,42b,42c,42d)의 도체 페이스트를 통해서 연결되는 코일 형태를 가지는 칩을 제조한다.

하지만, 제1방법은 페라이트 그린 시트(30,32,33)와 내부 전극 패턴(31,311,312,313)을 스크린 인쇄법에 의해 적층제를 제조하는 습식 적층법을 사용해야 하며, 건조 속도 및 인쇄층 두께 조절 등을 위해서는 슬러리 농도 조절, 스크린 메쉬 선택 등의 까다로운 공정 조건이 요구되며, 페라이트 그린 시트 인쇄 공정과 내부 전극 패턴의 인쇄 공정이 반복되어야 하므로 공정의 번거롭고 시간이 많이 소요되는 단점이 있다.

또한, 제3도의 내부 전극 패턴(311)의 인쇄 시에 페라이트 그린 시트(32)에 의해 층(32a)이 형성되는 곳에도 인쇄하여야 하므로 내부 전극 패턴이 결선될 가능성이 크다.

제2방법은 페라이트 그린 시트(41) 상에 관통 구멍(42a,42b,42c,42d)을 형성해야 하고, 해당 관통 구멍 내부로 도체 페이스트를 삽입시켜 층간 내부 전극 패턴을 연결시켜야 하는데, 관통 구멍 내부의 도체 피이스트와 그린 시트 상의 전극이 접속되지 않고 단락될 가능성이 큰 단점이 있다. 또한, 관통 구멍을 형성하는 공정 자체가 고도의 기술을 필요로 하며 관통 구멍의 직경을 줄이는데 한계가 있으므로 (현재 형성 가능한 구멍의 직경은 100㎛) 칩 소형화에도 한계가 있게 되는 단점이 있다.

이에 본 발명은 상기와 같은 종래 방법의 단점을 해결하기 위한 것으로서, 내부 전극 패턴이 미리 인쇄된 페라이트 그린 시트를 적층하는 간단한 공정에 의해 칩 인덕터를 제조하는 방법을 제공하는 것을 목적으로 한다.

또한, 본 발명의 목적은 내부 전극 패턴을 페라이트 그린 시트 상에서 연속적으로 인쇄하고 측면 전극을 이용해서 전극 패턴을 연결시켜 적층하게 되므로 전극 패턴 결선 현상과 접촉 불량을 방지할 수 있는 칩 인덕터의 제조 방법을 제공하는데 있다.

또한, 본 발명의 목적은 페라이트 그린 시트 상에 인쇄되는 전극 패턴의 길이가 길게 되므로 동일한 적층수인 경우에도 코일이 길이가 훨씬 긴칩 인덕터의 제조 방법을 제공하는데 있다.

이하 본 발명을 상세히 설명한다.

본 발명의 적층형 칩 인덕터의 제조 방법은, 최상층과 최하층으로 적층되는 페라이트 그린 시트에는 단자 전극과 연결되는 인출 전극 패턴을 측면을 따라서 인쇄하고, 상기 최상층과 최하층의 사이에 적층되는 중간층의 페라이트 그린 시트들에는 상기 단자 전극이 형성되는 측면과는 다른 한쪽 측면 또는 그 반대쪽 측면에서 측면 전극들에 의해 연결될 수 있도록 내부 전극 패턴의 한쪽 선단 또는 양쪽 선단을 상기 한쪽 측면 또는 그 반대쪽 측면으로 인출되게 연속해서 인쇄하고, 상기 내부 전극 패턴이 인쇄된 상기 페라이트 그린 시트들을 상기 측면 전극에 의해 내부 코일을 형성할 수 있는 순서대로 적층한 후 해당 적층체의 각 측면에 측면 전극을 형성하고 단자 전극을 코팅하여서 된다.

본 발명의 방법에서 상기 내부 전극 패턴은 상기 페라이트 그린 시트 상에서 전극 패턴의 길이가 길어지도록 측변을 따라서 형성하게 되며, 특히 상기 측면 전극은 스크린 인쇄법 또는 박막 형성법으로 형성하는 것이 바람직하다.

이와 같은 본 발명을 첨부 도면에 의거하여 더욱 상세히 설명하면 다음과 같다.

첨부 도면 제1도는 본 발명에 따른 페라이트 그린 시트 적층체를 제작하는 과정을 나타낸 도면으로서 부호 10은 페라이트 그린 시트로서 통상적인 테이프 캐스팅 법에 의해서 제조한다. 이때 사용되는 페라이트 그린 시트의 재질은 일반적으로 Mn-Zn 계 또는 Ni-Cu-Zn 계 페라이트이다.

본 발명의 방법에 따르면, 상기 페라이트 그린 시트(10)위에 도체 페이스트로 스크린 인쇄법을 사용하여 내부 전극 패턴(111∼122)를 인쇄한다. 내부 전극 패턴(111∼122)를 인쇄하는 방법은 제1(a)도에 나타낸 바와 같이 먼저 페라이트 그린 시트(10)의 좌측변을 따라 단자 전극(26)과 연결하기 위한 인출 전극 패턴(111')을 인쇄하고 해당 인출 전극 패턴(111')의 상부 선단에 인접하는 부위에서 부터 시작해서 도면에 나타낸 형상과 같이 시계 방향으로 회전하는 내부 전극 패턴(111)을 인쇄하되 페라이트 그린 시트(10)의 하측변 좌단부인 a 위치로 인출되도록 인쇄를 한다[제 1(a)도].

또한, 다른 페라이트 그린 시트(10)위에서 상기 제1(a)도의 a위치 와 같은 a′위치에서 시작하여 제1(b)도에 나타낸 바와 같은 형상으로 시계 방향으로 회전하는 내부 전극 패턴(112)을 인쇄하여 b위치로 인출되도록 인쇄를 한다[제 1(b)도].

또한, 다른 페라이트 그린 시트(10) 위에서 상기 제1(b)도의 b 위치 와 같은 b'위치에서 시작하여 제 1(c)도에 나타낸 바와 같은 형상으로 시게 방향으로 회전하는 내부 전극 패턴(113)을 인쇄하여 c 위치로 인출되도록 인쇄를 한다[제 1(c)도].

또한, 다른 페라이트 그린 시트(10) 위에서 상기 제1(c)도의, c 위치와 같은 c'위치에서 시작하여 제1(d)도에 나타낸 바와 같은 형상으로 시게 방향으로 회전하는 내부 전극 패턴(114)을 인쇄하여 d 위치로 인출 되도록 인쇄를 한다[제 1(d)도].

또한, 다른 페라이트 그린 시트(10) 위에서 상기 제 1(e)도의 e 위치와 같은 e'위치에서 시작하여 제1(f)도에 나타낸 바와 같은 형상으로 시계 방향으로 회전하는 내부 전극 패턴9116)을 인쇄하되 해당 내부 전극 패턴(116)의 반대편 선단은 상기 e위치와 대응하는 상측변 우측단의 f 위치로 인출되도록 인쇄를 한다[제 1(f)도].

다음에 또 다른 페라이트 그린 시트(10) 위에 제1(f)도의 f 위치와 같은 f' 위치에서 시작하여 제1(g)도에 나타낸 바와 같은 형상으로 시계 방향으로 회전하는 내부 전극 패턴(117)을 인쇄하여 g 위치로 인출되도록 인쇄를 한다.[제 1(g)도].

또한 다른 페라이트 그린 시트(10) 위에 제1(g)도의 g 위치와 같은 g' 위치에서 시작하여 제1(h)도에 나타낸 바와 같은 형상으로 시계 방향으로 회전하는 내부 전극 패턴(118)을 인쇄하여 h 위치로 인출되도록 인쇄한다[제 1(h)도].

또한 다른 페라이트 그린 시트(10)위에 제1(h)도의 h 위치와 같은 h'위치에서 시작하여 제1(i)도에 나타낸 바와 같은 형상으로 시계 방향으로 회전하는 내부 전극 패턴(119)을 인쇄하여 i위치로 인출되도록 인쇄한다[제 1(i)도].

또한 다른 페라이트 그린 시트(10) 위에 제 1(j)도의 j 위치와 같은 j' 위치에서 시작하여 제1(K)도에 나타낸 바와 같은 형상으로 시계 방향으로 회전하는 내부 전극 패턴(121)을 인쇄하여 k 위치로 인출되도록 인쇄한다[제 1(k)도].

또한 다른 페라이트 그린 시트(10) 위에 제1(k)도의 k 위치와 같은 k' 위치에서 시작하여 제1(l)도에 나타낸 바와 같은 형상으로 해당 페라이트 그린 시트(10)의 상측변을 따라서 내부 전극 패턴(122)을 인쇄를 하되 상기 k' 위치의 반대편 선단은 해당 페라이트 그린 시트(10)의 우측변을 따라 인쇄된 인출 전극 패턴(122')과 연결되게 인쇄를 한다[제 1(l)도].

상기와 같이 페라이트 그린 시트(10) 들에 인출 전극 패턴 (111',122')과 내부 전극 패턴(111∼122)을 각각 인쇄를 한 후에 제1(a)도의 페라이트 그린 시트(10)를 최상층으로 하고 제1(l)도의 페라이트 그린시트(10)를 최하층으로 하는 순서로 적층을 하면 제2도에 나타낸 바와 같이 내부 전극 패턴이 측면으로 인출된 적층체를 제조할 수 있다.

제2도에서 측면 전극(21)은 제1(a)도와 제 1(b)도에서 a 위치와 a' 위치로 인출된 내부 전극 패턴을 연결한 것이고, 측면 전극(22)은 b 위치와 b' 위치로 인출된 내부 전극 패턴을 연결한 것이고, 측면 전그(24)은 d위치와 d' 위치로 인출된 내부 전극 패턴을 연결한 것이며, 측면 전극(25)은 e 위치와 e' 위치로 인출된 내부 전극 패턴을 연결한 것이다.

또한, 도면에 도시되어 있지는 않지만, 적층체 반대편에서도 f 위치와 f' 우치, g위치와 g' 위치, h 위치와 h' 위치, i 위치와 i' 위치, j 위치와 j' 위치 및 k 위치와 k' 위치로 인출된 내부 전극 패턴이 측면 전극에 의해 연결된다.

상기한 바와 같이 제2도에 나타낸 바와 같이 전면 및 반대면에 측면 전극을 인쇄한 후에 양측면에 단자 전극(26)을 코팅하게 되면 본 발명에 따른 칩 인덕터를 제작할 수 있다.

상기에서 측면 전극(21∼25)의 형성 방법은 스크린 인쇄에 의한 방법을 사용할 수 있으며, 내부 전극의 층수를 늘릴 경우 측면 전극의 개수는 증가하게 되고, 측면 전극의 폭과 측면 전극 상호 간의 간격도 줄어 들게 되므로 스크린 인쇄에 의한 방법이 어려워 질 경우에는 마스크를 이용한 박막 형성법으로 측면 전극을 형성할 수 있다.

박막 형성법 중에서 스퍼터법은 10^-3∼10^-2토르 정도의 아르곤 가스를 포함하는 진공실에 마이너스 전극과 접지 전극을 대향시키고 마이너스 전극 위에 증착할 금속 또는 산화물의 타겟을 부치고 접지 전극 위에 기판을 위치시키고 고주파 전압을 마이너스 전극과 접지 전극에 인가하여 원하는 막을 기판 위에 형성하는 방법이다.

또한 패턴을 가지는 막을형성하기 위해서는 기판 위에 마스크를 설치 하면 가능하다. 이러한 박막 형성법으로 측면 전극을 형성하기 위해 마이너스 전극 위에 측면 전극용 금속 타겟을 부치고 접지 전극 위에 제1도의 순서대로 적층한 적층 소결체를 위치시킨 후에 형성하고자 하는 측면 전극 패턴을 가지는 마스크를 적층 소결체 위에 위치시켜서 스퍼터하면 측면 전극을 형성할 수 있다.

본 발명의 방법은 종래의 방법과 비교할 때 다음과 같은 장점이 있다.

내부 전극 패턴이 페라이트 그린 시트 상에서 연속적으로 인쇄되므로 종래의 제1방법과 같이 페라이트 그린 시트에 의해 층[제 3(c)도의 32a]에서의 전극 패턴 결선 현상이 발생될 위험성을 제거할 수 있고, 페라이트 그린 시트 상에서의 내부 전극 패턴 여결 방법으로 측면 전극을 이용하게 되므로 종래의 제 2방법과 같이 페라이트 그린 시트 상에 관통 구멍을 미리 형성하는 공정이나 해당 관통 구멍에 전극 페이스트를 채우는 공정이 불필요하고, 관통 구멍 내부의 전극과 페라이트 그린 시트 상의 전극 패턴의 접촉 불량으로 인한 문제점이 없다는 장점이 있다.

또한, 본 발명의 방법은 종래의 두가지 방법에 비해 페라이트 그린 시트 한층에 인쇄되는 전극 패턴의 길이가 길므로 페라이트 그린 시트 적층수가 동일할 경우 종래의 방법으로 제조된 칩 인덕터에 비해 긴 패턴을 가지는 인덕턴스가 큰 칩을 제조할 수 있는 장점이 있다.

Claims (3)

1. 적층형 칩 인덕터를 제조하는 방법에 있어서, 최상층과 최하층으로 적층되는 페 라이트 그린시트(10)에는 단자 전극(26)과 연결되는 인출 전극 패턴(111',12') 을 측변을 따라서 인쇄하고, 상기 최상층과 최하층의 사이에 적층되는 중간층의 페 라이트 그린 시트(10)들에는 상기 단자 전극(26)이 형성되는 측면과는 다른 한쪽 측면 또는 그 반대쪽 측면에서 측면 전극(21∼25)들에 의해 연결될 수 있도록 내 부 전극 패턴(111∼122)의 한쪽 선단 또는 양쪽 선단을 상기 한쪽 측면 또는 그 반대쪽 측면으로 인출되게 연속해서 인쇄하고, 상기 내부 전극패턴(111∼122)이 인쇄된 상기 페라이트 그린 시트(10)들을 상기 측면 전극(21∼25)에 의해 내부 코일을 형성할 수 있는 순서대로 적층한 후 해당 적층체의 각측면에 측면 전극(21∼25)을 형성하고 단자 전극(26)을 코팅하여서 되는 것을 특징으로 하는 칩 인덕터의 제조 방법.
2. 제1항에 있어서, 사기 내부 전극 패턴(111∼122)은 상기 페라이트 그린 시트 (10)상에서 전극 패턴의 길이가 길어지도록 측변을 따라서 형성하여서 되는 것을 특징으로 하는 칩 인덕터의 제조 방법.
3. 제1항에 있어서, 상기 측면 전극(21∼25)은 스크린 인쇄법 또는 박막 형성법으 로 형성하여서 되는 것을 특징으로 하는 칩 인덕터의 제조방법.