KR0142208B1 - 신호의 레벨을 전자적으로 제어하기 위한 회로 장치 - Google Patents

Abstract

내용 없음

Description

신호의 레벨을 전자적으로 제어하기 위한 회로 장치

제 1도는 본 발명의 블록 다이아그램,

제 2도는 본 발명의 동작모드에 관한 다이아그램,

제 3도는 본 발명의 상세한 회로 실시예도이다.

*도면의 주요 부분에 대한 부호의 설명

AS:오디오 신호 R:저항

S:C-MOS 스위치 IG:증분 발생기

R:회로 장치 OP:연산 증폭기

본 발명은 디지털적으로 제어가능한 C-MOS 스위치에 의한 불연속스텝에서, 신호의 레벨을 전자적으로 조정하기 위한 회로 장치에 관한 것이다.

그러한 스위치는 그것의 공간절약 및 싼 제작비 때문에 오디오 세트에 자주 이용되고 있다. 일등급 오디오 세트에서, 예컨대 CD-플레이어 또는 디지털 테이프 레코더에서 또는 집적된 고품질의 노이즈 감소 시스템을 갖는 테이프 레코더에서 신호대 잡음비는 90dB 이상이 될 수 있다. 특히, 디지털 오디오 레코딩에서는 극히 낮은 왜곡율이 실현된다. 그러나 어떤 약점으로 인해 HiFi-세트가 최적화될 수 없다면 별의미가 없다. 상기 약점은, 공지된 형태의 전자음의 세기(볼륨) 설정기 및 C-MOS 스위치가 예를들면 오디오 신호의 음의 세기를 단계적으로 설정할 때 클릭 노이즈를 발생시킨다는 것이며, 이 클릭 노이즈는 특히 오디오 신호의 낮은 주파수 범위에서 심하게 나타난다. 왜곡율과 신호 대 잡음비에 대한 요구를 충족시키면서 클릭 노이즈를 발생시키지 않는 스위치는 아직까지 없다.

본 발명의 목적은 클릭 노이즈에 영향을 받는 스위치를 개선하여 장해의 발생없이 HiFi-세트용으로 사용될 수 있도록 하는데 있다. 상기 목적은 청구범위에 기재된 회로 장치에 의해 이루어진다. 본 발명의 또다른 개선점은 청구범위의 종속항에 기재되어 있다. 본 발명의 실시예 및 그 작용을 첨부한 도면을 참고로 설명하면 다음과 같다.

제 1도에는 전자 스위치(C-MOS 기법)(5)가 도시되어 있고, 전자 스위치의 입력(E)에는 오디오 신호(AS)가 공급되는데, 이 오디오 신호(AS)는 상기 스위치에 의해 예컨대 1-dB-스텝들로 변화시켜 출력측(A)으로부터 얻어진다. 신호(AS)의 스텝 단위의 변화를 위해 증분 발생기(IG)가 이용되고, 이것은 변화에 대한 펄스를 송신하며, 변화의 방향에 따른 신호를 발생시키고, 스위치(S)를 제어한다. 출력(A)에서는 신호(AS)의 전압 천이 현상이 dB-스텝들로 나타난다. 앞서 언급된 바와같이, 이러한 천이 현상은 특히 신호(AS)의 저주파수 범위에서 방해를 일으킨다.

그러므로, 회로 장치(R)가 스위치(S)에 연결되고, 스위치(S)에 의해 발생되는 스텝에 상응하는 크기로 그리고 그 변화에 반대로 출력신호(AS)에 영향으로 미친다. 스위치(S)가 입력신호를 1dB만큼 변화시키면, 장치(R)도 1dB만큼 스위치(S)의 출력신호에 반대로 영향을 미친다. 신호를 높게 제어할 때, 스위치(S)의 +1dB의 각 스텝에서 장치(R)는 스텝의 개시시에 -1dB만큼 스위치된다. 장치(R)는 그 조정도로부터 계속적으로 감소하여 설정가능한 시정수 후에 0dB로 되도록 신호를 제어한다. 그것에 의해 0db의 시점부터 스위치(S)에 의해 조정되는 모든 스텝이 유효하게 된다. 이러한 과정이 제 2도에 도시되어 있다. 제 2a도는 오디오 신호(AS)를 나타내고, 이 오디오 신호(AS)는 시간 t에서 1dB만큼 더 높은 값으로 조정된다. 이러한 신호 천이는 재생장치에서 방해 클릭을 일으킨다. 제 2b도는 스위치(S)의 출력신호의 단계적 신호점프를 나타낸다. 제 2c도는 전압점프를 보상하는 장치(R)가 처음에 어떻게 -1B로 세트되는가를 나타낸다. 장치(R)는 연속적으로 0db 값으로 감소되도록 자동적으로 감소제어되어, 그 결과 시정수(T) 후의 시점 t1에서는 전스텝이 유효하게 될 수 있다. 시간 t2에서 새로운 스텝이 발생된다. 동시에 장치(R)는 다시 -1dB로 조정된다. 제 2d도는 장치(R)의 출력(0)에서의 신호의 형태를 나타낸다. 제 2e도, 제 2f도 및 제 2g도는 제2a도에 따른 신호 표시상의 참조기호없이 장치의 반대방향의 작동 모드를 나타낸다.

본 발명은 제 3도에 도시된 예로 설명될 것이다

다시 C-MOS 스위치(S)가 신호(AS)의 디지털 레벨 설정을 위해 도시되어 있고, 신호(AS)는 입력 증폭기(V)와 결합 커패시터(C1)을 통해 스위치(S)에 공급된다. C-MOS 스위치(S)는 저항(RS)에 공지된 방식으로 연결되고, 이들 저항들은 증분 발생기(IG)에 의하여 BCD 입력측에 인가되는 정보에 따라 ON-OFF 스위치될 될 수 있다. 그 결과 C-MOS 스위치(S)의 출력(A)으로부터 예컨대 dB의 불연속 스텝의 출력신호가 얻어질 수 있다. 이 신호는 장치(R)에 구비된 연산 증폭기(OP)의 비반전 입력에 공급되고, 연산 증폭기의 출력은 피이드백 저항(RG)을 통해 역으로 결합된다. 연산 증폭기 (op)의 반전 입력에는 2개의 병렬 접속된 분기가 연결되고, 이 2 병렬 분기는 C-MOS 스위치(S)에 의한 단계적 레벨 변화시 각각 신호 상승 내지 신호 강하를 일으킨다. 한 분기는 저항(R,)을 포함하고, 이 저항(R1)는 전자스위치(F1)의 드레인-소오스 통로를 통해 기준 전위에 접속되고, 전자스위치(F1)의 게이트 전극은 시한 소자(R2·C2)을 통해 기준 전위에 접속되고 스위칭 단(T)을 통해 정전위에 접속될 수 있다. 다른 분기는 저항(R4)을 포함하고, 이 저항(R4)는 또다른 전자스위치(F2)의 드레인-소오스 통로를 통해 기준 전위에 접속되고, 전자스위치(F2)의 게이트 전극은 저항(R3)를 통해 정전위에 연결되고 캐패시터(C3)를 통해 기준 전위에 연결된다. 저항(R3)과 캐패시터(C3)는 또다른 시한 소자를 구성한다. 스위칭 단(T2)은 캐패시터(C3)에 병렬로 연결된다. 각 스위치(Fl) 또는 스위치(F2)의 게이트가 정(positive)의 시작에서 도통제어된다. 다른 도통 형식에서는 상기 전위들이 반대방향이 되어야만 한다. 스위칭 단(T1,T2)은 각 레벨 변화의 시작시 C-MOS 스위치(S)의 출력(A)에서 단시간 접속된다. 이러한 작용은 마이크로프로세서(μp)의 소프트웨어에 의해 실현될 수 있는 바, 펄스(1₁내지 l₂)에 의해, 예를 들어 레벨 강하의 경우는 스위치 단T₁이, 레벨 상승의 경우는 스위치 단(T2)이 단시간 조작되는 것과 같이 하여 행해진다. 스위칭 단(T1,T2)은 여기서 트랜지스터 스위치로서 상징적으로만 표시되어 있다. 스위치(Fl,F2)를 차단하기 위한 것으로서 다른 것들을 생각해볼 수도 있다.

장치(R)가 휴지 상태에 있을 때 스위치(F,)는 고임피던스이고, 스위치(F2)는 저임피던스이므로, 연산 증폭기(OP)는 저항(RG,R4)에 의해 정해지는 예컨데 +1dB의 증폭도를 가지는데, 이 증폭도는 증폭 스위치(S)의 스텝폭에 상응한다. 출력(A)에서 레벨이 스텝상으로 상승시 스위칭 단(T2)는 단시간 폐쇄될 것이므로 시한 소자(R3/C3)의 캐패시터(C3)는 방전될 것이다. 스위치 (F2)는 고임피던스로 되고, 이것에 의해 연산 증폭기OP의 증폭도는 강하될 것이다. 이 강하는 저항(RG)에 의해 다음의 것을 위하여 조정된다. 즉, 증폭도 강하가 레벨 상승의 스텝의 크기에 상응하고, 따라서 레벨 상승이 +1dB로부터 OdB로 보상되도록 조정된다. 시한 소자(R31c3)에 의해 설정된 시정수의 경과후 스위치(F2)는 다시 저임피던스로 되므로 연산 증폭기의 증폭도는 다시 +IdB로 된다.

출력측(A)의 레벨이 단계적으로 하강하기 시작할 때, 스위칭 단(71)은 단시간 폐쇄될 것이므로 캐패시터(C2)에 충전될 것이고 스위치(F₁)는 저임피던스로 된다. 이렇게 됨으로서 저항(R₁)는 저항(R4)에 병렬로 접속되고, 기준전위에 대하여 전저항이 감소한다. RG의 Rl, R4 병렬회로에 대한 분압비는 연산증폭기(OP)의 증폭도가 1dB 높혀진 +2dB로 되도록 조정한다. 캐패시터(C2)는 저항(R2)을 통해 방전하므로 시정수(R2,C2) 후에 스위치(F₁)는 다시 고임피던스로 되고, 이것에 의해 연산 증폭기(OP)는 다시 저항(RG,R4)에 의해 설정된 +1dB의 증폭도에 도달한다.

장치(R)는 제 3도에 도시된 것과 다르게 구성될 수도 있다는 것을 이해해야 한다. 중요한 것은 장치(R)가 스위치(S)에 의해 발생되는 스텝을 먼저 보상하고, 보상을 점진적으로 감소시켜 다시 중지한다고 하는데 있다. 본 발명은 각각 1dB 스텝의 예에 대하여 설명되었다. 그러나, 본 발명은 이 스텝들이 다른 크기를 가질 경우에도 실현될 수 있다. 따라서, 장치(R)는 이러한 다른 크기의 스텝을 보상하기 위해 구성되야 한다.

Claims (5)

1. 디지털적으로 제어가능한 C-MOS 스위치(S)에 의한 불연속 스텝의 신호(AS) 레벨을 전자적으로 조정하기 위한 회로장치에 있어서, 상기 C-MOS 스위치(S)의 출력은 회로 장치(R)에 연결되며, 상기 회로 장치(R)는 상기 C-MOS 스위치(S)의 한 스텝 스위칭에 의하여 발생하는 신호(AS)의 변화에 상응하는 신호(A)의 증폭도에 영향을 미치는 증폭기(OP)를 포함하며, 이로써 상기 신호(AS)의 변화에 대한 보상량을 생성하여 상기 회로 장치(R)가 상기 C-MOS 스위치(S)에 의하여 생성된 불연속 스텝을 보상하도록 하며, 상기 회로 장치(R)는 제1의 스위칭 수단(F1,T1,R1)을 포함하여, 상기 C-MOS 스위치(S)에 의하여 발생된 불연속 스텝이 강하하는 경우, 먼저 동일한 크기 및 반대방향으로 상기 불연속 스텝을 보상한 후, 상기 보상량은 지연의 함수(C2,R2)로써 연속적으로 감소하여 그 최초의 값으로 복귀하며, 상기 회로장지(R)는 제2의 스위칭 수단(F2,T2,R4)을 포함하여, 상기 C-MOS 스위치(S)에 의하여 발생된 불연속 스텝이 상승하는 경우, 먼저 동일한 크기 및 반대방향으로 상기 불연속 스텝을 보상한 후, 상기 보상량은 지연의 함수(C3,R3)로써 연속적으로 감소하여 그 최초의 값으로 복귀하도록 하는 것을 특징이로 하는 신호의 전자적 레벨 조정용 회로 장치.
2. 제 1항에 있어서, 상기 연산 증폭기(OP)의 비만전 입력에는 상기 C-MOS 스위치(S)로 부터의 신호가 공급되며, 상기 연산 증폭기(OP)의 출력(O)은 제 1의 저항(RG)를 통하여 반전 입력에 연결되며, 상기 반전 입력은 제 1의 전자스위치(F2)와 직렬로 연결된 제 2의 저항(R4)를 통하여 접지전위에 접속되며, 상기 제 1의 전자스위치(F2)는 휴지 상태에서 도전적으로 바이어스되며, 상기 제 2의 저항(R4)와 상기 제 1의 저항(RG)는 상기 연산 증폭기(OP)가 하나의 스위치 스텝을 증폭하도록 설정되는 것을 특징으로 하는 신호의 전자적 레벨 조정용 회로 장치.
3. 제 2항에 있어서, 바이어스 전압(+)은 제 3의 저항(R3)를 통하여 상기 제 1 전자스위치 (F2)의 제어 전극에 연결되며, 상기 제어 전극은 제 1의 캐패시터(C3)를 통하여 기준 전위에 연결되며, 그리고 상기 제 1의 캐패시터(C3)는 제 2의 스위치(T2)에 의해 브리지될 수 있는 것을 특징으로 하는 신호의 전자적 레벨 조정용 회로 장치.
4. 제 2항에 있어서, 제 2의 저항(R4)와 병렬이며 제 3의 전자스위치(F1)와 직렬인 제 4의 저항(R1)는 접지전위에 연결되며, 상기 제 3의 전자스위치(F1)는 휴지 상태에서고저항을 가지며, 상기 제 3의 전자스위치(F1)는 제 5항의 저항(R2)와 병렬인 제 2의 커패시터(C2)를 통하여 접지전위에 연결되며, 상기 제 3의 전자스위치(F1)의 제어 전극은 제 4의 스위치(T1)에 의하여 상기 제 3의 전자스위치(F1)를 도통 상태로 스위치하는 바이어스 전압(+)과 일시 접속가능한 것을 특징으로 하는 신호의 전자적 레벨 조정용 회로 장치.
5. 제 1항, 제 2항, 제 3항 또는 제 4 항 중의 어느 한 항에 있어서, 시간 소자들(R2,C2,R3,C3)의 시정수는 스위치(S)를 제어하는 증분 발생기(IG)의 연속하는 두 펄스 사이의 시간 간격보다 더 짧게 되도록 선택되는 것을 특징으로 신호의 전자적 레벨 조정용 회로 장치.

Images