KR0141674B1 - Viterbi equalizer in digital coding system - Google Patents

Viterbi equalizer in digital coding system

Info

Publication number
KR0141674B1
KR0141674B1 KR1019930026115A KR930026115A KR0141674B1 KR 0141674 B1 KR0141674 B1 KR 0141674B1 KR 1019930026115 A KR1019930026115 A KR 1019930026115A KR 930026115 A KR930026115 A KR 930026115A KR 0141674 B1 KR0141674 B1 KR 0141674B1
Authority
KR
South Korea
Prior art keywords
phase
viterbi
time
signal
impulse response
Prior art date
Application number
KR1019930026115A
Other languages
Korean (ko)
Other versions
KR950022987A (en
Inventor
임무길
남일현
이준동
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019930026115A priority Critical patent/KR0141674B1/en
Publication of KR950022987A publication Critical patent/KR950022987A/en
Application granted granted Critical
Publication of KR0141674B1 publication Critical patent/KR0141674B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/238—Interfacing the downstream path of the transmission network, e.g. adapting the transmission rate of a video stream to network bandwidth; Processing of multiplex streams
    • H04N21/2383—Channel coding or modulation of digital bit-stream, e.g. QPSK modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

디지탈 복조기의 등화회로에 있어서, 복조를 위한 기준 미드앰블 신호를 발생하고, 상기 기준 미드앰블신호에 의해 I,Q채널로 분리되어 수신되는 채널 데이타의 시간 및 위상을 복구한다. 상기 수신 데이타의 복구된 위상과 정보에 따라 수신데이타의 위상과 시간을 동기화시키고, 상기 시간과 위상에 동기화된 데이타를 상기 기준 미드앰블 신호에 따라 채널 임펄스 응답을 추정하며, 상기 채널 임펄스 응답에 따라 상기 동기화된 수신 데이타를 적응적으로 정합되도록 필터링한다. 상기 출력 데이타를 상기 채널 임펄스 응답 추정에 따라 n 스테이트 비터비를 처리하여 데이타를 추출한다.In an equalization circuit of a digital demodulator, a reference midamble signal for demodulation is generated, and the time and phase of channel data separated and separated into I and Q channels by the reference midamble signal are recovered. Synchronize the phase and time of the received data according to the recovered phase and information of the received data, estimate the channel impulse response according to the time and phase synchronized data according to the reference midamble signal, and according to the channel impulse response Filter the synchronized received data to be adaptively matched. The output data is processed by processing n state Viterbi according to the channel impulse response estimate to extract data.

Description

디지탈 복조기에 있어서 비터비 등화회로Viterbi Equalization Circuit in Digital Demodulator

제 1 도는 종래의 MLSE감지기의 블럭도,1 is a block diagram of a conventional MLSE sensor,

제 2 도는 종래의 GMSK(BbT=0.3)트렐리스 구조도,2 is a structure diagram of a conventional GMSK (BbT = 0.3) trellis,

제 3 도는 본 발명에 따른 블럭도,3 is a block diagram according to the present invention,

제 4 도는 본 발명에 따른 구체 실시 회로도,4 is a specific embodiment circuit diagram according to the present invention,

제 5 도는 본 발명에 따른 16스테이트 GMSK(BbT=0.3) 트렐리스 구조도.5 is a 16 state GMSK (BbT = 0.3) trellis structure diagram according to the present invention.

본 발명은 디지탈 변복조기에 있어서 비터비 등화기(Viterbi Equalizer)에 관한 것으로, 특히 GMSK(Gaussian Prefilltered Minimum Shift Keying)방식으로 변조에 대한 복조에 있어 무선이동통신 채널상에서 나타나는 다중 경로 페이딩 현상으로 인한 성능저하를 개선한 디지탈 복조기에 있어서 비터비 등화회로에 관한 것이다.The present invention relates to a Viterbi Equalizer (DV) in a digital modulation and demodulator, and in particular, a performance degradation due to a multipath fading phenomenon appearing on a wireless mobile communication channel in demodulation against modulation by a GMSK (Gaussian Prefilltered Minimum Shift Keying) method. In a digital demodulator with improved Viterbi equalization circuit.

일반적으로 MLSE방식으로 GMSK(BbT=0.3)신호를 감지하고자 할 때 제2도와 같은 64상태 격자구조(64 State Trellis Diagram)를 사용하여 감지하며, MLSE구현을 위해 비터비 알고리즘을 사용하게 된다. 상기 비터비 알고리즘은 YOSHIDA에 허여된 미국특허 5,113,411호에 상세히 개시하여 있음을 밝혀둔다.In general, when detecting GMSK (BbT = 0.3) signal by MLSE method, it detects using 64 State Trellis Diagram as shown in Figure 2 and uses Viterbi algorithm to implement MLSE. It is noted that the Viterbi algorithm is disclosed in detail in US Pat. No. 5,113,411 to YOSHIDA.

제 1 도는 종래의 MLSE 감지기의 블럭도로서,1 is a block diagram of a conventional MLSE detector,

수신신호 [r(t)]는 곱셈기(103,104)에서 COS WoT와 -SIN WoT를 각각 곱하고, 저역통과필터(LPF1,LPF2)(101,102)를 통과하여 고주파잡음을 제거한 후 MLSE프로세서(105)에서 비터비 알고리즘에 따라 처리하여 데이타를 추출한다.The received signal [r (t)] is multiplied by COS WoT and -SIN WoT in the multipliers 103 and 104, respectively, and passes through the low pass filters (LPF1 and LPF2) 101 and 102 to remove high frequency noise and then beats the beater in the MLSE processor 105. The data is processed according to a non-algorithm.

상기 제 1 도에 따라 실시 원리를 구체적으로 살펴보면,Looking at the embodiment in detail in accordance with FIG. 1,

종래의 MLSE의 실현예를 제1도를 참조하여 상세히 살펴보면, 수신신호 r(t)는 다음①식과 같은 형태를 가진다.Looking at the embodiment of the conventional MLSE in detail with reference to Figure 1, the received signal r (t) has the form as shown in the following equation ①.

위 신호에 대한 MLSE(Maximum Likelihood Sequence Estimation)수신기는 다음의 ②식과 같이 로그 유사도 측정 함수(Log Likelihood Function)을 최대화 시키는 데이타 열을 추정해 낸다.The Maximum Likelihood Sequence Estimation (MLSE) receiver for the above signal estimates the data stream that maximizes the Log Likelihood Function as shown in the following equation.

여기서,로 추정되어 전송된 데이타 열에 따라 상기 ②식을 만족시키는구하는 것은 다음③식과 같이 상관함수값을 최대 화시키는를 구하는 것을 등가적으로 같다.here, Satisfies the above equation according to the transmitted data sequence To maximize the correlation function, Finding is equivalent to

상기 ②식에서 적분 구간(-∞, ∞)는 충분히 많은 데이타를 모두 수신하였을 때만 적용가능하므로 현실적으로 구현이 거의 불가능하기 때문에 상기 J()를 다음④식과 같이 정의하면,In Equation (2), the integration period (-∞, ∞) is applicable only when all of a large amount of data has been received. ) Is defined as

상기 ⑤식과 ⑥식을 사용하면 Jn()를 반복(recursive)적으로 구할 수 있게 된다. 구현상의 알고리즘므로는 비터비 알고리즘으로는 비터비 알고리즘을 사용하며, BbT=0.3인 GMSK방식을 사용하는 GSM 시스템에서는 전송채널의 잔류메모리 길이 L을 L5T구간에 대하여 적용할 수 있으므로 제2도와 같은 격자 구조가 구해진다.Using ⑤ and ⑥, J n ( ) Can be obtained recursively. As the implementation algorithm, the Viterbi algorithm is used as the Viterbi algorithm. In a GSM system using the GMSK method with BbT = 0.3, the residual memory length L of the transmission channel is determined. Since it can be applied to the L5T section, a lattice structure as shown in FIG. 2 is obtained.

즉,의 과거 4심볼을 고려하고, t=nT 에서의 위상기준점의 4가지 경우를 갖게 된다. 따라서 총 상태수는 4 × 24=64 상태가 된다. 여기서 ,CPM신호의 해석을 위하여n은 다음 ⑦식과 같이 정의되므로In other words, Considering the past four symbols of, the phase reference point at t = nT There are four cases of. Therefore, the total number of states is 4 × 2 4 = 64 states. Here, to interpret the CPM signal n is defined as

상기 ⑦식을 ⑤식에 대입하면 다음⑧식의 브랜치 메트릭 계산(Branch Metric Calculation)식이 얻어진다.Substituting Equation (7) into Equation (5) above gives Branch Metric Calculation Equation (8).

이제 제1도에서 수식신호는 다음⑨,⑩식과 같이 정의 되므로Now in Figure 1 the equation signal Is defined as

위 식을 ⑤식에 대입하고 고조파 성분을 없앤후, 기저 대역신호에 대하여 정리하면 다음과 같은 브랜치 메트릭계산식 ⑪식을 얻게 된다.Substituting the above equation into ⑤, eliminating harmonics, and arranging the baseband signal, we obtain the following branch metric formula:

따라서, 제2도의 격자 구조와 위⑪식의 브랜치 메트릭 계산식을 사용하여 비터비 알고리즘을 수행하면 신호를 복조해 낼 수 있다.Therefore, the Viterbi algorithm can be demodulated using the lattice structure of FIG.

그러나 종래는 상기한 바와같이 64상태의 상태도를 사용하여 BbT=0.3 GMSK신호를 감지하는 경우, 128개의 브랜치 천이에 대하여 상기 ⑪식의 브랜치 메트릭을 계산한 후 비터비 알고리즘을 수행하게 되므로 계산량이 매우 많아 실시간 구현이 아주 어렵고, 브랜치 메트릭 메모리, 스테이트 메트릭 메모리 및 특히 패스 히스토리(Path History)메모리의 양이 현저히 증가되는 문제가 있었다.However, conventionally, when detecting the BbT = 0.3 GMSK signal using the state diagram of 64 states as described above, the Viterbi algorithm is performed after calculating the branch metric for 128 branch transitions. There is a problem that the real-time implementation is very difficult, and the amount of branch metric memory, state metric memory, and especially path history memory is significantly increased.

따라서 본 발명의 목적GSM(Global System for Mobile Communication)시스템에서 사용되는 CPM(Continuous Phase Modulation)계열의 변조방식인 GMSK(BbT=0.3) 방식 모뎀의 복조기에서 필요한 등화기로서 최대 유사 순차 평가 알고리즘 수행시 상태수를 현저히 줄인 비터비 등화회로를 제공함에 있다.Therefore, when performing the maximum likelihood sequential evaluation algorithm as an equalizer required in the demodulator of GMSK (BbT = 0.3) type modem which is a modulation method of Continuous Phase Modulation (CPM) series used in the Global System for Mobile Communication (GSM) system It is to provide a Viterbi equalization circuit with a significantly reduced number of states.

이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제3도는 본 발명에 따른 실시회로도로서,3 is a circuit diagram according to the present invention,

수신신호 r(t)를 국부발진기(Lo)에서 발생되는 국부반송파(fo)신호에 의해 믹서(301)에서 믹싱하고, 상기 국부발진기(Lo)에서 발생하는 반송파(fo)를 90°로 지연하는 이상기(303)와,The received signal r (t) is mixed in the mixer 301 by a local carrier (fo) signal generated by the local oscillator (Lo), and the carrier (fo) generated by the local oscillator (Lo) is delayed by 90 °. Ideal phase 303,

상기 이상기(303)의 출력과 수신신호[r(t)]를 믹서(302)에 믹싱한다. 상기 믹서(301,302)의 각 출력을 제1,2 저역통과필터(LPF11,LPF12)를 통해 필터링하고, 이를 제1,2 A/D변환기(A/D1,A/D2)에서 디지탈화시켜 이중 포트 메모리(401)에서 시간 및 위상동기를 맞추고, 상기 시간 및 위상 정보를 복구하며, 적응 정합여파를 하고 채널 임펄스에 응답하여 디지탈 신호처리기(402)에서 비터비로 처리하여 신호를 복조하도록 구성되어 있다.The output of the phase shifter 303 and the received signal r (t) are mixed with the mixer 302. Each output of the mixers 301 and 302 is filtered through the first and second low pass filters LPF11 and LPF12, and digitalized in the first and second A / D converters A / D1 and A / D2. At 401, it is configured to adjust the time and phase synchronization, to recover the time and phase information, to perform adaptive match filtering, and to demodulate the signal by processing with Viterbi in the digital signal processor 402 in response to the channel impulse.

제4도는 제3도의 구체 실시 흐름도로서,4 is a specific embodiment of the flow chart of FIG.

믹서(301,302),제1,2저역통과필터(304,305), 제1,2A/D변환기(A/D1,A/D2)(306,307), 이상기(303)의 구성은 제3도와 동일하고, 시간동기 및 위상동기부(308), 적응정합여파기(310), 시간 및 위상정보 복구부(309), 채널 임펄스 응답 추정부(311), 처리결과를 n스테이트 비터비 처리부(313)에 제공하여 복조된 출력을 얻어낼 수 있다. 이것이 디지탈 신호 처리기(402)에 대응된다. 이때 기준 미드앰블부(312)는 디지탈 신호 처리기(402)내에 메모리형태로 저장되어 있다.The configurations of the mixers 301 and 302, the first and second low pass filters 304 and 305, the first and second A / D converters A / D1 and A / D2 306 and 307, and the phase shifter 303 are the same as those in FIG. The demodulation is provided to the n-state Viterbi processor 313 by providing the synchronization and phase synchronizer 308, the adaptive matched filter 310, the time and phase information recovery unit 309, the channel impulse response estimator 311, and the processing result. Get the output. This corresponds to the digital signal processor 402. At this time, the reference midamble unit 312 is stored in the digital signal processor 402 in the form of a memory.

일반적으로 송신단에서 GMSK 방식으로 변조되어 오는 신호를 수신단에서 QAM(Quadrature Amplitude Modulation)신호로 근사시켜 복조하여도 큰 성능의 저하없이 복조할 수 있음은 주지의 사실이다. 먼저 ,GMSK 변조에 사용되는 위상 천이 함수[φ(t)]는 다음과 같이 정의 할 수 있다.In general, it is well known that even when demodulating the signal modulated by the GMSK method at the transmitting end to a quadrature amplitude modulation (QAM) signal at the receiving end, demodulation can be performed without significant performance degradation. First, the phase shift function [phi (t)] used for GMSK modulation can be defined as follows.

그리고 t=nT 인 순간의 전송심볼을 an이라 하면 GMSK 신호는 상기 φ(t)를 다음 ⑪식과 같이 나타낼 수 있다.If the transmission symbol at the time t = nT is a n , the GMSK signal may represent φ (t) as follows.

위식 S(t)는 다음과 같은 진폭 변조신호로 근사화 시킨 다음 ⑬식 S (t) is approximated by the amplitude modulation signal

와 등가화시킬 수 있다.Can be equivalent to

이 되어 우수번째 심볼로는 ±j가 전송되고, 기수번째 심볼로는 ±1이 송신되고, 펄스p(t)가 사용되는 오프세트 QAM신호로 해석할 수 있다. This can be interpreted as an offset QAM signal in which ± j is transmitted as the even symbol, ± 1 is transmitted as the odd symbol, and pulse p (t) is used.

여기서 p(t)펄스의 경우, 평균 진폭 변조 펄스가 구해지나 수신단에서 실제 검출 수신시에는 수신 GMSK 기저대역신호의 샘플값이 사용되므로 펄스 p(t)함수를 따라 구하여 사용하지는 않게 된다. 따라서 BbT=0.3이고, L=4 인 GSM의 GMSK신호를에 의하여 근사 시키면 제5도와 같은 16스테이트 트렐리스 구조를 얻을 수 있다.In the case of the p (t) pulse, an average amplitude modulated pulse is obtained, but the sample value of the received GMSK baseband signal is used when the actual detection is received at the receiving end. Therefore, the p (t) pulse is not used according to the pulse p (t) function. Therefore, the GMSK signal of GSM with BbT = 0.3 and L = 4 By approximation, the 16 state trellis structure as shown in FIG. 5 can be obtained.

또한, 제5도의 16스테이트 트렐리스 구조를 사용하여 QAM형태로 해석하는 비터비 등화비의 브랜치 메트릭 계산식은 다음⑭식과 같이 구할 수 있다.In addition, the branch metric calculation formula of Viterbi equalization ratio, which is interpreted in QAM form using the 16 state trellis structure of FIG. 5, can be obtained as follows.

즉, GMSK 신호는 ±j, ±1이 전송되어 오는 오프세트 QAM신호로 근사시켜 최대유사도 검출(Maximum Likelihood Detection)을 한후 ±j, ±1심볼 생성과정의 역과정을 거치므로 2진 데이타를 최종적으로 검출할 수 있고, 상기 브랜치 메트릭 계산과정에서 (±j, ±1) 심볼이 사용되므로 해서 아래식(17) 과 같이In other words, GMSK signal is approximated to offset QAM signal that ± j, ± 1 is transmitted to perform maximum likelihood detection and then reverse process of generating ± j, ± 1 symbol. And (± j, ± 1) symbols are used in the branch metric calculation process as shown in Equation (17) below.

계산과정에서 심볼의 대칭성이 나타나므로 계산량을 다시 1/2로 감소시킬 수 있다. 즉, 수신단[r(t)]으로 입력되는 수신신호는 제3,4도의 도시와 같이 제1,2믹서(301,302)국부반송파(fo)의 신호와 믹싱되는데, 제2믹서(302)에서 상기 국부반송파(fo)신호를 이상기(303)에서 90°지연시켜 입력하므로 기저대역의 I,Q채널로 분리되어 출력된다. 이를 제1,2 저역통과필터(304,305), 제1,2 A/D변환기(306,307)를 거쳐 디지탈화되어 이중포트 메모리(401)에 입력된다. 이의 동작관계와 구성은 본건 특허 동일 출원인에 의해 출원된 특허출원 번호 제93-1245호(시분할 다중 통신 채널용 디지탈 복조방법 및 회로)나 제 93-3025호(π/4 차분 직교위상편이편조(DQPSK)신호의 복조기)에서 구체적으로 살펴볼 수 있으므로 더이상의 설명은 생략되어 질 것이다.Since the symmetry of the symbol appears in the calculation process, the calculation amount can be reduced to 1/2 again. That is, the received signal input to the receiver r (t) is mixed with the signals of the local carriers fo of the first and second mixers 301 and 302 as shown in FIGS. 3 and 4, and the second mixer 302 The local carrier (fo) signal is inputted after being delayed by 90 ° from the phase shifter 303 and separated into baseband I and Q channels. This is digitalized through the first and second low pass filters 304 and 305 and the first and second A / D converters 306 and 307 and input to the dual port memory 401. The operation relationship and configuration thereof are described in Patent Application No. 93-1245 (Digital Demodulation Method and Circuit for Time Division Multiple Communication Channels) or 93-3025 (π / 4 Differential Quadrature Phase Shift Keying) DQPSK) demodulator) will be described in detail, so further description will be omitted.

상기 제1,2A/D변환기(306,307)의 출력을 시간동기 및 위상동기부(308)에 입력하면 기준미드앰블부(312)의 출력에 의해 상기 제1,2A/D변환기(306,307)의 출력을 시간 및 위상 정보복구부(309)에서 처리하여 시간동기 및 위상동기부(308)의 동기에 따라 맞춘다. 상기 시간동기 및 위상동기부(308)의 출력을 적응정합여파기(310) 및 채널 임펄스 응답 측정부(311)에 입력하면 기준 미드앰블부(312)의 출력의 의해 채널 임펄스 응답을 측정하여 적응정합여파기(310) 및 n스테이트 비터비 처리부(313)에 입력한다.When the outputs of the first and second A / D converters 306 and 307 are input to the time synchronization and phase synchronizer 308, the outputs of the first and second A / D converters 306 and 307 are output by the output of the reference midamble unit 312. Is processed by the time and phase information recovery unit 309 to match the synchronization of the time synchronization and the phase synchronization unit 308. When the output of the time synchronization and phase synchronization unit 308 is input to the adaptive matching filter 310 and the channel impulse response measurement unit 311, the channel impulse response is measured by the output of the reference midamble unit 312 to perform adaptive matching. Input to the filter 310 and the n-state Viterbi processor 313.

상기 적응정합여파기(310)의 출력을 n 비터비 처리부(313)에 입력하여 제5도와 같은 16 스테이트 GMSK 트렐리스 구조에 따라 처리하여 신호를 복조해 낸다.The output of the adaptive matched filter 310 is input to the n Viterbi processor 313 and processed according to the 16 state GMSK trellis structure as shown in FIG. 5 to demodulate the signal.

상술한 바와 같이 GSM 시스템에 사용되는 BbT=0.3 GMSK 신호에 대하여 16스테이트 비터비 등화기를 유도하므로써, 계산량을 현저히 감소시킬 수 있으며, 이에 따라 실시간 구현이 용시하고, H/W구성에 있어서도 비터비 알고리즘 수행에 필요한 메모리의 양을 현저히 감소시킬 수 있는 잇점이 있다.As described above, by inducing a 16-state Viterbi equalizer for the BbT = 0.3 GMSK signal used in the GSM system, the computational amount can be significantly reduced, thus real-time implementation is possible, and the Viterbi algorithm is also used in the H / W configuration. There is an advantage that can significantly reduce the amount of memory needed to perform.

Claims (1)

I.Q 채널을 분리하는 제1,2 믹서(301,302)와, 제1,2 저역통과필터(304,305), 제 1,2 A/D변환기(306,307)와, 기준미드앰블부(312)와, 시간 및 위상 정보 복구부(309)와, 시간 및 위상동기부(308)와, 채널임펄스 응답 추정부(311)와, 적응정합여파기(310)를 구비한 디지털 복조기의 비터비 등화기에 있어서, 상기 적응 정합여파기(310)의 출력 심볼을 받아 상기 채널 임펄스 응답추정부(311)의 추정에 따라 16스테이트 GMSK 트렐리스 구조에 의해 QAM형태로 하기 ⑭식의 브랜치 메트리식과 같이 구하여 복조하는 N스테이트 비터비 처리부(313)로 구성됨을 특징으로 하는 디지탈 복조기에 있어서 비터비 등화회로.The first and second mixers 301 and 302 for separating the IQ channels, the first and second low pass filters 304 and 305, the first and second A / D converters 306 and 307, the reference midamble part 312, and the time and In the Viterbi equalizer of the digital demodulator including a phase information recovery unit 309, a time and phase synchronization unit 308, a channel impulse response estimator 311, and an adaptive matching filter 310, the adaptive matching The N-state Viterbi, which receives the output symbol of the filter 310 and obtains and demodulates it as a QAM form by the 16-state GMSK trellis structure according to the estimation of the channel impulse response estimator 311, as shown in the following formula: Viterbi equalization circuit in a digital demodulator, characterized in that it comprises a processing unit (313).
KR1019930026115A 1993-12-01 1993-12-01 Viterbi equalizer in digital coding system KR0141674B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930026115A KR0141674B1 (en) 1993-12-01 1993-12-01 Viterbi equalizer in digital coding system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930026115A KR0141674B1 (en) 1993-12-01 1993-12-01 Viterbi equalizer in digital coding system

Publications (2)

Publication Number Publication Date
KR950022987A KR950022987A (en) 1995-07-28
KR0141674B1 true KR0141674B1 (en) 1998-06-15

Family

ID=19369616

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930026115A KR0141674B1 (en) 1993-12-01 1993-12-01 Viterbi equalizer in digital coding system

Country Status (1)

Country Link
KR (1) KR0141674B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100724346B1 (en) * 1999-09-01 2007-06-04 엘지전자 주식회사 Self calibrating demodulator system and method therefor

Also Published As

Publication number Publication date
KR950022987A (en) 1995-07-28

Similar Documents

Publication Publication Date Title
KR100377257B1 (en) Method and apparatus for fine frequency synchronization in multi-carrier demodulation systems
JP2526931B2 (en) PSK signal demodulator
Cowley Phase and frequency estimation for PSK packets: Bounds and algorithms
US6608874B1 (en) Method and apparatus for quadrature multi-pulse modulation of data for spectrally efficient communication
US5588027A (en) Digital demodulating method and circuit for use in a time-division multiple access channel
US6148024A (en) FFT-based multitone DPSK modem
EP3785407B1 (en) Matched filter bank
EP3185500B1 (en) Frequency offset and modulation index estimation in bluetooth low energy, ble, communication devices
JP2008530951A (en) Demodulator and receiver for pre-encoded partial response signals
NO322445B1 (en) Method and apparatus for detecting CPM modulated information symbols
JP3908791B2 (en) Symbol timing recovery network for carrierless amplitude phase (CAP) signals
US6959054B2 (en) Filter bank and receiver for processing continuous phase modulated signals
Schiphorst et al. Bluetooth demodulation algorithms and their performance
KR19990088679A (en) Receiver for a digital transmission system
CN110943956B (en) Signal demodulation method and system for satellite-borne automatic identification system AIS
US6278732B1 (en) Efficient MLSE equalization for quadrature multi-pulse (QMP) signaling
US5504784A (en) Viterbi algorithm decoding method and apparatus
US5550867A (en) Complex angle converter
KR0141674B1 (en) Viterbi equalizer in digital coding system
US7746958B2 (en) Receiver for a wire-free communication system
JP3489493B2 (en) Symbol synchronizer and frequency hopping receiver
RU2308165C1 (en) Device for non-coherent demodulation of frequency-manipulated signals with continuous phase
US7200193B2 (en) Quadrature vestigial sideband digital communications method and system with correlated noise removal
JP3973332B2 (en) Digital modulation / demodulation synchronization system
Shuai et al. Decision-directed estimation of carrier frequency and phase for burst PSK transmission

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 16

EXPY Expiration of term