KR0140114Y1 - Chop on board form - Google Patents
Chop on board form Download PDFInfo
- Publication number
- KR0140114Y1 KR0140114Y1 KR2019930006074U KR930006074U KR0140114Y1 KR 0140114 Y1 KR0140114 Y1 KR 0140114Y1 KR 2019930006074 U KR2019930006074 U KR 2019930006074U KR 930006074 U KR930006074 U KR 930006074U KR 0140114 Y1 KR0140114 Y1 KR 0140114Y1
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- pads
- input
- pad
- liquid crystal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
Abstract
액정 판넬(50)에 칩(51)을 장착할 때 양측에 형성된 입력 패드(56)와 출력 패드(55)의 비 대칭으로 인한 칩(51)의 접속 불량을 방지함과 아울러 다수의 칩(51)을 연결하기 위하여 인터페이스 패턴(52)에 입력 패드(56)와 접속된 와이어(53)를 연결함으로 인한 작업 능률의 저하를 방지하기 위하여, 액정 판넬(50)에 형성되는 입력, 출력 패드(2,55)를 서로 대칭으로 형성함과 아울러 상기한 입력 패드(2)와 출력 패드(55)의 직교 축상에 칩 지지용 패드(3)를 대칭 형성하고 상기한 입력 패드(2)를 대칭되는 패드끼리 연결하며 근접된 다른 칩(51')이 장착되는 패드와 연결하고 상기한 패드에 장착되는 칩(51)의 입력 핀 패드(5')를 대칭 연결하여 구성함으로써 작업 공정을 단순화함과 아울러 칩(51)의 장착 특성을 향상시킬 수 있다.When the chip 51 is mounted on the liquid crystal panel 50, the chip 51 is prevented from being poorly connected due to the asymmetry between the input pad 56 and the output pad 55 formed on both sides, and the plurality of chips 51. Input and output pads (2) formed in the liquid crystal panel (50) in order to prevent a decrease in work efficiency due to the connection of the wires (53) connected to the input pads (56) to the interface pattern (52). , Symmetrically forming the chip support pads 3 on the orthogonal axis of the input pad 2 and the output pad 55, and symmetrically forming the input pad 2. By simplifying the work process by connecting the pads on which the adjacent chips 51 'are connected to each other and the input pin pads 5' of the chip 51 mounted on the pads, they are simplified. The mounting characteristic of 51 can be improved.
Description
제1도는 본 고안이 적용된 액정 표시 장치용 칩 장착 구조의 일 실시예를 도시한 평면도.1 is a plan view showing an embodiment of a chip mounting structure for a liquid crystal display device to which the present invention is applied.
제2도는 본 고안이 적용된 액정 표시 장치용 칩 장착 구조의 다른 실시예를 도시한 평면도.2 is a plan view showing another embodiment of a chip mounting structure for a liquid crystal display device to which the present invention is applied.
제3도는 제2도에 장착되는 칩 패드 연결 상태를 도시한 개략 평면도.3 is a schematic plan view showing a chip pad connection state mounted in FIG.
제4도는 본 고안의 또 다른 실시예를 도시한 부분 확대도.4 is a partially enlarged view showing another embodiment of the present invention.
제5도는 종래 액정 표시 장치용 칩의 장착 구조를 도시한 평면도.5 is a plan view showing a mounting structure of a chip for a conventional liquid crystal display device.
제6도는 제4도에서 칩과 판넬에 형성된 패드의 접착 구조를 도시한 개략 단면도.6 is a schematic cross-sectional view showing an adhesive structure of a pad formed on the chip and panel in FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 패드 2 : 입력 패드1 pad 2 input pad
3 : 칩 지지용 패드 3' : 칩 지지용 핀 패드3: chip support pad 3 ': chip support pin pad
4 : 패드 4 : 핀 패드4: pad 4: pin pad
5 : 입력 패드 5' : 입력 핀 패드5: input pad 5 ': input pin pad
6 : 인터페이스 패턴 6' : 패턴6: interface pattern 6 ': pattern
[산업상의 이용 분야][Industrial use]
본 고안은 칩의 장착 구조에 관한 것으로서, 보다 상세하게는 칩과 판넬에 형성된 패드의 접착 시 패드의 부 대칭성에 의해 발생되는 장착 불량과 판넬에 칩의 장착 후 이웃하는 칩과의 인터페이스를 위해 판넬에 형성된 인터페이스 패턴과 패드를 와이어 본딩해야 함에 따른 작업 능률 저하를 방지할 수 있는 칩의 장착 구조에 관한 것이다.The present invention relates to a mounting structure of a chip, and more particularly, a panel for mounting defects caused by inadequate symmetry of a pad when bonding a pad formed on a chip and a panel and an interface with a neighboring chip after mounting the chip on the panel. The present invention relates to a chip mounting structure capable of preventing a decrease in work efficiency due to wire bonding between an interface pattern formed on the pad and a pad.
[종래의 기술][Prior art]
일반적으로, 평판 표시 장치는 액정 표시 장치(LCD)와 형광 표시관(VFD) 그리고 플라즈마 표시 장치(PDP)와 전계 발광 장치(EL)등으로 구분되는 바, 상기한 액정 표시 장치는 통상 입력된 신호를 제어하는 구동부와, 상기한 구동부에 의해 소정의 표시를 행 하는 표시부 즉, 액정 판넬로 구분된다.In general, a flat panel display is classified into a liquid crystal display (LCD), a fluorescent display tube (VFD), a plasma display device (PDP), an electroluminescent device (EL), and the like. And a display unit that performs predetermined display by the above-described driver, that is, a liquid crystal panel.
여기서, 상기한 구동부와 액정 판넬은 각각 제작되어 연결되는 바, 상기한 연결 공정은 통상 COB(Chip On Board)방식, TAB(Tape Automated Bonding)방식, COG(Chip On Glass)방식이 사용된다.Here, the driving unit and the liquid crystal panel are manufactured and connected to each other, and the connection process is typically a COB (Chip On Board) method, TAB (Tape Automated Bonding) method, or COG (Chip On Glass) method.
물론, 상기한 구동부의 주된 부품은 화소의 제어에 사용되는 드라이버 칩인 바, 상기한 다수의 연결 방식은 상기한 드라이버 칩과 액정 판넬의 연결에 사용되는 방식이다.Of course, the main component of the driver is a driver chip used to control the pixels, and the plurality of connection methods are used to connect the driver chip and the liquid crystal panel.
특히, 상기한 COG방식은 제5도에 도시된 바와 같이 액정 판넬(50)에 직접 드라이버 칩(51)을 장착시키는 방식으로서, 액정 판넬(50)의 일측에 다수의 칩(51)을 연결하는 인터페이스 패턴(52)이 형성되어 있고, 여기서 와이어(53)를 통해 인터페이스 패턴(52)과 연결되고 칩(51)이 안착되는 다수의 패드(54)가 형성되어 있으며, 상기한 패드(54)와 동일한 구조의 핀 패드(미도시)가 형성된 칩(51)이 안착되어 있다.In particular, the COG method is a method in which the driver chip 51 is directly mounted on the liquid crystal panel 50 as shown in FIG. 5, and the plurality of chips 51 are connected to one side of the liquid crystal panel 50. An interface pattern 52 is formed, and a plurality of pads 54 connected to the interface pattern 52 through a wire 53 and on which the chip 51 is seated are formed. The chip 51 in which the pin pad (not shown) of the same structure was formed is mounted.
상기한 패드(54)는 출력 패드(55)와 입력 패드(56)가 서로 비 대칭 형성되어 있다.In the pad 54, the output pad 55 and the input pad 56 are asymmetrical to each other.
여기서, 상기한 칩(51)과 액정 판넬(50)의 패드(54)를 연결하기 위해서는 제6도에 도시된 바와 같이 액정 판넬(50)에 형성된 패드(54)와 칩(51)에 형성된 핀 패드(57)의 사이에 도전성 고무 재질의 컨넥터(58)를 개재시켜 압력(P)을 가함으로써 부착시키게 된다.Here, in order to connect the pad 51 of the chip 51 and the liquid crystal panel 50, the pads 54 formed on the liquid crystal panel 50 and the pins formed on the chip 51 are illustrated in FIG. 6. The pad 57 is attached by applying a pressure P through a connector 58 made of a conductive rubber material.
상기한 바와 같이 액정 판넬(50)에 부착된 칩(51)은 제1도에서와 같이 측부에 위치된 다른 칩(51')과 연결시키기 위하여 와이어(53)로 인터페이스 패턴(52)에 입력 패드(56)를 접속시킴으로써 액정 판넬(50)의 구동이 가능하게 되는 것이다.As described above, the chip 51 attached to the liquid crystal panel 50 is connected to the input pattern on the interface pattern 52 by a wire 53 to connect with another chip 51 'positioned at the side as shown in FIG. By connecting the 56, the liquid crystal panel 50 can be driven.
[고안이 해결하려고 하는 문제점][Problem trying to solve]
그러나, 상기한 바와 같이 액정 판넬(50)에 형성된 패드(54)의 출력 패드(55)와 입력 패드(56)를 비 대칭으로 형성함으로 인하여 상기한 패드(54)와 핀 패드(57)의 접속 시 가하는 압력이 칩(51)의 전면에 균일하게 되지 못하고 패드의 수가 적은 부분에 압력이 가중됨으로써 칩(51)의 접속불량이 발생되는 문제점이 있다.However, as described above, the pad 54 and the pin pad 57 are connected by asymmetrically forming the output pad 55 and the input pad 56 of the pad 54 formed on the liquid crystal panel 50. The pressure applied does not become uniform on the entire surface of the chip 51, and the pressure is increased on a portion where the number of pads is small, which causes a problem of poor connection of the chip 51.
또한, 액정 판넬(50)에 다수의 칩(51)을 접속한 후 상기한 다수의 칩(51)을 서로 연결하기 위하여 인터페이스 패턴(52)과 입력 패드(56)를 와이어(53)를 이용하여 연결함으로써 작업 공정이 추가되어 작업 능률이 저하되는 문제점이 있다.In addition, after the plurality of chips 51 are connected to the liquid crystal panel 50, the interface patterns 52 and the input pads 56 are connected to each other by using the wires 53 to connect the plurality of chips 51 to each other. There is a problem that the work process is added by the connection is reduced work efficiency.
따라서, 본 고안의 목적은 액정 판넬에 칩을 장착할 때 양측에 형성된 입력 패드와 출력 패드의 비 대칭으로 인한 칩의 접속 불량을 방지함과 아울러 다수의 칩을 연결하기 위하여 인터페이스 패턴에 입력 패드와 접속된 와이어를 연결함으로 인한 작업 능률의 저하를 방지할 수 있는 칩 장착 구조를 제공함에 있다.Accordingly, an object of the present invention is to prevent a chip connection defect due to an asymmetry between input pads and output pads formed at both sides when mounting a chip on a liquid crystal panel, and to connect a plurality of chips to an interface pad. It is to provide a chip mounting structure that can prevent the degradation of work efficiency by connecting the connected wire.
[문제점을 해결하기 위한 수단][Means to solve the problem]
상기한 목적을 실현하기 위하여 본 고안은 액정 판넬에 형성되는 입력, 출력 패드를 서로 대칭으로 형성함과 아울러 상기한 입력 패드와 출력 패드의 직교 축상에 칩 지지용 패드를 대칭 형성하고 상기한 입력 패드를 대칭되는 패드끼리 연결하며 근접된 다른 칩이 장착되는 패드와 연결하고 상기한 패드에 장착되는 칩의 입력 핀 패드를 대칭되는 핀 패드끼리 연결하여 구성함을 특징으로 한다.In order to realize the above object, the present invention is to form the input and output pads formed in the liquid crystal panel symmetrically with each other, and to form the symmetrical chip support pads on the orthogonal axes of the input pads and the output pads. It is characterized in that it is configured to connect the pads to be symmetrical and connected with the pad to which the adjacent chip is mounted, and the input pin pad of the chip mounted on the pad is connected to the symmetrical pin pad.
[작용][Action]
판넬에 다수의 칩이 장착되도록 구성된 다수의 패드에 다수의 칩을 장착시키면 서로 대칭된 패드끼리 연결된 입력 패드에 의해 두개가 하나의 입력 단자 역할을 하고 상기한 패드를 인접한 칩의 패드에 각각 연결하여 다수의 칩에 입력 신호가 인가될 수 있게 됨으로써 각 칩들을 연결하는 와이어 본딩 공정이 필요없게 됨으로서 작업 능률이 향상된다.When a plurality of chips are mounted on a plurality of pads configured to mount a plurality of chips on a panel, two paddles act as one input terminal by input pads symmetrically connected to each other, and the pads are connected to pads of adjacent chips, respectively. By allowing input signals to be applied to multiple chips, work efficiency is improved by eliminating the need for a wire bonding process connecting the respective chips.
상기한 칩을 판넬의 패드에 장착시키기 위하여 압력을 가할 때 서로 대칭으로 형성된 입력 패드와 출력 패드 그리고 이들과 직교 축상에서 대칭 형성된 칩 지지용 패드가 칩을 저면에서 평형되게 지지함으로써 칩의 장착이 정확하게 된다.When the pressure is applied to mount the chip on the panel pad, the input pad and the output pad symmetrically formed on each other and the chip support pad symmetrically formed on the orthogonal axis of the chip support the chip in equilibrium at the bottom, so that the chip is accurately mounted. do.
[실시예]EXAMPLE
제1도는 본 고안에 따른 칩 장착 구조의 일 실시예를 도시한 평면도로서, 칩(51)이 장착되는 패드(1)에 출력 패드(55)와 대칭되도록 입력 패드(2)가 형성되어 있고 상기한 입력 패드(2)는 인터페이스 패턴(52)과 와이어(53)로 연결되어 있으며 상기한 와이어(53)는 2개씩 연결되어 있는 입력 패드(2)에 연결되어 있고 상기한 입,출력 패드(2,55)와 직교 축상에 칩 지지용 패드(3)가 대칭 형성되어 있다.1 is a plan view showing an embodiment of a chip mounting structure according to the present invention, in which an input pad 2 is formed to be symmetrical with an output pad 55 on a pad 1 on which a chip 51 is mounted. One input pad 2 is connected to the interface pattern 52 and the wire 53, and the wires 53 are connected to the input pads 2 connected to each other, and the input and output pads 2 are connected to each other. The chip support pad 3 is symmetrically formed on the orthogonal axis at 55.
물론, 상기한 입력 패드(2)를 서로 연결하지 않아도 칩(51)에 형성되는 핀 패드57)를 이에 적합하게 형성하면 동일한 효과를 나타낼 수 있게 된다.Of course, even if the input pads 2 are not connected to each other, if the pin pads 57 formed on the chip 51 are suitably formed, the same effect can be obtained.
상기한 바와 같이 입력 패드(2)와 출력 패드(55) 그리고 칩 지지용 패드(3)가 서로 대칭되게 형성되어 있기 때문에 칩(51)의 장착 시 칩(51)의 위치가 기울어지지 않고 정확히 안착됨으로써 접속 불량이 발생되지 않는다.As described above, since the input pad 2, the output pad 55, and the chip support pad 3 are formed to be symmetrical with each other, when the chip 51 is mounted, the position of the chip 51 does not tilt and is correctly seated. As a result, connection failure does not occur.
또한, 상기 다수의 입력 패드(2)는 2개씩 연결되어 하나의 입력 단자 역할을 하기 때문에 인터페이스 패턴(52)과 와이어(53) 연결 시 각 입력 패드(2)끼리의 정보 이동이 가능해 진다.In addition, since the plurality of input pads 2 are connected to each other to serve as one input terminal, information input between the input pads 2 may be moved between the interface patterns 52 and the wires 53.
제2도는 본 고안에 따른 칩 장착 구조의 다른 실시예를 도시한 평면도로서, 액정 판넬(50)의 일측에 다수의 패드(4)가 형성되어 있고 상기한 패드(4)들은 입력 패드(5)가 인터페이스 패턴(6)에 의해 서로 연결되어 있다.2 is a plan view showing another embodiment of the chip mounting structure according to the present invention, in which a plurality of pads 4 are formed on one side of the liquid crystal panel 50 and the pads 4 are input pads 5. Are connected to each other by an interface pattern 6.
또한, 상기한 각각의 패드(4)는 입력 패드(5)와 출력 패드(55)가 대칭 형성되어 있고 상기한 입력 패드(5)와 출력 패드(55)의 직교 축상으로 칩 지지용 패드(3)가 서로 대칭 형성되어 있으며 상기한 입력 패드(5)는 중심축을 중심으로 대칭 연결되어 있다.In addition, each of the pads 4 has the input pads 5 and the output pads 55 symmetrically formed, and the chip support pads 3 are formed on orthogonal axes of the input pads 5 and the output pads 55. Are symmetrical to each other and the input pads 5 are symmetrically connected about a central axis.
물론, 상기한 패드(4)에 장착되는 칩(51)에는 액정 판넬(50)의 패드(4)에 형성된 입,출력 패드(5,55)와 칩 지지용 패드(3)와 동일하도록 제3도에 도시된 바와 같이 입력(5'), 출력(55'), 칩 지지용 핀 패드(3')가 각각 동일하도록 핀 패드(4')가 형성되어 있으며 상기한 입력 핀 패드(5')는 2개가 하나의 입력 단자 역할을 하도록 서로 연결되어 있다.Of course, the chip 51 mounted on the pad 4 may include a third input and output pad 5 and 55 and a chip support pad 3 formed on the pad 4 of the liquid crystal panel 50. As shown in the figure, the pin pad 4 'is formed such that the input 5', the output 55 ', and the chip support pin pad 3' are the same, and the input pin pad 5 'is described above. The two are connected to each other to serve as one input terminal.
또한, 제4도에 도시된 바와 같이 상기한 입,출력 패드(56,55)는 서로 대칭되지 않게 형성하고 이를 2개씩 연결하여 인터페이스 패턴(6)으로 각 패드끼리 연결하여도 와이어 본딩 공정을 제거할 수 있는 효과는 동일하게 된다.In addition, as shown in FIG. 4, the input and output pads 56 and 55 are not symmetrical to each other and are connected two by two to remove the wire bonding process even when the pads are connected to each other by the interface pattern 6. The effect can be the same.
물론, 상기한 바와 같이 형성된 패드(54)에는 이와 동일 핀 패드(57)가 형성도니 칩(51)이 장착되는 것이다.Of course, the same pin pad 57 is formed on the pad 54 formed as described above, and the chip 51 is mounted.
여기서, 상기한 인터페이스 패턴(6)에는 제1도와 제2도에 도시된 바와 같이 상기한 칩(51)에서 입력 패드(5)를 연결한 패턴(6')과 동일한 부분이 있는 바, 상기한 동일 부분은 신뢰성을 향상시키기 위하여 더블 패턴을 형성하지만 하나만 형성하여도 그 효과는 동일하게 된다.Here, the interface pattern 6 has the same portion as the pattern 6 'connecting the input pads 5 to the chip 51 as shown in FIGS. 1 and 2. The same part forms a double pattern to improve reliability, but the effect is the same even if only one is formed.
상기한 바와 같이 칩(51)과 액정 판넬(50)에 형성된 핀 패드(57)와 패드(4)를 각 대향측끼리 대칭되도록 형성함은 본 실시예에 한정되는 것은 아니고 제1도에 도시된 바와 같이 와이어(53) 본딩을 통해 인터페이스 패턴(52)과 입력 패드(56)을 연결하는 방식에서도 가능하게 된다.As described above, forming the pin pads 57 and the pads 4 formed on the chip 51 and the liquid crystal panel 50 so as to be symmetrical with each other is not limited to the present embodiment, and is illustrated in FIG. As described above, the method of connecting the interface pattern 52 and the input pad 56 through the wire 53 is possible.
상기한 패드(1,4)에 칩(51)을 안착시키고 압착하게 되면 칩(51)이 액정 판넬(50)에 형성된 패드(1,4)에 접속되는 바, 이때 상기한 칩(51)은 입력, 출력, 칩 지지용 패드(5,55,3)에 의해 저면이 균일하게 지지됨으로써 액정 판넬(50)과 칩(51)의 접속 정밀도가 향상되게 된다.When the chip 51 is seated on the pads 1 and 4 and pressed, the chip 51 is connected to the pads 1 and 4 formed on the liquid crystal panel 50. In this case, the chip 51 is Since the bottom is uniformly supported by the input, output, and chip support pads 5, 55, 3, the connection accuracy of the liquid crystal panel 50 and the chip 51 is improved.
물론, 상기한 입력, 출력, 칩 지지용 패드(5,55,3)는 동일 높이로 형성되게 되는 것이다.Of course, the above-described input, output, chip support pads 5, 55, 3 are to be formed at the same height.
상기한 바와 같이 다수의 칩(51)을 패드(4)에 접속하게 되면 각각의 입력 패드(5)를 연결하고 있는 인터페이스 패턴(6)에 의해 각 칩이 연결됨으로써 와이어 본딩 공정이 필요없게 됨과 아울러 칩(51)의 장착에 의해 직접 연결되므로 신뢰성이 향상되게 된다.As described above, when the plurality of chips 51 are connected to the pads 4, the chips are connected by the interface pattern 6 connecting the respective input pads 5, thereby eliminating the need for a wire bonding process. Since the chip 51 is directly connected by mounting, the reliability is improved.
[고안의 효과][Effect of design]
이상과 같이 본 고안은 칩의 저면에 형성된 핀 패드와 액정 판넬에 형성된 패드를 4면이 각 방향으로 대칭되도록 형성하여 칩의 장착 시 균형을 유지함으로써 칩의 장착에 따른 신뢰성을 향상시키고 인터페이스 패턴으로 인출되는 와이어 본딩 공정을 제거하여 작업 공정을 단순화할 수 있는 잇점이 있는 것이다.As described above, the present invention forms pin pads formed on the bottom surface of the chip and pads formed on the liquid crystal panel so that the four surfaces are symmetrical in each direction to maintain balance when the chip is mounted, thereby improving reliability according to the chip mounting and as an interface pattern. The advantage is that the work process can be simplified by eliminating the outgoing wire bonding process.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019930006074U KR0140114Y1 (en) | 1993-04-16 | 1993-04-16 | Chop on board form |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019930006074U KR0140114Y1 (en) | 1993-04-16 | 1993-04-16 | Chop on board form |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940025332U KR940025332U (en) | 1994-11-18 |
| KR0140114Y1 true KR0140114Y1 (en) | 1999-05-01 |
Family
ID=19353785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019930006074U KR0140114Y1 (en) | 1993-04-16 | 1993-04-16 | Chop on board form |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0140114Y1 (en) |
-
1993
- 1993-04-16 KR KR2019930006074U patent/KR0140114Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940025332U (en) | 1994-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6624868B1 (en) | Chip-on-glass (COG) structure liquid crystal display (LCD) | |
| KR20010078177A (en) | Display device | |
| KR102413480B1 (en) | Display apparatus and method of manufacturing the same | |
| US5555116A (en) | Liquid crystal display having adjacent electrode terminals set equal in length | |
| US20030137629A1 (en) | Display device | |
| KR0140114Y1 (en) | Chop on board form | |
| JP2000137239A (en) | Liquid crystal display panel | |
| JPH05107551A (en) | Wiring structure of liquid crystal display panel | |
| KR20020054851A (en) | Liquid Crystal Display Device | |
| JP2760846B2 (en) | Liquid crystal display | |
| US6100957A (en) | Electrode structure of liquid crystal device having two output terminals electrically connected to an electrode | |
| KR100441846B1 (en) | Structure of bending type tape carrier package for preventing external deformation of metal conductive lines | |
| JPH11307902A (en) | Circuit board | |
| KR20000007892A (en) | Panel for lcd | |
| JP3843661B2 (en) | Electro-optical device manufacturing method and electro-optical device inspection method | |
| JP3649050B2 (en) | Junction structure of semiconductor devices | |
| JP2001056479A (en) | Semiconductor device and connection structure thereof | |
| KR200301797Y1 (en) | Electrode pad for tab bonding of liquid crystal display module | |
| CN100363790C (en) | Liquid crystal display and its soft circuit board | |
| US20040090585A1 (en) | Apparatus for inspecting liquid crystal panel | |
| JPH09113562A (en) | Inspecting method for liquid crystal matrix display panel | |
| KR100816302B1 (en) | Liquid crystal display device | |
| JPS60208734A (en) | Liquid crystal display device | |
| KR0132340Y1 (en) | Module structure of lcd | |
| KR100696651B1 (en) | Liquid crystal display module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| LAPS | Lapse due to unpaid annual fee |