KR0138376B1 - 에러 모니터장치 및 방법 - Google Patents

Abstract

본 발명은 디지탈 기록재생 시스템에서 에러 데이타의 비트수를 줄여 프로세서의 부담을 덜어주기 위한 에러 모니터장치 및 방법에 관한 것으로,

어느 일정주기 동안 카운팅한 에러 데이타값을 지수로 변환하여 상기 검출된 에러 데이타의 비트수를 줄여 프로세서로 전송함으로써, 프로세서의 부담을 줄여 시스템의 속도를 빠르게 하기 위한 것이다.

Description

에러 모니터장치 및 방법

제1도는 종래의 에러 모니터장치의 블럭도.

제2도는 종래의 방법에 의한 에러 데이타의 수와 이를 나타내기 위한 비트수와의 관계를 보인 도면.

제3도는 본 발명의 에러 모니터장치의 블럭도.

제4도는 본 발명의 에러 모니터장치의 상세 회로도.

제5도는 본 발명의 구동에 따른 기본 신호의 타이밍도.

제6도는 본 발명에 따른 에러 데이타를 처리하기 위한 신호의 타이밍도.

제7도는 본 발명에 따른 에러 데이타의 수와 이에 따른 출력데이타와의 관계를 보인 도면.

본 발명은 디지탈 기록 재생 시스템에서의 에러를 처리하는 장치에 관한 것으로, 특히 에러 데이타의 비트수를 줄여 프로세서의 부담을 덜어주기 위한 에러 데이타 처리장치 및 방법에 관한 것이다.

종래의 디지탈 기록 및 재생을 하는 장치에 있어서는 에러 모니터방법은 검출하고자 하는 어느 구간에 대해 에러의 수를 카운터가 전부 카운팅하여 이를 프로세서에 공급하는 방식으로 운용되었다.

이는 제1도에 도시한 종래의 에러 데이타 처리장치에 보인 바와 같이 n개의 JK플립플롭으로 구성되는 카운터(11)가 일정구간의 에러의 수를 계수하고 상기 방법에 의해 계수되는 에러의 수에 따른 비트가 제2도에 도시한 에러 데이타의 수와 이를 나타내기 위한 비트수와의 관계에서 보인 바와 같이 출력된다. 이는, 상기 카운터(11)가 입력되는 에러를 상기 에러를 검출하고자 하는 구간 동안 카운팅하고, 에러가 상기 구간 동안 계속 발생된다고 가정하면, 상기 클럭(C₁)에서 클럭(C_n)이 형성되어 출력되고, 이때, 상기 카운팅 가능한 에러의 수는 상기 카운터(11)를 구성하는 JK플립플롭의 수를 n개라할때, 2ⁿ개로 나타난다.

상기 방법에 의한 에러 데이타 처리방법은 프로세서로 전송되는 에러 데이타의 양이 많아 프로세서에 부담을 주게되며, 또한 상기 프로세서가 상기 전송된 에러 데이타를 전부 사용하지 않을 경우에도 불필요한 데이타를 프로세서가 메모리에 저장해야하는 문제점이 있다.

상기 문제점을 해결하기 위하여 본 발명의 에러 모니터장치 및 방법은 어느 일정주기 동안 카운팅한 에러 데이타값을 지수로 변환하여 상기 검출된 에러 데이타의 비트수를 줄여 프로세서로 전송함으로써, 프로세서의 부담을 줄이는 데에 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명의 에러 모니터장치는

발생된 에러 모니터장치의 수를 카운팅하기 위한 에러 카운터,

상기 카운팅된 에러 데이타의 값으로부터 이에 대응하여 하나의 클럭으로 형성되는 제3클럭을 형성하기 위한 클럭 형성수단, 및

상기 제3클럭을 이용하여 에러 데이타의 수를 지수로 변환하고 상기 지수로 변환된 에러 데이타 값을 래치하여 프로세서로 전송하기 위한 에러 검출수단을 구비하고,

에러 데이타 검출방법은

카운팅된 에러 데이타로 부터 제3클럭을 형성하기 위한 제3클럭형성단계 ;

상기 형성된 클럭을 OR게이트 처리하여 가산된 데이타를 형성하기 위한 제4클럭형성단계 ; 및

상기 가산되어 형성된 데이타를 에러 데이타에 대응하는 지수로 변환하기 위한 데이타변환단계를 구비하며,

소정 구간동안에 디지탈 기록재생 시스템에서 모니터된 에러수를 인터페이스를 통해 CPU로 전송해서 에러를 모니터하는 방법은

상기 소정 구간동안 발생된 에러수를 카운트하고 그 카운트 값을 2진수로 발생하는 단계,

상기 발생된 2진수의 카운트 값을 표시할 수 있는 유효자리의 비트수 정보로 변환하고 이 변환된 정보를 2진수로 발생하는 단계, 및

상기 변환된 2진수를 에러 모니터 정보로 상기 CPU에 전송하는 단계를 구비하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조로 하여 본 발명의 에러 모니터장치 및 방법의 일 실시예를 좀 더 상세하게 설명하고자 한다.

제3도는 본 발명의 에러 모니터장치의 블럭도이다.

제4도는 본 발명의 에러 모니터장치의 상세 회로도이다.

제5도는 본 발명의 구동에 따른 기본 신호의 타이밍도이다.

제6도는 본 발명에 따른 에러 데이타를 처리하기 위한 신호의 타이밍도이다.

제7도는 본 발명에 따른 에러 데이타의 수와 이에 따른 출력데이타와의 관계를 보인 도면이다.

상기 제3도 및 제4도에 도시한 본 발명의 에러 모니터장치 처리장치는

카운팅하고자 하는 에러 데이타의 수에 따라 결정되는 n개의 JK플립플롭(제1, 제2, 제3, …, nJK플립플롭(411에서 415))으로 구성되어 발생된 에러 데이타의 수를 카운팅하기 위한 에러 카운터(31,41),

상기 카운터(31,14)에서 카운팅되어 공급되는 에러 데이타를 나타내는 클럭으로부터 좁은 폭을 갖는 하나 씩의 펄스로 형성되는 제3클럭을 형성하기 위한 n개의 D플립플롭{제1, 제2, 제3, …, nD플립플롭(421에서 425)}으로 구성되어 상기 카운팅된 에러 데이타의 값으로부터 제3클럭을 형성하기 위한 클럭형성수단(32,42), 및

상기 제3클럭을 이용하여 에러 데이타의 수를 지수로 변환하고 상기 지수로 변환된 에러 데이타값을 래치하여 프로세서로 전송하기 위한 에러 검출수단(33,45)으로 구성되고,

상기 제5도에 도시한 기본 신호들은

기본 클럭인 제1클럭,

상기 기본 클럭의 2배의 주기를 갖는 제2클럭,

검출하고자 하는 일정 주기를 나타내는 일정구간(T),

상기 주기(T)를 나타내기 위한 동기신호,

상기 제2클럭에 동기되어 에러가 있을 때 하이, 에러가 없을 때 로우로 나타나는 에러신호,

상기 일정구간(T) 동안 카운팅한 에러값을 래치하기 위한 래치신호, 및

상기 일정구간(T) 마다 에러는 새롭게 카운팅하기 위해 상기 카운터(31)를 리셋시키기 위한 리셋신호로 구성된다.

상기 제6도에 도시한 신호들은 본 발명에 따른 에러 데이타를 처리하기 위한 신호로서,

상기 제1JK플립플롭(411)로 부터 형성되는 클럭(C₁),

상기 제2JK플립플롭(412)로 부터 형성되는 클럭(C₂),

상기 제3JK플립플롭(413)로 부터 형성되는 클럭(C₃),

상기 제4JK플립플롭로 부터 형성되는 클럭(C₄),

상기 제n번째의 JK플립플롭(415)로 부터 형성되는 클럭(Cn),

상기 클럭(C₁에서 Cn)의 최초변화(로우에서 하이)를 검출하여 이에 대응하는 좁은 폭을 갖는 하나 식의 펄스로 형성되는 제3클럭은

상기 클럭(C₁)의 최초변화(로우에서 하이)를 검출하여 이에 대응하여 상기 제1D플립플롭(421)에 의해 형성되는 클럭(D₁),

상기 클럭(C₂)의 최초변화를 검출하여 이에 대응하여 상기 제2D플립플롭(422)에 의해 형성되는 클럭(D₂),

상기 클럭(C₃)의 최초변화를 검출하여 이에 대응하여 상기 제3D플립플롭(423)에 의해 형성되는 클럭(D₃),

상기 클럭(C₄)의 최초변화를 검출하여 이에 대응하여 상기 제4D플립플롭에 의해 형성되는 클럭(D₄), 및

상기 클럭(Cn)의 최초변화를 검출하여 이에 대응하여 상기 제n번째의 D플립플롭(425)에 의해 형성되는 클럭(Dn)으로 구성되고,

상기 클럭(D₁)에서 클럭(Dn)을 가산하여 형성되는 제4클럭(D_1+2...n),

상기 카운터(41)에서 카운팅한 에러의 수를 나타내는 클럭(E), 및

상기 클럭 형성수단(32)에서 카운팅한 에러의 값이 상기 에러 검출수단(33)에 의해 최종 출력되는 클럭(M)으로 구성된다.

상기 구성에 따른 본 발명의 에러 모니터장치의 구동은

상기 카운터(41)가 입력되는 에러를 상기 제2클럭을 기준으로 에러를 검출하고자 하는 구간(T)동안 카운팅하고, 에러가 구간(T)동안 계속 발생된다고 가정하면, 상기 제4도에 도시한 클럭(C₁)에서 클럭(Cn)이 형성되어 출력된다. 이때 상기 카운팅 가능한 에러의 수는 상기 카운터(41)를 구성하는 JK플립플롭의 수를 n개라 할때, 2ⁿ로 나타난다. 상기 방법에 의해 형성되는 클럭(C₁에서 Cn)이 상기 클럭 형성수단(32)로 입력되고 상기 클럭 형성수단(32)은 입력된 클럭(C₁에서 Cn)로부터 상기 제6도에 도시한 제3클럭(클럭(D₁에서 Dn)을 형성한다. 상기 형성된 제3클럭(D₁에서 Dn)은 클럭(C₁에서 Cn)에 대응하여 클럭의 주기가 짧게 형성되는 클럭으로서, 이는 상기 클럭(C₁에서 Cn)을 지수로 변환 시, 클럭(C₁에서 Cn)이 형성될 때 소정의 시간동안 지연되어 형성되는 문제점을 해결하기 위한 것이다. 상기 형성된 제3클럭(D₁에서 Dn)들은 OR게이트(34)를 통해 상기 제4클럭(D_1+2...n)으로 형성되어 출력되고, 상기 에러 검출수단(33)은 제4클럭(D_1+2...n)을 이용하여 에러 데이타의 수를 카운팅하고, 카운팅한 값을 래치하여 프로세서로 전송하는 방법으로 구동되고 상기 D플립플롭의 수는 검출하고자 하는 에러 데이타의 수를 N이라 할때 log₂ ^N+1개로 구성된다.

상기 구성된 에러 모니터장치에 따른 본 발명의 에러 모니터방법은 상기 데이타 카운팅단계에서 상기 카운터(31)에 의해 지정된 구간동안 발생되는 에러 데이타의 수를 카운팅하고 상기 제3클럭형성단계에서는 상기 카운팅한 에러 데이타를 원할하게 처리하기 위해 에러 데이타를 나타내는 클럭과 발생되는 시점은 동일하고 클럭의 폭이 작게 형성되는 제3클럭을 형성한다. 상기 형성된 제3클럭을 제4클럭형성단계에서 OR게이트(34)를 이용하여 가산된 데이타로 변환하고 상기 에러 데이타 변환단계에서는 상기 가산되어 형성된 데이타를 에러 데이타에 대응하는 지수로 변환하여 출력하는 방법으로 검출한다.

상기 방법으로 소정 구간동안에 디지탈 기록재생 시스템에서 모니터된 에러수를 인터페이스를 통해 CPU로 전송해서 에러를 모니터하는 방법은

상기 소정 구간동안 발생된 에러수를 카운트하고 그 카운트 값을 2진수로 발생하는 단계 ;

상기 발생된 2진수의 카운트 값을 표시할 수 있는 유효자리의 비트수 정보로 변환하고 이 변환된 정보를 2진수로 발생하는 단계 ; 및

상기 변환된 2진수를 에러 모니터 정보로 상기 CPU에 전송하는 단계를 구비하여,

상기 소정 구간동안 발생된 에러수를 카운트하고 그 카운트 값을 2진수로 발생하는 단계에서 형성되는 2진수의 카운트 값은 이를 표시할 수 있는 유효자리의 비트수 정보로 변환되어 이 변환된 정보가 다시 2진수로 변환되고, 상기 방법에 의해 변환된 2진수가 에러 모니터 정보로 상기 CPU에 전송하는 방법으로 모니터된 에러 데이타가 CPU로 전송된다.

상기 방법에 의해 형성되는 데이타 값은 다음의 식으로 나타내어 진다.

클럭(D_1+2...n) = 클럭(D₁) + 클럭(D₂) + 클럭(D₃) + …… + 클럭(Dn)

T-1

클럭(D_n) = C_n

상기 방법에 의해 검출되는 에러 데이타는 상기 제7도에 도시한 바와 같이 종래의 방법에 의하면 3비트가 소요되는 데 반해 본 발명에 다른 에러 데이타의 표현은 2비트가 , 7비트에 해당되는 에러 데이타는 3비트로 12비트에 해당되는 에러 데이타는 4비트로 표현이 가능하고, 이는 지수함수적으로 증가함을 알 수 있다. 즉 카운팅할 최대의 에러 데이타의 수를 N이라 하고, 본 발명에서 검출하고자 하는 에러검출값을 X라 하면, N과 X와의 관계는 다음식으로 나타내어진다.

(예로, 상기 에러검출값을 4비트의 값이라고 하면)

(N = 0 일때) N = X

(N ≠ 0 일때) 2^X-1≤ N 2^X

따라서, 본 발명의 에러 데이타 처리장치는 어느 일정주기동안 카운팅한 에러 데이타값을 지수로 변환하여 상기 검출된 에러 데이타의 비트수를 줄여 프로세서로 전송하여 프로세서의 부담을 줄임으로써, 시스템의 속도를 빠르게 하는 현저한 효과가 있다.

Claims (8)

1. 발생된 에러 데이타의 수를 카운팅하기 위한 에러 카운터 ;

   상기 카운팅된 에러 데이타의 값으로부터 이에 대응하는 하나의 클럭으로 형성되는 제3클럭을 형성하기 위한 클럭 형성수단 ; 및

   상기 제3클럭을 이용하여 에러 데이타의 수를 지수로 변환하고 상기 지수로 변환된 에러 데이타 값을 래치하여 프로세서로 전송하기 위한 에러 검출수단을 구비하는 것을 특징으로 하는 에러 모니터장치.
2. 제1항에 있어서, 상기 클럭 형성수단은

   수개의 D플립플롭을 구비하는 것을 특징으로 하는 에러 모니터장치.
3. 제2항에 있어서, 상기 D플립플롭은

   검출하고자 하는 에러 데이타의 수를 N이라 할때,

   log₂ ^N+1로 구성되는 것을 특징으로 하는 에러 모니터장치.
4. 발생된 에러 데이타의 수를 카운팅하기 위한 에러 카운터 ; 상기 카운팅된 에러 데이타의 값으로부터 이에 대응하는 하나의 클럭으로 형성되는 제3클럭을 형성하기 위한 클럭 형성수단 ; 및 상기 제3클럭을 이용하여 에러 데이타의 수를 지수로 변환하고 상기 지수로 변환된 에러 데이타 값을 래치하여 프로세서로 전송하기 위한 에러 검출수단을 구비하는 에러 모니터장치에 있어서,

   에러 데이타를 카운팅하는 데이타 카운팅단계 ;

   카운팅된 에러 데이타로부터 제3클럭을 형성하기 위한 제3클럭형성단계 ;

   상기 형성된 클럭을 OR게이트 처리하여 가산된 데이타를 나타내는 제4클럭을 형성하기 위한 제4클럭형성단계 ; 및

   상기 가산되어 형성된 데이타를 에러 데이타에 대응하는 지수로 변환가기 위한 데이타변환단계를 구비하는 것을 특징으로 하는 에러 모니터방법.
5. 제4항에 있어서,

   상기 제3클럭단계에서 형성되는 제3클럭은

   상기 카운팅된 에러 데이타를 나타내는 클럭과 발생되는 시점은 동일하고 클럭의 폭이 작게 형성되는 것을 특징으로 하는 에러 모니터방법.
6. 제4항에 있어서,

   상기 제4클럭형성단계에서 형성되는 제4클럭은

   아래의 식으로 나타나는 것을 특징으로 하는 에러 모니터방법.

   제3클럭(D_1+2...n) = 클럭(D₁) + 클럭(D₂) + 클럭(D₃) + …… + 클럭(Dn)

   T-1

   클럭(D_n) = C_n
7. 제4항 내지 제6항 중 한항에 있어서,

   상기 방법에 의한 에러 데이타의 검출은

   카운팅할 최대의 에러 데이타의 수를 N이라 하고, 검출 하고자 하는 에러검출값을 X라 할때, N과 X와의 관계는 아래 식으로 나타나는 것을 특징으로 하는 에러 모니터방법.

   (예로, 상기 에러검출값이 4비트의 값을 갖는 경우)

   (N = 0 일때) N = X

   (N ≠ 0 일때) 2^X-1≤ N 2^X
8. 소정 구간동안에 디지탈 기록재생 시스템에서 모니터된 에러수를 인터페이스를 통해 CPU로 전송해서 에러를 모니터하는 방법에 있어서,

   상기 소정 구간동안 발생된 에러수를 카운트하고 그 카운트 값을 2진수로 발생하는 단계 ;

   상기 발생된 2진수의 카운트 값을 표시할 수 있는 유효자리의 비트수 정보로 변환하고 이 변환된 정보를 2진수로 발생하는 단계 ; 및

   상기 변환된 2진수를 에러 모니터 정보로 상기 CPU에 전송하는 단계를 구비하는 것을 특징으로 하는 디지탈 기록재생 시스템의 에러 모니터 방법.