KR0137811B1 - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법Info
- Publication number
- KR0137811B1 KR0137811B1 KR1019940039092A KR19940039092A KR0137811B1 KR 0137811 B1 KR0137811 B1 KR 0137811B1 KR 1019940039092 A KR1019940039092 A KR 1019940039092A KR 19940039092 A KR19940039092 A KR 19940039092A KR 0137811 B1 KR0137811 B1 KR 0137811B1
- Authority
- KR
- South Korea
- Prior art keywords
- phenomenon
- channel
- trench
- punch
- oxide film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 125000006850 spacer group Chemical group 0.000 claims abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 6
- 230000004888 barrier function Effects 0.000 abstract description 5
- 230000002411 adverse Effects 0.000 abstract description 2
- 239000000969 carrier Substances 0.000 abstract description 2
- 230000007423 decrease Effects 0.000 abstract 1
- 230000006866 deterioration Effects 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 단채널 현상을 방지하기 위한 반도체 소자의 제조방법에 관한 것으로, 특히 접합부의 채널 영역을 스페이서로 격리시키어 단채널 현상을 억제하는 방법에 관한 것이다.
소자의 유효 채널의 길이가 1μm 이하로 감소함에 따르는 핫 캐리어 현상 및 펀치쓰루등과 같은 단채널 현상을 방지하기 위하여 기판 도핑 또는 LDD 등의 방법을 이용하였지만 핫캐리어에 의한 문턱 전압의 불안정과 디바이스의 펀치 쓰루등의 손상은 여전히 상존하고 있어, 소자의 특성 및 신뢰성에 악영향을 미치게 되어서 기판 도핑방법보다 개선된 단채널 현상을 방지할 수 있는 방법의 개발이 요구되었다.
따라서 본 발명은 채널 영역이 좁아짐으로 인한 핫 캐리어와 단채널 현상을 방지하기 위하여, 채널 영역에 트렌치를 형성하여, 그 내부에 산화막을 접합이 이루어지는 깊이 정도로 형성함으로써, 채널과 접합 부분까지 격리를 이루게 되고, 이로 인한 핫캐리어, 펀치 쓰루 및 드레인 유기 장벽 저하등의 문제점을 해결할 수 있으며 향후, 0.25μm 설계 규칙에서도 제작이 용이하다.
Description
제1도는 종래의 방법에 따른 반도체 소자의 단면도.
제2도 내지 제7도 본 발명에 따른 단채널 현상의 방지를 위한 반도체 소자의 단면도.
*도면의 주요부분에 대한 부호의 설명*
1:반도체 기판2:웰
3:필드 산화막4:게이트 산화막
5,11:폴리 실리콘6:접합층
7:게이트 스페이서8:포토레지스트
9:산화막9':트렌치 스페이서
12:채널 영역
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 접합부의 채널 영역을 격리시켜 단채널 현상을 억제하는 반도체 소자의 제조방법에 관한 것이다.
최근 점점 경박단소형화되는 반도체 기술의 추세에 따라 단위 소자의 소어스와 드레인간의 거리인 채널간격이 1μm 이하로 감소하고 있다. 이에 따라 소오스에서 드레인으로의 채널상의 전위가 높아져 단위 MOS의 채널에 강한 전계가 걸리게 됨으로써, Electricfield=Voltage/Length의 식에 의해 강한 전계내의 전자들은 높은 에너지를 갖게 된다. 이와 같이 높은 에너지 준위를 갖는 전자를 핫 캐리어라 하고 있다. 이러한 핫 캐리어 전자들은 게이트 산화막내로 진입하여 문턱 전압을 불안정하게 하고, 드레인 전압의 증가함으로 인한 드레인 공핍 영역이 증대되어 소오스와 본체간의 포텐셜 에너지 장벽이 감소하여 소오스와 본체간에 과도한 전류가 흐르게되는 심각한 펀치-쓰루(punch-through) 문제를 야기시켜 디바이스에 치명적인 손상을 입히게 된다. 또한 드레인 유기 장벽이 감소하는 현상이 발생된다. 따라서 이러한 문제점을 보완하기 위하여 종래에는 반도체기판(1)에 기판 도핑을 이룬 후, 웰(2)을 형성하고, 필드 산화막(3)을 제조한 다음 게이트 산화막(4) 및 폴리실리콘을 차례로 적층하여 게이트 전극(5)을 형성하고, 접합층(6)을 형성하여 기본 전극을 구성하였다.
그러나, 이러한 종래의 구조를 수행함에도 불구하고, 핫캐리어에 의한 문턱전압의 불안정과 디바이스의 펀치 쓰루등의 손상은 여전히 상존하고 있어, 소자의 특성 및 신뢰성에 악영향을 미치게 되어서 기판 도핑방법 보다 개선된 단채널 현상을 방지할 수 있는 방법의 개발이 요구되었다.
따라서, 본 발명은 채널길이가 1μm 이하에서도 문턱 전압의 불안정과 펀치 쓰루와 같은 단채널 현상을 방지할 수 있는 반도체 소자의 제조방법을 제공하는 것을 목적으로 한다.
상기한 본 발명의 목적을 달성하기 위하여, 단채널 현상을 방지하기 위한 반도체 소자의 제조방법에 있어서, 반도체 기판 상부에 웰과 필드 산화막을 제조하는 단계와, 트렌치를 형성하는 단계와, 산화막을 도포한 후 식각에 의하여 트렌치 내부에 스페이서를 제조하는 단계와, 폴리 실리콘으로 트렌치 내부를 충진하는 단계 및 게이트 전극과 접합 영역을 형성하는 단계로 이루어지는 것을 특징으로 한다.
이하, 첨부한 도면에 의거하여 본 발명을 자세히 설명하면 다음과 같다.
제2도 내지 제7도는 본 발명에 따른 단채널 현상을 방지하기 위한 반도체 소자의 제조방법을 나타낸 단면도이다.
먼저, 제2도에서 나타낸 바와 같이, 반도체 기판(1) 상부에 종래와 동일하게 기판과 반대극으로 도핑된 웰(2)을 형성한 다음, 소자 분리를 목적으로 한 필드 산화막(3)을 제조한 후에, 채널이 형성될 부분 즉, 게이트 전극 폭 만큼의 트렌치를 형성하기 위하여 사진 식각 공정에 의한 포토레지스트(8) 마스크를 제조한다.
그후, 제3도에서와 같이 상기의 포토레지스트(8)를 마스크로 하여 트렌티 웰을 형성한 다음, 포토레지스트(8)를 제거한다. 그리고 나서, 접합층과 채널 영역간의 격리를 목적으로 한 산화막(9)을 트렌치 내부 영역과 반도체 기판 전면에 LPCVD에 의하여 증착한다.
다음으로, 상기 산화막(9)을 이방성 식각법에 의하여 기판 상부와 트렌치의 오목부 하단의 산화막을 제거한 후, 제4도에 도시된 바와 같이 A만큼 즉, 채널이 이루어지는 부분 이하로 스페이서(9')를 형성한다.
그리고 나서, 제5도에서와 같이, 상기 식각된 트렌치 영역을 충진하기 위하여 폴리 실리콘(11)을 증착한다.
그후 제6도에서와 같이, 상기 폴리 실리콘(11) 블랭킷 식각 방법으로 기판(1) 상부까지 식각함으로써, 트렌치 내부 영역을 폴리 실리콘(11)으로 충진하게 된다.
다음으로 종래의 방법과 동일하게 게이트 산화막(4) 증착 후, 게이트 전극 및 게이트 측벽 스페이서(7) 접합층(6)을 제7도에서와 같이 형성함으로써, 채널이 이루어지는 영역의 하단부에 산화막 스페이서(9')를 제조함으로써 단채널시 핫캐리어의 장벽으로 채널 영역(12)부를 확장하게 된다.
이상에서 상세히 설명한 바와 같이, 채널 영역이 좁아짐으로 인한 핫캐리어와 단채널 현상을 방지하기 위하여, 채널 영역에 트렌치를 형성하여, 그 내부에 산화막을 접합이 이루어지는 깊이 정도로 형성함으로써, 채널과 접합 부분까지 격리를 이루고, 채널 영역부를 확장함으로써 핫 캐리어, 펀치 쓰루 및 드레인 유기 장벽 저하 등의 문제점을 해결할 수 있으며 향후, 0.25μm 설계 규칙에서도 제작이 용이하다.
Claims (5)
- 단채널 현상을 방지하기 위한 반도체 소자의 제조방법에 있어서, 반도체 기판 상부에 웰과 필드 산화막을 제조하는 단계와, 트렌치를 형성하는 단계와, 산화막을 도포한 후 식각에 의하여 트렌치 내부에 스페이서를 제조하는 단계와, 폴리 실리콘으로 트렌치 내부를 충진하는 단계 및 게이트 전극과 접합 영역을 형성하는 단계로 이루어지는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 트렌치 폭의 크기는 채널의 간의 거리인 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항 또는 제2항에 있어서, 트렌치 내부의 산화막 스페이서는 트렌치 양 측벽에 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제3항에 있어서, 상기 스페이서의 상단이 접합층이 하단이 깊이 정도가 되게 하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 폴리 실리콘으로 트렌치 내부를 충진하는 단계에서 폴리 실리콘을 도포한 후, 블랭킷 식각에 의하여 충진함을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940039092A KR0137811B1 (ko) | 1994-12-30 | 1994-12-30 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940039092A KR0137811B1 (ko) | 1994-12-30 | 1994-12-30 | 반도체 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960026479A KR960026479A (ko) | 1996-07-22 |
| KR0137811B1 true KR0137811B1 (ko) | 1998-06-01 |
Family
ID=19405270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940039092A KR0137811B1 (ko) | 1994-12-30 | 1994-12-30 | 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0137811B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100668856B1 (ko) * | 2005-06-30 | 2007-01-16 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100682198B1 (ko) * | 2005-06-30 | 2007-02-12 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000065719A (ko) * | 1999-04-08 | 2000-11-15 | 김영환 | 반도체 소자 및 그 제조방법 |
| KR100510495B1 (ko) * | 2002-10-25 | 2005-08-26 | 삼성전자주식회사 | 분리된 펀치쓰루 방지막을 갖는 집적회로 트랜지스터 및그 형성방법 |
-
1994
- 1994-12-30 KR KR1019940039092A patent/KR0137811B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100668856B1 (ko) * | 2005-06-30 | 2007-01-16 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100682198B1 (ko) * | 2005-06-30 | 2007-02-12 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US7300848B2 (en) | 2005-06-30 | 2007-11-27 | Hynix Semiconductor Inc. | Semiconductor device having a recess gate for improved reliability |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960026479A (ko) | 1996-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5943575A (en) | Method of forming semiconductor device | |
| US5364807A (en) | Method for fabricating LDD transitor utilizing halo implant | |
| KR100636680B1 (ko) | 리세스 게이트 및 비대칭 불순물영역을 갖는 반도체소자 및그 제조방법 | |
| US8889518B2 (en) | LDMOS transistor with asymmetric spacer as gate | |
| US7883971B2 (en) | Gate structure in a trench region of a semiconductor device and method for manufacturing the same | |
| KR100277911B1 (ko) | 반도체소자 제조방법 | |
| KR20080009987A (ko) | 반도체 소자의 제조 방법 | |
| KR0137811B1 (ko) | 반도체 소자의 제조방법 | |
| US10692992B2 (en) | Semiconductor device and fabrication method thereof | |
| KR100886708B1 (ko) | Ｓｏｉ 소자 및 그의 제조방법 | |
| JP4519442B2 (ja) | Ｍｏｓトランジスター及びその製造方法 | |
| KR101212268B1 (ko) | 고전압 반도체 소자 및 그 제조방법 | |
| US6150219A (en) | Method for fabricating a high bias device | |
| KR20070013519A (ko) | 트랜지스터 및 그 형성방법 | |
| KR0155536B1 (ko) | BiCMOS 소자의 제조방법 | |
| KR100796502B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100390907B1 (ko) | 반도체 소자의 제조방법 | |
| US20070020862A1 (en) | Semiconductor device and method of fabricating the same | |
| KR100226770B1 (ko) | 반도체 소자의 제조방법 | |
| KR100263710B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR940011096B1 (ko) | 반도체장치의 소자분리방법 | |
| KR0156157B1 (ko) | 반도체 소자 제조방법 | |
| KR100464535B1 (ko) | 반도체소자의 트랜지스터 형성 방법 | |
| KR20010047658A (ko) | 반도체소자 및 그의 제조방법 | |
| KR100205344B1 (ko) | 반도체소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050124 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |