KR0135967B1 - Integrated circuit - Google Patents

Integrated circuit

Info

Publication number
KR0135967B1
KR0135967B1 KR1019900016092A KR900016092A KR0135967B1 KR 0135967 B1 KR0135967 B1 KR 0135967B1 KR 1019900016092 A KR1019900016092 A KR 1019900016092A KR 900016092 A KR900016092 A KR 900016092A KR 0135967 B1 KR0135967 B1 KR 0135967B1
Authority
KR
South Korea
Prior art keywords
circuit
mos transistor
output
voltage
drain
Prior art date
Application number
KR1019900016092A
Other languages
Korean (ko)
Other versions
KR910008531A (en
Inventor
히데아끼 요꼬우찌
Original Assignee
야마무라 가쓰미
세이꼬오 에뿌손 가부시기 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마무라 가쓰미, 세이꼬오 에뿌손 가부시기 가이샤 filed Critical 야마무라 가쓰미
Publication of KR910008531A publication Critical patent/KR910008531A/en
Application granted granted Critical
Publication of KR0135967B1 publication Critical patent/KR0135967B1/en

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

본원발명은 정전압회로를 포함하여 시계용 집적회로등 저소비 전력이 요구되는 집적회로에 관한 것이다.The present invention relates to an integrated circuit that requires low power consumption, such as a clock integrated circuit including a constant voltage circuit.

기준전압 발생회로의 출력신호를 기준신호로서 입력하고 귀환 증폭회로의 출력을 부귀환신호로서 입력하는 차동증폭회로 및 차동증폭회로의 출력에 따라 구동되는 모노채널출력드라이버를 구비하는 정전압회로와 이 정전압회로의 출력에 접속된 회로부하와 이 회로부하에 병렬 접속되어 중부하가 일정한 주파수로 구동될 때에 구동되는 MOS트랜지스터등을 구비하는 것이다.A constant voltage circuit comprising a differential amplifier circuit for inputting the output signal of the reference voltage generating circuit as a reference signal and the output of the feedback amplifier circuit as a negative feedback signal, and a monochannel output driver driven according to the output of the differential amplifier circuit. A circuit load connected to the output of the circuit and a MOS transistor or the like connected in parallel with the circuit load and driven when the heavy load is driven at a constant frequency are provided.

Description

집적회로Integrated circuit

제1도는 본 발명의 한 실시예에 관한 1C의 회로도.1 is a circuit diagram of 1C according to one embodiment of the present invention.

제2도는 제1도의 정전압회로의 회로도.2 is a circuit diagram of the constant voltage circuit of FIG.

제3도 및 제4도는 제2도의 회로의 동작을 나타낸 타이밍 챠아트.3 and 4 are timing charts showing the operation of the circuit of FIG.

제5도는 본 발명의 다른 실시예에 관한 정전압회로의 회로도.5 is a circuit diagram of a constant voltage circuit according to another embodiment of the present invention.

제6도는 종래의 정전압회로의 회로도.6 is a circuit diagram of a conventional constant voltage circuit.

제7도, 제8도 및 제9도는 제6도의 회로의 동작을 나타낸 타이밍 챠아트.7, 8 and 9 are timing charts showing the operation of the circuit of FIG.

* 도면의 주요부분의 부호의 설명* Explanation of the symbols of the main parts of the drawings

1 : 중부하 제어레지스터22 : 정전압회로1: Heavy load control register 22: Constant voltage circuit

28 : 모노채널 출력드라이버32 : 회로부하28: mono channel output driver 32: circuit load

34 : P 채널 MOS 출력드라이버34: P channel MOS output driver

본 발명은 정전압회로를 포함하여, 시계용 직접회로(integrated Circuit : 이하 1C이라 한다)등 저소비전력이 요구되는 1C에 관한 것이다.The present invention relates to a 1C that requires low power consumption, such as an integrated circuit for a clock (hereinafter referred to as 1C), including a constant voltage circuit.

제6도는 종래의 1C의 정전압회로의 한예를 나타낸 회로도이다. 도해한바와 같이 종래의 정전압회로는 기준전압 발생회로(24), 차동증폭회로(26), 모노채널출력드라이버(28) 및 부귀환증폭부(30)로 구성되어 있다.6 is a circuit diagram showing an example of a conventional 1C constant voltage circuit. As illustrated, the conventional constant voltage circuit includes a reference voltage generator 24, a differential amplifier circuit 26, a mono channel output driver 28, and a negative feedback amplifier 30.

기준전압발생회로(24)는 디프레션(depression)형 P채널 MOS트랜지스터(50), 인핸스먼트(enhancement)형 P 채널 MOS 트랜지스터(54),(56)으로 구성되어 있다. 또, 차동증폭회로(26)는 인핸스먼트형 P채널 MOS 트랜지스터(58),(60),(62) 및 인핸스컨트형 N 채널 MOS 트랜지스터(64),(66)으로 구성되어 있다.The reference voltage generating circuit 24 is composed of a depression type P channel MOS transistor 50 and an enhancement type P channel MOS transistor 54 and 56. The differential amplifier circuit 26 includes enhancement P-channel MOS transistors 58, 60 and 62 and enhancement N-channel MOS transistors 64 and 66.

모노채널출력드라이버(28)는 인핸스먼트형 N 채널 MOS 트랜지스터(68)로 구성되어 있다.The monochannel output driver 28 is composed of an enhancement N-channel MOS transistor 68.

부귀환증폭부(30)는 회로부하(32)에 병렬 접속된 저항(70),(72)으로 구성되어 있고, 저항(70)과 (72)의 접속점은 P 채널 MOS트랜지스터(62)의 게이트에 접속되어 있다.The negative feedback amplifier 30 is composed of resistors 70 and 72 connected in parallel to the circuit load 32, and the connection points of the resistors 70 and 72 are gates of the P-channel MOS transistor 62. Is connected to.

기준전압 발생회로(24)에 있어서 디프레션형 P 채널 MOS트랜지스터(50)와 인핸스먼트형 P 채널 MOS 트랜지스터(52)의 트랜지스터사이즈가 같고, 또한 인핸스먼트형 N채널 MOS트랜지스터(54)와 (56)의 트랜지스터사이즈가 같을 경우에는, P 채널 MOS트랜지스터(52)와 P 채널 MOS 트랜지스터(50)의 역치전압(threshold voltage)의 차전압이 VDD를 기준으로 한 일정전압으로 되는 기준전압(25)으로서 출력된다.In the reference voltage generating circuit 24, the transistor sizes of the depression type P channel MOS transistor 50 and the enhancement type P channel MOS transistor 52 are the same, and the enhancement type N channel MOS transistors 54 and 56 are also provided. When the transistor sizes are the same, the output voltage is a reference voltage 25 such that the difference voltage between the threshold voltages of the P-channel MOS transistor 52 and the P-channel MOS transistor 50 becomes a constant voltage based on VDD. do.

이 기준전압(25)은 차동증폭회로(26)의 비반전 입력인 P 채널 MOS트랜지스터(60)의 게이트에 입력된다. 그리고 모노채널출력드라이버(28)의 드레인(29)으로부터의 출력이 분할저항(70),(72)을 개재하여 차동증폭회로(26)의 반전입력인 P 채널 MOS 트랜지스터(62)의 게이트에 부귀환 입력됨에 따라 모노채널출력드라이버(28)의 드레인으로부터 정전압이 출력되어, 회로부하(32)에 공급되어 있다.This reference voltage 25 is input to the gate of the P-channel MOS transistor 60 which is the non-inverting input of the differential amplifier circuit 26. The output from the drain 29 of the monochannel output driver 28 is negatively connected to the gate of the P-channel MOS transistor 62, which is the inverting input of the differential amplifier circuit 26, via the divider resistors 70 and 72. As a feedback input, a constant voltage is output from the drain of the monochannel output driver 28, and is supplied to the circuit load 32. As shown in FIG.

그런데, 출력드라이버를 모노채널으로 구성하는 이유는, P 채널쪽의 출력드라이버를 절약함에 따라 출력드라이버부의 소비전류를 감소시킴에 있다.However, the reason why the output driver is configured as a mono channel is to reduce the current consumption of the output driver part by saving the output driver toward the P channel.

그러나, 상술한 바와 같은 종래의 정전압회로에서는 P 채널측의 출력드라이버가 없기 때문에, 전원전압이 변동하였을 경우에는 정전압출력이 안정하지 않아서 1C의 잘못된 동작의 원인으로 된다거나, 특성의 열악화를 초래한다거나 하였다.However, in the conventional constant voltage circuit as described above, since there is no output driver on the P channel side, when the power supply voltage fluctuates, the constant voltage output becomes unstable, leading to incorrect operation of 1C, or deterioration of characteristics. It was.

예컨대 시계용 1C등과 같이 전지를 사용하여 버저(buzzer) 출력기능을 지닌 1C의 경우에는 버저소리울릴때에는 1C에 공급되는 전원전압이 작아져 버린다.For example, in the case of 1C having a buzzer output function using a battery such as 1C for a watch, when the buzzer sounds, the power supply voltage supplied to 1C becomes small.

이것은 전지의 전류부하가 커져서 전지의 내부 임피이던스(impedance)에 의한 전압강하가 커짐에 기인하고 있다. 제7도는 이와같이 1C에 공급되는 전원전압이 주기적으로 강하하였을 때의 동작을 나타낸 타이밍챠아트이다.This is due to the large current load of the battery and the large voltage drop due to the internal impedance of the battery. FIG. 7 is a timing chart showing the operation when the power supply voltage supplied to 1C periodically drops.

전원전압 VDD-Vss가 강하하면, 차동증폭회로(26)의 출력 Va(27)은 변동한다.When the power supply voltage VDD-Vss drops, the output Va 27 of the differential amplifier circuit 26 fluctuates.

이 출력 Va(27)은 도해한 바와 같이 회로자체의 용량(68)이나 회로부하(32)의 용량성분의 영향에 따라 지연한다.As illustrated, the output Va 27 is delayed in accordance with the influence of the capacitance 68 of the circuit itself and the capacitance component of the circuit load 32.

이 때문에 N채널 출력드라이버(28)의 게이트 전원전압(VGS)은 일정하게는 되지는 않는다.For this reason, the gate power supply voltage VGS of the N-channel output driver 28 does not become constant.

그리고 게이트 전원전압(VGS)의 전압은 전원전압(VDD-Vss)이 원래의 크기로 되돌아오는 순간에 커지게 된다. 게이트 전원전압(VGS)의 전압이 커지게 되면, N 채널 출력드라이버(28)의 구동능력은 커지게 되어, 그 출력은 Vss 측으로 끌려당겨져 버린다.The voltage of the gate power supply voltage VGS is increased at the moment when the power supply voltage VDD-Vss returns to its original size. When the voltage of the gate power supply voltage VGS becomes large, the driving capability of the N-channel output driver 28 becomes large, and the output is attracted to the Vss side.

전원전압의 변동의 주파수가 낮은 경우에는 Vss측으로 끌려당겨진 정전압 출력도 이윽고 일정전압으로 수속한다.When the frequency of the fluctuation of the power supply voltage is low, the constant voltage output drawn to the Vss side is followed by the constant voltage.

그러나 전원전압의 변동의 주파수가 높을 경우에는 일정전압에 수속하기전에 재차 Vss쪽으로 끌어당겨져 버린다.However, when the frequency of the fluctuation of the power supply voltage is high, the voltage is pulled toward Vss again before proceeding to the constant voltage.

제8도 및 제9도는 전원전압의 변동의 주파수가 높은 경우의 정전압출력을 나타낸 타이밍 챠아트이며, 정전압출력이 시간의 경과와 함께 Vss쪽으로 끌어당겨져서 어떤 상태로 포화하여 그 이상 Vss쪽으로 끌어당겨지지 않고 단순히 맥동한다. 따라서 이와같은 경우에는 평균적인 정전압 출력이 통상시에 비하여 커져 버린다.8 and 9 are timing charts showing the constant voltage output when the frequency of the power supply voltage fluctuates high, and the constant voltage output is pulled toward the Vss with the passage of time, saturated to a certain state, and further drawn toward the Vss. Simply pulsates without losing. Therefore, in such a case, the average constant voltage output becomes larger than usual.

정전압 출력을 액정표시에 사용하는 경우에는 버저가 울릴 때에는 표시콘트라스트가 지나치게 세어짐에 따른 표시의 열악화를 초래하는 등 종래의 정전압회로에서는 중부하시에 출력전압이 안정하지 않다고 하는 문제점이 있었다.In the case where the constant voltage output is used for the liquid crystal display, when the buzzer rings, there is a problem that the output voltage is not stable under heavy load in the conventional constant voltage circuit, such as deterioration of the display due to excessive count of the display contrast.

본 발명은 이와같은 문제점을 해결하기 위하여 성취한 것으로 중부하 구동시에도 출력전압이 안정하도록한 정전압회로를 지닌 1C를 제공하는 것을 목적으로 한다.The present invention has been accomplished in order to solve the above problems, and an object of the present invention is to provide a 1C having a constant voltage circuit which enables the output voltage to be stable even under heavy load driving.

본 발명에 관한 집적회로는 기준전압 발생회로의 출력신호를 기준신호로서 입력하고, 귀환 증폭회로의 출력을 부귀환신호로서 입력하는 차동증폭회로 및 차동증폭회로의 출력에 따라 구동되는 모노채널 출력드라이버를 지닌 정전압회로와, 이 정전압회로의 출력에 접속된 회로부하와, 이 회로부하에 병열접속되어 중부하가 일정한 주파수로 구동될 때에 구동되는 MOS트랜지스터등을 지니고 있다.The integrated circuit according to the present invention inputs an output signal of a reference voltage generating circuit as a reference signal, and a monochannel output driver driven according to an output of a differential amplifier circuit and a differential amplifier circuit for inputting an output of a feedback amplifier circuit as a negative feedback signal. And a MOS transistor, etc., which are connected in parallel with this circuit load and driven when the heavy load is driven at a constant frequency.

그리고 MOS트랜지스터를 구동제어하는 수단으로서 중부하가 일정한 주파수로 구동될 때에 CPU로부터 제어신호가 설정되는 래치회로를 구비하고 있다.As a means for driving control of the MOS transistor, a latch circuit is provided which sets a control signal from the CPU when the heavy load is driven at a constant frequency.

또, 정전압회로는 다음의 (a)-(f)의 각 MOS트랜지스터를 구비하고 있다.In addition, the constant voltage circuit includes each of the following MOS transistors (a) to (f).

a) 소오스(source)가 제1의 전원에 접속되어, 게이트에는 제1전원을 기준으로한 일정전압이 공급되는 제1의 제1도전형 MOS트랜지스터.a) A first conductive MOS transistor, wherein a source is connected to a first power source, and a gate is supplied with a constant voltage based on the first power source.

b) 소오스가 제1의 제1도전형 MOS트랜지스터의 드레인(drain)에 접속되어,게이트에는 제1의 전원을 기준으로 한 일정전압이 기준전압으로서 공급되는 제2의 제1도전형 MOS트랜지스터.b) A second first conductive MOS transistor, wherein the source is connected to a drain of the first first conductive MOS transistor, and the gate is supplied with a constant voltage based on the first power supply as a reference voltage.

c) 소오스가 제1의 제1도전형 MOS트랜지스터의 드레인에 접속되는 제3의 제1도전형 MOS트랜지스터.c) A third first conductive MOS transistor, wherein the source is connected to the drain of the first first conductive MOS transistor.

d) 소오스가 제2의 전원에 접속되어 드레인이 제2의 제1도전형 MOS트랜지스 터에 접속되어, 게이트에는 제3의 제1도전형 MOS트랜지스터의 드레인과 같은 전위의 전압이 공급되는 제1의 제2도전형 MOS트랜지스터.d) a source connected to a second power source, a drain connected to a second first conductive MOS transistor, and a gate supplied with a voltage having the same potential as the drain of the third first conductive MOS transistor; 1, second conductive MOS transistor.

e) 소오스가 제2의 전원에 접속되어, 드레인이 제3의 제1도전형 MOS트랜지스터의 드레인에 접속되어, 게이트에는 제3의 제1도전형 MOS트랜지스터의 드레인과 같은 전위의 전압이 공급되는 제2의 제2도전형 MOS트랜지스터.e) the source is connected to a second power source, the drain is connected to the drain of the third first conductivity type MOS transistor, and the gate is supplied with a voltage having the same potential as the drain of the third first conductivity type MOS transistor; A second second conductive MOS transistor.

f) 소오스가 제2의 전원에 접속되어, 게이트에는 제2의 제1도전형 MOS트랜지스터의 드레인과 같은 전위의 전압이 공급되어, 드레인에는 제3의 제1도전형 MOS트랜지스터의 게이트와, 회로부하가 접속되어 있는 제3의 제2도전형 MOS트랜지스터.f) The source is connected to a second power supply, the gate is supplied with a voltage having the same potential as the drain of the second first conductive MOS transistor, and the drain is provided with a gate of the third first MOS transistor and a circuit. A third second conductive MOS transistor to which a load is connected.

또, 본 발명에 관한 집적회로는 회로부하에 병렬접속된 전술한 MOS 트랜지스터는 소오스가 제1의 전원에 접속되어, 드레인이 제3의 제2도전형 MOS트랜지스터의 드레인과 전기적으로 접속되어 있는 제4의 제1도전형 MOS트랜지스터로 구성되어 있다. 또 제1의 전원 및 제2의 전원중에서 적어도 한쪽을 ON/OFF하는 스위치수단을 구비하고 있다.In the integrated circuit according to the present invention, the above-described MOS transistor, which is connected in parallel with a circuit load, has a source connected to a first power source and a drain electrically connected to a drain of a third second conductive MOS transistor. It is composed of four first conductive MOS transistors. Moreover, the switch means which turns ON / OFF at least one of a 1st power supply and a 2nd power supply is provided.

본 발명에 있어서는 회로부하에 병렬접속된 MOS트랜지스터가 중부하구동시에 온하므로, 정전압회로의 용량 및 회로부하내의 용량의 전하가 급속하게 방전되어서 귀환증폭기의 출력이 전압변동에 대응한 것이되어 출력단의 모노 채널드라이버는 적절히 제어되어 전원변동이 있어도 그 출력변동이 적어진다.In the present invention, since the MOS transistors connected in parallel with the circuit load turn on at the heavy load, the charges of the constant voltage circuit and the capacitance within the circuit load are rapidly discharged, so that the output of the feedback amplifier corresponds to the voltage fluctuation and the mono of the output stage is applied. The channel driver is properly controlled so that even if there is a power supply change, the output change is small.

제1도는 본 발명의 한 실시예에 관한 1C의 회로도이다. CPU(10)는 중부하를 일정한 주파수로 구동할 때에, 데이터배스(12)를 개재하여 버저레지스터(14) 및 중부하제어레지스터(16)에 각기 제어신호를 설정한다. 버저레지스터(14)는 앤드게이트(18)에 대하여 게이트신호를 보낸다.1 is a circuit diagram of 1C according to one embodiment of the present invention. When driving the heavy load at a constant frequency, the CPU 10 sets control signals to the buzzer register 14 and the heavy load control register 16 via the data bath 12. The buzzer register 14 sends a gate signal to the AND gate 18.

앤드게이트신호에 따라 오프로 되면, 버저클록신호(17)가 버저드라이버(20)에 송출되어, 거기서 증폭된다.When turned off in accordance with the AND gate signal, the buzzer clock signal 17 is sent to the buzzer driver 20 and amplified therein.

버저드라이버(20)의 출력은 버저출력단자(36)를 개재하여 트랜지스터(40)를 구동한다.The output of the buzzer driver 20 drives the transistor 40 via the buzzer output terminal 36.

압전버저(42) 및 승압코일(44)으로 된 버저회로(46)는 트랜지스터(40)의 구동에 따라서 종이 울린다.The buzzer circuit 46 comprising the piezoelectric buzzer 42 and the boosting coil 44 rings according to the driving of the transistor 40.

정전압회로(22)는 기준전압발생회로(24), 차동증폭회로(26), 모노채널출력드라이버(28) 및 부귀환 증폭부(30)로 구성되어 있다. VDD 단자와 정전압회로(22)의 출력(29)의 사이에 회로부하(32) 및 P채널 MOS출력드라이버(34)가 접속되어 있다. 정전압회로(22)의 출력(29)은 정전압출력단자(38)에 접속되어 있다.The constant voltage circuit 22 is composed of a reference voltage generating circuit 24, a differential amplifier circuit 26, a mono channel output driver 28, and a negative feedback amplifier 30. A circuit load 32 and a P-channel MOS output driver 34 are connected between the VDD terminal and the output 29 of the constant voltage circuit 22. The output 29 of the constant voltage circuit 22 is connected to the constant voltage output terminal 38.

이 정전압출력단자(38)에는 예컨대 액정표시회로(도면에 없음) 등이 접속되어 있다.A liquid crystal display circuit (not shown) or the like is connected to the constant voltage output terminal 38, for example.

제2도는 정전압회로(22)의 상세를 나타낸 회로도이며, 이 회로 자체는 종래의 제6도에 나타낸 것과 동일하다.2 is a circuit diagram showing the details of the constant voltage circuit 22, which is the same as that shown in FIG.

이 실시예에 있어서는 회로부하(32)에 병렬로 P채널 MOS출력드라이버(34)가 접속되어 있어, 이 P 채널 MOS출력드라이버(34)는 중부하 제어레지스터(16)의 신호에 따라서 구동된다. 결국 1C가 버저(46)와 같이 중부하를 구동할 때에는 CPU(10)가 중부하 제어레지스터(16)에 1를 설정하여 그것을 P채널 MOS출력드라이버(34)의 게이트에 인가함에 따라 온 구동하게 된다.In this embodiment, the P-channel MOS output driver 34 is connected to the circuit load 32 in parallel, and the P-channel MOS output driver 34 is driven in accordance with the signal of the heavy load control register 16. As a result, when 1C drives a heavy load such as the buzzer 46, the CPU 10 sets 1 in the heavy load control register 16 and applies it to the gate of the P-channel MOS output driver 34 to drive on. do.

따라서 제7도에 나타낸 경우와 마찬가지로 전원전압 VDD-Vss이 강하한 상태로부터 원래의 값으로 되돌아 왔을때에는 모노채널 출력드라이버(28)의 게이트 전압이 커져서 그 구동능력이 커져서 출력전압이 Vss측에 끌려당겨진다.Therefore, as shown in FIG. 7, when the power supply voltage VDD-Vss falls back to its original value, the gate voltage of the monochannel output driver 28 increases, the driving ability thereof increases, and the output voltage is attracted to the Vss side. Is pulled.

그러나 P채널 MOS출력드라이버(34)가 온하고 있으므로 정전압회로의 용량(68)의 전하라거나 회로부하(32)의 용량 성분의 전하의 방전회로가 생성되어서 급속하게 방전되기 때문에 모노채널 출력드라이버(28)의 게이트전압이 그 출력전압에 대응한 값으로 되돌아 온다.However, since the P-channel MOS output driver 34 is turned on, the charge circuit of the capacitor 68 of the constant voltage circuit or the discharge circuit of the charge of the capacitor component of the circuit load 32 is generated and rapidly discharged. Gate voltage returns to a value corresponding to the output voltage.

따라서, 전원전압이 주기적으로 변동하여도, 일단은 출력전압이 Vss쪽으로 끌려당겨지지만, 상술한 바와 같이 P채널 MOS출력드라이버(34)가 온하고 있으므로 VDD쪽으로 끌어당겨 되돌려져서 정격출력을 기준치로서 단순히 맥동하는 것만으로 정전압 출력의 절대치가 누적적으로 크게 된다고 하는 일은 없고 안정한 출력을 얻을 수 있다.Therefore, even if the power supply voltage fluctuates periodically, one end of the output voltage is pulled toward the Vss, but as described above, the P-channel MOS output driver 34 is turned on and is pulled back to the VDD to simply return the rated output as a reference value. Just by pulsating, the absolute value of the constant voltage output does not necessarily increase cumulatively, and stable output can be obtained.

제3도 및 제4도는 중부하시의 동작을 나타낸 타이밍챠아트이며 상술한 바와 같이 정전압출력의 절대치가 누적적으로 커져 있지 않음을 알 수 있다.3 and 4 are timing charts showing the operation under heavy load, and as described above, it can be seen that the absolute value of the constant voltage output is not cumulatively increased.

제5도는 본 발명의 다른 실시예에 관한 1C의 회로도이다. 본 실시예에 있어서는 1C의 시험 혹은 보다 저소비 전력화를 실현하기 위하여 제2도의 실시예에 대하여 전원스위치(80),(82)를 추가하고 있다.5 is a circuit diagram of 1C according to another embodiment of the present invention. In this embodiment, power switches 80 and 82 are added to the embodiment of FIG. 2 in order to realize a test of 1C or lower power consumption.

더우기, P채널 MOS출력드라이버(34)는 중부하가 구동되어 있는 동안 온하고 있으므로, 1C의 소비전류는 증대하게 되지만 전원전압이 변동하는 것과 같은 중부하의 구동은 버저를 종울린다거나 램프나 LED(light emitting diode)를 절등한다거나 하는 경우뿐으로 P채널 MOS드라이버(34)를 ON함에 따라서 증대하는 소비전류는 시스템전체의 소비 전류를 고려하면 거의 무시할 수 있는 정도의 것이다.In addition, since the P-channel MOS output driver 34 is on while the heavy load is being driven, the current consumption of 1C is increased, but heavy driving such as fluctuating the power supply voltage causes the buzzer to be terminated or a lamp or LED ( The power consumption that increases as the P-channel MOS driver 34 is ON only when the light emitting diode is turned off is almost negligible in consideration of the current consumption of the entire system.

또, P채널 MOS출력드라이버(34)를 제어하기 위한 회로는 상술한 중부하 제어레지스터(16)뿐아니라 제어신호를 래치할 수 있는 것이면 그 밖의 회로 예컨대 플립플롭회로였어도 좋다.The circuit for controlling the P-channel MOS output driver 34 may be not only the above-described heavy load control register 16 but also other circuits such as flip-flop circuits as long as the control signal can be latched.

또, 상기한 실시예에서는 VDD를 기준으로 정전압을 출력하는 정전압회로의 예를 설명하였으나, Vss를 기준으로 한 정전압회로에도 마찬가지로 본 발명은 적용할 수 있다는 것은 말할 것도 없다.In the above embodiment, an example of a constant voltage circuit for outputting a constant voltage based on VDD has been described, but needless to say, the present invention can be applied to a constant voltage circuit based on Vss as well.

본 발명의 1C는 시계용 마이크로 컴퓨터에 특히 유효하다.1C of the present invention is particularly effective for a watch microcomputer.

이상과 같이 본 발명에 의하면, 정전압회로의 출력에 접속된 회로부하에 병렬로 P채널 MOS트랜지스터를 접속하여 중부하 구동시에 구동하도록 하였으므로, 회로부하의 용량성분의 전하를 급속하게 방전시킬 수 있고, 이에 따라 전원변동에 대한 귀환 제어를 적절히 할 수 있으므로 전원전압이 불안정한 상태에 있어도, 싼 값으로 저소비전력이도 또한 안정한 전압레벨을 출력할 수 있다.As described above, according to the present invention, since the P-channel MOS transistor is connected in parallel to the circuit load connected to the output of the constant voltage circuit to be driven at the time of heavy load driving, the charge of the capacitor component of the circuit load can be rapidly discharged. As a result, it is possible to appropriately control the feedback of the power supply fluctuation, so that even when the power supply voltage is unstable, the low power consumption and the stable voltage level can be output at a low price.

Claims (10)

출력신호를 가진 정전압발생회로와, 회로부하를 귀환전압으로서 인가한 전압을 출력하는 귀환증폭회로와, 정전압발생회로의 출력신호를 기준신호로서 수신하는 제1입력과 상기 귀환증폭회로의 출력을 수신하는 제2입력을 가진 차동증폭회로 및 이 차동증폭회로의 출력에 따라 구동되는 모노채널출력드라이버를 구비하는 정전압회로와;A constant voltage generating circuit having an output signal, a feedback amplifier circuit for outputting a voltage applied with a circuit load as a feedback voltage, a first input for receiving an output signal of the constant voltage generator circuit as a reference signal and an output of the feedback amplifier circuit; A constant voltage circuit having a differential amplifier circuit having a second input and a mono channel output driver driven according to the output of the differential amplifier circuit; 상기 모노채널출력드라이버를 개재하여 전원의 양단자 사이에 접속된 회로부하와;A circuit load connected between both terminals of the power supply via the monochannel output driver; 상기 회로부하에 병렬로 접속되고 명령발생수단으로부터 래칭하는 래칭회로와 중부하를 수신하여 주기적으로 구동할 때에 구동되는 MOS트랜지스터를 포함하여서 정전압을 발생하는 기능을 구비한 집적회로.And a latching circuit connected in parallel to said circuit load and latching from a command generating means, and a MOS transistor driven when receiving a heavy load and driving it periodically. 제1항에 있어서,The method of claim 1, a. 소오스가 전원의 하나의 단자에 접속되고, 정전압발생회로의 출력전압이 게 이트에 공급되는 제1의 제1도전형 MOS트랜지스터와,a. A first first conductive MOS transistor having a source connected to one terminal of the power supply and supplied with an output voltage of the constant voltage generating circuit; b. 소오스가 상기 제1의 제1도전형 MOS트랜지스터의 드레인에 접속되고, 기준 전압 발생회로에서의 출력전압이 게이트에 공급되는 제2의 제1도전형 MOS 트랜지스터와,b. A second first conductive MOS transistor having a source connected to the drain of the first first conductive MOS transistor, the output voltage of the reference voltage generating circuit being supplied to the gate; c. 소오스가 상기 제1의 제1도전형 MOS트랜지스터의 드레인에 접속되고, 귀환 회로에서의 귀환전압을 게이트에 공급하는 제3의 제1도전형 MOS트랜지스터 와,c. A third first conductive MOS transistor, the source of which is connected to the drain of the first first conductive MOS transistor, for supplying a feedback voltage from the feedback circuit to the gate; d. 소오스가 전원의 다른 단자에 접속되고, 드레인이 상기 제2의 제1도전형 MOS트랜지스터의 드레인에 접속되고, 상기 제3의 제1도전형 MOS트랜지스 터의 드레인과 같은 전위의 전압이 게이트에 공급되는 제1의 제2도전형 MOS 트랜지스터와,d. The source is connected to the other terminal of the power supply, the drain is connected to the drain of the second conductive MOS transistor, and the voltage of the same potential as the drain of the third first conductive MOS transistor is applied to the gate. A first second conductive MOS transistor supplied; e. 소오스가 전원의 다른 단자에 접속되고, 드레인은 상기 제2의 제1도전형 MOS트랜지스터의 드레인에 접속되고, 상기 제3의 제1도전형 MOS트랜지스 터와 같은 전위의 전압이 게이트에 공급되는 제1의 제2도전형 MOS트랜지스 터를 포함하는 차동증폭회로에 있어서, 상기 모노채널출력드라이버는 소오스 가 전원의 하나의 단자에 접속되는 제3의 제2도전형 MOS트랜지스터로 구성 되고, 게이트는 상기 제2의 제1도전형 MOS트랜지스터의 드레인과 상기 제3 의 제1도전형 MOS트랜지스터의 게이트에 접속되고, 축전기는 상기 제3의 제 2도전형 MOS트랜지스터의 게이트와 드레인 사이에 접속되어 있는 집적회로.e. The source is connected to the other terminal of the power supply, the drain is connected to the drain of the second first conductivity type MOS transistor, and the voltage of the same potential as that of the third first conductivity type MOS transistor is supplied to the gate. A differential amplifier circuit comprising a first second conductive MOS transistor, wherein the monochannel output driver comprises a third second conductive MOS transistor whose source is connected to one terminal of a power supply, and the gate Is connected to the drain of the second first conductivity type MOS transistor and the gate of the third first conductivity type MOS transistor, and the capacitor is connected between the gate and the drain of the third conductivity type MOS transistor. Integrated circuit. 제2항에 있어서, 회로부하에 병렬접속된 MOS트랜지스터는 소오스가 전원의 하나의 단자에 접속되고, 드레인이 제3의 제2도전형 MOS트랜지스터에 접속되어 있는 집적회로.3. The integrated circuit according to claim 2, wherein the MOS transistors connected in parallel with the circuit load have a source connected to one terminal of a power supply and a drain connected to a third second conductive MOS transistor. 제3항에 있어서, 전원의 제1, 제2 단자의 적어도 한쪽에 ON/OFF하는 스위치수단을 구비하는 집적회로.4. The integrated circuit according to claim 3, comprising switch means for turning on / off at least one of the first and second terminals of the power supply. 제4항에 있어서, 스위치수단은 MOS트랜지스터로 구성되는 집적회로.An integrated circuit according to claim 4, wherein the switch means is composed of a MOS transistor. 별개의 구동을 하는 CPU와, 기준전압발생회로와 회로부하를 귀환전압으로서 인가한 전압을 출력하는 귀환회로와 기준전압발생회로에서의 출력하는 전압과 상기 귀환전압 및 차동증폭회로에서의 출력으로 구동되는 모노채널출력드라이버를 입력과 증폭하는 차동증폭회로와, 상기 모노채널을 개재하여 전원의 양단자 사이에 접속되는 회로부하와 상기 회로부하의 병렬로 접속된 MOS트랜지스터와 중부하가 상기 CPU의 명령에 따라 주기적으로 구동할 때 명령을 기억하고 MOS트랜지스터를 구동하는 제1래칭회로를 지닌 정전압회로 및 CPU에서의 제어명령에 따라 구동되게 접속되는 중부하를 구비하는 집적회로를 포함하는 장치.CPU driven by a separate drive, a feedback circuit for outputting a voltage applied with a reference voltage generating circuit and a circuit load as a feedback voltage, a voltage output from the reference voltage generating circuit, and an output from the feedback voltage and the differential amplifier circuit A differential amplifier circuit for inputting and amplifying a monochannel output driver, a circuit load connected between both terminals of the power supply via the monochannel, a MOS transistor and a heavy load connected in parallel with the circuit load And an integrated circuit having a heavy load connected to be driven in accordance with a control command in a CPU and a constant voltage circuit having a first latching circuit for storing instructions and driving a MOS transistor when periodically driven. 제6항에 있어서, 집적회로의 정전압회로와 중부하는 하나 또는 같은 전자 소오스에 접속되어 있는 장치.7. An apparatus according to claim 6, which is connected to one or the same electronic source which is central to the constant voltage circuit of the integrated circuit. 제6항에 있어서, 집적회로는 CPU에서의 제어명령을 기억하고, 중부하를 구동하는 제2래치회로를 지닌 장치.7. The apparatus of claim 6, wherein the integrated circuit has a second latch circuit for storing control instructions in the CPU and driving heavy loads. 제8항에 있어서, 중부하는 부자회로인 장치.The apparatus of claim 8, wherein the heavy part is a subsidiary circuit. 제9항에 있어서, 집적회로는 제2래치회로의 출력을 입력하고, 일정한 주파수의 플러스신호 및 증폭기를 개재하여 중부하를 구동하는 신호를 송출하는 게이트회로를 포함하는 장치.10. The apparatus of claim 9, wherein the integrated circuit comprises a gate circuit for inputting the output of the second latch circuit and for outputting a signal for driving a heavy load via a positive signal of constant frequency and an amplifier.
KR1019900016092A 1989-10-20 1990-10-11 Integrated circuit KR0135967B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP1-273068 1989-10-20
JP27306889 1989-10-20
JP02237045A JP3131988B2 (en) 1989-10-20 1990-09-10 Integrated circuit
JP2-237045 1990-09-10

Publications (2)

Publication Number Publication Date
KR910008531A KR910008531A (en) 1991-05-31
KR0135967B1 true KR0135967B1 (en) 1998-05-15

Family

ID=17522699

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900016092A KR0135967B1 (en) 1989-10-20 1990-10-11 Integrated circuit

Country Status (2)

Country Link
JP (1) JP3131988B2 (en)
KR (1) KR0135967B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3833189B2 (en) * 2003-05-27 2006-10-11 株式会社リコー Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
KR910008531A (en) 1991-05-31
JP3131988B2 (en) 2001-02-05
JPH03218506A (en) 1991-09-26

Similar Documents

Publication Publication Date Title
US8923473B2 (en) Signal processing circuit, driver circuit, and display device
KR100218506B1 (en) Level shift circuit for liquid crystal device
KR910001380B1 (en) Power switching circuitry
US4617529A (en) Ring oscillator with delay element and potential pulling circuit
US4387350A (en) Watch circuit with oscillator gain control
US5568093A (en) Efficient, high frequency, class A-B amplifier for translating low voltage clock signal levels to CMOS logic levels
US4229668A (en) Transistor circuit having a plurality of CMOS circuits
KR100385780B1 (en) Drive circuit and drive circuit system for capacitive load
US4352073A (en) Complementary MOS field effect transistor amplifier
KR0165988B1 (en) Voltage generator circuit generating stable megative potential
JPH06153493A (en) Charge pump circuit
US5325074A (en) Oscillator with supply voltage changeover according to activated and disabled states of a microcomputer
US5627739A (en) Regulated charge pump with low noise on the well of the substrate
US4459565A (en) Low current electronic oscillator system
KR0135967B1 (en) Integrated circuit
US5235520A (en) Integrated circuit having a function for generating a constant voltage
JPH10209852A (en) Level shifter
US5212460A (en) Crystal oscillation circuit with voltage regulating circuit
EP1360765B1 (en) Buffers with reduced voltage input/output signals
JP2005510934A (en) Output driver with improved control circuit
US4783620A (en) Constant voltage circuit having an operation-stop function
US4433920A (en) Electronic timepiece having improved primary frequency divider response characteristics
KR960001076B1 (en) Oscillation inducing circuit
KR0173943B1 (en) Boltage Doubler
KR100299050B1 (en) Complementary gate-source clock driver and flip-flop driven thereby

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080107

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee