KR0131730B1 - 금속배선층 형성방법 - Google Patents

Abstract

본 발명은 금속배선층 형성방법에 관한 것으로, 종래기술에서 금속층과 내부금속산화막의 손상을 발생시키는 실리콘 덩어리로 인하여 발생되는 문제점을 해결하기 위하여, 상기 금속층 상부에 반사방지막을 증착하고 상기 금속층의 측벽에 보호막 스페이서를 형성한 다음, 습식방법으로 노출된 실리콘 덩어리를 제거함으로써 반도체소자의 수율을 향상시킬 수 있는 기술이다.

Description

금속배선층 형성방법

제1a도 내지 제1c도는 종래기술에 의한 금속배선층 형성공정을 도시한 단면도.

제2a도 내지 제2e도는 본 발명에 의한 금속배선층 형성공정을 도시한 단면도.

* 도면의 주요부분에 대한 부호의 설명

1 : 내부금속산화막 2 : 실리콘 덩어리

3 : 금속층 4 : 반사방지막

5 : 감광막패턴 6 : 보호막

33 : 금속층패턴 반사방지막패턴 36 : 보호막 스페이서

본 발명은 금속배선층 형성공정에 관한 것으로, 내부금속산화막(Inter Metal Oxide) 상부에 금속층을 적층하고 마스크공정으로 금속배선을 형성할 때 상기 내부금속산화막 상부에 잔존하는 실리콘 덩어리를 상기 금속배선 사이에서 제거함으로써 반도체소자의 수율을 향상시킬 수 있는 기술에 관한 것이다.

일반적으로 금속배선은 다층화됨에 따라 금속배선간의 층간절연을 위하여 내부금속산화막을 증착하고 그 상부에 금속층을 증착하는데 상기 금속층에는 실리콘 덩어리 잔존하게 된다.

종래에는 금속배선을 형성하기 위한 금속층은 알루미늄, 실리콘 및 구리(Al-Si-Cu) 합금을 사용하여 내부금속산화막을 형성하는 산화막 상부에 형성하였는데 상기 합금에 함유된 실리콘 성분이 확산하여 상기 산화막 표면에 혹을 형성하게 되었다.

이하, 첨부된 도면을 참고로 하여 종래기술을 상세히 설명하기로 한다.

제1a도 내지 제1c도는 종래기술에 의한 금속배선층 형성공정을 도시한 단면도로서, 삽입 금속산화막(IMO)과 그 상부에 형성하려는 금속배선층만을 도시한 것이다.

제1a도는 내부금속산화막(1) 상부에 금속층(3)을 증착하고 그 상부에 금속배선을 형성하기 위한 감광막패턴(5)을 형성한 것을 도시한 단면도로서, 상기 금속층(3)의 저부면에 실리콘 덩어리(2)가 형성된다. 여기서, 상기 실리콘 덩어리(2)는 금속층(3)을 증착할 때 내부금속산화막(1)에 있는 실리콘 성분이 상기 금속층(3)으로 확산하여 형성한다. 참고로 상기 내부금속산화막(1)은 실리콘산화막을 사용하여 형성하고 상기 금속층(3)은 알루미늄, 실리콘 및 구리(Al-Si-Cu) 합금을 사용하여 형성한다.

제1b도는 상기 감광막패턴(5)을 마스크로하여 상기 금속층(3)을 염소(Cl)가 함유된 가스를 이용해 식각함으로써 금속층패턴(33)을 형성한 것을 도시한 단면도로서, 염소가 함유된 가스는 SiCl₄를 사용하며, 상기 내부금속산화막(1) 상부에 실리콘 덩어리(2)는 기체압이 매우 낮은 상기 SiCl₄가스를 사용하여 상기 금속층(3) 식각공정을 실시함으로써 그대로 남아있는 것을 도시한다.

제1c도는 상기 제1b도의 공정후에 높은 에너지를 사용한 스퍼터링(sputtering) 공정으로 상기 실리콘 덩어리(2)를 제거한 것을 도시한 단면도로서, 상기 내부금속산화막(1)의 표면이 손상되고, 상기 금속층패턴(33) 상부에 형성된 감광막패턴(5)이 제거되는 동시에 상기 금속층패턴(33)의 상부가 부분적으로 식각된 것을 도시한 단면도이다.

상기한 종래기술에 의하면, 금속배선층을 형성하는데 필요한 내부금속산화막과 금속층의 상부가 손상되어 금속과 금속을 연결하는 금속 브릿지 관련공정시 실패율이 증가하여 반도체소자의 수율이 저하되는 문제점이 있다.

따라서, 본 발명의 종래기술에서 발생되는 내부금속산화막과 금속층의 상부가 손상되어 발생하는 문제점을 해결하기 위하여, 금속층패턴을 형성한 다음, 상기 금속층패턴에 스페이서를 형성하고 상기 IMO 층에 형성된 실리콘 덩어리를 습식방법으로 제거함으로써 양호한 상기 내부금속산화막과 금속층을 갖는 금속배선층 형성방법을 제공하는데 그 목적이 있다.

이상의 목적을 달성하기 위한 본 발명의 특징은, 반도체기판 상부의 금속층 상부에 내부금속산화막, 금속층 및 반사방지막을 순차적으로 증착하는 공정과, 상기 반사방지막 상부에 금속배선 마스크용 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 마스크로하여 상기 반사방지막과 금속층을 순차적으로 식각하여 반사방지막패턴과 금속층패턴을 형성하고 상기 감광막패턴을 제거하는 공정과, 전체구조상부에 보호막을 일정두께 증착하는 공정과, 상기 반사방지막패턴과 금속층패턴의 측벽에 보호막 스페이서를 형성하는 공정과, 상기 내부금속산화막 상부에 금속층 증착시 발생된 실리콘 덩어리를 습식방법으로 제거하는 공정을 포함하는데 있다.

이하 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.

제2a도 내지 제2e도는 본 발명의 실시예로서 금속배선층 형성공정을 도시한 단면도로서, 내부금속산화막과 그 상부에 형성하려는 금속배선층만을 도시한 것이다.

제2a도는 내부금속산화막(1) 상부에 금속층(3)을 증착하고 그 상부에 반사방지막(4)을 증착한 다음, 금속배선을 형성하기 위한 감광막패턴(5)을 형성한 것을 도시한 단면도로서, 상기 내부금속산화막(1)은 실리콘산화막을 사용하여 형성하고, 상기 금속층(3)은 알루미늄, 실리콘 및 구리( Al-Si-Cu ) 합금을 사용하여 형성하며, 상기 반사방지막(4)은 티타늄질화막( TiN )을 사용하여 형성한다. 여기서, 상기 금속층(3)은 실리콘 덩어리(2)가 형성되는데 상기 실리콘덩어리(2)는 상기 금속층(3)의 실리콘 성분이 확산하여 상기 내부금속산화막(1) 표면에 혹모양으로 형성한다.

제2b도는 상기 감광막패턴(5)을 마스크하여 상기 반사방지막(4)과 금속층(3)을 식각하여 반사방지막패턴(34)과 금속층패턴(33)을 형성하고 상기 감광막패턴(5)을 제거한 것을 도시한 단면도이다.

제2c도는 전체구조상부에 보호막을 일정두께 증착한 것을 도시한 단면도로서, 상기 보호막(6)은 산화막이나 질화막을 사용하여 형성한다.

제2d도는 상기 보호막(6)을 이방성식각하여 상기 반사방지막패턴(34)과 금속층패턴(33)의 측벽에 보호막 스페이서(36)을 형성한 것을 도시한 단면도로서, 상기 보호막 스페이서(36) 형성함으로써 상기 보호막 스페이서(36) 사이의 상기 실리콘 덩어리(2)를 노출시키며, 상기 보호막 스페이서(36)는 상기 실리콘 덩어리(2) 제거시 금속층패턴(33)을 보호한다.

제2e도는 상기 노출된 실리콘 덩어리(2)를 습식방법으로 제거함으로써 금속배선층을 형성한 것을 도시한 단면도로서, 상기 습식방법은 CH3COOH : 탈이온수 : HF : HNO3의 혼합용액을 사용하여 실시한다.

상기한 본 발명에 의하면, 마스크 공정으로 금속배선층을 형성하고 측벽에 보호막를 형성한 후, 내부금속산화막 상부에 노출된 실리콘 덩어리를 제거함으로써 양질의 금속배선층을 형성하여 금속 브릿지에 관련된 공정시 실패율을 낮추어 반도체소자의 수율을 향상시킬 수 있다.

Claims (4)

1. 금속배선층 형성방법에 있어서, 반도체기판 상부의 금속층 상부에 내부금속산화막, 금속층 및 반사방지막을 순차적으로 증착하는 공정과, 상기 반사방지막 상부에 금속배선 마스크용 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 마스크로하여 상기 반사방지막과 금속층을 순차적으로 식각하여 반사방지막패턴과 금속층패턴을 형성하고 상기 감광막패턴을 제거하는 공정과, 전체구조상부에 보호막을 일정두께 증착하는 공정과, 상기 반사방지막패턴과 금속층패턴의 측벽에 보호막 스페이서를 형성하는 공정과, 상기 내부금속산화막 상부에 상기 금속층 증착시 발생된 실리콘 덩어리를 습식방법으로 제거하는 공정을 포함하는 금속배선층 형성방법.
2. 제1항에 있어서, 상기 금속층은 알루미늄, 실리콘 및 구리의 합금으로 형성한 것을 특징으로 하는 금속배선층 형성방법.
3. 제1항에 있어서, 상기 보호막 스페이서는 티타늄질화막으로 형성하는 것을 특징으로하는 것을 특징으로 하는 금속배선층 형성방법.
4. 제1항에 있어서, 상기 실리콘 덩어리를 제거하는 습식방법은 CH₃COOH : 탈이온수 : HF : HNO3의 혼합용액을 사용하는 것을 특징으로 하는 금속배선층 형성방법.