KR0130446B1

KR0130446B1 - 이차원 역이산코사인 변환방법 및 장치

Info

Publication number: KR0130446B1
Application number: KR1019940000751A
Authority: KR
Inventors: 김성정
Original assignee: 배순훈; 대우전자주식회사
Priority date: 1994-01-18
Filing date: 1994-01-18
Publication date: 1998-04-15
Also published as: CN1117175A; DE69417208D1; KR950024094A; EP0667583B1; JPH0844709A; DE69417208T2; EP0667583A1

Abstract

본 발명은 2차원 역이산 코사인 변환 방법 및 장치에 관한 것으로, 이러한 방법은 nxn 이산코사인 변환블럭들과 이 블럭들사이에 구분데이타가 부가되어 불규칙한 주기를 가진 데이터와 nxn 의 규칙적인 주기를 가진 데이터를 입력하여 2차원 역이산코사인 변환하는방법 및 장치에 있어서, 제 1소자 시간 지연된 이산코사인 변환블럭 개시신호에 응답하여 n 열의 이산코사인 변환데이타를 각기 대응하는 제 1이산코사인 변환계수와 승산하고; 제 2소자 시간 지연된 이산코사인 변환 블럭 개시신호에 응답하여 상기 승산결과를 n회 누산하고 누산결과를 매 클럭마다 멀티플렉싱하고 반올림 및 비트수를 선택하여 1차원 이산 코사인 변환된 출력하고; 상기 1차원 이산코사인 변환된 데이터를 입력하고 종횡전치하고; 제 3소자 시간 지연된 이산 코사인 변환블럭 개시신호에 응답하여 상기 전치된 n 열의 데이터를 각기 대응하는 제 2이산코사인 변환계수와 승산하고 ; 제 4소자 시간 지연된 이산코사인 변환블럭 개시신호에 응답하여 상기 승산결과를 n회 누산하고 누산결과를매 클럭마다 멀티 플렉싱하고 반올림 및 비트수를 선택하여 2차원 역이산 코사인 변환하여 출력하고; 제 5소자 시간 지연된 이산코사인 변환블럭 개시신호에 응답하여 nxn 클럭기간의 상기 2차원 역이산코사인 변환된 데이타만을 유효 픽셀데이타로 취하여, 입력데이타의 주기에 관계없이 전환한 역이산 코사인 변환이 가능하고 고속처리가 가능하다.

Description

이차원 역이산코사인 변환방법 및 장치

제1도는 종래의 2차원 역이산코사인 변환장치의 블럭도.

제2도는 본 발명에 의한 2차원 역이산코사인 변환장치의 블럭도.

제3도는 제2도의 램제어부의 상세 구성도.

＊ 도면의 주요부분에 대한 부호의 설명

100 : 제 1역이산코사인 변환부 200 : 종횡 전치부

300 : 제 2역이산 코사인 변환부 400 : 지연부

본 발명은 2 차원 역이산코사인 변환(Inverse Discrete Cosine Transform: IDCT)방법 및 장치에 관한 것으로, 특히 입력데이타의 주기에 관계없이 정확한 IDCT를 할 수 있는 2차원 역이산코사인 변환방법 및 장치에 관한 것이다. 영상신호는 데이터량이 방대하므로 기럭하거나 전송시에 많은 기럭장치를 차지하거나 전송효율을 저하시키게 되므로 데이터를 압축(Compression)해서 기록하거나 전송한다. 따라서, 재생시나 수신측에서는 압축된 데이터를 신장(Expansion)해서 재생하거나 수신한다.

이와같은 영상 데이터 압축 및 신장기술분야에서는 특히 코사인 함수를 이용하여 공간 영역상의 데이터를 주파수영역의 변환 계수로 변환하여 공간영역상의 중복성을 제거하여 데이터 압축하는 이산코사인 변환(Discrete Cosine Transform: DCT) 및 IDCT 기술을 사용하고 있다.

통상적으로 이산코사인 변환은 화면데이타를 8X8 블럭(Block) 사이즈의 이산코사인 변환 단위로 처리하므로 64클럭이 정상적인 데이터 처리의 주기이다. 그러나, 64클럭 주기의 데이터가 연속적으로 입력되지 않고 이들 블럭의 종단을 표시하는 1클럭의 블럭종단 데이터(End of Block: EOB) 및 헤더 데이터 (Header Data)등이 부가되고 있다.

따라서, 이러한 부가 데이타를 포함하는 데이타를 역이산코사인 변환하게 되면 부가된 데이타들이 유효 데이타(valid Data)처럼 처리되어 움직임 보상(Motion Compensation)(도시안됨)장치에 전달되어 움직임 보상을 수행함으로써 부호화 효율이 떨어지는 문제가 있었다.

제1도를 참조하면, 종래의 2차원 역이산 코사인 변환장치는 가변길이 디코더(variale Length Decoder : VLD)에서 디코딩되어 복원되고 이산코사인 변환된 데이타를 입력하여 1차원 이산코사인 변환하는 제 1역이산 코사인 변환부(10)와, 1차원 역이산 코사인 변환된 데이타를 종횡전치(Transposition)하는 종횡전치부(20)와, 전치된 데이타를 1차원 역사인 코사인 변환하고 2차원 역이산 코사인 변환하여 픽셀데이타를 출력하는 제 2역이산 코사인 변환부(30)을 포함한다. 또한, 이산코사인 변환 블럭 개시신호(Data Block Start : DBS)를 소정시간 지연해서 픽셀블럭 개시신호(PBS)로 출력하는 지연부(40)를 포함한다.

상기 제 1역이산코사인 변환부(10), 종횡 전치부(20), 제 2역이산 코사인변환부(30) 및 지연부(40)는 클럭신호(CLK)와 클럭어신호(CLR)를 각각 입력한다. 그러므로, 상기 각 부는 동일한 클럭신호와 클리어 신호에 의해 64 클럭마다 한 블럭의 데이타를 2차원 역이산 코사인 변환해서 픽셀데이타를 출력하고 64 클럭 지연된 픽셀블럭 개시신호(PBS)를 출력하므로 부가 데이터를 가진 불규칙한 주기의 데이타가 입력된 경우에는 부가 데이타와 같은 무효한 데이타를 유효한 픽셀데이타로 처리하는 문제가 발생하게 된다. 또한, 움직임보상부에서는 2차원 역이산 코사인 변환해서 얻은 픽셀데이타와 64클럭 지연된 픽셀블럭 개시신호(PBS)를 입력해서 신호처리를 하여야 하는바, 픽셀블럭 개시신호(PBS)의 타이밍과는 별개의 2차원 역이산 코사인 변환 데이타들이 공급되게 되므로 정확한 신호처리가 곤란해지게 된다.

따라서, 종래에는 이러한 문제 때문에 전술한 2차원 역이산 코사인 변환장치를 쌍으로 구비하여 불규칙한 주기를 가진 데이타도 처리 가능하도럭 하고 있으나 이러한 접근방식은 2차원 역이산코사인 변환 장치가 쌍으로 구비하기 때문에 하드웨어구성이 복잡하고, 또한 설치 면적을 많이 차지하는 문제점이 있었다.

따라서 본 발명의 목적은 전술한 바와같은 종래 기술의 문제점을 해결하기 위하여 입력데이타의 주기에 관계없이 정확하게 유효데이타를 공급할 수 있는 2차원 역이산코사인 변환방법 및 장치를 제공하는데 있다.

상기 목적을 달성하기 위하여 본 발명의 방법은 nxn(여기서 n은 양의 정수 ) 이산코사인 변환블럭과 이 블럭들 사이에 구분데이타가 부가되어 불규칙한 주기를 가진 데이타와 nxn의 규칙적인 주기를 가진 데이타를 입력하여 2차원 역이산 코사인 변환하는방법에 있어서 : 제 1소자 시간 지연된 이산코사인 변환블럭 개시신호에 응답하여 n열의 이산코사인 변환데이타를 각기 대응하는 제 1역이산코사인 변환 계수와 승산하는 단계와; 제 2소자 시간 지연된 이산코사인 변환블럭 개시신호에 응답하여 상기 승산결과를 n회 누산하고, 누산결과를 매 클럭마다 멀티플렉싱하고 반올림 및 비트수를 선택하여 1차원 역이산 코사인 변환하여 출력하는 단계와; 상기 1차원 역이산코사인 변환된 데이타를 입력하여 종횡전치하는 단계와; 제 3소자 시간 지연된 이산코사인 변환블럭 개시신호에 응답하여 상기 전치된 n 열의 데이타를 각기 대응하는 제 2역이산코사인 변환계수와 승산하는 단계와; 제 4소자 시간 지연된 이산코사인 변환블럭 개시신호에 응답하여 상기 승산결과를 n회 누산하고 누산결과를 매 클럭마다 멀티플렉싱하고 반올림 및 비트수를 선택하여 2차원 역이산코사인 변환하여 출력하는 단계와; 제 5소자 시간 지연된 이산코사인 변환블럭 개시신호에 응답하여 nxn 클럭기간의 상기 2차원 역이산 코사인 변환된 데이타만을 유효 픽셀 데이타로 취하는 단계를 포함하는 것을 특징으로 한다.

상기 목적을 달성하기 위하여 본 발명의 장치는 nxn 이산코사인 변환블럭들과 이 블럭들 사이에 구분데이타가 부가되어 불규칙한 주기를 가진 데이타와 nxn의 규칙적인 주기를 가진 데이타를 입력하여 2차원 역이산 코사인 변환하는 장치에 있어서: 이산코사인 변환블럭 개시신호에 응답하여 n 열의 이산코사인 변환 데이타를 각기 대응하는 제 1역이산 코사인 변화계수와 승산하고, 승산결과를 n회 누산하며, 누산결과를 매 클럭마다 멀티플렉싱한 후 반올림 및 비트수를 선택하여 1차원 역이산 코사인 변환해서 1 차원 역이산 코사인 변환된데이타를 출력하는 제 1역이산 코사인 변환부와; 상기 이산코사인 변환블럭 개시신호에 응답하여 상기 1차원 역이산코사인 변환된 데이타를 상기 변화 블럭 단위로 종횡전치하여 출력하는 종횡전치부와; 상기 이산코사인 변환블럭 개시신호에 응답하여 상기 전치된 n 열의 데이타를 각기 대응하는 제 2역이산코사인 변환 계수와 승산하고, 상기 승산결과를 n회 누산하며, 누산결과를 매 클럭마다 멀티플렉싱한후 반올림 및 비트수를 선택하여 2차원 역이산 코사인변환해서 2차원 역이산 코사인 변환된 픽셀 데이타를 출력하는 제 2역이산 코사인 변환부와; 상기 이산코사인 변환블럭 개시신호에 응답하여 n×n 클럭기간의 상기 2차원 역이산코사인 역변환된 데이타만을 유효 픽셀데이타로 취하기 위해 픽셀블럭 개시신호를 발생하는 지연부를 구비하는 것을 특징으로 한다.

이하, 첨부된 도면에 도시한 본 발명의 바람직한 실시 예를 통하여 보다 상세하게 설명한다.

제2도는 본 발명에 의한 바람직한 일실시예의 2차원 역이산 코사인 변환 장치의 구성을 나타내는 블럭도이다. 제2도에서 본 발명의 장치는 크게 4개 섹션으로 분류되는데, 즉 이 장치는 제 1역 이산 코사인 변화부(100), 종횡전치부(200), 제 2역이산 코사인 변환부(300), 지연부(400)를 가진다.

제1역이산 코사인변환부(100)는 8열의 이산코사인 변환 데이타를 입력하여 역이산 코사인변환 계수와 승산하는 8개의 승산기(110)와, 상기 역이산 코사인변환계수가 기럭된 롬(ROM)(120)고, 클럭신호(CLK)를 계수하여 상기 롬(120)을 어드레싱하고 제 1지연신호(BSS1)에 의해 리세트되는 제 1카운터(CNT1)(130)와, 상기 각 승산기(110)의 출력을 누산하는 8개의 누산기(ACC)(140)와, 상기 각 누산기(140)의 출력을 래치하는 8개의 래치(LTCH)(150)와, 상기 각 래치(150)의 출력을 기럭하는 8개의 레지스터(RGST)(160)와, 상기 각 레지스터(160)에기럭된 데이타를 매 클럭신호마다 멀티플렉싱하여 1 클럭길이의 시리얼 데이타열을 발생하는 멀티플렉서(MUX)(170)와, 클럭신호(CLK)를 계수하여 상기 누산기(140), 래치(150), 멀티플렉서(170)의 제어클럭을 발생하고 제 2지연신호(BSS2)에 의해 리세트되는 제 2카운터(CNT2)(180)와, 상기 시리얼 데이타열을 입력하여 반올림 및 비트수를 선택하는 반올림 및 비트수 선택부(R/C)(190)를 포함한다.

그리고, 종횡전치부(200)는 제 1램(RAM1)(210), 제 2램(RAM2)(220), 램제어부(RAM CNTRL)(230) 및 멀티플렉서(MUX)(240)를 포함한다. 램제어부(230)는 제 3도에 도시한 바와같이, 클럭신호(CLK)를 계수하여 선택신호(SE)를 발생하는 제 1카운터(CNT)(231)와, 상기 선택신호(SE)에 응답하여 이산코사인 변환블럭 개시신호(DBS)를 기수번째 와 우수번째로 분리하여 출력하는 디멀티플렉서(DEMUX)(232)와, 상기 기수번째 이산 코사인 변환 블럭 개시신호에 의해 리세트되고 클럭신호(CLK)를 계수하여 제 1어드레스 신호(AD1)와 제 1기입 및 독출제어신호(W/R)를 발생하는 제 2카운터(233)와, 상기 제 1기입 및 독출제어 신호(W/R)를 래치해서 출력하는 제 1래치(LTCH)(234)와, 상기 제 1어드레스 신호(AD1)를 입력하여 제 1전치어드레스신호(TAD1)를 발생하는 제 1전치부(TADD)(235)와, 상기 제 1기입 및 독출제어신호(W/R)에 의해 상기 제 1어드레스 신호(AD1)와 제 1전치어드레스신호(TAD1)를 선택출력하는 제 1멀티플렉서(MUX)(236)와, 상기 선택된 어드레스 신호를 래치하여 제 1램(210)의 어드레스신호(ADD1)로 출력하는 제 2래치(LTCH)(237)와, 상기 우수번째 이산코사인 변환블럭 개시신호에 의해 리세트되고 클럭신호(CLK)를 계수하여 제 2어드레스 신호(AD2)와 제 2기입 및 독출제어신호(R/W)를 발생하는 제 3 카운터(CNT)(238)와, 상기 제 2기입 및 독출제어 신호(R/W)를 래치해서 출력하는 제 3 래치(LTCH)(239)과, 상기 제 2어드레스신호(AD2)를 입력하여 제 2전치 어드레스신호(TAD2)를 발생하는 제 2전치부(TADD)(240)와, 상기 제 2기입 및 독출제어신호(R/W)에 의해 상기 제 2어드레스신호(AD2)와, 제 2전치어드레스신호(TAD2)를 선택 출력하는 제 2멀티플렉서(241)와, 상기 선택된 어드레스 신호를 래치하여 제 2램(220)의 어드레스 신호(ADD2)로 출력하는 제 4 래치(242)를 포함한다.

제2도를 다시 참조하면, 제 2역변환부(300)는 상술한 제 1역변환부(100)와 동일한 구성을, 상기 종횡전치부(200)의 출력 데이타를 역이산 코사인 변환계수와 승하는 8개의 승산기 (310)와, 기 역이산 코사인 변환계수가 기럭된 롬(ROM)(320)과 클럭신호(CLK)를 계수하여 상기 롬(320)을 어드레싱하고 제 3 지연신호(BBS3)에 의해 리세트되는 제 1카운터(CNT3)(330)와, 상기 각 승산기(310)의 출력을 누산하는 8개의 누산기(ACC)(340)와, 상기 각 누산기(340)의 출력을 래치하는 8개의 래치(LTCH)(350)와, 상기 각래치(350)의 출력을 기록하는 8개의 레지스터(360)와, 상기 각 레지스터(RGST)(360)에 기럭된 데이타를 맴 클럭신호마다 멀티플렉싱하여 1 클럭길이의 시리얼데이타 열을 발생하는 멀티플렉서(MUX)(370)와, 클럭신호(CLK)를 계수하여 상기 누산기(340), 래치(350), 멀티플렉서(370)의 제어클럭을 발생하고 제 4 지연신호(BBS4)에 의해 리세트되는 제 2카운터(CNT4)(380)와, 상기 시리얼 데이타 열을 입력하여 반올림 및 비트수를 선택하는 반올림 및 비트수 선택부(R/C)(390)를 포함한다.

또한, 지연부(400)는 이산코사인 변환블럭 개시신호(BBS)를 입력하여 제 1지연신호(BBS1),제 2지연신호(BBS2), 제 3 지연신호(BBS), 제 4지연신호(BBS4), 픽셀블럭 개시신호(PBS)를 각각 출력한다. 상기 제 1지연신호(BBS1)는 이산코사인 변환블럭 개시신호(BBS)로부터 상기 제 1역이산 코사인 변환부(100)의 승산기의 승산결과가 완료될 때까지의 시간만큼 지연된 이산코사인 변환블럭 개시신호이고, 제 2지연신호(BBS2)는 1역이산코사인 변환 데이타가 출력되는 시간만큼 지연된 이산코사인 변환블럭 개시신호이고, 제 3 지연신호(BBS3)는 종횡전치된 데이타를 입력하여 제 2역이산 코사인변환부(300)의 승산기의 승산결과가 완료될 때 까지의 시간 만큼 지연된 이산코사인 변환블럭 개시신호이고, 제 4 지연신호(BBS4)는 2차원 역변환이 완료되어 픽셀데이타가 출력되는 시간만큼 지연된 이산코사인 변환 블럭 개시신호이다. 픽셀 블럭 개시신호(PBS)는 상기 2차원 역이산 코사인 변환하여 얻은 픽셀데이타의 움직임 보상부에 전달되는 시간만큼 지연된 이산코사인 변환블럭 개시신호이다.

이와같이 구성한 본 발명의 작용효과는 다음과 같다.

본 발명의 2차원 역이산코사인 변환장치는 제 1지연시간에 응답하여 8X8 사이즈의 이산코사인 변환 블럭의 데이타를 8열씩 병렬로 입력하여 8클럭에 1 블럭 데이타를 역이산 코사인 변환계수와 승산하고, 제 2지연신호에 응답하여 승산결과를 8번 반복해서 누산한다. 또한 누산결과를 래치하고 기럭하며 8클럭 신호길이를 가진 8개의 데이타를 멀티플렉싱해서 1클럭길이의 8개의 데이타를 시리얼로 구성하고 이 데이타를 반올림 및 비트수를 선택한후에, 제1램 또는 제2램에 기입하기 위해 공급되어진다. 그리고 종횡전치부는 가로방향으로 기입한 경우에는 세로방향으로 독출하고 세로방향으로 기입한 경우에는 가로방향으로 독출함으로써 종횡전치를 달성하고 있다. 즉, 기수번째 블럭의 1차원 역이산 코사인 변환된 데이타는 가로방향 으로 제 1램에 기입되는 한편, 제 2램에 기입한 데이타를 기입방향과 정반대의 방향으로 독출하기 위하여 제 1램과 제 2램을 교호적으로 구동하고 있다. 이어서, 1차원 역이산 코사인 변환되고 종횡전치된 데이타를 제 2지연신호에 응답하여 제 2역변환 계수와 승산하고 제 4 지연신호에 응답하여 누산 한다. 그리고 전술한 1차원 역이산 코사인 변환과정과 동일하게 처리하여 2차원 역사인 코사인 변환되어 얻어진 픽셀데이타를 다음단으로전송한다. 그리고, 이산코사인 변환블럭 개시신호를 지연시켜서 얻은 픽셀블럭신호도 같이 전송한다.

따라서 이상과 같은 본 발명은 64클럭길이의 정상적인 주기의 데이터뿐만 아니라, 64 클럭주기가 아닌 데이타의 2차원 역이산 코사인변환시에도 이산 코사인 변환블럭에 동기하여 역변환 타이밍을 동기시킴으로써 정확한 픽셀데이타를 얻을 수 있고 고속동작이 가능하다. 또한, 2차원 역이산 코사인 변환 장치를 하나만 구비하더라도 불규칙한 데이타를 역이산 코사인 변환할 수 있고, 다음단에 정화하고 유효한 픽셀데이타를 공급할 수 있다. 즉, 움직임 보상부에서는 픽셀 블럭 개시신호에 응답하여 먼저 64클럭길이의 데이타만을 유효한 픽셀데이타로 받아드릴 수 있다.

Claims

nxn(여기서 n은 양의 정수) 이산코사인 변환블럭들과 이 블럭들 사이에 구분데이타가 부가되어 불규칙한 주기를 가진 데이타와 nxn의 규칙적인 주기를 가진 데이타를 입력하여 2차원 역이산 코사인 변환하는 방법에 있어서; 제 1소자 시간지연된 이산코사인 변환블럭 개시신호에 응답하여 n열의 이산코사인 변환데이타를 각기 대응하는 제 1역이산 코사인 변환 계수와 승산하는 단계와; 제 2소자 시간 지연된 이산코사인 변환블럭 개시신호에 응답하여 상기 승산결과를 n회 누산하고, 누산결과를 매 클럭마다 멀티플렉싱하고 반올림 및 비트수를 선택하여 1차원 역이산 코사인 변환하여 출력하는 단계와; 상기 1차원 역이산코사인 변환된 데이타를 입력하여 종횡전치하는 단계와; 제 3소자 시간 지연된 이산코사인 변환블럭 개시신호에 응답하여 상기 전치된 n 열의 데이타를 각기 대응하는 제 2역이산 코사인 변환계수와 승산하는 단계와; 제 4소자 시간 지연된 이산코사인 변환 블럭 개시신호에 응답하여 상기 승산결과를 n회 누산하고 누산결과를 매 클럭마다 멀티플렉싱하고 반올림 및 비트수를 선택하여 2차원 역이산코사인 변환하여 출력하는 단계와 ; 제 5소자 시간 지연된 이산코사인 변환블럭 개시신호에 응답하여 nxn 클럭기간의 상기 2차원 역이산코사인 변환된 데이타만을 유효 픽셀 데이타로 취하는 단계를 포함하는 것을 특징으로 하는 2차원 역이산코사인 변환방법.
nxn 이산코사인 변환블럭들과 이 블럭들 사이에 구분데이타가 부가되어 불규칙한 주기를 가진 데이타와 nxn 의 규칙적인 주기를 가진 데이타를 입력하여 2차원 역이산 코사인 변환하는 장치에 있어서; 이산코사인 변환블럭 개시신호에 응답하여 n 열의 이산코사인 변환 데이타를 각기 대응하는 제 1역이산 코사인 변화 계수와 승산하고, 승산결과를 n회 누산하며, 누산결과를 매 클럭마다 멀티플렉싱한후 반올림 및 비트수를 선택하여 1차원 역이산 코사인 변환해서 1차원 역이산 코사인 변환된 데이타를 출력하는 제 1역이산 코사인 변환부와; 상기 이산코사인 변환블럭 개시신호에 응답하여 상기 1차원 역이산 코사인 변환된 데이타를 상기 변환 블럭 단위로 종횡전치하여 출력하는 종횡전치부와; 상기 이산코사인 변환블럭 개시신호에 응답하여 상기 전치된 n 열의 데이타를 각기 대응하는 제 2역이산 코사인 변환 계수와 승산하고, 상기 승산결과를 n회 누산하며 누산결과를 매 클럭마다 멀티플렉싱한후 반올림 및 비트수를 선택하여 2차원 역이산코사인 변환해서 2차원 역이산 코사인변환된 픽셀 데이타를 출력하는 제 2역이산 코사인 변환부와; 상기 이산코사인 변환블럭 개시신호에 응답하여 nxn 클럭기간의 상기 2차원 역이산코사인 역변환된 데이타만을 유효 픽셀데이타로 취하기 위해 픽셀블럭 개시신호를 발생하는 지연부를 구비하는 것을 특징으로 하는 2차원 역이산 코사인 변환장치.
제2항에 있어서, 상기 역이산 코사인 변환부는, n 열의 데이타를 역이산코사인 변환계수와 승산하는 n 개의 승산기와; 상기 역이산 코사인 변환계수가 기럭된 롬과; 클럭신호(CLK)를 계수하여 상기 롬을 어드레싱하고 제 1지연신호에 의해 리세트되는 제 1카운터와; 상기 각승산기의 출력을 누산하는 N 개의 누산기와; 상기 각 누산기의 출력을 래치하는 n 개의 래치와; 상기 각 래치수단의 출력을 기럭하는 n 개의 레지스터와; 상기 각 레지스터에 기럭된 데이타를 매 클럭신호마다 멀티플렉싱하여 1클럭 길이의 시리얼 데이타열을 발생하는 멀티플렉서와; 클럭신호(CLK)를 계수하여 상기 누산기, 래치, 멀티플렉서의 제어 클럭을 발생하고 제 2지연신호에 의해 리세트되는 제 2카운터와; 상기 시리얼 데이타 열을 입력하여 반올림 및 비트수를 선택하는 반올림 및 비트수 선택부를 구비하는 것을 특징으로 하는 2차원 역이산코사인 변환장치.
제2항에 있어서, 상기 종횡전치부는, 상기 1차원역이산 코사인 변환된 데이타에 대해 서로 상반되게 기입 및 독출동작을 교호로 수행하는 한쌍의 1램 및 제 2램과; 상기 한쌍의 제 1및 제 2램에 상기 1차원 역이산 코사인 변환된 데이타가 가로로 기입되어 있으면, 독출시에 세로방향으로 독출되도록 하고, 상기 한쌍의 제 1및 제 2램에 상기 1차원 역이산코사인 변환된 데이타가 세로로 기입되어 있으면, 독출시에 가로방향으로 독출되도록 제어하는 램제어부와; 상기 제 1및 제 2램에서 독출된 데이타를 교호로 상기 제 2역이산 코사인 변환부에 출력하기 위한 멀티플렉서를 구비하는 것을 특징으로하는 2차원 역이산 코사인 변환장치.
제4항에 있어서, 상기 램제어부는, 클럭신호를 계수하여 선택신호를 발생하는 제 1카운터와; 상기 선택신호에 응답하여 이산코사인 변환블럭 개시신호를 기수번째와 우수번째로 분리하여 출력하는 디멀티플렉서와; 기수번째 이산코사인 변환블럭 개시신호에 의해 리세트되고 클럭 신호를 계수하여 제 1어드레스신호와 제 1기입 및 독출제어신로를 발생하는 제 1신호 발생수단과; 상기 우수번째 이산코사인 변환블럭 개시신호에 의해 리세트되고 클럭신호를 계수하여 제 2어드레스 신호와 제 3 기입 및 독출제어 신호를발생하는 제 1신호발생수단을 구비하는 것을 특징으로 하는 2차원 역이산 코사인 변환장치.
제5항에 있어서, 상기 제 1신호 발생수단은, 상기 기수번째 이산코사인 변환블럭 개시신호에 의해 리세트되고 클럭신호를 계수하여 제 1어드레스 신호와 제 1기입 및 독출제어신호를 발생하는 제 2카운터와; 상기 제 1기입 및 독출제어 신호를 래치해서 출력하는 제 1래치와; 상기 제 1어드레스 신호를 입력하여 제 1전치 어드레스 신호를 발생하는 제 1전치부와; 상기 제 1기입 및 독출제어신호에 의해 상기 제 1어드레스 신호와 제 1전치 어드레스신호를 선택 출력하는 제 1멀티플렉서와; 상기 선택된 어드레스 신호를 래치하여 제 1램의 어드레스 신호로 출력하는 제 2래치를 구비하는 것을 특징으로 하는 2차원 역이산 코사인 변환장치.
제5항에 있어서, 상기 제 2신호발생수단은, 상기 기수번째 이산코사인 변환블럭 개시신호에 의해 리세트 되고 클럭신호를 계수하여 제 2어드레스 신호와 제 2기입 및 독출제어 신호를 발생하는 제 3카운터와; 상기 제 2기입 및 독출제어신호를 래치해서 출력하는 제 2래치와; 상기 제 2어드레스 신호를 입력하여 제 2전치 어드레스신호를 발생하는 제 2전치부와; 상기 제 2기입 및 독출제어 신호에 의해 상기 제 2어드레스 신호와 제 2전치 어드레스 신호를 선택출력하는 제 2멀티플렉서와; 상기 선택된 어드레스 신호를 래치하여 제 2램의 어드레스 신호로 출력하는 제 4래치를 구비하는 것을 특징으로 하는 2차원 역이산 코사인 변환장치.