KR0129910Y1 - Feedback bias circuit - Google Patents

Feedback bias circuit Download PDF

Info

Publication number
KR0129910Y1
KR0129910Y1 KR2019940032531U KR19940032531U KR0129910Y1 KR 0129910 Y1 KR0129910 Y1 KR 0129910Y1 KR 2019940032531 U KR2019940032531 U KR 2019940032531U KR 19940032531 U KR19940032531 U KR 19940032531U KR 0129910 Y1 KR0129910 Y1 KR 0129910Y1
Authority
KR
South Korea
Prior art keywords
feedback
function unit
transfer function
bias circuit
output signal
Prior art date
Application number
KR2019940032531U
Other languages
Korean (ko)
Other versions
KR960025874U (en
Inventor
김성식
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR2019940032531U priority Critical patent/KR0129910Y1/en
Publication of KR960025874U publication Critical patent/KR960025874U/en
Application granted granted Critical
Publication of KR0129910Y1 publication Critical patent/KR0129910Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 고안은 궤환 바이어스 회로에 관한 것으로, 본 고안은 입력 신호를 증폭하여 출력하는 입력신호 검출부와, 소정의 전달함수가 설정되어 있으며, 상기 입력신호 검출부의 출력 신호를 상기 전달함수에 따라 변환 출력하는 전달 함수부와, 소정의 궤환 함수가 설정되어 있으며, 상기 전달 함수부의 출력 신호를 상기 전달 함수부의 입력측으로 궤환시키는 궤환 함수부와, 상기 전달 함수부의 입력측에 일단이 연결되고, 상기 궤환 함수부의 출력측에 타단이 연결되어, 궤환 선택신호에 의해 제어됨으로써 궤환 경로를 스위칭 제어하는 제 1 스위칭 수단과, 상기 전달 함수부의 출력측에 일단이 연결되고, 상기 궤환 함수부의 입력측에 타단이 연결되어, 궤환 선택신호에 의해 제어됨으로써 궤환 경로를 스위칭 제어하는 제 2 스위칭 수단을 포함하여 이루어져서, 궤환과 무궤환을 선택적으로 구현할 수 있도록 하고, 궤환 동작 시에는 출력신호를 일정값으로 한정하여 안정된 동작이 이루어지도록 한다.The present invention relates to a feedback bias circuit, and the present invention has an input signal detector for amplifying and outputting an input signal, a predetermined transfer function is set, and converts the output signal of the input signal detector according to the transfer function A transfer function unit, a predetermined feedback function is set, a feedback function unit for returning an output signal of the transfer function unit to an input side of the transfer function unit, and one end connected to an input side of the transfer function unit, and an output side of the feedback function unit. The other end is connected to, the first switching means for switching control of the feedback path by being controlled by the feedback selection signal, one end is connected to the output side of the transfer function unit, the other end is connected to the input side of the feedback function unit, And a second switching means for switching control of the feedback path by being controlled by So, when and to selectively implement a feedback and no feedback, the feedback operation is to limit the output signal to a constant value so that the stable operation done.

Description

궤환 바이어스 회로Feedback bias circuit

제1도는 종래의 궤환 바이어스 회로를 설명하기 위한 도면으로,1 is a view for explaining a conventional feedback bias circuit,

제1도의 (a)는 종래의 궤환 바이어스 회로에서의 무궤한 루프를 도시한 블록도.(A) of FIG. 1 is a block diagram showing a loopless loop in a conventional feedback bias circuit.

제1도의 (b)는 종래의 궤환 바이어스 회로에서의 궤한 루프를 도시한 블록도.(B) of FIG. 1 is a block diagram showing a loop loop in a conventional feedback bias circuit.

제2도는 본 고안에 의한 궤환 바이어스 회로를 설명하기 위한 도면으로,2 is a view for explaining the feedback bias circuit according to the present invention,

제2도의 (a)는 본 고안에 의한 궤환 바이어스 회로의 블록도.2A is a block diagram of a feedback bias circuit according to the present invention.

제2도의 (b)는 본 고안에 의한 궤환 바이어스 회로에서 궤환선택 단자부의 동작을 설명하기 위한 블록도.(B) of FIG. 2 is a block diagram for explaining the operation of the feedback selecting terminal unit in the feedback bias circuit according to the present invention.

제2도의 (c)는 본 고안에 의한 궤환 바이어스 회로에서의 궤환 루프를 설명하기 위한 회로도.(C) of FIG. 2 is a circuit diagram for explaining a feedback loop in the feedback bias circuit according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

11, 21 : 전달 함수부 12, 22 : 궤환 함수부11, 21: transfer function unit 12, 22: feedback function unit

20 : 입력신호 검출부 23 : 궤환선택 단자부20: input signal detector 23: feedback selection terminal

24, 25 : 스위치 R1, R2 : 저항24, 25: switch R1, R2: resistance

MN1, MN2 : 엔모스 트랜지스터 S1, S2 : 소스MN1, MN2: NMOS transistors S1, S2: source

D1, D2 : 드레인 G1, G2 : 게이트D1, D2: Drain G1, G2: Gate

본 고안은 궤환 바이어스(Feedback bias)회로에 관한 것으로, 특히 궤환회로와 무궤환(non feedback)회로를 선택적으로 구현하고, 궤환회로를 구현할 때에는 출력 신호의 크기를 제한하여 안정된 동작이 이루어지도록 한 궤환 바이어스 회로에 관한 것이다.The present invention relates to a feedback bias circuit, and in particular, a feedback circuit and a non-feedback circuit are selectively implemented, and when implementing a feedback circuit, a feedback for stable operation is achieved by limiting the magnitude of the output signal. It relates to a bias circuit.

일반적으로 증폭 회로에서 출력의 일부를 입력 측에 되돌려 주는 동작을 궤환(feedback)이라고 하고, 이를 구현하기 위한 회로를 궤환 바이어스 회로라 한다.In general, an operation of returning a part of an output to an input side in an amplifier circuit is called feedback, and a circuit for implementing the feedback circuit is called a feedback bias circuit.

제1도는 종래의 궤환 바이어스 회로를 설명하기 위한 도면으로, 제1도의 (a)는 종래의 궤환 바이어스 회로에서의 무궤환 루프(loop)를 도시한 블록(block)도이고, 제1도의 (b)는 종래의 궤환 바이어스 회로에서의 궤환 루프(loop)를 도시한 블록도이다.FIG. 1 is a diagram for explaining a conventional feedback bias circuit. FIG. 1A is a block diagram illustrating a feedback loop in a conventional feedback bias circuit, and FIG. ) Is a block diagram illustrating a feedback loop in a conventional feedback bias circuit.

제1도에 나타낸 바와 같이, 종래의 궤환 바이어스 회로에서는 입력신호에 대한 출력신호가 무궤한 루프를 형성된 경우와, 궤환 루프로 형성되는 경우의 2가지로 구성되어 동작한다.As shown in FIG. 1, in the conventional feedback bias circuit, the output signal for the input signal is composed of two cases: an infinite loop and a feedback loop.

즉, 종래의 무궤환 루프인 경우에는 제1도의 (a)와 같이, 입력신호가 전달 함수부(11)를 통하여 바로 출력되도록 되어 있으며, 특히 전달 함수부의 전달함수 값이 1인 경우에는 출력신호의 출력값은 입력신호의 입력값과 동일한 값을 갖는다. 또한, 종래의 궤환 바이어스 회로에서 궤환 루프인 경우에는 제1도의 (b)와 같이, 입력신호가 전달 함수부(11)를 통하여 출력되고,그 출력신호는 다시 궤환되어 궤환 함수부(12)를 통하여 다시 전달 함수부로 입력되도록 되어 있으며, 최종적으로 궤환이 완료되어 출력되는 출력신호의 출력값은 다음과 같은 공식으로 유도된다.That is, in the case of the conventional feedback-free loop, as shown in FIG. 1 (a), an input signal is output directly through the transfer function unit 11, and in particular, when the transfer function value of the transfer function unit is 1, the output signal The output value of has the same value as the input value of the input signal. In the feedback loop in the conventional feedback bias circuit, as shown in FIG. 1 (b), an input signal is output through the transfer function unit 11, and the output signal is fed back to return the feedback function unit 12. It is inputted to the transfer function unit again. Finally, the output value of the output signal outputted after the feedback is completed is derived by the following formula.

이때, 전달함수값이 1이면, 출력신호의 출력값은 다음과 같다.At this time, if the transfer function value is 1, the output value of the output signal is as follows.

그러나, 종래의 궤환 바이어스 회로에서 궤환루프와 무궤환루프를 선택적으로 사용하고자 할 때에는 분리된 궤환회로와 무궤환회로를 필요로 하게 된다.However, when the feedback loop and the feedback loop are selectively used in the conventional feedback bias circuit, a separate feedback circuit and a feedback circuit are required.

또한, 궤환루프인 경우에 궤환함수에 따라 증폭되는 출력신호가 부(-)궤환인 경우에는 출력신호가 안정화되기까지의 시간이 많이 소요되며, 정(+)궤환인 경우에는 출력 신호가 발진을 일으키게 되는 문제가 발생하였다.In the case of the feedback loop, when the output signal amplified by the feedback function is negative, it takes a long time for the output signal to stabilize, and in the case of positive feedback, the output signal is oscillated. There was a problem that caused.

본 고안은 이러한 문제를 해결하기 위해 안출된 것으로, 궤환 바이어스 회로에서 궤환회로와 무궤환회로를 선택적으로 사용할 수 있도록 하고, 또 궤환루프인 경우에는 입력신호에 대한 출력신호의 출력값을 일정 범위 이내로 한정(clamp)하여, 안정된 동작을 구현하는데 그 목적이 있다.The present invention was devised to solve such a problem, and it is possible to selectively use the feedback circuit and the feedback circuit in the feedback bias circuit, and in the case of the feedback loop, limit the output value of the output signal to the input signal within a certain range. The purpose is to achieve stable operation by clamping.

이와 같은 목적의 본 고안은 입력 신호를 증폭하여 출력하는 입력신호 검출부와, 소정의 전달함수가 설정되어 있으며, 상기 입력신호 검출부의 출력 신호를 상기 전달함수에 따라 변환 출력하는 전달 함수부와, 상기 전달 함수부의 출력 신호를 상기 전달 함수부의 입력측으로 궤환시키는 궤환 함수부와, 상기 전달 함수부의 입력측에 일단이 연결되고, 상기 궤환 함수부의 출력측에 타단이 연결되어, 궤환 선택신호에 의해 제어됨으로써 궤환 경로를 스위칭 제어하는 제 1 스위칭 수단과, 상기 전달 함수부의 출력측에 일단이 연결되고, 상기 궤환 함수부의 입력측에 타단이 연결되어, 궤환 선택신호에 의해 제어됨으로써 궤환 경로를 스위칭 제어하는 제 2 스위칭 수단을 포함하여 이루어진다.The present invention for this purpose is an input signal detector for amplifying and outputting an input signal, a predetermined transfer function is set, a transfer function for converting and outputting the output signal of the input signal detector according to the transfer function, and A feedback function unit for returning an output signal of a transfer function unit to an input side of the transfer function unit; A first switching means for controlling switching and a second switching means for controlling switching of a feedback path by having one end connected to an output side of the transfer function unit and another end connected to an input side of the feedback function unit and controlled by a feedback selection signal. It is made to include.

이와 같이 이루어진 본 고안의 일실시예를 제2도를 참조하여 설명하면 다음과 같다.When explaining an embodiment of the present invention made as described above with reference to FIG.

제2도는 본 고안에 의한 궤환 바이어스 회로를 설명하기 위한 도면으로, (a)는 본 고안의 궤환 바이어스 회로의 블록도이고, (b)는 본 고안의 궤환 바이어스 회로에서 궤환선택 단자부의 구성을 나타낸 회로도이며, (c)는 본 고안의 궤환 바이어스 회로에서의 궤환 루프를 설명하기 위한 회로도이다.2 is a view for explaining the feedback bias circuit according to the present invention, (a) is a block diagram of the feedback bias circuit of the present invention, (b) shows the configuration of the feedback selection terminal in the feedback bias circuit of the present invention (C) is a circuit diagram for demonstrating the feedback loop in the feedback bias circuit of this invention.

입력신호 검출부(20)는 입력 신호(IN)의 발생 여부를 검출하고, 또한 검출된 입력 신호(IN)를 이하 상세히 설명하게 될 궤환 함수부(22)를 구성하는 스위칭 소자의 임계 전압(threshold voltage)보다 큰 값으로 증폭하여 출력한다.The input signal detector 20 detects whether an input signal IN is generated, and also a threshold voltage of the switching element constituting the feedback function unit 22, which will be described in detail below. Amplify to a value greater than) to output.

전달 함수부(21)는 입력측이 입력신호 검출부(20)의 출력측에 연결되어 노드(N1)를 형성하고, 전달 함수부(21)의 출력측에는 노드(N2)가 형성되어 출력 신호(OUT)를 발생시킨다(B신호).In the transfer function unit 21, an input side is connected to an output side of the input signal detector 20 to form a node N1, and a node N2 is formed at an output side of the transfer function unit 21 to output an output signal OUT. (B signal).

궤환 함수부(22)는 전달 함수부(21)의 출력 신호 (OUT)를 노드 (N1), 즉 전달 함수부(21)의 입력측으로 궤환시키는데, 이와 같은 궤환 경로를 제어하기 위한 수단으로서 궤환선택 단자부(23)를 구비하는 것이다.The feedback function unit 22 returns the output signal OUT of the transfer function unit 21 to the node N1, that is, the input side of the transfer function unit 21, as a means for controlling such a feedback path. The terminal portion 23 is provided.

이러한 궤환선택 단자부(23)는 노드(N2)와 궤환 함수부(22) 사이에 연결된 스위치(25) 및 노드(N1)와 궤환 함수부(22) 사이에 연결된 또 다른 스위치(24)로 이루어져서, 노드(N2)와 노드(N1) 사이에 형성된 궤환 경로를 스위칭 제어하도록 이루어진다.The feedback selection terminal 23 is composed of a switch 25 connected between the node N2 and the feedback function 22 and another switch 24 connected between the node N1 and the feedback function 22, Switching control of the feedback path formed between the node N2 and the node N1.

제2도의 (a)에는 궤환선택 단자부(23)의 스위치(24)(25)를 모식적으로 나타내었으나, 이를 제2도의 (b)를 참조하여 구체적으로 설명하면 다음과 같다.FIG. 2 (a) schematically shows switches 24 and 25 of the feedback selecting terminal unit 23. However, this will be described in detail with reference to FIG. 2 (b).

제2도의 (b)에 나타낸 바와 같이, 궤환선택 단자부(23)를 구성하는 두 개의 스위치(24)(25)는 궤환 선택신호(S)에 의해 게이트 전극이 제어되는 엔모스 트랜지스터로 구현할 수 있다.As shown in FIG. 2B, the two switches 24 and 25 constituting the feedback select terminal 23 may be implemented as an NMOS transistor whose gate electrode is controlled by the feedback select signal S. As shown in FIG. .

스위치(24)로 동작하는 엔모스 트랜지스터의 드레인이 노드(N1)에 연결되고 소스는 궤환 함수부(22)에 연결된다. 스위치(25)로 동작하는 또 다른 엔모스 트랜지스터의 드레인은 노드(N2)에 연결되고 소스는 궤환 함수부(22)에 연결된다.A drain of the NMOS transistor acting as a switch 24 is connected to the node N1 and a source is connected to the feedback function 22. The drain of another NMOS transistor acting as a switch 25 is connected to node N2 and the source is connected to feedback function 22.

따라서 궤환 선택신호(S)가 하이 레벨일 경우에는 스위치(24)(25)로 동작하는 두 개의 엔모스 트랜지스터가 모두 턴 온되어 궤환 함수부(22)를 경유하는 궤환 경로가 형성되며, 반대로 궤환 선택신호(S)가 로우 레벨인 경우에는 두 개의 엔모스 트랜지스터가 모두 턴 오프되어 궤환 경로는 형성되지 않는다.Therefore, when the feedback selection signal S is at a high level, both NMOS transistors operating as the switches 24 and 25 are turned on to form a feedback path via the feedback function 22. When the select signal S is at the low level, both NMOS transistors are turned off, so that a feedback path is not formed.

다음으로, 본 고안의 궤환 함수부(22)를 제2도의 (c)를 참조하여 설명하면 다음과 같다.Next, the feedback function unit 22 of the present invention will be described with reference to FIG.

즉, 상술한 궤환선택 단자부(23)의 노드(N1)에 연결된 스위치(24)이 타단에 저항(R1)의 일단과 엔모스 트랜지스터(MN1)의 소스(S1)가 병렬 연결된다.That is, one end of the resistor R1 and the source S1 of the NMOS transistor MN1 are connected in parallel to the other end of the switch 24 connected to the node N1 of the feedback selecting terminal unit 23.

저항(R1)의 타단은 소스(S2)가 접지된 엔모스 트랜지스터(MN2)의 드레인(D2)과 연결되고, 엔모스 트랜지스터(MN1)의 드레인(D1)은 저항(R2)을 통하여 접지된다.The other end of the resistor R1 is connected to the drain D2 of the NMOS transistor MN2 having the source S2 grounded, and the drain D1 of the NMOS transistor MN1 is grounded through the resistor R2.

엔모스 트랜지스터(MN1)의 게이트(G1)는 저항(R1)과 엔모스 트랜지스터(MN2)의 드레인(D2)의 접속점에 연결되고, 엔모스 트랜지스터(MN2)의 게이트(G2)는 엔모스지스터(MN1)의 드레인(D1)과 저항(R2)의 접속점에 연결되며, 또한 엔모스 트랜지스터(MN1)의 드레인(D1)은 궤환선택 단자부(23)의 스위치(25)에 연결된다.The gate G1 of the NMOS transistor MN1 is connected to the connection point of the resistor R1 and the drain D2 of the NMOS transistor MN2, and the gate G2 of the NMOS transistor MN2 is connected to the NMOS transistor MN1. The drain D1 of the MN1 is connected to the connection point of the resistor R2, and the drain D1 of the NMOS transistor MN1 is connected to the switch 25 of the feedback select terminal 23.

이와 같이 구성된 본 고안의 궤환 바이어스 회로의 동작 및 작용을 설명하면 다음과 같다.Referring to the operation and operation of the feedback bias circuit of the present invention configured as described above are as follows.

스위치(24)가 턴 온되어 있는 상태에서 입력신호(IN)가 발생하였다고 가정한다면, 입력신호 검출부(20)에 의해서 증폭된 입력신호(IN)의 값은 엔모스 트랜지스터(MN1)를 턴 온시켜서 다음과 같은 출력신호(OUT)의 초기값을 발생시킨다.Assuming that the input signal IN is generated while the switch 24 is turned on, the value of the input signal IN amplified by the input signal detector 20 turns on the NMOS transistor MN1. An initial value of the output signal OUT is generated as follows.

이 된다.Becomes

이때, 저항값(RN1)은 엔모스 트랜지스터(MN1)의 채널 저항값이다.At this time, the resistance value R N1 is a channel resistance value of the NMOS transistor MN1.

위에서 스위치(24)가 턴 온되어 있다고 가정하였으므로, 스위치(25)역시 턴 온된 상태이다. 따라서 시간이 경과함에 따라 출력신호(OUT)가 엔모스 트랜지스터(MN2)를 턴 온시키면, 저항(R1)과 엔모스 트랜지스터(MN2)의 드레인 전극(D2)의 접속점에 나타나는 전압, 즉 VPP값이 감소하여 엔모스 트랜지스터(MN1)의 임계전압 이하로 낮아진다. 이로 인하여 엔모스 트랜지스터(MN1)는 턴 오프되어 궤환 경로는 형성되지 않아 출력 신호(OUT)의 값이 더이상 증가하지 않는다.Since the switch 24 is assumed to be turned on above, the switch 25 is also turned on. Therefore, when the output signal OUT turns on the NMOS transistor MN2 as time passes, the voltage, that is, the V PP value that appears at the connection point between the resistor R1 and the drain electrode D2 of the NMOS transistor MN2. This decreases and lowers below the threshold voltage of the NMOS transistor MN1. As a result, the NMOS transistor MN1 is turned off and no feedback path is formed, so the value of the output signal OUT does not increase any more.

따라서 본 고안의 궤환 바이어스 회로는 전달 함수부(21)의 입력측 노드(N1)와 출력측 노드(N2) 사이에 연결되어 궤환 경로를 형성하는 궤환선택 단자부(22)를 스위칭 제어함으로써, 궤환회로와 무궤환회로를 선택적으로 구현할 수 있는 것이다.Therefore, the feedback bias circuit of the present invention is connected between the input node N1 and the output node N2 of the transfer function 21 to control the feedback selecting terminal portion 22 that forms a feedback path, thereby reducing the feedback circuit. The feedback circuit can be selectively implemented.

또한, 궤환회로를 구현할 때에는 출력신호(OUT)가 일정 레벨에 도달하면 더이상의 궤환이 일어나지 않도록 하여 출력 신호(OUT)의 값을 제한함으로써, 부(-)궤환시에는 회로의 출력신호(OUT)가 빠르게 안정화되며, 정(+)궤환인 경우에는 출력신호(OUT)의 발진을 방지할 수 있는 것이다.Also, when implementing the feedback circuit, when the output signal OUT reaches a certain level, no further feedback occurs so that the value of the output signal OUT is limited, so that the output signal OUT of the circuit is negative during negative feedback. Is quickly stabilized, and in the case of positive feedback, oscillation of the output signal OUT can be prevented.

Claims (3)

출력 신호를 입력측으로 궤환시키는 궤환 바이어스 회로에 있어서, 입력 신호를 증폭하여 출력하는 입력신호 검출부와; 소정의 전달함수가 설정되어 있으며, 상기 입력신호 검출부의 출력 신호를 상기 전달함수에 따라 변환 출력하는 전달 함수부와; 소정의 궤환 함수가 설정되어 있으며, 상기 전달 함수부의 출력 신호를 상기 전달 함수부의 입력측으로 궤환시키는 궤환 함수부와; 상기 전달 함수부의 입력측에 일단이 연결되고, 상기 궤환 함수부의 출력측에 타단이 연결되어, 궤환 선택신호에 의해 제어됨으로써 궤환 경로를 스위칭 제어하는 제 1 스위칭 수단과; 상기 전달 함수부의 출력측에 일단이 연결되고, 상기 궤환 함수부의 입력측에 타단이 연결되어, 궤환 선택신호에 의해 제어됨으로써 궤환 경로를 스위칭 제어하는 제 2 스위칭 수단을 포함하는 궤환 바이어스 회로.A feedback bias circuit for feedbacking an output signal to an input side, comprising: an input signal detector for amplifying and outputting an input signal; A transfer function unit having a predetermined transfer function configured to convert an output signal of the input signal detector according to the transfer function; A feedback function unit for setting a predetermined feedback function and for returning an output signal of the transfer function unit to an input side of the transfer function unit; First switching means connected at one end to an input side of the transfer function unit and at the other end to an output side of the feedback function unit to control switching of the feedback path by being controlled by a feedback selection signal; And a second switching means connected at one end to an output side of the transfer function unit and at another end to an input side of the feedback function unit to control switching of a feedback path by being controlled by a feedback selection signal. 제1항에 있어서, 상기 궤환 함수부는, 상기 제 1 스위칭 수단의 상기 타단에 일단이 연결된 제 1 저항과; 상기 제 1 스위칭 수단의 상기 타단에 상기 제 1 저항과 병렬로 소스가 연결되며, 게이트는 상기 제 1 저항의 타단에 연결된 제 1 엔모트 트랜지스터와; 상기 제 1 저항의 타단에 드레인이 연결되고 소스는 접지되며, 게이트는 상기 제 1 엔모스 트랜지스터의 드레인에 연결된 제 2 엔모스 트랜지스터와; 상기 제 1 엔모스 트랜지스터의 드레인에 일단이 연결되고, 타단이 접지되는 제 2 저항을 포함하여 이루어지는 것이 특징인 궤환 바이어스 회로.The method of claim 1, wherein the feedback function unit comprises: a first resistor having one end connected to the other end of the first switching means; A first n-mot transistor connected at a source to the other end of the first switching means in parallel with the first resistor and having a gate connected to the other end of the first resistor; A second NMOS transistor connected to the other end of the first resistor, a source of which is grounded, and a gate connected to the drain of the first NMOS transistor; And a second resistor having one end connected to the drain of the first NMOS transistor and the other end grounded. 제1항에 있어서, 상기 제 1 스위칭 수단과 상기 제 2 스위칭 수단은 상기 궤환 선택신호에 의해 게이트가 제어되는 모스 트랜지스터인 것이 특징인 궤환 바이어스 회로.The feedback bias circuit according to claim 1, wherein the first switching means and the second switching means are MOS transistors whose gates are controlled by the feedback selection signal.
KR2019940032531U 1994-12-01 1994-12-01 Feedback bias circuit KR0129910Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019940032531U KR0129910Y1 (en) 1994-12-01 1994-12-01 Feedback bias circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019940032531U KR0129910Y1 (en) 1994-12-01 1994-12-01 Feedback bias circuit

Publications (2)

Publication Number Publication Date
KR960025874U KR960025874U (en) 1996-07-22
KR0129910Y1 true KR0129910Y1 (en) 1999-03-20

Family

ID=19400125

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019940032531U KR0129910Y1 (en) 1994-12-01 1994-12-01 Feedback bias circuit

Country Status (1)

Country Link
KR (1) KR0129910Y1 (en)

Also Published As

Publication number Publication date
KR960025874U (en) 1996-07-22

Similar Documents

Publication Publication Date Title
US6407537B2 (en) Voltage regulator provided with a current limiter
EP0181146B1 (en) Transimpedance amplifier circuit
US4678950A (en) Output circuit having an improved protecting circuit
US5640122A (en) Circuit for providing a bias voltage compensated for p-channel transistor variations
US5477182A (en) Delay circuit for delaying differential signals includes separately controllable first and second load and clamp circuits for effecting different delay times
JPH05315852A (en) Current limit circuit and constant voltage source for the same
US5212458A (en) Current mirror compensation circuit
EP0503803B1 (en) Switching circuit
US6246284B1 (en) Negative feedback amplifier with automatic gain control function
GB2198005A (en) Series-connected fet voltage equalisation
EP0511856A1 (en) Reference generator
EP0066572A4 (en) Driver circuit having reduced cross-over distortion.
US5034700A (en) Integratable amplifier circuit
JP3313450B2 (en) Amplifier including output stage and current limiting circuit
US6060940A (en) CMOS output stage for providing stable quiescent current
KR0158749B1 (en) Clamp semiconductor circuit
KR0129910Y1 (en) Feedback bias circuit
US6531919B1 (en) Phase inversion prevention circuit for an operational amplifier input stage
KR940023028A (en) Voltage / Current Conversion Circuit Using Metal Oxide Semiconductor (MOS) Transistors
JPH05175747A (en) High output fet amplifier
KR100270581B1 (en) Bias stabilizing circuit
JPH02177724A (en) Output buffer circuit
JPH084168B2 (en) Optical semiconductor element drive circuit
US4513253A (en) Electronic amplifier having a transmission factor that is variable by means of a controllable voltage, specifically an expander
KR100200533B1 (en) Darlington amplification circuit for over-current control

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

B701 Decision to grant
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050718

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee