KR0125297B1 - 모스펫(mosfet) 제조방법 - Google Patents
모스펫(mosfet) 제조방법Info
- Publication number
- KR0125297B1 KR0125297B1 KR1019930031830A KR930031830A KR0125297B1 KR 0125297 B1 KR0125297 B1 KR 0125297B1 KR 1019930031830 A KR1019930031830 A KR 1019930031830A KR 930031830 A KR930031830 A KR 930031830A KR 0125297 B1 KR0125297 B1 KR 0125297B1
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon layer
- forming
- semiconductor substrate
- pattern
- exposed
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 44
- 229920005591 polysilicon Polymers 0.000 claims abstract description 42
- 239000004065 semiconductor Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 125000006850 spacer group Chemical group 0.000 claims abstract description 17
- 239000012535 impurity Substances 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 10
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 5
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 2
- 238000000137 annealing Methods 0.000 abstract 1
- 239000002184 metal Substances 0.000 abstract 1
- 238000005468 ion implantation Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자의 모스펫(MOSFET) 제조방법에 관한 것으로, 집적도가 높아짐에 따라 감소하는 채널길이가 작아져 발생되는 문제를 해결하기 위하여 반도체 기판에 돌출부를 제조한 다음, 돌출부가 감싸지도록 게이트산화막과 게이트전극을 형성하고, 게이트전극과 소오스/드레인 영역에 실리사이드를 형성하는 기술이다.
Description
제1도는 종래의 기술로 모스펫(MOSFET)을 제조한 단면도.
제2a도 내지 제2e도는 본 발명에 의해 채널길이가 증대된 모스펫을 제조하는 단계를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2 : 게이트산화막
3 : 게이트전극 4 : LDD영역
5 : 절연막 스페이서 6 : 소오스/드레인 영역
7 : 실리사이드
본 발명은 반도체 소자의 모스펫(MOSFET) 제조방법에 관한 것으로, 특히 채널길이가 증대되고, 자기정렬된 폴리사이드 구조를 갖는 모스펫 제조방법에 관한 것이다.
반도체 소자가 고집적화됨에 따라 자기정렬된 폴리사이드(Polycide)구조를 갖는 게이트전극이 개발되었다.
종래의 기술에 의해 제조된 폴리사이드 구조를 갖는 모스펫을 제1도를 참조하여 설명하기로 한다.
반도체 기판(1)에 게이트산화막(2) 및 폴리실리콘층(3)을 순차적으로 적층한 다음, 리소그라피 공정을 통하여 게이트전극용 폴리실리콘 패턴으로 된 게이트전극(3)을 형성하고, 자농도 불순물을 기판으로 이온주입하여 LDD영역(4)을 형성하고, 게이트전극(3) 측벽에 산화막 스페이서(5')를 형성한 다음, 고농도 불순물을 기판으로 이온주입하여 소오스/드레인 영역(6)을 형성하고, 선택증착법으로 상기 폴리실리콘층(5)과 소오스/드레인 영역(6)에 실리사이드(7)을 형성한 것이다.
상기와 같은 공정으로 형성된 모스펫은 고집적화가 됨에 따라 채널길이가 짧아져서 문턱전압(VT)과 파괴전압(VBD)의 감소와 기판 전류 증가등으로 모스펫의 전기적 특성이 악화되는 문제점이 발생된다.
본 발명은 상기한 문제점을 해결하기 위하여 모스펫의 채널길이를 증대시키는데 그 목적이 있다.
본 발명에 의한 모스펫에 의하면 반도체 기판의 소정부분이 돌출된 구조로 형성되고, 상기 돌출된 구조의 반도체 기판을 둘러 쌓이도록 게이트산화막과 게이트전극용 폴리실리콘 패턴이 구비되고, 상기 게이트전극용 폴리실리콘 패턴 양측 가장자리 하부의 반도체 기판에 LDD영역과 소오스/드레인 영역이 구비되고 상기 게이트전극용 폴리실리콘 패턴과 소오스/드레인 영역 상부에 실리사이드가 구비되는 것을 특징으로 한다.
본 발명에 의한 모스펫 제조방법에 있어서, 반도체 기판 상부에 산화막을 형성하고, 그 상부에 감광막 패턴을 형성하고, 노출된 산화막과 그 하부의 반도체 기판의 일정두께를 식각하여 돌출부를 형성하는 단계와, 상기 감광막 패턴과 산화막을 제거하고, 전체적으로 게이트산화막과 폴리실리콘층을 적층하는 단계와, 상기 폴리실리콘층의 돌출부를 감싸는 부분 양측을 일정두께를 식각하는 단계와, 상기 돌출부 양측의 반도체 기판에 저농도 불순물을 이온주입하여 LDD영역을 형성하는 단계와, 상기 돌출부의 폴리실리콘층의 측벽에 흐름성을 갖는 절연막 스페이서를 형성하는 단계와, 상기 돌출부 양측이 반도체 기판에 고농도 불순물을 이온주입시켜 소오스/드레인 영역을 형성하는 단계와, 상기 노출된 폴리실리콘층을 게이트산화막이 노출되기까지 식각하여 게이트전극용 폴리실리콘층 패턴을 형성하고, 상기 절연막 스페이서를 플로우시켜 상기 게이트전극용 폴리실리콘층 패턴의 측면을 절연시키는 단계와, 상기 소오스/드레인 영역과 게이트전극용 폴리실리콘층 패턴 상부에 선택적으로 실리사이드막을 형성하는 단계를 이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제2a도 내지 제2d도는 본 발명에 의해 채널길이가 증대된 모스펫을 제조하는 공정단계를 도시한 단면도이다.
제2a도는 반도체 기판(1) 상부에 100-500Å 두께의 열산화막(8)을 형성하고, 그 상부에 감광막 패턴(9)을 형성하고, 식각공정으로 열산화막(8)과 그 하부의 반도체 기판(1)을 일정두께 식각하여 돌출된 구조의 반도체 기판(1)을 형성한 단면도이다.
제2b도는 상기 감광막 패턴(9)을 제거한 후, HF에 의해 상기 열산화막(8)을 제거하고, 반도체 기판(1)으로 문턱전압(VT) 조절용 불순물을 이온주입한 후, 상기 구조의 전표면에 게이트산화막(2)과 도핑된 폴리실리콘층(3)을 형성하고 상기 폴리실리콘층(3)의 돌출부를 감싸는 부분상에 감광막 패턴(10)을 형성한 단면도이다.
제2c도는 상기 감광막 패턴(10)을 마스크로 하여 노출되는 폴리실리콘층(3)을 일정두께를 식각하여 약 100-300Å 정도가 남도록 하고 상기 감광막 패턴(10)을 제거한 후, 경사지게 저농도 이온을 반도체 기판(1)으로 주입하여 LDD영역(4)을 형성한 단면도이다.
제2d도는 상기 폴리실리콘층(3)의 측벽에 피.에스.지(Phosphor Silicate Glass : 이하 PSG라 칭함)막 스페이서(5)를 형성하고, 고농도 불순물을 반도체 기판(1)으로 이온주입시켜 소오스/드레인 영역(6)을 형성한 다음, 노출된 폴리실리콘층(3)을 식각하여 게이트전극용 폴리실리콘층 패턴(3')을 형성한 단면도이다.
제2e도는 고온 열처리공정으로 상기 PSG막 스페이서(5)를 플로우시켜 상기 게이트전극용 폴리실리콘층 패턴(3')의 측면을 절연시킨 다음, 전이금속(도시안됨)을 상기 소오스/드레인 영역(6)과 게이트전극용 폴리실리콘층 패턴(3') 상부에 선택적으로 형성하고, 열처리하여 실리사이드(7)를 형성한 단면도이다. 또는 상기 PSG막 스페이서(5) 대신에 BPSG막으로 스페이서를 형성할 수도 있다.
참고로, 상기 폴리실리콘층의 측벽에 PSG막 스페이서(5)를 형성하고, 노출되는 폴리실리콘층(3)을 게이트산화막(2)이 노출되기까지 식각하여 게이트전극용 폴리실리콘층 패턴(3')을 형성하고, 고온 공정으로 상기 PSG막 스페이서(5)를 플로우시켜 상기 게이트전극용 폴리실리콘층 패턴(3')의 측면을 절연시킨 다음, 고농도 불순물을 반도체 기판(1)으로 이온주입시켜 소오스/드레인 영역(6)을 형성할 수도 있다.
상기한 본 발명에 의하면 반도체 소자의 고집적화에 대응하여 유효채널 길이를 연장시킴과 동시에 소오스/드레인 영역과 게이트전극용 폴리실리콘층 패턴 상부에 실리사이드를 형성함으로써 모스펫의 전기적 특성을 개선시키는 효과가 있다.
Claims (5)
- 반도체 기판 상부에 산화막을 형성하고, 그 상부에 감광막 패턴을 형성하고, 노출된 산화막과 그 하부의 반도체 기판의 일정두께를 식각하여 돌출부를 형성하는 단계와, 상기 감광막 패턴과 산화막을 제거하고, 전체적으로 게이트산화막과 폴리실리콘층을 적층하는 단계와, 상기 폴리실리콘층의 돌출부를 감싸는 부분 양측을 일정두께를 식각하는 단계와, 상기 돌출부 양측의 반도체 기판에 저농도 불순물을 이온주입하여 LDD영역을 형성하는 단계와, 상기 돌출부의 폴리실리콘층의 측벽에 흐름성을 갖는 절연막 스페이서를 형성하는 단계와, 상기 노출된 양측의 반도체 기판에 고농도 불순물을 이온주입시켜 소오스/드레인 영역을형성하는 단계와, 상기 노출된 폴리실리콘층을 게이트산화막이 노출되기까지 식각하여 게이트전극용 폴리실리콘층 패턴을 형성하고, 상기 절연막 스페이서를 플로우시켜 상기 게이트전극용 폴리실리콘층 패턴의 측면을 절연시키는 단계와, 상기 소오스/드레인 영역과 게이트전극용 폴리실리콘층 패턴 상부에 선택적으로 실리사이드막을 형성하는 단계를 포함하는 모스펫 제조방법.
- 제1항에 있어서, 상기 저농도 불순물을 이온주입할때 반도체 기판에 대해 경사지게 주입하는 것을 특징으로 하는 모스펫 제조방법.
- 제1항에 있어서, 상기 게이트산화막을 형성하기 전에 반도체 기판으로 문턱전압 조절용 불순물을 이온주입하는 것을 특징으로 하는 모스펫 제조방법.
- 제1항에 있어서, 상기 절연막 스페이서를 PSG막이나 BPSG막으로 형성된 것을 특징으로 하는 모스펫 제조방법.
- 제1항에 있어서, 상기 폴리실리콘층의 측벽에 절연막 스페이서를 형성하고, 노출되는 폴리실리콘층을 게이트산화막이 노출되기까지 식각하여 게이트전극용 폴리실리콘층 패턴을 형성하고, 고온 공정으로 상기 절연막 스페이서를 플로우시켜 상기 게이트전극용 폴리실리콘층 패턴의 측면을 절연시킨 다음, 고농도 불순물을 반도체 기판으로 이온주입시켜 소오스/드레인 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 모스펫 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930031830A KR0125297B1 (ko) | 1993-12-31 | 1993-12-31 | 모스펫(mosfet) 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930031830A KR0125297B1 (ko) | 1993-12-31 | 1993-12-31 | 모스펫(mosfet) 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950021275A KR950021275A (ko) | 1995-07-26 |
| KR0125297B1 true KR0125297B1 (ko) | 1997-12-10 |
Family
ID=19374765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930031830A KR0125297B1 (ko) | 1993-12-31 | 1993-12-31 | 모스펫(mosfet) 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0125297B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100504546B1 (ko) * | 2000-07-24 | 2005-08-01 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
-
1993
- 1993-12-31 KR KR1019930031830A patent/KR0125297B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100504546B1 (ko) * | 2000-07-24 | 2005-08-01 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950021275A (ko) | 1995-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100205320B1 (ko) | 모스펫 및 그 제조방법 | |
| KR100506055B1 (ko) | 반도체 소자의 트랜지스터 및 그의 제조 방법 | |
| JP3360064B2 (ja) | 半導体素子の製造方法 | |
| JP2908715B2 (ja) | モスフェット（ｍｏｓｆｅｔ）及びその製造方法 | |
| KR100218299B1 (ko) | 트랜지스터 제조방법 | |
| KR0125297B1 (ko) | 모스펫(mosfet) 제조방법 | |
| KR100260043B1 (ko) | 반도체 소자 제조방법 | |
| KR960014720B1 (ko) | 폴리 사이드 구조를 갖는 게이트 전극 형성 방법 | |
| KR100280525B1 (ko) | 반도체소자의 제조방법 | |
| KR0170436B1 (ko) | 모스트랜지스터 제조방법 | |
| KR0146275B1 (ko) | 모스펫 제조방법 | |
| KR0146276B1 (ko) | 모스펫 제조방법 | |
| JP3061157B2 (ja) | 半導体素子の形成方法 | |
| KR0125296B1 (ko) | 모스펫(mosfet) 제조방법 | |
| KR100698068B1 (ko) | 핀 구조 전계 트랜지스터 및 이의 제조방법 | |
| KR0131992B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR940004259B1 (ko) | 모오스 트랜지스터 제조방법 | |
| KR100280798B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR100567047B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR0122521B1 (ko) | 반도체 소자 제조방법 | |
| KR100503379B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR20030002701A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR0152936B1 (ko) | 반도체 소자 제조방법 | |
| KR0160917B1 (ko) | 자기정렬형 mos 트랜지스터의 제조방법 | |
| KR100469149B1 (ko) | 반도체소자의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |