KR0124976B1 - 개구율 향상을 위한 액정표시장치 및 그 제조방법 - Google Patents
개구율 향상을 위한 액정표시장치 및 그 제조방법Info
- Publication number
- KR0124976B1 KR0124976B1 KR1019940014187A KR19940014187A KR0124976B1 KR 0124976 B1 KR0124976 B1 KR 0124976B1 KR 1019940014187 A KR1019940014187 A KR 1019940014187A KR 19940014187 A KR19940014187 A KR 19940014187A KR 0124976 B1 KR0124976 B1 KR 0124976B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- film
- liquid crystal
- gate
- crystal display
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000010408 film Substances 0.000 claims abstract description 45
- 229910052751 metal Inorganic materials 0.000 claims abstract description 34
- 239000002184 metal Substances 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000011521 glass Substances 0.000 claims abstract description 11
- 239000010409 thin film Substances 0.000 claims abstract description 10
- 239000003990 capacitor Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 12
- 238000000206 photolithography Methods 0.000 claims description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 7
- 238000007743 anodising Methods 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 239000010407 anodic oxide Substances 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 claims 1
- 230000008021 deposition Effects 0.000 claims 1
- 239000011159 matrix material Substances 0.000 description 14
- 238000003860 storage Methods 0.000 description 8
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000002048 anodisation reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical group [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
유리기판상에, 게이트 라인 및 커패시터의 제1 전극으로서 사다리 형태로 투명 도전막을 증착, 패턴하는 공정과; 불투명하고 양극산화가능한 금속을 상기 투명 도전막상에 증착, 패턴하는 공정과; 상기 금속을 양극산화시킴으로써 양극 산화막을 형성하는 공정과; 절연막층과, 반도체층과, 오믹 콘택층을 상기 기판상에 전면 증착하고, 섬상으로 게이트 라인상에 패턴하는 공정과; 소오스 전극 및 드레인 전극 및 신호라인을 금속층으로 증착, 패턴하는 공정과; 상기 소오스 전극 및 드레인 전극을 마스크로 하여 액티브상의 오믹 콘택층을 식각하는 공정과; 화소전극을 형성하기 위하여 투명도전막을 증착하고 패턴화시키는 공정과; 패시베이션막을 증착하는 공정으로 구성되며; 게이트 라인과 저장 커패시터의 하부 전극을 투명 도전전극으로 사용하고, 게이트 형성후에 전면 양극산화가 가능한 메탈을 증착하여 전면 양극산화시킴으로써 크로스오버 쇼트의 문제를 해결할 수 있고, 또한 디바이스가 있는 부분의 평탄화를 가능하게 함으로써 액정공정의 러빙문제를 해결할 수 있는 효과를 가진 개구율 향상을 위한 액정표시장치의 제조방법에 관한 것.
Description
제1도는 종래의 TFT액티브 매트릭스 방식의 액정표시장치를 유리기판쪽에서 본 평면도이고,
제2도는 제1도의 A-A선을 자른 부분적인 단면도이고,
제3도~제8도는 이 발명의 제1실시예에 따른 개구율 향상을 위한 액정표시장치의 제조공정을 나타낸 평면도이고,
제9도는 제8도의 A-A선을 자른 단면도이고,
제10도~제15도는 이 발명의 제2실시예에 따른 개구율 향상을 위한 액정표시장치의 제조공정을 나타낸 평면도이고,
제16도는 제15도의 A-N선을 자른 단면도이고,
제17도는 제8도 및 제15도의 B-B선을 자른 단면도이다.
이 발명은 개구율 향상을 위한 액정표시장치 및 그 제조방법에 관한 것으로서, 더욱 상세하게 말하자면 게이트 라인과 저장 커패서터의 하부전극을 투명 도전전극으로 사용하고, 게이트 형성후에 전면 양극산화가 가능한 메탈을 증착하여 전면 양극산화시킴으로써 크로스오버 쇼트의 문제를 해결할 수 있고, 또한 디바이스가 있는부분의 평탄화를 가능하게 함으로써 액정공정의 러빙문제를 해결할 수 있는 개구율 향상을 위한 액정표시장치 및 그 제조방법에 관한 것이다.
일반적인 표시장치로서는 음극선관(Cathode Ray Tube, CRT)이 그 주류를 이루어왔으나, 액정표시장치(Liquid Crystal Display, LCD)나 플라즈마 표시장치(Plasma Display Panel, PDP)와 같은 평판 표시장치가 표시장치의 경량화, 박형화, 저전력 소비화 등의 추세로 인하여 표시장치로서 각광받고 있는 추세이다.
액정표시장치(LCD)기술은 단순 매트릭스 방식과 각 화소마다 스위칭 소자를 베치한 액티브 매트릭스 방식의 2가지로 분류된다. 단순 매트릭스 방식은 응답속도와 화질면에서 최첨단 제품에의 응용이 부적합한면이 있어 이에 대한 대책으로서 액티브 매트릭스 방식이 제안되었다.
상기한 액티브 매트릭스 방식은 스위칭 소자의 형태에 따라 TFT(Thin Film Transistor)방식과 MIM방식의 2가지로 대별되는데, TFT방식의 스위칭 소자의 구조를 보면 데이타 라인에 연결되어 있는 소오스 전극단자와, 타이밍 라인에 연결되어 있는 게이트 전극단자와, 대량전극에 연결되어 있는 드레인 전극단자 등 3개의 단자를 가지고 있는 전계효과 트랜지스터로 이루어져 있으며, 스위칭을 수행하는 게이트 전극단자로 인가되는 타이밍 라인의 신호에 의해서 온/오프 동작이 이루어진다.
TFT 액티브 매트릭스 방식의 액정표시장치 제조기술에서는 높은 컨트라스트비(contrast ratio)및 높은 개구율(aperture ratio)를 얻기 위하여 이중(double)의 차광층 구조를 도입하여 LCD의 표시특성을 향상시키고 있는데, 이와 같은 이중의 차광층 구조를 사용하는 TFT액티브 매트릭스 액정표시장치에 관한 기술이 대한만국 특허출원 출원번호 제91-15530호(출원일자 : 1991년9월 5일)의 액정표시장치 및 그 제조방법에서 본 출원인에 의하여 개시된 바 있다.
이하, 첨부된 도면을 참조로 하여 종래의 TFT 액티브 매트릭스 액정표시장치에 대하여 설명하기로 한다.
제1도는 종래의 TFT액티브 매트릭스 방식의 액정표시장치를 유리기판쪽에서 본 평면도이고, 제2도는 제1도의 A-A선을 자른 부분적인 단면도이다.
제1도 및 제2도에 도시되어 있듯이 종래의 TFT액티브 매트릭스 방식의 액정표시장치의 구성은, 배면 유리기판(100)과, 상기한 배면 유리기판(100)의 위에 매트릭스 형태로 배열되어 화소영역을 한정해주는 TFT게이트 전극(G)과, 커패시터의 제1전극(10)과, 절연층(2)과, 반도체층(3)과, TFT소오스 전극(5b) 및 표시신호전극(5a)과, 화소전극(4)과, 각 화소영역에 구비된 스토리지 커패시터(C)를 포함하여 이루어진다.
상기한 커패시터의 제1전극(10)과 같은 평면상에, 각 화소전극(4)의 가장자리 경계부분이 형성되기에 충분한 소정의 폭만큼 상기 화소전극(4)의 가장자리 부분이 상기 커패시터의 제1전극(10)과 오버랩되도록 한다. 이에 따라 단차피복성 불량에 따른 화소전극 패턴의 크랙을 피할 수가 있다.
또한, 각 TFT소오스 전극(5b)은 상기 커패시터의 제1전극의 전체폭과 오버랩되도록 함으로써 각 화소전극(4)의 가장자리를 따라 TFT소오스 전극(5b)의 단차피복성의 불량이 제거되도록 한다.
그러나 상기한 액정표시장치 및 그 제조방법을 포함한 종래의 액정표시장치 기술에서는, 박막 트랜지스터(TFT)의 게이트 전극의 재료를 불투명한 메탈을 사용할 경우에, 100㎛×300㎛의 픽셀(9.4표준픽셀)에서 개구율은 60%정도가 최대이고, 통상적으로는 45%이하가 되는 단점이 있다.
XGA(69㎛×207㎛)의 경우에는, 개구율 문제는 더욱 심각해서 박막 트랜지스터의 게이트 재료를 불투명한 메탈로 사용해서는 개구율 50%이상을 확보하는 것이 어렵다.
따라서 이 발명의 목적은 상기한 종래의 단점을 해결하기 위한 것으로서, 박막 트랜지스터의 게이트 라인과 스토리지 커패시터의 하부 전극을 투명 도전전극으로 사용함으로써 개구율의 향상을 기할 수 있으며, 게이트 라인을 ITO(Indium Tin Oxide)와 메틸로써 이중화하여 라인오븐을 줄일 수 있는 액정표시장치 및 그 제조방법을 제공하는데 있다.
이 발명의 다른 목적은, 기판 전면에 전극이 있으므로 게이트 형성후에 전면 양극산화가 가능한 메탈을 증착하고, 전면 양극산화시킴으로써 크로스오버 쇼트의 문제를 해결할 수 있고, 또한 다바이스가 있는 부분의 평탄화를 가능하게 함으로써 액정공정의 러빙문제를 해결할 수 있는 개구율 향상을 위한 액정표시장치 및 그 제조방법을 제공하는데 있다.
상기한 목적을 달성하기 위한 수단으로서 이 발명의 구성은, 유리기판상에 수평방향으로 복수개의 사다리꼴 형태의 게이트 라인 및 게이트 전극이 투명 도전막으로 형성되고, 상기 투명 도전막의 상부 일부분이 불투명 메탈로 형성되어 있고, 상기 게이트 라인과 수직되게 복수의 신호라인이 형성되어 있고, 상기 게이트 전극상에 신호전극과 연결되는 소오스 전극과, 화소전극과 연결되는 드레인 전극으로 구성되는 박막 트랜지스터 소자가 형성되어 있고, 상기 화소전극은 상기 사다리꼴 형태의 게이트 라인의 내측 일부를 따라 절연막을 매개로 오버랩되도록 하는 구조로 이루어진다.
상기한 목적을 달성하기 위한 수단으로서 이 발명의 구성은, 유리기판상에, 게이트 라인 및 커패시터의 제1전극으로서 사다리 형태로 투명 전도막을 증착하고 사진 식각법으로 패턴하는 공정과, 다음에, 불투명하고 양극산화가능한 금속을 상기 투명 도전막상에 증착하고 사진식각법으로 패턴하는 공정과, 다음에, 상기 금속을 양극산화사킴으로써 양극 산화막을 형성하는 공정과, 다음에, 절연막층과, 오믹 콘택층을 상기 기판상에 전면 증착하는 공정과, 다음에, 상기 반도체층 및 오믹 콘택층을 섬상으로 상기 게이트 라인상에 사진식각법으로 패턴하는 공정과, 다음에, 소오스 전극 및 드레인 전극 및 신호라인을 금속층으로 증착하고 패턴하는 공정과, 다음에, 상기 소오스 전극 및 드레인 전극 및 신호라인을 금속층으로 증착하고 패턴하는 공정과, 다음에, 상기 소오스 전극 및 드레인 전극을 마스크로 하여 액티브상의 오믹 콘택층을 식각하는 공정과, 다음에, 화소전극을 형성하기 위하여 투명 도전막을 증착하고 패턴화시키는 공정과, 패시베이션막을 증착시킨 뒤에 패턴화시키는 공정으로 이루어진다.
상기한 구성에 따른 이 발명의 작용에 의하면, 점차적으로 박막 트랜지스터를 스위칭 소자로 사용하는 액티브 매트릭스 방식의 액정표시장치가 고정세화됨에 따라 실제로 빛이 나오는 부분(개구)이 적어져서 상대적으로 백라이트의 휘도가 높아져야 하는 문제를 야기시키는데, 이 발명에 의하면 고정세화되는 TFT액정표시장치에서도 높은 개구율을 가질 수가 있다.
상기한 구성에 의하여, 이 발명이 속하는 기술분야에서 통상의 지식을 가진자가 이 발명을 용이하게 실시할 수 있는 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명한다.
제3도~제8도는 이발명의 제1실시예에 따른 개구율 향상을 위한 액정표시장치의 제조공정을 나타낸 평면도이고, 제9도는 제8도의 A-A선을 자른 단면도이다.
먼저, 제3도 및 제9도에 도시되어 있는 바와 같이, 베면 유리기판의 위에 게이트 라인과 게이트 보조라인 및 커패시터의 제1전극(10a)으로서 사다리 형태의 투명 도전막 (ITO)을 증착하고, 사진 식각법으로 패턴화시킨다.
다음에, 제4도 및 제9도에 도시되어 있는 바와 같이, Mo-Ta, Ta, Al 등의 양극산화되는 게이트 메탈(G)을 증착하고 사진식각법으로 패턴화시킨 뒤에, 상기한 게이트 메탈(G)을 전면 양극 산화시킴으로써 게이트 메탈(G)의 위에 양극 산화막(2a)이 형성되도록 한다. 상기한 게이트 메탈(G)은 투명도전막(ITO)(10a)이 갖지 못하는 저저항 특성을 가지며, 화소전극(4a)의 하부 주변의 빛을 차단하는 블랙 매트릭스 역할을 수행하고 개구율 향상에 기여한다.
다음에, 제5도 및 제9도에 도시되어 있는 바와 같이, 절연막층(2b)으로서 질화규소막(SiNx)과, a-Si층(3a)과, 오믹 콘택층(3b)으로서 n+-Si층의 3층막을 연속 증착시킨다.
다음에, 제6도 및 제9도에 도시되어 있는 바와 같이, 반도체층(a-Si층)(3a)과 오믹 콘택층(n+-Si층)(3b)을 액티브 및 게이트 라인과 표시신호라인(5a')의 크로스오버부에 섬상으로 사진식각법을 이용하여 패턴한다.
다음에, 제7도 및 제9도에 도시되어 있는 바와 같이, 소오스 전극 메탈(5a')및 드레인 전극 메탈(5b')을 증착하고 패턴화시킨 뒤에, 소오스 전극 메탈(5a')및 드레인 전극 메탈(5b')의 사이에 있는 액티브층(a-Si층)(3a)의 상부의 오믹 콘택층(n+-Si층)(3b)을, 상기 소오스 전극 메탈(5a')드레인 전극 메탈(5b')을 마스크로 하여 에칭한다.
다음에, 제8도 및 제9도에 도시되어 있는 바와 같이, 화소전극(ITO)(4a)을 증착하고 패턴화시킨다. 그리고 패시베이션막(11)을 질화 규소막으로 증착한다.
상기한 투명 도전막(10a)은 게이트 라인으로 사용되면서, 이와 동시에 화소전극(ITO)(4a)과의 사이에 질연막층(2b)을 개입시킴으로써 형성된 스토리지 커패시터의 하부 전극으로서 사용된다.
제17도는 제8도의 B-B선을 자른 단면도이다.
제17도에 도시되어 있는 봐와 같이, 이 발명의 제1실시예에 의하면, 박막 트랜지스터의 게이트 라인과 스토리지 커패시터의 하부 전극을 투명 도전전극(ITO)(10a)으로 사용함으로써 개구율이 향상되는 것을 볼 수가 있다.
제10도~제15도는 이 발명의 제2실시예에 따른 개구율 향상을 위한 액정표시장치의 제조공정을 나타낸 평면도이고, 제16도는 제15도의 A-A선을 자른 단면도이다.
이 발명의 제2실시예에 다른 개구율 향상을 위한 액정표시장치의 제조공정은 제1실시예와 서로 비슷하며, 이를 첨부된 도면을 참조로 하여 설명하면 다음과 같다. 먼저, 제10도 및 제16도에 도시되어 있는 바와 같이, 유리기판의 위에 게이트 라인과 게이트 보조 라인 및 커패시터의 제1전극(10a)으로서 사다리 형태의 투명 도전막(ITO)을 증착하고, 사진 식각법으로 패턴화시킨다.
다음에, 제11도에 도시되어 있는 바와 같이, Mo-Ti, Ta, Al 등의 양극산화되는 메탈(G)을 증착하고 사진식각법으로 패턴화시킨 뒤에, 상기한 메탈(G)을 전면 양극산화시킴으로써 게이트 메탈(G)의 위에 양극산화막(2a)이 형성되도록 한다.
다음에, 제12도 및 제16도에 도시되어 있는 바와 같이, 질연막층(2b)으로서 질화규소막(SiNx)과, a-Si 층 (3a)과, 오믹 콘택층(3b)으로서 n+-Si 층의 3층막을 연속 증착시킨다.
다음에, 제13도 및 제16도에 도시되어 있는 바와 같이, 반도체층(n-Si층)(3a)및 오믹 콘택층(n+-Si )(3b)을 액티브 및 게이트 라인과 표시신호라인(5a')에 크로스오버부에 섬상으로 사진식각법을 이용하여 패턴화한다.
다음에 제14도 및 제16도에 되시되어 있는 바와 같이, 소오스 전극 메탈(5a')및 드레인 전극 메탈(5b')을 증착하고 패턴화시킨 뒤에, 상기 소오스 전극메탈(5a')및 드레인 전극 메탈(5b')을 마스크로 하여 오믹 콘택층(n+-Si 층)(3b)을 에칭한다.
다음에, 제15도 및 제16도에 도시되어 있는 바와 같이, 화소전극(ITO)(4a)을 증착하고 패턴화시킨다. 그리고 패시베이션(보호막)을 질화규소막(SiNx)(11)으로 형성한다.
상기한 투명 도전막은 제1실시예에 마찬가지로 게이트 라인으로 사용되면서, 이와 동시에 화소전극(ITO)과의 사이에 절연층을 개입시킴으로써 형성된 스토리지 커패시터의 하부 전극으로서 사용될 뿐 아니라, 게이트 라인이 투명 도전막과 메탈의 이중층으로 형성되어 라인오프 불량을 줄일 수 있다.
제17도는 제15도의 B-B선을 지른 단면도이다.
제17도에 도시되어 있는 바와 같이, 이 발명의 제2실시예에 의하면 박막 트랜지스터의 게이트 라인의 스토리지 커패시터의 하부 전극부는 투명전극(ITO)만으로 형성하므로, 개구율 향상을 이룰 수가 있다.
이상에서와 같이 이 발명의 실시예에서, 게이트 라인과 저장 커패시터의 하부 전극을 투명 도전전극으로 사용하고, 게이트 형성후에 전면 양극산화가 가능한 메탈을 증착하여 전면 양극산화시킴으로써 크로스오버쇼트의 문제를 해결할 수 있고, 또한 디바이스가 있는 부분의 평탄화를 가능하게 함으로써 액정공정의 러빙문제를 해결할 수 있는 효과를 가진 개구율 향상을 위한 액정표시장치 및 그의 제조방법을 제공할 수가 있다. 이 발명의 이러한 효과는 액정표시장치의 제조분야에서 이용될 수 있다.
Claims (7)
- 유리기판상에 수평방향으로 복수개의 사다리꼴 형태의 게이트 라인 및 게이트 전극이 투명 도전막으로 형성되고, 상기 투명 도전막의 상부 일부분이 불투명 메탈로 형성되어 있고, 상기 게이트 라인과 수직되게 복수의 신호라인이 형성되고 있고, 상기 게이트 전극상에 신호전극과 연결되는 소오스 전극과, 화소전극과 연결되는 드레인 전극으로 구성되는 박막 트랜지스터 소자가 형성되어 있고, 상기 화소전극은 상기 사다리꼴 형태의 게이트 라인의 내측 일부를 따라 절연막을 매개로 오버랩되도록 하는 것을 특징으로 하는 개구율 향상을 위한 액정표시장치.
- 제 1항에 있어서, 상기 불투명 메탈은 상기 게이트 전극부 및 신호배선과 인정되어 형성된 상기 사다리꼴 형태의 게이트 라인의 수직 방향에만 형성되고, 화소의 가장자리의 광차단막으로 사용되는 것을 특징으로 하는 개구을 향상을 위한 액정표시장치.
- 유리기판상에, 게이트 라인 및 커패시터의 제1전극으로서 사다리 형태로 투명 도전막을 증착하고 사진 식각법으로 패턴하는 공정과, 다음에, 불투명하고 양극산화가능한 금속을 상기 투명 도전막상에 증착하고 사진식각법으로 패턴하는 공정과, 다음에, 상기 금속을 양극산화시킴으로써 양극 산화막을 형성하는 공정과, 다음에, 절연막층과, 반도체층과, 오믹 콘택층을 상기 기판상에 전면 증착하는 공정과, 다음에, 상기 반도체층 및 오믹 콘택층을 섬상으로 상기 게이트 라인상에 사진식각법으로 패턴하는 공정과, 다음에, 소오스 전극 및 드레인 전극 및 신호라인을 금속층으로 증착하고 패팅히는 공정과, 다음에, 상기 소오스 전극 및 드레인 전극을 마스크로 하여 액티브상의 오믹 콘택층을 식각하는 공정과, 다음에, 화소전극을 형성하기 위하여 투명 도전막을 증착하고 패턴화시키는 공정과, 다음에, 패시베이션막을 증착하는 공정으로 이루어지는 것을 특징으로 하는 개구율 향상을 위한 액정표시장치의 제조방법.
- 제3항에 있어서, 상기 반도체층은 비정질 실리콘(a-Si)으로 이루어지는 것을 특징으로 하는 개구율 향상을 위한 액정표시장치의 제조방법.
- 제3항에 있어서, 상기 오믹 콘택층은 N형으로 도우프된 비정질 실리콘막으로 이루어지는 것을 특징으로 하는 개구율 향상을 위한 액정표시장치의 제조방법.
- 제3항에 있어서, 상기 패시베이션막은 질화 실리콘막으로 이루어지는 것을 특징으로 하는 개구율 향상을 위한 액정표시장치의 제조방법.
- 제3항에 있어서, 상기 절연막층은 질화 실리콘막으로 이루어지는 것을 특징으로 하는 개구율 향상을 위한 액정표시장치의 제조방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940014187A KR0124976B1 (ko) | 1994-06-22 | 1994-06-22 | 개구율 향상을 위한 액정표시장치 및 그 제조방법 |
US08/493,000 US5663575A (en) | 1994-06-22 | 1995-06-21 | Liquid crystal display device providing a high aperture ratio |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940014187A KR0124976B1 (ko) | 1994-06-22 | 1994-06-22 | 개구율 향상을 위한 액정표시장치 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960002917A KR960002917A (ko) | 1996-01-26 |
KR0124976B1 true KR0124976B1 (ko) | 1997-12-01 |
Family
ID=19385873
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940014187A KR0124976B1 (ko) | 1994-06-22 | 1994-06-22 | 개구율 향상을 위한 액정표시장치 및 그 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0124976B1 (ko) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7209192B2 (en) | 2001-09-26 | 2007-04-24 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for liquid crystal display and method for manufacturing the same |
KR100752207B1 (ko) * | 2000-01-07 | 2007-08-28 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
US8988640B2 (en) | 2010-04-16 | 2015-03-24 | Samsung Display Co., Ltd. | Display device and fabrication method of the same |
US9025096B2 (en) | 2009-11-23 | 2015-05-05 | Samsung Display Co., Ltd. | Liquid crystal display device and method of fabrication for the same |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100273848B1 (ko) * | 1996-09-30 | 2000-12-15 | 김영남 | 평판소자의 전극 |
-
1994
- 1994-06-22 KR KR1019940014187A patent/KR0124976B1/ko not_active IP Right Cessation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100752207B1 (ko) * | 2000-01-07 | 2007-08-28 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
US7209192B2 (en) | 2001-09-26 | 2007-04-24 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for liquid crystal display and method for manufacturing the same |
US9025096B2 (en) | 2009-11-23 | 2015-05-05 | Samsung Display Co., Ltd. | Liquid crystal display device and method of fabrication for the same |
US8988640B2 (en) | 2010-04-16 | 2015-03-24 | Samsung Display Co., Ltd. | Display device and fabrication method of the same |
Also Published As
Publication number | Publication date |
---|---|
KR960002917A (ko) | 1996-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100276442B1 (ko) | 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치 | |
KR100244447B1 (ko) | 액정 표시 장치 및 그 액정 표시 장치의 제조 방법 | |
US6373546B1 (en) | Structure of a liquid crystal display and the method of manufacturing the same | |
US6091466A (en) | Liquid crystal display with dummy drain electrode and method of manufacturing same | |
US7115913B2 (en) | Array substrate used for a display device and a method of making the same | |
US6627470B2 (en) | Array substrate for use in LCD device and method of fabricating same | |
JP3267011B2 (ja) | 液晶表示装置 | |
US7671931B2 (en) | Liquid crystal display device and method of fabricating the same | |
JPH05203994A (ja) | 液晶表示装置 | |
KR20020034272A (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
KR19990000915A (ko) | 액정 표시 장치 및 그 액정 표시 장치의 제조 방법 | |
KR20070000546A (ko) | 누설전류를 줄일 수 있는 액정표시소자 및 그 제조방법 | |
US20070058096A1 (en) | Storage capacitor structure for liquid crystal display | |
KR20070120384A (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
KR20000034033A (ko) | 반사형 액정 표시장치 및 그 제조방법 | |
KR20040110884A (ko) | 빛샘 현상이 방지된 액정표시장치 | |
JP2002116712A (ja) | 表示装置および表示装置の製造方法 | |
KR0124976B1 (ko) | 개구율 향상을 위한 액정표시장치 및 그 제조방법 | |
US5663575A (en) | Liquid crystal display device providing a high aperture ratio | |
KR20010056591A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
KR100621534B1 (ko) | 액정 표시장치 | |
KR100672626B1 (ko) | 액정패널 및 그 제조방법 | |
KR100669077B1 (ko) | 액정표시장치 액티브패널의 구조 및 그 제조방법 | |
JPH0820645B2 (ja) | アクティブマトリクス表示装置 | |
JPH04278928A (ja) | アクティブマトリクス基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120914 Year of fee payment: 16 |
|
FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 17 |
|
EXPY | Expiration of term |