KR0122205Y1 - Automatic video compensation circuit - Google Patents

Automatic video compensation circuit Download PDF

Info

Publication number
KR0122205Y1
KR0122205Y1 KR92028291U KR920028291U KR0122205Y1 KR 0122205 Y1 KR0122205 Y1 KR 0122205Y1 KR 92028291 U KR92028291 U KR 92028291U KR 920028291 U KR920028291 U KR 920028291U KR 0122205 Y1 KR0122205 Y1 KR 0122205Y1
Authority
KR
South Korea
Prior art keywords
signal
video
video signal
burst
value
Prior art date
Application number
KR92028291U
Other languages
Korean (ko)
Other versions
KR940018406U (en
Inventor
이덕우
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR92028291U priority Critical patent/KR0122205Y1/en
Publication of KR940018406U publication Critical patent/KR940018406U/en
Application granted granted Critical
Publication of KR0122205Y1 publication Critical patent/KR0122205Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
    • H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/20—Circuitry for controlling amplitude response
    • H04N5/205—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/44—Colour synchronisation
    • H04N9/455—Generation of colour burst signals; Insertion of colour burst signals in colour picture signals or separation of colour burst signals from colour picture signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)

Abstract

본 고안은 자동비데오 보상 회로에 관한 것으로, 전송과정에서 케이블길이에 따라 감쇄량을 갖는 비데오 신호를 수신받아 자동으로 보상하는 장치에 관한 것이다. 비데오 신호에서 버스트(Burst)신호와 동기신호를 픽업(Pick up)하여 이 신호의 감쇄량을 산출한다. 여기서, 동기신호를 픽업하기 전에 일정동작을 할 수 있도록 클램프한다. 감쇄량은 직류성분의 DC값으로 변환되어 전계효과트랜지스터의 제어전압으로 사용된다. 전압값에 따라 전계효과트랜지스터의 소스(Source)-드레인(Drain)간의 전류가 제어되므로써 신호의 DC레벨 및 주파수성분을 보상하게 된다. 이와 같이 케이블길이에 무관하게 자동으로 보상이 되므로 사용자에게 비데오보상의 편리성을 제공해 주는 효과가 있다.The present invention relates to an automatic video compensation circuit and an apparatus for automatically compensating for receiving a video signal having an attenuation amount according to a cable length in a transmission process. The burst signal and the sync signal are picked up from the video signal to calculate the attenuation amount of the signal. Here, clamping is performed so that a certain operation can be performed before picking up the synchronization signal. The attenuation amount is converted into the DC value of the DC component and used as the control voltage of the field effect transistor. The current between the source and the drain of the field effect transistor is controlled according to the voltage value to compensate for the DC level and frequency component of the signal. As such, compensation is automatically performed irrespective of cable length, thereby providing a user with convenience of video compensation.

Description

자동비데오 보상 회로Auto video compensation circuit

제1도는 종래의 비데오 보상회로를 나타낸 회로도,1 is a circuit diagram showing a conventional video compensation circuit,

제2도는 본 고안에 따른 자동비데오 보상 회로의 일실시예를 나타내는 구성도.2 is a block diagram showing an embodiment of an automatic video compensation circuit according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

21:동기신호분리부 22:지연부21: Sync signal separator 22: Delay

23:버스트검출부 24,27:DC변환기23: Burst detector 24, 27: DC converter

25:클램프부 26:동기검출부25: clamp part 26: synchronous detection part

28:영상신호처리부 29:주파수보상부28: video signal processor 29: frequency compensation unit

30:버퍼30: buffer

본 고안은 자동비데오 보상 회로에 관한 것으로서, 특히 복합영상신호에서 버스트 신호 및 동기신호를 검출하여 이 신호의 레벨을 직류성분의 값으로 산출하여 보상량을 결정하고, 보상량에 따라 비데오 신호를 보정하는 자동비데오 보상 회로에 관한 것이다.The present invention relates to an automatic video compensation circuit. In particular, a burst signal and a synchronization signal are detected from a composite video signal, and the level of the signal is calculated as a value of a DC component to determine the compensation amount, and the video signal is corrected according to the compensation amount. It relates to an automatic video compensation circuit.

일반적으로, 케이블(cable)을 통해 전송되는 영상신호는 케이블길이에 따라 그 신호감쇄량이 달라지기 때문에, 조작자는 케이블길이에 따라 서로 다른 비데오(video)보상량을 산출하여 수동적으로 보상해야만 한다. 더욱이, 비데오보상을 수행하지 않으면 화질이 지저분하게 된다. 그래서, 가변저항기를 사용하여 조작자가 케이블길이에 따라 비데오크기감쇄량을 보정하고, 정밀한 주파수특성은 내부회로에 셋팅되어 있는 보정값을 조절하여 가변적으로 보상한다. 이와 같은 종래의 비데오 보상회로에 대한 회로도가 제1도에 도시되어 있다.In general, since a video signal transmitted through a cable varies in signal attenuation depending on the cable length, an operator must manually compensate by calculating different video compensation amounts according to the cable length. Moreover, the image quality is messy if no video compensation is performed. Thus, by using a variable resistor, the operator corrects the video size attenuation according to the cable length, and precise frequency characteristics are variably compensated by adjusting the correction value set in the internal circuit. A circuit diagram of such a conventional video compensation circuit is shown in FIG.

제1도에 나타낸 회로는, 케이블길이에 응답하여 감쇄량을 달리 갖는 비데오 신호(VIN)를 입력받아 그 신호(VIN)의 레벨을 조절하는 레벨조절부(11)와, 레벨조절부(11)로부터 인가된 신호의 저주파성분을 보상하는 제 1주파수보상부(12)저주파 보상부(12') 및 케이블길이에 따라 고주파성분을 보상하는 고주파 성분를 포함하는 제 1주파수보상부(12)를 구비한다. 제1도의 회로는 또한, 제 1주파수보상부(12)를 통해 주파수보상이 된 신호를 증폭시키는 제 4트랜지스터(Q4)와, 제 4트랜지스터(Q4)로부터 증폭된 신호를 인가받아 그 신호의 저주파 성분과 고주파 성분을 일정한 비율로 조정해 주는 제 1주파수보상부(12)를 구비한다. 좀더 구체적으로 설명하면, 레벨조절부(11)는 외부에서 조작자의 의도대로 입력된 영상신호의 레벨을 조절할 수 있는 가변 저항기(VR1)로 이루어진다. 제 1주파수보상부(12)중 저주파 보상부(12')는 레벨조절부(11)에 의하여 조절된 값에 따라 동작되도록 레벨조절부(11)에 베이스를 연결하고, 트랜지스터 구동전원 Vcc에 콜렉터를 연결한 제 1트랜지스터(Q1)와, 제 1트랜지스터(Q1)의 에미터에서 인출된 출력단에 콘덴서(C1), 가변 저항기(VR2) 및 저항(R5)을 직렬로 연결한 제 1필터와, 제 1필터에 병렬로 연결되고 제 1트랜지스터(Q4)의 에미터에서 인출된 출력단에 콘덴서(C2) 및 저항(R5)을 직렬로 연결한 제 2필터로 이루어진다. 제 1주파수보상부(12)중 고주파보상부는 전술한 저주파 보상부(12')를 포함하고, 케이블길이에 따른 콘덴서 및 저항으로 연결된 각 필터들을 선택하는 연동 스위치(SW)를 포함한다. 제 2주파수보상부(13)는 제 4트랜지스터(Q4)의 출력신호에 따라 동작되도록 제 4트랜지스터(Q4)의 출력단에 베이스를 연결하고, 트랜지스터 구동전원 Vcc에 콜렉터를 연결한 제 5트랜지스터(Q5)와, 제 5트랜지스터(Q5)의 에미터에 가변 저항기(VR3) 및 콘덴서(C8)를 병렬로 연결하여 시정수값에 따라 주파수보정이 이루어지도록 구성된다.The circuit shown in FIG. 1 includes a level adjusting unit 11 and a level adjusting unit 11 which receive a video signal V IN having a different amount of attenuation in response to the cable length, and adjust the level of the signal V IN . A first frequency compensator 12 'for compensating a low frequency component of a signal applied from the second frequency compensator 12' and a first frequency compensator 12 including a high frequency component for compensating a high frequency component according to a cable length. do. A first degree circuit also, the fourth transistor (Q 4) and a fourth that the signal received is the signal amplified from the transistor (Q 4) for the amplification of a signal the frequency compensation over the first frequency compensator 12 And a first frequency compensator 12 for adjusting a low frequency component and a high frequency component at a constant ratio. More specifically, the level adjusting unit 11 is made of a variable resistor (VR 1 ) that can adjust the level of the video signal input from the outside as the operator intended. The low frequency compensator 12 ′ of the first frequency compensator 12 connects a base to the level adjuster 11 to operate according to a value adjusted by the level adjuster 11, and collects a collector to the transistor driving power supply Vcc. Connected in series with a capacitor (C 1 ), a variable resistor (VR 2 ) and a resistor (R 5 ) to the output terminal drawn from the emitter of the first transistor (Q 1 ) and the first transistor (Q 1 ) connected to A first filter and a second filter connected in parallel with the first filter and having a capacitor C 2 and a resistor R 5 connected in series with an output terminal drawn from the emitter of the first transistor Q 4 are connected in series. The high frequency compensator of the first frequency compensator 12 includes the aforementioned low frequency compensator 12 ′ and includes an interlock switch SW for selecting each filter connected to a capacitor and a resistor according to the cable length. A second frequency correction unit (13) comprises a fourth transistor (Q 4) connecting the base to the output terminal of the fourth transistor (Q 4) to operate in accordance with an output signal, connected to the collector in the transistor driving power Vcc fifth transistor of (Q 5 ) and the variable resistor VR 3 and the capacitor C 8 are connected in parallel to the emitter of the fifth transistor Q 5 so that the frequency correction is performed according to the time constant value.

제1도의 비데오 보상회로가 셋팅된 상태에서 케이블에 의해 크기가 감쇄된 비데오 신호(VIN)가 저항(R1)을 통해 입력되면, 레벨조절부(11)는 가변 저항기(VR1)에 의해 가변되는 저항값에 따라 입력된 비데오 신호(VIN)의 레벨을 조절한다. 저주파 보상부(12')의 제 1트랜지스터(Q1)는 레벨조절부(11)에 의해 레벨조절된 입력신호가 베이스단자로 인가되면, 온(ON)상태가 된다. 제 1트랜지스터(Q1)를 통해 들어오는 신호는 에미터단자에 연결된 콘덴서(C1,C2), 가변 저항기(VR2), 및 저항(R4,R5)으로 구성된 제 1 및 제 2필터에서 증폭도의 저하를 방지하는 저주파보정 즉, 증폭기의 저역특성이 불량하기 때문에 생기는 새그(Sag)보정이 이루어진다. 저주파보정이 된 신호는 제 2트랜지스터(Q2)의 에미터단자에 인가된다. 제 2트랜지스터(Q2)는 에미터단자에 제 1필터의 가변 저항기(VR2)에 의해 임피던스값을 달리 갖게 되어 콜렉터단자에서 인출된 출력단의 저주파보정량을 제어한다. 제 1주파수보상부(12)에서의 고주파보상은 연동 스위치(SW)를 사용하여 케이블길이에 따른 각각의 필터를 선택하도록 한다. 조작자가 케이블길이에 맞게 해당 스위치키를 선택하면 그 이외의 스위치키에 접속된 필터는 오프(OFF)상태가 되고, 선택된 스위치키에 접속된 필터만 동작 가능한 상태가 된다. 각 저항(R3∼R11) 및 콘덴서(C1∼C7)의 결합으로 이루어진 필터들에 의해 신호의 고주파 성분이 보정된다. 제 3트랜지스터(Q3)는 베이스단자로 제 2트랜지스터(Q2)의 출력값을 인가받고, 에미터단자로 주파수보상이 된 신호를 인가받는다. 제 3트랜지스터(Q3)는 pnp형 트랜지스터로 베이스전압값에 따라 에미터단자에 걸린 신호를 추가로 간단히 윤곽보정한다. 즉, 영상의 윤곽부분의 신호 고조를 부가하는 것으로 높은 주파수의 성분만을 강조하여 레벨을 상승시킴으로써 마치 고해상도화한 것과 같이 보이게 된다. 제 4트랜지스터(Q4)는 제 3트랜지스터(Q3)의 출력신호를 인가받아 완충작용을 한다. 제 2주파수보상부(13)의 제 5트랜지스터(Q5)는 제 4트랜지스터(Q4)로부터 완충된 신호를 베이스단자로 인가받는다. 제 5트랜지스터(Q5)는 에미터단자에 연결된 가변 저항기(VR3) 및 콘덴서(C8)의 결합에 의해 주파수보정을 한다. 가변 저항기(VR3)의 가변값에 따라 제 5트랜지스터(Q5)의 임피던스값이 달라지므로 콜렉터단자에서 인출된 출력신호는 저주파에서 고주파까지의 데시벨(dB)차를 조절받아 일정한 비율로 보정받는다. 외부에서도 조정이 가능하므로 주로 많은 보정이 이곳에서 이루어진다. 보정이 된 신호는 제 6트랜지스터(Q6)를 통해 비데오출력단(VOUT)으로 출력된다.When the video signal V IN whose size is attenuated by the cable is input through the resistor R 1 while the video compensation circuit of FIG. 1 is set, the level adjusting unit 11 is controlled by the variable resistor VR 1 . Adjust the level of the input video signal V IN according to the variable resistance value. The first transistor Q 1 of the low frequency compensator 12 ′ is turned on when an input signal of which the level is adjusted by the level adjuster 11 is applied to the base terminal. The first and second filters composed of the capacitors C 1 and C 2 , the variable resistors VR 2 , and the resistors R 4 and R 5 connected to the emitter terminals are received through the first transistor Q 1 . The low frequency correction that prevents the amplification degree decreases, that is, the sag correction caused by the low frequency characteristic of the amplifier is performed. The low frequency compensated signal is applied to the emitter terminal of the second transistor Q 2 . The second transistor Q 2 has an impedance value different from the emitter terminal by the variable resistor VR 2 of the first filter to control the low frequency correction amount of the output terminal drawn from the collector terminal. The high frequency compensation in the first frequency compensator 12 selects each filter according to the cable length by using the interlock switch SW. When the operator selects the corresponding switch key according to the cable length, the filter connected to the other switch keys is turned off, and only the filter connected to the selected switch key is operable. The high frequency components of the signal are corrected by filters consisting of a combination of the resistors R 3 to R 11 and the capacitors C 1 to C 7 . The third transistor Q 3 receives the output value of the second transistor Q 2 as the base terminal and the signal compensated for the frequency with the emitter terminal. The third transistor Q 3 is a pnp-type transistor that simply contours the signal applied to the emitter terminal according to the base voltage value. In other words, by adding the signal height of the contour portion of the image, the high-level components are emphasized and the level is increased to make the image appear as if it is high resolution. The fourth transistor Q 4 is buffered by receiving the output signal of the third transistor Q 3 . The fifth transistor Q 5 of the second frequency compensator 13 receives the buffered signal from the fourth transistor Q 4 as the base terminal. The fifth transistor Q 5 compensates for the frequency by combining the variable resistor VR 3 and the capacitor C 8 connected to the emitter terminal. Since the impedance value of the fifth transistor Q 5 varies according to the variable value of the variable resistor VR 3 , the output signal drawn from the collector terminal is corrected at a constant rate by controlling the decibel (dB) difference from low frequency to high frequency. . It can be adjusted from the outside, so a lot of calibration is done here. The corrected signal is output to the video output terminal V OUT through the sixth transistor Q 6 .

위와 같은 종래의 비데오 보상회로는 사용자가 직접 수동적으로 보상을 하기 때문에 완전하게 보상을 하기가 어렵다. 또 케이블길이에 따라 보정량이 서로 다르기 때문에 케이블길이마다 재조정을 하여야 한다. 케이블길이에 따라 보정을 수행하였다 하더라도 보정량을 다른 사용자가 조작하는 경우 시스템기기가 엉망이 될 수 있다. 이와 같이 수동적으로 비데오 보상을 하는 경우 여러 가지 문제점이 발생했다.The conventional video compensation circuit as described above is difficult to completely compensate because the user manually compensates. In addition, since the correction amount differs depending on the cable length, it is necessary to readjust for each cable length. Even if the calibration is performed according to the cable length, the system equipment may be messed up when another user manipulates the calibration amount. As described above, passive video compensation causes various problems.

따라서, 본 고안의 목적은 자동으로 케이블길이에 무관하게 정격출력이 나올 수 있도록 하므로써 전술한 문제점들을 해결하여 간단하게 비데오 보상을 할 수 있도록 하는 자동비데오 보상 회로를 제공함에 있다.Therefore, an object of the present invention is to provide an automatic video compensation circuit that can easily compensate for the above-mentioned video by solving the above problems by automatically outputting the rated output irrespective of the cable length.

이와 같은 본 고안의 목적은 비데오 신호의 전송과정에서 생기는 신호감쇄량을 보상하기 위한 장치에 있어서, 전송되는 상기 비데오 신호를 수신하여 입력받기 위한 입력단과, 상기 입력단을 통해 입력되는 비데오 신호에 포함되어 있는 동기신호를 분리하기 위한 동기신호분리부와, 상기 동기신호분리부로부터 인가되는 동기신호를 기설정된 시간만큼 지연하기 위한 지연부와, 상기 지연부로부터 인가되는 동기신호에 응답하여 상기 입력단을 통해 입력되는 비데오 신호에 포함되어 있는 버스트 신호를 검출하기 위한 버스트검출부와, 상기 버스트검출부를 통해 비데오 신호를 입력받고, 상기 지연부로부터 인가되는 동기신호에 응답하여 입력된 비데오 신호를 클램프하기 위한 클램프부와, 상기 클램프부로부터 인가되는 클램프된 비데오 신호로부터 동기신호를 검출하기 우힌 동기검출부와, 상기 버스트검출부에서 검출된 버스트 신호와 상기 동기검출부에서 검출된 동기신호를 입력받아 직류(DC)성분의 값으로 각각 변환하기 위한 DC변환부와, 상기 DC변환부로부터 인가되는 제 1DC값에 따라 상기 입력단을 통해 입력되는 비데오 신호의 레벨을 보상하기 위한 수단과, 상기 레벨이 보상된 비데오 신호를 입력받아 필요한 영상신호처리를 수행하기 위한 영상신호처리부, 및 상기 영상신호처리부에서 영상신호처리된 비데오 신호를 상기 DC변환부로부터 인가되는 제 2DC값에 따라 주파수보상하기 위한 주파수보상부에 의하여 달성된다.An object of the present invention as described above is an apparatus for compensating for the amount of signal attenuation generated during the transmission of a video signal, the input terminal for receiving and receiving the video signal transmitted, and the video signal input through the A synchronization signal separation unit for separating the synchronization signal, a delay unit for delaying the synchronization signal applied from the synchronization signal separation unit by a predetermined time, and input through the input terminal in response to the synchronization signal applied from the delay unit A burst detector for detecting a burst signal included in the video signal, a clamp unit for receiving a video signal through the burst detector, and clamping the video signal in response to a synchronization signal applied from the delay unit; And a clamped video signal applied from the clamp unit. A synchronous detector for detecting a synchronous signal, a DC converter for receiving a burst signal detected by the burst detector and a synchronous signal detected by the synchronous detector, and converting them into values of a DC component, and the DC converter Means for compensating for a level of a video signal input through the input terminal according to a first DC value applied from a negative portion, a video signal processor for receiving a video signal with the level compensated and performing necessary image signal processing; and The video signal processed by the video signal processing unit is achieved by a frequency compensation unit for frequency compensation according to the second DC value applied from the DC converter.

이하, 첨부한 도면을 참조하여 본 고안의 바람직한 실시예를 상세히 기술하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

제2도는 본 고안의 일실시예에 따른 자동비데오 보상 회로의 구성도를 나타낸다. 제2도에 나타낸 회로는, 입력되는 복합영상신호(Vi)에서 동기만을 분리하여 출력하는 동기신호분리부(21), 동기신호분리부(21)로부터 동기신호(V·Hsync)를 인가받아 소정시간 지연시키는 지연부(22), 및 복합영상신호(Vi)와 지연부(22)로부터 소정시간 지연된 동기신호(LATHS)를 각각 인가받아 버스트 신호(SB)를 독출해 내는 버스트검출부(23)를 구비한다. 제2도 회로는 또한, 버스트검출부(23)로부터 검출된 버스트 신호(SB)를 인가받아 버스트레벨만큼 적분시켜 직류(DC)성분의 전압을 얻는 제 1DC변환기(24), 영상신호(Vi)의 DC전압이 변하면 동기레벨이 변하므로 신호를 클램프(clamp)하는 클램프부(25), 및 클램프부(25)로부터 발생되는 클램프신호(CLP)를 인가받아 동기신호(Sync)만을 독출하는 동기검출부(26)를 구비한다. 한편, 제2도 회로는 동기검출부(26)로부터 검출된 동기신호(Sync)를 적분시켜 평균 DC전압을 형성하는 제 2DC변환기(27), 추가적인 보정 및 영상신호를 디스플레이할 수 있도록 소정 처리하는 영상신호처리부(28), 영상신호처리부(28)로부터 인가되는 신호의 주파수보정을 하는 주파수보상부(29), 및 미약한 출력신호를 완충시키는 버퍼(30)를 구비한다. 이러한 구성을 갖는 제2도의 회로에 대한 동작을 좀더 구체적으로 설명한다.2 is a block diagram of an automatic video compensation circuit according to an embodiment of the present invention. The circuit shown in Figure 2 is applied to a synchronizing signal (V · H sync) from the sync signal separating unit 21, a synchronization signal separation unit 21 and outputting the separated only motive in the composite video signal (V i) is input received burst that it reads the delay unit 22, and a composite video signal (V i) and the burst signal (S B) respectively, is received a predetermined time-delayed synchronization signal (LAT HS) from the delay unit 22 for delaying a predetermined period of time The detection part 23 is provided. The circuit of FIG. 2 also receives the burst signal S B detected from the burst detector 23 and integrates the burst signal by the burst level to obtain the voltage of the DC component, the video signal V i. Since the synchronous level changes when the DC voltage of the C) changes, the clamp unit 25 for clamping the signal and the clamp signal CLP generated from the clamp unit 25 are applied to read only the synchronization signal Syc . Has a synchronization detector 26. On the other hand, the circuit of FIG. 2 performs a predetermined process so that the second DC converter 27, which integrates the sync signal Syc detected from the sync detector 26 to form an average DC voltage, can display additional corrections and video signals. A video signal processor 28, a frequency compensator 29 for frequency correction of signals applied from the video signal processor 28, and a buffer 30 for buffering weak output signals are provided. The operation of the circuit of FIG. 2 having such a configuration will be described in more detail.

제2도에서, 입력단으로 전송과정에서 케이블길이에 따라 감쇄량을 달리 갖는 신호가 입력되어 들어오면 저항(R1) 및 동기신호분리부(21), 버스트검출부(23)로 각각 인가된다. 동기신호분리부(21)는 입력된 복합영상신호(composite video signal)(Vi)에서 동기만을 분리하여 지연부(22)로 인가한다. 지연부(22)는 동기신호분리부(21)에 의해 분리되어진 동기신호(V·Hsync)를 소정시간 지연시켜 버스트검출부(23)로 인가한다. 본 실시예에서, 지연시간은 대략 5㎲정도로 한다. 5㎲는 영상신호의 입력이 시작된 때로부터 그 영상신호내의 컬러신호의 기준이 되는 버스트 신호(burst signal)가 입력될때까지 걸리는 시간이다. 버스트검출부(23)는 케이블(미도시)을 통해 전송되는 과정에서 신호감쇄가 생긴 복합영상신호(Vi)를 입력단을 통해 입력받고, 지연부(22)에 의해 소정시간 지연된 동기신호(LATHS)를 입력받는다. 버스트검출부(23)는 입력된 동기신호(LATHS)를 이용하여 입력된 복합영상신호(Vi)에서 버스트 신호(SB)만을 독출한다. 독출된 버스트 신호(SB)는 제1DC변환기(24)로 인가되고, 버스트검출부(23)를 통해 출력되는 영상신호는 클램프부(25)로 인가된다. 클램프부(25)는 버스트검출부(23)로부터 출력되는 신호와 지연부(22)의 출력신호를 인가받아 동기신호의 DC안정성을 위해 소정의 펄스를 주기적으로 갖는 클램프신호(CLP)를 발생한다. 클램프신호(CLP)는 동기검출부(26)로 인가된다. 동기검출부(26)는 인가되는 신호의 동기만을 독출하여 제2DC변환기(27)로 공급한다. 제2DC변환기(27)는 인가되는 신호를 적분시켜 동기레벨형태의 DC전압을 형성한다. 생성된 DC전압은 제 1전계효과트랜지스터(FET1)의 게이트(G)로 인가된다. 따라서, 드레인(D)과 소스(S)간의 전류량은 게이트(G)에 인가된 직류성분에 따라 가변되어 제 1전계효과트랜지스터(FET1)는 가변 저항으로 동작한다. 즉, 제 1전계효과트랜지스터(FET1)에 흐느는 전류변화에 따라 DC레벨로 제 1전계효과트랜지스터(FET1)의 전류를 콘트롤하므로써 복합영상신호의 레벨을 콘트롤하여 영상신호처리부(28)에 인가된다. 영상신호처리부(28)는 콘트롤된 신호를 인가받아 윤곽보정 및 저주파보정을 하여 주파수보상부[29]의 트랜지스터(TR)의 베이스단자로 인가되어 보정된 신호를 출력한다. 제1 DC변환기(24)는 버스트검출부(23)에 의해 독출되어진 버스트 신호(SB)를 적분하여 버스트레벨형태의 DC값을 형성한다. 버스트 신호(SB)의 크기에 따라 서로 다른 DC값이 나오게 된다. 그러면, 이 DC전압은 제 2전계효과트랜지스터(FET2)의 게이트(G)로 보내지게 되어 게이트-소스(G-S)간의 DC전압을 제어하게 된다. 직류성분의 전압제어에 따라 드레인(D)과 소스(S) 사이의 전류량이 변하게 되어 제 2전계효과트랜지스터(FET2)는 가변저항으로서의 역할을 하게 된다. 따라서, 트랜지스터(TR)의 에미터에 연결된 임피던스값을 변화시키게 된다. 그러면, DC전압량에 따라 트랜지스터(TR)의 에미터의 주파수보정량이 가변하게 된다. DC레벨 및 주파수보정이 된 신호는 미약하므로 버퍼(30)를 통해 완충한 후 출력단을 통해 보정된 신호가 디스플레이 될 수 있도록 CRT부로 공급된다.In FIG. 2, when a signal having a different amount of attenuation according to the cable length is input to the input terminal, the signal is applied to the resistor R 1 , the synchronization signal separator 21, and the burst detector 23, respectively. A synchronization signal separation unit 21 separates only the synchronizing from the input composite video signal (composite video signal) (V i) is applied to the delay unit 22. The delay unit 22 delays the synchronization signal V · H sync separated by the synchronization signal separation unit 21 to the burst detection unit 23 by delaying the predetermined time. In this embodiment, the delay time is about 5 ms. 5 ms is the time taken from when the input of the video signal starts until the burst signal which is a reference for the color signal in the video signal is input. A burst detector (23) is a cable (not shown), the composite video signal attenuation caused in the process of being transmitted through the signal (V i) for receiving input via the input terminal, a predetermined time-delayed synchronization signal (LAT HS by the delay unit 22, ) Is inputted. Burst detector 23 reads only the burst signal (S B) from the composite video signal (V i) input by using the input synchronization signal (LAT HS). The read burst signal S B is applied to the first DC converter 24, and the image signal output through the burst detector 23 is applied to the clamp unit 25. The clamp unit 25 receives the signal output from the burst detection unit 23 and the output signal of the delay unit 22 to generate a clamp signal CLP having a predetermined pulse periodically for DC stability of the synchronization signal. The clamp signal CLP is applied to the sync detector 26. The synchronization detector 26 reads only the synchronization of the applied signal and supplies it to the second DC converter 27. The second DC converter 27 integrates the applied signal to form a DC voltage in the form of a synchronization level. The generated DC voltage is applied to the gate G of the first field effect transistor FET 1 . Accordingly, the amount of current between the drain D and the source S is varied according to the direct current component applied to the gate G so that the first field effect transistor FET 1 operates as a variable resistor. That is, the first field effect transistor (FET 1) for heuneu the image signal processor 28 to control the level of the composite video signal By the control current of the first field effect transistor (FET 1), a DC level according to a change in current Is approved. The image signal processor 28 receives the controlled signal, performs contour correction and low frequency correction, and applies the corrected signal to the base terminal of the transistor TR of the frequency compensator 29. The first DC converter 24 integrates the burst signal S B read out by the burst detector 23 to form a burst level DC value. Different DC values are generated according to the magnitude of the burst signal S B. Then, the DC voltage is sent to the gate G of the second field effect transistor FET 2 to control the DC voltage between the gate and the source GS. According to the voltage control of the DC component, the amount of current between the drain D and the source S changes so that the second field effect transistor FET 2 serves as a variable resistor. Therefore, the impedance value connected to the emitter of the transistor TR is changed. Then, the frequency correction amount of the emitter of the transistor TR varies according to the DC voltage amount. Since the DC level and frequency corrected signals are weak, they are buffered through the buffer 30 and then supplied to the CRT unit so that the corrected signals can be displayed through the output terminal.

상술한 바와 같이, 본 고안의 자동비데오 보상 회로는, 전송과정에서의 감쇄량만큼을 직류성분값으로 구해 자동으로 영상신호의 DC레벨 및 주파수 성분을 보상해 주므로써 케이블길이에 따라 사용자가 보상을 할 필요가 없어 사용자에게 비데오보상에 편리성을 제공해 주는 효과가 있다. 더욱이, 은행이나 백화점 등의 공공기관에 폐회로텔레비젼(CCTV)시스템 설치시나 신호의 장거리전송시 또는 일반 카메라의 신호전송시에도 확대적용할 수 있으므로 산업상의 이용도가 크리라고 기대한다.As described above, the automatic video compensation circuit of the present invention obtains the amount of attenuation in the transmission process as a DC component value and automatically compensates for the DC level and frequency component of the video signal so that the user can compensate according to the cable length. There is no need to provide the user with convenience in video compensation. In addition, it is expected that the industrial utilization will be great because it can be applied to the installation of closed circuit television (CCTV) systems in public institutions such as banks and department stores, or for long distance transmission of signals or signal transmission of general cameras.

Claims (8)

비데오 신호의 전송과정에서 생기는 신호감쇄량을 보상하기 위한 장치에 있어서, 전송되는 상기 비데오 신호를 수신하여 입력받기 위한 입력단; 상기 입력단을 통해 입력되는 비데오 신호에 포함되어 있는 동기신호를 분리하기 위한 동기신호분리부; 상기 동기신호분리부로부터 인가되는 동기신호를 기설정된 시간만큼 지연하기 위한 지연부; 상기 지연부로부터 인가되는 동기신호에 응답하여 상기 입력단을 통해 입력되는 비데오 신호에 포함되어 있는 버스트 신호를 검출하기 위한 버스트검출부; 상기 버스트검출부를 통해 비데오 신호를 입력받고, 상기 지연부로부터 인가되는 동기신호에 응답하여 입력된 비데오 신호를 클램프하기 위한 클램프부; 상기 클램프부로부터 인가되는 클램프된 비데오 신호로부터 동기신호를 검출하기 우힌 동기검출부; 상기 버스트검출부에서 검출된 버스트 신호와 상기 동기검출부에서 검출된 동기신호를 입력받아 직류(DC)성분의 값으로 각각 변환하기 위한 DC변환부; 상기 DC변환부로부터 인가되는 제 1DC값에 따라 상기 입력단을 통해 입력되는 비데오 신호의 레벨을 보상하기 위한 수단; 상기 레벨이 보상된 비데오 신호를 입력받아 필요한 영상신호처리를 수행하기 위한 영상신호처리부, 및 상기 영상신호처리부에서 영상신호처리된 비데오 신호를 상기 DC변환부로부터 인가되는 제 2DC값에 따라 주파수보상하기 위한 주파수보상부를 포함하는 자동비데오 보상 회로.An apparatus for compensating for a signal attenuation generated during a video signal transmission, the apparatus comprising: an input terminal for receiving and receiving the video signal transmitted; A synchronization signal separation unit for separating the synchronization signal included in the video signal input through the input terminal; A delay unit for delaying the synchronization signal applied from the synchronization signal separator by a predetermined time; A burst detector for detecting a burst signal included in a video signal input through the input terminal in response to a synchronization signal applied from the delay unit; A clamp unit for receiving a video signal through the burst detector and clamping the input video signal in response to a synchronization signal applied from the delay unit; A synchronization detector for detecting a synchronization signal from the clamped video signal applied from the clamp unit; A DC converter for receiving a burst signal detected by the burst detector and a sync signal detected by the sync detector, and converting the received burst signal into a value of a direct current (DC) component; Means for compensating for a level of a video signal input through the input terminal according to a first DC value applied from the DC converter; A video signal processing unit for receiving the video signal having the level compensated for performing the necessary video signal processing, and frequency compensating the video signal processed by the video signal processing unit according to the second DC value applied from the DC converter. Automatic video compensation circuit including a frequency compensation for. 제1항에 있어서, 상기 주파수보상부를 통해 출력되는 신호를 완충시켜 주는 버퍼를 더 포함하는 자동비데오 보상 회로.The automatic video compensation circuit of claim 1, further comprising a buffer that buffers a signal output through the frequency compensator. 제1항에 있어서, 지연부의 상기 기설정된 시간은 상기 버스트검출부에 상기 비데오 신호가 입력되기 시작한때부터 그 비데오 신호내의 버스트 신호가 입력되기 이전까지를 나타냄을 특징으로 하는 자동비데오 보상 회로.2. The automatic video compensation circuit according to claim 1, wherein the predetermined time period of the delay unit is from the time when the video signal is input to the burst detection unit until the burst signal in the video signal is input. 제1항에 있어서, 상기 DC변환부는 적분을 통해 입력된 신호의 DC값을 얻을 수 있는 적분수단을 구비하고 있는 것을 특징으로 하는 자동비데오 보상 회로.The automatic video compensation circuit as set forth in claim 1, wherein said DC converting portion includes an integrating means for obtaining a DC value of a signal input through integrating. 제4항에 있어서, 상기 DC변환부는 상기 버스트검출부로부터 인가되는 버스트 신호 의 레벨에 대응하는 DC값을 제 2DC값으로 구하는 제 1DC변환기; 및 상기 동기검출부로부터 인가되는 동기신호의 레벨에 대응하는 DC값을 제 1DC값으로 구하는 제 2DC변환기로 이루어짐을 특징으로 하는 자동비데오 보상 회로.The apparatus of claim 4, wherein the DC converter comprises: a first DC converter configured to obtain a DC value corresponding to a level of the burst signal applied from the burst detector as a second DC value; And a second DC converter which obtains a DC value corresponding to a level of a synchronization signal applied from the synchronization detector as a first DC value. 제1항에 있어서, 상기 DC레벨보상수단은 상기 제 1DC값에 따라 가변저항으로 동작하는 제 1전계효과트랜지스터로 이루어진 것을 특징으로 하는 자동비데오 보상 회로.2. The automatic video compensation circuit according to claim 1, wherein said DC level compensating means comprises a first field effect transistor which operates with a variable resistor in accordance with said first DC value. 제1항에 있어서, 상기 영상신호처리부는 상기 DC레벨보상수단으로부터 인가되는 신호의 간단한 윤곽보정 및 저주파보정을 수행하는 것을 특징으로 하는 자동비데오 보상 회로.The automatic video compensation circuit according to claim 1, wherein the image signal processor performs simple contour correction and low frequency correction of a signal applied from the DC level compensation means. 제1항에 있어서, 상기 주파수보정부는 상기 영상신호처리부의 출력신호를 베이스로 인가받고, 에미터에 연결된 임피던스에 따라 상기 신호의 주파수를 보상하여 출력하는 트랜지스터; 및 상기 제 2DC값을 제어전압으로 인가받아 상기 트랜지스터의 임피던스값을 가변하는 제 2전계효과트랜지스터로 구성된 것을 특징으로 하는 자동비데오 보상 회로.The display apparatus of claim 1, wherein the frequency compensator comprises: a transistor configured to receive an output signal of the image signal processor as a base and compensate and output a frequency of the signal according to an impedance connected to an emitter; And a second field effect transistor configured to receive the second DC value as a control voltage and vary the impedance value of the transistor.
KR92028291U 1992-12-31 1992-12-31 Automatic video compensation circuit KR0122205Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR92028291U KR0122205Y1 (en) 1992-12-31 1992-12-31 Automatic video compensation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR92028291U KR0122205Y1 (en) 1992-12-31 1992-12-31 Automatic video compensation circuit

Publications (2)

Publication Number Publication Date
KR940018406U KR940018406U (en) 1994-07-30
KR0122205Y1 true KR0122205Y1 (en) 1998-08-01

Family

ID=19349100

Family Applications (1)

Application Number Title Priority Date Filing Date
KR92028291U KR0122205Y1 (en) 1992-12-31 1992-12-31 Automatic video compensation circuit

Country Status (1)

Country Link
KR (1) KR0122205Y1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101690057B1 (en) * 2016-12-01 2017-01-09 주식회사 투윈스컴 Long distance transmission system for multi-channel high quality mulimedia image data using image interpolation

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100801628B1 (en) * 2005-08-11 2008-02-11 삼성전자주식회사 Media Player And Control Method Thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101690057B1 (en) * 2016-12-01 2017-01-09 주식회사 투윈스컴 Long distance transmission system for multi-channel high quality mulimedia image data using image interpolation

Also Published As

Publication number Publication date
KR940018406U (en) 1994-07-30

Similar Documents

Publication Publication Date Title
US4651210A (en) Adjustable gamma controller
US5142354A (en) Signal level correction circuit for a video signal
US5057923A (en) Image pickup device capable of picking up images while electronically enlarging the same
US5293225A (en) Digital signal processing system for color camera apparatus including separate delays for color signal and brightness signal processing
JP2967008B2 (en) Automatic image quality compensation method and apparatus
KR0122205Y1 (en) Automatic video compensation circuit
US4424528A (en) Video circuit
US6563534B1 (en) High definition television camera apparatus for correcting a characteristic value of a video signal
JPH0254714B2 (en)
US5341173A (en) Automatic gain control circuit
US4604646A (en) Video processing circuit
US5146332A (en) Video signal delay circuit having self adjusting gain
JPH0797831B2 (en) Video signal white compression circuit
JP2528177B2 (en) Automaster pedestal adjustment circuit
US5398114A (en) Circuit for compensating for the drop-out of a reproduced video signal
KR0174039B1 (en) Circuit of compensating a picture quality according to the length of a cable
JP2536476B2 (en) Black level correction circuit for video camera
JP2977055B2 (en) Gain adjustment method for signal processing circuit
CN1033889C (en) Crt bias compensation
KR900006720Y1 (en) Vignetting compensating circuit for video camera
MY109197A (en) Method of adjusting white balance of crt display apparatus for same, and television receiver
EP0810796B1 (en) Video signal processing apparatus
KR100421838B1 (en) Apparatus for cancelling ghost
JPH06284354A (en) Picture signal level adjusting device
KR100209378B1 (en) Apparatus for compensating black level of brightness signal

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20020429

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee