KR0120534B1 - Pulse compression circuit - Google Patents

Abstract

A pulse width extension circuit is provided to delay a discharging time of condenser by providing a means for compensating a discharge current. The circuit comprises: a first driving transistor(12) for driving by an input pulse; a condenser(14) for charging by the driving current of the transistor(12); a level detector(16) for detecting a level of the discharging current of the condenser(14); and a compensation circuit(20) for supplying a charging current being low current compared to the discharging current to the condenser(14) and compensating the discharging time of the condenser(14), thereby elongating the pulse width of outputting pulse.

Description

펄스폭 신장회로Pulse width extension circuit

제1도는 종래의 펄스폭 신장회로를 보이는 블록도이다.1 is a block diagram showing a conventional pulse width expanding circuit.

제2도는 제1도에서의 콘덴서의 방전특성 및 출력신호와의 관계를 보이는 도면이다.2 is a diagram showing the relationship between the discharge characteristics and the output signal of the capacitor in FIG.

제3도는 본 발명의 펄스폭 신장회로의 블록도이다.3 is a block diagram of a pulse width expanding circuit of the present invention.

제4도는 제3도의 구성에 의한 구체적인 회로도를 보이는 도면이다.4 is a diagram showing a specific circuit diagram according to the configuration of FIG.

제5도는 제3도 혹은 제4도에 있어서의 콘덴서의 방전특성 및 출력신호와의 관계를 보이는 도면이다.FIG. 5 is a diagram showing the relationship between the discharge characteristics and the output signal of the capacitor in FIG.

본 발명은 펄스폭 신장장치에 관한 것으로서 특히 정전류원과 콘덴서를 사용하여 발생되는 펄스의 폭을 안정되게 할수 있는 펄스폭 신장장치에 관한 것이다.The present invention relates to a pulse width extension device, and more particularly, to a pulse width extension device that can stabilize the width of a pulse generated by using a constant current source and a capacitor.

영상신호의 처리에 있어서 고려하여야 할 사항중의 하나가 잡음이다. 특히 임펄스잡음(impulse noise)의 경우에 있어서는 랜덤하게 발생할 뿐더러 높은 에너지와 레벨을 갖기 때문에 영상신호의 신호대잡음비를 저하시키는 요인이 된다.One of the considerations in the processing of video signals is noise. In particular, in the case of impulse noise, the noise is generated randomly and has a high energy and level, thereby reducing the signal-to-noise ratio of the video signal.

이러한 임펄스잡음을 제거하는 방법의 일종으로서 윈도우(window)방식이 있다. 윈도우방식에서는 임펄스잡음이 발생하는 기간에 더하여 일정기간 동안에는 신호의 레벨을 임펄스잡음이 발생하기 직전의 레벌로 유지시키는 방법이다. 이러한 윈도우방식에 있어서는 임펄스잡음에 동기하여 일정한 폭을 갖는 펄스신호를 발생시키고 이 펄스신호에 의해 신호의 레벨을 제어하도록 한다. 펄스신호를 발생함에 있어 좁은 폭의 임펄스잡음으로부터 넓은 폭의 신호를 얻기 위하여 펄스폭 신장회로가 필요하다.As a method of removing such impulse noise, there is a window method. In the window method, in addition to the period in which the impulse noise occurs, the level of the signal is maintained at the level immediately before the impulse noise is generated for a certain period of time. In this window system, a pulse signal having a constant width is generated in synchronization with impulse noise, and the signal level is controlled by the pulse signal. In generating a pulse signal, a pulse width extension circuit is required to obtain a wide signal from a narrow impulse noise.

종래의 펄스폭 신장장치는 입력되는 펄스에 의하여 구동되는 트랜지스터와 상기 트랜지스터의 출력전류에 의해 충전되는 콘덴서와 상기 콘덴서에서의 방전전류의 레벨을 검출하는 레벨검출기를 이용하고 있다. 출력되는 펄스의 펄스폭은 콘덴서의 용량에 의해 결정된다. 레벨검출기에 의해 유효한 상태로 판정되는 레벨까지의 기간은 콘덴서의 방전특성 즉 그의 용량에 의존한다. 따라서 출력되는 펄스의 펄스폭을 길게 할 수록 콘덴서의 용량이 비례하여 증가하여야 한다. 콘덴서의 용량은 그 크기에 의해 결정되므로 펄스폭을 길게 하면 할 수록 콘덴서의 크기가 증대되어 수납공간을 충분히 확보하여야 한다는 문제점이 발생한다.Conventional pulse width expanding apparatuses use a transistor driven by an input pulse, a capacitor charged by an output current of the transistor, and a level detector for detecting the level of discharge current in the capacitor. The pulse width of the output pulse is determined by the capacitor capacity. The period up to the level determined to be in an effective state by the level detector depends on the discharge characteristics of the capacitor, that is, its capacity. Therefore, as the pulse width of the output pulse is made longer, the capacity of the capacitor should increase proportionally. Since the capacity of the capacitor is determined by its size, the longer the pulse width, the larger the size of the capacitor, so that a sufficient space for storage occurs.

본 발명은 상기의 문제점을 해결하기 위하여 창출된 것으로서 출력되는 펄스의 펄스폭을 손쉽게 조정할수 있는 펄스퍽 신장회로를 제공하는 것을 그 목적으로 한다.It is an object of the present invention to provide a pulsepuck extension circuit that can easily adjust the pulse width of an output pulse as generated to solve the above problems.

상기의 목적을 달성하기 위한 본 발명의 펄스폭 신장회로는 콘덴서의 방전전하를 보상하는 보상회로를 더 구비하는 것을 특징으로 한다.Pulse width extension circuit of the present invention for achieving the above object is characterized in that it further comprises a compensation circuit for compensating the discharge charge of the capacitor.

상기의 보상장치는 그 출력전류가 입력되는 전류의 크기에 비례하는 커런트 미러(current mirror)를 구비하여 상기 콘덴서의 방전전류로서 커런트 미러를 구동하고 그 출력전류를 상기 콘덴서에 공급하여 방전된 전하를 보상하도록 구성한다. 결과적으로 콘덴서의 방전시간을 지연시켜 충분한 펄스폭을 갖는 출력펄스를 얻으 수있다. 이하 첨부된 도면을 참조하여 본 발명을 상세히 설명하다.The compensator includes a current mirror in which the output current is proportional to the amount of current input to drive the current mirror as the discharge current of the capacitor, and supplies the output current to the capacitor to discharge the discharged charge. Configure to compensate. As a result, an output pulse having a sufficient pulse width can be obtained by delaying the discharge time of the capacitor. Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제1도는 종래의 펄스폭 신장회로를 보이는 블록도이다. 제2a도에 보여지는 임펄스잡음은 입력단자(10)을 통하여 구동용 트랜지스터(12)의 베이스에 입력된다. 구동용 트랜지스터(12)은 입력되는 임펄스잡음에 의해 구동되어 그 출력을 콘덴서(14)에 공급한다. 콘덴서(14)는 구동용 트랜지스터(12)가 도통되는 동안 그 출력전류로서 충전되고 트랜지스터(12)가 비도통상태로 되면 제2b도에 보여지는 방전특성에 따라 방전하여 비교기(16)에 공급한다. 비교기(16)에는 미리 설정된 직류기준전압 Vref가 공급되어 있다. 비교기(16)은 콘덴서(14)에서의 방전전압이 기준전압 Vref 이상인 기간동안 하이레벨의 신호를 출력단다(18)을 통하여 출력한다. 따라서 출력단자(18)에서는 임펄스잡음의 지속시간에 더하여 콘덴서(14)의 방전특성으로 결정되는 기간만큼의 펄스폭이 신장된 신호를 얻는다.1 is a block diagram showing a conventional pulse width expanding circuit. The impulse noise shown in FIG. 2A is input to the base of the driving transistor 12 through the input terminal 10. The driving transistor 12 is driven by the input impulse noise and supplies its output to the capacitor 14. The capacitor 14 is charged as its output current while the driving transistor 12 is conducting, and when the transistor 12 is in a non-conducting state, it is discharged according to the discharge characteristics shown in FIG. 2B and supplied to the comparator 16. . The comparator 16 is supplied with a preset DC reference voltage Vref. The comparator 16 outputs a high level signal through the output stage 18 during the period in which the discharge voltage at the capacitor 14 is equal to or higher than the reference voltage Vref. Therefore, the output terminal 18 obtains a signal in which the pulse width is extended for a period determined by the discharge characteristic of the capacitor 14 in addition to the duration of the impulse noise.

제3도는 본 발명의 펄스폭 신장회로를 보이는 블록도이다.3 is a block diagram showing a pulse width expanding circuit of the present invention.

제3도에 있어서 제2도와 동일한 구성요소에는 동일한 참조기호를 사용하고 그 설명을 생략한다. 보상회로(20)은 콘덴서(14)의 방전전류에 의해 구동되어 방전전류의 크기에 비례하고 방전전류의 크기보다는 작은 보상전류를 발생하여 콘덴서(14)의 충전전류로서 공급한다. 콘덴서(14)는 이 충전전류로서 방전된 전하를 보충하여 결과적으로 제 2c도에 보여지는 바와 같이 방전기간이 지연되게 된다. 따라서 출력단자(18)에서는 임펄스잡음의 지속기간에 더하여 지연된 방전특성에 의하여 결정되는 기간만큼의 펄스폭을 갖는 신호를 얻는다.In FIG. 3, the same reference numerals are used for the same components as those in FIG. 2, and the description thereof is omitted. The compensation circuit 20 is driven by the discharge current of the capacitor 14 to generate a compensation current proportional to the magnitude of the discharge current and smaller than the magnitude of the discharge current, and supplies it as the charging current of the capacitor 14. The capacitor 14 supplements the discharged discharge with this charging current, resulting in a delay in the discharge period as shown in FIG. 2C. Therefore, the output terminal 18 obtains a signal having a pulse width equal to the period determined by the delayed discharge characteristic in addition to the duration of the impulse noise.

제4도는 본 발명의 구체적인 회로도를 보이는 도면이다. 제4도의 구성에 있어서 보상회로(20)은 콘덴서(14)와 트랜시지터 Q1,Q2 및 저항 R1,R2로 되는 커런트미러(20-a)와 버퍼용 트랜지스터(Q3)와 구동용 트랜지스터(Q4)와 트랜지스터 Q3,Q4 및 저항 R3,R4,R5로 구성되는 커런트 미러(20-b)로서 구성된다.4 is a view showing a specific circuit diagram of the present invention. In the configuration of FIG. 4, the compensating circuit 20 includes a current mirror 20-a including the capacitor 14, the transistors Q1, Q2, and the resistors R1, R2, the buffer transistor Q3, and the driving transistor Q4. ) And transistors Q3, Q4 and resistors R3, R4, R5.

비교기(16)은 트랜지스터 Q7,Q8과 저항 R6,R7 및 정전류원 B로 구성되는 에미터결합 차동증폭기로 구성된다. 트랜지스터 Q8의 베이스에는 기준전압 Vref가 인가되고 그 콜렉터에서 출력신호를 얻는다.Comparator 16 is composed of an emitter coupled differential amplifier consisting of transistors Q7, Q8 and resistors R6, R7 and constant current source B. The reference voltage Vref is applied to the base of the transistor Q8 to obtain an output signal from the collector.

제4도의 구성에 의한 펄스폭 신장회로의 동작에 있어서, 초기에는 구동용 트랜지스터(Q4)의 베이스에는 전압이 인가되지 않으므로 비교기(16)의 입력은 기준전압 Vref보다 낮다. 따라서 출력단자(18)에는 로우상태의 신호가 출력된다.In the operation of the pulse width expanding circuit according to the configuration of FIG. 4, since no voltage is initially applied to the base of the driving transistor Q4, the input of the comparator 16 is lower than the reference voltage Vref. Therefore, the signal in the low state is output to the output terminal 18.

입력단자(10)에 제5a도에 보여지는 임펄스잡음이 인가되게 되면 이에 의해 구동부(12)의 트랜지스터(Q9)이 도통되어 콘덴서(14)에 충전전류를 공급한다. 또 이 기간동안에 보상회로(20)의 구동용 트랜지스터(Q4)와 비교기(16)를 통하여 출력단자(18)에는 하이상태의 신호가 출력된다. 입력단자(10)에 인가되는 임펄스잡음의 지속기간 이후에는 Q9이 비도통되고 콘덴서(14)가 방전을 개시한다. Q5와 Q6로 구성되는 커런트 미러(20-b)의 전류는 항상 일정하므로 Q4에 흐르는 전류는 Q3에 영향을 준다.When the impulse noise shown in FIG. 5A is applied to the input terminal 10, the transistor Q9 of the driver 12 is turned on to supply the charging current to the capacitor 14. During this period, a high state signal is output to the output terminal 18 through the driving transistor Q4 and the comparator 16 of the compensating circuit 20. After the duration of the impulse noise applied to the input terminal 10, Q9 is not conducted and the capacitor 14 starts discharging. Since the current of the current mirror 20-b composed of Q5 and Q6 is always constant, the current flowing in Q4 affects Q3.

Q4의 베이스 전류를 I_b1,Q4,의 콜렉터전류를 I_C1,Q3의 베이스 전류를 I_b2,Q2의 콜렉터전류를 I_C2라 하고 Q1의 증폭도를 β₁, Q3의 증폭도를 β₂라 하면If the base current of Q4 is I _b1 , Q4, the collector current is I _C1 , Q3 is the base current I _b2 , the collector current of Q2 is I _C2 , and the amplification degree of Q1 is β ₁ , and the amplification degree of Q3 is β ₂ .

I_C1= β₁I_b1, I_b2=I_c1/β₂, I_c2=I_b2 I _C1 = β ₁ I _b1 , I _b2 = I _c1 / β ₂ , I _c2 = I _b2

I_C2= β₁I_b1/β₂이다.I _C2 = β ₁ I _b1 / β ₂ .

따라서 β₁β₂이면 I_c2I_b2이 된다. I_b1은 방전전류이고 I_c2는 충전전류이므로 위의 식에서 보여지는 바와같이 방전전류에 비례하고 그 크기가 방전전류보다는 작은 충전전류가 콘덴서(14)에 공급된다.Therefore, β ₁ β ₂ becomes I _c2 I _b2 . Since I _b1 is a discharge current and I _c2 is a charge current, as shown in the above equation, a charge current proportional to the discharge current and smaller in magnitude than the discharge current is supplied to the capacitor 14.

결과적으로 제5b도에 보여지는 바와 같이 콘덴서(14)의 방전시간이 연장된 방전특성을 얻을 수 있다.As a result, as shown in FIG. 5B, the discharge characteristics of which the discharge time of the capacitor 14 is extended can be obtained.

비교기(16)의 동작에 있어서 임펄스잡음이 인가되지 않은 기간에 있어서는 Q7의 베이스전위는 Q8의 베이스에 인가되는 기준전위 Vref보다 낮도록 조정된다.In the period in which the impulse noise is not applied in the operation of the comparator 16, the base potential of Q7 is adjusted to be lower than the reference potential Vref applied to the base of Q8.

일단 Q7의 베이스전위가 Q8의 베이스전위 즉 기준전위 Vref보다 높으면 전류원 B의 전류는 모두 Q7을 통하여 흐른다고 가정하다.Once the base potential of Q7 is higher than the base potential of Q8, that is, the reference potential Vref, it is assumed that the currents of the current source B all flow through Q7.

임펄스잡음의 지속기간 혹은 콘덴서(14)의 방전전압이 기준전압 Vref보다 큰 기간동안은 Q8의 콜렉터전위가 하이레벨을 유지하므로 콜렉터에 접속된 출력단자(18)을 통하여 하이상태가 출력된다. 따라서 입력단자(10)에 임펄스잡음이 인가되면 출력단자(18)에서는 제5c도에 보여지는 바와 같이 임펄스잡음의 지속기간에 더하여 콘덴서(14)에서의 보정지연된 방전특성에 의해 결정되는 기간만큼 펄스폭이 신장된 펄스신호를 얻을 수 있다.Since the collector potential of Q8 is maintained at the high level for the duration of impulse noise or the discharge voltage of the capacitor 14 is larger than the reference voltage Vref, a high state is output through the output terminal 18 connected to the collector. Therefore, when impulse noise is applied to the input terminal 10, the output terminal 18 pulses for a period determined by the correction delayed discharge characteristic in the capacitor 14 in addition to the duration of the impulse noise as shown in FIG. An expanded pulse signal can be obtained.

출력되는 펄스신호의 펄스폭은 기본적으로 콘덴서(14)의 용량에 의존하지만 그에 더하여 보상히로(20)에서의 충전전류의 크기를 조정하여 달성될 수도 있다. 이는 버퍼용 트랜지스터 Q3 및 저항 R1,R2의 저항비를 조정함으로써 달성될 수 있다.The pulse width of the output pulse signal basically depends on the capacity of the condenser 14 but may also be achieved by adjusting the magnitude of the charging current in the compensation furnace 20. This can be achieved by adjusting the resistance ratios of the buffer transistor Q3 and the resistors R1 and R2.

본 발명의 펄스폭 신장회로는 그 출력전류가 입력되는 전류의 크기에 비례하는 커런트 미러(current mirror)를 구비하여 그 출력전류를 콘덴서에 공급하여 방전된 전하를 보상하도록 구성한다.The pulse width extension circuit of the present invention has a current mirror whose output current is proportional to the magnitude of the input current, and is configured to supply the output current to the capacitor to compensate for the discharged charge.

결과적으로 콘덴서의 방전시간을 지연시켜 충분한 펄스폭을 갖는 출력펄스를 얻을 수 있게 한다.As a result, the discharge time of the capacitor can be delayed to obtain an output pulse having a sufficient pulse width.

또한 본 발명의 펄스폭 신장회로는 콘덴서의 방전전류를 보상하는 방법을 사용하고 있으므로 대용량의 콘덴서를 요구하지 않고도 충분한 펄스폭 신장효과를 달성할 수 있다.In addition, since the pulse width extension circuit of the present invention uses a method for compensating the discharge current of the capacitor, a sufficient pulse width extension effect can be achieved without requiring a large capacity capacitor.

Claims (2)

입력되는 펄스에 의하여 구동되는 제1구동용 트랜지스터(12)와, 상기트랜지스터의 구동전류에 의해 충전되는 콘덴서(14)와, 상기 콘덴서에서의 방전전류의 레벨을 검출하는 레벨검출기(16)를 구비하는 펄스폭 신장회로에 있어서, 상기 콘덴서의 방전전하를 보상하는 보상회로(20)를 더 구비하여 상기 보상회로(20)에서는 상기 콘덴서에서의 방전전류에 비례하고 그 크기가 방전전류보다 작은 충전전류를 상기 콘덴서에 공급하여 상기 콘덴서의 방전시간을 보정함으로써 출력되는 펄스의 펄스폭을 신장시키는 펄스신장회로.A first driving transistor 12 driven by an input pulse, a capacitor 14 charged by a driving current of the transistor, and a level detector 16 for detecting the level of the discharge current in the capacitor. In the pulse width extending circuit, a compensation circuit 20 for compensating the discharge charge of the capacitor is further provided, and the compensation circuit 20 has a charging current proportional to the discharge current in the capacitor and whose magnitude is smaller than the discharge current. And extending the pulse width of the output pulse by correcting the discharge time of the capacitor. 제1항에 있어서, 상기 보상회로(20)는 그의 구동측의 전류에 비례하는 전류를 피구동측에 발생시키는 커런트 미러(20-a) ; 상기 커런트 미러의 구동측의 전류를 증폭하는 버퍼용 트랜지스터(Q3) ; 그리고 상기 버퍼용 트랜지스터에 종속접속되는 제2구동용 트랜지스터(Q4)를 구비하여 상기 커런트 미러(20-a)의 피구동측의 전류를 상기 콘덴서(14)의 충전전류로서 공급하는 것을 특징으로 하는 펄스폭 신장회로.2. The compensation circuit (20) according to claim 1, further comprising: a current mirror (20-a) for generating a current on the driven side that is proportional to the current on the driving side thereof; A buffer transistor Q3 for amplifying a current on the drive side of the current mirror; And a second driving transistor Q4 cascaded to the buffer transistor to supply a current on the driven side of the current mirror 20-a as a charging current of the capacitor 14. Width extension circuit.