KR0120399Y1 - 액정표시장치 - Google Patents

Abstract

본 고안은 액정표시장치에 관한 것으로 액정표시장치의 박막트랜지스터 형성시 트랜지스터의 소오스전극과 연결된 데이터라인이 게이트전극과 연결된 게이트라인의 단차에 의한 라인의 단선을 방지하기 위해 기판과, 상기 기판 위에 형성된 게이트라인과, 상기 게이트라인과 교차하여 형성된 데이터라인과, 상기 게이트라인과 상기 데이터라인 교차부에 형성된 화소전극과, 상기 데이터라인으로 연결되어 돌출된 소오스전극과, 상기 돌출된 소오스전극은 상기 게이트라인 위로 확장되는 구조에 있어서, 상기 게이트전극의 돌출부 길이(B)가 데이타라인의 폭을 포함하여 데이터라인으로부터 게이트라인까지의 길이(A)에 비해 3배이상 길게 형성되는 것을 특징으로 하는 액정표시장치를 제공한다.

Description

액정표시장치

제1도는 종래의 액정표시장치의 평면구조도.

제2도는 본 고안의 액정표시장치의 평면구조도.

제3도는 제2도의 부분적인 확대도.

*도면의 주요부분에 대한 부호의 설명

11:화소 12:게이트전극

13:소오스전극 14:드레인전극

15:게이트라인 16:데이타라인

본 고안은 액정표시장치에 관한 것으로 특히, 액티브 매트릭스방식의 액정표시장치의 게이트버스와 데이타버스가 교차되는 부분에서의 데이타버스의 단선을 방지하기 위한 액정표시장치용 박막트랜지스터 구조에 관한 것이다.

제1도는 종래의 액정표시장치의 평면구조도를 도시한 것으로서 투명기판 위에 배열되어 형성된 복수개의 박막트랜지스터를 나타내고 있다.

상기 제1도와 같은 액정표시장치를 제조하기 위한 일반적인 액정표시장치의 제조공정은 유리기판 위에 도전성이 좋은 금속(Cr, Al, AlTa, Ta, Ti)을 이용하여 게이트전극(2) 및 게이트전극과 연결된 게이트라인(5)을 금속증착공정과 사진식각공정에 의해 형성하고, 게이트전극(5) 상에 게이트절연막(SiNx,SiO2)(제1도의 평면도상에는 도시되지 않음)을 PECVD(Plasma Enhanced Chemical Vapor Deposition)방법을 통해 증착, 형성한다.

상기 게이트절연막은 게이트절연막 위에 형성되는 비정질실리콘 채널부에 커패시터를 형성시켜 주기 위한 매질로서의 역할을 수행하는 것이다.

그리고 실제적인 전자의 이동을 위한 채널을 형성하기 위해 유리기판의 녹는점 보다 낮은 온도에서 증착할 수 있는 비정질실리콘을 상기 게이트전극(2) 위에 섬(island)형태로 패터닝하여 비정질실리콘 활성층(도시도지 않음)을 형성한다.

이러한 채널부의 비정질실리콘과 이후에 형성된 소오스 및 드레인전극간에 오믹접촉이 가능하도록 상기 비정질실리콘 활성층상에 n+비정질실리콘층(도시되지 않음)을 형성한 다음 그 상부에 소오스전극(3) 및 드레인전극(4)을 형성하여 상기 n+비정질실리콘층을 통해 소오스전극 및 드레인전극과 비정질실리콘 활성층과의 전자이동이 가능하도록 한다.

이후의 공정은 일반적인 액정표시장치 제조공정과 동일하다.

즉, 복수개의 화소전극(1)을 일정배열로 형성하고 각 화소전극(1) 사이의 수직, 수평방향으로 데이타신호를 각 화소에 공급하기 위한 데이타라인(6)과, 주사신호를 공급하는 게이트라인(5)을 복수개 형성하고, 각 화소전극에 데이타를 전송하기 위해 게이트라인(5)에 게이트전극(2)을 연결시키고, 각 화소전극에 드레인전극(4)을 연결시키며, 데이타라인(6)에는 소오스전극(3)을 연결함으로써 복수개의 박막트랜지스터와 복수개의 화소전극, 데이타라인 및 게이트라인으로 이루어진 액정표시장치를 구성하게 된다.

이와 같이 구성된 종래의 액정표시장치의 동작은 다음과 같다.

즉, 제1도에서 게이트라인(5)에 일정전압이 인가되면 게이트라인에 접속된 박막트랜지스터의 활성층(active layer)에 채널이 형성되어 박막트랜지스터의 소오스전극(3)과 연결된 데이타라인(6)으로부터의 데이타를 화소의 화소전극에 보내어 상부 유리기판전면에 증착된 투명전극 사이에 형성된 액정층을 유전매질로 전위를 형성하며, 데이타라인으로부터 박막트랜지스터를 통하여 화소전극에 인가된 데이타의 양(전압)에 따라 액정의 기울기를 결정하는 동작들이 단위 화소별로 이루어져 구동시의 후광(back light)을 통해 입사되는 빛의 양을 결정하게 되고 투명화소전극을 통해 입사된 빛의 양이 차별화됨으로써 영상 및 문자를 표시할 수 있게 된다.

상기와 같은 종래의 액정표시장치는 제1도에 도시된 바와 같이 게이트전극(2)에 주시신호를 인가하기 위해 연결된 게이트라인(5)과 소오스전극(3)에 화소전압을 인가하기 위해 연결된 데이타라인(6)이 절연막을 매개로 전기적으로 분리되어 수직, 수평 교차점을 형성하는 매트릭스구조로 하여 있다.

이러한 구조에서는 게이트라인의 증착두께만큼 게이트라인 위에 형성된 데이타라인이 평평한 유리기판 위에 형성될 때보다 단선위험의 스트레스를 더욱 많이 받게 된다.

따라서 상기 게이트라인의 단차(높이차)에 의한 데이타라인의 단선으로 인해 액정표시장치 제조수율에 치명적인 영향을 미치게 되는 문제점을 초래하게 된다.

본 고안은 상술한 문제점을 해결하기 위한 것으로 게이트라인과 데이타라인의 단차에 의한 데이타라인의 단선을 방지할 수 있는 액정표시장치용 박막트랜지스터구조를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위한 본 고안의 액정표시장치는 기판과, 상기 기판 위에 형성된 게이트라인과, 상기 게이트라인과 교차하여 형성된 데이터라인과, 상기 게이트라인과 상기 데이터라인 교차부에 형성된 화소전극과, 상기 데이터라인으로 연결되어 돌출된 소오스전극과, 상기 돌출된 소오스전극은 상기 게이트라인 위로 확장되는 구조에 있어서, 상기 게이트전극의 돌출부 길이(B)가 데이터라인의 폭을 포함하여 데이터라인으로부터 게이트라인까지의 길이에 비해 3배이상 길게 형성되는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 고안을 상세히 설명한다.

본 고안의 액정표시장치는 제2도에 도시된 바와 같이 복수개의 화소전극(11)이 매트릭스 형태로 배열되어 있고 각 화소마다 게이트전극(12)과 소오스전극(13) 및 드레인전극(15)을 갖춘 박막트랜지스터가 하나씩 형성되어 있으며, 또한 각각의 화소 사이에 수평 및 수직방향으로 각각 게이트전극(12)에 연결된 게이트라인(15)과 소오스전극(13)에 연결된 데이타라인(16)이 형성되어 있는 바, 상기 데이타라인(16)과 연결된 소오스전극(13)은 종래 게이트전극 위에만 국한되어 형성되었던 구조와는 달리 게이트전극(12)과 연결된 상기 게이트라인 위까지 확장되어 형성되어 있다.

이와 같이 소오스전극(13)을 게이트라인(15) 위까지 확장함으로써 제2도의 부분적인 확대도인 제3도에 도시된 바와 같이 게이트라인과 데이타라인의 교차점 모서리의 단차부인 A지점에서 게이트라인(15)의 단차에 의한 데이타라인(16)의 단선이 발생하더라도 전류 흐름방향인 P를 통해 전류의 흐름이 이루어질 수 있도록 하였다.

또한, 상기 게이트라인과 데이타라인간의 교차점 모서리 단차부 A와 교차점 모서리 단차부 B와는 B가 A보다 3배 이상 길게 형성되므로 교차점 모서리 단차부 B가 단선될 확률은 훨씬 작다.

제3도에서 미설명부호 19는 비정질실리콘 활성층을 나타낸다.

상기와 같은 구조에 의한 데이타라인의 리던던시(Redundancy)효과로 인하여 데이타라인의 단선없는 액정표시장치를 제조할 수 있게 된다.

이상 상술한 바와같이 본 고안에 의하면, 액정표시장치의 박막트랜지스터 게이트전극과 연결된 게이트라인과 데이타라인의 단차에 의한 데이타라인의 단선을 방지할 수 있게 되므로 액정표시장치 제조시의 수율 증대의 효과를 얻을 수 있게 된다.

Claims (1)

1. 기판과, 상기 기판 위에 형성된 게이트라인과, 상기 게이트라인과 교차하여 형성된 데이터라인과, 상기 게이트라인과 상기 데이터라인 교차부에 형성된 화소전극과, 상기 데이터라인으로 연결되어 돌출된 소오스전극과, 상기 돌출된 소오스전극은 상기 게이트라인 위로 확장되는 구조에 있어서, 상기 게이트전극의 돌출부 길이(B)가 상기 데이터라인의 폭을 포함하여 데이터라인으로 부터 상기 게이트전극까지의 길이(A)에 비해 3배 이상 길게 형성되는 것을 특징으로 하는 액정표시소자.