KR0119923B1 - 측정데이타 저장장치와 컴퓨터를 이용한 로직 아날라이저의 구현방법 및 장치 - Google Patents
측정데이타 저장장치와 컴퓨터를 이용한 로직 아날라이저의 구현방법 및 장치Info
- Publication number
- KR0119923B1 KR0119923B1 KR1019940026679A KR19940026679A KR0119923B1 KR 0119923 B1 KR0119923 B1 KR 0119923B1 KR 1019940026679 A KR1019940026679 A KR 1019940026679A KR 19940026679 A KR19940026679 A KR 19940026679A KR 0119923 B1 KR0119923 B1 KR 0119923B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- count
- data
- computer
- gate
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/25—Testing of logic operation, e.g. by logic analysers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Automatic Analysis And Handling Materials Therefor (AREA)
Abstract
본 발명은 실시간에 측정한 측정데이타를 저장하는 파이포(FIFO)(12) 및 이를 제어하는 컴퓨터(21)를 이용하여 로직 아날라이저의 기능을 수행할 수 있도록 한 측정데이타 저장장치와 컴퓨터(21)를 이용한 로직 아날라이저의 구현 방법 및 장치에 관한 것으로, 종래 로직 아날라이저의 제작 및 구입 비용이 너무 부담이되는 문제를 해결하기 위해 로직 아날라이저의 기능을 수행할 수 있도록 측정데이타를 저장할 수 있는 저장 장치와 디스플레이 기능, 주변 장치 및 조작 기능을 대행하는 컴퓨터를 사용하여 로직 아날라이저를 사용하지 않고도 동일한 기능을 수행하도록 하는 방법 및 장치를 제공함으로써, 기존 로직 아날라이저의 기능은 그대로 수행하면서 장비 구현 및 구입에 드는 비용을 경감시키므로 경제적 효과를 얻을 수 있다.
Description
제1도는 본 발명 측정데이타 저장장치와 컴퓨터를 이용한 로직 아날라이저 장치를 나타내는 블럭도.
제2도는 제1도의 각 부분에 대한 신호파형을 나타내는 타이밍도.
제3도는 본 발명 측정데이타 저장장치와 컴퓨터를 이용한 로직 아날라이저 장치를 제어하는 순서도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 테스트 프로브 11 : 플립플롭
12 : 파이프 13 : 오실레이터
14 : 제 1 앤드 게이트 15 : 제 2 앤드 게이트
16 : 딜레이부 17, 19 : 3상 버퍼
18 : 제 3 앤드 게이트 20 : 제 4 앤드 게이트
21 : 컴퓨터
본 발명은 측정데이타 저장장치와 컴퓨터를 이용한 로직 아날라이저의 구현방법 및 장치에 관한 것으로, 실시간에 측정한 측정데이타를 저장하는 파이포(FIFO) 및 이를 제어하는 컴퓨터를 이용하여 로직 아날라이저의 기능을 수행할 수 있도록 한 측정데이타 저장장치와 컴퓨터를 이용한 로직 아날라이저의 구현 방법 및 장치에 관한 것이다.
현재 고성능의 계측기가 많이 생산되고는 있으나, 로직 아날라이저(Logic Analyzer)와 같은 장비는 그 가격이 현저하게 비싸서 일반인이 쉽게 구입하기에는 부담이 되는 장비이다. 로직 아날라이저는 로직회로 및 장치 등의 논리동작을 조사하기 위한 진단용 측정기로 프로브(probe)끝을 핀으로 접촉하고, 그 논리 상태를 체크하는 간단한 레벨 테스트로부터 진단 프로그램을 내장하여 자동적으로 일련의 진단을 실행하여 고장카드를 분리하는 것과 같은 다소 규모가 큰 장치에 이르기까지 다양하나, 앞서 언급한 바와 같이 그 가격이 너무 비싸 구입하기가 힘들다.
따라서 본 발명은 종래의 상기와 같은 문제점을 해결하기 위해 로직 아날라이저의 기능을 수행할 수 있도록 측정데이타를 저장할 수 있는 저장장치와 디스플레이 기능, 주변장치 및 조작 기능을 대행하는 컴퓨터를 사용하여 로직 아날라이저를 사용하지 않고도 동일한 기능을 수행하도록 하는 방법 및 장치를 제공함을 특징으로 한다.
즉, 로직회로 및 장치 등의 논리동작을 측정 및 분석하기 위해 사용하는 로직 아날라이저 장치에 있어서, 측정하고자 하는 실험 대상과 연결시키는 테스트 프로브(test probe)와; 상기 테스트 프로브에서 출력된 데이타를 입력받아 3상 버퍼에서 출력되는 신호의 제어에 따라 데이타를 출력하는 플립플롭과; 상기 플립플롭에서 출력된 데이타를 저장하여 사용자의 요구에 따라 데이타를 입/출력하는 파이포(FIFO)와; 상기 플립플롭에 제공할 클럭을 발생시켜 제 1 앤드 게이트(AND gate)를 거친 후, 상기 플립플롭에 공급하는 오실레이터와; 상기 제 1 앤드 게이트를 거쳐 출력된 신호와 상기 신호를 다시 딜레이부를 거쳐 딜레이 된 신호를 앤드시켜 출력하는 제 2 앤드 게이트와; 사용자의 요구에 따라 컴퓨터에서 입력되는 측정제어신호와 측정카운트신호를 앤드시켜 3상 버퍼(Tri stste Buffer)로 출력하는 제 3 앤드 게이트와; 상기 제 3 앤드 게이트에서 출력된 신호를 플립플롭과 파이포에 입력하는 3상 버퍼와; 사용자의 요구에 따라 컴퓨터에서 입력되는 분석제어신호와 분석카운트신호를 앤드시켜 3상 버퍼로 출력하는 제 4 앤드 게이트와; 상기 제 4 앤드 게이트에서 출력된 신호를 파이포의 읽기 신호로 입력하는 3상 버퍼를 포함하여 구성한 것이다.
이하 본 발명의 일실시예를 첨부도면을 참조하여 상세히 설명한다.
제1도는 본 발명 측정데이타 저장장치와 컴퓨터를 이용한 로직 아날라이저 장치를 나타내는 블록도로 측정하고자 하는 실험 대상과 연결시키는 테스트 프로브(10)와; 상기 테스트 프로브(10)에서 출력된 데이타를 입력받아 3상 버퍼(17)에서 출력되는 신호(s3)의 제어에 따라 데이타를 출력(s4)하는 플립플롭(11)과; 상기 플립플롭(11)에서 출력된 데이타(s4)를 저장하여 사용자의 요구에 따라 데이타를 입/출력하는 파이포(12)와; 상기 플립플롭(11)에 제공할 클럭을 발생시켜 제 1 앤드 게이트(14)를 거친후 상기 플립플롭(11)에 공급하는 오실레이터(13)와; 상기 제 1 앤드 게이트(14)를 거쳐 출력된 신호(s1)와 상기 신호(s1)를 다시 딜레이부(6)를 거쳐 딜레이 된 신호를 앤드시켜 출력(s2)하는 제 2 앤드 게이트(15)와; 사용자의 요구에 따라 컴퓨터(21)에서 입력되는 측정제어신호(Cs1)와 측정카운트신호(Ts1)를 앤드시켜 3상 버퍼(Tri state Buffer)(17)로 출력하는 제 3 앤드 게이트(18)와; 상기 제 3 앤드 게이트(18)에서 출력된 신호를 플립플롭(11)과 파이포(12)에 입력(s3)하는 3상 버퍼(17)와; 사용자의 요구에 따라 컴퓨터(21)에서 입력되는 분석 제어신호(Cs2)와 분석카운트신호(Ts2)를 앤드시켜 3상 버퍼(19)로 출력하는 제 4 앤드 게이트(20)와; 상기 제 4 앤드 게이트(20)에서 출력된 신호를 파이포(12)의 읽기신호(s5)로 입력하는 3상 버퍼(19)로 구성된다.
상기와 같이 구성된 본 발명의 동작설명을 제2도에 도시한 타이밍도를 보며 설명하면 다음과 같다.
먼저 오실레이터(13)에서 발생된 클럭신호는 제 1 앤드 게이트(14)를 통해 플립플롭(11)의 클럭신호(s1)로 입력되는데, 이는 제2도(a)에 도시한 바와 같다.
이때 플립플롭(11)으로는 테스트 프로브(10)에서 측정한 데이타가 입력되며, 이 데이타는 플립플롭(11)에 잠시 머물러 있다가 플립플롭(11)에 입력되는신호의 액티브(active)상태에 따라 샘플링 되어 파이포(12)로 입력(s4)되어진다.
한편 상기 오실레이터(13)에서 발생된 클럭은 다시 제 2 앤드 게이트(15)로 입력되는데, 이때 제 2 앤드 게이트(15)에는 상기 제 1 앤드 게이트(14)에서 출력된 신호를 딜레이부(16)를 통과시켜 일정시간 딜레이를 시킨 후 출력되는 신호가 입력된다. 즉, 오실레이터(13)에서 출력된 클럭이 제 1 앤드 게이트(14)를 한번 통과된 신호(s1)와, 상기 제 1 앤드 게이트(14) 및 딜레이부(16)를 통과하여 출력된 두 신호가 입력되는 것이다.
이와 같이 입력된 두 신호를 앤드하여 각 3상 버퍼(17,19)로 출력(s2)하는데, 이는 제2도(b)에 도시된 바와 같으며, 그 파형을 제2도(a)와 비교하여 보면 하이(high)상태로 상승하는 파형이 약간씩 딜레이되어 출력된다.
또한, 3상 버퍼(17)는 입력된 신호(s2)를 제2도(c)에 도시된 것과 같이 딜레이시켜 플립플롭(11)에신호 및 파이포(12)의 쓰기 신호()로 입력(s3)하고, 또 하나의 3상 버퍼(19)는 제2도(E)에 도시된 것과 같이 제2도(c)의 쓰기 파형보다 딜레이된 상태의 파형을 파이포(12)의 읽기신호()(s5)로 입력한다.
상기와 같이 2개의 3상 버퍼(17,19)에 입력되는 신호(s2)로 동일한 신호(s2)이며, 이는 플립플롭(11)의 출력이 가능한 시간(Output enable time)과 출력이 불가능한 시간(Output Disable time)에 의한 딜레이로 인해 데이타는 파이포(12)의 쓰기 타이밍에 맞게 파이포(12)에 입력된다.
이와 같이 오실레이터(13)에서 발생된 클럭이 입력될 때, 사용자가 컴퓨터(21)를 이용하여 측정하고자 하는 데이타가 있으면 측정제어신호(Cs1)와 측정카운트신호(Ts1)를 제 3 앤드 게이트(18)를 거쳐 3상 버퍼(17)로 입력한다.
이 3상 버퍼(17)는 상기 제 2 앤드 게이트(15)에서 출력된 신호(s2)를 파이포(12)의 쓰기신호()로 입력할 때, 이 3상 버퍼(17)를 거치게 함으로써 컴퓨터(21)에서 데이타의 측정시작과 측정시간을 제어할 수 있도록 한 것이다.
상기와 같이 측정제어신호(Cs1)와 측정카운트신호(Ts1)가 제 3 앤드 게이트(18) 및 3상 버퍼(17)를 통해 입력되고, 또한 플립플롭(11)에 입력되는신호가 액티브 상태이면 테스트 프로브(10)를 통해 들어오던 데이타는 샘플링되어 파이포(12)로 출력(s4)되며, 그 파형은 제2도(d)에 도시한 바와 같다.
파이포(12)에 저장된 측정데이타는 사용자의 요구에 따라 컴퓨터(21)에서 출력되는 분석제어신호(Cs2)와 분석카운트신호(Ts2)에 의해 컴퓨터(21) 내부로 읽혀지는데, 이때 각 신호(Cs2,Ts2)는 제 4 앤드 게이트(20)를 거쳐 3상 버퍼(19)에 입력된 후, 타이밍에 맞춰서 파이포(12)의 읽기()신호(s5)로 출력되며, 이는 제2도(e)에 도시한 바와 같다.
이처럼 읽기신호(s5)가 파이프(12)에 입력되면 파이포(12)에 저장되어 있던 측정데이타가 컴퓨터(21)로 읽혀 들어가며, 이때의 데이타신호(s6) 파형을 보면 제2도(f)에 도시한 바와 같고, 데이타(s6)를 입력받은 컴퓨터(21)에서는 사용자의 조작에 따라 파형을 디스플레이 한다.
따라서 본 발명은 측정한 데이타를 저장할 측정데이타 저장장치만을 구현하여 로직 아날라이저 기능을 수행하도록 하며, 그 이외 로직 아날라이저에서 사용했던 디스크 컨트롤 부분, 키보드 및 마우스 또는 디스플레이 기능을 수행하던 주변장치를 컴퓨터가 대신 수행하도록 하므로써, 고가의 로직 아날라이저 장치를 사용하지 않고도 로직 아날라이저 기능을 수행하도록 한다.
또한 본 발명의 설명에서는 측정데이타 저장장치 부분을 따로 제작하여 컴퓨터의 외부에 연결하도록 하여 사용하는데, 데이타 저장장치 부분을 카드로 제작하여 컴퓨터 내부의 슬롯에 장착하여 사용하는 것도 바람직하다.
아울러 제1도에 도시된 n은 데이타 입력선이 여러개임을 의미한다.
제3도는 상기 제1도와 같은 장치를 사용하는 방법을 나타내는 순서도로, 상기와 같은 장치가 준비 완료되면 먼저 데이타를 초기화하고 데이타를 측정할 것인가를 판단하여 측정하지 않을 경우, 처음상태로 되돌아가는 제 1 단계(N1)와; 측정을 시작할 경우 측정제어신호(Cs1)와 측정카운트신호(Ts1)를 출력하는 제 2 단계(N2)와; 상기 제 2단계(N2)에서 신호가 입력되면 카운트를 시작하여 카운트가 완료되었는지를 판단하여 완료되지 않으면 카운트를 계속 반복하는 제 3 단계(N3)와; 상기 제 3 단계(N3)에서 카운트가 완료되면 측정한 데이타의 분석을 시작할 것인가를 판단하여 분석하지 않을 경우, 시작할때까지 반복하여 묻는 제 4 단계(N4)와; 상기 제 4 단계(N4)에서 분석을 시작할 경우, 분석제어신호(Cs2)와 분석카운트신호(Ts2)를 출력하는 제 5 단계(N5)와; 상기 제 5 단계(N5)에서 신호가 입력되면 카운트를 시작하여 카운트가 완료되었는지를 판단하여 완료되지 않으면 카운트를 계속 반복하는 제 6 단계(N6)와; 상기 제 6 단계(N6)에서 카운트가 완료되면 분석한 데이타의 파형을 화면에 출력하고, 데이타의 측정 및 분석을 계속할 것인가를 판단하여 계속할 경우 제 1 단계(N1)를 반복 수행하고, 계속하지 않을 경우 종료하는 제 7 단계(N7)로 이루어진다.
이와 같이 이루어진 제어 프로그램을 컴퓨터(21) 내부에 저장하고 사용자의 요구에 따라 테스트 하고자하는 대상의 데이타를 측정 및 분석하여 로직 아날라이저를 사용하지 않고도 그와 동일한 기능을 수행할 수 있도록 한 것이다.
이상에서 상세히 설명한 바와 같이, 본 발명은 기존에 로직 아날라이저에 장착되어 있던 디스플레이 부분, 디스크 컨트롤 부분, 키보드 및 마우스 등의 주변장치를 컴퓨터로 대신하여 사용함으로써, 기존의 로직 아날라이저의 기능은 그대로 수행하면서 장비 구현 및 구입에 드는 비용을 경감시키므로 경제적 효과를 얻을 수 있다.
Claims (3)
- 로직회로 및 장치 등의 논리동작을 측정 및 분석하기 위해 사용하는 로직 아날라이저 장치에 있어서, 측정하고자 하는 실험 대상과 연결 시키는 테스트 프로브(10)와; 상기 테스트 프로브(10)에서 출력된 데이타를 입력받아 3상 버퍼(17)에서 출력되는 신호(s3)의 제어에 따라 데이타를 출력(s4)하는 플립플롭(11)과; 상기 플립플롭(11)에서 출력된 데이타를 저장하여 사용자의 요구에 따라 데이타를 입/출력하는 파이포(12)와; 상기 플립플롭(11)에 제공할 클럭을 발생시켜 제 1 앤드 게이트(14)를 거친 후, 상기 플립플롭(11)에 공급하는 오실레이터와(13); 상기 제 1 앤드 게이트(14)를 거쳐 출력된 신호(s1)와 상기 신호(s1)를 다시 딜레이부(16)를 거쳐 딜레이 된 신호를 앤드시켜 출력(s2)하는 제 2 앤드 게이트(15)와; 사용자의 요구에 따라 컴퓨터(21)에서 입력되는 측정제어신호(Cs1)와 측정카운트신호(Ts1)를 앤드시켜 3상 버퍼(Tri stste Buffer)(17)로 출력하는 제 3 앤드 게이트(18)와; 상기 제 3 앤드 게이트(18)에서 출력된 신호를 플립플롭(11)과 파이포(12)에 입력(s3)하는 3상 버퍼(17)와; 사용자의 요구에 따라 컴퓨터(21)에서 입력되는 분석제어신호(Cs2)와 분석카운트신호(Ts2)를 앤드시켜 3상 버퍼(19)로 출력하는 제 4 앤드 게이트(20)와; 상기 제 4 앤드 게이트(20)에서 출력된 신호를 파이포(12)의 읽기 신호(s5)로 입력하는 3상 버퍼(19)를 포함하여 구성하는 것을 특징으로 하는 측정데이타 저장장치와 컴퓨터를 이용한 로직 아날라이저의 구현장치.
- 로직회로 및 장치등의 논리동작을 측정 및 분석하기 위해 사용하는 로직 아날라이저 구현 방법에 있어서, 실시간에 측정한 측정데이타를 저장하는 파이포(12)와 이를 제어하여 사용자가 요구하는 데이타를 측정 및 분석하도록 한 후 디스플레이 하는 컴퓨터(21)로 구성하여 로직 아날라이저의 기능을 수행할 수 있도록함을 특징으로 하는 측정데이타 저장장치와 컴퓨터를 이용한 로직 아날라이저의 구현방법.
- 제 2 항에 있어서, 사용자가 요구하는 데이타를 측정 및 분석하도록 제어하는 방법은 먼저 데이타를 초기화하고 데이타를 측정할 것인가를 판단하여, 측정하지 않을 경우 처음상태로 되돌아가는 제 1 단계(N1)와; 측정을 시작할 경우 측정제어신호(Cs1)와 측정카운트신호(Ts1)를 출력하는 제 2 단계(N2)와; 상기 제 2 단계(N2)에서 신호가 입력되면 카운트를 시작하여 카운트가 완료되었는지를 판단하여 완료되지 않으면 카운트를 계속 반복하는 제 3 단계(N3)와; 상기 제 3 단계(N3)에서 카운트가 완료되면 측정한 데이타의 분석을 시작할 것인가를 판단하여 분석하지 않을 경우, 시작할때까지 반복하여 묻는 제 4 단계(N4)와; 상기 제 4 단계(N4)에서 분석을 시작할 경우, 분석제어신호(Cs2)와 분석카운트신호(Ts2)를 출력하는 제 5 단계(N5)와; 상기 제 5 단계(N5)에서 신호가 입력되면 카운트를 시작하여 카운트가 완료되었는지를 판단하여 완료되지 않으면 카운트를 계속 반복하는 제 6 단계(N6)와; 상기 제 6 단계(N6)에서 카운트가 완료되면 분석한 데이타의 파형을 화면에 출력하고, 데이타의 측정 및 분석을 계속할 것인가를 판단하여 계속할 경우 제 1 단계(N1)를 반복 수행하고, 계속하지 않을 경우 종료하는 제 7 단계(N7)로 이루어져 순차동작함을 특징으로 하는 측정데이타 저장장치와 컴퓨터를 이용한 로직 아날라이저의 구현방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940026679A KR0119923B1 (ko) | 1994-10-18 | 1994-10-18 | 측정데이타 저장장치와 컴퓨터를 이용한 로직 아날라이저의 구현방법 및 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940026679A KR0119923B1 (ko) | 1994-10-18 | 1994-10-18 | 측정데이타 저장장치와 컴퓨터를 이용한 로직 아날라이저의 구현방법 및 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960015222A KR960015222A (ko) | 1996-05-22 |
| KR0119923B1 true KR0119923B1 (ko) | 1997-10-29 |
Family
ID=19395370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940026679A KR0119923B1 (ko) | 1994-10-18 | 1994-10-18 | 측정데이타 저장장치와 컴퓨터를 이용한 로직 아날라이저의 구현방법 및 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0119923B1 (ko) |
-
1994
- 1994-10-18 KR KR1019940026679A patent/KR0119923B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960015222A (ko) | 1996-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5289116A (en) | Apparatus and method for testing electronic devices | |
| US5446650A (en) | Logic signal extraction | |
| KR20020032936A (ko) | 반도체 칩의 논리 기능 검증용 에뮬레이터 장치 및 방법 | |
| US6397354B1 (en) | Method and apparatus for providing external access to signals that are internal to an integrated circuit chip package | |
| Bilski et al. | Virtual spectrum analyzer based on data acquisition card | |
| JP2002517762A (ja) | アモルファス論理を有する集積回路テスタ | |
| JP4819386B2 (ja) | シングルエンド信号をシリアル併合して分析する測定回路及びその方法 | |
| US6073264A (en) | Debug vector launch tool | |
| KR0119923B1 (ko) | 측정데이타 저장장치와 컴퓨터를 이용한 로직 아날라이저의 구현방법 및 장치 | |
| US6799128B2 (en) | Measurement system for sampling a signal and evaluating data representing the signal | |
| US6833695B2 (en) | Simultaneous display of data gathered using multiple data gathering mechanisms | |
| JP3135071B2 (ja) | 周波数測定方法とその装置並びに半導体テスタ | |
| JPH06148293A (ja) | 論理回路テスト回路 | |
| KR100285740B1 (ko) | 실시간 데이타 출력장치 | |
| Hung | The design of a single chip logic state analyzer | |
| JP2513888B2 (ja) | マイクロプロセッサ | |
| JPH10254915A (ja) | 電子回路テスト用システム | |
| JPH05157770A (ja) | ロジックアナライザ | |
| JPH07128397A (ja) | Ｉｃテスタの測定時間分析回路 | |
| KR950003820B1 (ko) | 계측기의 계수 시퀀스 장치 | |
| JPS58213257A (ja) | ロジツク・アナライザ | |
| JPH02201660A (ja) | データ解析装置 | |
| Tucker et al. | Improving test & measurement system control and throughput using an independent system trigger controller | |
| Fleck et al. | ARCHITECTURE OF A MODERN PROCESSING OSCILLOSCOPE | |
| JPH0436670A (ja) | 電子部品試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020716 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |