KR0117108Y1 - Phasefactor current detector - Google Patents
Phasefactor current detectorInfo
- Publication number
- KR0117108Y1 KR0117108Y1 KR2019940023071U KR19940023071U KR0117108Y1 KR 0117108 Y1 KR0117108 Y1 KR 0117108Y1 KR 2019940023071 U KR2019940023071 U KR 2019940023071U KR 19940023071 U KR19940023071 U KR 19940023071U KR 0117108 Y1 KR0117108 Y1 KR 0117108Y1
- Authority
- KR
- South Korea
- Prior art keywords
- power switch
- current
- voltage
- distortion
- inductor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/28—Modifications for introducing a time delay before switching
- H03K17/284—Modifications for introducing a time delay before switching in field effect transistor switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
Abstract
본 고안은 역률제어장치의 전류검출회로에 관한 것으로, 종래에는 입력전압이 크로스오버(crossover)하는 시점에는 스위칭주파수가 높아지고 전류레벨이 낮기때문에 실제값과 검출치간에 오차가 커져서 입력전류에 크로스오버 디스토션(distortion)을 만들게되어 THD(Total Harmonic Distortion)치가 크게되는 문제점이 있었다. 따라서 본 고안은 파워스위치를 켤때 순간적으로 서지전압이 발생하면 감지 비교수단의 동작을 지연시켜 스위칭동작을 적게하도록 하고, 서지전류에 의해 발생하는 영향을 저항과 콘덴서에 의한 시정수로서 억제하여 크로스오버 디스토션을 줄이도록 하였다.The present invention relates to a current detection circuit of a power factor control device. Conventionally, when the input voltage crossovers, the switching frequency is increased and the current level is low. There was a problem that the distortion (Distortion) to make the THD (Total Harmonic Distortion) value increases. Therefore, the present invention delays the operation of the sensing comparison means when the surge voltage is generated momentarily when the power switch is turned on, and reduces the switching operation, and suppresses the influence caused by the surge current as the time constant by the resistor and the condenser. Distortion is reduced.
Description
제 1 도는 종래의 불연속 모드동작 역률제어회로도.1 is a conventional discrete mode operation power factor control circuit diagram.
제 2 도는 제 1 도에서의 출력전압 파형도.2 is a waveform diagram of output voltage in FIG. 1;
제 3 도는 본 고안의 역률제어장치의 전류검출회로도.3 is a current detection circuit diagram of the power factor controller of the present invention.
제 4 도는 제 3 도에의 출력전압 파형도.4 is a waveform diagram of an output voltage shown in FIG.
제 5 도는 인덕터전류 및 인덕터 전류 평균치를 나타내는 파형도.5 is a waveform diagram showing an inductor current and an average value of the inductor current.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
1 : 정류부2 : 파워스위치1: rectifier 2: power switch
3 : 전류 감지부4 : 제어부3: current sensing unit 4: control unit
5 : 지연부COMP1,2 : 비교기5: delay unit COMP1,2: comparator
NOT : 낫게이트NM1 : 엔모스트랜지스터NOT: Not gate NM1: NMOS transistor
Q1 : 트랜지스터D1~D5 : 다이오드Q1: transistors D1 to D5: diodes
Ct : 콘덴서Ct: condenser
본 고안은 인덕터전류를 제어하여 입력 선전류(input line current)를 정현파로 만들기 위한 역률제어회로에 관한 것으로, 특히 파워스위치를 켤때 발생하는 서지(surge)전류에 의해 발생하는 영향을 억제하여 입력 선전류의 크로스오버 디스토션 (crossover distortion)을 줄이도록 한 역률제어장치의 전류검출회로에 관한 것이다.The present invention relates to a power factor control circuit for controlling the inductor current to make the input line current into a sinusoidal wave. In particular, the input line is suppressed by the influence caused by the surge current generated when the power switch is turned on. The present invention relates to a current detection circuit of a power factor controller that reduces crossover distortion of current.
종래의 불연속 모드동작 역률제어회로는, 제 1 도에 도시된 바와같이, 입력되는 교류전원을 정류하여 만들어진 직류전압을 인덕터(L1)를 통해 파워스위치(2)로 제공하는 정류부(1)와, 상기 파워스위치(2)가 켜졌을때 흐르는 인덕터전류를 감지하고 그 인덕터전류에 비례하는 전압값으로 변환시켜 출력하는 전류감지부(3)와, 상기 전류감지부(3)에서 출력되는 전압값에 따라 파워스위치(2)의 온/오프 동작을 제어하는 제어부(4)로 구성된다.Conventional discontinuous mode operation power factor control circuit, as shown in Figure 1, the rectifier (1) for providing a DC voltage generated by rectifying the input AC power to the power switch (2) through the inductor (L1), When the power switch 2 is turned on to detect the inductor current flowing and converts it into a voltage value proportional to the inductor current and outputs the current sensing unit 3, and the voltage value output from the current sensing unit (3) Accordingly, the controller 4 is configured to control the on / off operation of the power switch 2.
여기서 상기 파워스위치(2)는 엔모스트랜지스터(NM1)로 이루어졌다.In this case, the power switch 2 is made of an NMOS transistor NM1.
이와같이 구성된 종래의 기술에 대하여 살펴보면 다음과 같다.Looking at the conventional technology configured as described above are as follows.
정류부(1)에 인가되는 전류(I)는 인덕터(L1)를 통해 제 5 도에서와 같은 인덕터전류가 흐르고, 상기 정류부(1)에 인가되는 전압(V)은 다이오드(D1~D4)에 의해 정류되고, 그 정류된 직류전압은 파워스위치(2)로 공급된다.The current I applied to the rectifier 1 flows through the inductor L1 as shown in FIG. 5, and the voltage V applied to the rectifier 1 is driven by the diodes D1 to D4. The rectified DC voltage is supplied to the power switch 2.
이때 파워스위치(2)인 엔모스트랜지스터(NM1)가 온되면, 상기 인덕터전류는 엔모스트랜지스터(NM1)와 전류검출저항(RS)을 통해 접지측으로 흐른다.At this time, when the NMOS transistor NM1 of the power switch 2 is turned on, the inductor current flows to the ground side through the NMOS transistor NM1 and the current detection resistor R S.
그러면 전류감지부(3)의 비교기(COMP1)는 엔모스트랜지스터(NM1)와 전류검출저항(RS) 사이의 전압(V1)을 저항(R1) 및 콘덴서(C1)를 통해 필터링된 전압(V2)을 비반전단자(+)로 받아들여 그의 반전입력단자(-)로 입력되는 트랙킹전류 기준전압(ref1)과 비교한다.Then, the comparator COMP1 of the current sensing unit 3 controls the voltage V1 between the NMOS transistor NM1 and the current detection resistor R S to be filtered through the resistor R1 and the capacitor C1. ) Is taken as the non-inverting terminal (+) and compared with the tracking current reference voltage (ref1) input to its inverting input terminal (-).
비교결과를 제어부(4)로 전달하면, 상기 제어부(4)는 파워스위치(2)의 온/오프 동작을 제어한다.When the comparison result is transmitted to the controller 4, the controller 4 controls the on / off operation of the power switch 2.
즉, 인덕터(L1)로 흐르는 인덕터전류가 정상적일때는 비교기(COMP1)의 비반전단자(+)로 입력되고 전압이 트랙킹전류 기준전압(ref1) 보다 작고 이에따라 제어부(4)는 계속해서 엔모스트랜지스터(NM1)를 턴온시켜 동작하도록 하고, 그리고 인덕터(L1)로 흐르는 전류가 제 2 도에서와 같이 순간적으로 서지전류가 흘러 상기 비교기(COMP1)의 비반전단자(+)로 입력되는 전압이 트랙킹전류 기준전압(ref1) 보다 커지므로 제어부(4)는 파워스위치인 엔모스트랜지스터(NM1)를 턴오프시켜 회로를 보호하도록 한다.That is, when the inductor current flowing to the inductor L1 is normal, it is input to the non-inverting terminal (+) of the comparator COMP1, and the voltage is smaller than the tracking current reference voltage ref1, so that the control unit 4 continues the enmo transistor. NM1 is turned on to operate, and a surge current flows instantaneously as shown in FIG. 2 to flow the current flowing through the inductor L1 to the non-inverting terminal (+) of the comparator COMP1. Since the reference voltage ref1 is greater than the control voltage, the controller 4 turns off the NMOS transistor NM1, which is a power switch, to protect the circuit.
그러나, 이와같은 종래의 기술에 있어서, 입력전압이 크로스오버(crossover)하는 시점에서 스위칭주파수가 높아지고 전류레벨이 낮기 때문에 실제값과 검출치간에 오차가 커져서 입력전류에 크로스오버 디스토션(distortion)을 만들게 되고, 따라서 THD(Total Harmonic Distortion)치가 크게되는 문제점이 있었다.However, in this conventional technique, since the switching frequency is high and the current level is low at the time when the input voltage crossovers, the error between the actual value and the detection value becomes large, resulting in crossover distortion in the input current. Therefore, there was a problem that the THD (Total Harmonic Distortion) value is increased.
따라서 본 고안의 목적은 서지(surge)가 발생하는 구간동안에 비교기를 디스에에블시켜 과도한 스위칭에 의한 파워스위치의 스위칭손실을 감소시키도록 한 역률제어장치의 전류검출회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a current detection circuit of a power factor control device for disabling the comparator during a period in which a surge occurs to reduce switching loss of the power switch due to excessive switching.
본 고안의 다른 목적은 불연속 모드로 제어하는 컨버터에 적합하도록 한 역률제어장치의 전류검출회로를 제공함에 있다.Another object of the present invention is to provide a current detection circuit of a power factor control device suitable for a converter controlling in a discontinuous mode.
상기 목적을 달성하기 위한 역률제어장치의 전류검출회로는, 제 3 도에 도시한 바와같이, 입력되는 교류전원을 정류하여 만들어진 직류전압을 인덕터(L1)를 통해 파워스위치(2)로 제공하는 정류부(1)와, 상기 파워스위치(2)가 커졌을때 흐르는 인덕터전류를 감지하고 그 인덕터전류에 비례하는 전압값으로 변환시켜 출력하는 전류감지부(3)와, 상기 전류감지부(3)에서 출력되는 전압값에 따라 파워스위치(2)의 온/오프 동작을 제어하는 제어부(4)와, 상기 제어부(4)에서 파워스위치(2)로 출력되는 신호를 감지하여 상기 전류감지부(3)의 동작을 제어하는 지연부(5)로 구성한다.The current detection circuit of the power factor control device for achieving the above object, as shown in Figure 3, the rectifier for providing a DC voltage generated by rectifying the input AC power to the power switch 2 through the inductor (L1) (1) and a current sensing unit 3 for detecting an inductor current flowing when the power switch 2 is enlarged, converting the voltage into a voltage value proportional to the inductor current, and outputting the current sensing unit 3. The controller 4 controls the on / off operation of the power switch 2 according to the voltage value, and the signal output from the controller 4 to the power switch 2 is sensed. It consists of the delay part 5 which controls an operation.
그리고, 상기 지연부(5)는 제어부(3)에서 파워스위치(2)로 출력되는 신호를 반전시키는 낫게이트(NOT)와, 상기 낫게이트(NOT)의 출력신호에 따라 온 또는 오프되어 콘덴서(Ct)의 방전, 충전여부를 결정하는 트랜지스터(Q1)와, 상기 트랜지스터(Q1)의 동작에 의해 콘덴서(Ct)에 충방전될때 결정되는 전압과 기준전압(ref2)을 비교하고 그 비교결과에 따라 전류감지부(3)의 동작을 제어하는 비교기(COMP2)로 구성한다.The delay unit 5 is turned on or off in accordance with the sick gate NOT for inverting the signal output from the controller 3 to the power switch 2 and the output signal of the sick gate NOT. The transistor Q1 determines whether to discharge or charge Ct, and the voltage determined when the capacitor Ct is charged and discharged by the operation of the transistor Q1 and the reference voltage ref2 are compared. The comparator COMP2 controls the operation of the current sensing unit 3.
이와같이 구성된 본 고안의 작용 및 효과에 대하여 상세히 설명하면 다음과 같다.Referring to the operation and effects of the present invention configured as described above in detail.
파워스위치인 엔모스트랜지스터(NM1)를 턴온시킬 때 서지(SURGE)가 발생하므로, 서지가 발생하는 시점에서는 전류감지부(3)의 비교기(COMP1)의 동작을 억제시켜서 서지에 의한 오동작을 방지한다.Since the surge occurs when the power switch NMOS1 is turned on, the operation of the comparator COMP1 of the current sensing unit 3 is suppressed at the time when the surge occurs, thereby preventing malfunction. .
이에 대하여 살펴보면, 입력되는 교류전원에 대해 정류부(1)에서 정류한 직류전압을 인덕터(L1)를 거쳐 파워스위치(2)로 공급한다.In this regard, the DC voltage rectified by the rectifier 1 is supplied to the power switch 2 through the inductor L1 with respect to the input AC power.
이때 파워스위치인 엔모스트랜지스터(NM1)가 오프되어 있는 상태에서는 제어부(4)와 파워스위치(2) 사이에는 로우상태의 구동신호가 검출되고, 이 검출된 신호는 지연부(5)의 낫게이트(NOT)를 통해 하이상태의 구동신호를 반전시켜 트랜지스터(Q1)의 베이스로 출력한다.At this time, in a state where the power switch NMOS transistor NM1 is turned off, a driving signal in a low state is detected between the controller 4 and the power switch 2, and the detected signal is a sick gate of the delay unit 5. The driving signal in the high state is inverted through (NOT) and output to the base of the transistor Q1.
그러면, 상기 트랜지스터(Q1)는 턴온되므로 콘덴서(Ct)에 충전되어 있던 전하가 방전되므로 비교기(COMP2)의 비반전단자(+)로 로우레벨의 전압이 인가되므로, 상기 비교기(COMP2)는 그의 비반전단자(+)로 인가되는 기준전압(ref2)에 의해 로우상태의 인에이블신호를 전류감지부(3)의 비교기(COMP1)의 인에이블단자(EN)로 출력한다.Then, since the transistor Q1 is turned on so that the charge charged in the capacitor Ct is discharged, a low level voltage is applied to the non-inverting terminal (+) of the comparator COMP2. The enable signal in the low state is output to the enable terminal EN of the comparator COMP1 of the current sensing unit 3 by the reference voltage ref2 applied to the inverting terminal +.
따라서 비교기(COMP1)는 인에이블상태가 되지 않아 동작하지 않는다.Therefore, the comparator COMP1 does not operate because it is not enabled.
그리고 파워스위치(2)를 켜는 순간 제 4 도의 파형도에서와 같이 ts구간에 하이상태의 구동신호가 지연부(3)로 입력된다.As soon as the power switch 2 is turned on, the driving signal of the high state is input to the delay unit 3 in the t s section as shown in the waveform diagram of FIG.
따라서 상기 지연부(3)의 낫게이트(NOT)는 하이상태의 구동신호를 반전시켜 로우상태의 구동신호로 반전시켜 트랜지스터(Q1)의 베이스로 인가하여 턴오프시킨다.Accordingly, the knock gate NOT of the delay unit 3 inverts the driving signal in the high state, inverts it to the driving signal in the low state, and applies it to the base of the transistor Q1 to turn off.
그러면 콘덴서(Ct)는 충전하기 시작하다가 상기 콘덴서(Ct)의 충전전압이 비교기(COMP2)의 반전단자(-)로 인가되는 기준전압(ref2)보다 커지면, 상기 비교기(COMP2)는 하이상태의 인에이블신호를 비교기(COMP1)의 인에이블단자(EN)로 출력하여 인에이블시키게 된다.Then, the capacitor Ct starts to charge and when the charging voltage of the capacitor Ct becomes higher than the reference voltage ref2 applied to the inverting terminal (-) of the comparator COMP2, the comparator COMP2 is in a high state. The enable signal is output to the enable terminal EN of the comparator COMP1 to enable the enable signal.
즉, 저항(Rt)과 콘덴서(Ct)의 시상수로 서지에 의한 동작을 억제한다.That is, the operation by the surge is suppressed by the time constants of the resistor Rt and the capacitor Ct.
그러면 엔모스트랜지스터(NM1)을 통해 전류검출저항(RS)에 걸려 비교기(COMP1)의 비반전단자(+)에 걸리는 전압(V2)이 그의 반전단자(-)에 걸리는 기준전압(ref1)보다 작게 걸리기 때문에 제어부(1)는 파워스위치(2)를 오프시키지 않고 그대로 둔다. 즉 지연부(5)의 저항(Rt)과 콘덴서(Ct)에 의한 시정수 만큼 지연되기 때문이다.Then, the voltage V2 applied to the non-inverting terminal (+) of the comparator COMP1 through the current sensing resistor RS through the NMOS transistor NM1 is smaller than the reference voltage ref1 applied to its inverting terminal (-). The control unit 1 does not turn off the power switch 2 because it is caught. This is because the delay is delayed by the time constant by the resistor Rt and the capacitor Ct of the delay unit 5.
이상에서 상세히 설명한 바와같이 본 고안은 파워스위치를 켤때 발생하는 서지(surge)전류에 의해 발생하는 영향을 억제함으로써 크로스오버디스토션(crossover distortion)이 감소하여 THD(Total Hamonic Distortion)이 줄어들고, 파워스위치의 스위칭동작을 줄여 스위칭소자 및 다른 소자들의 고장율이 줄어들도록 한 효과가 있다.As described in detail above, the present invention suppresses the influence caused by the surge current generated when the power switch is turned on, thereby reducing crossover distortion and reducing THD (Total Hamonic Distortion). The switching operation is reduced to reduce the failure rate of switching devices and other devices.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019940023071U KR0117108Y1 (en) | 1994-09-07 | 1994-09-07 | Phasefactor current detector |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019940023071U KR0117108Y1 (en) | 1994-09-07 | 1994-09-07 | Phasefactor current detector |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960012803U KR960012803U (en) | 1996-04-17 |
KR0117108Y1 true KR0117108Y1 (en) | 1998-06-01 |
Family
ID=19392626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019940023071U KR0117108Y1 (en) | 1994-09-07 | 1994-09-07 | Phasefactor current detector |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0117108Y1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190076851A (en) * | 2017-12-22 | 2019-07-02 | 상하이 어위닉 테크놀러지 컴퍼니., 리미티드 | Load switch integrated circuit and electronic device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100797039B1 (en) * | 2005-01-05 | 2008-01-24 | 김병상 | Automatic power factor correction apparatus |
-
1994
- 1994-09-07 KR KR2019940023071U patent/KR0117108Y1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190076851A (en) * | 2017-12-22 | 2019-07-02 | 상하이 어위닉 테크놀러지 컴퍼니., 리미티드 | Load switch integrated circuit and electronic device |
Also Published As
Publication number | Publication date |
---|---|
KR960012803U (en) | 1996-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7468896B2 (en) | Drive circuit for a switch in a switching converter | |
US20190006949A1 (en) | Isolated synchronous rectification-type dc/dc converter | |
US8009445B2 (en) | Switching power source apparatus | |
US5726845A (en) | Short circuit protection for power factor correction circuit | |
US10797610B2 (en) | Adaptive synchronous rectifier sensing deglitch | |
JP5050799B2 (en) | Switching control circuit and AC / DC converter using the switching control circuit | |
KR101828585B1 (en) | Switch controller and converter comprising the same | |
US8867239B2 (en) | Power supply device and method of controlling the same by using an adjustable power factor corrector | |
JPH06217531A (en) | High reliability and low waste type boost circuit | |
US5777864A (en) | Resonant converter control system having resonant current phase detection | |
JPH0767328A (en) | Power supply device for switching regulator | |
EP3327915A1 (en) | Electronic converter, and related method of operating an electronic converter | |
JP4753729B2 (en) | Switching control circuit | |
JP2001157452A (en) | Worldwide power supply | |
KR0117108Y1 (en) | Phasefactor current detector | |
TWI810295B (en) | Integrated circuit, resonant power converter, and method of operating power converter | |
JP2004222429A (en) | Switching power supply | |
US20230107131A1 (en) | Switching mode power supply with stable zero crossing detection, the control circuit and the method thereof | |
CN111262467A (en) | Power inverter for reducing total harmonic distortion through duty ratio control | |
JP3372914B2 (en) | Switching power supply | |
EP3806302B1 (en) | Power factor correction circuit | |
EP2950620B1 (en) | Universal digital dimmer | |
JPS61244271A (en) | Switching regulator | |
EP2693618A1 (en) | Burst mode operation for a PFC power supply at low output power | |
KR100339540B1 (en) | Drive control circuit and method of step-up active filter for power factor control |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20041230 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |