KR0115811Y1 - Dual switching output low noise block circuit - Google Patents
Dual switching output low noise block circuit Download PDFInfo
- Publication number
- KR0115811Y1 KR0115811Y1 KR2019950001148U KR19950001148U KR0115811Y1 KR 0115811 Y1 KR0115811 Y1 KR 0115811Y1 KR 2019950001148 U KR2019950001148 U KR 2019950001148U KR 19950001148 U KR19950001148 U KR 19950001148U KR 0115811 Y1 KR0115811 Y1 KR 0115811Y1
- Authority
- KR
- South Korea
- Prior art keywords
- horizontal
- signal
- polarization
- vertical polarization
- vertical
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Abstract
수평, 수직 편파 신호를 수신하고 복수의 출력단을 통해 각각 수평 또는 수직 편파 신호를 선택 출력토록 하는 경우 상기 복수의 출력 단자간의 높은 신호 분리도를 제공하는 듀얼 스위칭 출력 LNB 회로가 개시되는바, 이는 핀 다이오드로 이루어진 제1, 제 2 수평 편파 신호 수신 경로의 길이와 제 1, 제 2 수직 편파 신호 수신 경로의 길이를 수신하는 신호의 파장(λ)/4로 구성하고, 상기 제 1, 제 2 수평 편향 신호 수신 경로의 양끝과 제 1, 제 2 수직 편향 신호 수신 경로의 양 끝에 각각 저항을 연결하여 윌킨슨 디바이드를 구성함으로써, 스위칭 회로의 크기를 축소하여 LAB에 작은 사이즈로 내장이 용이하도록 하고, 또한 두 개의 출력 단자간의 간섭을 충분히 제거하여 신호 분리도를 향상시켜 전체 시스템의 S/N비를 향상시킨다.A dual switching output LNB circuit is disclosed that provides high signal separation between the plurality of output terminals when receiving horizontal and vertical polarization signals and selectively outputting the horizontal or vertical polarization signals through a plurality of outputs, respectively. The first and second horizontal polarization signal receiving path consisting of the length and the wavelength of the signal receiving the length of the first and second vertical polarization signal receiving path (λ) / 4, and the first and second horizontal deflection By constructing Wilkinson dividers by connecting resistors at both ends of the signal receiving path and at both ends of the first and second vertical deflection signal receiving paths, the size of the switching circuit is reduced, so that it is easy to be built in a small size in the LAB. By sufficiently eliminating the interference between the two output terminals, the signal separation is improved to improve the S / N ratio of the entire system.
Description
제1도는 종래의 듀얼 스위칭 출력 저잡음 블록 회로도.1 is a conventional dual switching output low noise block circuit diagram.
제2도는 (a)는 상기 제1도를 간략하게 나타낸 블록도.2 is a block diagram schematically illustrating the first diagram.
(b)는 상기 제 1도에서 같은 편파를 수신할 때의 등가 회로도.(b) is an equivalent circuit diagram when receiving the same polarization in FIG.
제3도는 이 고안에 따른 듀얼 스위칭 출력 저잡음 블록 회로도.3 is a dual switching output low noise block circuit diagram according to the present invention.
제4도는 상기 제3도에서 같은 편파를 수신할 때의 등가 회로도.4 is an equivalent circuit diagram when receiving the same polarization in FIG.
제5도는 상기 제3도의 스위칭부를 상세하게 나타낸 회로도.FIG. 5 is a circuit diagram showing details of the switching part of FIG.
제6도는 이 고안에 따른 출력 단자간의 신호 분리도를 나타낸 그래프이다.6 is a graph showing signal separation between output terminals according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
100:수평 편파 수신부 200:제 1 스위칭부100: horizontal polarization receiver 200: first switching unit
300:수직 편파 수신부 400:제 2 스위칭부300: vertical polarization receiver 400: second switching unit
R1,R2:윌킨슨 디바이더 구현을 위한 저항 C1~ C10:직류 블로킹 콘덴서R1, R2: Resistor C1 ~ C10: DC blocking capacitor for implementing Wilkinson divider
C11,C12:노이즈 제거용 콘덴서 L1,L2 :쵸크용 코일C11, C12: Noise elimination capacitor L1, L2: Choke coil
A1,A2:중간 주파수 증폭기 D1~ D12:수평,수직 편파 신호 경로 개폐를 위한 핀 다이오드A1, A2: Intermediate frequency amplifier D1 ~ D12: Pin diode for opening and closing of horizontal and vertical polarization signal path
이 고안은 듀얼 스위칭 출력(Dual Switching Output) 저잡음 블록(Low Noise Block ; 이하, LNB라 칭함.) 회로에 관한 것으로서, 더욱 상세하게는 수평, 수직 편파 신호를 수신하고 복수의 출력단을 통해 각각 수평 또는 수직 편파 신호를 선택 출력토록 하는 경우 상기 복수의 출력 단자간의 높은 신호 분리도를 제공하면서 스위칭 회로의 크기를 축소하여 LNB 내부에 내장이 용이하도록 하는 듀얼 스위칭 출력 LNB 회로에관한 것이다.The present invention relates to a Dual Switching Output Low Noise Block (LNB) circuit, more particularly, receiving horizontal and vertical polarized signals and transmitting horizontally or vertically through a plurality of output stages, respectively. In the case of selecting and outputting a vertically polarized signal, the dual switching output LNB circuit provides a high signal separation between the plurality of output terminals while reducing the size of the switching circuit so as to be easily embedded in the LNB.
최근 1개의 위성 방송 안테나와 듀얼 출력 LNB로 복수의 수신기를 연결하는 위성 마스터 안테나(Satellite Master Antenna ; SMA) 방식의 위성 방송 수신 시스템의 수요가 증가함에 따라 각각의 수신기간의 신호 분리도의 중요도가 증가하고 있다. 그리고, LNB 또한 두개의 단자에 수평, 수직 신호를 각기 출력하는 듀얼 고정 출력 타입(Dual Fixed Output Type)에서 수평/수직 두 편파를 LNB내부에서 스위칭되어 출력하도록 하는 듀얼 스위칭 출력 LNB의 수요가 증가하고 있다.Recently, as the demand for the satellite master antenna (SMA) type satellite broadcast receiving system connecting a plurality of receivers to one satellite broadcasting antenna and a dual output LNB increases, the importance of signal separation between the receivers increases. Doing. In addition, in the dual fixed output type that outputs horizontal and vertical signals to the two terminals, the demand for dual switching output LNBs that output two horizontal and vertical polarizations within the LNB is increased. have.
여기서, 수평, 수직 편파 신호의 주파수는 같으며 날아오는 방향에 따라 즉, 수신 각도에 따라 수평, 수직 편파 신호를 구분한다. 이때, 수평 편파 신호 또는 수직 편파 신호에는 다수의 채널이 포함되어 있다.Here, the horizontal and vertical polarization signals have the same frequency, and the horizontal and vertical polarization signals are distinguished according to the direction in which they fly. In this case, the horizontal polarization signal or the vertical polarization signal includes a plurality of channels.
제1도는 이러한 종래의 듀얼 스위칭 출력 LNB 회로도이다. 제1도를 보면, 수평, 수직 편파 신호 입력단(H,V)을 통해 수평, 수직 편파 신호가 수신되면 제1, 제2 수평 편파 신호(H1,H2)와 제 1, 제2 수직 편파 신호(V1,V2)로 분배된 다음 스위칭부(10)의 핀 다이오드(D1~ D12)를 지나 제1수평, 수직 편파 신호(H1,V1)은 제1중간 주파수(Intermediate Frequency ; 이하, IF라 칭함.) 증폭기(20)로 입력되고, 제2수평, 수직 편파 신호(H2,V2)는 제2 IF 증폭기(40)로 입력되어 소정의 이득으로 증폭되었다.1 is such a conventional dual switching output LNB circuit diagram. Referring to FIG. 1, when horizontal and vertical polarization signals are received through the horizontal and vertical polarization signal input terminals H and V, the first and second horizontal polarization signals H1 and H2 and the first and second vertical polarization signals ( The first horizontal and vertical polarization signals H1 and V1 distributed through V1 and V2 and then through the pin diodes D1 to D12 of the switching unit 10 are referred to as first intermediate frequencies (hereinafter, referred to as IFs). ) Is input to the amplifier 20, and the second horizontal and vertical polarization signals H2 and V2 are input to the second IF amplifier 40 and amplified with a predetermined gain.
그리고, 증폭된 신호(H1/V1, H2/V2)들은 각각의 인공 위성 수신기(Satellite Video Receiver ; 이하, SVR 이라 칭함.)(30),(50)로 입력되어 각각의 편파 신호에 포함된 채녈을 선택하였다.The amplified signals H1 / V1 and H2 / V2 are input to satellite video receivers (SVRs) 30 and 50 and included in each polarized signal. Was selected.
이때, 상기 스위칭부(10)의 핀 다이오드(D1~ D12) 는 수평, 수직 편파 신호(H,V)수신 경로의 개폐를 위한 것으로, 상기 제 1, 제 2 SVR(30),(50)에서 출력되는 제어 신호(a,b)에 의해 온/오프되었다. 즉, 제 1제어 신호(a)에 의해 제 1 수평 편파 신호(H1)가 통과하는 핀 다이오드 (D1~ D3)가 온되고 제 1 수직 편파 신호(V1)가 통과하는 핀 다이오드(D4~ D6)가 오프되면 제 1 SVR(30)로는 제 1 수평 편파 신호(H1)가 입력되므로 제 1 SVR(30)은 제 1 수평 편파 신호(H1)에 포함된 채널을 선택할 수 있다.In this case, the pin diodes D1 to D12 of the switching unit 10 are for opening and closing the horizontal and vertical polarization signals H and V, and the first and second SVRs 30 and 50 respectively. It was turned on / off by the output control signals a and b. That is, the pin diodes D1 to D3 through which the first horizontal polarization signal H1 passes by the first control signal a are turned on, and the pin diodes D4 to D6 through which the first vertical polarization signal V1 passes. When is off, since the first horizontal polarization signal H1 is input to the first SVR 30, the first SVR 30 may select a channel included in the first horizontal polarization signal H1.
또한, 제 2 제어 신호(b)에 의해 제 2 수평 편파 신호(H2)가 통과하는 핀 다이오드(D7~ D9)는 오프되고 제 2 수직 편파 신호(V2)가 통과하는 핀 다이오드(D10~ D12)가 온되면 제 2 SVR(50)로는 제 2 수직 편파 신호(V2)가 입력되므로 제 2 SVR(50)은 제 2수직 편파 신호(V2)에 포함된 채널을 선택할 수 있다.In addition, the pin diodes D7 to D9 through which the second horizontal polarization signal H2 passes are turned off by the second control signal b, and the pin diodes D10 to D12 through which the second vertical polarization signal V2 passes. When turned on, since the second vertical polarization signal V2 is input to the second SVR 50, the second SVR 50 may select a channel included in the second vertical polarization signal V2.
이때, 상기 각각의 출력단(H1/V1, H2/V2)이 각각 서로 다른 편파 즉, 제 1 수평 편파 신호(H1)와 제 2 수직 편파 신호(V2)또는 제 1 수직 편파 신호(V1)와 제 2 수평 편파 신호(H2)를 수신하는 경우는 상기 각각의 출력단(H1/V1, H2/V2)에서 신호의 분리가 좋다.In this case, the respective output terminals H1 / V1 and H2 / V2 have different polarizations, that is, a first horizontal polarization signal H1 and a second vertical polarization signal V2 or a first vertical polarization signal V1 and a first polarization signal. When receiving the horizontally polarized signal H2, it is preferable to separate the signals at the respective output terminals H1 / V1 and H2 / V2.
그러나, 제2도 (a)와 같이 두 개의 출력단(H1/V1,H2/V2)이 모두 같은 편파, 예를 들어, 수평 편파 신호(H1,H2)를 수신하는 경우, 다이오드의 역방향 특성에 의해 제2도 (b)와 같이 스위칭부(10)에서 루프가 형성되어 신호의 분리도가 나빠진다. 즉, 제 1 수평 편파 신호(H1)가 역방향으로 흘러 제 2 수평 편파 신호(H2)에 간섭을 주거나 제 2 수평 편파 신호(H2)가 역방향으로 흘러 제 1 수평 편파 신호(H1)에 간섭을 주게 된다.However, when the two output terminals H1 / V1, H2 / V2 both receive the same polarization, for example, the horizontal polarization signals H1, H2 as shown in FIG. As shown in FIG. 2B, a loop is formed in the switching unit 10, resulting in poor signal separation. That is, the first horizontal polarization signal H1 flows in the reverse direction to interfere with the second horizontal polarization signal H2, or the second horizontal polarization signal H2 flows in the reverse direction to interfere with the first horizontal polarization signal H1. do.
따라서, 각각의 SVR(30,50)을 통해 소정 채널을 시청하는 각 가입자의 텔레비젼에는 두개 채널의 방송이 겹쳐 나타나는 크로스 토크(Cross-Talk) 현상이 나타나는 문제점이 있었다.Accordingly, there has been a problem in that a cross-talk phenomenon in which two channels of broadcast are overlapped in the television of each subscriber watching a predetermined channel through each of the SVRs 30 and 50.
또한 상기 스위칭부(10)를 제어하는 스위칭 회로(도시되지 않았음)의 복잡성 때문에 LNB 내부에 작은 사이즈로 내장하기가 어려운 문제점이 있었다.In addition, due to the complexity of the switching circuit (not shown) for controlling the switching unit 10, there is a problem that it is difficult to embed a small size inside the LNB.
이 고안은 상기와 같은 문제점을 해결하기 위한 것으로서, 이 고안의 목적은 핀 다이오드로 이루어진 수평, 수직 편파 신호 경로의 길이를 λ/4로 이루어진 윌킨슨 디바이더(Wilkinson Divider)로 구성함으로써, 스위칭 회로의 크기를 축소하여 LNB에 작은 사이즈로 내장이 용이하도록 하고, 또한, 상기 수평, 수직 편파 신호 경로의 양끝에 각각 저항을 연결하여 같은 편파의 두 출력 단자간의 간섭을 충분히 제거하여 신호 분리도를 향상시킴으로써, 전체 시스템의 신호대 잡음비(Signal/Noise Ratio ; S/N비)를 개선하는 듀얼 스위칭 출력 LNB 회로를 제공함에 있다.The object of the present invention is to solve the above problems, and the object of the present invention is to configure the length of the switching circuit by configuring the length of the horizontal and vertical polarization signal path made of a pin diode into a Wilkinson divider made of λ / 4. By reducing the size of the LNB, it is easy to be built in a small size, and further, by connecting a resistor to both ends of the horizontal and vertical polarization signal paths to sufficiently remove the interference between two output terminals of the same polarization, thereby improving signal separation. It provides a dual switching output LNB circuit that improves the signal-to-noise ratio (S / N ratio) of the system.
상기와 같은 목적을 달성하기 위한 이 고안에 따른 듀얼 스위칭 출력 LNB 회로의 특징은, 핀 다이오드로 이루어진 제1, 제 2 수평 편파 신호 수신 경로의 길이와 제 1, 제 2 수직 편파 신호 수신 경로의 길이를 각각 수신하는 신호의 파장(λ)/4로 구성하고, 상기 제1, 제 2 수평 편향 신호 수신 경로의 양끝과 제 1, 제 2 수직 편향 신호 수신 경로의 양끝에 각각 저향을 연결하여 같은 편파의 두 신호간의 분리도를 높이는데 있다.A feature of the dual switching output LNB circuit according to the present invention for achieving the above object is that the length of the first and second horizontal polarization signal receiving path consisting of a pin diode and the length of the first and second vertical polarization signal receiving path. Are composed of wavelengths (λ) / 4 of the signals to receive, respectively, and the same polarization is connected to both ends of the first and second horizontal deflection signal receiving paths and to both ends of the first and second vertical deflection signal receiving paths, respectively. To increase the separation between the two signals.
이하, 이 고안에 따른 듀얼 스위칭 출력 LNB 회로의 바람직한 일실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.Hereinafter, a preferred embodiment of a dual switching output LNB circuit according to the present invention will be described in detail with reference to the accompanying drawings.
제3도는 이 고안에 따른 듀얼 스위칭 출력 LNB 회로도이다. 제3도를 보면, 수평 편파 신호 입력단(H)으로 DC 블로킹용 콘덴서(C1)를 통해 수평 편파 신호가 입력되면 핀 다이오드(D1∼D6)를 통해 제 1, 제 2 수평 편파 신호(H1,H2)로 분배하는 수평 편파 수신부(100)의 제 1, 제 2 수평 편파 출력단(H1,H2) 사이에는 두 신호의 간섭을 제거하기 위하여 DC 블로킹용 콘덴서(C2,C3)를 통해 저항(R1)이 연결된다.3 is a dual switching output LNB circuit diagram according to the present invention. Referring to FIG. 3, when the horizontal polarization signal is inputted through the DC blocking capacitor C1 to the horizontal polarization signal input terminal H, the first and second horizontal polarization signals H1 and H2 are passed through the pin diodes D1 to D6. In order to remove interference between the two signals between the first and second horizontal polarization output terminals H1 and H2 of the horizontal polarization receiver 100 distributed through the resistor, a resistor R1 is provided through the DC blocking capacitors C2 and C3. Connected.
그리고, 수직 편파 신호 입력단(V)으로 DC 블로킹용 콘덴서(C4)를 통해 수직 편파 신호가 입력되면 핀 다이오드(D7∼D12)를 통해 제 1, 제 2 수직 편파 신호(V1,V2)로 분배되는 수직 편파 수신부(300)의 제 1, 제 2 수직 편파 출력단(V1,V2) 사이에는 두 신호의 간섭을 제거하기 위하여 DC 블로킹용 콘덴서(C5,C6)를 통해 저항(R2)이 연결된다.When the vertical polarization signal is input to the vertical polarization signal input terminal V through the DC blocking capacitor C4, the first and second vertical polarization signals V1 and V2 are distributed through the pin diodes D7 to D12. A resistor R2 is connected between the first and second vertical polarization output terminals V1 and V2 of the vertical polarization receiver 300 through DC blocking capacitors C5 and C6 to remove interference of two signals.
이때, 상기 수평 편파 수신부(100)와 수직 편파 수신부(300)의 핀 다이오드(D1∼D12)로 이루어진 제 1, 제 2 수평, 수직 편파 신호 경로의 길이는 제 4 도에서와 같이 수신하는 신호의 파장(λ)/4로 구성된다.In this case, the lengths of the first, second horizontal and vertical polarization signal paths consisting of the pin diodes D1 to D12 of the horizontal polarization receiver 100 and the vertical polarization receiver 300 are as shown in FIG. It consists of wavelength (lambda) / 4.
즉, 제 4 도는 윌킨슨 디바이더로서, 수평 편향 신호를 예로 들 경우, 입력단(H)의 특성 임피던스(Z0)와 두 출력단(H1,H2)의 특성 임피던스(Z0)가 같고, λ/4로 이루어진 수평 편파 신호 경로의 특성 임피던스는 √2Z0이며, 저항(R1)의 특성 임피던스는 2Z0이다.That is, FIG. 4 is a Wilkinson divider. When the horizontal deflection signal is taken as an example, the characteristic impedance Z0 of the input terminal H is the same as the characteristic impedance Z0 of the two output terminals H1 and H2, and is made of λ / 4. The characteristic impedance of the polarized signal path is √2Z0 and the characteristic impedance of resistor R1 is 2Z0.
따라서, 상기 수평 편향 신호의 두 출력단(H1,H2) 사이의 분리도가 향상되어 같은 편파의 신호(H1,H2)가 출력되더라도 두 신호의 상호 간섭이 제거된다.Accordingly, the separation between the two output terminals H1 and H2 of the horizontal deflection signal is improved, so that even if the signals H1 and H2 of the same polarization are output, mutual interference of the two signals is eliminated.
이것은 수직 편파 신호에 대해서도 동일하게 적용된다. 한편, 제 1 수평, 수직 편파 신호(H1,V1)는 DC 블로킹용 콘덴서(C7)를 통해 제 1 IF 증폭기(A1)로 입력되고, 제 2 수평, 수직 편파 신호(H2,V2)도 DC 블로킹용 콘덴서(C8)를 통해 제 2 IF 증폭기(A2)로 입력된다.The same applies to the vertically polarized signal. Meanwhile, the first horizontal and vertical polarization signals H1 and V1 are input to the first IF amplifier A1 through the DC blocking capacitor C7, and the second horizontal and vertical polarization signals H2 and V2 are also DC blocking. It is input to the 2nd IF amplifier A2 through the capacitor | condenser C8.
따라서, 제 1 IF 증폭기(A1)는 제 1 수평 편파 또는 수직 편파 신호 (H1,V1)를 소정의 이득으로 증폭한 후 DC 블로킹용 콘덴서(C9)를 통해 제 1 출력단(H1/V1)으로 출력하고, 제 2 IF 증폭기(A2)는 제 2 수평 편파 또는 수직 편파 신호(H2,V2)를 소정의 이득으로 증폭한 후 DC 블로킹용 콘덴서(C10)를 통해 제 2 출력단(H2/V2)으로 출력한다. 그리고, 제 1 수평 또는 수직 편파 신호 (H1,V1)를 선택하기 위한 제어신호 (a,b)를 상기 제 1 수평, 수직 편파 신호 출력단(H1,V1)으로 출력하는 제 1 스위칭부(200)의 입력단과 제 1 출력단(H1/V1) 사이에는 제 1 스위칭부(200)에서 수평, 수직 편파 수신부(100,300)로 공급하는 DC가 제 1 출력단(H1/V1)으로 출력되지 못하도록 DC를 블로킹하는 노이즈 제거용 코일(L1)과 콘덴서(C11)가 연결된다.Accordingly, the first IF amplifier A1 amplifies the first horizontal polarization or vertical polarization signals H1 and V1 to a predetermined gain and outputs them to the first output terminal H1 / V1 through the DC blocking capacitor C9. The second IF amplifier A2 amplifies the second horizontal polarization or vertical polarization signals H2 and V2 with a predetermined gain and outputs them to the second output terminal H2 / V2 through the DC blocking capacitor C10. do. The first switching unit 200 outputs the control signals a and b for selecting the first horizontal or vertical polarization signals H1 and V1 to the first horizontal and vertical polarization signal output terminals H1 and V1. Blocking DC between the input terminal and the first output terminal (H1 / V1) of the DC so that the DC supplied from the first switching unit 200 to the horizontal and vertical polarization receiver (100, 300) is not output to the first output terminal (H1 / V1) The noise removing coil L1 and the condenser C11 are connected.
또한, 제 2 수평 또는 수직 편파 신호(H2.V2)를 선택하기 위한 제어신호(c,d)를 상기 제 2 수평, 수직 편파 신호 출력단(H2,V2)으로 출력한 제 2 스위칭부(400)의 입력단과 제 2 출력단(H2/V2)사이에는 제 2 스위칭부(400)에서 수평, 수직 편파 수신부(100,300)로 공급하는 DC가 제 2 출력단(H2/V2)으로 출력되지 못하도록 DC를 블로킹하는 노이즈 제거용 코일(L2)과 콘덴서(C12)가 연결된다.The second switching unit 400 outputs the control signals c and d for selecting the second horizontal or vertical polarization signal H2.V2 to the second horizontal and vertical polarization signal output terminals H2 and V2. Blocking DC between the input terminal and the second output terminal (H2 / V2) of the second switching unit 400 to prevent the DC supplied to the horizontal and vertical polarization receiver (100,300) to the second output terminal (H2 / V2) The noise removing coil L2 and the condenser C12 are connected.
이때, 상기 제 1 스위칭부(200)의 구성은 제5도와 같다. 즉, 소정전압(예컨대, 13V)에서 브레이크 다운되는 제너 다이오드(ZD1)와 병렬 연결된 저항(R3)을 통해 인버터(I1)가 연결된다. 상기 인버터(I1)의 출력단에는 PNP 타입의 트랜지스터(Q1)와 병렬로 인버터(I2)가 연결된다. 이때, 전원단(Vcc)이 연결되는 상기 트랜지스터(Q1)의 에미터와 베이스 사이에는 바이어스용 저항(R4)이 연결되며, 콜렉터단(a)에는 상기 수평 편파 수신부(100)의 제 1 수평 편파 출력단 (H1)이 연결된다.At this time, the configuration of the first switching unit 200 is the same as FIG. In other words, the inverter I1 is connected through a resistor R3 connected in parallel with the zener diode ZD1 that breaks down at a predetermined voltage (eg, 13V). An inverter I2 is connected to an output terminal of the inverter I1 in parallel with a PNP type transistor Q1. At this time, a bias resistor R4 is connected between the emitter and the base of the transistor Q1 to which the power supply terminal Vcc is connected, and the first horizontal polarization of the horizontal polarization receiver 100 is connected to the collector terminal a. The output terminal H1 is connected.
그리고, 상기 인버터(I2)의 출력단에는 PNP 타입의 트랜지스터(Q2)가 연결되고, 전원단(Vcc)이 연결되는 에미터와 베이스 사이에는 바이어스용 저항(R5)이 연결되고, 콜렉터단(b)에는 제 1 수직 편파 출력단(V1)이 연결된다.A PNP-type transistor Q2 is connected to the output terminal of the inverter I2, and a bias resistor R5 is connected between the emitter and the base to which the power supply terminal Vcc is connected, and the collector stage b is connected. The first vertical polarization output terminal (V1) is connected to.
한편, 제 2 스위칭부(400)의 구성도 상기 제 1 스위칭부(200)의 구성과 동일하므로 설명을 생략한다.On the other hand, since the configuration of the second switching unit 400 is the same as the configuration of the first switching unit 200, description thereof will be omitted.
이와같이 구성된 이 고안은 수평, 수직 편파 신호 입력단(H,V)을 통해 LNB의 중간 주파수 대역(950∼2050MHz)의 수평, 수직 편파 신호가 각각 입력된다. 이때, 상기 수평 편파 수신부(100)의 2개의 경로를 통해 제 1, 제 2 수평 편파 신호(H1,H2)로 분배되고, 수직 편파 중간 주파수 신호는 핀 다이오드(D7∼D12)로 이루어진 수직 편파 수신부(300)의 2개의 경로를 통해 제 1, 제 2 수직편파 신호(V1,V2)로 분배된다. 그리고, 제 1 수평 또는 수직 편파 신호(H1,V1)는 제 1 IF 증폭기(A1)에서 소정의 이득으로 증폭된 후 SVR(도시되지 않았음.)로 입력되고, 제 2 수평 또는 수직 편파 신호(H2,V2)는 제 2 IF 증폭기(A2)에서 소정의 이득으로 증폭된 후 SVR로 입력된다.In this configuration, the horizontal and vertical polarization signals of the LNB's intermediate frequency band (950 to 2050 MHz) are input through the horizontal and vertical polarization signal input terminals H and V, respectively. At this time, the first and second horizontal polarization signals H1 and H2 are distributed through the two paths of the horizontal polarization receiver 100, and the vertical polarization intermediate frequency signal is a vertical polarization receiver consisting of pin diodes D7 to D12. It is distributed to the first and second vertical polarization signals V1 and V2 through two paths of 300. The first horizontal or vertical polarization signals H1 and V1 are amplified by a predetermined gain in the first IF amplifier A1 and then input to an SVR (not shown), and the second horizontal or vertical polarization signal ( H2 and V2 are amplified by a predetermined gain in the second IF amplifier A2 and then input to the SVR.
이때, 제 1 스위칭부(200)는 상기 제 1 출력단(H1/V1)에서 공급되는 전압에 따라 제 1 수평 편파 신호를 통과시키는 수평 편파 수신부(100)의 핀 다이오드(D1∼D3)또는 제 1 수직 편파 신호(V1)를 통과시키는 수직 편파 수신부(300)의 핀 다이오드(D7∼D9)를 온/오프 시킴에 의해 제 1 수평 또는 수직 편파 신호 (H1,V1)를 선택 출력한다. 즉, 제너 다이오드(ZD1)가 DC 13V에서 브레이크 다운되는 13V 제너 다이오드라고 할때, 상기 제 1 출력단(H1/V1)에서 DC 13V가 출력되면 제너 다이오드(ZD1)는 브레이크 다운되어 도통한다. 그리고, 상기 제너 다이오드(ZD1)가 도통되면 13V, 즉 하이 신호가 인버터에 의해 반전되어 로우가 되어 트랜지스터(Q1)를 턴온시킨다. 이때, 상기 트랜지스터(Q1)가 턴온되면 전원 전압(Vcc)이 수평 편향 수신부(100)의제 1 수평 편향 출력단 (H1)으로 공급되므로 상기 수평 편향 수신부(100)의 핀 다이오드(D1∼D3)는 오프된다. 동시에, 상기 인버터(I1)에 의해 반전된 로우 신호는 다시 인버터 (I2)에 의해 반전되어 하이 신호로서 트랜지스터(Q2)의 베이스로 제공된다.In this case, the first switching unit 200 is the pin diode (D1 ~ D3) or the first of the horizontal polarization receiver 100 to pass the first horizontal polarization signal according to the voltage supplied from the first output terminal (H1 / V1). The first horizontal or vertical polarization signals H1 and V1 are selectively outputted by turning on / off the pin diodes D7 to D9 of the vertical polarization receiver 300 passing the vertical polarization signal V1. That is, when the zener diode ZD1 is a 13V zener diode that breaks down at DC 13V, when the DC 13V is output from the first output terminal H1 / V1, the zener diode ZD1 is braked down and conducts. In addition, when the zener diode ZD1 is turned on, the 13V, that is, the high signal is inverted by the inverter to become low, thereby turning on the transistor Q1. At this time, when the transistor Q1 is turned on, the power supply voltage Vcc is supplied to the first horizontal deflection output terminal H1 of the horizontal deflection receiver 100, so the pin diodes D1 to D3 of the horizontal deflection receiver 100 are turned off. do. At the same time, the low signal inverted by the inverter I1 is again inverted by the inverter I2 and provided to the base of the transistor Q2 as a high signal.
그러면, 상기 트랜지스터(Q2)는 턴오프되고, 상기 트랜지스터(Q2)가 턴오프되면 수직 편파 수신부(300)의 제 1 수직 편파 출력단(V1)으로 로우 신호가 인가되므로 상기 수직 편파 수신부(300)의 핀 다이오드(D7∼D9)는 온된다.Then, the transistor Q2 is turned off, and when the transistor Q2 is turned off, a low signal is applied to the first vertical polarization output terminal V1 of the vertical polarization receiver 300 so that the vertical polarization receiver 300 The pin diodes D7 to D9 are turned on.
따라서, 제 1 IF 증폭기 (A1)로는 제 1 수직 편파 신호 (V1)가 입력되어 증폭된다. 한편, DC 17V가 제 1 스위칭부(200)로 입력되면 제너 다이오드(ZD1)는 오프 상태이므로 로우 신호가 인버터( I1)로 입력되어 하이 신호로 반전된다. 그러면, 트랜지스터(Q1)는 턴오프되어 수평 편향 수신부(H1)의 제 1 수평 편향 출력단(H1)으로 로우 신호를 인가하여 핀 다이오드(D1∼D3)를 온시킨다. 동시에, 인버터(I1)에 의해 반전된 하이 신호는 다시 인버터(I2)에 의해 로우 신호로 반전되어 트랜지스터(Q2)를 턴온시킨다.Therefore, the first vertical polarized signal V1 is input to the first IF amplifier A1 and amplified. On the other hand, when the DC 17V is input to the first switching unit 200, the zener diode ZD1 is off, and thus a low signal is input to the inverter I1 and inverted into a high signal. Then, the transistor Q1 is turned off to apply a low signal to the first horizontal deflection output terminal H1 of the horizontal deflection receiver H1 to turn on the pin diodes D1 to D3. At the same time, the high signal inverted by the inverter I1 is again inverted to a low signal by the inverter I2 to turn on the transistor Q2.
상기 트랜지스터(Q2)가 턴온되면 전원 전압(Vcc)이 수직 편파 수신부(300)의 제 1 수직 편파 출력단(V1)으로 공급되므로 핀 다이오드(D7∼D9)를 오프시킨다. 따라서, 제 1 IF 증폭기(A1)로는 제 1 수평 편파 신호(H1)가 입력되어 증폭된다. 마찬가지로, 제 2 스위칭부(400)도 13V가 입력되면 제 2 수직 편파 신호(V2)를 제 2 IF 증폭기(A2)로 선택 출력하고, 17V가 입력되면 제 2 수평 편파 신호(H2)를 제 2 IF 증폭기(A2)로 선택 출력한다. 이때, 하나의 수평 편파 신호를 두 개의 수평 편파 신호 또는 하나의 수직 편파 신호를 두 개의 수직 편파 신호로 분리하고자 할 때 두 개로 분리되는 출력단끼리는 상호 간섭을 제거하기 위해 높은 분리도가 요구되므로 윌킨슨 디바이더를 사용한다.When the transistor Q2 is turned on, the power supply voltage Vcc is supplied to the first vertical polarization output terminal V1 of the vertical polarization receiver 300 to turn off the pin diodes D7 to D9. Therefore, the first horizontal polarized signal H1 is input to the first IF amplifier A1 and amplified. Similarly, the second switching unit 400 selects and outputs the second vertical polarization signal V2 to the second IF amplifier A2 when 13V is input, and outputs the second horizontal polarization signal H2 when the 17V is input. Selective output to the IF amplifier (A2). In this case, when one horizontal polarized signal is divided into two horizontal polarized signals or one vertical polarized signal into two vertical polarized signals, two separate output terminals are required to have high separation to remove mutual interference. use.
즉, 핀 다이오드로 이루어진 수평, 수직편파 신호 수신 경로의 길이를 수신하는 신호 파장(λ)/4로 구성하고, 상기 수평 편파 신호 수신 경로의 양끝과 수직 편파 신호 수신 경로 양 끝에 각각 저항(R1,R2)을 접속하여 윌킨슨 디바이더를 구성함으로써, 같은 편파의 두 신호의 간섭을 제거한다. 이때, 제4도에서와 같이 수평 편파 신호를 예를 들 경우, 수평 편파 신호 입력단(H)의 특성 임피던스(Z0)가 50Ω이면, 분리되어 출력되는 제 1, 제 2 수평 편향 출력단(H1,H2)의 특성 임피던스(Z0)역시 50Ω이므로 윌킨슨 디바이더의 원리에 의해 λ/4로 된 수평 편파 신호 수신 경로의 특성 임피던스(√2Z0)는 √2×50Ω=70.7Ω 으로 디바이더 된다. 그리고, 상기 수평 편파 신호 수신 경로의 양 끝에 연결된 저항(R1)의 특성 임피던스(2Z0)는 2×50Ω=100Ω 이므로 제 1, 제 2 수평 편파 출력단(H1,H2)의 분리도가 높아진다. 예컨대, 제 1, 제 2 스위칭부(200,400)로 DC 17V가 입력되어 제 1, 제 2 출력단(H1/V1, H2/V2)이 모두 수평 편파 신호 (H1,H2)를 수신할 경우 저항 (R1)에 의해 두 신호는 서로 간섭을 주지 않게 된다. 즉, 종래에는 IF 증폭기의 입출력 분리 특성에 의해 의존하므로 제6도(e)에서와 같이 분리도가 약 -20dB수준에 불과하나 이 고안은 IF 증폭기 입출력 분리도 특성에 윌킨슨 디바이더의 분리도 개선 효과가 더해지므로 제6도(f)에서와 같이 최소 -30dB 이상의 분리도가 보장된다.That is, the signal wavelength (λ) / 4 which receives the length of the horizontal and vertical polarization signal receiving path made of a pin diode, and the resistance (R1, respectively) at both ends of the horizontal polarization signal receiving path and both ends of the vertical polarization signal receiving path. By connecting R2) to configure a Wilkinson divider, the interference of two signals of the same polarization is eliminated. In this case, for example, as shown in FIG. 4, when the characteristic impedance Z0 of the horizontal polarization signal input terminal H is 50 Ω, the first and second horizontal deflection output terminals H1 and H2 which are separated and output. Since the characteristic impedance (Z0) is also 50Ω, the Wilkinson divider principle divides the characteristic impedance (√2Z0) of the horizontally polarized signal reception path of λ / 4 into √2 × 50Ω = 70.7Ω. In addition, since the characteristic impedance 2Z0 of the resistor R1 connected to both ends of the horizontal polarization signal receiving path is 2 × 50Ω = 100Ω, the separation degree of the first and second horizontal polarization output terminals H1 and H2 is increased. For example, when DC 17V is input to the first and second switching units 200 and 400 and both the first and second output terminals H1 / V1 and H2 / V2 receive the horizontal polarization signals H1 and H2, the resistor R1 ), The two signals do not interfere with each other. That is, in the related art, depending on the input / output separation characteristics of the IF amplifier, the separation degree is only about -20 dB level as shown in FIG. 6 (e). However, this design has the effect of improving the separation of the Wilkinson divider on the IF amplifier input / output separation characteristics. This adds up to at least -30dB of separation, as in Figure 6 (f).
이상에서와 같이 이 고안에 따른 듀얼 스위칭 출력 LNB 회로에 의하면, 핀 다이오드로 이루어진 수평, 수직 편파 신호 경로의 길이를 λ/4로 구성하고, 상기 수평, 수직 편파 신호 경로의 양끝에 각각 저항을 연결하여 윌킨슨 디바이더를 구성함으로써, 스위칭회로의 크기를 축소하여 LNB에 작은 사이즈로 내장이 용이하도록 하고, 또한, 두개의 출력 단자간의 간섭을 충분히 제거하여 신호 분리도를 향상시켜 전체 시스템의 S/N비를 개선하는 효과가 있다.As described above, according to the dual switching output LNB circuit according to the present invention, the length of the horizontal and vertical polarization signal path composed of pin diodes is λ / 4, and a resistor is connected to both ends of the horizontal and vertical polarization signal path, respectively. By constructing a Wilkinson divider, the size of the switching circuit can be reduced so that the LNB can be easily built in a small size, and the interference between the two output terminals is sufficiently eliminated to improve the signal separation to improve the S / N ratio of the entire system. There is an effect to improve.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019950001148U KR0115811Y1 (en) | 1995-01-26 | 1995-01-26 | Dual switching output low noise block circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019950001148U KR0115811Y1 (en) | 1995-01-26 | 1995-01-26 | Dual switching output low noise block circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960027871U KR960027871U (en) | 1996-08-17 |
| KR0115811Y1 true KR0115811Y1 (en) | 1998-04-27 |
Family
ID=19407134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019950001148U KR0115811Y1 (en) | 1995-01-26 | 1995-01-26 | Dual switching output low noise block circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0115811Y1 (en) |
-
1995
- 1995-01-26 KR KR2019950001148U patent/KR0115811Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960027871U (en) | 1996-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4397037A (en) | Diplexer for television tuning systems | |
| CA1180055A (en) | Multiband tuning system for a television receiver | |
| US8457574B2 (en) | Front-end integrated circuit for television receivers | |
| US20040209584A1 (en) | Integrated crosspoint switch with band translation | |
| US7924348B2 (en) | Method and apparatus for distributing multiple signal inputs to multiple integrated circuits | |
| US4555809A (en) | R.F. Diplexing and multiplexing means | |
| JPH01168125A (en) | Television tuner | |
| US6351294B1 (en) | Television signal receiving tuner capable of receiving FM broadcasting signals without being affected by other interference signals | |
| US20030060182A1 (en) | Local oscillator signal divider and low-noise converter employing the same | |
| KR101710085B1 (en) | Method for protecting satellite reception from strong terrestrial signals | |
| KR100723147B1 (en) | Dual band tuner module | |
| US6252633B1 (en) | Television signal receiver | |
| WO2007023417A2 (en) | Multi-tuner apparatus for receiving rf signals | |
| US7174140B2 (en) | RF system integrated with RF switch and RF modulation | |
| KR0115811Y1 (en) | Dual switching output low noise block circuit | |
| US4935709A (en) | Switchable coupling apparatus for television receiver only installation | |
| US6760079B2 (en) | TV tuner unit having a resonance network | |
| CN101015146A (en) | Means for receiving data via satellite using at least two polarisations | |
| US8174337B2 (en) | Radio frequency switch for use in satellite receivers | |
| JPH09200068A (en) | Television signal changeover output circuit | |
| US20060099906A1 (en) | Satellite broadcast receiver for dividing power of satellite broadcast signal using wilkinson power divider | |
| US7224408B2 (en) | Television tuner in which the number of integrated circuits can be reduced | |
| JP2005203935A (en) | Tuner apparatus and integrated circuit used therefor | |
| JP3224991B2 (en) | Tuner circuit | |
| KR100542569B1 (en) | Tuner having 2?? spliter built-in |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20030918 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |