KR0114841Y1 - Gray level converter for using histogram equalization - Google Patents
Gray level converter for using histogram equalization Download PDFInfo
- Publication number
- KR0114841Y1 KR0114841Y1 KR2019910014912U KR910014912U KR0114841Y1 KR 0114841 Y1 KR0114841 Y1 KR 0114841Y1 KR 2019910014912 U KR2019910014912 U KR 2019910014912U KR 910014912 U KR910014912 U KR 910014912U KR 0114841 Y1 KR0114841 Y1 KR 0114841Y1
- Authority
- KR
- South Korea
- Prior art keywords
- gray level
- video signal
- digital video
- converter
- histogram
- Prior art date
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 9
- 230000015654 memory Effects 0.000 claims description 21
- 239000000872 buffer Substances 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 4
- 235000014121 butter Nutrition 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T5/00—Image enhancement or restoration
- G06T5/40—Image enhancement or restoration using histogram techniques
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/407—Control or modification of tonal gradation or of extreme levels, e.g. background level
- H04N1/4072—Control or modification of tonal gradation or of extreme levels, e.g. background level dependent on the contents of the original
- H04N1/4074—Control or modification of tonal gradation or of extreme levels, e.g. background level dependent on the contents of the original using histograms
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
Abstract
본 고안은 카메라로부터 얻은 영상신호의 질을 향상시키기 위한 히스토그램 균등화 알고리즘을 움직이는 동영상에 대하여 실시간으로 구현하기 위한 시스템에 관한 것으로 멀티플렉서로부터 출력되는 디지털 영상신호의 각 화소의 그레이 레벨값을 입력으로 하고 디스플레이 될 영상이 히스토그램에서 수직기간동안 계산한 그레이 레벨 값을 입력으로 하여 그레이 레벨 변환값을 저장하는 SRAM과, 이 SRAM으로 판독 및 기록 제어신호를 출력하는 판독/기록 제어신호 발생기로 구성된 그레이 레벨 변환기를 구비한 히스토그램 균등화 알고리즘을 실시간으로 구현하기 위한 시스템이다.The present invention relates to a system for real-time histogram equalization algorithm for moving video to improve the quality of video signal obtained from a camera. The gray level value of each pixel of the digital video signal output from the multiplexer is inputted and displayed. A gray level converter comprising an SRAM storing gray level conversion values by inputting gray level values calculated during the vertical period in a histogram and a read / write control signal generator for outputting read and write control signals to the SRAM. It is a system for real-time histogram equalization algorithm.
Description
제1도는 히스토그램 균등화 알고리즘을 실시간으로 구현하기 위한 시스템의 블록도.1 is a block diagram of a system for implementing a histogram equalization algorithm in real time.
제3도는 제1도에서의 그레이 레벨 변화기의 구성도.3 is a block diagram of a gray level changer in FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
20 : A/D변환기 30,40 : 버퍼20: A / D converter 30,40: buffer
50 : 히스토그램 발생기 60,70 : 프레임 메모리50: histogram generator 60, 70: frame memory
80 : 멀티플렉서 90 : 마이크로프로세서80: multiplexer 90: microprocessor
100 : 그레이레벨 변환기 110 : D/A변환기100: gray level converter 110: D / A converter
101 : SRAM 102 : 판독/기록 제어신호 발생기101: SRAM 102: read / write control signal generator
본 고안은 카메라로부터 얻어지는 영상신호의 질을 향상시키는 시스템에 관한 것으로, 특히 움직이는 영상에 대해 히스토그램 균등화 알고리즘 (Histogram Equalization Algorithzm) 을 실시간으로 구현하여 동영상의 질을 향상시킬 수 있는 히스토그램 균등화 알고리즘의 실시간 구현을 위한 시스템에 관한 것이다.The present invention relates to a system for improving the quality of a video signal obtained from a camera. In particular, a real-time implementation of a histogram equalization algorithm that can improve the quality of a video by real-time histogram equalization algorithm (Mistogram Equalization Algorithzm) for moving images A system for
히스토그램이란 디지털 영상신호에서 흑과 백의 밝기를 나타내는 그레이 레벨(Gray Level)의 분포를 의미하며, 히스토그램 균등화 알고리즘이란 디지털 영상신호의 히소토그램을 흑과 백 사이의 전구간에 걸쳐 평활하게 함으로써 영상의 콘트라스트(Contrast)를 향상시키는 알고리즘을 말한다.The histogram refers to the distribution of gray levels representing the brightness of black and white in a digital video signal, and the histogram equalization algorithm refers to the contrast of an image by smoothing the histogram of the digital video signal over the whole area between black and white. An algorithm that improves contrast.
종래에는 디스플레이되는 정지영상의 콘트라스트(contrast)가 낮은 경우에 컴퓨터 시뮬레이션에 의해 히스토그램 균등화 알고리즘을 적용하여 영상의 콘트라스트를 향상시켰다. 그러나 동영상에 대해서는 공지된 기술이 없어 히스토그램 균등화 알고리즘을 실시간(Real time)으로 구현할 수 있는 시스템이 사용되지 못했다.Conventionally, when the contrast of a displayed still image is low, the histogram equalization algorithm is applied by computer simulation to improve the contrast of the image. However, since there is no known technology for video, a system that can implement a histogram equalization algorithm in real time has not been used.
본 고안은 상기한 문제점을 해결하기 위하여 안출된 것으로 히스토그램의 균등화를 수행하기 위한 그레이 레벨(Gray Level)값을 동영상에 대하여 실시간으로 변환시키는 그레이 레벨 변환기가 구비된 히스토그램 균등화 알고리즘을 실시간으로 구현을 위한 시스템을 제공하는데 목적이 있다.The present invention has been devised to solve the above-mentioned problems. For real-time implementation of a histogram equalization algorithm having a gray level converter for converting a gray level value for performing a histogram equalization to a video in real time. The purpose is to provide a system.
상기한 목적을 달성하기 위하여 본 고안은 카메라로부터 얻은 아날로그 영상신호를 디자탈 영상신호로 변환시키는 A/D변환기와, 상기 디지털 영상 신호의 흐름을 제어하는 버퍼와, 이 버퍼로 부터의 디지털 영상신호를 프레임 단위로 저장하는 프레임 메모리와, 이 프레임 메모리로 부터의 디지털 영상신호를 선택적으로 통과시키는 멀티플렉서와 상기 디지털 영상 신호의 히스토그램을 발생시키는 히스토그램 발생기와, 이 히스토그램발생기로부터 판독한 히스토그램 데이터를 취득하는 마이크로프로세서와, 상기의 디자탈 영상신호를 아날로그영상신호로 변환하여 모니터로 디스플레이 시키는 D/A변환기로 구성한 시스템에, 상기 멀티플렉서에서 출력되는 디지털 영상 각 화소의 그레이 레벨값과 상기 마이크로 프로세서로부터 출력되는 디스플레이될 영상에 대하여 수직동기 기간에 계산된 그레이 레벨 변환값을 저장하는 SRAM과, 이 SRAM에 판독/기록 제어신호를 출력하는 판독/기록 제어신호 발생기로 구성되고 이 SRAM에서 판독한 데이터를 상기 D/A변환기로 출력하는 그레이 레벨변환기를 구비한 것을 특징으로 한다.In order to achieve the above object, the present invention provides an A / D converter for converting an analog video signal obtained from a camera into a digital video signal, a buffer for controlling the flow of the digital video signal, and a digital video signal from the buffer. Frame memory for storing a frame in units of frames, a multiplexer for selectively passing a digital video signal from the frame memory, a histogram generator for generating a histogram of the digital video signal, and histogram data read from the histogram generator. A system comprising a microprocessor and a D / A converter for converting the digital image signal into an analog image signal for display on a monitor, the gray level value of each pixel of the digital image output from the multiplexer and the microprocessor Display And a read / write control signal generator for outputting a read / write control signal to the SRAM and storing the data read from the SRAM. And a gray level converter for outputting to the / A converter.
이하 본 고안의 일실시예를 도면을 참조하여 상세히 설명한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.
제1도는 히스토그램 균등화 알고리즘을 실시간으로 구혀하기 위한 시스템의 블록도이다.Figure 1 is a block diagram of a system for crumpling histogram equalization algorithms in real time.
도면에서 참조번호 '10'은 카메라로부터 얻은 아날로그 영상신호이며, 이 신호를 A/D 변환기(20)에서 디지털 영상신호로 변환시킨다. 버퍼(30,40)에서 이 디지털 영상신호의 흐름을 제어하고 이 디지털 영상신호를 프레임 메모리(60,70)에서 프레임 단위로 저장한다.In the drawing, reference numeral 10 denotes an analog video signal obtained from a camera, and the A / D converter 20 converts the signal into a digital video signal. The buffers 30 and 40 control the flow of the digital video signal and store the digital video signal in frame units 60 and 70 in units of frames.
이때 프레임 메모리(60)에 저장된 디지털 영상신호를 모니터에 디스플레이할 경우 버퍼(30)는 오프(off)되고 멀티플렉서(80)는 프레임 메모리(60)로 부터의 디지털 영상신호를 통과시킨다.In this case, when the digital video signal stored in the frame memory 60 is displayed on the monitor, the buffer 30 is turned off and the multiplexer 80 passes the digital video signal from the frame memory 60.
동시에 상기의 아날로그 영상신호(10)는 A/D변환기(20)에서 디지털 영상신호로 변환된 후 버터(40)를 통해 프레임 메모리(70)에 저장되고, 히스토그램 발생기(50)는 프레임 메모리(70)에 저장되는 디지털 영상신호의 히스토그램을 발생시킨다.At the same time, the analog video signal 10 is converted into a digital video signal by the A / D converter 20 and then stored in the frame memory 70 through the butter 40, and the histogram generator 50 is the frame memory 70. Generates a histogram of the digital video signal stored in
마이크로 프로세서(90)에서는 프레임 메모리(60)에 저장된 디지털 영상신호가 모니터에 디스플레이 되기전에 수직동기 기간동안 프레임 메모리(60)로부터 출력되는 디지털 영상신호의 히스토그램에 대한 그레이 레벨 변화값을 계산하여 그레이 레벨 변환기(100)로 입력시킨다.The microprocessor 90 calculates the gray level change value for the histogram of the digital video signal output from the frame memory 60 during the vertical synchronization period before the digital video signal stored in the frame memory 60 is displayed on the monitor. Input to the converter (100).
이 그레이 레벨 변환기(100)에서는 상기 프레임 메모리(60)로 부터 멀티플렉서(80)를 통해 출력된 디지털 영상신호를 상기 마이크로프로세서(90)로 부터의 그레이 레벨 변환용 신호에 따라 그레이 레벨로 변환시킨다.The gray level converter 100 converts the digital video signal output from the frame memory 60 through the multiplexer 80 to a gray level according to the gray level conversion signal from the microprocessor 90.
이 그레이 레벨 변환된 신호를 D/A변환기(110)에서 아날로그 영상신호로변환시킨 다음 모니터를 통해 디스플레이 시킨다.The gray level converted signal is converted into an analog video signal by the D / A converter 110 and then displayed on a monitor.
또한 프레임 메모리(70)에 저장되어 있는 디지털 영상신호를 모니터에 디스플레이 할 경우, 버퍼(40)는 오프되고 멀티플렉서(80)는 프레임 메모리(70)로 부터의 디지털 영상신호를 통과시킨다.In addition, when the digital video signal stored in the frame memory 70 is displayed on the monitor, the buffer 40 is turned off and the multiplexer 80 passes the digital video signal from the frame memory 70.
동시에 아날로그 영상신호(10)는 A/D변환기(20)에서 디지털 영상 신호로 변환되어 버퍼(30)를 통해 프레임 메모리(60)에 저장되고 히스토그램 발생기(50)는 프레임 메모리(60)에 저장된 디지털 영상 신호의 히스토그램을 발생한다.At the same time, the analog video signal 10 is converted into a digital video signal by the A / D converter 20 and stored in the frame memory 60 through the buffer 30 and the histogram generator 50 is stored in the digital memory in the frame memory 60. Generate a histogram of the video signal.
마이크로 프로세서(90)에서는 프레임 메모리(70)에 저장된 디지털 영상신호가 모니터에 디스플레이 되기 전에 수직동기 기간동안 프레임 메모리(70)로부터 출력되는 디지털 영상신호의 히스토그램에 대한 그레이 레벨 변환값을 계산하여 그레이 레벨 변환기(100)로 입력시킨다.The microprocessor 90 calculates the gray level conversion value for the histogram of the digital video signal output from the frame memory 70 during the vertical synchronization period before the digital video signal stored in the frame memory 70 is displayed on the monitor. Input to the converter (100).
이 그레이 레벨 변환기(100)에서는 상기 프레임 메모리(70)로부터 멀티플렉서(80)를 통해 출력된 디지털 영상신호를 상기 마이크로 프로세서(90)로 부터의 그레이 레벨 변환용 신호에 따라 그레이 레벨로 변환시킨다.The gray level converter 100 converts the digital video signal output from the frame memory 70 through the multiplexer 80 to a gray level according to the gray level conversion signal from the microprocessor 90.
이 그레이 레벨 변환된 신호를 D/A변환기(110)에서 아날로그 신호로 변환시킨 다음 모니터에 디스플레이 시킨다.The gray level converted signal is converted into an analog signal by the D / A converter 110 and then displayed on a monitor.
제2도는 제1도의 히스토그램 균등화 알고리즘을 실시간에 구현하기 위하여 적용한 그레이 레벨 변환기(100)의 구성도이다.2 is a block diagram of a gray level converter 100 applied to implement the histogram equalization algorithm of FIG. 1 in real time.
도면에서 참조번호 '81'은 멀티플렉서로부터 출력되는 디지털 영상신호의 각 화소의 그레이 레벨값이고, 참조번호 '91'은 마이크로 프로세서로부터 출력되는 각 화소의 그레이 레벨 값으로서 디스플레이 할 프레임메모리로 부터의 영상신호의 히스토그램 값을 수직동기 기간동안 게산해서 얻은 값이다.In the drawing, reference numeral '81' denotes a gray level value of each pixel of the digital image signal output from the multiplexer, and reference numeral '91' denotes a gray level value of each pixel output from the microprocessor and the image from the frame memory to be displayed. The histogram value of the signal is obtained by adding up during the vertical synchronization period.
도시하는 바와 같이 상기 각 화소의 그레이 레벨 값을 나타내는 신호(81, 91)를 저장하는 SRAM(101)과 SRAM(101)으로 판독 및 기록제어 신호를 출력하는 판독/기록 제어신호 발생기(102)로 구성되어 있다.As shown, the SRAM 101 stores signals 81 and 91 representing the gray level value of each pixel, and the read / write control signal generator 102 outputs read and write control signals to the SRAM 101. Consists of.
상기 SRAM(101)에서 어드레스는 각 화소가 그레이 레벨 변환되기 전의 그레이 레벨을 나타내고 데이터 각 어드레스에 따라 변환된 그레이 레벨 값을 나타낸다.In the SRAM 101, an address represents a gray level before each pixel is gray level converted, and a gray level value converted according to each address of data.
상기 신호(91)에서 수직동기 기간동안 게산되 그레이 레벨 값을 SRAM(101)의 어드레스로 입력하면 판독/기록 제어신호 발생기(102)는 기록 제어신호를 발생하여 그레이 레벨 변환값을 SRAM(101)의 지정된 어드레스에 기록한다.When the signal 91 is added during the vertical synchronization period and the gray level value is input to the address of the SRAM 101, the read / write control signal generator 102 generates a write control signal to convert the gray level conversion value into the SRAM 101. Write to the specified address.
상기 신호(81)에서의 각 화소의 그레이 레벨값이 SRAM(101)의 어드레스로 압력되면 판독/기록 제어신호 발생기(102)는 판독신호를 발생하여 변환된 그레이 레벨 값(데이타)을 D/A변환기로 입력시킴으로써 그레이 레벨 변환 과정이 완료된다.When the gray level value of each pixel in the signal 81 is pressed to the address of the SRAM 101, the read / write control signal generator 102 generates a read signal and converts the converted gray level value (data) to D / A. The input to the converter completes the gray level conversion process.
상술한 바와 같은 고정이 한 프레임의 영상 데이터에 대한 완료되는 SRAM (101) 에서는 이 프레임의 각 화소에 대한 그레이 레벨 변환 값을 저장하고 이 SRAM (101) 에서 판독한 그레이 레벨 변환 값을 D/A변환기(110)로 출력함으로써 모니터로 디스플레이 되는 영상신호의 그레이 레벨값이 실시간으로 변환됨으로써 히스토그램 균등화 알고리즘을 동영상 처리 시스템에서 실시간으로 적용할 수 있는 효과가 있다.In the SRAM 101 where the fixing as described above is completed for the image data of one frame, the gray level conversion value for each pixel of this frame is stored and the gray level conversion value read out from this SRAM 101 is D / A. By outputting to the converter 110, the gray level value of the image signal displayed on the monitor is converted in real time, thereby making it possible to apply the histogram equalization algorithm in real time to the video processing system.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019910014912U KR0114841Y1 (en) | 1991-09-13 | 1991-09-13 | Gray level converter for using histogram equalization |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019910014912U KR0114841Y1 (en) | 1991-09-13 | 1991-09-13 | Gray level converter for using histogram equalization |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930007260U KR930007260U (en) | 1993-04-24 |
| KR0114841Y1 true KR0114841Y1 (en) | 1998-04-22 |
Family
ID=19319227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019910014912U KR0114841Y1 (en) | 1991-09-13 | 1991-09-13 | Gray level converter for using histogram equalization |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0114841Y1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100290099B1 (en) * | 1997-12-31 | 2001-06-01 | 이중구 | Image inputting device having a wide dynamic range and thereof method |
-
1991
- 1991-09-13 KR KR2019910014912U patent/KR0114841Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930007260U (en) | 1993-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200427310A (en) | Image processing device, image processing method and image processing program | |
| JPS6182279A (en) | Window converter | |
| KR0114841Y1 (en) | Gray level converter for using histogram equalization | |
| KR970071239A (en) | Image quality improvement method using average-matching histogram equalization and its circuit | |
| JPH0737079A (en) | Method and device for correcting picture distortion | |
| JP3154741B2 (en) | Image processing apparatus and system | |
| JPS6223353B2 (en) | ||
| US5374996A (en) | Image processing system | |
| KR970068491A (en) | Image quality enhancement method using average discrete histogram equalization and its circuit | |
| KR900008369B1 (en) | Color conversion device of b/w picture image | |
| KR960032546A (en) | Color purity measuring device | |
| JPH06110427A (en) | Method for processing image information and device therefor | |
| JPH0546744A (en) | Image processor | |
| KR100289157B1 (en) | Image processing apparatus and method | |
| KR0132267Y1 (en) | The single look-up table for input/output from an image process apparatus | |
| JPH0651037B2 (en) | Image processing device | |
| JPH02308376A (en) | Method and device for picture synthesis | |
| JPH06268925A (en) | Distortion correction device | |
| JPH0432894A (en) | Image display device | |
| KR900002628B1 (en) | Real-time image processor with look-up table | |
| JPH01290047A (en) | Picture memory | |
| JPS6383880A (en) | Concentration histogram arithmetic unit | |
| JPS6033790A (en) | Picture memory device | |
| JPH09326962A (en) | Digital camera | |
| JPS5937432A (en) | Infrared video processing system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| LAPS | Lapse due to unpaid annual fee |