JPWO2020149374A1 - パッケージ用基板、およびその製造方法 - Google Patents

パッケージ用基板、およびその製造方法 Download PDF

Info

Publication number
JPWO2020149374A1
JPWO2020149374A1 JP2020566481A JP2020566481A JPWO2020149374A1 JP WO2020149374 A1 JPWO2020149374 A1 JP WO2020149374A1 JP 2020566481 A JP2020566481 A JP 2020566481A JP 2020566481 A JP2020566481 A JP 2020566481A JP WO2020149374 A1 JPWO2020149374 A1 JP WO2020149374A1
Authority
JP
Japan
Prior art keywords
insulating layer
core substrate
substrate
chamfered
packaging substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020566481A
Other languages
English (en)
Inventor
優樹 梅村
茜 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Publication of JPWO2020149374A1 publication Critical patent/JPWO2020149374A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09154—Bevelled, chamferred or tapered edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

コア基板の割れが発生することを抑制して、信頼性の高いパッケージ用基板を提供する。パッケージ用基板（１００）は、脆性材料で形成されたコア基板（１１）と、コア基板（１１）の片面上又は両面上に形成された１又は複数の絶縁層（２１）と、絶縁層（２１）上及び／又は絶縁層（２１）内に形成された１又は複数の配線層（３１）と、を備え、コア基板（１１）は、絶縁層（２１）の外周部分より外側に露出し、絶縁層（２１）は、面取りされている。

Description

本発明はパッケージ用基板、およびその製造方法に関する。
半導体チップとマザーボード間の電気的接続のために半導体パッケージ用基板が使用されている。また、半導体パッケージ用基板には、半導体チップと半導体パッケージが実装されるプリント配線板との熱膨張係数の相違の橋渡しを行い、システムの実装の接合信頼性を高める役割もある。このような役割から半導体パッケージ用基板は、インターポーザ基板などとも呼ばれる。また、半導体パッケージ用基板は、基板内の配線幅、ピッチを各層で変化させることで、半導体チップ、マザーボード相互の配線幅、配線ピッチに変換し電気的接続を得ている。
近年では高性能なシステムを短期間で開発するために従来のＳｏＣ（Ｓｙｓｔｅｍ ｏｎ ａ Ｃｈｉｐ）だけでなく、１つのパッケージ上で大規模なシステムを構築するＳｉＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）が用いられている。例えば、ＣＰＵ・ＧＰＵと大容量メモリ等の複数の半導体チップとを１つのパッケージ用基板上に隣同士に配置する場合や、チップ同士をスタックして３次元に配置する形態もある。
しかしながら、近年のパッケージ用基板のコア基板には、電気的特性には優れるものの脆弱な材料（脆性材料）により形成されたものがある。また、配線基板を作成する際に、コア基板上にコア基板と線膨張係数の異なる樹脂層と配線層とを複数積層するため、温度変化があると線膨張係数の差により樹脂層、配線層及びコア基板のそれぞれで膨張量が変わり、応力を発生させることが知られている。この応力により、コア基板が割れの起きやすい脆性材料で形成されている場合、コア基板の割れが生じる場合がある（例えば、非特許文献１）。
このようなコア基板の割れを発生させない方法として、コア基板と該コア基板の片面又は両面上に形成された絶縁層と該絶縁層上及び／又は該絶縁層に埋め込まれるように形成された１又は複数の配線層とを含むパッケージ用基板の前記絶縁層が形成されている面における外周部分に、前記コア基板が露出している露出部分を設ける構造が提案されている（例えば、特許文献１）。このような露出部分を設けた構造により、コア基板の切断面に応力が加わることを抑制することができるため、コア基板の切断面を起点とした破壊が生じることを抑制することができる。
しかしながら、このような方法では、コア基板表面に応力が加わることは回避できず、コア基板表面を起点として割れが発生するおそれがある。
"Ｅｍｐｉｒｉｃａｌ ｉｎｖｅｓｔｉｇａｔｉｏｎｓ ｏｎ Ｄｉｅ Ｅｄｇｅ Ｄｅｆｅｃｔｓ Ｇｌａｓｓ−Ｐａｎｅｌ Ｂａｓｅｄ Ｉｎｔｅｒｐｏｓｅｒ ｆｏｒ Ａｄｖａｎｃｅｄ Ｐａｃｋａｇｉｎｇ"Ｆｒａｎｋ Ｗｅｉ， ｅｔ，ａｌ， ２０１５ Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｍｐｏｎｅｎｔｓ ＆ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏｎｆｅｒｅｎｃｅ （２０１５）
特開２０１８-１１６９６３公報
そこで本発明は、温度変化等により、脆性材料からなるコア基板の表面を起点として信頼性に影響するような破壊（例えば割れ）が発生することを抑制できるパッケージ用基板及びその製造方法を提供することを目的としている。
上記課題を解決するため、コア基板の割れ、特にコア基板の表面を起点とした割れの発生の抑制について鋭意検討した結果、以下の手法が、有効であることが明らかになった。
本発明の一態様は、脆性材料で形成されたコア基板と、前記コア基板の片面上又は両面上に形成された１又は複数の絶縁層と、前記絶縁層上及び／又は前記絶縁層内に形成された１又は複数の配線層と、を備え、前記コア基板は、前記絶縁層の外周部分より外側に露出し、前記絶縁層は、面取りされていることを特徴とするパッケージ用基板である。
また、本発明の他の態様は、脆性材料で形成されたコア基板と、前記コア基板の片面上又は両面上に形成された１又は複数の絶縁層と、前記絶縁層上及び／又は前記絶縁層内に形成された１又は複数の配線層と、を備え、前記コア基板は、前記絶縁層の外周部分より外側に露出しているパッケージ用基板に対して、前記絶縁層を面取りする工程を含むことを特徴とするパッケージ用基板の製造方法である。
本発明にかかるパッケージ用基板および製造方法によれば、コア基板の割れが発生することを抑制して、信頼性の高いパッケージ用基板を提供することができる。
本発明の第一実施形態に係るパッケージ用基板の概略構成を示す平面図である。 本発明の第一実施形態に係るパッケージ用基板の概略構成を示す断面図である。 本発明の第一実施形態に係るパッケージ用基板の概略構成を示す断面拡大図である。 本発明の第二実施形態に係るパッケージ用基板の概略構成を示す平面図である。 本発明の第二実施形態に係るパッケージ用基板の概略構成を示す断面図である。 本発明の第二実施形態に係るパッケージ用基板の概略構成を示す断面拡大図である。 本発明の第三実施形態に係るパッケージ用基板の概略構成を示す平面図である。 本発明の第三実施形態に係るパッケージ用基板の概略構成を示す断面図である。 本発明の第三実施形態に係るパッケージ用基板の概略構成を示す断面拡大図である。 本発明の第四実施形態に係るパッケージ用基板の概略構成を示す平面図および断面図である。 本発明の第五実施形態に係るパッケージ用基板の概略構成を示す断面図である。 実施例１のパッケージ用基板の個片化前の配線基板パネルを説明する断面図である。 実施例１のパッケージ用基板の製造工程における配線基板パネルのレーザー加工の工程を説明する断面図である。 実施例１のパッケージ用基板の製造工程における配線基板パネルのダイシング加工の工程を説明する断面図である。 ダイシングブレードによる実施例１のパッケージ用基板の個片化の工程を説明する断面図である。 実施例２のパッケージ用基板の個片化前の配線基板パネルを説明する断面図である。 実施例３のパッケージ用基板を説明する平面図および断面図である。 実施例４のパッケージ用基板の面取り加工の工程を説明する断面図である。 実施例４のパッケージ用基板を説明する断面図である。 比較例１のパッケージ用基板を説明する断面図である。
以下、本発明に係るパッケージ用基板とその製造方法の実施形態について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は、本発明の単なる一例であって、当業者であれば、適宜設計変更可能である。
本発明のパッケージ用基板は、絶縁層と配線層を積層した積層体（ビルドアップ層）による配線基板を個片化したパッケージ用基板である。本明細書において、「パッケージ用基板」とは、配線基板を個片化した積層体をいう。また、「配線基板」とは、個片化される前のパッケージ用基板が連結された状態のものをいう。
（第一実施形態）
図１は本発明の第一実施形態によるパッケージ用基板１００の平面模式図である。また、図２は、図１中に示すＡ−Ａ線で切断した本実施形態によるパッケージ用基板１００の断面模式図である。また、図３は図２中に破線で示す領域Ｂを拡大して示す図である。
（パッケージ用基板）
図１及び図２に示すように、パッケージ用基板１００は、コア基板１１と、コア基板１１の厚さ方向の両面に積層して形成された絶縁層２１と、絶縁層２１上及び絶縁層２１内に埋め込まれるように形成された複数の配線層３１とを含む。なお、図１では、配線層３１の図示は簡略化のため省略している。
本発明のパッケージ用基板において、絶縁層２１および配線層３１は、図１及び図２に示す構造に限られない。
絶縁層２１は、コア基板１１の厚さ方向の表面のうちいずれか一の面（片面）に積層される構成であってもよい。つまり、絶縁層２１は、コア基板１１の片面又は両面上に形成される。また、絶縁層２１は一層であってもよく、複数の層であってもよい。
配線層３１は、絶縁層２１上、又は絶縁層２１内のいずれかに形成されていればよい。つまり、配線層３１は、絶縁層２１上及び／又は絶縁層２１に埋め込まれるように形成される。また、配線層３１は、一層であってもよく、複数の層であってもよい。
（コア基板）
コア基板１１は、パッケージ用基板１００の電気特性を向上させる材料で構成することができる。例えば、コア基板１１としては、ガラス基板、シリコン基板、セラミック基板、プラスチック板、プラスチックテープ等の脆性材料を用いることができる。これらのうち、コア基板１１の材料として好ましいのは、ガラス基板である。
コア基板１１に用いるガラス基板としては、例えば、ソーダライムガラスやアルミノ珪酸塩ガラスが挙げられる。コア基板１１に用いるガラス基板は、表面を当分野で一般的に行われている方法により処理されたものであってもよく、例えば、表面に粗化処理を行ったもの、フッ酸で処理したもの、または、ガラス基板表面にシリコン処理を施したものであってもよい。また、コア基板１１に用いるガラス基板は表面に下地層（図示せず）を形成してもよい。コア基板１１の厚さは、特に限定されないが、好ましくは５０μｍ以上８００μｍ以下である。
また、パッケージ用基板１００は、コア基板１１において絶縁層２１が設けられている表面上に、コア基板１１が露出した露出部１１０を有する。図
１に示すように、露出部１１０は、コア基板１０の外周部分に相当し、コア基板１１の厚さ方向に平面視した場合に絶縁層２１の外周部分より外側に露出して設けられている。
（配線層）
配線層３１は、クロム、銅、銀、すず、金、タングステン、及びこれらの金属の合金や導電性樹脂などを用いて形成され、めっき法による厚付け後サブトラクティブ法、セミアディティブ法により配線を形成する方法や、インクジェット法、スクリーン印刷、グラビアオフセット印刷を用いることができる。好ましくはセミアディティブ法である。そして、配線層３１の厚さは、例えば、１μm以上１００μm以下の範囲で形成すればよい。
（絶縁層）
絶縁層２１は、エポキシ樹脂系材料、エポキシアクリレート系樹脂、ポリイミド系樹脂、液晶ポリマー樹脂などを用いて形成することができる。これらの絶縁性材料は、充填剤を含んでもよい。絶縁層２１を形成する絶縁性材料には、線膨張係数が７ｐｐｍ／Ｋ以上１３０ｐｐｍ／Ｋ以下のエポキシ配合樹脂が一般的に入手し易く好ましい。また、絶縁性材料は、液状材料であっても、フィルム状材料であってもよい。絶縁性材料が液状の場合、絶縁層５は、スピンコート法、ダイコータ法、カーテンコータ法、ロールコータ法、ドクターブレード法、スクリーン印刷などの当分野で一般的に行われている方法により形成することができる。絶縁性材料がフィルム状の場合、例えば真空ラミネート法やロールラミネート法により絶縁層２１を形成することができる。上記のように形成された絶縁層２１は、加熱または光照射により硬化させてもよい。絶縁層２１の厚さは、１μm以上２００μm以下の間で形成すればよい。
また、本実施形態によるパッケージ用基板１００において、絶縁層２１の端部は面取りされている。絶縁層２１において面取りされた領域を、面取り部とする。すなわち、絶縁層２１には面取り部２２が設けられている。ここで、面取り部とは、例えば図２に示す断面方向から観察した時に絶縁層２１の端部の一部が除去されている構造を示す。また、ここで、面取り部２２の面取り方向は、コア基板１１に対する絶縁層２１の積層方向つまりコア基板１１の厚さ方向である。
また、パッケージ用基板１００において、図２に示すように、絶縁層２１における面取り部２２の高さＧは、絶縁層２１の厚みＦの３０％以上１００％未満の範囲とする。
また、本実施形態によるパッケージ用基板１００の製造工程において、絶縁層２１における面取り部２２の形成にあたって面取りする体積が、絶縁層２１の面取り前の端辺から中心部に向かう平行方向の距離Ｗが絶縁層２１の厚みＦ以下となる領域（距離Ｗ≦厚みＦとなる領域）の体積の３０％以上とするとより好ましい。
図１に示す様に、本実施形態において、面取り部２２は、絶縁層２１の外周に設けられている。本実施形態において絶縁層２１は、平面形状が矩形状であり、４つの角部１２１と、４つの角部を結んで平面形状における四辺を構成する４つの直線部１２２とを有する。４つの直線部１２２が絶縁層２１の外周に相当する。つまり面取り部２２は、絶縁層２１の平面形状における直線部１２２に設けられている。本実施形態によるパッケージ用基板１００において、面取り部２２は、絶縁層２１の外周すべて、つまり４つの直線部１２２に形成されているが、本発明はこれに限られない。例えば面取り部２２は、絶縁層２１の外周の一部に形成されていてもよい。例えば、４つの直線部１２２のうちの少なくとも１つに形成されてもよいし、各直線部１２２の一部分に形成されてもよい。
また、本実施形態のパッケージ用基板１００の構造は、絶縁層２１の端部を面取りする事を特長としたものであるが、面取り部２２は、種々の形状とすることができる。
面取り部２２の形状は、例えば図３(ａ)に示す様に直線で面取りした形状（直線形状）でもよいし、図３（ｂ）に示す様に曲率を持った形で面取りした形状（曲線形状）でもよい。ここで、図３（ａ）、図３（ｂ）に示す面取り部２２は、絶縁層２１の端辺からの距離Ｗ１，Ｗ２がいずれも、絶縁層２１の厚みＦ以下となっている。
また、図３（ｃ）に示す様に、絶縁層２１の面取り前の端辺からの距離Ｗ３が絶縁層２１の厚みＦを超過する範囲で面取りして、面取り部２２を形成してもよい。
また本実施形態において、面取り部２２の形状が直線形状である場合（図３（ａ）および図３（ｃ）参照）、絶縁層２１は、第１部位２１０と第２部位２１１とを有する構造であってもよい。この場合、絶縁層２１における第１部位２１０には、面取り部２２が含まれる。つまり、絶縁層２１の第１部位２１０の外周に、面取り部２２が形成されている。第１部位２１０は、絶縁層２１の断面形状において、絶縁層２１の厚みＦのうち面取り部２２の高さＧに相当する部分である。
また、絶縁層２１における第２部位２１１は、絶縁層２１の断面形状において厚みＨに相当する部分である。厚みＨは、絶縁層２１の厚みＦから面取り部２２の高さＧを除いた残存部分の厚みである（厚みＨ＝厚みＦ−高さＧ）。つまり絶縁層２１において、第１部位２１０を除く部分が第２部位２１１に相当する。図３（ａ）および図３（ｃ）に示す様に、絶縁層２１の第２部位２１１は、第１部位２１０とコア基板１１との間に位置している。図３（ａ）および図３（ｃ）では、理解を容易にするため、第１部位２１０と第２部位との境目において、第２部位２１１の仮想表面２１１ａを図示している。このように、本実施形態によるパッケージ用基板１００において、絶縁層２１は、面取り部２２を含む第１部位２１０、および第１部位２１０とコア基板１１との間に位置する第２部位２１１を有していてもよい。
絶縁層２１は、第１部位２１０と第２部位２１１とを重ねた構造を有する。例えば図３（ａ）および図３（ｃ）に示す絶縁層２１において、面取り部２２を含む第１部位２１０の下側に、第２部位２１１が配置されている。これにより、第１部位２１０は、厚みＨの分だけコア基板１１の露出部１１０上から厚さ方向に嵩上げされた状態となる。このため、面取り部２２の下側端部２２ａとコア基板１１の露出部１１０との間には、厚みＨ、すなわち絶縁層２１の第２部位２１１の厚みに相当する距離が生じる。パッケージ用基板１００の製造工程における面取り加工時に、厚みＨを有する第２部位２１１が絶縁層２１に残存されることで、例えば面取り加工に用いるブレードによるコア基板１１への接触を防止することができる。つまり、本実施形態によるパッケージ用基板１００は、絶縁層２１が第２部位２１１を有することにより、面取り加工時などにコア基板１１にクラックや傷が発生することを防止することができる。なお、絶縁層２１の第１部位２１０は、面取り形成部と称してもよい。また、絶縁層２１の第２部位２１１は、残存部と称してもよいし、基部または基台部と称してもよい。
絶縁層２１の第１部位２１０および第２部位２１１は、一層、すなわち一体形成されていてもよい。また絶縁層２１の第１部位２１０および第２部位２１１は、それぞれ別個の層として形成されてもよい。第１部位２１０および第２部位２１１が別個の層である場合、第１部位２１０および第２部位２１１のそれぞれは、一層であってもよいし、複数の層を積層した構造であってもよい。
本実施形態によるパッケージ用基板１００において、絶縁層２１の第２部位２１１の厚みである厚みＨは、１μｍ以上５０μｍ以下の範囲内であればよい。また第２部位２１１の厚みＨは、２．５μｍ以上３０μｍ以下の範囲内であることが好ましく、５μｍ以上１５μｍ以下の範囲内であることがさらに好ましい。例えば第２部位２１１の厚みＨが１μｍ未満であると、絶縁層２１を形成する樹脂にクラックが発生し、発生したクラックがコア基板１１に伝播してしまう場合がある。また、例えば第２部位２１１の厚みＨが０μｍ以下であると、絶縁層２１に面取り部２２を形成する面取り加工時に、面取り加工に用いるブレードがコア基板１１に接触して、コア基板１１にクラックや傷が発生する場合がある。このため、直線形状の面取り部２２を有する絶縁層２１に第２部位が設けられていない場合、第２部位２１１が設けられている場合と比べてパッケージ用基板１００の製造時における良品率（ここでは、製造数に対する良品の比率）が低下する。また、例えば第２部位２１１の厚みが５０μｍを超過すると、パッケージ用基板１００は応力緩和効果（コア基板１１の表面における応力集中を緩和する効果）を十分に得られず、コア基板１１に割れ（例えば、背割れ）が発生する場合がある。
また、図３（ａ）および図３（ｃ）に示す角度αは、絶縁層２１の第２部位２１１の仮想表面２１１ａに対する面取り部２２の角度である面取り角度に相当する。本実施形態において角度αは、７０°以下であればよい。また角度αは、５０°以下が好ましく、３０°以下がより好ましい。例えば角度αが７０°を超える場合には、パッケージ用基板１００における応力緩和効果が期待できない。なお、面取り加工に用いる装置等の制約から、例えば角度αの下限は１０°程度と想定される。
また、図３（ｂ）に示す様に面取り部２２が曲線形状である場合にも、面取り部２２の下側端部とコア基板１１との間に絶縁層２１が残存しており、面取り部２２の下側端部２２ａがコア基板１１に接触していない。このため、曲線形状の面取り部２２を形成するための面取り加工時に、ブレード（例えばダイシングブレード）とコア基板１１との接触を回避することができる。したがって、曲率形状の面取り部２２を有するパッケージ用基板１００は、応力緩和効果を奏することに加え、絶縁層２１が第２部位２１１を有するパッケージ用基板１００（図３（ａ）、図３（ｃ）参照）と同様に、製造時における良品率の低下を防止することができる。なお、面取り部２２の形状は、これらに限定されるものではない。
例えば図３（ｄ）に示す様に、面取り部２２が直線形状である場合に、絶縁層２１が第２部位２１１を有していなくてもよい。つまり、面取り部２２の高さＧが絶縁層２１の厚みＦと同等でもよい。この場合、絶縁層２１は、面取り部２２の下側端部２２ａがコア基板１１に接触するように形成される。パッケージ用基板１００は、図３（ｄ）に示す形状の絶縁層２１を有する場合も、応力緩和効果を得ることができる。このように、パッケージ用基板１００は、絶縁層２１が面取りされていることで、応力の集中を緩和する効果を得ることができる。なお、上述のように、パッケージ用基板１００の製造時における良品率の低下抑制の観点では、直線形状の面取り部２２を有する絶縁層２１には、第２部位２１１が設けられていることが好ましい。
また、図３（ｄ）に示す角度βは、コア基板１１の表面に対する面取り部２２の角度である面取り角度に相当する。角度βは、上述の角度α（図３（ａ）、図３（ｃ）参照）と同様に７０°以下であればよく、５０°以下が好ましく、３０°以下がより好ましい。
また、図３（ａ）から図３（ｄ）に示す様に、コア基板１１の露出部１１０は所定の露出幅ＥＷを有する。本実施形態において露出幅ＥＷは、５０μｍ以上１５０μｍ以下の範囲内であればよい。露出幅ＥＷが５０μｍ未満であると、例えば温度変化時においてコア基板１１に割れ（例えば背割れ）が生じる場合がある。また、露出幅ＥＷが１５０μｍを超えると、パッケージ用基板１００の製造時にコア基板１１上の絶縁層２１の除去に手間がかかり、露出部１１０を形成する工程の作業時間が長くなる。このため、露出幅ＥＷが１５０μｍを超えると、露出幅ＥＷが１５０μｍ未満の場合と比べ、パッケージ用基板１００の製造に要する時間が長くなり、パッケージ用基板１００の製造効率が低減する。
以上説明したように、本実施形態によるパッケージ用基板１００は、脆性材料で形成されたコア基板１１と、コア基板１１の片面上又は両面上に形成された１又は複数の絶縁層２１と、絶縁層２１上及び／又は絶縁層２１内に形成された１又は複数の配線層３１と、を備え、コア基板１１は、絶縁層２１の外周部分において露出し、絶縁層２１は、面取りされている。
これにより、パッケージ用基板１００は、絶縁層２１の端部近傍、具体的には端部直下のコア基板１１の表面にかかる応力を分散して、応力集中を緩和することができる。このため、パッケージ用基板１００は、コア基板１１の表面を起点とする割れの発生を抑制する構造となる。
また、本実施形態によるパッケージ用基板１００の絶縁層２１において、面取り部２２の形成時に除去した部分の体積を面取り体積という。また、絶縁層２１において、絶縁層２１の面取り前の端部から中心部に向かう平面方向の距離Ｗが、絶縁層２１の厚みＦ以下となる領域を特定領域という。ここで、例えば距離Ｗは、絶縁層２１の面取り前の端部から面取り部２２の上端辺間の距離である。本実施形態によるパッケージ用基板１００は、絶縁層２１の面取り体積が、上述の特定領域の体積の３０％以上であるとよい。
これにより、面取り部２２の形状のばらつきによって応力緩和効果が低減することを回避できる。
また、コア基板１１を形成する脆性材料としてガラスを用いるとよい。これにより、本実施形態によるパッケージ用基板１００は、コア基板１１の表面における応力集中を緩和する効果が得られ易い。
また、図１及び図２には、上述した構成の他に、パッケージ用基板１００の厚さ方向の表面に設けられた外層絶縁樹脂４１、コア基板１１に設けられた貫通穴５１を図示しているが、これらの構成は本実施形態において必須ではなく、パッケージ用基板１００に含まれていてもよいし、含まれていなくてもよい。
（第二実施形態）
図４は本発明の第二実施形態によるパッケージ用基板２００の平面模式図である。また、図５は図４中に示すＡ−Ａ線で切断したパッケージ用基板２００の断面模式図である。また、図６は図５中に破線で示す領域Ｂを拡大して示す図である。
図４から図６に示すように、本実施形態によるパッケージ用基板２００は、上記第一実施形態と同様に、コア基板１１と、コア基板１１の厚さ方向の片面又は両面上に形成された絶縁層２１と、絶縁層２１上及び／又は絶縁層２１に埋め込まれるように形成された１又は複数の配線層３１とを含む。また、パッケージ用基板２００は、上記第一実施形態によるパッケージ用基板１００と同様に、絶縁層２１の外周部分においてコア基板１１の露出部１１０が露出している。本実施形態によるパッケージ用基板２００の説明において、既に説明したパッケージ用基板１００と共通する構成については、同一の符号を付して詳細な説明を省略する。
また、本実施形態によるパッケージ用基板２００の絶縁層２１には面取り部２３が設けられている。
図５に示すように、本実施形態によるパッケージ用基板２００は、絶縁層２１の断面形状の少なくとも一部（本例では、面取り部２３に該当する箇所）が曲率を有する円弧形状である。これにより、パッケージ用基板２００は、効果的にコア基板１１の表面における応力を分散して、応力集中を緩和することができる。
円弧形状を有する面取り部２３の曲率半径Ｒは、１０μｍ以上３００μｍ以下の範囲内であればよい。また曲率半径Ｒは、２０μｍ以上１５０μｍ以下の範囲内であることが好ましく、３０μｍ以上６０μｍ以下の範囲内であることがさらに好ましい。例えば曲率半径Ｒが３００μｍを超えると、絶縁層２１の直線部１２２と角部１２１とのつなぎ目が滑らかな形状にならずに鋭角的な形状となる。このため、絶縁層２１の角部１２１に応力の集中が生じて絶縁層２１を形成する樹脂にクラックが発生する場合がある。また、３００μｍを超える曲率半径Ｒを形成する場合、特殊なブレードを製造する必要があり、パッケージ用基板１００の生産コストが増大する。また、曲率半径Ｒが１０μｍ未満となると、面取り部２３において曲率半径Ｒが形成された箇所に応力が集中し、絶縁層２１を形成する樹脂にクラックが発生する場合がある。
ここで、円弧形状を有する面取り部２３の曲率半径Ｒと絶縁層２１の厚み（膜厚）との比が１／２０以下になると、絶縁層２１を形成する樹脂の曲面にクラックが発生し、このクラックにより露出したコア基板１１のガラス表面を起点として割れが発生する場合がある。
このため、本実施形態によるパッケージ用基板２００は、面取り部２３の曲率半径Ｒを、絶縁層２１の厚みＦの１／２０以上とするのが望ましい。これにより、パッケージ用基板２００は、絶縁層２１において面取り部２３に該当する円弧形状部分への応力集中を緩和することができる。このため、絶縁層２１の曲率部分から樹脂が壊れてコア基板１１を形成するガラスが露出し、露出したガラス表面に応力が集中してコア基板１１のガラス表面を起点とした割れが発生することを防ぐことができる。
なお、曲率半径Ｒは絶縁層厚Ｆの１/２０以上とするのが望ましいが、これに限定されるものではない。
また、本実施形態によるパッケージ用基板２００において、図６（ａ）に示す様に絶縁層２１の面取り部２３の全体を一の円弧、つまり曲率半径Ｒとして形成してもよいし、図６（ｂ）又は図６（ｃ）に示す様に、面取り部２３の側面の一部を直線形状とし、残余の部分を曲率半径Ｒとしても良い。
例えば、図６（ｂ）に示す様に、面取り部２３の上部、つまり面取り部２３を形成する絶縁層２１の側面上部が、直線形状であってもよい。ここで、面取り部２３の上部における直線形状の部分を上直線部２３ａとする。つまり面取り部２３は上直線部２３ａを有し、面取り部２３において上直線部２３ａの下側に曲率半径Ｒが形成されていてもよい。
また、例えば図６（ｃ）に示す様に、面取り部２３は平坦部２３ｂを有してもよい。面取り部２３において平坦部２３ｂは、曲率半径Ｒを有する円弧形状の下側端部に連続し、コア基板１１と平行に形成されている。また平坦部２３ｂは、絶縁層２１の他の部分よりも厚みが薄い領域である。図６（ｃ）に示す様に、面取り部２３は、上直線部２３ａおよび平坦部２３ｂを有していてもよい。この場合、面取り部２３において曲率半径Ｒは、上直線部２３ａと平坦部２３ｂとに挟まれて形成される。また、面取り部２３は、上直線部２３ａおよび平坦部２３ｂのうち少なくともいずれか一方を有していてもよい。
また、図６(ｄ)に示す様に、面取り部２３において複数の曲率半径Ｒ（一例として図６（ｄ）にはＲ１、Ｒ２、Ｒ３として図示する）を形成してもよい。
本実施形態によるパッケージ用基板２００は、絶縁層２１の断面形状の少なくとも一部（本例では面取り部２３）が円弧形状を取ることで、より効果的にコア基板１１の表面における応力集中を緩和することができる。これにより、高多層化した場合においても、コア基板１１に割れの発生しないパッケージ用基板を提供することができる。さらに、絶縁層２１に高弾性の樹脂を採用した場合も、絶縁層２１に割れの発生しないパッケージ用基板を提供することができる。
（第三実施形態）
図７は本発明の第三実施形態によるパッケージ用基板３００の平面模式図である。また、図８は図７中に示すＡ−Ａ線で切断したパッケージ用基板３００の断面模式図である。また、図９は図８中に破線で示す領域Ｂを拡大して示す図である。
図７及び図８に示すように本実施形態によるパッケージ用基板３００は、上記第一実施形態と同様に、コア基板１１と、コア基板１１の厚さ方向の片面又は両面上に形成された絶縁層２１と、絶縁層２１上及び／又は絶縁層２１に埋め込まれるように形成された１又は複数の配線層３１とを含む。また、パッケージ用基板３００は、上記第一実施形態によるパッケージ用基板１００と同様に、絶縁層２１の外周部分においてコア基板１１の露出部１１０が露出している。本実施形態によるパッケージ用基板３００の説明において、既に説明したパッケージ用基板１００と共通する構成については、同一の符号を付して詳細な説明を省略する。
また、本実施形態によるパッケージ用基板３００の絶縁層２１には面取り部２４が設けられている。
図８及び図９に示すように、本実施形態によるパッケージ用基板３００は、絶縁層２１の断面形状の少なくとも一部（本例では、面取り部２４に該当する箇所）が２段以上の多段構造を有している。これにより、パッケージ用基板３００は、効果的にコア基板１１の表面における応力を分散して、応力集中を緩和することができる。
また、絶縁層２１における多段構造のうち、脆性材料（例えばガラス）で形成されるコア基板１１から見て一段目の厚さ（図９（ａ）では厚さＤ、図９（ｂ）では厚さＤ１として図示）は、２段目以降の厚さよりも薄く形成するとよい。また、コア基板１１から見て１段目の厚さは、例えば５０μｍ以下とすることが望ましい。これにより、パッケージ用基板３００は、絶縁層２１の端部直下のコア基板１１の表面にかかる応力集中を効果的に緩和して、コア基板１１を形成するガラスの表面への応力の集中を防ぎ、コア基板１１の表面を起点とする割れの発生を抑制することができる。
なお、本発明において絶縁層２１が有する多段構造の１段目の厚さは５０μｍ以下に限定されるものではない。
また、本実施形態によるパッケージ用基板３００の絶縁層２１において、図９（ａ）に示す様に面取り部２４に該当する多段構造における各段の長さＥはそれぞれ同じであってもよい。また、多段構造における各段の高さＤがそれぞれ同じであってもよい。また、図９(ｂ)に示す様に、各段の長さＥ（一例として図にはＥ１、Ｅ２、Ｅ３と記載）はそれぞれ異なっていてもよいし、各段の厚さＤ（Ｄ１、Ｄ２、Ｄ３、Ｄ４と記載）はそれぞれ異なっていてもよい。ここで、多段構造の１段目の高さＤ１は、２段目以降の高さＤ２，Ｄ３，Ｄ４のいずれよりも薄く形成されている。
また、本実施形態において、絶縁層２１として感光性材料を用いる場合には、絶縁層２１の端部形状を形成するプロセスを別途設ける必要なく、フォトリソグラフィにより多段構造における各段に該当する絶縁層形成面積を変更することにより、多段構造を有する面取り部２４の形成が可能となる。なお、絶縁層２１の端部を除去する工程の実施にかかわらず、絶縁層２１の端部の一部が除去されているように視認される構造も面取り部に含まれる。
（第四実施形態）
図１０（ａ）は本発明の第四実施形態によるパッケージ用基板４００の平面模式図であり、図１０（ｂ）は図１０（ａ）中に示すＡ−Ａ線で切断したパッケージ用基板４００断面模式図である。本実施形態によるパッケージ用基板４００の説明において、既に説明したパッケージ用基板１００と共通する構成については、同一の符号を付して重複する説明を省略する。
図１０（ａ）及び図１０（ｂ）に示すように、本実施形態によるパッケージ用基板４００は、絶縁層２１の平面形状において角部２２１が円弧形状を有している。つまり、絶縁層２１の角部２２１に曲率を設けている。ここで、角部２２１は、絶縁層２１を厚さ方向に見た平面に沿うように絶縁層２１の四隅を面取りして曲率が設けられている。パッケージ用基板４００は、応力が高く割れの起点となり易い絶縁層２１の角部２２１に曲率を設けることで、角部特有の応力集中を緩和することができる。このため、パッケージ用基板４００は、角部２２１の端部直下のコア基板１１（本例ではガラス）にかかる応力集中を緩和し、角部２２１を起点とするコア基板１１の割れの発生を抑制することができる。
（第五実施形態）
図１１（ａ）は本発明の第五実施形態によるパッケージ用基板５００の平面模式図であり、図１１（ｂ）は図１１（ａ）中に示すＡ−Ａ線で切断したパッケージ用基板５００の断面を拡大して示す１／４断面模式図である。本実施形態によるパッケージ用基板５００の説明において、既に説明したパッケージ用基板１００と共通する構成については、同一の符号を付して重複する説明を省略する。
図１１（ｂ）示すように、本実施形態によるパッケージ用基板５００は、配線層３１の内、コア基板１１の表面（本例では、コア基板１１の直上）に形成される配線層３１１の厚みを１０μｍ以下とする。ここで、配線層３１１を形成するコア基板１１の表面は、厚さ（上下）方向の両表面でもよいし、一方の表面でもよい。また、ここで、コア基板１１は例えばガラス基板である。パッケージ用基板５００は、コア基板１１のガラス表面の配線層３１１の厚みを他の配線層３１よりも小さくすることにより、配線近傍の微小な割れを抑制することができる。このため、配線層３１１の端部直下にかかるコア基板１１のガラスの応力を緩和し、配線層３１１の端部直下におけるコア基板１１のガラス表面を起点とするコア基板１１の割れの発生を抑制することができる。
図１１（ｂ）では絶縁層２１の端部形状を、図２に示す上記第一実施形態による面取り部２２と同様の形状として、同一符号を付しているが、本実施形態による絶縁層２１の端部形状はこれに限られない。パッケージ用基板５００の絶縁層２１における面取り部は、図３に示す面取り部２２、図５に示す面取り部２３、図６に示す面取り部２３、図９に示す面取り部２４のうちのいずれかと同様の形状であってもよい。また、図１１（ｂ）において図示を省略しているが、本実施形態における絶縁層２１も上記第一実施形態と同様に、第１部位２１０および第２部位２１１を有している。
以下、本発明および効果について具体的な例を用いて説明するが、以下の実施例は本発明の適用範囲を限定するものではない。
（実施例１）
先ず、図１２に示す配線基板パネル１を以下の手順で形成した。本実施例ではコア基板１１の材料を、板厚寸法が３００μｍのアルミノ珪酸塩ガラスとし、コア基板１１に貫通穴５１を形成した。このコア基板１１の表裏面に、スパッタＴｉとスパッタＣｕの積層膜からなる厚み０．４μｍの密着層（不図示）を形成し、密着層をシード層として電解銅めっきにより８μｍの厚みの配線層３１を形成した。コア基板１１に配線層３１を形成した後、線膨張係数が２３ｐｐｍ／Ｋのエポキシ配合熱硬化性樹脂である絶縁性材料フィルムを１００℃で真空ラミネートすることにより積層し、絶縁層２１を形成した。このときの絶縁層２１の厚さは２５μｍとした。
さらに、配線層３１と絶縁層２１の形成を繰り返すことで、コア基板１１の表裏面に、５層の配線層３１と４層の絶縁層２１を積層した。絶縁層２１の総厚は密着層を含めて１３２μｍとなった。ここで、銅めっきによる配線層３１のパターン形成にはセミアディティブ法を使用し、層間の導通を得る為にレーザービアを形成した。次に感光性絶縁樹脂を用い接続パッド等一部を開口させて外層絶縁樹脂４１を形成した。
次に、図１３に示すように、配線基板パネル１をレーザー加工により絶縁層２１の個片外周部分にあたる箇所を除去し、コア基板１１を露出させた。
次に、図１４に示すように、ダイシング加工により絶縁層２１を面取り加工した。このとき、ダイシングブレード６１は、研磨加工により曲率半径５０μｍの丸みをおびた形状のものを用いた。本実施例では、ダイシングブレード６１として「製品名：Ｒ０７−ＳＤ６００−ＢＢ２００、ディスコ社製」を用いた。本実施例では、ダイシングブレード６１とコア基板１１との距離を１０μｍ以上３０μｍ以下の範囲に制御し配線基板パネル１の表裏を加工した。また、配線基板パネル１において隣接するピースを一度に加工できるようブレード幅を調整し、削り幅Ｃが１００μｍ以上３００μｍ以下となる様に制御した。これにより、絶縁層２１の端部において所望の構造を得た。
このように、本実施例では、ダイシングブレード加工により、絶縁層２１の端部に曲率を有する円弧形状の面取り形状を形成した。絶縁層２１の端部形状の加工にダイシングブレードを用い、またダイシングブレード形状を制御することにより、絶縁層２１の端部に所望の曲率半径を得ることが可能となる。これにより、絶縁層２１の端部を、効果的に応力集中を緩和することができる円弧構造とすることができる。
次に、図１５に示すように、ダイシングブレード６２で配線基板パネル１個片化し、図５に示すように絶縁層２１において円弧形状の面取り部２３を有するパッケージ用基板２００と同様のパッケージ用基板を得た。本実施例では、ダイシングブレード６２として「製品名：Ｒ０７−ＳＤ６００−ＢＢ２００、ディスコ社製」を用いた。
（実施例２）
先ず、図１６に示す配線基板パネル２を以下の手順で形成した。本実施例ではコア基板１１の材料を、板厚寸法が３００μｍのアルミノ珪酸塩ガラスとしコア基板１１に貫通穴５１を形成した。このコア基板１１の表裏面に、スパッタＴｉとスパッタＣｕの積層膜からなる厚み０．４μｍの密着層（不図示）を形成し、密着層をシード層として電解銅めっきにより８μｍの厚みの配線層３１を形成した。コア基板１１に配線層３２を形成した後、線膨張係数が２６ｐｐｍ／Ｋの感光性絶縁樹脂フィルムを８０℃で真空ラミネートし、フォトリソグラフィにより絶縁層２１の個片外周部分のコア基板が露出するよう開口部を設け、絶縁層２１を形成した。このときの絶縁層厚は２５μｍとした。
さらに、配線層３１と絶縁層２１の形成を繰り返すことで、コア基板１１の表裏面に、５層の配線層３１と４層の絶縁層２１を積層した。ここで、１層ごとの絶縁層２１の形成幅を片側４０μｍずつ小さくしていき、図１６に示すように絶縁層２１の端部において多段構造を得た。また、銅めっきによる配線層３１のパターン形成にはセミアディティブ法を使用し、層間の導通を得る為の開口はピース外周を露出させる際に同時に形成した。次に感光性絶縁樹脂を用い接続パッド等一部を開口させて外層絶縁樹脂４１を形成した。
次に、実施例１と同様にダイシングブレード６２で配線基板パネル２を個片化し、図８に示すパッケージ用基板３００と同様のパッケージ用基板を得た。
本実施例では、上述のように、絶縁層２１として感光性樹脂を用い、フォトリソグラフィによ複数の絶縁層２１の各層の樹脂形成面積を変更して複数の絶縁層２１の端部を多段構造に形成する。これにより、絶縁層２１の端部において所望の多段構造を得ることが可能となり、絶縁層２１の端部を効果的に応力集中を緩和することができる多段構造とすることができる。
（実施例３）
先ず、図１２に示す配線基板パネル１を実施例１と同様の工程によって作製した。
次に、配線基板パネル１をレーザー加工して絶縁層２１の個片外周部分にあたる箇所を除去し、コア基板１１を露出させた。このとき、レーザー走査パターン、走査回数、走査速度等を絶縁層２１の端部形状が所望の形状になる様に設定した。また、レーザー加工には、「ＥＳＩ社製レーザー加工装置」を用いた。次に、ダイシングブレード６２で配線基板パネル１を個片化した。これにより、図１７（ａ）および図１７（ｂ）に示すように本実施例によるパッケージ用基板を得た。
本実施例によるパッケージ用基板は、第四実施形態によるパッケージ用基板４００（図１０（ａ）参照）と同様に絶縁層２１の、平面形状において角部２２１が円弧形状を有している。さらに、本実施例によるパッケージ用基板は、第二実施形態によるパッケージ用基板２００（図６（ａ）参照）と同様に、絶縁層２１の断面形状の少なくとも一部（面取り部に該当する箇所）に曲率半径Ｒが形成されている。
このように、本実施例では、レーザー加工により絶縁層２１の端部の形状、つまり面取り形状を形成する。絶縁層２１の端部形状の加工にレーザーを用いることで、設計自由度が向上して形成可能な形状が増え、絶縁層２１の端部形状を所望の形状とすることができる。例えば、レーザー加工により、図１７（ａ）に示すように平面形状における絶縁層２１の角部が円弧状であることと、図１７（ｂ）に示すように絶縁層２１の断面形状の少なくとも一部が円弧形状であることを両立することができた。また、レーザー加工により、絶縁層の２１の端部を、例えば図３、図６、図９に示す面取り部２２，２３，２４のいずれの形状にも形成することができる。
（実施例４）
先ず、図１２に示す配線基板パネル１を実施例１と同様の工程によって作製した。
次に、実施例１と同様に、図１３に示す配線基板パネル１をレーザー加工により絶縁層２１の個片外周部分にあたる箇所を除去し、コア基板１１を露出させた。
次に、図１８に示すようにダイシング加工により絶縁層２１を面取り加工して、絶縁層２１の端部に面取り形状を形成した。このとき、ダイシングブレード６３は刃先形状が４５°、刃厚が０．５ｍｍのものを用いた。本実施例では、ダイシングブレード６３として「製品名：Ｒ０７−ＳＤ６００−ＢＢ２００、ディスコ社製」を用いた。ダイシングブレード６３の先端とコア基板１１との距離を１０μｍ以上３０μｍ以下に制御し、配線基板パネル１の表裏を加工した。また、配線基板パネル１の隣接するピースを一度に加工できるようダイシングブレード６３のブレード幅を調整し、削り幅Ｄが１００μｍ以上３００μｍ以下となる様に制御した。これにより絶縁層２１の端部において所望の構造を得た。本実施例では、絶縁層２１の端部を図２に示すパッケージ用基板１００の面取り部２２と同様の形状とした。
次に、実施例１と同様にダイシングブレード６２で配線基板パネル１を個片化し（図１５参照）、図１９に示す本実施例のパッケージ用基板を得た。
（比較例１）
先ず、図１２に示す配線基板パネル１を実施例１と同様に作製した。
次に、実施例１と同様に、図１３に示す様に配線基板パネル１をレーザー加工により絶縁層２１の個片外周部分にあたる箇所を除去し、コア基板１１を露出させた。
次に、ダイシングブレード６２で配線基板パネル１を個片化し、図２０に示すように本比較例のパッケージ用基板を得た。本比較例は、絶縁層２１の端部に面取り部を形成していない点で、上記実施例１から実施例４のパッケージ用基板と異なる。
（評価）
実施例１〜４及び比較例１のパッケージ用基板に対し温度サイクル試験を実施して、温度変化時のコア基板１１における割れの発生有無の評価を行った。
（温度サイクル試験）
実施例１〜４及び比較例１によるパッケージ用基板に、ＪＥＤＥＣ（ＪＥＳＤ２２Ａ１１３）規格ＭＳＬ ｌｅｖｅｌ３に準拠した前処理を実施し、ＪＥＤＥＣ規格（ＪＥＳＤ２２−Ａ１０４）に記載の温度サイクル試験コンディションＢ（−５５℃以上１２５℃以下）を１０００サイクル行った。温度サイクル試験後に実施例１〜４及び比較例１のパッケージ用基板の割れの発生有無を確認した。温度サイクル試験の結果として、コア基板１１を形成するガラスに割れが発生しなかった場合を「○」とし、コア基板１１を形成するガラスに割れが発生した場合を「×」とした。
（評価結果）
上記温度サイクル試験の評価結果を表１に示す。
Figure 2020149374
表１に示すように、実施例１〜４のパッケージ用基板は、温度サイクル試験を実施した結果が「○」となり、温度変化時においてコア基板１１を形成するガラスに割れが発生していないことを検証することができた。
一方、表１に示すように、比較例１のパッケージ用基板は、温度サイクル試験を実施した結果が「×」となり、温度変化時においてコア基板１１を形成するガラスに割れが発生することが確認された。
これにより、本発明にかかるパッケージ用基板およびその製造方法によれば、絶縁層２１の端部が面取りされていることで、温度変化時において絶縁層端部における応力集中を緩和して、コア基板１１の割れの発生を抑制できることを検証することができた。
このように、本発明によれば、コア基板が脆性材料で形成され、配線基板から個片化した後のパッケージ用基板に対して作製時や実装時及び使用時等において大きな温度変化や繰り返しの温度変化がかかった場合にも、コア基板の割れが発生せず、信頼性の高いパッケージ用基板を提供することができる。
以上、本発明の実施形態及び実施例を示したが、本発明は上記に限定されるものではなく、技術的思想を逸脱しない限り、パッケージ用基板としての用途を考慮し、要求されるその他の物性である剛性、強度、衝撃性等を向上する目的で、他の層や構造を任意に形成できることはいうまでもない。
また、以上、特定の例を用いて本発明を説明したが、これら説明によって発明を限定するものではない。本発明の説明を参照することにより、当業者には、開示された実施形態の種々の変形例とともに本発明の別の実施形態も明らかである。従って、特許請求の範囲は、本発明の範囲及び要旨に含まれるこれらの変形例又は実施形態も網羅すると解すべきである。
本発明は、主基板とＩＣチップとの間に介在するインターポーザ等のパッケージ用基板を備える半導体装置に利用可能である。
１、２ 配線基板パネル
１１ コア基板
２１ 絶縁層
２２、２３、２４ 面取り部
２２ａ 下側端部
２３ａ 上直線部
２３ｂ 平坦部
３１、３１１ 配線層
４１ 外層絶縁樹脂
５１ 貫通穴
６１、６２、６３ ダイシングブレード
１００、２００、３００、４００、５００ パッケージ用基板
１２１、２２１ 角部
１２２ 直線部
２１０ 第１部位
２１１ 第２部位

Claims (22)

  1. 脆性材料で形成されたコア基板と、
    前記コア基板の片面上又は両面上に形成された１又は複数の絶縁層と、
    前記絶縁層上及び／又は前記絶縁層内に形成された１又は複数の配線層と、
    を備え、
    前記コア基板は、前記絶縁層の外周部分より外側に露出し、
    前記絶縁層は、面取りされていること
    を特徴とするパッケージ用基板。
  2. 前記絶縁層の断面形状の少なくとも一部が円弧形状であること
    を特徴とする請求項１に記載のパッケージ用基板。
  3. 前記絶縁層の断面における前記円弧形状の曲率半径が、前記絶縁層の膜厚の１／２０以上であること
    を特徴とする請求項２に記載のパッケージ用基板。
  4. 前記絶縁層の断面形状が多段構造を有していること
    を特徴とする請求項１に記載のパッケージ用基板。
  5. 前記絶縁層の多段構造は、前記コア基板から見て１段目の厚みが５０μｍ以下であること
    を特徴とする請求項４に記載のパッケージ用基板。
  6. 前記絶縁層の平面形状における角部が円弧形状を有すること
    を特徴とする請求項１から５のいずれか１項に記載のパッケージ用基板。
  7. 前記配線層の内、少なくとも前記コア基板の表面に形成される配線層の厚みが１０μｍ以下となること
    を特徴とする請求項１から６のいずれか１項に記載のパッケージ用基板。
  8. 前記絶縁層において面取りされた領域を面取り部と定義した場合、
    前記絶縁層は、前記面取り部を含む第１部位および、当該第１部位と前記コア基板との間に位置する第２部位を有すること
    を特徴とする請求項１から請求項７のいずれか１項に記載のパッケージ用基板。
  9. 前記絶縁層において面取りされた領域を面取り部と定義した場合、
    前記面取り部は、前記絶縁層の平面形状における直線部に設けられていること
    を特徴とする請求項１から８のいずれか１項に記載のパッケージ用基板。
  10. 前記コア基板がガラスであること
    を特徴とする請求項１から９のいずれか１項に記載のパッケージ用基板。
  11. 脆性材料で形成されたコア基板と、前記コア基板の片面上又は両面上に形成された１又は複数の絶縁層と、前記絶縁層上及び／又は前記絶縁層内に形成された１又は複数の配線層と、を備え、前記コア基板は、前記絶縁層の外周部分より外側に露出しているパッケージ用基板に対して、
    前記絶縁層を面取りする工程を含むこと
    を特徴とするパッケージ用基板の製造方法。
  12. レーザー加工により前記絶縁層の端部の面取り形状を形成する工程を含むこと
    を特徴とする請求項１１に記載のパッケージ用基板の製造方法。
  13. ダイシングブレード加工により、前記絶縁層の端部の面取り形状を形成する工程を含むこと
    を特徴とする請求項１１に記載のパッケージ用基板の製造方法。
  14. 前記面取り形状が円弧形状であること
    を特徴とする請求項１１から１３のいずれか１項に記載のパッケージ用基板の製造方法。
  15. 前記絶縁層の断面における前記円弧形状の曲率半径を、前記絶縁層の膜厚の１／２０以上とする工程を含むこと
    を特徴とする請求項１４に記載のパッケージ用基板の製造方法。
  16. 前記絶縁層の端部を多段構造に形成する工程を含むこと
    を特徴とする請求項１１または１２に記載のパッケージ用基板の製造方法。
  17. 前記絶縁層として感光性樹脂を用いて、フォトリソグラフィにより複数の前記絶縁層の各層の樹脂形成面積を変更して前記絶縁層の端部を多段構造に形成する工程を含むこと
    を特徴とする請求項１１に記載のパッケージ用基板の製造方法。
  18. 前記絶縁層の多段構造において前記コア基板から見て１段目の厚みを５０μｍ以下とする工程を含むこと
    を特徴とする請求項１６または請求項１７に記載のパッケージ用基板の製造方法。
  19. 前記絶縁層の平面形状における角部を円弧形状に形成する工程を含むこと
    を特徴とする請求項１１または請求項１２に記載のパッケージ用基板の製造方法。
  20. 前記配線層の内、少なくとも前記コア基板の表面に形成される配線層の厚みを１０μｍ以下とする工程を含むこと
    を特徴とする請求項１１から１９のいずれか１項に記載のパッケージ用基板の製造方法。
  21. 前記絶縁層の面取り工程において、前記絶縁層の面取り体積を、前記絶縁層の面取り前の端辺から中心部に向かう平面方向の距離が前記絶縁層の厚み以下となる領域の体積の３０％以上とすること
    を特徴とする請求項１１から２０のいずれか１項に記載のパッケージ用基板の製造方法。
  22. ガラスを用いて前記コア基板を形成する工程を含むこと
    を特徴とする請求項１１から２１のいずれか１項に記載のパッケージ用基板の製造方法。
JP2020566481A 2019-01-16 2020-01-16 パッケージ用基板、およびその製造方法 Pending JPWO2020149374A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019005064 2019-01-16
JP2019005064 2019-01-16
PCT/JP2020/001351 WO2020149374A1 (ja) 2019-01-16 2020-01-16 パッケージ用基板、およびその製造方法

Publications (1)

Publication Number Publication Date
JPWO2020149374A1 true JPWO2020149374A1 (ja) 2021-12-02

Family

ID=71613066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020566481A Pending JPWO2020149374A1 (ja) 2019-01-16 2020-01-16 パッケージ用基板、およびその製造方法

Country Status (5)

Country Link
US (1) US20210351094A1 (ja)
EP (1) EP3913661A4 (ja)
JP (1) JPWO2020149374A1 (ja)
CN (1) CN113439331A (ja)
WO (1) WO2020149374A1 (ja)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4730426B2 (ja) * 2008-11-19 2011-07-20 ソニー株式会社 実装基板及び半導体モジュール
CN101894857B (zh) * 2010-02-08 2012-11-07 昆山维信诺显示技术有限公司 一种有机电致发光器件
JP5536682B2 (ja) * 2011-01-18 2014-07-02 日本特殊陶業株式会社 部品内蔵配線基板
EP3421232B1 (en) * 2011-05-13 2021-12-15 Nippon Electric Glass Co., Ltd. Method for processing a laminate
JP6146976B2 (ja) * 2012-09-24 2017-06-14 オリンパス株式会社 撮像装置、該撮像装置を備える内視鏡
WO2016098431A1 (ja) * 2014-12-18 2016-06-23 三菱電機株式会社 絶縁回路基板、パワーモジュールおよびパワーユニット
JP6642146B2 (ja) * 2015-03-31 2020-02-05 日立金属株式会社 窒化珪素系セラミックス集合基板及びその製造方法
JP2017073424A (ja) * 2015-10-05 2017-04-13 日本特殊陶業株式会社 配線基板及びその製造方法
EP3407379A4 (en) * 2016-01-22 2019-10-09 Toppan Printing Co., Ltd. SUBSTRATE FOR PACKAGING AND METHOD FOR PRODUCING THE SAID SUBSTRATE
JP6699969B2 (ja) * 2016-06-17 2020-05-27 日本特殊陶業株式会社 電子部品検査用の多層配線基板
JP7066970B2 (ja) * 2017-01-16 2022-05-16 凸版印刷株式会社 パッケージ用基板、およびその製造方法

Also Published As

Publication number Publication date
EP3913661A4 (en) 2022-03-30
WO2020149374A1 (ja) 2020-07-23
EP3913661A1 (en) 2021-11-24
CN113439331A (zh) 2021-09-24
US20210351094A1 (en) 2021-11-11

Similar Documents

Publication Publication Date Title
KR102550276B1 (ko) 배선 회로 기판, 반도체 장치, 배선 회로 기판의 제조 방법 및 반도체 장치의 제조 방법
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
US9380707B2 (en) Method of manufacturing wiring substrate
US20140041907A1 (en) Core substrate and printed circuit board using the same
JP2006295077A (ja) セラミック製チップ型電子部品とその製造方法
JP6891815B2 (ja) パッケージ用基板、およびその製造方法
US20150319842A1 (en) Circuit board and method for manufacturing the same
JP2013222745A (ja) 電子部品及びその製造方法
US20150062849A1 (en) Printed wiring board
CN102573278A (zh) 多层布线基板
TW200304346A (en) Wiring board and method for producing the same
JP2022078155A (ja) パッケージ用基板
JP2007067386A (ja) 二元化された内層構造を有する印刷回路基板
TW201630141A (zh) 晶片封裝
TWI770388B (zh) 內埋式面封裝基板及內埋元件封裝結構的製造方法
JP6805511B2 (ja) 配線基板、およびその製造方法
JP6517942B2 (ja) 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法
JPWO2020149374A1 (ja) パッケージ用基板、およびその製造方法
JP2015231005A (ja) 配線基板およびその製造方法
JP6724775B2 (ja) 配線基板の個片化方法及びパッケージ用基板
JP2016162973A (ja) 製造装置及び製造方法
JP2017220647A (ja) パッケージ用基板
TWI566330B (zh) 電子封裝結構之製法
JP2016143725A (ja) プリント配線板およびその製造方法
JP2013183002A (ja) 電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240418