JPWO2018199233A1 - 送信機、通信システム、送信機の制御方法及びプログラム - Google Patents
送信機、通信システム、送信機の制御方法及びプログラム Download PDFInfo
- Publication number
- JPWO2018199233A1 JPWO2018199233A1 JP2019514619A JP2019514619A JPWO2018199233A1 JP WO2018199233 A1 JPWO2018199233 A1 JP WO2018199233A1 JP 2019514619 A JP2019514619 A JP 2019514619A JP 2019514619 A JP2019514619 A JP 2019514619A JP WO2018199233 A1 JPWO2018199233 A1 JP WO2018199233A1
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- signal
- circuit
- distortion
- transmitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B1/0475—Circuits with means for limiting noise, interference or distortion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B1/0483—Transmitters with multiple parallel paths
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/36—Modulator circuits; Transmitter circuits
- H04L27/366—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
- H04L27/367—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
- H04L27/368—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion adaptive predistortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B2001/0408—Circuits with power amplifiers
- H04B2001/0433—Circuits with power amplifiers with linearisation using feedback
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/36—Modulator circuits; Transmitter circuits
- H04L27/366—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
- H04L27/367—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
Abstract
送信機は、同一の周波数帯域の複数の送信信号を送信増幅器を介して出力する送信回路と、前記複数の送信信号の歪みを補償するために用いられる歪補償係数を、前記送信回路にフィードバックする帰還回路とを備える。前記帰還回路は、前記複数の送信信号をそれぞれ異なる時間だけ遅延させる遅延回路と、前記遅延された複数の送信信号を合成して合成信号を生成する合成部と、前記複数の送信信号で共通のローカル信号を用いて前記合成信号の周波数を異なる周波数に変換し、前記周波数が変換された合成信号から、復調されたデジタル信号を生成する信号変換部と、前記復調されたデジタル信号に基づいて、前記歪補償係数を算出する歪補償計算部と、を備える。
Description
本発明は、送信機、通信システム、送信機の制御方法及びプログラムに関する。
近年の移動体通信システム等の無線通信システムの普及に伴い、送受信機の高性能化が求められている。特に送信機においては低消費電力および低歪化が求められている。送信増幅器の線形性と電力効率を両立させるための歪補償方法の一つとしてデジタルプリディストーション(Digital Pre−Distortion:DPD)方式が知られている。また高速データ通信を実現する一手段として複数のアンテナ、送受信回路を用いたMIMO(Multiple−Input Multiple−Output)伝送技術の適用が求められている。この場合、送信機は複数の送信系統を有することになる。
特許文献1には、関連する技術として、複数の送信系統を有するDPD方式の歪補償回路を搭載する送信機において、各送信系統の送信データと各送信系統のそれぞれに対応するフィードバック送信データとの誤差に応じて各送信系統の歪補償回路における逆特性の更新を行うことが開示されている。この処理により、送信機の各送信系統の出力における信号の歪みが補正され、かつ、送信機における回路規模が小さくなる。
特許文献1には、関連する技術として、複数の送信系統を有するDPD方式の歪補償回路を搭載する送信機において、各送信系統の送信データと各送信系統のそれぞれに対応するフィードバック送信データとの誤差に応じて各送信系統の歪補償回路における逆特性の更新を行うことが開示されている。この処理により、送信機の各送信系統の出力における信号の歪みが補正され、かつ、送信機における回路規模が小さくなる。
特許文献1に記載の技術を用いた場合、複数の送信系統の送信増幅器の出力信号の電力の一部を取り出して複数の送信系統の歪補償部にフィードバックして逆特性の更新を行う必要がある。各送信系統の送信増幅器の出力信号を互いに異なる周波数の中間周波信号に変換する際に、周波数の異なるローカル信号が必要になる。そのため、特許文献1に記載の技術を用いた場合、送信系統の数が増加すれば、ローカル信号を生成するローカル信号生成部の回路規模も増加し、その結果、送信機の回路規模が増大してしまう。
本発明の目的の一例は、上記の課題を解決することのできる送信機、通信システム、送信機の制御方法及びプログラムを提供することである。
本発明の実施態様に係る送信機は、同一の周波数帯域の複数の送信信号を送信増幅器を介して出力する送信回路と、前記複数の送信信号の歪みを補償するために用いられる歪補償係数を、前記送信回路にフィードバックする帰還回路と、を備える。前記帰還回路は、前記複数の送信信号をそれぞれ異なる時間だけ遅延させる遅延回路と、前記遅延された複数の送信信号を合成して合成信号を生成する合成部と、前記複数の送信信号で共通のローカル信号を用いて前記合成信号の周波数を異なる周波数に変換し、前記周波数が変換された合成信号から、復調されたデジタル信号を生成する信号変換部と、前記復調されたデジタル信号に基づいて、前記歪補償係数を算出する歪補償計算部と、を備える。
本発明の実施態様に係る通信システムは、上記の送信機と、上記の送信機が送信した送信信号を受信する受信機と、を備える。
本発明の実施態様に係る送信機の制御方法は、送信回路を備える送信機の制御方法であって、同一の周波数帯域の複数の送信信号を送信増幅器を介して前記送信回路から出力することと、前記複数の送信信号をそれぞれ異なる時間だけ遅延させることと、前記遅延された複数の送信信号を合成して合成信号を生成することと、前記複数の送信信号で共通のローカル信号を用いて前記合成信号の周波数を異なる周波数に変換することと、前記周波数が変換されたた合成信号から、復調されたデジタル信号を生成することと、前記復調されたデジタル信号に基づいて、前記複数の送信信号の歪みを補償するために用いられる歪補償係数を算出することと、前記歪補償係数を前記送信回路にフィードバックすることと、を含む。
本発明の実施態様に係るプログラムは、送信回路を備える送信機のコンピュータに、同一の周波数帯域の複数の送信信号を送信増幅器を介して前記送信回路から出力することと、前記複数の送信信号をそれぞれ異なる時間だけ遅延させることと、前記遅延された複数の送信信号を合成して合成信号を生成することと、前記複数の送信信号で共通のローカル信号を用いて前記合成信号の周波数を異なる周波数に変換することと、前記周波数が変換されたた合成信号から、復調されたデジタル信号を生成することと、前記復調されたデジタル信号に基づいて、前記複数の送信信号の歪みを補償するために用いられる歪補償係数を算出することと、前記歪補償係数を前記送信回路にフィードバックすることと、を実行させる。
本発明の実施形態によれば、回路規模を抑制することができる。
<第1の実施形態>
以下、図面を参照しながら実施形態について詳しく説明する。
本発明の第1の実施形態による送信機1の構成と処理とについて説明する。
以下、図面を参照しながら実施形態について詳しく説明する。
本発明の第1の実施形態による送信機1の構成と処理とについて説明する。
本発明の第1の実施形態による送信機1は、複数の送信系統を有し、各送信系統の後述する送信増幅器において増幅されたRF(Radio Frequency)信号をフィードバックして、主として送信増幅器において発生する信号の歪みを補償することができる送信機である。送信機1は、図1に示すように、送信回路10a1、10a2、・・・、10an、信号分岐部20a1、20a2、・・・、20an、帰還回路30、送信LO(ローカル)信号生成部40、および、帰還LO信号生成部50を備える。送信回路10a1、10a2、・・・、10anを総称して、送信回路10aと呼ぶ。信号分岐部20a1、20a2、・・・、20anを総称して、信号分岐部20aと呼ぶ。
送信回路10a1は、第1〜第nの複数の送信系統のうちの第1の送信系統の送信信号SG1をRF信号RF1に変換して送信する回路である。送信回路10a1は、歪補償部101a1と、直交変調器102a1と、DAC(Digital to Analog Converter)103a1と、周波数変換部104a1と、送信増幅器105a1と、を備える。
送信回路10a2は、第1〜第nの複数の送信系統のうちの第2の送信系統の送信信号SG2をRF信号RF2に変換して送信する回路である。送信回路10a2は、歪補償部101a2と、直交変調器102a2と、DAC103a2と、周波数変換部104a2と、送信増幅器105a2と、を備える。
送信回路10anは、第1〜第nの複数の送信系統のうちの第nの送信系統の送信信号SGnをRF信号RFnに変換して送信する回路である。送信回路10anは、歪補償部101anと、直交変調器102anと、DAC103anと、周波数変換部104anと、送信増幅器105anと、を備える。
歪補償部101a1、101a2、・・・、101anを総称して、歪補償部101aと呼ぶ。直交変調器102a1、102a2、・・・、102anを総称して、直交変調器102aと呼ぶ。DAC103a1、103a2、・・・、103anを総称して、DAC103aと呼ぶ。周波数変換部104a1、104a2、・・・、104anを総称して、周波数変換部104aと呼ぶ。送信増幅器105a1、105a2、・・・、105anを総称して、送信増幅器105aと呼ぶ。
歪補償部101aのそれぞれは、その歪補償部101aを含む送信回路10aが扱う系統の送信信号の電力に応じた歪補償係数に基づいて、入力信号に対して送信信号の歪みを抑制するような信号処理を行う。歪補償係数は、後述する歪補償計算部306から出力される歪補償係数である。歪補償部101aが行う具体的な信号処理の例は、ボルテラ級数、メモリ多項式、一般化メモリ多項式などの級数方式や級数方式と同等の演算をLUT(Look Up Table)を用いて行うLUT方式などの方式を使用する信号処理を含んでもよい。
例えば、歪補償部101aは、メモリ多項式に基づいて、信号処理を行う場合、「J. Kim and K. Konstantinou, “Digital predistortion of wideband signals based on power amplifier model with memory,”ELECTRONICS LETTERS, Vol. 37, no. 23, pp. 1417-1418, Nov 2001.」に記載されている技術を用いて演算することができる。例えば、歪補償部101aは、一般化メモリ多項式に基づいて、信号処理を行う場合、「D. R.Morgan, Z. Ma, J. Kim, M. G. Zierdt, and J. Pastalan, “A generalized memory polynomial model for digital predistortion of RF power amplifiers,” IEEE Trans. Signal Process., vol. 54, no. 10, pp. 3852-3860, Oct. 2006.」に記載されている技術を用いて演算することができる。
歪補償部101aのそれぞれは、信号処理された後の直交するI信号とQ信号(以下、「IQ信号」と記載)とを生成し、対応する直交変調器102a及び歪補償計算部306に出力する。
例えば、歪補償部101aは、メモリ多項式に基づいて、信号処理を行う場合、「J. Kim and K. Konstantinou, “Digital predistortion of wideband signals based on power amplifier model with memory,”ELECTRONICS LETTERS, Vol. 37, no. 23, pp. 1417-1418, Nov 2001.」に記載されている技術を用いて演算することができる。例えば、歪補償部101aは、一般化メモリ多項式に基づいて、信号処理を行う場合、「D. R.Morgan, Z. Ma, J. Kim, M. G. Zierdt, and J. Pastalan, “A generalized memory polynomial model for digital predistortion of RF power amplifiers,” IEEE Trans. Signal Process., vol. 54, no. 10, pp. 3852-3860, Oct. 2006.」に記載されている技術を用いて演算することができる。
歪補償部101aのそれぞれは、信号処理された後の直交するI信号とQ信号(以下、「IQ信号」と記載)とを生成し、対応する直交変調器102a及び歪補償計算部306に出力する。
直交変調器102aのそれぞれは、デジタル信号処理を行うことにより、歪補償部101aによって信号処理された後のIQ信号をデジタルIF(Intermediate Frequency)信号に変換する。直交変調器102aのそれぞれは、対応するDAC103aにデジタルIF信号を出力する。
DAC103aのそれぞれは、対応する直交変調器102aから受けたデジタルIF信号をD/A変換することにより、アナログIF信号を生成する。DAC103aのそれぞれは、対応する周波数変換部104aに生成したアナログIF信号を出力する。
このとき、送信LO信号生成部40は、送信LO信号を生成し、生成した送信LO信号を周波数変換部104aのそれぞれに出力している。ここで、送信LO信号は、予め定められた一定の周波数の信号であって、その周波数は、各送信機1から出力されるRF信号の中心周波数よりも低い周波数に設定される。
周波数変換部104のそれぞれは、送信LO信号生成部40から受けた送信LO信号を用いて、対応するDAC103aから受けたアナログIF信号を周波数変換することにより、RF信号を生成する。周波数変換部104aのそれぞれは、対応する送信増幅器105に生成したRF信号を出力する。
送信増幅器105aのそれぞれは、周波数変換部104aから受けたRF信号を増幅する。送信増幅器105aのそれぞれは、増幅した後のRF信号を受信機2へ送信する。このように、送信回路10aのそれぞれはRF信号を生成し、生成したRF信号を受信機2へ送信する。
信号分岐部20aのそれぞれは、例えば、方向性結合器などのカップラーである。信号分岐部20aのそれぞれは、その信号分岐部20aに対応する送信回路10aの送信増幅器105aが生成したRF信号の電力の一部をRF信号の振幅として分岐する。信号分岐部20aのそれぞれは、分岐したRF信号(以下、「分岐RF信号」と記載)を帰還回路30に出力する。
帰還回路30は、主に送信増幅器105aのそれぞれにおいて発生するRF信号の歪みを補償するために、送信増幅器105aが生成したRF信号の電力の一部に基づいて算出した歪補償係数を対応する歪補償部101aにフィードバックする回路である。帰還回路30は、図1に示すように、遅延回路301と、合成部302と、周波数変換部303(信号変換部の1つ)と、ADC(Analog to Digital Converter)304(信号変換部の1つ)と、直交復調部305(信号変換部の1つ)と、歪補償計算部306と、を備える。
遅延回路301は、第1〜第nの送信系統の信号分岐部20aから受けるRF信号の電力の一部のそれぞれを所望の遅延時間だけ遅延させる。遅延回路301は、遅延させたRF信号の電力の一部(以下、「遅延RF信号」と記載)のそれぞれを合成部302に出力する。ここでの所望の遅延時間とは、第1〜第nの送信系統ごとに異なる時間である。また、遅延回路301において、各遅延RF信号の遅延時間を短い順に並べたときの隣り合う遅延時間の差は、信号変調の所要時間に比べて充分に長い時間に設定される。具体的には、例えば、遅延RF信号の帯域幅が100MHzの信号の場合、遅延回路301において、各遅延RF信号の遅延時間を短い順に並べたときの隣り合う遅延時間の差は、帯域幅100MHzの逆数である10nsを10倍した100ns程度となるように設定される。このような隣り合う遅延時間の差を実現する遅延回路301としては、同軸ケーブルなどの伝送線路や、図2に示すような伝送線路を集中定数を用いてモデル化(ここでは、一例として伝送線路が無損失とみなせるものとしている)したパッシブ回路などにおいて、インダクタやコンデンサの値を調整した回路を用いてもよい。このような隣り合う遅延時間の差のそれぞれは、同一の値に設定されてもよい。
このように、遅延回路301が第1〜第nの送信系統から受けるRF信号の電力の一部のそれぞれについて所望の遅延時間だけ遅延させることにより、遅延RF信号同士の影響を低減することができ、後述の出力合成信号SGoutを後段で遅延RF信号ごとに分離することを可能にしている。
このように、遅延回路301が第1〜第nの送信系統から受けるRF信号の電力の一部のそれぞれについて所望の遅延時間だけ遅延させることにより、遅延RF信号同士の影響を低減することができ、後述の出力合成信号SGoutを後段で遅延RF信号ごとに分離することを可能にしている。
合成部302は、遅延回路301から各遅延RF信号を受ける。合成部302は、受けた各遅延RF信号を時間軸上で加算することにより、1つのRF信号RFsumを生成する。合成部302は、生成したRF信号RFsum(合成信号)を周波数変換部303に出力する。
このとき、帰還LO信号生成部50は、帰還LO信号を生成し、生成した帰還LO信号を周波数変換部303に出力している。ここで、帰還LO信号は、周波数変換部303が変調信号を生成する際に用いる信号である。
周波数変換部303は、合成部302からRF信号RFsumを受ける。また、周波数変換部303は、帰還LO信号生成部50から帰還LO信号を受ける。周波数変換部303は、帰還LO信号を用いてRF信号RFsumの周波数を変換することにより、合成IF信号を生成する。周波数変換部303は、生成した合成IF信号をADC304に出力する。
ADC304は、周波数変換部303から合成IF信号を受ける。ADC304は、受けた合成IF信号をデジタル信号に変換する。ADC304は、デジタル信号に変換した後の合成IF信号を直交復調器305に出力する。
直交復調部305は、デジタル信号に変換した後の合成IF信号をADC304から受ける。直交復調部305は、受けたデジタル信号に変換した後の合成IF信号をデジタルベースバンド信号に変換して、出力合成信号SGoutを生成する。直交復調部305は、出力合成信号SGoutを歪補償計算部306に出力する。
歪補償計算部306は、歪補償部101aのそれぞれから信号処理された後のIQ信号を受ける。また、歪補償計算部306は、直交復調部305から出力合成信号SGoutを受ける。
歪補償計算部306は、遅延回路301で設定した第1〜第nの送信系統に対応する遅延時間に基づいて、出力合成信号SGoutを第1〜第nの複数の送信系統のそれぞれに対応する各信号に分離する。
具体的には、例えば、歪補償計算部306は、遅延回路301が第1〜第nの送信系統の信号分岐部20aからRF信号の電力の一部を受けたタイミングを遅延回路301から取得する。歪補償計算部306は、取得したタイミングを基準に遅延回路301で設定した遅延時間ごとに出力合成信号SGoutを分割することによって、出力合成信号SGoutを第1〜第nの複数の送信系統のそれぞれに対応する各信号に分離する。
具体的には、例えば、歪補償計算部306は、遅延回路301が第1〜第nの送信系統の信号分岐部20aからRF信号の電力の一部を受けたタイミングを遅延回路301から取得する。歪補償計算部306は、取得したタイミングを基準に遅延回路301で設定した遅延時間ごとに出力合成信号SGoutを分割することによって、出力合成信号SGoutを第1〜第nの複数の送信系統のそれぞれに対応する各信号に分離する。
また、歪補償計算部306は、第1〜第nの複数の送信系統の送信増幅器105aのそれぞれにおける歪特性を抽出する。歪補償計算部306は、送信増幅器105aのそれぞれについて、抽出した歪特性を打ち消す逆特性を算出する。歪補償計算部306は、算出した逆特性を実現する補償パラメータ(すなわち歪補償係数)を歪補償部101aのそれぞれに出力する。なお、歪特性を打ち消す逆特性を実現する補償パラメータは、送信回路10aが出力することが予想されるさまざまな信号について予め実験やシミュレーションなどを行うことにより取得してもよい。歪補償計算部306は、歪特性と補償パラメータとの対応関係を記憶しておく。歪補償計算部306は、出力合成信号SGoutを分離した各信号について類似する信号を送信回路10aが出力することが予想されるさまざまな信号の中から特定する。そして、歪補償計算部306は、特定したそれぞれの信号について予め記憶した歪特性と補償パラメータとの対応関係から補償パラメータを特定し、特定した補償パラメータを歪補償部101aのそれぞれに出力する。
以下に、送信増幅器105aによる歪特性の抽出方法の一例を示す。
まず、送信増幅器105aのメモリ多項式、遅延回路301の遅延時間、合成部302の影響を含む式(1)によって示される計算モデルを用いて、直交復調器305が出力する出力合成信号のモデル化を行う。
まず、送信増幅器105aのメモリ多項式、遅延回路301の遅延時間、合成部302の影響を含む式(1)によって示される計算モデルを用いて、直交復調器305が出力する出力合成信号のモデル化を行う。
ここで、“Tdi”は、送信回路10ai(i=1〜nのいずれか)における信号の遅延時間を表す。“gi,τ,d”は、送信回路10ai(i=1〜nのいずれか)における送信増幅器105aの歪特性を示すパラメータを表す。“T”は、歪特性において設定されるタップの最大値を表す。“D”は、歪特性において設定される多項式の次数の最大値を表す。また、“x”は、複素表記された入力信号を表す。また、“d”と“τ”のそれぞれは変数を表す。
式(1)によって示される計算モデルを用いて、直交復調器305が出力する出力合成信号のモデル化を行うことは、本発明の実施形態による送信機1の特徴の1つである。式(1)を、iが1からnまでの総和を計算する計算モデルとすることにより、異なる遅延時間を有する複数の信号が混在する状態を表すことのできる計算モデルを実現している。
合成部302の出力するRF信号RFsumは、送信回路10aiのそれぞれ(すなわち、送信回路10aのそれぞれ)の送信増幅器105aの歪特性を示すパラメータgi,τ,dを加算することによって表される。
式(1)によって示される計算モデルを用いて、直交復調器305が出力する出力合成信号のモデル化を行うことは、本発明の実施形態による送信機1の特徴の1つである。式(1)を、iが1からnまでの総和を計算する計算モデルとすることにより、異なる遅延時間を有する複数の信号が混在する状態を表すことのできる計算モデルを実現している。
合成部302の出力するRF信号RFsumは、送信回路10aiのそれぞれ(すなわち、送信回路10aのそれぞれ)の送信増幅器105aの歪特性を示すパラメータgi,τ,dを加算することによって表される。
ここで、出力合成信号をモデル化したz(t)と直交復調器305の出力として実際に得られる出力合成信号SGoutとの誤差Eを式(2)に示すように定義する。
この誤差Eは、送信増幅器105aの歪特性のパラメータgi,τ,dと遅延時間Tdiとによって決まる値であり、それらの両方が最適値の場合に最小値をとる。したがって、誤差Eが最小になるパラメータgi,τ,dと遅延時間Tdiとを次の式(3)によって表される最適化計算によって算出することにより、最適なパラメータgi,τ,dと遅延時間Tdiとを同時に得ることができる。
上述のように、送信増幅器105aの歪特性のパラメータgi,τ,dが算出されれば、あとは例えば「D. Zhou and V. E. DeBrunner, “Novel Adaptive Nonlinear Predistorters Based on the Direct Learning Algorithm,” IEEE Trans. Signal Process., Vol. 55, no. 1, pp. 120-133, Jan 2007.」に記載されている歪補償のアルゴリズムなどを用いてその歪特性の逆特性である逆歪特性を算出することができる。
以上、本発明の第1の実施形態による送信機1について説明した。
本発明の第1の実施形態による送信機1は、複数の送信回路10aと帰還回路30と、を備える。複数の送信回路10aは、同一の周波数帯域の信号を生成する。帰還回路30は、複数の送信回路10aのそれぞれから送信増幅器105aを介して出力された送信増幅信号の電力の一部に基づいて算出した歪補償係数を、複数の送信回路10aのうち送信増幅信号を出力した送信回路10aにフィードバックし、複数の送信回路10aに対して共用される。帰還回路30は、遅延回路301と、合成部302と、信号変換部(周波数変換部303、ADC304、直交復調器305)と、歪補償計算部306と、を備える。遅延回路301は、送信増幅信号のそれぞれを異なる時間だけ遅延させる。合成部302は、遅延回路301が遅延させた信号のそれぞれを合成して合成信号を生成する。信号変換部は、合成部302が生成した合成信号を同一周波数の複数の送信系統で共通のローカル信号を用いて異なる周波数に変換し、変換した後の信号から復調されたデジタル信号を生成する。歪補償計算部306は、復調されたデジタル信号に基づいて、複数の送信回路10aの出力のそれぞれにおける信号の歪みを補償する際に用いる歪補償係数を算出する。
このような構成によれば、遅延回路301によって、各送信系統に対応する送信増幅信号が時間軸方向に分離され、合成部302によって1つの信号として合成された信号を後段の信号処理によって各送信系統に対応する信号に分離することができる。各送信系統に対応する信号に分離することができれば、各送信系統の歪みの補正量を算出することができる。
本発明の第1の実施形態による送信機1は、複数の送信回路10aと帰還回路30と、を備える。複数の送信回路10aは、同一の周波数帯域の信号を生成する。帰還回路30は、複数の送信回路10aのそれぞれから送信増幅器105aを介して出力された送信増幅信号の電力の一部に基づいて算出した歪補償係数を、複数の送信回路10aのうち送信増幅信号を出力した送信回路10aにフィードバックし、複数の送信回路10aに対して共用される。帰還回路30は、遅延回路301と、合成部302と、信号変換部(周波数変換部303、ADC304、直交復調器305)と、歪補償計算部306と、を備える。遅延回路301は、送信増幅信号のそれぞれを異なる時間だけ遅延させる。合成部302は、遅延回路301が遅延させた信号のそれぞれを合成して合成信号を生成する。信号変換部は、合成部302が生成した合成信号を同一周波数の複数の送信系統で共通のローカル信号を用いて異なる周波数に変換し、変換した後の信号から復調されたデジタル信号を生成する。歪補償計算部306は、復調されたデジタル信号に基づいて、複数の送信回路10aの出力のそれぞれにおける信号の歪みを補償する際に用いる歪補償係数を算出する。
このような構成によれば、遅延回路301によって、各送信系統に対応する送信増幅信号が時間軸方向に分離され、合成部302によって1つの信号として合成された信号を後段の信号処理によって各送信系統に対応する信号に分離することができる。各送信系統に対応する信号に分離することができれば、各送信系統の歪みの補正量を算出することができる。
このようにすれば、本発明の第1の実施形態による送信機1は、第1〜第nの複数の送信系統に共通の送信LO信号生成部40と帰還LO信号生成部50とを用いることができ、かつ、周波数帯域を広げることなく第1〜第nの複数の送信系統の送信増幅器105aの出力の歪みを補償することができる。その結果、帰還LO信号生成部の数やADC304の性能を抑えることができ、送信機1の回路規模を抑えることができ、低コスト化や低消費電力化を図ることができる。
送信機1において、送信回路10aにおける変調、及び、帰還回路30における復調は、スーパーヘテロダイン方式であってよい。送信機1において、送信回路10aにおける変調は、スーパーヘテロダイン方式であり、帰還回路30における復調は、ダイレクトコンバージョン方式であってもよい。送信機1において、送信回路10aにおける変調、及び、前記帰還回路における復調は、ダイレクトコンバージョン方式であってもよい。送信機1において、送信回路10aにおける変調は、ダイレクトコンバージョン方式であり、帰還回路30における復調は、スーパーヘテロダイン方式であってもよい。
このようにすれば、本発明の第1の実施形態による送信機1は、送信回路10aにおける変調、及び、帰還回路30における復調について、スーパーヘテロダイン方式とダイレクトコンバージョン方式のさまざまな組み合わせに対応することができる。
<第2の実施形態>
次に、本発明の第2の実施形態による送信機1について説明する。
本発明の第1の実施形態による送信機1は、デジタルビームフォーミングの構成である。それに対して、本発明の第2の実施形態による送信機1は、アナログビームフォーミングの構成である。
本発明の第2の実施形態による送信機1は、図3に示すように、送信回路10、信号分岐部20a1、20a2、・・・、20an、帰還回路30、送信LO信号生成部40、および、帰還LO信号生成部50を備える。
次に、本発明の第2の実施形態による送信機1について説明する。
本発明の第1の実施形態による送信機1は、デジタルビームフォーミングの構成である。それに対して、本発明の第2の実施形態による送信機1は、アナログビームフォーミングの構成である。
本発明の第2の実施形態による送信機1は、図3に示すように、送信回路10、信号分岐部20a1、20a2、・・・、20an、帰還回路30、送信LO信号生成部40、および、帰還LO信号生成部50を備える。
送信回路10は、送信信号SGを第1〜第nの複数の送信系統に対応するRF信号に変換して送信する回路である。送信回路10は、歪補償部101と、直交変調器102と、DAC(Digital to Analog Converter)103と、周波数変換部104と、送信増幅器105a1、105a2、・・・、105anと、振幅位相調整部106a1、106a2、・・・、106anと、を備える。振幅位相調整部106a1、106a2、・・・、106anを総称して、振幅位相調整部106aと呼ぶ。
振幅位相調整部106aのそれぞれは、周波数変換部104から出力されたRF信号を受ける。振幅位相調整部106aのそれぞれは、受けたRF信号の振幅値と位相値を調整した後の調整後RF信号を出力する。振幅位相調整部106aのそれぞれによって調整される振幅値と位相値は、ビームフォーミングのビームパターンに応じて決定される。振幅位相調整部106aのそれぞれは、例えば、VGA(Variable Gain Amplifier)や位相シフタなどのアナログ回路によって構成される。
帰還回路30は、図3に示すように、遅延回路301と、合成部302と、周波数変換部303(信号変換部の1つ)と、ADC304(信号変換部の1つ)と、直交復調部305(信号変換部の1つ)と、歪補償計算部306と、を備える。
第1の実施形態による歪補償計算部306は、本発明の第1の実施形態による歪補償計算部306と同様の方法によってすべての送信増幅器105aの歪特性の抽出を行われた状態で、合成部302の出力信号と、歪補償部101の出力信号とを受ける。歪補償計算部306は、これらの出力信号に基づいて歪特性を算出する遅延推定及び歪特性一括計算部3061と、算出した歪特性を平均化した平均歪特性を算出する平均的逆歪計算部3062とを備える。この歪特性を平均化した平均歪特性を算出することにより、歪特性の数を低減することができる。歪補償計算部306は、算出した平均歪特性の逆歪特性のパラメータを算出して歪補償部101に出力する。
本発明の第2の実施形態による送信回路10は、アナログビームフォーミングの送信回路の一例にすぎない。本発明の別の実施形態による送信回路10は、他の構成によるアナログビームフォーミングの送信回路であってよい。
本発明の別の実施形態による送信回路10は、アナログ・デジタルハイブリッドビームフィーミングの送信回路であってよい。その場合、送信系統が3つ以上である場合の歪補償部の数は、2つ以上で送信系統の数以下のいずれかとなり、それに対応して、歪補償計算部306が生成する平均歪特性とその逆歪特性との組み合わせの数も、歪補償部の数と同数になる。
第1の実施形態による歪補償計算部306は、本発明の第1の実施形態による歪補償計算部306と同様の方法によってすべての送信増幅器105aの歪特性の抽出を行われた状態で、合成部302の出力信号と、歪補償部101の出力信号とを受ける。歪補償計算部306は、これらの出力信号に基づいて歪特性を算出する遅延推定及び歪特性一括計算部3061と、算出した歪特性を平均化した平均歪特性を算出する平均的逆歪計算部3062とを備える。この歪特性を平均化した平均歪特性を算出することにより、歪特性の数を低減することができる。歪補償計算部306は、算出した平均歪特性の逆歪特性のパラメータを算出して歪補償部101に出力する。
本発明の第2の実施形態による送信回路10は、アナログビームフォーミングの送信回路の一例にすぎない。本発明の別の実施形態による送信回路10は、他の構成によるアナログビームフォーミングの送信回路であってよい。
本発明の別の実施形態による送信回路10は、アナログ・デジタルハイブリッドビームフィーミングの送信回路であってよい。その場合、送信系統が3つ以上である場合の歪補償部の数は、2つ以上で送信系統の数以下のいずれかとなり、それに対応して、歪補償計算部306が生成する平均歪特性とその逆歪特性との組み合わせの数も、歪補償部の数と同数になる。
以上、本発明の第2の実施形態による送信機1について説明した。
本発明の第2の実施形態による送信機1において、振幅位相調整部106aのそれぞれは、周波数変換部104から出力されたRF信号を受ける。振幅位相調整部106aのそれぞれは、受けたRF信号の振幅値と位相値を調整した後の調整後RF信号を出力する。第2の実施形態による歪補償計算部306は、本発明の第1の実施形態による歪補償計算部306と同様の方法によってすべての送信増幅器105aの歪特性の抽出を行った後、それらの歪特性を平均化した平均歪特性を算出する。歪補償計算部306は、算出した平均歪特性の逆歪特性のパラメータを算出して歪補償部101に出力する。
本発明の第2の実施形態による送信機1において、振幅位相調整部106aのそれぞれは、周波数変換部104から出力されたRF信号を受ける。振幅位相調整部106aのそれぞれは、受けたRF信号の振幅値と位相値を調整した後の調整後RF信号を出力する。第2の実施形態による歪補償計算部306は、本発明の第1の実施形態による歪補償計算部306と同様の方法によってすべての送信増幅器105aの歪特性の抽出を行った後、それらの歪特性を平均化した平均歪特性を算出する。歪補償計算部306は、算出した平均歪特性の逆歪特性のパラメータを算出して歪補償部101に出力する。
このようにすれば、本発明の第2の実施形態による送信機1の構成をアナログビームフォーミングの構成とすることができる。その結果、より多くの種類の送信機1について、第1〜第nの複数の送信系統に共通の送信LO信号生成部40と帰還LO信号生成部50とを用いることができ、かつ、周波数帯域を広げることなく第1〜第nの複数の送信系統の送信増幅器105aの出力の歪みを補償することができる。その結果、帰還LO信号生成部の数やADC304の性能を抑えることができ、送信機1の回路規模を抑えることができ、低コスト化や低消費電力化を図ることができる。
本発明の別の実施形態による歪補償計算部306は、歪特性、及び、逆歪特性を算出する際に、歪補償部101aの出力信号の代わりに入力信号SG1〜SGnを用いてもよい。また、本発明の別の実施形態による歪補償計算部306は、歪特性、及び、逆歪特性を算出する際に、歪補償部101aの出力信号と入力信号SG1〜SGnの両方を用いてもよい。
本発明の第1の実施形態による送信機1は、送信と帰還の両方においてスーパーヘテロダイン(IF)方式を用いる。しかしながら、本発明の実施形態による送信機1は、送信と帰還の両方においてスーパーヘテロダイン(IF)方式を用いるものに限定されない。
具体的には、例えば、本発明の別の実施形態による送信機1は、図4に示すように、送信においてダイレクトコンバージョン(ゼロIF)方式を用い、帰還においてスーパーヘテロダイン方式を用いてもよい。
また、例えば、本発明の別の実施形態による送信機1は、図5に示すように、送信と帰還の両方においてダイレクトコンバージョン方式を用いてもよい。
また、例えば、本発明の別の実施形態による送信機1は、図6に示すように、送信においてスーパーヘテロダイン方式を用い、帰還においてダイレクトコンバージョン方式を用いてもよい。
具体的には、例えば、本発明の別の実施形態による送信機1は、図4に示すように、送信においてダイレクトコンバージョン(ゼロIF)方式を用い、帰還においてスーパーヘテロダイン方式を用いてもよい。
また、例えば、本発明の別の実施形態による送信機1は、図5に示すように、送信と帰還の両方においてダイレクトコンバージョン方式を用いてもよい。
また、例えば、本発明の別の実施形態による送信機1は、図6に示すように、送信においてスーパーヘテロダイン方式を用い、帰還においてダイレクトコンバージョン方式を用いてもよい。
本発明の別の実施形態による帰還回路30は、図7に示すように、第1〜第nの複数の送信系統にそれぞれ対応する複数の周波数変換部303を備え、周波数変換部303、遅延回路301、合成部302、ADC304、直交復調器305、歪補償計算部306の順に信号処理を行ってもよい。
このようにすれば、帰還回路30において得られる出力合成信号SGoutは、本発明の第1の実施形態による帰還回路30において得られる出力合成信号SGoutと同様であるが、遅延回路301と合成部302に入力される信号がRF信号ではなくIF信号となる。その結果、送信機1としての設計が容易になる。
また、図7に示す帰還回路30の構成において、合成部302とADC304との間に、周波数変換部303をその周波数変換部303に帰還LO信号を供給する帰還LO信号生成部50が設けられてもよい。
また、図7の構成を含む上述の帰還回路30は、図4〜6で示した送信機1の帰還回路30の代わりに用いられてもよい。
このようにすれば、帰還回路30において得られる出力合成信号SGoutは、本発明の第1の実施形態による帰還回路30において得られる出力合成信号SGoutと同様であるが、遅延回路301と合成部302に入力される信号がRF信号ではなくIF信号となる。その結果、送信機1としての設計が容易になる。
また、図7に示す帰還回路30の構成において、合成部302とADC304との間に、周波数変換部303をその周波数変換部303に帰還LO信号を供給する帰還LO信号生成部50が設けられてもよい。
また、図7の構成を含む上述の帰還回路30は、図4〜6で示した送信機1の帰還回路30の代わりに用いられてもよい。
本発明の各実施形態による送信機1は、DAC103a、周波数変換部104a、送信増幅器105aの後段にイメージ成分の除去や帯域制限等のために、フィルタを備えていてもよい。
本発明の各実施形態による送信機1の構成は、FDD(Frequency Division Duplex)やTDD(Time Division Duplex)といった通信方式に依存しない。そのため、本発明の各実施形態による送信機1は、FDDとTDDのどちらの通信方式にも適用することができる。特に、本発明の各実施形態による送信機1をTDDの通信方式に適用した場合には、送信LO信号生成部40と帰還LO信号生成部50とを1つのローカル信号生成部で共用することができる。
また、本発明の第1、2の実施形態に記載の技術及び上記の本発明の別の実施形態に記載の技術を組み合わせたものも、本発明の実施形態に含まれる。
また、本発明の第1、2の実施形態に記載の技術及び上記の本発明の別の実施形態に記載の技術を組み合わせたものも、本発明の実施形態に含まれる。
次に、本発明の一つの実施形態による送信機1について説明する。
この送信機1は、図8に示すように、送信回路10aと、送信回路10aに共用の帰還回路30と、を備える。
送信回路10aは、複数の送信系統を構成し、同一の周波数帯域の信号を生成する。帰還回路30は、送信回路10aから送信増幅器を介して出力された送信信号の電力の一部に基づいて算出した歪補償係数を、送信回路10aのうち送信信号を出力した送信回路10aにフィードバックする。帰還回路30は、遅延回路301と、合成部302と、信号変換部(303、304、305)と、歪補償計算部306と、を備える。
遅延回路301は、送信信号のそれぞれを異なる時間だけ遅延させる。合成部302は、遅延回路301が遅延させた信号のそれぞれを合成して合成信号を生成する。信号変換部(303、304、305)は、合成部302が生成した合成信号を同一周波数の複数の送信系統で共通のローカル信号を用いて異なる周波数に変換し、変換した後の信号から復調されたデジタル信号を生成する。歪補償計算部306は、復調されたデジタル信号に基づいて、送信回路10aの出力のそれぞれにおける信号の歪みを補償する際に用いる歪補償係数を算出する。
この送信機1は、図8に示すように、送信回路10aと、送信回路10aに共用の帰還回路30と、を備える。
送信回路10aは、複数の送信系統を構成し、同一の周波数帯域の信号を生成する。帰還回路30は、送信回路10aから送信増幅器を介して出力された送信信号の電力の一部に基づいて算出した歪補償係数を、送信回路10aのうち送信信号を出力した送信回路10aにフィードバックする。帰還回路30は、遅延回路301と、合成部302と、信号変換部(303、304、305)と、歪補償計算部306と、を備える。
遅延回路301は、送信信号のそれぞれを異なる時間だけ遅延させる。合成部302は、遅延回路301が遅延させた信号のそれぞれを合成して合成信号を生成する。信号変換部(303、304、305)は、合成部302が生成した合成信号を同一周波数の複数の送信系統で共通のローカル信号を用いて異なる周波数に変換し、変換した後の信号から復調されたデジタル信号を生成する。歪補償計算部306は、復調されたデジタル信号に基づいて、送信回路10aの出力のそれぞれにおける信号の歪みを補償する際に用いる歪補償係数を算出する。
このようにすれば、送信機1は、回路規模を抑制することができる。
<その他の実施形態>
本発明の実施形態による送受信機について説明する。
図9は、本発明の別の実施形態による送受信機3の構成を示す図である。本発明の別の実施形態による送受信機3は、図9に示すように、1つの筐体11と、送信機1と、受信機2とを備える。送信機1は、上記の本発明の実施形態による送信機1のうちの何れか1つの送信機である。受信機2は、送信機1以外の通信機が送信した通信信号を受信する1つの受信機である。1つの送信機と1つの受信機2は、送受信機3が備える1つの筐体11内に納めされている。送受信機3は、この1つの筐体11内に納められた送信機1と受信機2とにより、自送受信機3以外の通信機と通信を行う。
本発明の実施形態による送受信機について説明する。
図9は、本発明の別の実施形態による送受信機3の構成を示す図である。本発明の別の実施形態による送受信機3は、図9に示すように、1つの筐体11と、送信機1と、受信機2とを備える。送信機1は、上記の本発明の実施形態による送信機1のうちの何れか1つの送信機である。受信機2は、送信機1以外の通信機が送信した通信信号を受信する1つの受信機である。1つの送信機と1つの受信機2は、送受信機3が備える1つの筐体11内に納めされている。送受信機3は、この1つの筐体11内に納められた送信機1と受信機2とにより、自送受信機3以外の通信機と通信を行う。
次に、本発明の別の実施形態による送信機1を含む通信システム4について説明する。
本発明の実施形態による通信システム4は、例えば、図10に示すように、送信機1と、受信機2と、を備える。送信機1は、上記本発明の実施形態による送信機1及びその変形の何れかである。受信機2は、上記本発明の実施形態による送信機1が送信する送信信号を受信する受信部を備える受信機である。この場合、複数の送信系統を有し、各送信系統の出力におけるRF信号の周波数帯域が同一である送信機1において、回路規模を低減することができる。
本発明の実施形態による通信システム4は、例えば、図10に示すように、送信機1と、受信機2と、を備える。送信機1は、上記本発明の実施形態による送信機1及びその変形の何れかである。受信機2は、上記本発明の実施形態による送信機1が送信する送信信号を受信する受信部を備える受信機である。この場合、複数の送信系統を有し、各送信系統の出力におけるRF信号の周波数帯域が同一である送信機1において、回路規模を低減することができる。
本発明の実施形態による通信システム4は、例えば、図11に示すように、送受信機3と、送信機1及び受信機2のうちの少なくとも一方と、を備えてもよい。
送受信機3は、上記本発明の別の実施形態による送受信機3及びその変形の何れかである。送信機1は、送受信機3に通信信号を送信する通信機である。受信機2は、送受信機3が送信した送信増幅信号を受信する通信機である。送信機1が送受信機3に通信信号を送信する場合には、複数の送信系統を有し、各送信系統の出力におけるRF信号の周波数帯域が同一である送信機1において、回路規模を低減することができる。送受信機3が受信機2に送信増幅信号を送信する場合には、送受信機3が備える複数の送信系統を有し、各送信系統の出力におけるRF信号の周波数帯域が同一である送信機1において、回路規模を低減することができる。
送受信機3は、上記本発明の別の実施形態による送受信機3及びその変形の何れかである。送信機1は、送受信機3に通信信号を送信する通信機である。受信機2は、送受信機3が送信した送信増幅信号を受信する通信機である。送信機1が送受信機3に通信信号を送信する場合には、複数の送信系統を有し、各送信系統の出力におけるRF信号の周波数帯域が同一である送信機1において、回路規模を低減することができる。送受信機3が受信機2に送信増幅信号を送信する場合には、送受信機3が備える複数の送信系統を有し、各送信系統の出力におけるRF信号の周波数帯域が同一である送信機1において、回路規模を低減することができる。
本発明の実施形態における処理は、適切な処理が行われる範囲において、処理の順番が入れ替わってもよい。
本発明の実施形態における記憶部や記憶装置(レジスタ、ラッチを含む)のそれぞれは、適切な情報の送受信が行われる範囲においてどこに備えられていてもよい。記憶部や記憶装置のそれぞれは、適切な情報の送受信が行われる範囲において複数存在しデータを分散して記憶していてもよい。
本発明の実施形態について説明したが、上述の通信システム4、送信機1、受信機2、送受信機3、その他の制御装置は内部に、コンピュータシステムを有していてもよい。そして、上述した処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。コンピュータの具体例を以下に示す。
図12は、少なくとも1つの実施形態に係るコンピュータの構成を示す概略ブロック図である。コンピュータ5は、図12に示すように、CPU6、メインメモリ7、ストレージ8、インターフェース9を備える。
例えば、上述の通信システム4、送信機1、受信機2、送受信機3、その他の制御装置のそれぞれは、コンピュータ5に実装される。そして、上述した各処理部の動作は、プログラムの形式でストレージ8に記憶されている。CPU6は、プログラムをストレージ8から読み出してメインメモリ7に展開し、そのプログラムに従って上記処理を実行する。また、CPU6は、プログラムに従って、上述した各記憶部に対応する記憶領域をメインメモリ7に確保する。
図12は、少なくとも1つの実施形態に係るコンピュータの構成を示す概略ブロック図である。コンピュータ5は、図12に示すように、CPU6、メインメモリ7、ストレージ8、インターフェース9を備える。
例えば、上述の通信システム4、送信機1、受信機2、送受信機3、その他の制御装置のそれぞれは、コンピュータ5に実装される。そして、上述した各処理部の動作は、プログラムの形式でストレージ8に記憶されている。CPU6は、プログラムをストレージ8から読み出してメインメモリ7に展開し、そのプログラムに従って上記処理を実行する。また、CPU6は、プログラムに従って、上述した各記憶部に対応する記憶領域をメインメモリ7に確保する。
ストレージ8の具体例は、HDD(Hard Disk Drive)、SSD(Solid State Drive)、磁気ディスク、光磁気ディスク、CD−ROM(Compact Disc Read Only Memory)、DVD−ROM(Digital Versatile Disc Read Only Memory)、半導体メモリを含んでもよい。ストレージ8は、コンピュータ5のバスに直接接続された内部メディアであってもよいし、インターフェース9または通信回線を介してコンピュータ5に接続される外部メディアであってもよい。また、このプログラムが通信回線によってコンピュータ5に配信される場合、配信を受けたコンピュータ5が当該プログラムをメインメモリ7に展開し、上記処理を実行してもよい。少なくとも1つの実施形態において、ストレージ8は、一時的でない有形の記憶媒体である。
上記プログラムは、前述した機能の一部を実現してもよい。さらに、上記プログラムは、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるファイル、いわゆる差分ファイル(差分プログラム)であってもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例であり、発明の範囲を限定しない。これらの実施形態は、発明の要旨を逸脱しない範囲で、種々の追加、種々の省略、種々の置き換え、種々の変更を行ってよい。
上記の実施形態の一部または全部は、以下の付記のようにも記載されうるが、以下には限られない。
(付記1)
同一の周波数帯域の複数の送信信号を送信増幅器を介して出力する送信回路と、
前記複数の送信信号の歪みを補償するために用いられる歪補償係数を、前記送信回路にフィードバックする帰還回路と、
を備え、
前記帰還回路は、
前記複数の送信信号をそれぞれ異なる時間だけ遅延させる遅延回路と、
前記遅延された複数の送信信号を合成して合成信号を生成する合成部と、
前記複数の送信信号で共通のローカル信号を用いて前記合成信号の周波数を異なる周波数に変換し、前記周波数が変換された合成信号から、復調されたデジタル信号を生成する信号変換部と、
前記復調されたデジタル信号に基づいて、前記歪補償係数を算出する歪補償計算部と、
を備える送信機。
同一の周波数帯域の複数の送信信号を送信増幅器を介して出力する送信回路と、
前記複数の送信信号の歪みを補償するために用いられる歪補償係数を、前記送信回路にフィードバックする帰還回路と、
を備え、
前記帰還回路は、
前記複数の送信信号をそれぞれ異なる時間だけ遅延させる遅延回路と、
前記遅延された複数の送信信号を合成して合成信号を生成する合成部と、
前記複数の送信信号で共通のローカル信号を用いて前記合成信号の周波数を異なる周波数に変換し、前記周波数が変換された合成信号から、復調されたデジタル信号を生成する信号変換部と、
前記復調されたデジタル信号に基づいて、前記歪補償係数を算出する歪補償計算部と、
を備える送信機。
(付記2)
前記遅延回路は、前記複数の送信信号を、前記複数の送信信号の帯域幅の逆数が示す時間よりも長い時間であって、それぞれ異なる時間だけ遅延させる、
付記1に記載の送信機。
前記遅延回路は、前記複数の送信信号を、前記複数の送信信号の帯域幅の逆数が示す時間よりも長い時間であって、それぞれ異なる時間だけ遅延させる、
付記1に記載の送信機。
(付記3)
前記遅延回路は、前記複数の送信信号を、前記複数の送信信号の遅延時間を短い順に並べたときの隣り合う遅延時間の差のそれぞれが同一になるように遅延させる、
付記1または付記2に記載の送信機。
前記遅延回路は、前記複数の送信信号を、前記複数の送信信号の遅延時間を短い順に並べたときの隣り合う遅延時間の差のそれぞれが同一になるように遅延させる、
付記1または付記2に記載の送信機。
(付記4)
前記送信回路における変調は、スーパーヘテロダイン方式またはダイレクトコンバージョン方式であり、
前記帰還回路における復調は、前記スーパーヘテロダイン方式または前記ダイレクトコンバージョン方式である、
付記1から付記3の何れか一項に記載の送信機。
前記送信回路における変調は、スーパーヘテロダイン方式またはダイレクトコンバージョン方式であり、
前記帰還回路における復調は、前記スーパーヘテロダイン方式または前記ダイレクトコンバージョン方式である、
付記1から付記3の何れか一項に記載の送信機。
(付記5)
前記帰還回路における復調は、前記送信回路における変調が前記スーパーヘテロダイン方式である場合には前記ダイレクトコンバージョン方式であり、
前記帰還回路における復調は、前記送信回路における変調が前記ダイレクトコンバージョン方式である場合には前記スーパーヘテロダイン方式である、
付記4に記載の送信機。
前記帰還回路における復調は、前記送信回路における変調が前記スーパーヘテロダイン方式である場合には前記ダイレクトコンバージョン方式であり、
前記帰還回路における復調は、前記送信回路における変調が前記ダイレクトコンバージョン方式である場合には前記スーパーヘテロダイン方式である、
付記4に記載の送信機。
(付記6)
前記帰還回路における復調は、前記送信回路における変調が前記スーパーヘテロダイン方式である場合には前記スーパーヘテロダイン方式であり、
前記帰還回路における復調は、前記送信回路における変調が前記ダイレクトコンバージョン方式である場合には前記ダイレクトコンバージョン方式である、
付記4に記載の送信機。
前記帰還回路における復調は、前記送信回路における変調が前記スーパーヘテロダイン方式である場合には前記スーパーヘテロダイン方式であり、
前記帰還回路における復調は、前記送信回路における変調が前記ダイレクトコンバージョン方式である場合には前記ダイレクトコンバージョン方式である、
付記4に記載の送信機。
(付記7)
前記送信回路は、
入力信号に対して前記複数の送信信号の歪みを抑制するための信号処理を行う歪補償部と、
それぞれが、対応する送信信号の振幅と位相とを調整し、前記振幅と位相とが調整された送信信号を出力する複数の振幅位相調整部と、
それぞれが、対応する振幅位相調整部から出力された前記振幅と位相とが調整された送信信号を増幅する複数の送信増幅器と、
を備え、
前記歪補償計算部は、
前記複数の送信増幅器の歪特性の平均値を算出し、前記算出された平均値に基づいて算出した逆歪特性のパラメータを前記歪補償部に出力する、
付記1から付記6の何れか一項に記載の送信機。
前記送信回路は、
入力信号に対して前記複数の送信信号の歪みを抑制するための信号処理を行う歪補償部と、
それぞれが、対応する送信信号の振幅と位相とを調整し、前記振幅と位相とが調整された送信信号を出力する複数の振幅位相調整部と、
それぞれが、対応する振幅位相調整部から出力された前記振幅と位相とが調整された送信信号を増幅する複数の送信増幅器と、
を備え、
前記歪補償計算部は、
前記複数の送信増幅器の歪特性の平均値を算出し、前記算出された平均値に基づいて算出した逆歪特性のパラメータを前記歪補償部に出力する、
付記1から付記6の何れか一項に記載の送信機。
(付記8)
前記送信回路の数が3つ以上であり、
前記歪補償部の数は、2つ以上であり、かつ、前記複数の送信信号の数以下である
付記7に記載の送信機。
前記送信回路の数が3つ以上であり、
前記歪補償部の数は、2つ以上であり、かつ、前記複数の送信信号の数以下である
付記7に記載の送信機。
(付記9)
付記1から付記8の何れか一項に記載の送信機と、
前記送信機が送信した送信信号を受信する受信機と、
を備える通信システム。
付記1から付記8の何れか一項に記載の送信機と、
前記送信機が送信した送信信号を受信する受信機と、
を備える通信システム。
(付記10)
送信回路を備える送信機の制御方法であって、
同一の周波数帯域の複数の送信信号を送信増幅器を介して前記送信回路から出力することと、
前記複数の送信信号をそれぞれ異なる時間だけ遅延させることと、
前記遅延された複数の送信信号を合成して合成信号を生成することと、
前記複数の送信信号で共通のローカル信号を用いて前記合成信号の周波数を異なる周波数に変換することと、
前記周波数が変換されたた合成信号から、復調されたデジタル信号を生成することと、
前記復調されたデジタル信号に基づいて、前記複数の送信信号の歪みを補償するために用いられる歪補償係数を算出することと、
前記歪補償係数を前記送信回路にフィードバックすることと、
を含む送信機の制御方法。
送信回路を備える送信機の制御方法であって、
同一の周波数帯域の複数の送信信号を送信増幅器を介して前記送信回路から出力することと、
前記複数の送信信号をそれぞれ異なる時間だけ遅延させることと、
前記遅延された複数の送信信号を合成して合成信号を生成することと、
前記複数の送信信号で共通のローカル信号を用いて前記合成信号の周波数を異なる周波数に変換することと、
前記周波数が変換されたた合成信号から、復調されたデジタル信号を生成することと、
前記復調されたデジタル信号に基づいて、前記複数の送信信号の歪みを補償するために用いられる歪補償係数を算出することと、
前記歪補償係数を前記送信回路にフィードバックすることと、
を含む送信機の制御方法。
(付記11)
送信回路を備える送信機のコンピュータに、
同一の周波数帯域の複数の送信信号を送信増幅器を介して前記送信回路から出力することと、
前記複数の送信信号をそれぞれ異なる時間だけ遅延させることと、
前記遅延された複数の送信信号を合成して合成信号を生成することと、
前記複数の送信信号で共通のローカル信号を用いて前記合成信号の周波数を異なる周波数に変換することと、
前記周波数が変換されたた合成信号から、復調されたデジタル信号を生成することと、
前記復調されたデジタル信号に基づいて、前記複数の送信信号の歪みを補償するために用いられる歪補償係数を算出することと、
前記歪補償係数を前記送信回路にフィードバックすることと、
を実行させるプログラム。
送信回路を備える送信機のコンピュータに、
同一の周波数帯域の複数の送信信号を送信増幅器を介して前記送信回路から出力することと、
前記複数の送信信号をそれぞれ異なる時間だけ遅延させることと、
前記遅延された複数の送信信号を合成して合成信号を生成することと、
前記複数の送信信号で共通のローカル信号を用いて前記合成信号の周波数を異なる周波数に変換することと、
前記周波数が変換されたた合成信号から、復調されたデジタル信号を生成することと、
前記復調されたデジタル信号に基づいて、前記複数の送信信号の歪みを補償するために用いられる歪補償係数を算出することと、
前記歪補償係数を前記送信回路にフィードバックすることと、
を実行させるプログラム。
この出願は、2017年4月27日に出願された日本国特願2017−088950を基礎とする優先権を主張し、その開示の全てをここに取り込む。
本発明は、送信システム、通信端末装置及び送信方法に適用してもよい。
1・・・送信機
2・・・受信機
3・・・送受信機
4・・・通信システム
5・・・コンピュータ
6・・・CPU
7・・・メインメモリ
8・・・ストレージ
9・・・インターフェース
10a、10a1、10a2、10an・・・送信回路
11・・・筐体
20a、20a1、20a2、20an・・・信号分岐部
30・・・帰還回路
40・・・送信LO信号生成部
50・・・帰還LO信号生成部
101a、101a1、101a2、101an・・・歪補償部
102a、102a1、102a2、102an・・・直交変調器
103a、103a1、103a2、103an・・・DAC(Digital to Analog Converter)
104a、104a1、104a2、104an・・・周波数変換部
105a、105a1、105a2、105an・・・送信増幅器
301・・・遅延回路
302・・・合成部
303・・・周波数変換部
304・・・ADC(Analog to Digital Converter)
305・・・直交復調器
306・・・歪補償計算部
2・・・受信機
3・・・送受信機
4・・・通信システム
5・・・コンピュータ
6・・・CPU
7・・・メインメモリ
8・・・ストレージ
9・・・インターフェース
10a、10a1、10a2、10an・・・送信回路
11・・・筐体
20a、20a1、20a2、20an・・・信号分岐部
30・・・帰還回路
40・・・送信LO信号生成部
50・・・帰還LO信号生成部
101a、101a1、101a2、101an・・・歪補償部
102a、102a1、102a2、102an・・・直交変調器
103a、103a1、103a2、103an・・・DAC(Digital to Analog Converter)
104a、104a1、104a2、104an・・・周波数変換部
105a、105a1、105a2、105an・・・送信増幅器
301・・・遅延回路
302・・・合成部
303・・・周波数変換部
304・・・ADC(Analog to Digital Converter)
305・・・直交復調器
306・・・歪補償計算部
Claims (11)
- 同一の周波数帯域の複数の送信信号を送信増幅器を介して出力する送信回路と、
前記複数の送信信号の歪みを補償するために用いられる歪補償係数を、前記送信回路にフィードバックする帰還回路と、
を備え、
前記帰還回路は、
前記複数の送信信号をそれぞれ異なる時間だけ遅延させる遅延回路と、
前記遅延された複数の送信信号を合成して合成信号を生成する合成部と、
前記複数の送信信号で共通のローカル信号を用いて前記合成信号の周波数を異なる周波数に変換し、前記周波数が変換された合成信号から、復調されたデジタル信号を生成する信号変換部と、
前記復調されたデジタル信号に基づいて、前記歪補償係数を算出する歪補償計算部と、
を備える送信機。 - 前記遅延回路は、前記複数の送信信号を、前記複数の送信信号の帯域幅の逆数が示す時間よりも長い時間であって、それぞれ異なる時間だけ遅延させる、
請求項1に記載の送信機。 - 前記遅延回路は、前記複数の送信信号を、前記複数の送信信号の遅延時間を短い順に並べたときの隣り合う遅延時間の差のそれぞれが同一になるように遅延させる、
請求項1または請求項2に記載の送信機。 - 前記送信回路における変調は、スーパーヘテロダイン方式またはダイレクトコンバージョン方式であり、
前記帰還回路における復調は、前記スーパーヘテロダイン方式または前記ダイレクトコンバージョン方式である、
請求項1から請求項3の何れか一項に記載の送信機。 - 前記帰還回路における復調は、前記送信回路における変調が前記スーパーヘテロダイン方式である場合には前記ダイレクトコンバージョン方式であり、
前記帰還回路における復調は、前記送信回路における変調が前記ダイレクトコンバージョン方式である場合には前記スーパーヘテロダイン方式である、
請求項4に記載の送信機。 - 前記帰還回路における復調は、前記送信回路における変調が前記スーパーヘテロダイン方式である場合には前記スーパーヘテロダイン方式であり、
前記帰還回路における復調は、前記送信回路における変調が前記ダイレクトコンバージョン方式である場合には前記ダイレクトコンバージョン方式である、
請求項4に記載の送信機。 - 前記送信回路は、
入力信号に対して前記複数の送信信号の歪みを抑制するための信号処理を行う歪補償部と、
それぞれが、対応する送信信号の振幅と位相とを調整し、前記振幅と位相とが調整された送信信号を出力する複数の振幅位相調整部と、
それぞれが、対応する振幅位相調整部から出力された前記振幅と位相とが調整された送信信号を増幅する複数の送信増幅器と、
を備え、
前記歪補償計算部は、
前記複数の送信増幅器の歪特性の平均値を算出し、前記算出された平均値に基づいて算出した逆歪特性のパラメータを前記歪補償部に出力する、
請求項1から請求項6の何れか一項に記載の送信機。 - 前記送信回路の数が3つ以上であり、
前記歪補償部の数は、2つ以上であり、かつ、前記複数の送信信号の数以下である
請求項7に記載の送信機。 - 請求項1から請求項8の何れか一項に記載の送信機と、
前記送信機が送信した送信信号を受信する受信機と、
を備える通信システム。 - 送信回路を備える送信機の制御方法であって、
同一の周波数帯域の複数の送信信号を送信増幅器を介して前記送信回路から出力することと、
前記複数の送信信号をそれぞれ異なる時間だけ遅延させることと、
前記遅延された複数の送信信号を合成して合成信号を生成することと、
前記複数の送信信号で共通のローカル信号を用いて前記合成信号の周波数を異なる周波数に変換することと、
前記周波数が変換されたた合成信号から、復調されたデジタル信号を生成することと、
前記復調されたデジタル信号に基づいて、前記複数の送信信号の歪みを補償するために用いられる歪補償係数を算出することと、
前記歪補償係数を前記送信回路にフィードバックすることと、
を含む送信機の制御方法。 - 送信回路を備える送信機のコンピュータに、
同一の周波数帯域の複数の送信信号を送信増幅器を介して前記送信回路から出力することと、
前記複数の送信信号をそれぞれ異なる時間だけ遅延させることと、
前記遅延された複数の送信信号を合成して合成信号を生成することと、
前記複数の送信信号で共通のローカル信号を用いて前記合成信号の周波数を異なる周波数に変換することと、
前記周波数が変換されたた合成信号から、復調されたデジタル信号を生成することと、
前記復調されたデジタル信号に基づいて、前記複数の送信信号の歪みを補償するために用いられる歪補償係数を算出することと、
前記歪補償係数を前記送信回路にフィードバックすることと、
を実行させるプログラム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017088950 | 2017-04-27 | ||
JP2017088950 | 2017-04-27 | ||
PCT/JP2018/016993 WO2018199233A1 (ja) | 2017-04-27 | 2018-04-26 | 送信機、通信システム、送信機の制御方法及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2018199233A1 true JPWO2018199233A1 (ja) | 2020-03-12 |
JP7081594B2 JP7081594B2 (ja) | 2022-06-07 |
Family
ID=63918550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019514619A Active JP7081594B2 (ja) | 2017-04-27 | 2018-04-26 | 送信機、通信システム、送信機の制御方法及びプログラム |
Country Status (3)
Country | Link |
---|---|
US (1) | US10749480B2 (ja) |
JP (1) | JP7081594B2 (ja) |
WO (1) | WO2018199233A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7087991B2 (ja) * | 2018-12-26 | 2022-06-21 | 富士通株式会社 | マルチアンテナ通信装置及び歪み補償方法 |
US10985951B2 (en) | 2019-03-15 | 2021-04-20 | The Research Foundation for the State University | Integrating Volterra series model and deep neural networks to equalize nonlinear power amplifiers |
CN111865228A (zh) * | 2019-04-30 | 2020-10-30 | 中兴通讯股份有限公司 | 一种信号失真预校正方法及装置、***及复合*** |
KR20210007277A (ko) * | 2019-07-10 | 2021-01-20 | 삼성전자주식회사 | 전력 증폭기의 비선형성을 보상하는 장치 및 방법 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010041470A (ja) * | 2008-08-06 | 2010-02-18 | Mitsubishi Electric Corp | 送信機及び送受信装置 |
JP2011019029A (ja) * | 2009-07-08 | 2011-01-27 | Mitsubishi Electric Corp | アレーアンテナ用送信機 |
US20110150130A1 (en) * | 2009-12-21 | 2011-06-23 | Peter Kenington | Active antenna array with modulator-based pre-distortion |
WO2015190016A1 (ja) * | 2014-06-11 | 2015-12-17 | 日本電気株式会社 | 送受信装置及び送受信方法 |
WO2016084650A1 (ja) * | 2014-11-25 | 2016-06-02 | 住友電気工業株式会社 | アクティブアンテナシステム |
JP2017046122A (ja) * | 2015-08-25 | 2017-03-02 | 住友電気工業株式会社 | 歪補償装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101433845B1 (ko) * | 2008-01-23 | 2014-08-27 | 삼성전자주식회사 | 다중 안테나 무선통신 시스템에서 피드백 경로를 공유하는디지털 선 왜곡 장치 및 방법 |
JP5696622B2 (ja) | 2011-08-26 | 2015-04-08 | 富士通株式会社 | 無線送信装置 |
US9124225B2 (en) * | 2013-09-04 | 2015-09-01 | Scintera Networks Llc | Dual power amplifier linearizer |
WO2017142124A1 (ko) * | 2016-02-15 | 2017-08-24 | 주식회사 쏠리드 | 디지털 전치 왜곡을 위한 피드백 경로를 공유하는 다중 경로 통신 장치 |
CN109314493B (zh) * | 2016-06-24 | 2022-05-13 | 瑞典爱立信有限公司 | 用于大规模mimo的发射机架构 |
US9923524B2 (en) * | 2016-07-20 | 2018-03-20 | Qualcomm Incorporated | Digital pre-distortion for multi-antenna systems |
JP6702443B2 (ja) * | 2017-02-08 | 2020-06-03 | 日本電気株式会社 | 送信機、通信システム、制御方法及びプログラム |
-
2018
- 2018-04-26 JP JP2019514619A patent/JP7081594B2/ja active Active
- 2018-04-26 WO PCT/JP2018/016993 patent/WO2018199233A1/ja active Application Filing
- 2018-04-26 US US16/607,538 patent/US10749480B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010041470A (ja) * | 2008-08-06 | 2010-02-18 | Mitsubishi Electric Corp | 送信機及び送受信装置 |
JP2011019029A (ja) * | 2009-07-08 | 2011-01-27 | Mitsubishi Electric Corp | アレーアンテナ用送信機 |
US20110150130A1 (en) * | 2009-12-21 | 2011-06-23 | Peter Kenington | Active antenna array with modulator-based pre-distortion |
WO2015190016A1 (ja) * | 2014-06-11 | 2015-12-17 | 日本電気株式会社 | 送受信装置及び送受信方法 |
WO2016084650A1 (ja) * | 2014-11-25 | 2016-06-02 | 住友電気工業株式会社 | アクティブアンテナシステム |
JP2017046122A (ja) * | 2015-08-25 | 2017-03-02 | 住友電気工業株式会社 | 歪補償装置 |
Also Published As
Publication number | Publication date |
---|---|
US10749480B2 (en) | 2020-08-18 |
US20200076379A1 (en) | 2020-03-05 |
WO2018199233A1 (ja) | 2018-11-01 |
JP7081594B2 (ja) | 2022-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7081594B2 (ja) | 送信機、通信システム、送信機の制御方法及びプログラム | |
US20150163079A1 (en) | Multi-band radio-frequency digital predistortion | |
CN105391459A (zh) | 用于数字预矫正的接收机 | |
JP4619827B2 (ja) | 歪補償装置 | |
US8855232B2 (en) | Transmission apparatus and transmission method | |
JP2008028509A (ja) | 送信電力増幅器とその制御方法及び無線通信装置 | |
US11075606B2 (en) | Power amplifier circuit and antenna device | |
US20150172081A1 (en) | Baseband envelope predistorter | |
US9124225B2 (en) | Dual power amplifier linearizer | |
CN109428610B (zh) | 反馈电路单元、rof无线发射机及消除非线性失真的方法 | |
US9853664B2 (en) | Radio frequency power amplification system, radio frequency power amplification method, transmitter, and base station | |
WO2016084650A1 (ja) | アクティブアンテナシステム | |
JPWO2013118367A1 (ja) | 送信機および送信方法 | |
US20140197885A1 (en) | Amplifying device, distortion compensating device, and amplifying method | |
JP6702443B2 (ja) | 送信機、通信システム、制御方法及びプログラム | |
US8576942B2 (en) | High efficiency transmitter | |
KR102497217B1 (ko) | 송신기의 비선형성을 보상하는 장치 및 방법 | |
JP5772557B2 (ja) | 増幅器 | |
US10700722B1 (en) | Frequency-segmented power amplifier | |
US20100097137A1 (en) | Lookup table generation method and related device for a predistorter | |
JP6056956B2 (ja) | 通信装置及びその歪み抑制方法 | |
US20150155837A1 (en) | Amplifier, transmitter, and amplification method | |
JP2006279633A (ja) | 歪み補償器及びその歪み補償方法 | |
US11689229B2 (en) | Wireless communication device and distortion compensation method | |
CN113346930A (zh) | 用于多天线***中的面向波束的前馈架构***及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210304 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220426 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220509 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7081594 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |