JPWO2018146579A1 - Photoelectric conversion element, imaging device, electronic device, and method for manufacturing photoelectric conversion element - Google Patents

Photoelectric conversion element, imaging device, electronic device, and method for manufacturing photoelectric conversion element Download PDF

Info

Publication number
JPWO2018146579A1
JPWO2018146579A1 JP2018566658A JP2018566658A JPWO2018146579A1 JP WO2018146579 A1 JPWO2018146579 A1 JP WO2018146579A1 JP 2018566658 A JP2018566658 A JP 2018566658A JP 2018566658 A JP2018566658 A JP 2018566658A JP WO2018146579 A1 JPWO2018146579 A1 JP WO2018146579A1
Authority
JP
Japan
Prior art keywords
layer
selenium
photoelectric conversion
sample
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2018566658A
Other languages
Japanese (ja)
Inventor
諒 山内
諒 山内
琢也 川田
琢也 川田
将志 太田
将志 太田
李甫 堅石
李甫 堅石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JPWO2018146579A1 publication Critical patent/JPWO2018146579A1/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/107Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier working in avalanche mode, e.g. avalanche photodiode

Abstract

膜剥がれ領域が少なく、均一な結晶セレンを有する光電変換素子を提供する。第1の電極(411)と、第2の電極(415)と、第1の電極(411)及び第2の電極(415)の間に設けられる光電変換層(413)とを有し、光電変換層(413)はセレン及び元素Xを有し、元素Xは銀又はビスマスから選ばれる一以上であり、光電変換層(413)は、セレンの原子数に対する元素Xの原子数の比(X/Se)が0.0010以上0.70以下の領域を有する光電変換素子とする。Provided is a photoelectric conversion element which has a small film peeling region and has uniform crystalline selenium. A first electrode (411), a second electrode (415), and a photoelectric conversion layer (413) provided between the first electrode (411) and the second electrode (415); The conversion layer (413) has selenium and the element X, and the element X is at least one selected from silver or bismuth. The photoelectric conversion layer (413) has a ratio (X / Se) is a photoelectric conversion element having a region of 0.0010 or more and 0.70 or less.

Description

本発明の一態様は、光電変換素子、撮像装置及び電子機器に関する。One embodiment of the present invention relates to a photoelectric conversion element, an imaging device, and an electronic device.

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物(コンポジション・オブ・マター)に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装置、蓄電装置、記憶装置、撮像装置、それらの動作方法、または、それらの製造方法、を一例として挙げることができる。Note that one embodiment of the present invention is not limited to the above technical field. The technical field of one embodiment of the present invention disclosed in this specification and the like relates to an object, a method, or a manufacturing method. Alternatively, one embodiment of the present invention relates to a process, a machine, a manufacturer, or a composition (composition of matter). Therefore, the technical field of one embodiment of the present invention disclosed in this specification more specifically includes a semiconductor device, a display device, a liquid crystal display device, a light-emitting device, a lighting device, a power storage device, a storage device, an imaging device, An operation method or a manufacturing method thereof can be given as an example.

なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、表示装置、撮像装置、電子機器は、半導体装置を有する場合がある。Note that a semiconductor device in this specification and the like refers to any device that can function by utilizing semiconductor characteristics. A transistor and a semiconductor circuit are one embodiment of a semiconductor device. Further, the storage device, the display device, the imaging device, and the electronic device sometimes include a semiconductor device.

近年、ハイビジョンを超えた高解像度のテレビ放送に用いる高解像度の映像を作り出す高解像度のカメラを実現するために、高解像度のCMOS(complementary metal oxide semiconductor)イメージセンサの要求が高まっている。高解像度化が進むに伴い、イメージセンサは高密度に集積化された画素アレイを要し、画素を高密度に集積化するには、画素一つあたりの面積を縮小しなければならない。In recent years, there has been an increasing demand for a high-resolution CMOS (complementary metal oxide semiconductor) image sensor in order to realize a high-resolution camera that produces high-resolution video used for high-resolution television broadcasting beyond high-definition television. As the resolution increases, an image sensor requires a pixel array integrated at a high density, and in order to integrate the pixels at a high density, the area per pixel must be reduced.

画素の面積を縮小する場合、当該画素が有する光電変換素子の受光部面積を縮小せざるを得なくなる。光電変換素子の受光部面積を縮小すると、光に対する感度が低下することから、低照度下での撮像が困難となる場合がある。When the area of a pixel is reduced, the area of the light receiving portion of the photoelectric conversion element included in the pixel has to be reduced. When the area of the light receiving portion of the photoelectric conversion element is reduced, the sensitivity to light is reduced, so that it may be difficult to perform imaging under low illuminance.

このような問題を解決するためには、アバランシェ現象による電荷増幅効果を利用する光電変換素子を用いることが有効である。特に光電変換素子の光電変換層に用いる材料として、高い吸光係数を有するセレンが着目されている。さらに、結晶セレンは可視光領域において広い波長領域で高い感度特性を有し、熱的に安定であるため、特に有用である(特許文献1、非特許文献1、非特許文献2)。In order to solve such a problem, it is effective to use a photoelectric conversion element utilizing a charge amplification effect by an avalanche phenomenon. In particular, selenium having a high extinction coefficient has attracted attention as a material used for a photoelectric conversion layer of a photoelectric conversion element. Further, crystalline selenium has high sensitivity characteristics in a wide wavelength region in the visible light region, and is particularly useful because it is thermally stable (Patent Document 1, Non-Patent Document 1, Non-Patent Document 2).

結晶セレンを用いた光電変換層の形成方法としては、非晶質セレンを基板に形成しその上に電極等の膜を形成してから、非晶質セレンを結晶化する方法が考えられる。しかし、熱処理により非晶質セレンが結晶化する際、膜剥がれ領域が発生する場合があり、均一で良質な結晶セレンが得られないという問題があった。その解決のために、適切な加熱方法や温度を選択することが提案されている(特許文献2)。As a method for forming a photoelectric conversion layer using crystalline selenium, a method of forming amorphous selenium on a substrate, forming a film such as an electrode thereon, and then crystallizing the amorphous selenium is considered. However, when the amorphous selenium is crystallized by the heat treatment, a film peeling region may be generated, and there is a problem that uniform and high-quality crystalline selenium cannot be obtained. To solve the problem, it has been proposed to select an appropriate heating method and temperature (Patent Document 2).

結晶セレンを用いた光電変換層を形成する方法として、テルル膜上に成膜した非晶質セレンを、熱処理により結晶化する方法が知られている(非特許文献3)。As a method of forming a photoelectric conversion layer using crystalline selenium, a method of crystallizing amorphous selenium formed on a tellurium film by heat treatment is known (Non-Patent Document 3).

また、基板上に形成された酸化物半導体薄膜を用いてトランジスタを構成する技術が注目されている。例えば、酸化物半導体を有するオフ電流が極めて低いトランジスタを画素回路に用いる構成の撮像装置が特許文献3に開示されている。In addition, a technique for forming a transistor using an oxide semiconductor thin film formed over a substrate has attracted attention. For example, Patent Document 3 discloses an imaging device in which a transistor including an oxide semiconductor and having extremely low off-state current is used for a pixel circuit.

特開2014−17440号公報JP 2014-17440 A 特開2014−216502号公報JP 2014-216502 A 特開2011−119711号公報JP 2011-119711 A

S.Imura et al.,“Low−Voltage−Operation Avalanche Photodiode Based on n−Gallium Oxide/p−Crystalline Selenium Heterojunction,”Appl.Phys.Lett.,104,24,pp.242101−1−242101−4,2014S. Imura et al. , "Low-Voltage-Operation Avalanche Photodiode Based on on-Gallium Oxide / p-Crystalline Selenium Heterojunction," Appl. Phys. Lett. , 104,24, pp. 242101-1-242101-4, 2014 S.Imura et al.,”High Sensitivity Image Sensor Overlaid with Thin−Film Crystalline−Selenium−based Heterojunction Photodiode,”International Electron Devices Meeting,pp.88−91,Dec.2014S. Imura et al. , "High Sensitivity Image Sensor Overlaid with Thin-Film Crystalline-Selenium-based Heterojunction Photodiode," International Electronics Departure. 88-91, Dec. 2014 T.Nakada,A.Kunioka:”Efficient ITO/Se Heterojunction Solar Cells”,Japanese Journal of Applied.Physics,1984,vol.23,No.8,pp.L587−L589T. Nakada, A .; Kunika: "Efficient ITO / Se Heterojunction Solar Cells", Japane Journal of Applied. Physics, 1984, vol. 23, no. 8, pp. L587-L589

イメージセンサを高解像度化するには、一画素あたりの面積を縮小する必要がある。画素面積の縮小は光電変換素子の受光部面積の縮小を伴うため、光感度が低下してしまう。特に低照度下での撮像においては、撮像データのS/N比が大幅に低下する場合がある。すなわち、従来の構成のイメージセンサでは、解像度と感度はトレードオフの関係にあるという課題がある。To increase the resolution of an image sensor, it is necessary to reduce the area per pixel. Since the reduction in the pixel area is accompanied by the reduction in the light receiving area of the photoelectric conversion element, the light sensitivity is reduced. In particular, in imaging under low illuminance, the S / N ratio of imaging data may be significantly reduced. That is, in the image sensor having the conventional configuration, there is a problem that the resolution and the sensitivity have a trade-off relationship.

上記課題に対しては、光感度の高いアバランシェ増倍効果を利用した光電変換素子を用いることが解決策の一つとなる。One solution to the above problem is to use a photoelectric conversion element utilizing an avalanche multiplication effect with high photosensitivity.

結晶セレンを光電変換層に用いる場合、非晶質セレンを熱処理により結晶化するとき、結晶化に伴うセレンの凝集により、膜剥がれ領域が発生する場合がある。膜剥がれ領域が存在すると、光電変換層の特性ばらつきの原因となりうる。また、高い解像度を有する撮像装置においては、画素一つあたりの面積が小さく光電変換素子が占める面積が小さいため、相対的に一つの光電変換素子から生じるばらつきの影響はより大きくなる。すなわち、これが各画素の光電変換素子にばらつきを生じ、撮像装置の撮像性能を低下させ問題となる。In the case where crystalline selenium is used for the photoelectric conversion layer, when amorphous selenium is crystallized by heat treatment, a film peeling region may be generated due to aggregation of selenium accompanying the crystallization. The presence of a film peeling region may cause variations in the characteristics of the photoelectric conversion layer. Further, in an imaging device having a high resolution, since the area per pixel is small and the area occupied by the photoelectric conversion element is small, the influence of variation caused by one photoelectric conversion element is relatively large. In other words, this causes a variation in the photoelectric conversion elements of each pixel, which causes a problem in that the imaging performance of the imaging device is reduced.

上記に鑑み、本発明の一態様では、光感度の高い光電変換素子を提供することを課題の一つとする。または、膜剥がれ領域が少ない、均一な結晶セレンを有する光電変換素子を提供することを課題の一つとする。または、特性ばらつきの少ない撮像装置を提供することを課題の一つとする。または、膜剥がれ領域が少ない、均一な結晶セレンを有する光電変換素子の製造方法を提供することを課題の一つとする。または、特性ばらつきの少ない撮像装置の製造方法を提供することを課題の一つとする。または、低照度下での撮像が容易な撮像装置を提供することを課題の一つとする。または、低消費電力の撮像装置を提供することを課題の一つとする。または、解像度の高い撮像装置を提供することを課題の一つとする。または、信頼性の高い撮像装置を提供することを課題の一つとする。または、新規な撮像装置を提供することを課題の一つとする。または、新規な撮像装置の製造方法を提供することを課題の一つとする。または、新規な半導体装置などを提供することを課題の一つとする。In view of the above, an object of one embodiment of the present invention is to provide a photoelectric conversion element with high photosensitivity. Another object is to provide a photoelectric conversion element having uniform crystalline selenium in which a film peeling region is small. Another object is to provide an imaging device with less variation in characteristics. Another object is to provide a method for manufacturing a photoelectric conversion element including uniform crystalline selenium, in which a film peeling region is small. Another object is to provide a method for manufacturing an imaging device with less variation in characteristics. Another object is to provide an imaging device which can easily perform imaging under low illuminance. Another object is to provide an imaging device with low power consumption. Another object is to provide an imaging device with high resolution. Another object is to provide a highly reliable imaging device. Another object is to provide a novel imaging device. Another object is to provide a novel method for manufacturing an imaging device. Another object is to provide a novel semiconductor device or the like.

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。Note that the description of these objects does not disturb the existence of other objects. Note that one embodiment of the present invention does not need to solve all of these problems. It should be noted that issues other than these are naturally evident from the description of the specification, drawings, claims, etc., and that other issues can be extracted from the description of the specifications, drawings, claims, etc. It is.

本発明の一態様は、第1の電極と、第2の電極と、第1の電極及び第2の電極の間に設けられる光電変換層とを有し、光電変換層はセレン及び元素Xを含み、元素Xは、銀、ビスマス、インジウム、スズ又はテルルから選ばれる一以上である光電変換素子である。One embodiment of the present invention includes a first electrode, a second electrode, and a photoelectric conversion layer provided between the first electrode and the second electrode, wherein the photoelectric conversion layer contains selenium and the element X. The element X is a photoelectric conversion element that is at least one selected from silver, bismuth, indium, tin, and tellurium.

前述の光電変換層において、セレンの原子数に対する元素Xの原子数の比(X/Se)が0.0010以上0.70以下の領域を有することが好ましい。In the above-described photoelectric conversion layer, it is preferable that a ratio of the number of atoms of the element X to the number of atoms of selenium (X / Se) be 0.0010 or more and 0.70 or less.

また、前述の光電変換素子において、前述の元素Xは銀又はビスマスのいずれか一以上であるとさらに好ましい。Further, in the above-mentioned photoelectric conversion element, it is more preferable that the above-mentioned element X is one or more of silver and bismuth.

本発明の一態様は、第1の電極と、第2の電極と、第1の電極と第2の電極との間に設けられる光電変換層と、を有し、光電変換層は、結晶セレン層と、非晶質セレン層との積層を有する光電変換素子である。One embodiment of the present invention includes a first electrode, a second electrode, and a photoelectric conversion layer provided between the first electrode and the second electrode, wherein the photoelectric conversion layer includes crystalline selenium. A photoelectric conversion element having a stack of a layer and an amorphous selenium layer.

本発明の一態様は、第1の電極と、第2の電極と、正孔注入阻止層と、光電変換層と、を有し、正孔注入阻止層は、第2の電極と光電変換層との間に設けられ、光電変換層は、第1の電極と正孔注入阻止層との間に設けられ、正孔注入阻止層と光電変換層は、互いに接する領域を有し、第2の電極は、透光性を有し、正孔注入阻止層は、インジウムおよびガリウムを含む酸化物を有し、光電変換層は、結晶セレン層と、非晶質セレン層との積層を有する光電変換素子である。One embodiment of the present invention includes a first electrode, a second electrode, a hole injection blocking layer, and a photoelectric conversion layer, wherein the hole injection blocking layer includes the second electrode and the photoelectric conversion layer. And the photoelectric conversion layer is provided between the first electrode and the hole injection blocking layer, the hole injection blocking layer and the photoelectric conversion layer have a region in contact with each other, The electrode has a light-transmitting property, the hole injection blocking layer has an oxide containing indium and gallium, and the photoelectric conversion layer has a stack of a crystalline selenium layer and an amorphous selenium layer. Element.

前述の光電変換層において、非晶質セレン層は、正孔注入阻止層と接する領域を有すると好ましい。In the above photoelectric conversion layer, the amorphous selenium layer preferably has a region in contact with the hole injection blocking layer.

また、前述の光電変換層において、結晶セレン層は、非晶質セレン層よりも膜厚が薄いと好ましい。In the above-described photoelectric conversion layer, the crystalline selenium layer is preferably thinner than the amorphous selenium layer.

また、前述の光電変換層において、正孔注入阻止層の厚さtnは、5nm以上20nm以下であると好ましい。In the above-described photoelectric conversion layer, the thickness tn of the hole injection blocking layer is preferably from 5 nm to 20 nm.

また、前述の光電変換層において、光電変換層と第1の電極との間に、銀およびセレンの合金層が設けられていると好ましい。In the above-described photoelectric conversion layer, an alloy layer of silver and selenium is preferably provided between the photoelectric conversion layer and the first electrode.

また、前述の光電変換層において、銀およびセレンの合金層と第1の電極との間に、結晶セレン層が設けられていると好ましい。In the above-described photoelectric conversion layer, a crystalline selenium layer is preferably provided between the silver and selenium alloy layer and the first electrode.

本発明の一態様は、前述の光電変換素子と、金属酸化物を半導体層に有するトランジスタと、を画素に有する撮像装置である。One embodiment of the present invention is an imaging device in which a pixel includes the above-described photoelectric conversion element and a transistor including a metal oxide in a semiconductor layer.

前述の撮像装置において、金属酸化物は、Inと、Znと、M(MはAl、Ti、Ga、Sn、Y、Zr、La、Ce、NdまたはHf)と、を有すると好ましい。In the above imaging device, the metal oxide preferably includes In, Zn, and M (M is Al, Ti, Ga, Sn, Y, Zr, La, Ce, Nd, or Hf).

本発明の一態様は、前述の撮像装置と、表示装置と、を有する電子機器である。One embodiment of the present invention is an electronic device including the above-described imaging device and a display device.

本発明の一態様は、第1の電極上に、元素Xを有する下地層を設ける工程と、下地層を加熱して、下地層上にセレンを有する層を設ける工程と、セレンを有する層上に、第2の電極を設ける工程と、を有し、元素Xは、銀、ビスマス、インジウム、スズ又はテルルから選ばれる一以上である光電変換素子の作製方法である。According to one embodiment of the present invention, a step of providing a base layer containing an element X over a first electrode, a step of heating the base layer to form a layer containing selenium over the base layer, And a step of providing a second electrode, wherein the element X is at least one selected from silver, bismuth, indium, tin, and tellurium.

本発明の一態様は、第1の電極を加熱して、第1の電極上にセレン及び元素Xを有する層を設ける工程と、セレン及び元素Xを有する層上に、第2の電極を設ける工程と、を有し、元素Xは、銀、ビスマス、インジウム、スズ又はテルルから選ばれる一以上である光電変換素子の作製方法である。One embodiment of the present invention includes a step of heating the first electrode to provide a layer containing selenium and the element X over the first electrode, and providing a second electrode over the layer containing selenium and the element X. And X is a method for producing a photoelectric conversion element in which the element X is at least one selected from silver, bismuth, indium, tin, and tellurium.

前述の光電変換素子の作製方法において、加熱の温度は50℃以上90℃以下であることが好ましい。In the above method for manufacturing a photoelectric conversion element, the heating temperature is preferably higher than or equal to 50 ° C and lower than or equal to 90 ° C.

本発明の一態様は、第1の電極上に、元素Xを有する下地層を設ける工程と、下地層上にセレンを有する層を設ける工程と、セレンを有する層に第1の熱処理を行う工程と、第1の熱処理より高い温度で第2の熱処理を行い、結晶セレンを有する層を形成する工程と、結晶セレンを有する層上に、第2の電極を設ける工程と、を有し、元素Xは、銀、ビスマス、インジウム、スズ又はテルルから選ばれる一以上である光電変換素子の作製方法である。One embodiment of the present invention includes a step of providing a base layer having an element X over a first electrode, a step of providing a layer having selenium over the base layer, and a step of performing a first heat treatment on the layer having selenium. Performing a second heat treatment at a higher temperature than the first heat treatment to form a layer containing crystalline selenium, and providing a second electrode over the layer containing crystalline selenium. X is a method for manufacturing a photoelectric conversion element that is at least one selected from silver, bismuth, indium, tin, and tellurium.

本発明の一態様は、第1の電極上に、セレンを有する層を設ける工程と、セレンを有する層上に、元素Xを有する下地層を設ける工程と、セレンを有する層に第1の熱処理を行う工程と、第1の熱処理より高い温度で第2の熱処理を行い、結晶セレンを有する層を形成する工程と、結晶セレンを有する層上に、第2の電極を設ける工程と、を有し、元素Xは、銀、ビスマス、インジウム、スズ又はテルルから選ばれる一以上である光電変換素子の作製方法である。One embodiment of the present invention includes a step of providing a layer containing selenium over a first electrode; a step of providing a base layer containing an element X over a layer containing selenium; Performing a second heat treatment at a higher temperature than the first heat treatment to form a layer containing crystalline selenium, and providing a second electrode over the layer containing crystalline selenium. The element X is a method for manufacturing a photoelectric conversion element in which the element X is at least one selected from silver, bismuth, indium, tin, and tellurium.

前述の光電変換素子の作製方法において、第1の熱処理は50℃以上90℃以下が好ましく、第2の熱処理は第1の熱処理の温度より高く、かつ70℃以上220℃以下であることが好ましい。In the above-described method for manufacturing a photoelectric conversion element, the first heat treatment is preferably performed at higher than or equal to 50 ° C. and lower than or equal to 90 ° C .; .

また、前述の光電変換素子の作製方法において、元素Xは銀又はビスマスのいずれか一以上であるとさらに好ましい。In the above-described method for manufacturing a photoelectric conversion element, the element X is more preferably one or more of silver and bismuth.

本発明の一態様により、光感度の高い光電変換素子を提供できる。または、膜剥がれ領域が少ない、均一な結晶セレンを有する光電変換素子を提供できる。または、特性ばらつきの少ない撮像装置を提供できる。または、膜剥がれ領域が少ない、均一な結晶セレンを有する光電変換素子の製造方法を提供できる。または、特性ばらつきの少ない撮像装置の製造方法を提供できる。または、低照度下での撮像が容易な撮像装置を提供できる。または、低消費電力の撮像装置を提供できる。または、解像度の高い撮像装置を提供できる。または、信頼性の高い撮像装置を提供できる。または、新規な撮像装置を提供できる。または、新規な撮像装置の製造方法を提供できる。または、新規な半導体装置などを提供できる。According to one embodiment of the present invention, a photoelectric conversion element with high photosensitivity can be provided. Alternatively, a photoelectric conversion element having uniform crystalline selenium with a small film peeling region can be provided. Alternatively, an imaging device with less variation in characteristics can be provided. Alternatively, it is possible to provide a method for manufacturing a photoelectric conversion element having uniform crystalline selenium, in which a film peeling region is small. Alternatively, it is possible to provide a method for manufacturing an imaging device with less variation in characteristics. Alternatively, it is possible to provide an imaging device that can easily perform imaging under low illuminance. Alternatively, an imaging device with low power consumption can be provided. Alternatively, an imaging device with high resolution can be provided. Alternatively, a highly reliable imaging device can be provided. Alternatively, a novel imaging device can be provided. Alternatively, a novel method for manufacturing an imaging device can be provided. Alternatively, a new semiconductor device or the like can be provided.

なお、本発明の一態様はこれらの効果に限定されるものではない。例えば、本発明の一態様は、場合によっては、または、状況に応じて、これらの効果以外の効果を有する場合もある。または、例えば、本発明の一態様は、場合によっては、または、状況に応じて、これらの効果を有さない場合もある。Note that one embodiment of the present invention is not limited to these effects. For example, one embodiment of the present invention may have an effect other than the above effects depending on the case or the situation. Alternatively, for example, one embodiment of the present invention does not have these effects in some cases or in some circumstances.

光電変換素子の構成を説明する断面図。FIG. 4 is a cross-sectional view illustrating a structure of a photoelectric conversion element. 光電変換素子の作製方法を説明する断面図。5A to 5C are cross-sectional views illustrating a method for manufacturing a photoelectric conversion element. 光電変換素子の作製方法を説明する断面図。5A to 5C are cross-sectional views illustrating a method for manufacturing a photoelectric conversion element. 光電変換素子の作製方法を説明する断面図。5A to 5C are cross-sectional views illustrating a method for manufacturing a photoelectric conversion element. 光電変換素子の作製方法を説明する断面図。5A to 5C are cross-sectional views illustrating a method for manufacturing a photoelectric conversion element. 光電変換素子の作製方法を説明する断面図。5A to 5C are cross-sectional views illustrating a method for manufacturing a photoelectric conversion element. 光電変換素子の作製方法を説明する断面図。5A to 5C are cross-sectional views illustrating a method for manufacturing a photoelectric conversion element. 光電変換素子の構成を示す図。FIG. 4 illustrates a structure of a photoelectric conversion element. 光電変換素子の構成を示す図。FIG. 4 illustrates a structure of a photoelectric conversion element. セレン層の断面STEM像。Sectional STEM image of the selenium layer. 光電変換素子の電気特性を示す図。FIG. 4 illustrates electric characteristics of a photoelectric conversion element. 光電変換素子のバンド構造を説明する図。FIG. 4 illustrates a band structure of a photoelectric conversion element. 光電変換素子の電気特性を示す図。FIG. 4 illustrates electric characteristics of a photoelectric conversion element. 光電変換素子の電気特性を示す図。FIG. 4 illustrates electric characteristics of a photoelectric conversion element. 光電変換素子のバンド構造を説明する図。FIG. 4 illustrates a band structure of a photoelectric conversion element. 画素回路を説明する図。FIG. 4 illustrates a pixel circuit. 撮像の動作を説明するタイミングチャート。9 is a timing chart illustrating an operation of imaging. 撮像装置の構成を示す図。FIG. 2 illustrates a configuration of an imaging device. 撮像装置のブロック図。FIG. 2 is a block diagram of an imaging device. 撮像装置の構成を示す断面図。FIG. 2 is a cross-sectional view illustrating a configuration of an imaging device. 撮像装置の構成を示す断面図。FIG. 2 is a cross-sectional view illustrating a configuration of an imaging device. 撮像装置の構成を示す断面図。FIG. 2 is a cross-sectional view illustrating a configuration of an imaging device. 撮像装置を収めたパッケージの斜視図および断面図。2A and 2B are a perspective view and a cross-sectional view of a package containing an imaging device. 撮像装置を収めたパッケージの斜視図および断面図。2A and 2B are a perspective view and a cross-sectional view of a package containing an imaging device. 電子機器を説明する図。7A to 7C illustrate electronic devices. 実施例1及び実施例2の試料を説明する断面図。FIG. 4 is a cross-sectional view illustrating samples of Example 1 and Example 2. 実施例1に係るXRDスペクトル。2 is an XRD spectrum according to Example 1. 実施例1に係るXRDスペクトル。2 is an XRD spectrum according to Example 1. 実施例1に係るXRDスペクトル。2 is an XRD spectrum according to Example 1. 実施例1に係るXRDスペクトル。2 is an XRD spectrum according to Example 1. 実施例1に係るXRDスペクトル。2 is an XRD spectrum according to Example 1. 実施例1に係るXRDスペクトル。2 is an XRD spectrum according to Example 1. 実施例1に係るXRDスペクトル。2 is an XRD spectrum according to Example 1. 実施例1に係る平面SEM像。2 is a planar SEM image according to the first embodiment. 実施例1に係る平面SEM像。2 is a planar SEM image according to the first embodiment. 実施例1に係る平面SEM像。2 is a planar SEM image according to the first embodiment. 実施例1に係る平面SEM像。2 is a planar SEM image according to the first embodiment. 実施例2に係るXRDスペクトル。9 is an XRD spectrum according to Example 2. 実施例2に係るXRDスペクトル。9 is an XRD spectrum according to Example 2. 実施例2に係るXRDスペクトル。9 is an XRD spectrum according to Example 2. 実施例2に係るXRDスペクトル。9 is an XRD spectrum according to Example 2. 実施例2に係る平面SEM像。9 is a planar SEM image according to Example 2. 実施例3の試料を説明する断面図。FIG. 7 is a cross-sectional view illustrating a sample of Example 3. 実施例3に係るXRDスペクトル。9 is an XRD spectrum according to Example 3. 実施例3に係るXRDスペクトル。9 is an XRD spectrum according to Example 3. 実施例3に係る平面SEM像。9 is a planar SEM image according to Example 3. 実施例3に係る断面STEM像。13 is a cross-sectional STEM image according to Example 3. 実施例3に係る断面STEM像。13 is a cross-sectional STEM image according to Example 3. 実施例3に係る断面STEM像。13 is a cross-sectional STEM image according to Example 3. 実施例3に係る断面STEM像。13 is a cross-sectional STEM image according to Example 3. 実施例3に係る断面STEM像。13 is a cross-sectional STEM image according to Example 3. 実施例3に係る断面STEM像。13 is a cross-sectional STEM image according to Example 3. 実施例3に係る断面STEM像。13 is a cross-sectional STEM image according to Example 3. 実施例3に係る断面STEM像。13 is a cross-sectional STEM image according to Example 3. 実施例3に係る断面STEM像。13 is a cross-sectional STEM image according to Example 3. 実施例3に係る断面STEM像。13 is a cross-sectional STEM image according to Example 3. 実施例3に係る断面STEM像。13 is a cross-sectional STEM image according to Example 3. 実施例3に係る断面STEM像。13 is a cross-sectional STEM image according to Example 3. 実施例3に係る断面STEM像。13 is a cross-sectional STEM image according to Example 3. 実施例3に係るEDXスペクトル。9 is an EDX spectrum according to Example 3. 実施例3に係る断面STEM像。13 is a cross-sectional STEM image according to Example 3. 実施例3に係るEDXスペクトル。9 is an EDX spectrum according to Example 3. 実施例3に係る断面STEM像。13 is a cross-sectional STEM image according to Example 3. 実施例3に係るEDXスペクトル。9 is an EDX spectrum according to Example 3. 実施例3に係るAg/Seを説明する図。FIG. 9 is a diagram illustrating Ag / Se according to a third embodiment.

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハッチングを異なる図面間で適宜省略または変更する場合もある。Embodiments will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that the form and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention is not construed as being limited to the description of the embodiments below. Note that in the structures of the invention described below, the same portions or portions having similar functions are denoted by the same reference numerals in different drawings, and description thereof is not repeated in some cases. In addition, the hatching of the same element which comprises a figure may be suitably omitted or changed between different drawings.

なお、第1、第2として付される序数詞は便宜的に用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第1の」を「第2の」または「第3の」などと適宜置き換えて説明することができる。また、本明細書などに記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。The ordinal numbers given as the first and second numbers are used for convenience, and do not indicate the order of steps or the order of lamination. Therefore, for example, the description can be made by appropriately replacing “first” with “second” or “third”. In addition, ordinal numbers described in this specification and the like do not always coincide with ordinal numbers used for specifying one embodiment of the present invention.

なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。Note that the word “film” and the word “layer” can be interchanged with each other depending on the case or the situation. For example, in some cases, the term “conductive layer” can be changed to the term “conductive film”. Alternatively, for example, the term “insulating film” may be changed to the term “insulating layer” in some cases.

(実施の形態1)
本実施の形態では、本発明の一態様である光電変換素子10について、図面を参照して説明する。
(Embodiment 1)
In this embodiment, a photoelectric conversion element 10 which is one embodiment of the present invention will be described with reference to drawings.

<光電変換素子10の構成例>
本発明の一態様に係る光電変換素子10の断面構造の模式図を図1(A)に示す。光電変換素子10は、第1の電極411と、第1の電極411上の光電変換層413と、光電変換層413上の第2の電極415と、を有する。
<Example of configuration of photoelectric conversion element 10>
FIG. 1A is a schematic view of a cross-sectional structure of a photoelectric conversion element 10 according to one embodiment of the present invention. The photoelectric conversion element 10 includes a first electrode 411, a photoelectric conversion layer 413 over the first electrode 411, and a second electrode 415 over the photoelectric conversion layer 413.

本発明の一態様に係る光電変換素子10は、図1(B)に示すように、光電変換層413と第2の電極415との間に、正孔注入阻止層417を有していてもよい。本発明の一態様に係る光電変換素子10は、図1(C)に示すように、光電変換層413と第1の電極411との間に、電子注入阻止層419を有していてもよい。本発明の一態様に係る光電変換素子10は、図1(D)に示すように、正孔注入阻止層417及び電子注入阻止層419を有していてもよい。As illustrated in FIG. 1B, the photoelectric conversion element 10 according to one embodiment of the present invention includes the hole injection blocking layer 417 between the photoelectric conversion layer 413 and the second electrode 415. Good. As illustrated in FIG. 1C, the photoelectric conversion element 10 according to one embodiment of the present invention may include an electron-injection blocking layer 419 between the photoelectric conversion layer 413 and the first electrode 411. . The photoelectric conversion element 10 according to one embodiment of the present invention may include a hole injection blocking layer 417 and an electron injection blocking layer 419, as illustrated in FIG.

光電変換素子10は、基板上に形成されてもよく、基板に形成された、または、基板上に形成された駆動用のトランジスタの上に形成されてもよい。The photoelectric conversion element 10 may be formed over a substrate, or may be formed over a driving transistor formed over the substrate or over the substrate.

<光電変換素子10の構成要素>
以下に、本発明の一態様に係る光電変換素子の各要素について説明する。
<Components of photoelectric conversion element 10>
Hereinafter, each element of the photoelectric conversion element according to one embodiment of the present invention will be described.

[光電変換層413]
光電変換層413について説明する。光電変換層413にセレン系材料を用いることができる。セレン系材料を用いた光電変換素子は、可視光に対する内部量子効率が高い特性を有する。当該光電変換素子では、アバランシェ現象による電荷増幅効果を用いて、入射光により生成されたキャリアの増幅を行うことにより光電変換効率を高めることができる。アバランシェ増幅を利用したフォトダイオードを、アバランシェフォトダイオード(APD:Avalanche Photodiode)と呼ぶ場合がある。また、セレン系材料は光吸収係数が高いため、光電変換層を薄膜で作製できるなどの生産上の利点を有する。セレン系材料の薄膜は、真空蒸着法またはスパッタ法などを用いて形成することができる。なお、本明細書等において、光電変換層をp型半導体層と記す場合がある。
[Photoelectric conversion layer 413]
The photoelectric conversion layer 413 will be described. A selenium-based material can be used for the photoelectric conversion layer 413. A photoelectric conversion element using a selenium-based material has high internal quantum efficiency for visible light. In the photoelectric conversion element, the photoelectric conversion efficiency can be increased by amplifying the carriers generated by the incident light by using the charge amplification effect by the avalanche phenomenon. A photodiode using avalanche amplification may be called an avalanche photodiode (APD). In addition, since the selenium-based material has a high light absorption coefficient, it has an advantage in production such that a photoelectric conversion layer can be formed using a thin film. The thin film of a selenium-based material can be formed by a vacuum evaporation method, a sputtering method, or the like. Note that in this specification and the like, the photoelectric conversion layer may be referred to as a p-type semiconductor layer.

光電変換層413に結晶セレンを用いることが好ましい。セレンは、その結晶性により単結晶セレン、多結晶セレン、微結晶セレン、非晶質セレン(アモルファスセレン)等に分類できる。本明細書等において、結晶セレンとは結晶性を有するセレン、例えば単結晶セレン、多結晶セレン及び微結晶セレンを指す。また、結晶セレンと非晶質セレンが混合したセレンを用いてもよい。なお、本明細書等において、結晶性を有することを結晶質であると記す場合がある。It is preferable to use crystalline selenium for the photoelectric conversion layer 413. Selenium can be classified into single-crystal selenium, polycrystalline selenium, microcrystalline selenium, amorphous selenium (amorphous selenium), and the like according to its crystallinity. In this specification and the like, crystalline selenium refers to selenium having crystallinity, for example, single-crystal selenium, polycrystalline selenium, and microcrystalline selenium. Alternatively, selenium in which crystalline selenium and amorphous selenium are mixed may be used. Note that in this specification and the like, having crystallinity may be referred to as crystalline.

シリコン及び非晶質セレンと比較して、結晶セレンは可視光の波長の全領域にわたって高い吸収係数を持つことから、膜厚を薄くすることができる。膜厚を薄くすることで、高い電界の印加が可能となる。また、結晶セレンは低電圧でアバランシェ増幅が発生し、高い光感度をもつ。したがって、結晶セレンを光電変換層413に有する光電変換素子は、感度が高く、低照度環境における撮像にも適している。また、低電圧で動作できることから好ましい。Compared to silicon and amorphous selenium, crystalline selenium has a higher absorption coefficient over the entire visible light wavelength range, so that the film thickness can be reduced. By reducing the film thickness, a high electric field can be applied. In addition, crystalline selenium generates avalanche amplification at a low voltage, and has high photosensitivity. Therefore, a photoelectric conversion element including crystalline selenium in the photoelectric conversion layer 413 has high sensitivity and is suitable for imaging in a low-illuminance environment. Further, it is preferable because it can be operated at a low voltage.

光電変換層413が有するセレンの結晶性の確認には、X線回折(XRD:X−ray Diffraction)、電子線回折(ED:Electron Diffraction)、透過型電子顕微鏡(TEM:Transmission Electron Microscope)像、走査透過電子顕微鏡(STEM:Scanning Transmission Electron Microscopy)像等を用いることができる。To confirm the crystallinity of selenium included in the photoelectric conversion layer 413, X-ray diffraction (XRD), electron diffraction (ED), transmission electron microscopy (TEM) images, For example, a scanning transmission electron microscope (STEM) image can be used.

本発明の一態様である光電変換層413は、セレン及び元素Xを有する。元素Xは、銀、ビスマス、インジウム、スズ、テルルから選ばれる一以上である。光電変換層413は、セレンの原子濃度に対する元素Xの原子濃度の比(X/Se)が0.0010以上0.70以下の領域を有することが好ましい。さらに、光電変換層413は、X/Seが0.0030以上0.50以下の領域を有することが好ましい。さらに、光電変換層413は、X/Seが0.0050以上0.30以下の領域を有することが好ましい。前述のX/Seの範囲とすることで、膜剥がれ領域が少ない、均一な結晶セレンを有する光電変換層413を作製できる。また、膜剥がれ領域が少ない、均一な結晶セレンを有する光電変換層413を用いることで、特性ばらつきの少ない撮像装置を作製できる。なお、元素Xとして2種以上の元素を用いる場合、それらの原子濃度の総和をXとして用いてもよい。The photoelectric conversion layer 413 which is one embodiment of the present invention contains selenium and the element X. Element X is at least one selected from silver, bismuth, indium, tin, and tellurium. The photoelectric conversion layer 413 preferably has a region where the ratio of the atomic concentration of the element X to the atomic concentration of selenium (X / Se) is 0.0010 or more and 0.70 or less. Further, the photoelectric conversion layer 413 preferably has a region where X / Se is 0.0030 or more and 0.50 or less. Further, the photoelectric conversion layer 413 preferably has a region where X / Se is 0.0050 or more and 0.30 or less. By setting the range of X / Se as described above, the photoelectric conversion layer 413 having uniform crystalline selenium with a small film peeling region can be manufactured. In addition, by using the photoelectric conversion layer 413 having a small amount of film peeling region and having uniform crystalline selenium, an imaging device with small variation in characteristics can be manufactured. When two or more elements are used as the element X, the sum of their atomic concentrations may be used as X.

光電変換層413が有するセレン及び元素Xの原子濃度の確認には、エネルギー分散型X線分析(EDX:Energy Dispersive X−ray Spectoroscopy)、二次イオン質量分析(SIMS:Secondary ion mass
spectrometry)、飛行時間型二次イオン質量分析(ToF−SIMS:Time−of−flight secondary ion mass spectrometry)、X線光電子分光(XPS:Xray Photoelectoron Spectroscopy)、オージェ電子分光(AES:Auger Electron
Spectroscopy)、電子エネルギー損失分光法(EELS:Electron Energy−Loss Spectroscopy)等を用いることができる。
In order to confirm the atomic concentrations of selenium and the element X in the photoelectric conversion layer 413, energy dispersive X-ray analysis (EDX) and secondary ion mass analysis (SIMS) are used.
spectrometry), time-of-flight secondary ion mass spectrometry (ToF-SIMS), X-ray photoelectron spectroscopy (XPS: Xray Photoelectron Spectroscopy), and X-ray photoelectron spectroscopy.
Spectroscopy, Electron Energy Loss Spectroscopy (EELS), and the like can be used.

本明細書等において、「原子濃度の比」と「原子数の比」は同義であり、「原子濃度の比」を「原子数の比」と置き換えることができる。つまり、X/Seの値は、セレンの原子濃度に対する元素Xの原子濃度の比であり、また、セレンの原子数に対する元素Xの原子数の比であるともいえる。In this specification and the like, “the ratio of atomic concentrations” and “the ratio of the number of atoms” are synonymous, and the “ratio of the atomic concentrations” can be replaced with the “ratio of the number of atoms”. That is, the value of X / Se is the ratio of the atomic concentration of the element X to the atomic concentration of selenium, and it can be said that it is the ratio of the number of atoms of the element X to the number of selenium.

[第1の電極411]
第1の電極411について説明する。第1の電極411は、例えば、金、窒化チタン、モリブデン、タングステン、アルミニウム、チタンなどを用いることができる。また、例えば、アルミニウムをチタンで挟むような積層を用いることができる。第1の電極411は、スパッタ法やプラズマCVD法により形成することができる。なお、第1の電極411は、基板上に形成されてもよく、基板に形成された、または、基板上に形成された駆動用のトランジスタの上に形成されてもよい。
[First electrode 411]
The first electrode 411 will be described. For the first electrode 411, for example, gold, titanium nitride, molybdenum, tungsten, aluminum, titanium, or the like can be used. Further, for example, a stack in which aluminum is sandwiched between titanium can be used. The first electrode 411 can be formed by a sputtering method or a plasma CVD method. Note that the first electrode 411 may be formed over a substrate, or may be formed over a driving transistor formed over the substrate or over the substrate.

また、図1(A)乃至図1(D)に示す第1の電極411は、光電変換層413の被覆性不良などに起因する第2の電極415との短絡を防止するため、平坦性が高いことが好ましい。第1の電極411の平坦性が高いと、光電変換層413の上面の平坦性の向上にも寄与する。In addition, the first electrode 411 illustrated in FIGS. 1A to 1D has a flat surface to prevent a short circuit with the second electrode 415 due to poor coverage of the photoelectric conversion layer 413 or the like. High is preferred. The high flatness of the first electrode 411 also contributes to improvement in flatness of the upper surface of the photoelectric conversion layer 413.

平坦性が高い導電膜としては、例えば、酸化シリコンを1乃至20wt%含む酸化インジウムスズ膜などが挙げられる。Examples of the conductive film having high flatness include an indium tin oxide film containing 1 to 20 wt% of silicon oxide.

平坦性は、原子間力顕微鏡(AFM:Atomic Force Microscope)、走査電子顕微鏡(SEM:Scanning Electron Microscope)による観察等によって確かめられる。The flatness can be confirmed by observation with an atomic force microscope (AFM), a scanning electron microscope (SEM), or the like.

酸化インジウムスズ膜は、成膜時に非晶質であっても比較的低温で結晶化するため、結晶粒成長による表面荒れが生じやすい。一方、シリコンを含む酸化インジウムスズ膜は、400℃超の熱処理を行ってもX線回折(XRD)分析において結晶性が認められない。つまり、シリコンを有する酸化インジウムスズ膜は、比較的高温の熱処理を行っても非晶質状態を維持する。したがって、シリコンを含む酸化インジウムスズ膜は表面荒れが生じにくい。Even if the indium tin oxide film is amorphous at the time of film formation, it crystallizes at a relatively low temperature, so that surface roughness due to crystal grain growth is likely to occur. On the other hand, the indium tin oxide film containing silicon does not show any crystallinity in X-ray diffraction (XRD) analysis even after heat treatment at a temperature higher than 400 ° C. That is, the indium tin oxide film containing silicon maintains an amorphous state even when heat treatment is performed at a relatively high temperature. Therefore, the surface roughness of the indium tin oxide film containing silicon hardly occurs.

[第2の電極415]
第2の電極415について説明する。第2の電極415は、例えば、インジウム−スズ酸化物(ITO)、シリコンを含むインジウム−スズ酸化物、亜鉛を含む酸化インジウム、酸化亜鉛、ガリウムを含む酸化亜鉛、アルミニウムを含む酸化亜鉛、酸化スズ、フッ素を含む酸化スズ、アンチモンを含む酸化スズ、またはグラフェン等を用いることができるが、インジウム−スズ酸化物、シリコンを含むインジウム−スズ酸化物が特に好ましい。第2の電極415は単層に限らず、異なる膜の積層であっても良い。なお、インジウム−スズ酸化物は、InとSnとOとを有する。
[Second electrode 415]
The second electrode 415 will be described. The second electrode 415 includes, for example, indium-tin oxide (ITO), indium-tin oxide containing silicon, indium oxide containing zinc, zinc oxide, zinc oxide containing gallium, zinc oxide containing aluminum, and tin oxide. Although tin oxide containing fluorine, tin oxide containing antimony, graphene, or the like can be used, indium-tin oxide and indium-tin oxide containing silicon are particularly preferable. The second electrode 415 is not limited to a single layer and may be a stack of different films. Note that indium-tin oxide has In, Sn, and O.

第2の電極415は、光を光電変換層413へ到達させるため光の透過性が高いことが好ましい。なお、第2の電極415の光の透過性を高めることで、精細度の高い撮像装置を提供できる。具体的には、精細度の高い撮像装置とするには、画素を多く配置することが好ましい。例えば、2Kの映像を撮像する場合には1920×1080個以上の画素を、4Kの映像を撮像する場合には3840×2160個以上の画素を、8Kの映像を撮像する場合には7680×4320個以上の画素を、それぞれ設けることが好ましい。特に、8Kの撮像装置においては、画素一つが占める面積は極めて小さく、受光に用いることができる領域が極めて小さいため、光の透過性がより重要となる。第2の電極415は、光電変換層413上にスパッタ法やプラズマCVD法により形成することができる。The second electrode 415 preferably has high light transmittance so that light reaches the photoelectric conversion layer 413. Note that by increasing the light transmittance of the second electrode 415, an imaging device with high definition can be provided. Specifically, in order to obtain a high-definition imaging device, it is preferable to arrange many pixels. For example, when capturing a 2K video, 1920 × 1080 or more pixels are captured, when capturing a 4K video, 3840 × 2160 or more pixels are captured, and when capturing an 8K video, 7680 × 4320 pixels are captured. It is preferable to provide at least two pixels. In particular, in an 8K imaging apparatus, the area occupied by one pixel is extremely small, and the area that can be used for light reception is extremely small, so that light transmittance becomes more important. The second electrode 415 can be formed over the photoelectric conversion layer 413 by a sputtering method or a plasma CVD method.

[正孔注入阻止層417]
本発明の一態様に係る光電変換素子10は、図1(B)及び図1(D)に示すように、光電変換層413と第2の電極415との間に、さらに正孔注入阻止層417を有していてもよい。正孔注入阻止層417は、第2の電極415から光電変換層413への正孔の注入を抑制する機能を有する。正孔注入阻止層417は、光電変換層413への電荷の注入を抑制する機能を有することから、電荷注入阻止層と呼ばれる場合がある。
[Hole injection blocking layer 417]
As shown in FIGS. 1B and 1D, the photoelectric conversion element 10 according to one embodiment of the present invention further includes a hole injection blocking layer between the photoelectric conversion layer 413 and the second electrode 415. 417 may be provided. The hole injection blocking layer 417 has a function of suppressing injection of holes from the second electrode 415 into the photoelectric conversion layer 413. The hole injection blocking layer 417 has a function of suppressing charge injection into the photoelectric conversion layer 413, and thus is sometimes referred to as a charge injection blocking layer.

従来、セレン系材料を光電変換層に用いた光電変換素子は、電界印加時における暗電流が大きいため、S/N比が低いことが問題とされていた。ここで、暗電流の原因の一つとして、電極から光電変換層への電荷の注入が抑制できていなかったことが挙げられる。そこで、光電変換層への電荷の注入を抑制するために、酸化ガリウムで構成された正孔注入阻止層を光電変換層と電極との間に設ける構造としてもよい。なお、本明細書等において、正孔注入阻止層をn型半導体層と記す場合がある。光電変換素子10は、pn接合型フォトダイオードということもできる。Conventionally, a photoelectric conversion element using a selenium-based material for a photoelectric conversion layer has a problem that the S / N ratio is low because a dark current is large when an electric field is applied. Here, one of the causes of the dark current is that injection of charge from the electrode to the photoelectric conversion layer has not been suppressed. Therefore, in order to suppress charge injection into the photoelectric conversion layer, a structure in which a hole injection blocking layer formed of gallium oxide is provided between the photoelectric conversion layer and the electrode may be employed. Note that in this specification and the like, the hole injection blocking layer is sometimes referred to as an n-type semiconductor layer. The photoelectric conversion element 10 can also be referred to as a pn junction photodiode.

ここで、正孔注入阻止層417を十分に機能させるためには、正孔注入阻止層417を貫通するトンネル電流を抑制する必要があり、そのため該層は一定以上の膜厚とする必要がある。例えば、5nm以上1μm以下の膜厚とすることが好ましく、10nm以上500nm以下の膜厚とすることがさらに好ましい。Here, in order for the hole injection blocking layer 417 to function sufficiently, it is necessary to suppress a tunnel current passing through the hole injection blocking layer 417. Therefore, the layer needs to have a certain thickness or more. . For example, the thickness is preferably from 5 nm to 1 μm, more preferably from 10 nm to 500 nm.

そこで、本発明の一態様においては、正孔注入阻止層417に、酸化ガリウムよりも膜厚の制御が容易な材料を用いることができる。Therefore, in one embodiment of the present invention, a material whose thickness can be more easily controlled than gallium oxide can be used for the hole-injection blocking layer 417.

特に、本発明の一態様においては、正孔注入阻止層417に、酸化物材料を用いることができる。正孔注入阻止層417に用いられる酸化物材料としては、酸化インジウム、酸化スズ、酸化亜鉛、In−Zn酸化物、Sn−Zn酸化物、Al−Zn酸化物、Zn−Mg酸化物、Sn−Mg酸化物、In−Mg酸化物、In−Ga酸化物、In−Ga−Zn酸化物、In−Al−Zn酸化物、In−Sn−Zn酸化物、Sn−Ga−Zn酸化物、Al−Ga−Zn酸化物、Sn−Al−Zn酸化物、In−Hf−Zn酸化物、In−La−Zn酸化物、In−Ce−Zn酸化物、In−Pr−Zn酸化物、In−Nd−Zn酸化物、In−Sm−Zn酸化物、In−Eu−Zn酸化物、In−Gd−Zn酸化物、In−Tb−Zn酸化物、In−Dy−Zn酸化物、In−Ho−Zn酸化物、In−Er−Zn酸化物、In−Tm−Zn酸化物、In−Yb−Zn酸化物、In−Lu−Zn酸化物、In−Sn−Ga−Zn酸化物、In−Hf−Ga−Zn酸化物、In−Al−Ga−Zn酸化物、In−Sn−Al−Zn酸化物、In−Sn−Hf−Zn酸化物、In−Hf−Al−Zn酸化物が挙げられる。In particular, in one embodiment of the present invention, an oxide material can be used for the hole-injection blocking layer 417. Examples of an oxide material used for the hole injection blocking layer 417 include indium oxide, tin oxide, zinc oxide, In—Zn oxide, Sn—Zn oxide, Al—Zn oxide, Zn—Mg oxide, and Sn— Mg oxide, In-Mg oxide, In-Ga oxide, In-Ga-Zn oxide, In-Al-Zn oxide, In-Sn-Zn oxide, Sn-Ga-Zn oxide, Al- Ga-Zn oxide, Sn-Al-Zn oxide, In-Hf-Zn oxide, In-La-Zn oxide, In-Ce-Zn oxide, In-Pr-Zn oxide, In-Nd- Zn oxide, In-Sm-Zn oxide, In-Eu-Zn oxide, In-Gd-Zn oxide, In-Tb-Zn oxide, In-Dy-Zn oxide, In-Ho-Zn oxide Material, In-Er-Zn oxide, In-Tm-Zn oxidation , In-Yb-Zn oxide, In-Lu-Zn oxide, In-Sn-Ga-Zn oxide, In-Hf-Ga-Zn oxide, In-Al-Ga-Zn oxide, In-Sn -Al-Zn oxide, In-Sn-Hf-Zn oxide, and In-Hf-Al-Zn oxide are given.

なお、ここで、例えば、In−Ga−Zn酸化物とは、InとGaとZnを有する酸化物という意味である。また、InとGaとZn以外の金属元素が入っていてもよい。また、本明細書においては、In−Ga−Zn酸化物で構成した膜をIGZO膜とも呼ぶ。Note that here, for example, an In—Ga—Zn oxide means an oxide containing In, Ga, and Zn. Further, a metal element other than In, Ga, and Zn may be contained. In this specification, a film including an In—Ga—Zn oxide is also referred to as an IGZO film.

正孔注入阻止層417に用いられる酸化物としては、特に、In−Ga−Zn酸化物が有用である。また、In−Ga−Zn酸化物は、結晶性の酸化物であると好適である。当該結晶性の酸化物としては、ナノ結晶(nano crystalline)構造の酸化物、またはCAAC(C−Axis Aligned Crystalline)構造の酸化物などが挙げられる。なお、光電変換層413が結晶性を有する場合、光電変換層413上に形成される正孔注入阻止層417も結晶性の酸化物となりやすい。具体的には、光電変換層413に結晶セレンを用い、正孔注入阻止層417にCAAC構造のIn−Ga−Zn酸化物を用いる構成が好適である。当該構成とすることで、光電変換層413及び正孔注入阻止層417の双方が結晶性を有する構成となるため、光電変換層413及び正孔注入阻止層417の密着性を高めることができる。As an oxide used for the hole injection blocking layer 417, an In—Ga—Zn oxide is particularly useful. Further, the In—Ga—Zn oxide is preferably a crystalline oxide. Examples of the crystalline oxide include an oxide having a nanocrystal structure, an oxide having a CAAC (C-Axis Aligned Crystalline) structure, and the like. Note that in the case where the photoelectric conversion layer 413 has crystallinity, the hole injection blocking layer 417 formed over the photoelectric conversion layer 413 is also likely to be a crystalline oxide. Specifically, a structure in which crystalline selenium is used for the photoelectric conversion layer 413 and an In-Ga-Zn oxide having a CAAC structure is used for the hole injection blocking layer 417 is preferable. With such a structure, both the photoelectric conversion layer 413 and the hole injection blocking layer 417 have crystallinity, so that the adhesion between the photoelectric conversion layer 413 and the hole injection blocking layer 417 can be increased.

また、正孔注入阻止層417及び第2の電極415は、それぞれ同一の金属元素を有すると好適である。具体的には、正孔注入阻止層417にIn−Ga−Zn酸化物を用い、第2の電極415にIn−Sn−Si酸化物を用いる構成が好適である。正孔注入阻止層417及び第2の電極415は、それぞれ同一の金属元素(上記ではIn)を有する場合、正孔注入阻止層417及び第2の電極415の密着性を高めることができる。Further, it is preferable that the hole injection blocking layer 417 and the second electrode 415 each have the same metal element. Specifically, a structure in which an In-Ga-Zn oxide is used for the hole-injection blocking layer 417 and an In-Sn-Si oxide is used for the second electrode 415 is preferable. When the hole injection blocking layer 417 and the second electrode 415 each have the same metal element (In above), the adhesion between the hole injection blocking layer 417 and the second electrode 415 can be increased.

なお、上述のIn−Ga−Zn酸化物の代わりに、In−Sn−Zn酸化物、In−Y−Zn酸化物、In−Hf−Zn酸化物またはIn−Zr−Zn酸化物を用いてもよい。また、正孔注入阻止層417は、代表的にはスパッタ法やプラズマCVD法により形成することができる。Note that instead of the above In-Ga-Zn oxide, an In-Sn-Zn oxide, an In-Y-Zn oxide, an In-Hf-Zn oxide, or an In-Zr-Zn oxide can be used. Good. The hole injection blocking layer 417 can be typically formed by a sputtering method or a plasma CVD method.

[電子注入阻止層419]
本発明の一態様に係る光電変換素子10は、図1(C)及び図1(D)に示すように、第1の電極411と光電変換層413との間に、さらに電子注入阻止層419を有していてもよい。電子注入阻止層419は、第1の電極411から光電変換層413への電子の注入を抑制する機能を有する。電子注入阻止層419は、光電変換層413への電荷の注入を抑制する機能を有することから、電荷注入阻止層と呼ばれる場合がある。
[Electron injection blocking layer 419]
As illustrated in FIGS. 1C and 1D, the photoelectric conversion element 10 according to one embodiment of the present invention further includes an electron injection blocking layer 419 between the first electrode 411 and the photoelectric conversion layer 413. May be provided. The electron injection blocking layer 419 has a function of suppressing injection of electrons from the first electrode 411 to the photoelectric conversion layer 413. The electron injection blocking layer 419 may be called a charge injection blocking layer because it has a function of suppressing charge injection into the photoelectric conversion layer 413.

電子注入阻止層には、酸化ニッケルまたは硫化アンチモンなどを設ける構成とすることができる。The electron injection blocking layer may have a structure in which nickel oxide, antimony sulfide, or the like is provided.

本発明の一態様に係る光電変換素子10は、図1(D)に示すように、正孔注入阻止層417及び電子注入阻止層419を有してもよい。The photoelectric conversion element 10 according to one embodiment of the present invention may include a hole injection blocking layer 417 and an electron injection blocking layer 419 as illustrated in FIG.

<光電変換素子10の作製方法>
本発明の一態様に係る光電変換素子10の作製方法について説明する。
<Method for manufacturing photoelectric conversion element 10>
A method for manufacturing the photoelectric conversion element 10 according to one embodiment of the present invention will be described.

[作製方法1]
光電変換層413に結晶セレンを有する光電変換素子10の作製方法について、図2(A)乃至図2(D)を用いて説明する。図2(A)乃至図2(D)は光電変換素子10の作製方法を示す断面図である。
[Production method 1]
A method for manufacturing the photoelectric conversion element 10 including crystalline selenium in the photoelectric conversion layer 413 will be described with reference to FIGS. 2A to 2D are cross-sectional views illustrating a method for manufacturing the photoelectric conversion element 10.

まず、層441上に、第1の電極411を形成する(図2(A))。なお、図2(A)において、第1の電極411の被形成層を便宜上、層441として図示する。層441は基板でもよく、基板に形成された、または、基板上に形成された駆動用トランジスタを含む層であってもよい。First, a first electrode 411 is formed over the layer 441 (FIG. 2A). Note that in FIG. 2A, a formation layer of the first electrode 411 is illustrated as a layer 441 for convenience. The layer 441 may be a substrate, or may be a layer including a driver transistor formed over the substrate or over the substrate.

次に、第1の電極411上に、下地層443を形成する(図2(B))。下地層443は、元素Xから選ばれる一以上を有する。元素Xとして、前述した元素を用いることができる。下地層443として、例えば、銀、ビスマス、インジウム、酸化インジウム、スズ、酸化スズ、テルル、In−Sn酸化物(ITO:Indium Tin Oxide)、In−Sn−Si酸化物(ITSO)から選ばれる一以上を用いることができる。下地層443は単層としてもよいし、積層にして用いてもよい。Next, a base layer 443 is formed over the first electrode 411 (FIG. 2B). The base layer 443 has one or more elements selected from the elements X. As the element X, the above-described element can be used. As the base layer 443, one selected from, for example, silver, bismuth, indium, indium oxide, tin, tin oxide, tellurium, In-Sn oxide (ITO: Indium Tin Oxide), and In-Sn-Si oxide (ITSO) is used. The above can be used. The base layer 443 may be a single layer or a stacked layer.

また、下地層443が有する元素Xは、セレン中での拡散係数が大きく、セレンと化合物を形成することが好ましい。本明細書等において、セレン及び元素Xを有する化合物を、セレン化合物と記す。セレン化合物は結晶性を有することが好ましい。The element X included in the base layer 443 preferably has a large diffusion coefficient in selenium, and preferably forms a compound with selenium. In this specification and the like, a compound having selenium and the element X is referred to as a selenium compound. The selenium compound preferably has crystallinity.

ここで、セレン及びセレン化合物について、表1を用いて説明を行う。表1は、セレン及びセレン化合物における、結晶の空間群(Space Group)、結晶系(Crystal System)、及び格子定数(Lattice Constant)を表している。なお、表1に示す値は、無機結晶構造データベース(ICSD:Inorganic Crystal Structure Database)から引用している。また、表1におけるSeとしては、単結晶セレンのデータを示している。Here, selenium and a selenium compound will be described with reference to Table 1. Table 1 shows a crystal space group (Space Group), a crystal system (Crystal System), and a lattice constant (Lattice Constant) of selenium and a selenium compound. Note that the values shown in Table 1 are quoted from an inorganic crystal structure database (ICSD: Inorganic Crystal Structure Database). Further, Se in Table 1 shows data of single crystal selenium.

表1に示すように、単結晶セレンとセレン化合物との格子定数の不整合度が小さいと好ましい。また、セレン化合物と単結晶セレンの結晶構造が同じであるとより好ましいが、格子の不整合度が小さければ、結晶構造は異なってもよい。なお、本発明の一態様の光電変換層413は、表1に示すセレン化合物を有する場合がある。ただし、本発明の一態様の光電変換層413が有するセレン化合物はこれに限定されず、表1に示すセレン化合物以外の化合物を有してもよい。As shown in Table 1, it is preferable that the degree of mismatch between the lattice constant of single crystal selenium and the selenium compound be small. Further, it is more preferable that the selenium compound and the single crystal selenium have the same crystal structure, but the crystal structures may be different if the degree of lattice mismatch is small. Note that the photoelectric conversion layer 413 of one embodiment of the present invention may include a selenium compound shown in Table 1 in some cases. Note that a selenium compound included in the photoelectric conversion layer 413 of one embodiment of the present invention is not limited thereto, and may include a compound other than the selenium compounds shown in Table 1.

下地層443は、セレンに対してぬれ性が高いことが好ましい。また、セレン化合物は、セレンに対してぬれ性が高いことが好ましい。セレンに対するぬれ性が高いと、セレンが結晶化する際の凝集、または再蒸発等を抑制できる。したがって、結晶セレン形成の際、膜剥がれ領域が発生するのを抑制できる。具体的には、下地層443としては、銀を有する材料を用いることが好ましい。銀はセレン中での拡散速度が速い。また、セレンと銀との化合物(AgSe)は、ぬれ性が高い。同様に、下地層443としては、ビスマスを有する材料を用いることが好ましい。The base layer 443 preferably has high wettability with selenium. Further, the selenium compound preferably has high wettability to selenium. When the wettability to selenium is high, aggregation or re-evaporation when selenium is crystallized can be suppressed. Therefore, it is possible to suppress the occurrence of a film peeling region during the formation of crystalline selenium. Specifically, it is preferable to use a material containing silver for the base layer 443. Silver has a high diffusion rate in selenium. Further, a compound of selenium and silver (Ag 2 Se) has high wettability. Similarly, it is preferable to use a material containing bismuth for the base layer 443.

Figure 2018146579
Figure 2018146579

下地層443の膜厚は0.20nm以上140nm以下が好ましい。さらに、0.60nm以上100nm以下が好ましい。さらに、1.0nm以上60nm以下が好ましい。前述の膜厚の範囲とすることで、膜剥がれ領域が少ない、均一な結晶セレンを有する光電変換素子を作製できる。また、膜剥がれ領域が少ない、結晶セレンを用いることで、特性ばらつきの少ない撮像装置を作製できる。The thickness of the base layer 443 is preferably from 0.20 nm to 140 nm. Further, the thickness is preferably 0.60 nm or more and 100 nm or less. Further, the thickness is preferably 1.0 nm or more and 60 nm or less. When the thickness is in the above range, a photoelectric conversion element having uniform crystalline selenium with a small film peeling region can be manufactured. In addition, by using crystalline selenium with a small film peeling region, an imaging device with small variation in characteristics can be manufactured.

下地層443の形成は、スパッタリング法、蒸着法、パルスレーザ堆積(PLD:Pulsed Laser Deposition)法、プラズマ化学気相堆積(PECVD:Plasma Enhanced Chemical Vapor Deposition)法、熱CVD(Chemical Vapor Deposition)法、原子層堆積(ALD:Atomic Layer Deposition)法、真空蒸着法等を用いることができる。熱CVD法の例としては、有機金属CVD(MOCVD:Metal Organic Chemical Vapor Deposition)法が挙げられる。The underlayer 443 is formed by a sputtering method, an evaporation method, a pulsed laser deposition (PLD) method, a plasma enhanced chemical vapor deposition (PECVD) method, a thermal CVD (chemical vapor deposition) method, or a thermal enhanced chemical vapor deposition (PECVD) method. Atomic layer deposition (ALD), a vacuum evaporation method, or the like can be used. An example of the thermal CVD method is an organic metal chemical vapor deposition (MOCVD) method.

図2(B)には下地層443の形状を加工しない例を示したが、これに限られない。図3(A)に示すように、下地層443は島状でもよい。また、縞状、網目状、開口を有する形状などでもよい。例えば、第1の電極411上にメタルマスクを用いて、部分的に下地層443を形成できる。または、第1の電極411上に形成した下地層443をドライエッチングまたはウエットエッチングにより、所定の形状に加工してもよい。下地層443を島状にすることで、セレン層が有するセレンの量に対する下地層443が有する元素Xの量を調整できる場合がある。また、所望の領域に下地層443を設けることができる。FIG. 2B illustrates an example in which the shape of the base layer 443 is not processed; however, the present invention is not limited to this. As shown in FIG. 3A, the base layer 443 may have an island shape. Further, a stripe shape, a mesh shape, a shape having an opening, or the like may be used. For example, the base layer 443 can be partially formed over the first electrode 411 using a metal mask. Alternatively, the base layer 443 formed over the first electrode 411 may be processed into a predetermined shape by dry etching or wet etching. When the base layer 443 has an island shape, the amount of the element X included in the base layer 443 may be adjusted with respect to the amount of selenium included in the selenium layer in some cases. Further, the base layer 443 can be provided in a desired region.

次に、下地層443を加熱し、加熱した状態でセレンを成膜する。例えば、加熱したステージに層441を載せることで、下地層443を加熱した状態にすることができる。セレン成膜時の基板温度は、層441が50℃以上90℃以下となる温度が好ましい。前述の温度の範囲とすることで、セレン成膜時に、下地層443が有する元素Xがセレン層に拡散する。さらに、拡散した元素Xとセレンが反応することで、セレン及び元素Xを有するセレン化合物が形成される。該セレン化合物は単結晶セレンとの格子定数の不整合度が小さいことから、該セレン化合物を結晶核にして結晶セレンが形成される。つまり、セレンを成膜しながら、平坦性が高く、均一な結晶セレンを形成できる。以上の工程により、第1の電極411上に、結晶セレンを有する光電変換層413が形成される(図2(C))。なお、光電変換層413が部分的に非晶質セレンとなる場合がある。Next, the base layer 443 is heated, and selenium is deposited in the heated state. For example, by placing the layer 441 on a heated stage, the base layer 443 can be heated. The substrate temperature at the time of selenium deposition is preferably a temperature at which the layer 441 is at least 50 ° C. and at most 90 ° C. By setting the temperature within the above range, the element X included in the base layer 443 is diffused into the selenium layer during selenium deposition. Further, by reacting the diffused element X with selenium, selenium and a selenium compound containing the element X are formed. Since the selenium compound has a small degree of mismatch of lattice constant with single-crystal selenium, crystalline selenium is formed using the selenium compound as a crystal nucleus. In other words, uniform crystalline selenium with high flatness can be formed while selenium is being formed. Through the above steps, the photoelectric conversion layer 413 including crystalline selenium is formed over the first electrode 411 (FIG. 2C). Note that the photoelectric conversion layer 413 may partly be amorphous selenium.

本明細書等において、基板を加熱した状態で成膜することを、加熱成膜と呼ぶ場合がある。これに対し、基板を加熱しない状態で膜を成膜することを、室温(RT:Room Temperature)成膜と呼ぶ場合がある。In this specification and the like, forming a film in a state where the substrate is heated may be referred to as heated film formation. On the other hand, forming a film without heating the substrate may be referred to as room temperature (RT: Room Temperature) film formation.

結晶セレンを作製する方法として、非晶質セレンを成膜し、熱処理を行う方法が知られている。しかし、熱処理によって非晶質セレンが結晶化するのに伴い、セレンが凝集することで、セレンが存在しない領域が発生する場合がある。本明細書等において、セレンが存在しない領域を膜剥がれ領域と呼ぶ。光電変換層に膜剥がれ領域が発生すると、光電変換素子間に特性ばらつきが発生し、撮像装置の撮像性能を低下させる原因となりうる。また、セレンの凝集又は膜剥がれ領域の発生に伴い光電変換層413のラフネスが大きくなることで、光電変換層413上に設けられる第2の電極415の被覆性、密着性が悪くなる場合がある。第2の電極415の被覆性、密着性が悪くなると、第1の電極411及び第2の電極415の短絡の原因となりうる。したがって、光電変換層は膜剥がれ領域が少なく、平坦性が高く、均一な結晶セレンであることが好ましい。As a method for producing crystalline selenium, a method of forming a film of amorphous selenium and performing heat treatment is known. However, a region where selenium does not exist may be generated by coagulation of selenium as amorphous selenium is crystallized by the heat treatment. In this specification and the like, a region where selenium does not exist is referred to as a film peeling region. When a film peeling region occurs in the photoelectric conversion layer, characteristic variations occur between the photoelectric conversion elements, which may cause a reduction in imaging performance of the imaging device. In addition, since the roughness of the photoelectric conversion layer 413 is increased with the occurrence of selenium aggregation or a film peeling region, the coverage and adhesion of the second electrode 415 provided over the photoelectric conversion layer 413 may be reduced. . Poor coverage and adhesion of the second electrode 415 can cause a short circuit between the first electrode 411 and the second electrode 415. Therefore, it is preferable that the photoelectric conversion layer be a uniform crystalline selenium having a small film peeling region, high flatness, and uniformity.

本発明の一態様である光電変換層413は、セレン成膜時に結晶セレンが形成されるため、均一な結晶セレンを有する。また、セレン化合物が形成されることにより下地層443と結晶セレンの密着性が高くなり、結晶セレンの凝集及び膜剥がれ領域の発生が抑制され、平坦性が高い結晶セレンを得られる。つまり、膜剥がれ領域が少なく、平坦性が高い、均一な結晶セレンを有する光電変換層413を得られる。また、このような光電変換層413を用いることで、特性ばらつきの少ない撮像装置を作製できる。The photoelectric conversion layer 413 which is one embodiment of the present invention has uniform crystalline selenium because crystalline selenium is formed at the time of selenium deposition. In addition, the formation of the selenium compound enhances the adhesion between the underlayer 443 and the crystalline selenium, suppresses the aggregation of crystalline selenium and the occurrence of a film peeling region, and provides crystalline selenium with high flatness. That is, the photoelectric conversion layer 413 having a small amount of film peeling, high flatness, and uniform crystalline selenium can be obtained. In addition, by using such a photoelectric conversion layer 413, an imaging device with less variation in characteristics can be manufactured.

光電変換層413形成後に、下地層443を明確に確認できない場合がある。図2(C)には光電変換層413形成後に、下地層443を明確に確認できず、第1の電極411上に光電変換層413が形成される例を示したが、これに限られない。図3(B)に示すように、下地層443形成時より薄い膜厚の下地層443aとなり、下地層443a上に光電変換層413が形成されてもよい。下地層443aは、下地層443形成時と同程度の膜厚であってもよいし、又は下地層443形成時より厚い膜厚であってもよい。図3(C)に示すように、下地層443が島状の下地層443bとなり、第1の電極411及び下地層443b上に光電変換層413が形成されてもよい。また、下地層443a及び下地層443bは、光電変換層413との境界が明確でなくてもよい。After formation of the photoelectric conversion layer 413, the base layer 443 may not be clearly confirmed. FIG. 2C illustrates an example in which the foundation layer 443 cannot be clearly confirmed after the formation of the photoelectric conversion layer 413 and the photoelectric conversion layer 413 is formed over the first electrode 411; however, the present invention is not limited thereto. . As shown in FIG. 3B, the underlayer 443a may have a smaller thickness than when the underlayer 443 is formed, and the photoelectric conversion layer 413 may be formed over the underlayer 443a. The thickness of the base layer 443a may be approximately the same as that when the base layer 443 is formed, or may be larger than that when the base layer 443 is formed. As illustrated in FIG. 3C, the base layer 443 may be an island-shaped base layer 443b, and the photoelectric conversion layer 413 may be formed over the first electrode 411 and the base layer 443b. Further, the boundary between the base layer 443a and the base layer 443b and the photoelectric conversion layer 413 may not be clear.

下地層443a及び下地層443bは、下地層443が有する成分に加え、セレンを有する場合がある。なお、本明細書等において、下地層443a及び下地層443bをバッファ層と記す場合がある。The base layers 443a and 443b may include selenium in addition to the components of the base layer 443 in some cases. Note that in this specification and the like, the base layers 443a and 443b may be referred to as buffer layers.

セレン層の成膜には、スパッタリング法、蒸着法、パルスレーザ堆積(PLD)法、プラズマ化学気相堆積(PECVD)法、熱CVD法、ALD法、真空蒸着法等を用いることができる。熱CVD法の例としては、MOCVD法が挙げられる。The selenium layer can be formed by a sputtering method, an evaporation method, a pulse laser deposition (PLD) method, a plasma chemical vapor deposition (PECVD) method, a thermal CVD method, an ALD method, a vacuum evaporation method, or the like. An MOCVD method is an example of the thermal CVD method.

セレン層の成膜に蒸着法を用いる場合、図2(C)に示した基板の向きは、上下が逆になる。蒸着を行う場合は、基板ホルダーと蒸着マスクの間に基板を挟み、基板ホルダーに設置された永久磁石によってメタルからなる蒸着マスクを引きつけて基板を固定し、露出している下地層443の下方に蒸着源が位置するようにして蒸着が行われる。なお、蒸着中の圧力は1.0×10−3Pa以下が好ましい。さらには、1.0×10−4Pa以下が好ましい。さらには、1.0×10−5Pa程度が好ましい。When the evaporation method is used for forming the selenium layer, the direction of the substrate illustrated in FIG. 2C is upside down. When performing vapor deposition, the substrate is sandwiched between the substrate holder and the vapor deposition mask, and the vapor deposition mask made of metal is attracted by a permanent magnet installed in the substrate holder to fix the substrate. The deposition is performed such that the deposition source is located. Note that the pressure during the deposition is preferably 1.0 × 10 −3 Pa or less. Further, the pressure is preferably 1.0 × 10 −4 Pa or less. Further, the pressure is preferably about 1.0 × 10 −5 Pa.

下地層443の形成後、時間を空けずにセレンを成膜することが好ましい。さらに、下地層443の形成後、下地層443の表面を大気雰囲気に晒さずにセレンを成膜することが好ましい。さらに、真空中で下地層443を形成した後、真空中で連続してセレンを成膜することが好ましい。下地層443を成膜した後に連続してセレンを成膜することで、下地層443の表面に大気成分等の不純物が付着するのを抑制でき、不純物の少ない光電変換層413を形成できる。また、光電変換層413に膜剥がれ領域が発生するのを抑制できる。また、結晶性の高い光電変換層413を形成できる。After the formation of the base layer 443, selenium is preferably formed without leaving time. Further, after the formation of the base layer 443, selenium is preferably formed without exposing the surface of the base layer 443 to the atmosphere. Further, after forming the base layer 443 in a vacuum, selenium is preferably formed continuously in a vacuum. By depositing selenium continuously after forming the base layer 443, attachment of impurities such as atmospheric components to the surface of the base layer 443 can be suppressed, and the photoelectric conversion layer 413 with few impurities can be formed. In addition, generation of a film peeling region in the photoelectric conversion layer 413 can be suppressed. Further, the photoelectric conversion layer 413 with high crystallinity can be formed.

本明細書等において、下地層成膜とセレン層成膜の間に、処理基板が大気雰囲気に晒されず、常に真空、窒素又は希ガス雰囲気に置かれることを、連続成膜又は連続で成膜すると呼ぶ場合がある。また、下地層成膜後に一旦大気雰囲気に晒され、その後にセレン層が成膜されることを、不連続成膜又は不連続で成膜すると呼ぶ場合がある。In this specification and the like, between the formation of the underlayer and the formation of the selenium layer, continuous film formation or continuous formation is performed so that the processing substrate is not exposed to the atmosphere but is always placed in a vacuum, nitrogen, or rare gas atmosphere. Sometimes called a film. In addition, the process in which the selenium layer is formed once after being exposed to the air atmosphere after the formation of the underlayer is sometimes referred to as discontinuous film formation or discontinuous film formation.

セレンの成膜には、例えば、複数の成膜室及び複数のターゲットを有し、複数の種類の膜種を真空中で連続して成膜するマルチチャンバ型のスパッタリング装置を用いることができる。また、複数の蒸着源を有し、複数の種類の膜種を真空中で連続して成膜するマルチチャンバ型の蒸着装置を用いることができる。また、スパッタリングのチャンバ及び蒸着のチャンバ装置を有し、複数の種類の膜種を真空中で連続して成膜する複合装置を用いることができる。For example, a multi-chamber sputtering apparatus which has a plurality of film formation chambers and a plurality of targets and continuously forms a plurality of kinds of film types in a vacuum can be used for selenium film formation. Alternatively, a multi-chamber evaporation apparatus which has a plurality of evaporation sources and continuously forms a plurality of kinds of film types in a vacuum can be used. Further, a composite device which includes a sputtering chamber and a vapor deposition chamber device and successively forms a plurality of kinds of film types in a vacuum can be used.

光電変換層413形成後に、熱処理を行ってもよい。熱処理を行うことで光電変換層413が有する結晶セレンの結晶性をさらに高められる場合がある。なお、光電変換層413形成後に熱処理を行わなくてもよい。After the formation of the photoelectric conversion layer 413, heat treatment may be performed. By performing the heat treatment, the crystallinity of crystalline selenium included in the photoelectric conversion layer 413 may be further increased in some cases. Note that heat treatment may not be performed after the formation of the photoelectric conversion layer 413.

次に、光電変換層413上に、第2の電極415を形成する。以上の工程により、本発明の一態様に係る光電変換素子10を作製できる(図2(D))。Next, a second electrode 415 is formed over the photoelectric conversion layer 413. Through the above steps, the photoelectric conversion element 10 according to one embodiment of the present invention can be manufactured (FIG. 2D).

さらに、第2の電極415を形成した後に、熱処理を行ってもよい。熱処理を行うことで光電変換層413が有する結晶セレンの結晶性をさらに高められる場合がある。なお、第2の電極415を形成した後に熱処理を行わなくてもよい。Further, heat treatment may be performed after the formation of the second electrode 415. By performing the heat treatment, the crystallinity of crystalline selenium included in the photoelectric conversion layer 413 may be further increased in some cases. Note that heat treatment does not have to be performed after the second electrode 415 is formed.

[作製方法2]
光電変換素子10の別の作製方法について、図4(A)乃至図4(C)を用いて説明する。図4(A)乃至図4(C)は光電変換素子10の作製方法を示す断面図である。
[Production method 2]
Another method for manufacturing the photoelectric conversion element 10 will be described with reference to FIGS. 4A to 4C are cross-sectional views illustrating a method for manufacturing the photoelectric conversion element 10.

まず、層441上に、第1の電極411を形成する(図4(A))。First, a first electrode 411 is formed over the layer 441 (FIG. 4A).

次に、第1の電極411を加熱し、加熱した状態でセレンを成膜する。セレンの成膜には、共蒸着法を用いることができる。なお、共蒸着法とは、異なる複数の物質をそれぞれ異なる蒸発源から同時に蒸発させて蒸着する方法である。Next, the first electrode 411 is heated, and selenium is deposited in the heated state. For deposition of selenium, a co-evaporation method can be used. Note that the co-evaporation method is a method in which a plurality of different substances are simultaneously evaporated from different evaporation sources to perform evaporation.

第1の蒸着源として、元素Xを一以上有する材料を用いることができる。第1の蒸着源として、例えば、銀、ビスマス、インジウム、酸化インジウム、スズ、酸化スズ、テルル等を用いることができる。また、複数の材料を混合したものを第1の蒸着源として用いてもよい。特に、第1の蒸着源に銀を有する材料を用いることが好ましい。同様に、第1の蒸着源にビスマスを有する材料を用いることが好ましい。第2の蒸着源として、セレンを有する材料を用いることができる。As the first evaporation source, a material having one or more elements X can be used. As the first evaporation source, for example, silver, bismuth, indium, indium oxide, tin, tin oxide, tellurium, or the like can be used. Further, a mixture of a plurality of materials may be used as the first evaporation source. In particular, it is preferable to use a material containing silver for the first evaporation source. Similarly, it is preferable to use a material having bismuth for the first evaporation source. As the second evaporation source, a material containing selenium can be used.

加熱したステージに層441を載せることで、第1の電極411を加熱した状態にすることができる。セレン成膜時の基板温度は、層441が50℃以上90℃以下となる温度が好ましい。前述の温度の範囲とすることで、第1の蒸着源が有する元素Xと、第2の蒸着源が有するセレンが反応し、セレン及び元素Xを有するセレン化合物を形成する。該セレン化合物は単結晶セレンとの格子定数の不整合度が小さいことから、該セレン化合物を結晶核にして結晶セレンが形成される。つまり、セレンを成膜しながら、結晶セレンを形成できる。以上の工程により、第1の電極411上に、結晶セレンを有する光電変換層413が形成される(図4(B))。なお、光電変換層413が部分的に非晶質セレンとなる場合がある。By placing the layer 441 on the heated stage, the first electrode 411 can be heated. The substrate temperature at the time of selenium deposition is preferably a temperature at which the layer 441 is at least 50 ° C. and at most 90 ° C. When the temperature is in the above range, the element X included in the first evaporation source reacts with selenium included in the second evaporation source to form selenium and a selenium compound including the element X. Since the selenium compound has a small degree of mismatch of lattice constant with single-crystal selenium, crystalline selenium is formed using the selenium compound as a crystal nucleus. That is, crystalline selenium can be formed while selenium is being formed. Through the above steps, the photoelectric conversion layer 413 including crystalline selenium is formed over the first electrode 411 (FIG. 4B). Note that the photoelectric conversion layer 413 may partly be amorphous selenium.

また、セレンの成膜には、共スパッタリング法を用いることもできる。なお、共スパッタリング法とは、異なる複数の物質をそれぞれ異なるターゲットから同時にスパッタリングで成膜する方法である。第1のターゲットとして、元素Xを一以上有する材料を用いることができる。第1のターゲットとして、例えば、銀、ビスマス、インジウム、酸化インジウム、スズ、酸化スズ、テルル、In−Sn酸化物(ITO)、In−Sn−Si酸化物(ITSO)等を用いることができる。第2のターゲットとして、セレンを有する材料を用いることができる。In addition, a co-sputtering method can be used for forming selenium. Note that the co-sputtering method is a method in which a plurality of different substances are simultaneously formed from different targets by sputtering. As the first target, a material having one or more elements X can be used. As the first target, for example, silver, bismuth, indium, indium oxide, tin, tin oxide, tellurium, In-Sn oxide (ITO), In-Sn-Si oxide (ITSO), or the like can be used. As the second target, a material containing selenium can be used.

光電変換層413を形成した後、熱処理を行ってもよい。熱処理を行うことで光電変換層413が有する結晶セレンの結晶性をさらに高められる場合がある。なお、光電変換層413を形成した後に、熱処理を行わなくてもよい。After the formation of the photoelectric conversion layer 413, heat treatment may be performed. By performing the heat treatment, the crystallinity of crystalline selenium included in the photoelectric conversion layer 413 may be further increased in some cases. Note that heat treatment may not be performed after the formation of the photoelectric conversion layer 413.

次に、光電変換層413上に、第2の電極415を形成する。以上の工程により、本発明の一態様に係る光電変換素子10を作製できる(図4(C))。Next, a second electrode 415 is formed over the photoelectric conversion layer 413. Through the above steps, the photoelectric conversion element 10 according to one embodiment of the present invention can be manufactured (FIG. 4C).

さらに、第2の電極415を形成した後に、熱処理を行ってもよい。熱処理を行うことで光電変換層413が有する結晶セレンの結晶性をさらに高められる場合がある。なお、第2の電極415を形成した後に、熱処理を行わなくてもよい。Further, heat treatment may be performed after the formation of the second electrode 415. By performing the heat treatment, the crystallinity of crystalline selenium included in the photoelectric conversion layer 413 may be further increased in some cases. Note that heat treatment may not be performed after the formation of the second electrode 415.

[作製方法3]
光電変換素子10の別の作製方法について、図5(A)乃至図5(E)を用いて説明する。図5(A)乃至図5(E)は光電変換素子10の作製方法を示す断面図である。
[Production method 3]
Another method for manufacturing the photoelectric conversion element 10 will be described with reference to FIGS. 5A to 5E are cross-sectional views illustrating a method for manufacturing the photoelectric conversion element 10.

まず、層441上に、第1の電極411を形成する(図5(A))。First, a first electrode 411 is formed over the layer 441 (FIG. 5A).

次に、第1の電極411上に、下地層443を形成する(図5(B))。下地層443に関しては、先の記載を参照できるため説明を省略する。Next, a base layer 443 is formed over the first electrode 411 (FIG. 5B). Regarding the base layer 443, the above description can be referred to, and thus the description is omitted.

次に、セレン層445を成膜する(図5(C))。セレン成膜時の基板温度は、層441が室温以上50℃未満となる温度が好ましい。前述の温度の範囲とすることで、セレン層445に膜剥がれ領域が発生するのを抑制できる。なお、セレン層445は非晶質であるが、部分的に結晶質であってもよい。Next, a selenium layer 445 is formed (FIG. 5C). The temperature of the substrate at the time of selenium deposition is preferably a temperature at which the layer 441 is higher than or equal to room temperature and lower than 50 ° C. By setting the temperature within the above range, it is possible to suppress the occurrence of a film peeling region in the selenium layer 445. Note that the selenium layer 445 is amorphous, but may be partially crystalline.

セレン層の成膜には、スパッタリング法、蒸着法、パルスレーザ堆積(PLD)法、プラズマ化学気相堆積(PECVD)法、熱CVD法、ALD法、真空蒸着法等を用いることができる。熱CVD法の例としては、MOCVD法が挙げられる。The selenium layer can be formed by a sputtering method, an evaporation method, a pulse laser deposition (PLD) method, a plasma chemical vapor deposition (PECVD) method, a thermal CVD method, an ALD method, a vacuum evaporation method, or the like. An MOCVD method is an example of the thermal CVD method.

下地層443の形成後、時間を空けずにセレン層445を成膜することが好ましい。さらに、下地層443の形成後、下地層443の表面を大気雰囲気に晒さずにセレン層445を成膜することが好ましい。さらに、真空中で下地層443を形成した後、真空中で連続してセレン層445を成膜することが好ましい。下地層443とセレン層445を連続成膜とすることで、下地層443の表面に大気成分等の不純物が付着するのを抑制でき、不純物の少ない光電変換層413を形成できる。また、光電変換層413に膜剥がれ領域が発生するのを抑制できる。また、結晶性の高い光電変換層413を形成できる。After the formation of the base layer 443, the selenium layer 445 is preferably formed without time. Further, after the formation of the base layer 443, the selenium layer 445 is preferably formed without exposing the surface of the base layer 443 to the atmosphere. Further, after forming the base layer 443 in a vacuum, it is preferable to form the selenium layer 445 continuously in a vacuum. By forming the base layer 443 and the selenium layer 445 continuously, impurities such as atmospheric components can be prevented from being attached to the surface of the base layer 443, and the photoelectric conversion layer 413 with few impurities can be formed. In addition, generation of a film peeling region in the photoelectric conversion layer 413 can be suppressed. Further, the photoelectric conversion layer 413 with high crystallinity can be formed.

図5(B)及び図5(C)には下地層443の形状を加工しない例を示したが、これに限られない。図6(A)に示すように、下地層443は島状に加工してもよい。また、縞状、網目状、開口を有する形状などでもよい。そして、図6(B)に示すように、島状の下地層443及び第1の電極411上に、セレン層445が形成されてもよい。下地層443を島状にすることで、セレン層445が有するセレンの量に対する下地層443が有する元素Xの量を調整できる場合がある。また、所望の領域に下地層443を設けることができる。FIGS. 5B and 5C show examples in which the shape of the base layer 443 is not processed; however, the present invention is not limited to this. As shown in FIG. 6A, the base layer 443 may be processed into an island shape. Further, a stripe shape, a mesh shape, a shape having an opening, or the like may be used. Then, as shown in FIG. 6B, a selenium layer 445 may be formed over the island-shaped base layer 443 and the first electrode 411. When the base layer 443 has an island shape, the amount of the element X included in the base layer 443 may be adjusted with respect to the amount of selenium included in the selenium layer 445 in some cases. Further, the base layer 443 can be provided in a desired region.

次に、熱処理を行い、セレン層445を結晶化して結晶セレンを形成する。以上の工程により、第1の電極411上に、結晶セレンを有する光電変換層413が形成される(図5(D))。Next, heat treatment is performed to crystallize the selenium layer 445 to form crystalline selenium. Through the above steps, the photoelectric conversion layer 413 including crystalline selenium is formed over the first electrode 411 (FIG. 5D).

熱処理として、第1の熱処理を行った後に、第1の熱処理より高い温度で第2の熱処理を行う。第1の熱処理の温度は、50℃以上90℃以下が好ましい。さらには、60℃以上80℃以下が好ましい。第2の熱処理の温度は、70℃以上220℃以下が好ましい。さらには、90℃以上210℃以下が好ましい。さらには、110℃以上200℃以下が好ましい。第1の熱処理は、下地層443が有する元素Xがセレン層445に拡散し、セレン及び元素Xを有するセレン化合物が形成される温度であることが好ましい。第2の熱処理は、第1の熱処理の温度より高く、かつセレン層が結晶化する温度であることが好ましい。前述の温度の範囲とすることで、セレン化合物を結晶核にして結晶セレンが形成される。したがって、光電変換層413に膜剥がれ領域が発生するのを抑制できる。また、結晶性の高い光電変換層413を形成できる。なお、第1の熱処理の後に連続して第2の熱処理を行ってもよいし、第1の熱処理及び第2の熱処理を連続して行わなくてもよい。As the heat treatment, after the first heat treatment is performed, a second heat treatment is performed at a higher temperature than the first heat treatment. The temperature of the first heat treatment is preferably from 50 ° C to 90 ° C. Further, the temperature is preferably from 60 ° C to 80 ° C. The temperature of the second heat treatment is preferably from 70 ° C to 220 ° C. Further, the temperature is preferably from 90 ° C to 210 ° C. Further, the temperature is preferably from 110 ° C to 200 ° C. The first heat treatment is preferably performed at a temperature at which the element X included in the base layer 443 is diffused into the selenium layer 445 and selenium and a selenium compound including the element X are formed. The second heat treatment is preferably higher than the temperature of the first heat treatment and at a temperature at which the selenium layer is crystallized. By setting the temperature within the above range, crystalline selenium is formed with the selenium compound as a crystal nucleus. Therefore, generation of a film peeling region in the photoelectric conversion layer 413 can be suppressed. Further, the photoelectric conversion layer 413 with high crystallinity can be formed. Note that the second heat treatment may be performed continuously after the first heat treatment, or the first heat treatment and the second heat treatment may not be performed continuously.

熱処理には、電気炉、レーザアニール装置、ランプアニール装置等を用いることができる。抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。また、ホットプレートを用いてもよい。また、急速加熱(RTA:Rapid Thermal Anneal)装置を用いることができる。RTA装置として、例えば、GRTA(Gas Rapid Thermal Anneal)装置、ランプ急速加熱(LRTA:Lamp Rapid Thermal Anneal)装置等がある。GRTA装置は、高温のガスを用いて熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が用いられる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装置である。For the heat treatment, an electric furnace, a laser annealing device, a lamp annealing device, or the like can be used. A device for heating an object to be processed by heat conduction or heat radiation from a heating element such as a resistance heating element may be used. Further, a hot plate may be used. Alternatively, a rapid heating (RTA) device can be used. Examples of the RTA apparatus include a GRTA (Gas Rapid Thermal Anneal) apparatus and a lamp rapid heating (LRTA) apparatus. The GRTA apparatus is an apparatus that performs heat treatment using a high-temperature gas. As the high-temperature gas, a rare gas such as argon, or an inert gas such as nitrogen which does not react with the object by heat treatment is used. The LRTA apparatus is an apparatus that heats an object to be processed by radiation of light (electromagnetic waves) emitted from a lamp such as a halogen lamp, a metal halide lamp, a xenon arc lamp, a carbon arc lamp, a high-pressure sodium lamp, and a high-pressure mercury lamp.

熱処理の雰囲気は、アルゴン等の希ガス、大気、窒素、酸素、乾燥空気等を用いることができる。また、希ガス及び酸素の混合雰囲気、若しくは希ガス及び窒素の混合雰囲気を用いることができる。As a heat treatment atmosphere, a rare gas such as argon, air, nitrogen, oxygen, dry air, or the like can be used. Alternatively, a mixed atmosphere of a rare gas and oxygen or a mixed atmosphere of a rare gas and nitrogen can be used.

光電変換層413形成後に、下地層443を明確に確認できない場合がある。図5(D)には光電変換層413形成後に、下地層443を明確に確認できず、第1の電極411上に光電変換層413が形成される例を示したが、これに限られない。図3(B)に示すように、下地層443形成時より薄い膜厚の下地層443aとなり、下地層443a上に光電変換層413が形成されてもよい。下地層443aは、下地層443形成時と同程度の膜厚であってもよいし、又は下地層443形成時より厚い膜厚であってもよい。図3(C)に示すように、下地層443が島状の下地層443bとなり、第1の電極411及び下地層443b上に光電変換層413が形成されてもよい。また、下地層443a及び下地層443bは、光電変換層413との境界が明確でなくてもよい。After formation of the photoelectric conversion layer 413, the base layer 443 may not be clearly confirmed. FIG. 5D illustrates an example in which the base layer 443 cannot be clearly confirmed after the formation of the photoelectric conversion layer 413 and the photoelectric conversion layer 413 is formed over the first electrode 411; however, the present invention is not limited thereto. . As shown in FIG. 3B, the underlayer 443a may have a smaller thickness than when the underlayer 443 is formed, and the photoelectric conversion layer 413 may be formed over the underlayer 443a. The thickness of the base layer 443a may be approximately the same as that when the base layer 443 is formed, or may be larger than that when the base layer 443 is formed. As illustrated in FIG. 3C, the base layer 443 may be an island-shaped base layer 443b, and the photoelectric conversion layer 413 may be formed over the first electrode 411 and the base layer 443b. Further, the boundary between the base layer 443a and the base layer 443b and the photoelectric conversion layer 413 may not be clear.

下地層443a及び下地層443bは、下地層443が有する成分に加え、セレンを有する場合がある。The base layers 443a and 443b may include selenium in addition to the components of the base layer 443 in some cases.

次に、光電変換層413上に、第2の電極415を形成する。以上の工程により、本発明の一態様に係る光電変換素子10を作製できる(図5(E))。Next, a second electrode 415 is formed over the photoelectric conversion layer 413. Through the above steps, the photoelectric conversion element 10 according to one embodiment of the present invention can be manufactured (FIG. 5E).

[作製方法4]
光電変換素子10の別の作製方法について、図7(A)乃至図7(E)を用いて説明する。図7(A)乃至図7(E)は光電変換素子10の作製方法を示す断面図である。
[Production method 4]
Another method for manufacturing the photoelectric conversion element 10 will be described with reference to FIGS. 7A to 7E are cross-sectional views illustrating a method for manufacturing the photoelectric conversion element 10.

まず、層441上に、第1の電極411を形成する(図7(A))。First, a first electrode 411 is formed over the layer 441 (FIG. 7A).

次に、セレン層445を成膜する。セレン成膜時の基板温度は、層441が室温以上50℃未満となる温度が好ましい。前述の温度の範囲とすることで、第1の電極411上に、膜剥がれ領域が少ないセレン層445が形成される(図7(B))。なお、セレン層445は非晶質であるが、部分的に結晶質であってもよい。Next, a selenium layer 445 is formed. The temperature of the substrate at the time of selenium deposition is preferably a temperature at which the layer 441 is higher than or equal to room temperature and lower than 50 ° C. By setting the temperature in the above-described range, the selenium layer 445 having a small film peeling region is formed over the first electrode 411 (FIG. 7B). Note that the selenium layer 445 is amorphous, but may be partially crystalline.

セレン層の成膜には、スパッタリング法、蒸着法、パルスレーザ堆積(PLD)法、プラズマ化学気相堆積(PECVD)法、熱CVD法、ALD法、真空蒸着法等を用いることができる。熱CVD法の例としては、MOCVD法が挙げられる。The selenium layer can be formed by a sputtering method, an evaporation method, a pulse laser deposition (PLD) method, a plasma chemical vapor deposition (PECVD) method, a thermal CVD method, an ALD method, a vacuum evaporation method, or the like. An MOCVD method is an example of the thermal CVD method.

次に、セレン層445上に、下地層443を形成する(図7(C))。下地層443に関しては、先の記載を参照できるため説明を省略する。Next, a base layer 443 is formed over the selenium layer 445 (FIG. 7C). Regarding the base layer 443, the above description can be referred to, and thus the description is omitted.

セレン層445の形成後、時間を空けずに下地層443を成膜することが好ましい。さらに、セレン層445の形成後、セレン層445の表面を大気雰囲気に晒さずに下地層443を成膜することが好ましい。さらに、真空中でセレン層445を形成した後、真空中で連続して下地層443を成膜することが好ましい。下地層443とセレン層445を連続成膜とすることで、下地層443の表面に大気成分等の不純物が付着するのを抑制でき、不純物の少ない光電変換層413を形成できる。また、光電変換層413に膜剥がれ領域が発生するのを抑制できる。また、結晶性の高い光電変換層413を形成できる。After the formation of the selenium layer 445, the base layer 443 is preferably formed without time. Further, after formation of the selenium layer 445, the base layer 443 is preferably formed without exposing the surface of the selenium layer 445 to the atmosphere. Furthermore, after forming the selenium layer 445 in a vacuum, it is preferable to form the base layer 443 continuously in a vacuum. By forming the base layer 443 and the selenium layer 445 continuously, impurities such as atmospheric components can be prevented from being attached to the surface of the base layer 443, and the photoelectric conversion layer 413 with few impurities can be formed. In addition, generation of a film peeling region in the photoelectric conversion layer 413 can be suppressed. Further, the photoelectric conversion layer 413 with high crystallinity can be formed.

図7(C)には下地層443の形状を加工しない例を示したが、これに限られない。下地層443は島状に加工してもよい。また、縞状、網目状、開口を有する形状などでもよい。下地層443を島状にすることで、セレン層445が有するセレンの量に対する下地層443が有する元素Xの量を調整できる場合がある。また、所望の領域に下地層443を設けることができる。FIG. 7C shows an example in which the shape of the base layer 443 is not processed, but the present invention is not limited to this. The base layer 443 may be processed into an island shape. Further, a stripe shape, a mesh shape, a shape having an opening, or the like may be used. When the base layer 443 has an island shape, the amount of the element X included in the base layer 443 may be adjusted with respect to the amount of selenium included in the selenium layer 445 in some cases. Further, the base layer 443 can be provided in a desired region.

次に、熱処理を行い、セレン層445を結晶化して結晶セレンを形成する。以上の工程により、第1の電極411上に、結晶セレンを有する光電変換層413が形成される(図7(D))。Next, heat treatment is performed to crystallize the selenium layer 445 to form crystalline selenium. Through the above steps, the photoelectric conversion layer 413 including crystalline selenium is formed over the first electrode 411 (FIG. 7D).

熱処理に関しては、先の記載を参照できるため説明を省略する。Regarding the heat treatment, the above description can be referred to, and the description is omitted.

光電変換層413形成後に、下地層443を明確に確認できない場合がある。図7(D)には光電変換層413形成後に、下地層443を明確に確認できず、第1の電極411上に光電変換層413が形成される例を示したが、これに限られない。下地層443形成時より薄い膜厚の下地層となり、該下地層の下に光電変換層413が形成されてもよい。該下地層は、下地層443形成時と同程度の膜厚であってもよいし、又は下地層443形成時より厚い膜厚であってもよい。該下地層は島状となってもよい。また、該下地層は、光電変換層413との境界が明確でなくてもよい。また、該下地層は、下地層443が有する成分に加え、セレンを有する場合がある。After formation of the photoelectric conversion layer 413, the base layer 443 may not be clearly confirmed. FIG. 7D illustrates an example in which the base layer 443 cannot be clearly confirmed after the formation of the photoelectric conversion layer 413 and the photoelectric conversion layer 413 is formed over the first electrode 411; however, the present invention is not limited thereto. . The base layer may have a smaller thickness than when the base layer 443 is formed, and the photoelectric conversion layer 413 may be formed below the base layer. The thickness of the underlayer may be approximately the same as that when the underlayer 443 is formed, or may be greater than that when the underlayer 443 is formed. The underlayer may have an island shape. The boundary between the base layer and the photoelectric conversion layer 413 may not be clear. The base layer may include selenium in addition to the components of the base layer 443 in some cases.

次に、光電変換層413上に、第2の電極415を形成する。以上の工程により、本発明の一態様に係る光電変換素子10を作製できる(図7(E))。Next, a second electrode 415 is formed over the photoelectric conversion layer 413. Through the above steps, the photoelectric conversion element 10 according to one embodiment of the present invention can be manufactured (FIG. 7E).

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。This embodiment can be implemented in appropriate combination with the structures described in the other embodiments.

(実施の形態2)
本実施の形態では、実施の形態1と構成が異なる光電変換素子について、図面を参照して説明する。
(Embodiment 2)
In this embodiment, a photoelectric conversion element having a structure different from that in Embodiment 1 will be described with reference to drawings.

本発明の一態様は、光電変換層にセレンを用いた光電変換素子であり、比較的低電圧でアバランシェ増倍効果を利用した撮像を行うことができる。また、光電変換層に結晶セレンおよび非晶質セレンを用いることにより、可視光領域のほぼ全域において光感度を向上させることができる。さらに、pn接合を形成するためのn型半導体層として、適切な膜厚のバンドギャップの広い酸化物を用いることで、暗電流の低減および光電流の増大をすることができる。One embodiment of the present invention is a photoelectric conversion element using selenium for a photoelectric conversion layer, which can perform imaging at a relatively low voltage using an avalanche multiplication effect. In addition, by using crystalline selenium and amorphous selenium for the photoelectric conversion layer, light sensitivity can be improved in almost the entire visible light region. Further, by using an oxide having an appropriate thickness and a wide band gap as an n-type semiconductor layer for forming a pn junction, dark current can be reduced and photocurrent can be increased.

したがって、シリコンを光電変換層に用いた従来の光電変換素子よりも光感度を高めることができ、低照度下での撮像を容易にすることができる。また、高解像度の撮像装置を実現することができる。Therefore, light sensitivity can be increased as compared with the conventional photoelectric conversion element using silicon for the photoelectric conversion layer, and imaging under low illuminance can be facilitated. Further, a high-resolution imaging device can be realized.

図8は、本発明の一態様の光電変換素子の構成を示す斜視図である。光電変換素子10は、光電変換層11と、正孔注入阻止層12と、バッファ層13と、第1の電極15と、第2の電極14と、を有する。FIG. 8 is a perspective view illustrating a structure of a photoelectric conversion element of one embodiment of the present invention. The photoelectric conversion element 10 includes a photoelectric conversion layer 11, a hole injection blocking layer 12, a buffer layer 13, a first electrode 15, and a second electrode 14.

光電変換素子10は、pn接合型フォトダイオードであり、第2の電極14側を受光面とする。光電変換層11にはセレン系材料を用いることができる。なお、図8において、光電変換素子10に入射する光(Light)を矢印で示している。The photoelectric conversion element 10 is a pn junction type photodiode, and has the second electrode 14 side as a light receiving surface. A selenium-based material can be used for the photoelectric conversion layer 11. In FIG. 8, light (Light) incident on the photoelectric conversion element 10 is indicated by an arrow.

光電変換層11は、結晶セレン層11aおよび非晶質セレン層11bの積層とすることが好ましい。なお、図8では、結晶セレン層11aおよび非晶質セレン層11bがほぼ同等の膜厚である例を図示しているが、図9(A)に示すように相対的に結晶セレン層11aを厚く、非晶質セレン層11bを薄く形成してもよい。It is preferable that the photoelectric conversion layer 11 be a stack of a crystalline selenium layer 11a and an amorphous selenium layer 11b. Note that FIG. 8 illustrates an example in which the crystalline selenium layer 11a and the amorphous selenium layer 11b have substantially the same thickness. However, as illustrated in FIG. The amorphous selenium layer 11b may be formed thick and thin.

結晶セレン層11aとして、実施の形態1に示した光電変換層413の構成及び作製方法を用いることができる。As the crystalline selenium layer 11a, the structure and the manufacturing method of the photoelectric conversion layer 413 described in Embodiment 1 can be used.

結晶セレン層は、非晶質セレン層を出発膜として固層成長させることで形成することができる。このとき、層表面には粒成長によって凹凸が発生する場合がある。また、層表面および結晶粒界には、不純物の偏析も起きやすくなる。層表面はpn接合面となる領域であり、凹凸などの形状因子および不純物の存在は、界面特性を悪化させる要因となる場合がある。The crystalline selenium layer can be formed by solid-phase growth using an amorphous selenium layer as a starting film. At this time, irregularities may occur on the layer surface due to grain growth. In addition, segregation of impurities easily occurs on the layer surface and crystal grain boundaries. The layer surface is a region to be a pn junction surface, and the presence of a shape factor such as unevenness and impurities may cause deterioration of interface characteristics.

したがって、pn接合面をできるだけ平坦化させるために、結晶セレン層上に別のp型半導体層を形成することが好ましい。また、当該p型半導体層を形成することで、pn接合面となる領域およびその近傍の不純物濃度を下げることもできる。当該p型半導体層として、本発明の一態様では結晶セレンと物性の近い非晶質セレンを用いる。Therefore, in order to make the pn junction plane as flat as possible, it is preferable to form another p-type semiconductor layer on the crystalline selenium layer. Further, by forming the p-type semiconductor layer, the impurity concentration in a region to be a pn junction surface and its vicinity can be reduced. In one embodiment of the present invention, amorphous selenium having close physical properties to crystalline selenium is used for the p-type semiconductor layer.

図10(A)は、固相成長した結晶セレン層(c−Se)上に正孔注入阻止層12に相当するインジウム−ガリウム酸化物(IGO)、および第2の電極14に相当するインジウム−スズ酸化物(ITO)を設けた積層物の断面STEM像である。結晶セレン層(c−Se)とインジウム−ガリウム酸化物(IGO)の界面には凹凸が生じていることがわかる。FIG. 10A shows an indium-gallium oxide (IGO) corresponding to the hole injection blocking layer 12 and an indium-gallium oxide corresponding to the second electrode 14 on the crystal selenium layer (c-Se) grown by solid phase. It is a cross-sectional STEM image of the laminated body provided with tin oxide (ITO). It can be seen that the interface between the crystalline selenium layer (c-Se) and the indium-gallium oxide (IGO) has irregularities.

図10(B)は、結晶セレン層(c−Se)上に非晶質セレン層(a−Se)、インジウム−ガリウム酸化物(IGO)およびインジウム−スズ酸化物(ITO)を設けた積層物の断面STEM像である。このように非晶質セレン層(a−Se)を設けることで、pn接合面を平坦に近づけることができる。FIG. 10B shows a laminate in which an amorphous selenium layer (a-Se), indium-gallium oxide (IGO), and indium-tin oxide (ITO) are provided on a crystalline selenium layer (c-Se). 5 is a cross-sectional STEM image of the sample. By providing the amorphous selenium layer (a-Se) in this manner, the pn junction surface can be made almost flat.

なお、非晶質セレンは可視光領域において、短波長側と長波長側との光吸収係数の差が比較的大きい。したがって、非晶質セレン単層を用いた光電変換素子では、長波長側の感度が低くなってしまう。この点からも、光電変換層11は、結晶セレン層11aおよび非晶質セレン層11bの積層とすることが好ましい。また、光電変換層11に結晶セレン層11aを含ませることで、アバランシェ増倍効果を出現させるための印加電圧を低減させることもできる。Note that amorphous selenium has a relatively large difference in light absorption coefficient between the short wavelength side and the long wavelength side in the visible light region. Therefore, in a photoelectric conversion element using an amorphous selenium single layer, the sensitivity on the long wavelength side decreases. From this point as well, it is preferable that the photoelectric conversion layer 11 be a stack of the crystalline selenium layer 11a and the amorphous selenium layer 11b. Further, by including the crystalline selenium layer 11a in the photoelectric conversion layer 11, the applied voltage for exhibiting the avalanche multiplication effect can be reduced.

非晶質セレンは比較的低温で結晶化しやすい材料であり、非晶質セレン層11bは後の製造工程で結晶化してしまうことがある。したがって、非晶質セレン層11bには結晶化を抑制する不純物を添加してもよい。当該不純物としては、例えば、ヒ素、アンチモン、シリコン、チタンなどが挙げられる。また、適切な濃度下においては、硫黄などの16族元素でも結晶化を抑制することができる。当該不純物の濃度は、0.1at%乃至10at%、好ましくは0.1at%乃至5at%、さらに好ましくは0.1at%乃至1at%とする。非晶質セレン層11b中の不純物濃度を当該範囲とすることで、暗電流の増加を抑えつつ結晶化を抑制することができる。Amorphous selenium is a material that is easily crystallized at a relatively low temperature, and the amorphous selenium layer 11b may be crystallized in a later manufacturing process. Therefore, an impurity for suppressing crystallization may be added to the amorphous selenium layer 11b. Examples of the impurity include arsenic, antimony, silicon, titanium, and the like. Further, under an appropriate concentration, crystallization can be suppressed even by a Group 16 element such as sulfur. The concentration of the impurity is 0.1 at% to 10 at%, preferably 0.1 at% to 5 at%, and more preferably 0.1 at% to 1 at%. By setting the impurity concentration in the amorphous selenium layer 11b within the above range, crystallization can be suppressed while suppressing an increase in dark current.

図11は光電変換層に非晶質セレン層(a−Se)の単層を用いた素子Aと、結晶セレン層(c−Se)および非晶質セレン層(a−Se)の積層を用いた素子Bの電流増幅率(Iphoto/Idark)の波長依存性を比較する図である。なお、素子Aおよび素子Bの受光面のサイズは2mm×2mm、電極間に印加した電圧(逆バイアス:V)は−15Vである。FIG. 11 shows a device A using a single layer of an amorphous selenium layer (a-Se) as a photoelectric conversion layer, and a stack of a crystalline selenium layer (c-Se) and an amorphous selenium layer (a-Se). FIG. 13 is a diagram comparing the wavelength dependence of the current amplification factor (I photo / I dark ) of the device B which has been used. Note that the size of the light receiving surfaces of the element A and the element B is 2 mm × 2 mm, and the voltage (reverse bias: V R ) applied between the electrodes is −15 V.

このように、光電変換層に結晶セレンを有する素子Bでは、長波長側の電流増幅率を素子Aに対して向上させることができる。なお、短波長側においては、素子Bは素子Aよりも電流増幅率が低下しているが、これは暗電流(Idark)が素子Bのほうが大きいためである。光電流(Iphoto)は素子Aよりも素子Bのほうが大きい結果が得られている。素子Bの暗電流の増加は、結晶成長過程における光電変換層中の不純物濃度の増加などに起因すると考えられる。As described above, in the element B having the crystalline selenium in the photoelectric conversion layer, the current amplification factor on the long wavelength side can be improved with respect to the element A. On the shorter wavelength side, the current amplification factor of the element B is lower than that of the element A, because the dark current (I dark ) of the element B is larger than that of the element B. The result that the photocurrent (I photo ) is larger in the element B than in the element A is obtained. It is considered that the increase in dark current of the element B is caused by an increase in the impurity concentration in the photoelectric conversion layer during the crystal growth process.

光電変換層11の厚さは、用途に従って決定すればよい。例えば、当該光電変換素子を用いた撮像装置において、より低電圧でアバランシェ増倍効果を用いた撮像動作を行いたい場合は、光電変換層11の厚さを相対的に薄くすればよい。また、電圧を問わず、より高感度での撮像動作を行いたい場合は、光電変換層11の厚さを相対的に厚くすればよい。The thickness of the photoelectric conversion layer 11 may be determined according to the application. For example, in an imaging device using the photoelectric conversion element, when it is desired to perform an imaging operation using an avalanche multiplication effect at a lower voltage, the thickness of the photoelectric conversion layer 11 may be relatively reduced. In addition, when an imaging operation with higher sensitivity is desired regardless of the voltage, the thickness of the photoelectric conversion layer 11 may be relatively increased.

いずれの場合においても、非単結晶のセレン層では、pn接合および印加電圧により形成される空乏層の外側で光励起したキャリアはほぼ失活するため、空乏層が光電変換層のほぼ全体に効率良く広がるように膜厚を選定することが好ましい。例えば、当該光電変換素子を逆バイアス15V程度で使用する場合は、光電変換層11の厚さを500nm程度とすることが好ましい。In any case, in the non-single-crystal selenium layer, carriers excited by light outside the depletion layer formed by the pn junction and the applied voltage are almost inactivated, so that the depletion layer covers the entire photoelectric conversion layer efficiently. It is preferable to select the film thickness so as to spread. For example, when the photoelectric conversion element is used with a reverse bias of about 15 V, the thickness of the photoelectric conversion layer 11 is preferably set to about 500 nm.

また、結晶セレン層11aおよび非晶質セレン層11bのそれぞれの膜厚も用途によって決定することができる。例えば、長波長側の感度を優先したいときは、結晶セレン層11aを相対的に厚くすればよい。また、低照度下での撮像を優先したいときは、暗電流を低くすることができる非晶質セレン層11bの膜厚を相対的に厚くすればよい。Further, the respective film thicknesses of the crystalline selenium layer 11a and the amorphous selenium layer 11b can also be determined depending on the application. For example, when priority is given to sensitivity on the long wavelength side, the crystalline selenium layer 11a may be made relatively thick. When priority is given to imaging under low illuminance, the thickness of the amorphous selenium layer 11b, which can reduce dark current, may be relatively thick.

バッファ層13は、金属および/または金属とセレンとの合金が形成されている領域である。当該金属としては、例えば、銀、インジウム、スズ、テルル、ビスマスなどを用いることができる。本実施の形態では、当該金属として銀を用いる例を説明する。The buffer layer 13 is a region where a metal and / or an alloy of a metal and selenium is formed. As the metal, for example, silver, indium, tin, tellurium, bismuth, or the like can be used. In this embodiment, an example in which silver is used as the metal will be described.

前述したように結晶セレン層は、非晶質セレン層の固相成長によって得ることができるが、下地との密着性が悪く、結晶成長の際に凝集して層に膜剥がれ領域が発生することがある。したがって、それらを防止するために、セレンと合金を形成する材料を下地と非晶質セレン層との間に設けて固相成長させることが好ましい。ここでは、下地である第1の電極15上に銀の薄層を設け、当該薄層上に非晶質セレン層を設けた後に最大110℃程度での加熱処理を行うことにより結晶セレン層を形成する。当該薄層の膜厚は、例えば1nm乃至2nmとすることができる。As described above, the crystalline selenium layer can be obtained by the solid phase growth of the amorphous selenium layer, but has poor adhesion to the base, and when the crystal grows, the crystalline selenium layer is agglomerated and the layer is peeled off. There is. Therefore, in order to prevent them, it is preferable to provide a material that forms an alloy with selenium between the base and the amorphous selenium layer and perform solid phase growth. Here, the crystalline selenium layer is formed by providing a thin silver layer on the first electrode 15 serving as a base, providing an amorphous selenium layer on the thin layer, and then performing heat treatment at a maximum of about 110 ° C. Form. The thickness of the thin layer can be, for example, 1 nm to 2 nm.

加熱処理の初期において銀とセレンは合金を形成し、その後、当該合金上に結晶セレンが成長する。したがって、密着性および凝集の問題を解決することができ、膜剥がれ領域の発生を抑えることができる。なお、銀の薄層は全て合金化することがある。At the beginning of the heat treatment, silver and selenium form an alloy, after which crystalline selenium grows on the alloy. Therefore, the problems of adhesion and aggregation can be solved, and the occurrence of a film peeling region can be suppressed. In addition, all the thin layers of silver may be alloyed.

また、上記加熱処理を行う際に、銀は結晶セレン層中に拡散してキャリア濃度を変化させることがある。さらに、銀は結晶粒界や表面などに偏析することもある。これらは、光電変換素子の暗電流増加の一要因となる。したがって、結晶セレン層の表面とpn接合面との距離を長くすることが好ましい。例えば、図9(B)に示す構成とし、当該光電変換素子を逆バイアス15V程度で使用する場合は、結晶セレン層11aの膜厚は50nm乃至100nm、非晶質セレン層11bの膜厚は400nm乃至450nm程度とすることが好ましい。During the heat treatment, silver may diffuse into the crystalline selenium layer and change the carrier concentration. Further, silver may be segregated at a grain boundary or a surface. These are one of the factors that increase the dark current of the photoelectric conversion element. Therefore, it is preferable to increase the distance between the surface of the crystalline selenium layer and the pn junction surface. For example, when the structure illustrated in FIG. 9B is used and the photoelectric conversion element is used at a reverse bias of about 15 V, the thickness of the crystalline selenium layer 11a is 50 nm to 100 nm, and the thickness of the amorphous selenium layer 11b is 400 nm. The thickness is preferably about 450 nm.

なお、上記では結晶セレン層11aを形成したのちに、非晶質セレン層11bを設ける例を示したが、適切な成膜条件を選択することにより、図9(C)に示すように結晶セレン層11a上に結晶セレン層11cを直接形成することもできる。この場合、結晶セレン層11cにおける銀の濃度は結晶セレン層11aよりも低く抑えることができるため、暗電流を抑え、かつ可視光領域の広い範囲で光感度を高めることができる。Note that, in the above description, an example in which the crystalline selenium layer 11a is formed and then the amorphous selenium layer 11b is provided, but by selecting appropriate film formation conditions, as shown in FIG. The crystalline selenium layer 11c can be formed directly on the layer 11a. In this case, the concentration of silver in the crystalline selenium layer 11c can be suppressed lower than that in the crystalline selenium layer 11a, so that dark current can be suppressed and light sensitivity can be increased in a wide range of the visible light region.

または、結晶セレン層11aを形成したのちに、非晶質セレン層11bを設け、その後の加熱工程において非晶質セレン層11bを結晶化させて結晶セレン層11cを形成してもよい。Alternatively, the amorphous selenium layer 11b may be provided after the formation of the crystalline selenium layer 11a, and the amorphous selenium layer 11b may be crystallized in a subsequent heating step to form the crystalline selenium layer 11c.

また、図9(D)に示すように、第1の電極15とバッファ層13との間にセレン層16を設けてもよい。セレン層16は、結晶セレン層11aの形成工程でほぼ同時に結晶化するが、前述した不純物を添加して非晶質としてもよい。Further, a selenium layer 16 may be provided between the first electrode 15 and the buffer layer 13 as shown in FIG. The selenium layer 16 is crystallized almost simultaneously with the step of forming the crystalline selenium layer 11a, but may be made amorphous by adding the above-described impurities.

撮像装置の画素において、第1の電極15は画素電極に相当するため、セレン層16は画素電極間を電気的に分離する役割を有する。第1の電極15としては、実施の形態1に示す第1の電極411の構成、材料を用いることができる。また、第1の電極15の最上層に銀を用いる構成であれば、セレン層16は不要としてもよい。In the pixel of the imaging device, the first electrode 15 corresponds to a pixel electrode, and thus the selenium layer 16 has a role of electrically separating the pixel electrodes. For the first electrode 15, the structure and material of the first electrode 411 described in Embodiment 1 can be used. In addition, the selenium layer 16 may be unnecessary if the uppermost layer of the first electrode 15 is made of silver.

正孔注入阻止層12は、バンドギャップが広く、可視光に対して透光性を有する材料で形成することが好ましい。例えば、亜鉛酸化物、ガリウム酸化物、インジウム酸化物、スズ酸化物、またはそれらが混在した酸化物などを用いることができる。本発明の一態様では、インジウム−ガリウム酸化物を用いる。The hole injection blocking layer 12 is preferably formed of a material having a wide band gap and transmitting visible light. For example, zinc oxide, gallium oxide, indium oxide, tin oxide, an oxide in which they are mixed, or the like can be used. In one embodiment of the present invention, indium-gallium oxide is used.

図12(A)は、第2の電極14、正孔注入阻止層12および光電変換層11の接合状態におけるバンド図であり、光電変換層11として結晶セレン、正孔注入阻止層12として酸化ガリウムを用いた例である。酸化ガリウムはバンドギャップが約4.9eVと大きいことから、第2の電極14から光電変換層11への正孔の注入を阻止する効果が高い。したがって、暗電流(Idark)を低く抑えることができる。FIG. 12A is a band diagram in a bonded state of the second electrode 14, the hole injection blocking layer 12, and the photoelectric conversion layer 11. The photoelectric conversion layer 11 is crystalline selenium, and the hole injection blocking layer 12 is gallium oxide. This is an example using. Gallium oxide has a large band gap of about 4.9 eV, and thus has a high effect of preventing injection of holes from the second electrode 14 into the photoelectric conversion layer 11. Therefore, the dark current (I dark ) can be kept low.

しかしながら、酸化ガリウムはキャリア濃度の低い材料であることから、pn接合で形成されるp型半導体層中の空乏層幅Wpは拡大しにくい。そのため、入射される光は空乏層内で吸収されきれず、空乏層外の領域でも吸収されることになる。空乏層内で発生した光キャリアは内部電界によって効率良く外部に取り出すことができるが、空乏層外の領域で発生した光キャリアは失活してしまう。However, since gallium oxide is a material having a low carrier concentration, the width Wp of a depletion layer in a p-type semiconductor layer formed by a pn junction is difficult to increase. Therefore, the incident light cannot be completely absorbed in the depletion layer, and is also absorbed in a region outside the depletion layer. The photocarriers generated in the depletion layer can be efficiently extracted to the outside by the internal electric field, but the photocarriers generated in the region outside the depletion layer are deactivated.

したがって、光キャリアを外部に効率良く取り出す、すなわち、光電流(Iphoto)を増加させるには、光電変換層11内に形成される空乏層幅Wpを拡大することが好ましい。空乏層幅Wpを拡大させることは、正孔注入阻止層12のキャリア濃度を高めることで可能であるが、極端にキャリア濃度の高い材料を用いると深い準位を介して第2の電極14から光電変換層11に正孔が注入されることもある。したがって、正孔注入阻止層12は、酸化インジウムよりもわずかにキャリア濃度の高い材料であることが好ましい。このような材料としては、例えば、インジウム−ガリウム酸化物がある。Therefore, in order to efficiently extract the photocarriers to the outside, that is, to increase the photocurrent ( Iphoto ), it is preferable to increase the width Wp of the depletion layer formed in the photoelectric conversion layer 11. It is possible to increase the depletion layer width Wp by increasing the carrier concentration of the hole injection blocking layer 12. However, if a material having an extremely high carrier concentration is used, the material from the second electrode 14 via a deep level is reduced. Holes may be injected into the photoelectric conversion layer 11 in some cases. Therefore, the hole injection blocking layer 12 is preferably a material having a slightly higher carrier concentration than indium oxide. Such a material includes, for example, indium-gallium oxide.

本発明の一態様では、原子数比がIn:Ga=10:90乃至2:98およびその近傍のインジウム−ガリウム酸化物を用いることができる。特に好ましくは原子数比がIn:Ga=5:95またはその近傍とする。なお、以下の説明におけるインジウム−ガリウム酸化物の原子数比はIn:Ga=5:95である。In one embodiment of the present invention, an indium-gallium oxide having an atomic ratio of In: Ga = 10: 90 to 2:98 and its vicinity can be used. Particularly preferably, the atomic ratio is In: Ga = 5: 95 or near it. In the following description, the atomic ratio of indium-gallium oxide is In: Ga = 5: 95.

図12(B)は、正孔注入阻止層12としてインジウム−ガリウム酸化物を用いた場合のバンド図である。正孔注入阻止層12に酸化ガリウムを用いた場合と比べると、バンドギャップは4.7eVとほぼ同程度であり、正孔注入阻止の機能の維持は可能と見積もられる。また、インジウム−ガリウム酸化物は酸化ガリウムよりもキャリア密度が高いことから、空乏層幅Wpを拡大することができ、光電流の増加も見積もられる。FIG. 12B is a band diagram in the case where indium-gallium oxide is used as the hole injection blocking layer 12. Compared with the case where gallium oxide is used for the hole injection blocking layer 12, the band gap is almost the same as 4.7 eV, and it is estimated that the function of the hole injection blocking can be maintained. Further, since indium-gallium oxide has a higher carrier density than gallium oxide, the width Wp of the depletion layer can be increased, and an increase in photocurrent can be estimated.

図13は、光電変換層11を非晶質セレン層(500nm)とし、正孔注入阻止層12に酸化ガリウム(30nm)を用いた素子Cおよび正孔注入阻止層12にインジウム−ガリウム酸化物(30nm)を用いた素子Dの暗電流(Idark)および光照射時(波長600nm:20μW/cm)における光電流(Iphoto)の比較である。なお、素子Cおよび素子Dともに受光面のサイズは、2mm×2mmである。FIG. 13 shows an element C in which the photoelectric conversion layer 11 is an amorphous selenium layer (500 nm) and the hole injection blocking layer 12 is gallium oxide (30 nm), and the hole injection blocking layer 12 is indium-gallium oxide ( 13 is a comparison between the dark current (I dark ) of the device D using the same (30 nm) and the photocurrent (I photo ) at the time of light irradiation (wavelength 600 nm: 20 μW / cm 2 ). The size of the light receiving surface of each of the element C and the element D is 2 mm × 2 mm.

図13に示すように、暗電流は素子Cよりも素子Dのほうが低い特性を示している。これは、セレンおよび酸化ガリウムの電子親和力がほぼ同じ(約3.9eV)であるのに対し、インジウム−ガリウム酸化物の電子親和力がそれより小さい(約3.6eV)ことに起因する。したがって、素子Dのほうがpn接合界面の伝導帯下端のエネルギー差が大きくなり、電子注入を抑えるバリアが形成されるため、素子Cよりも暗電流を小さくすることができる。As shown in FIG. 13, the dark current of the element D is lower than that of the element C. This is because selenium and gallium oxide have almost the same electron affinity (about 3.9 eV), whereas indium-gallium oxide has a smaller electron affinity (about 3.6 eV). Therefore, in the element D, the energy difference at the bottom of the conduction band at the pn junction interface becomes larger, and a barrier for suppressing electron injection is formed. Therefore, the dark current can be made smaller than that of the element C.

また、波長600nmの光照射における光電流は、素子Cよりも素子Dのほうが高い特性を示している。これは、比較的長波長の光がキャリアの生成に寄与していることを示していると同時に、図12(B)に示したバンド図のように空乏層幅Wpが広がっていることを示している。In addition, the photocurrent in the irradiation of light with a wavelength of 600 nm is higher in the element D than in the element C. This indicates that light having a relatively long wavelength contributes to the generation of carriers, and also indicates that the depletion layer width Wp has widened as shown in the band diagram of FIG. ing.

以上により、正孔注入阻止層12にインジウム−ガリウム酸化物を用いた光電変換素子の電気特性は優れていることがわかる。From the above, it is understood that the photoelectric conversion element using the indium-gallium oxide for the hole injection blocking layer 12 has excellent electric characteristics.

また、正孔注入阻止層12に用いるインジウム−ガリウム酸化物の膜厚を適切に制御することによって、さらに暗電流の低減および光電流の増大を行うことができる。図14は、光電変換層11を結晶セレン層(50nm)および非晶質セレン層(440nm)の積層とし、正孔注入阻止層12に用いるインジウム−ガリウム酸化物の膜厚を変化させたときの暗電流および電流増幅率(Iphoto/Idark)を示す図である。なお、光電流(Iphoto)は、波長450nm、放射照度20μW/cmの光照射時の値を用いている。Further, by appropriately controlling the thickness of the indium-gallium oxide used for the hole injection blocking layer 12, the dark current can be further reduced and the photocurrent can be further increased. FIG. 14 shows a case where the photoelectric conversion layer 11 is a stack of a crystalline selenium layer (50 nm) and an amorphous selenium layer (440 nm), and the thickness of indium-gallium oxide used for the hole injection blocking layer 12 is changed. It is a figure which shows a dark current and a current amplification factor ( Iphoto / Idark ). The photocurrent (I photo ) is a value at the time of light irradiation with a wavelength of 450 nm and an irradiance of 20 μW / cm 2 .

図14では、正孔注入阻止層12が10nm近傍において、暗電流が極小、電流増幅率が極大となる傾向が示されている。当該傾向は図15(A)、(B)に示すバンド図で説明することができる。FIG. 14 shows a tendency that the dark current is minimal and the current amplification factor is maximal when the hole injection blocking layer 12 is near 10 nm. This tendency can be explained with reference to the band diagrams shown in FIGS.

図15(A)は、正孔注入阻止層12が比較的薄い場合における第2の電極14、正孔注入阻止層12および光電変換層11の接合状態のバンド図である。第2の電極14は、可視光に対して透光性を有する材料で形成することが好ましく、実施の形態1に示す第2の電極415の構成、材料を用いることができる。例えば、第2の電極14として、インジウム−スズ酸化物(ITO)などの導電性酸化物を用いることができる。FIG. 15A is a band diagram of a bonding state of the second electrode 14, the hole injection blocking layer 12, and the photoelectric conversion layer 11 when the hole injection blocking layer 12 is relatively thin. The second electrode 14 is preferably formed using a material having a property of transmitting visible light, and the structure and the material of the second electrode 415 described in Embodiment 1 can be used. For example, a conductive oxide such as indium-tin oxide (ITO) can be used for the second electrode 14.

ITOは代表的にはスパッタ法で成膜することができるが、成膜の初期においてインジウムやスズの原子またはクラスターが下地に打ち込まれることがある。下地である正孔注入阻止層12にインジウムやスズの原子等が打ち込まれた領域は、欠陥の増大に伴ってキャリア密度が増加する。正孔注入阻止層12の膜厚tが比較的薄い場合は、当該領域の膜厚方向に占める割合が大きいため、例えばトンネル電流などのリーク電流によって暗電流が増加してしまう。一方で、pn接合面近傍での正孔注入阻止層12のキャリア濃度の上昇に伴って光電変換層11における空乏層幅Wpは拡大する。したがって、光電流は大きくなる傾向となる。ITO can be typically formed by a sputtering method, but indium or tin atoms or clusters may be implanted in the base in the early stage of the film formation. In a region in which atoms of indium, tin, and the like are implanted in the hole injection blocking layer 12, which is a base, the carrier density increases as the number of defects increases. If the thickness t n of the hole injection blocking layer 12 is relatively thin, since a percentage of the thickness direction of the region is large, for example, dark current due to a leakage current, such as a tunnel current is increased. On the other hand, the width Wp of the depletion layer in the photoelectric conversion layer 11 increases as the carrier concentration of the hole injection blocking layer 12 increases near the pn junction surface. Therefore, the photocurrent tends to increase.

図15(B)は、正孔注入阻止層12の膜厚tが比較的厚い場合における第2の電極14、正孔注入阻止層12および光電変換層11の接合状態のバンド図である。正孔注入阻止層12の膜厚tが薄い場合と同様に、正孔注入阻止層12にはインジウムやスズの原子等が打ち込まれた領域が形成される。ただし、pn接合面との距離が比較的長いため、トンネル電流などに起因したリーク電流を抑えることができ、暗電流は低く抑えられる。一方で、pn接合面近傍での正孔注入阻止層12のキャリア濃度は変化しないため、光電変換層11における空乏層幅Wpは拡大しにくい。したがって、光電流は増加しにくい傾向となる。FIG. 15 (B) is a second electrode 14 when the thickness t n of the hole injection blocking layer 12 is relatively thick, a band diagram of the junction state of the hole injection blocking layer 12 and the photoelectric conversion layer 11. As with the thickness t n of the hole injection blocking layer 12 is thin, the hole injection blocking layer 12 areas such as indium and tin atoms are implanted is formed. However, since the distance from the pn junction surface is relatively long, a leak current caused by a tunnel current or the like can be suppressed, and a dark current can be suppressed low. On the other hand, since the carrier concentration of the hole injection blocking layer 12 in the vicinity of the pn junction does not change, the depletion layer width Wp of the photoelectric conversion layer 11 does not easily increase. Therefore, the photocurrent tends to hardly increase.

正孔注入阻止層12の膜厚tを適切にすることで、上記の利点を併せ持つことができる。したがって、図14に示す実験結果と上記説明から、正孔注入阻止層12の膜厚tは5nm以上20nm以下が好ましく、10nmおよびその近傍がより好ましいといえる。The thickness t n of the hole injection blocking layer 12 by suitably can combine the above advantages. Therefore, it can be said experimental results and the description of FIG. 14, the thickness t n is preferably 5nm or more 20nm or less of the hole injection blocking layer 12, and more preferably 10nm and its vicinity.

以上により、光電変換層11に結晶セレンおよび非晶質セレンの積層を用い、n型半導体層にインジウム−ガリウム酸化物を用いることで、電気特性の優れたpn接合型の光電変換素子を形成することができる。As described above, a pn junction photoelectric conversion element having excellent electric characteristics is formed by using a stack of crystalline selenium and amorphous selenium for the photoelectric conversion layer 11 and using indium-gallium oxide for the n-type semiconductor layer. be able to.

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。This embodiment can be implemented in appropriate combination with the structures described in the other embodiments.

(実施の形態3)
本実施の形態では、実施の形態1及び実施の形態2で説明した光電変換素子を使用することができる撮像装置の一例について、図面を参照して説明する。
(Embodiment 3)
In this embodiment, an example of an imaging device in which the photoelectric conversion element described in Embodiments 1 and 2 can be used is described with reference to drawings.

図16は、本発明の一態様の撮像装置に用いることのできる画素の回路を説明する図である。当該画素回路は、トランジスタ51と、トランジスタ52と、トランジスタ53と、トランジスタ54と、実施の形態1で説明した光電変換素子10を有する。FIG. 16 illustrates a pixel circuit that can be used for the imaging device of one embodiment of the present invention. The pixel circuit includes the transistor 51, the transistor 52, the transistor 53, the transistor 54, and the photoelectric conversion element 10 described in Embodiment 1.

光電変換素子10の一方の電極(アノード)は、トランジスタ51のソースまたはドレインの一方と電気的に接続される。光電変換素子10の一方の電極は、トランジスタ52のソースまたはドレインの一方と電気的に接続される。トランジスタ51のソースまたはドレインの他方は、トランジスタ53のゲートと電気的に接続される。トランジスタ53のソースまたはドレインの一方は、トランジスタ54のソースまたはドレインの一方と電気的に接続される。One electrode (anode) of the photoelectric conversion element 10 is electrically connected to one of a source and a drain of the transistor 51. One electrode of the photoelectric conversion element 10 is electrically connected to one of a source and a drain of the transistor 52. The other of the source and the drain of the transistor 51 is electrically connected to the gate of the transistor 53. One of a source and a drain of the transistor 53 is electrically connected to one of a source and a drain of the transistor 54.

光電変換素子10の他方の電極(カソード)は、配線72(HVDD)と電気的に接続される。トランジスタ51のゲートは、配線75(TX)と電気的に接続される。トランジスタ53のソースまたはドレインの他方は、配線79(VDD)に電気的に接続される。トランジスタ52のゲートは、配線76(RS)と電気的に接続される。トランジスタ52のソースまたはドレインの他方は、配線73(GND)と電気的に接続される。トランジスタ54のソースまたはドレインの他方は、配線71(OUT)と電気的に接続される。トランジスタ54のゲートは、配線78(SE)と電気的に接続される。配線72(HVDD)は、高電圧電源56の一方の端子と電気的に接続され、高電圧電源56の他方の端子は、配線77(GND)と電気的に接続される。The other electrode (cathode) of the photoelectric conversion element 10 is electrically connected to the wiring 72 (HVDD). The gate of the transistor 51 is electrically connected to the wiring 75 (TX). The other of the source and the drain of the transistor 53 is electrically connected to the wiring 79 (VDD). The gate of the transistor 52 is electrically connected to the wiring 76 (RS). The other of the source and the drain of the transistor 52 is electrically connected to the wiring 73 (GND). The other of the source and the drain of the transistor 54 is electrically connected to the wiring 71 (OUT). The gate of the transistor 54 is electrically connected to the wiring 78 (SE). The wiring 72 (HVDD) is electrically connected to one terminal of the high-voltage power supply 56, and the other terminal of the high-voltage power supply 56 is electrically connected to the wiring 77 (GND).

ここで、配線71(OUT)は、画素から信号を出力する出力線としての機能を有することができる。配線73(GND)、配線77(GND)、配線79(VDD)は、電源線としての機能を有することができる。例えば、配線73(GND)および配線77(GND)は、低電位電源線、配線79(VDD)は高電位電源線として機能させることができる。配線75(TX)、配線76(RS)、配線78(SE)は、各トランジスタのオンオフを制御する信号線として機能させることができる。Here, the wiring 71 (OUT) can function as an output line for outputting a signal from a pixel. The wiring 73 (GND), the wiring 77 (GND), and the wiring 79 (VDD) can have a function as a power supply line. For example, the wiring 73 (GND) and the wiring 77 (GND) can function as a low potential power supply line, and the wiring 79 (VDD) can function as a high potential power supply line. The wiring 75 (TX), the wiring 76 (RS), and the wiring 78 (SE) can function as signal lines for controlling on / off of each transistor.

なお、配線73(GND)および配線77(GND)は、一つの配線として設けられていてもよい。また、当該二つの配線の電位はGNDに限らず、配線79(VDD)に供給される電位よりも十分に低い電位であればよい。Note that the wiring 73 (GND) and the wiring 77 (GND) may be provided as one wiring. Further, the potential of the two wirings is not limited to GND, and may be any potential that is sufficiently lower than the potential supplied to the wiring 79 (VDD).

光電変換素子10は、高電圧である電位HVDDが印加されることで高効率の光電特性を示す。なお、電位HVDDは、配線79(VDD)に供給される電位VDDよりも大きい電位とする。また、光電変換素子10には、低照度時の光検出感度を高めるためアバランシェ増倍効果を生じる光電変換素子を用いることが好ましい。アバランシェ増倍効果を生じさせるためには、比較的高い電位HVDDが必要となる。したがって、高電圧電源56は電位HVDDを供給することのできる機能を有し、光電変換素子10の他方の電極には配線72(HVDD)を介して電位HVDDが供給される。なお、光電変換素子10は、アバランシェ増倍効果が生じない電位を印加して使用することもできる。The photoelectric conversion element 10 exhibits a high-efficiency photoelectric characteristic when a high potential HVDD is applied. Note that the potential HVDD is higher than the potential VDD supplied to the wiring 79 (VDD). Further, as the photoelectric conversion element 10, it is preferable to use a photoelectric conversion element that produces an avalanche multiplication effect in order to increase the light detection sensitivity at low illuminance. In order to produce an avalanche multiplication effect, a relatively high potential HVDD is required. Therefore, the high-voltage power supply 56 has a function of supplying the potential HVDD, and the potential HVDD is supplied to the other electrode of the photoelectric conversion element 10 through the wiring 72 (HVDD). Note that the photoelectric conversion element 10 can be used by applying a potential that does not cause an avalanche multiplication effect.

トランジスタ51は、光電変換素子10の出力に応じて変化する電荷蓄積部(NR)の電位を電荷蓄積部(ND)に転送するための転送トランジスタとして機能させることができる。トランジスタ52は、電荷蓄積部(NR)および電荷蓄積部(ND)の電位を初期化するリセットトランジスタとして機能させることができる。トランジスタ53は、電荷蓄積部(ND)の電位に応じた信号を出力する増幅トランジスタとして機能させることができる。トランジスタ54は、信号を読み出す画素を選択する選択トランジスタとして機能させることができる。The transistor 51 can function as a transfer transistor for transferring the potential of the charge storage portion (NR) that changes according to the output of the photoelectric conversion element 10 to the charge storage portion (ND). The transistor 52 can function as a reset transistor for initializing the potentials of the charge storage portion (NR) and the charge storage portion (ND). The transistor 53 can function as an amplification transistor that outputs a signal corresponding to the potential of the charge storage portion (ND). The transistor 54 can function as a selection transistor for selecting a pixel from which a signal is read.

光電変換素子10に高電圧を印加する場合、光電変換素子10と接続されるトランジスタには高電圧に耐えられる高耐圧のトランジスタを用いる必要がある。当該高耐圧のトランジスタには、例えば、半導体層に酸化物半導体を用いたトランジスタ(以下、OSトランジスタ)などを用いることができる。具体的には、トランジスタ51およびトランジスタ52にOSトランジスタを適用することが好ましい。When a high voltage is applied to the photoelectric conversion element 10, it is necessary to use a transistor with a high withstand voltage that can withstand the high voltage as a transistor connected to the photoelectric conversion element 10. As the high-voltage transistor, for example, a transistor including an oxide semiconductor for a semiconductor layer (hereinafter, an OS transistor) can be used. Specifically, an OS transistor is preferably used as the transistor 51 and the transistor 52.

トランジスタ51およびトランジスタ52はスイッチング特性が優れていることが望まれるが、トランジスタ53は増幅特性が優れていることが望まれるため、オン電流が高いトランジスタであることが好ましい。したがって、トランジスタ53およびトランジスタ54には、シリコンを活性層または活性領域に用いたトランジスタ(以下、Siトランジスタ)を適用することが好ましい。The transistors 51 and 52 are desired to have excellent switching characteristics. However, since the transistor 53 is desired to have excellent amplification characteristics, it is preferable that the transistors 53 have high on-state current. Therefore, it is preferable that a transistor using silicon for an active layer or an active region (hereinafter, a Si transistor) be used as the transistor 53 and the transistor 54.

トランジスタ51乃至トランジスタ54を上述した構成とすることで、低照度における光の検出感度が高く、ノイズの少ない信号を出力することのできる撮像装置を作製することができる。また、光の検出感度が高いため、光の取り込み時間を短くすることができ、撮像を高速に行うことができる。With the above-described structure of the transistors 51 to 54, an imaging device with high light detection sensitivity at low illuminance and capable of outputting a signal with low noise can be manufactured. Further, since the light detection sensitivity is high, the light capturing time can be shortened, and imaging can be performed at high speed.

なお、上記構成に限らず、トランジスタ53およびトランジスタ54にOSトランジスタを適用してもよい。または、トランジスタ51およびトランジスタ52にSiトランジスタを適用してもよい。いずれの場合においても当該画素回路の撮像動作は可能である。Note that an OS transistor may be used as the transistor 53 and the transistor 54 without limitation to the above structure. Alternatively, a Si transistor may be used as the transistor 51 and the transistor 52. In any case, the imaging operation of the pixel circuit is possible.

次に、図17のタイミングチャートを用いて、画素の動作を説明する。なお、以下に説明する一例の動作において、トランジスタ52のゲートに接続された配線76(RS)には、”H”としてHVDD、”L”としてGNDの電位が供給されるものとする。トランジスタ51のゲートに接続された配線75(TX)およびトランジスタ54のゲートに接続された配線78(SE)には、”H”としてVDD、”L”としてGNDの電位が供給されるものとする。また、トランジスタ53のソースに接続された配線79(VDD)には、VDDの電位が供給されるものとする。なお、各配線に上記以外の電位を供給する形態とすることもできる。Next, the operation of the pixel will be described with reference to the timing chart of FIG. Note that in the example operation described below, the potential of HVDD is supplied as “H” and the potential of GND is supplied as “L” to the wiring 76 (RS) connected to the gate of the transistor 52. A wiring 75 (TX) connected to the gate of the transistor 51 and a wiring 78 (SE) connected to the gate of the transistor 54 are supplied with VDD as "H" and GND as "L", respectively. . Further, the potential of VDD is supplied to the wiring 79 (VDD) connected to the source of the transistor 53. Note that a configuration in which a potential other than the above is supplied to each wiring may be employed.

時刻T1に配線76(RS)を”H”、配線75(TX)を”H”とし、電荷蓄積部(NR)および電荷蓄積部(ND)の電位をリセット電位(GND)に設定する(リセット動作)。なお、リセット動作時に配線76(RS)に”H”として電位VDDを供給してもよい。At the time T1, the wiring 76 (RS) is set to “H”, the wiring 75 (TX) is set to “H”, and the potentials of the charge accumulation portion (NR) and the charge accumulation portion (ND) are set to a reset potential (GND) (reset). motion). Note that the potential VDD may be supplied to the wiring 76 (RS) as “H” during the reset operation.

時刻T2に配線76(RS)を”L”、配線75(TX)を”L”とすることで、電荷蓄積部(NR)の電位が変化する(蓄積動作)。電荷蓄積部(NR)の電位は、光電変換素子10に入射した光の強度(Bright)に応じてGNDから最大でHVDDまで変化する。When the wiring 76 (RS) is set to “L” and the wiring 75 (TX) is set to “L” at the time T2, the potential of the charge accumulation portion (NR) changes (accumulation operation). The potential of the charge storage unit (NR) changes from GND to HVDD at the maximum in accordance with the intensity (Bright) of light incident on the photoelectric conversion element 10.

時刻T3に配線75(TX)を”H”とし、電荷蓄積部(NR)の電荷を電荷蓄積部(ND)に転送する(転送動作)。At the time T3, the potential of the wiring 75 (TX) is set to “H”, and the charge in the charge storage unit (NR) is transferred to the charge storage unit (ND) (transfer operation).

蓄積動作において、光電変換素子10に入射した光の強度に応じて電荷蓄積部(ND)の電位は変化するが、トランジスタ51のゲートにはVDDが供給されているため、電荷蓄積部(ND)の電位がVDDに達するとトランジスタ51はオフとなる。したがって、電荷蓄積部(ND)の電位は、リセット電位(GND)から最大でVDDまで変化する。すなわち、トランジスタ53のゲートには、最大でVDDの電位が印加されることになる。In the accumulation operation, the potential of the charge accumulation portion (ND) changes according to the intensity of light incident on the photoelectric conversion element 10, but since the VDD is supplied to the gate of the transistor 51, the charge accumulation portion (ND) When the potential of VDD reaches VDD, the transistor 51 is turned off. Therefore, the potential of the charge storage section (ND) changes from the reset potential (GND) to VDD at the maximum. That is, a potential of VDD at the maximum is applied to the gate of the transistor 53.

なお、図17では蓄積動作において、配線75(TX)を”L”としているが、配線75(TX)を”H”としてもよい。この場合、電荷蓄積部(NR)の電位変化に伴って電荷蓄積部(ND)の電位も変化するが、トランジスタ51のゲートにはVDDが供給されているため、電荷蓄積部(ND)の電位がVDDに達するとトランジスタ51はオフとなる。したがって、電荷蓄積部(ND)の電位は、リセット電位(GND)から最大でVDDまで変化する。すなわち、この場合でもトランジスタ53のゲートには、最大でVDDの電位が印加されることになる。Although the wiring 75 (TX) is set to “L” in the accumulation operation in FIG. 17, the wiring 75 (TX) may be set to “H”. In this case, the potential of the charge storage portion (ND) also changes with the change of the potential of the charge storage portion (NR). However, since VDD is supplied to the gate of the transistor 51, the potential of the charge storage portion (ND) is changed. Reaches VDD, the transistor 51 is turned off. Therefore, the potential of the charge storage section (ND) changes from the reset potential (GND) to VDD at the maximum. That is, even in this case, the potential of VDD is applied to the gate of the transistor 53 at the maximum.

なお、蓄積動作において配線75(TX)を”L”とすることで、トランジスタ51に起因するノイズの影響を低減することができる。一方、配線75(TX)を”H”とすることで、トランジスタ51のスイッチングに起因するノイズの影響を低減することができる。Note that by setting the wiring 75 (TX) to “L” in the accumulation operation, the influence of noise due to the transistor 51 can be reduced. On the other hand, by setting the wiring 75 (TX) to “H”, the influence of noise due to switching of the transistor 51 can be reduced.

時刻T4に配線76(RS)を”L”、配線75(TX)を”L”とし、転送動作を終了させる。この時点で電荷蓄積部(ND)の電位が確定される。At the time T4, the wiring 76 (RS) is set to “L” and the wiring 75 (TX) is set to “L”, and the transfer operation is completed. At this point, the potential of the charge storage section (ND) is determined.

時刻T5乃至T6期間に配線76(RS)を”L”、配線75(TX)を”L”、配線78(SE)を”H”とし、電荷蓄積部(ND)の電位に応じた信号を配線71(OUT)に出力する。すなわち、蓄積動作において光電変換素子10に入射した光の強度に応じた出力信号を得ることができる。During the period from time T5 to time T6, the wiring 76 (RS) is set at “L”, the wiring 75 (TX) is set at “L”, the wiring 78 (SE) is set at “H”, Output to the wiring 71 (OUT). That is, an output signal corresponding to the intensity of light incident on the photoelectric conversion element 10 in the accumulation operation can be obtained.

図18に、上述した画素回路を有する撮像装置の画素の構成の一例を示す。当該撮像装置は、層31、層32および層33を有し、それぞれが互いに重なる領域を有する構成とすることができる。FIG. 18 illustrates an example of a pixel configuration of an imaging device including the above-described pixel circuit. The imaging device can include a layer 31, a layer 32, and a layer 33, each of which has a region overlapping each other.

層31は、光電変換素子10の構成を有し、第1の電極411又は第1の電極15に相当する画素電極35、光電変換層413又は光電変換層11に相当する光電変換層36、第2の電極415又は第2の電極14に相当する共通電極37を有する。なお、図18において、撮像装置に入射する光(Light)を矢印で示している。The layer 31 has a configuration of the photoelectric conversion element 10, and includes the pixel electrode 35 corresponding to the first electrode 411 or the first electrode 15, the photoelectric conversion layer 413 or the photoelectric conversion layer 36 corresponding to the photoelectric conversion layer 11, The common electrode 37 corresponding to the second electrode 415 or the second electrode 14 is provided. In FIG. 18, light (Light) incident on the imaging device is indicated by an arrow.

層32は、例えば、OSトランジスタ(トランジスタ51、トランジスタ52)を有する層とすることができる。図16に示す画素の回路構成では、光電変換素子10に入射される光の強度が小さいときに電荷蓄積部(ND)の電位が小さくなる。OSトランジスタは極めてオフ電流が低いため、ゲート電位が極めて小さい場合においても当該ゲート電位に応じた電流を正確に出力することができる。したがって、検出することのできる照度のレンジ、すなわちダイナミックレンジを広げることができる。The layer 32 can be, for example, a layer including an OS transistor (the transistor 51 and the transistor 52). In the circuit configuration of the pixel illustrated in FIG. 16, when the intensity of light incident on the photoelectric conversion element 10 is low, the potential of the charge accumulation unit (ND) decreases. Since the off-state current of the OS transistor is extremely low, a current corresponding to the gate potential can be accurately output even when the gate potential is extremely low. Therefore, the illuminance range that can be detected, that is, the dynamic range can be expanded.

また、トランジスタ51およびトランジスタ52の低いオフ電流特性によって、電荷蓄積部(ND)および電荷蓄積部(NR)で電荷を保持できる期間を極めて長くすることができる。そのため、回路構成や動作方法を複雑にすることなく、全画素で同時に電荷の蓄積動作を行うグローバルシャッタ方式を適用することができる。In addition, due to the low off-state current characteristics of the transistor 51 and the transistor 52, a period in which charge can be held in the charge accumulation portion (ND) and the charge accumulation portion (NR) can be extremely long. Therefore, it is possible to apply a global shutter method in which charge accumulation operation is simultaneously performed in all pixels without complicating a circuit configuration and an operation method.

OSトランジスタに用いる半導体材料としては、エネルギーギャップが2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上である金属酸化物を用いることができる。代表的には、インジウムを含む酸化物半導体などであり、例えば、後述するCAC−OSなどを用いることができる。As a semiconductor material used for the OS transistor, a metal oxide having an energy gap of 2 eV or more, preferably 2.5 eV or more, more preferably 3 eV or more can be used. A typical example is an oxide semiconductor containing indium; for example, a CAC-OS described later can be used.

半導体層は、例えばインジウム、亜鉛およびM(アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハフニウム等の金属)を含むIn−M−Zn系酸化物で表記される膜とすることができる。The semiconductor layer is represented by an In-M-Zn-based oxide including, for example, indium, zinc, and M (a metal such as aluminum, titanium, gallium, germanium, yttrium, zirconium, lanthanum, cerium, tin, neodymium, or hafnium). It can be a membrane.

半導体層を構成する酸化物半導体がIn−M−Zn系酸化物の場合、In−M−Zn酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、In≧M、Zn≧Mを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=3:1:2、In:M:Zn=4:2:3、In:M:Zn=4:2:4.1、In:M:Zn=5:1:6、In:M:Zn=5:1:7、In:M:Zn=5:1:8等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス40%の変動を含む。In the case where the oxide semiconductor included in the semiconductor layer is an In-M-Zn-based oxide, the atomic ratio of metal elements of a sputtering target used for forming the In-M-Zn oxide is In ≧ M, Zn It is preferable to satisfy ≧ M. As the atomic ratio of metal elements of such a sputtering target, In: M: Zn = 1: 1: 1, In: M: Zn = 1: 1: 1.2, In: M: Zn = 3: 1: 2, In: M: Zn = 4: 2: 3, In: M: Zn = 4: 2: 4.1, In: M: Zn = 5: 1: 6, In: M: Zn = 5: 1: 7, In: M: Zn = 5: 1: 8 and the like are preferable. Note that each of the atomic ratios of the semiconductor layers to be formed includes a variation of ± 40% of the atomic ratio of the metal element contained in the sputtering target.

半導体層としては、キャリア密度の低い酸化物半導体を用いる。例えば、半導体層は、キャリア密度が1×1017/cm以下、好ましくは1×1015/cm以下、さらに好ましくは1×1013/cm以下、さらに好ましくは1×1011/cm以下、さらに好ましくは1×1010/cm未満であり、1×10−9/cm以上のキャリア密度の酸化物半導体を用いることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。これにより不純物濃度が低く、欠陥準位密度が低いため、安定な特性を有する酸化物半導体であるといえる。As the semiconductor layer, an oxide semiconductor with a low carrier density is used. For example, the semiconductor layer has a carrier density of 1 × 10 17 / cm 3 or less, preferably 1 × 10 15 / cm 3 or less, more preferably 1 × 10 13 / cm 3 or less, and still more preferably 1 × 10 11 / cm 3. 3 or less, more preferably less than 1 × 10 10 / cm 3 , and an oxide semiconductor with a carrier density of 1 × 10 −9 / cm 3 or more can be used. Such an oxide semiconductor is referred to as a high-purity intrinsic or substantially high-purity intrinsic oxide semiconductor. Thus, the oxide semiconductor has stable characteristics because the impurity concentration is low and the density of defect states is low.

なお、これらに限られず、必要とするトランジスタの半導体特性および電気特性(電界効果移動度、しきい値電圧等)に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。Note that the present invention is not limited thereto, and a transistor having an appropriate composition may be used in accordance with required semiconductor characteristics and electric characteristics (eg, field-effect mobility and threshold voltage) of the transistor. In addition, in order to obtain necessary semiconductor characteristics of a transistor, it is preferable that the carrier density and the impurity concentration of the semiconductor layer, the defect density, the atomic ratio between a metal element and oxygen, the interatomic distance, and the density be appropriate. .

半導体層を構成する酸化物半導体において、第14族元素の一つであるシリコンや炭素が含まれると、酸素欠損が増加し、n型化してしまう。このため、半導体層におけるシリコンや炭素の濃度(二次イオン質量分析法により得られる濃度)を、2×1018atoms/cm以下、好ましくは2×1017atoms/cm以下とする。When an oxide semiconductor included in the semiconductor layer contains silicon or carbon, which is one of Group 14 elements, oxygen vacancies increase and the semiconductor becomes n-type. For this reason, the concentration of silicon or carbon (concentration obtained by secondary ion mass spectrometry) in the semiconductor layer is set to 2 × 10 18 atoms / cm 3 or less, preferably 2 × 10 17 atoms / cm 3 or less.

また、アルカリ金属およびアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、半導体層におけるアルカリ金属またはアルカリ土類金属の濃度(二次イオン質量分析法により得られる濃度)を、1×1018atoms/cm以下、好ましくは2×1016atoms/cm以下にする。In addition, an alkali metal and an alkaline earth metal may generate carriers when combined with an oxide semiconductor, which may increase off-state current of a transistor. Therefore, the concentration of alkali metal or alkaline earth metal in the semiconductor layer (concentration obtained by secondary ion mass spectrometry) is 1 × 10 18 atoms / cm 3 or less, preferably 2 × 10 16 atoms / cm 3 or less. To

また、半導体層を構成する酸化物半導体に窒素が含まれていると、キャリアである電子が生じてキャリア密度が増加し、n型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層における窒素濃度(二次イオン質量分析法により得られる濃度)は、5×1018atoms/cm以下にすることが好ましい。In addition, when nitrogen is contained in the oxide semiconductor included in the semiconductor layer, electrons serving as carriers are generated, the carrier density is increased, and the oxide semiconductor is easily made n-type. As a result, a transistor including an oxide semiconductor containing nitrogen is likely to have normally-on characteristics. For this reason, the nitrogen concentration (concentration obtained by secondary ion mass spectrometry) in the semiconductor layer is preferably 5 × 10 18 atoms / cm 3 or less.

また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、c軸に配向した結晶を有するCAAC−OS(C−Axis Aligned Crystalline Oxide Semiconductor、または、C−Axis Aligned and A−B−plane Anchored Crystalline Oxide Semiconductor)、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、CAAC−OSは最も欠陥準位密度が低い。Further, the semiconductor layer may have a non-single-crystal structure, for example. The non-single-crystal structure is, for example, a CAAC-OS (C-Axis Aligned Crystalline Oxide Semiconductor or a C-Axis Aligned and A-B-Plane Anchorized Crystalline Oxide Crystal having a c-axis-oriented crystal), Includes microcrystalline or amorphous structure. Among the non-single-crystal structures, the amorphous structure has the highest density of defect states, and the CAAC-OS has the lowest density of defect states.

非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物半導体膜は、例えば、完全な非晶質構造であり、結晶部を有さない。An oxide semiconductor film having an amorphous structure has, for example, a disordered atomic arrangement and no crystalline component. Alternatively, an oxide semiconductor film having an amorphous structure has, for example, a completely amorphous structure and no crystal part.

なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAAC−OSの領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混合膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積層構造を有する場合がある。Note that even when the semiconductor layer is a mixed film including two or more of an amorphous structure region, a microcrystalline structure region, a polycrystalline structure region, a CAAC-OS region, and a single crystal structure region. Good. For example, the mixed film may have a single-layer structure or a stacked structure including any two or more of the above-described regions.

以下では、非単結晶の半導体層の一態様であるCAC(Cloud−Aligned Composite)−OSの構成について説明する。A structure of a cloud-aligned composite (CAC) -OS, which is one embodiment of a non-single-crystal semiconductor layer, is described below.

CAC−OSとは、例えば、酸化物半導体を構成する元素が、0.5nm以上10nm以下、好ましくは、1nm以上2nm以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、0.5nm以上10nm以下、好ましくは、1nm以上2nm以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。The CAC-OS is one structure of a material in which an element included in an oxide semiconductor is unevenly distributed in a size of, for example, 0.5 nm or more and 10 nm or less, preferably 1 nm or more and 2 nm or less. Note that in the following, one or more metal elements are unevenly distributed in an oxide semiconductor, and a region including the metal element has a size of 0.5 nm to 10 nm, preferably 1 nm to 2 nm, or a size in the vicinity thereof. The state mixed by is also referred to as a mosaic shape or a patch shape.

なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。Note that the oxide semiconductor preferably contains at least indium. In particular, it preferably contains indium and zinc. In addition to them, aluminum, gallium, yttrium, copper, vanadium, beryllium, boron, silicon, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, or magnesium, etc. Or a plurality of types selected from the group consisting of:

例えば、In−Ga−Zn酸化物におけるCAC−OS(CAC−OSの中でもIn−Ga−Zn酸化物を、特にCAC−IGZOと呼称してもよい。)とは、インジウム酸化物(以下、InOX1(X1は0よりも大きい実数)とする。)、またはインジウム亜鉛酸化物(以下、InX2ZnY2Z2(X2、Y2、およびZ2は0よりも大きい実数)とする。)と、ガリウム酸化物(以下、GaOX3(X3は0よりも大きい実数)とする。)、またはガリウム亜鉛酸化物(以下、GaX4ZnY4Z4(X4、Y4、およびZ4は0よりも大きい実数)とする。)などと、に材料が分離することでモザイク状となり、モザイク状のInOX1、またはInX2ZnY2Z2が、膜中に均一に分布した構成(以下、クラウド状ともいう。)である。For example, CAC-OS in an In-Ga-Zn oxide (an In-Ga-Zn oxide may be particularly referred to as CAC-IGZO among CAC-OSs) is an indium oxide (hereinafter referred to as InO). X1 (X1 is greater real than 0) and.), or indium zinc oxide (hereinafter, in X2 Zn Y2 O Z2 ( X2, Y2, and Z2 is larger real than 0) and a.), gallium An oxide (hereinafter, referred to as GaO X3 (X3 is a real number larger than 0)) or gallium zinc oxide (hereinafter, Ga X4 Zn Y4 O Z4 (X4, Y4, and Z4 are real numbers larger than 0)) to.) and the like, the material becomes mosaic by separate into, mosaic InO X1 or in X2 Zn Y2 O Z2, is a configuration in which uniformly distributed in the film (hereinafter Also referred to as a cloud-like.) A.

つまり、CAC−OSは、GaOX3が主成分である領域と、InX2ZnY2Z2、またはInOX1が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第1の領域の元素Mに対するInの原子数比が、第2の領域の元素Mに対するInの原子数比よりも大きいことを、第1の領域は、第2の領域と比較して、Inの濃度が高いとする。That is, the CAC-OS is a composite oxide semiconductor having a structure in which a region containing GaO X3 as a main component and a region containing In X2 Zn Y2 O Z2 or InO X1 as a main component are mixed. Note that in this specification, for example, it is assumed that the atomic ratio of In to the element M in the first region is larger than the atomic ratio of In to the element M in the second region. It is assumed that the In concentration is higher than that of the region No. 2.

なお、IGZOは通称であり、In、Ga、Zn、およびOによる1つの化合物をいう場合がある。代表例として、InGaO(ZnO)m1(m1は自然数)、またはIn 1+x0)Ga(1−x0)(ZnO)m0(−1≦x0≦1、m0は任意数)で表される結晶性の化合物が挙げられる。Note that IGZO is a common name and may refer to one compound of In, Ga, Zn, and O. Representative examples are represented by InGaO 3 (ZnO) m1 (m1 is a natural number), or In (1 + x0) Ga ( 1-x0) O 3 (ZnO) m0 (-1 ≦ x0 ≦ 1, m0 is an arbitrary number) Crystalline compounds may be mentioned.

上記結晶性の化合物は、単結晶構造、多結晶構造、またはCAAC構造を有する。なお、CAAC構造とは、複数のIGZOのナノ結晶がc軸配向を有し、かつa−b面においては配向せずに連結した結晶構造である。The above crystalline compound has a single crystal structure, a polycrystal structure, or a CAAC structure. Note that the CAAC structure is a crystal structure in which a plurality of IGZO nanocrystals have a c-axis orientation and are connected without being oriented in the ab plane.

一方、CAC−OSは、酸化物半導体の材料構成に関する。CAC−OSとは、In、Ga、Zn、およびOを含む材料構成において、一部にGaを主成分とするナノ粒子状に観察される領域と、一部にInを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。したがって、CAC−OSにおいて、結晶構造は副次的な要素である。On the other hand, CAC-OS relates to the material configuration of an oxide semiconductor. A CAC-OS is a material composition containing In, Ga, Zn, and O, a region which is observed as a nanoparticle mainly containing Ga as a part, and a nanoparticle mainly containing In as a part. A region observed in a shape means a configuration in which each region is randomly dispersed in a mosaic shape. Therefore, in the CAC-OS, the crystal structure is a secondary element.

なお、CAC−OSは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Inを主成分とする膜と、Gaを主成分とする膜との2層からなる構造は、含まない。Note that the CAC-OS does not include a stacked structure of two or more kinds of films having different compositions. For example, a structure including two layers of a film mainly containing In and a film mainly containing Ga is not included.

なお、GaOX3が主成分である領域と、InX2ZnY2Z2、またはInOX1が主成分である領域とは、明確な境界が観察できない場合がある。Note that a clear boundary may not be observed between a region where GaO X3 is a main component and a region where GaO X3 is a main component and In X2 Zn Y2 O Z2 or InO X1 is a main component.

なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、CAC−OSは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にInを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。Note that instead of gallium, selected from aluminum, yttrium, copper, vanadium, beryllium, boron, silicon, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, magnesium, or the like In the case where one or a plurality of kinds are included, the CAC-OS has a region which is observed in the form of a nanoparticle mainly including the metal element and a nanoparticle mainly including In as a part. The region observed in the form of particles refers to a configuration in which each of the regions is randomly dispersed in a mosaic shape.

CAC−OSは、例えば基板を加熱しない条件で、スパッタリング法により形成することができる。また、CAC−OSをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス(代表的にはアルゴン)、酸素ガス、および窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を0%以上30%未満、好ましくは0%以上10%以下とすることが好ましい。The CAC-OS can be formed by a sputtering method without heating the substrate, for example. In the case where the CAC-OS is formed by a sputtering method, any one or more selected from an inert gas (typically, argon), an oxygen gas, and a nitrogen gas is used as a deposition gas. Good. Further, the flow rate ratio of the oxygen gas to the total flow rate of the film formation gas during the film formation is preferably as low as possible. For example, the flow rate ratio of the oxygen gas is preferably from 0% to less than 30%, more preferably from 0% to 10%. .

CAC−OSは、X線回折(XRD:X−ray diffraction)測定法のひとつであるOut−of−plane法によるθ/2θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、X線回折から、測定領域のa−b面方向、およびc軸方向の配向は見られないことが分かる。The CAC-OS is characterized in that a clear peak is not observed when measured using a θ / 2θ scan by an Out-of-plane method, which is one of X-ray diffraction (XRD) measurement methods. Have. That is, it is understood from the X-ray diffraction that the orientation of the measurement region in the a-b plane direction and the c-axis direction is not observed.

また、CAC−OSは、プローブ径が1nmの電子線(ナノビーム電子線ともいう。)を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。したがって、電子線回折パターンから、CAC−OSの結晶構造が、平面方向、および断面方向において、配向性を有さないnc(nano−crystal)構造を有することがわかる。In an electron beam diffraction pattern obtained by irradiating an electron beam with a probe diameter of 1 nm (also referred to as a nanobeam electron beam), the CAC-OS includes a ring-shaped region having high luminance and a plurality of ring regions. Bright spots are observed. Therefore, the electron diffraction pattern shows that the crystal structure of the CAC-OS has an nc (nano-crystal) structure having no orientation in a planar direction and a cross-sectional direction.

また、例えば、In−Ga−Zn酸化物におけるCAC−OSでは、エネルギー分散型X線分光法(EDX:Energy Dispersive X−ray spectroscopy)を用いて取得したEDXマッピングにより、GaOX3が主成分である領域と、InX2ZnY2Z2、またはInOX1が主成分である領域とが、偏在し、混合している構造を有することが確認できる。In addition, for example, in a CAC-OS in an In-Ga-Zn oxide, GaO X3 is a main component by EDX mapping acquired using energy dispersive X-ray spectroscopy (EDX). It can be confirmed that the region and the region containing In X2 Zn Y2 O Z2 or InO X1 as a main component are unevenly distributed and mixed.

CAC−OSは、金属元素が均一に分布したIGZO化合物とは異なる構造であり、IGZO化合物と異なる性質を有する。つまり、CAC−OSは、GaOX3などが主成分である領域と、InX2ZnY2Z2、またはInOX1が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。The CAC-OS has a different structure from an IGZO compound in which metal elements are uniformly distributed, and has different properties from the IGZO compound. In other words, the CAC-OS is phase-separated into a region containing GaO X3 or the like as a main component and a region containing In X2 Zn Y2 O Z2 or InO X1 as a main component. Has a mosaic structure.

ここで、InX2ZnY2Z2、またはInOX1が主成分である領域は、GaOX3などが主成分である領域と比較して、導電性が高い領域である。つまり、InX2Zn Z2、またはInOX1が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。したがって、InX2ZnY2Z2、またはInOX1が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度(μ)が実現できる。Here, the region in which In X2 Zn Y2 O Z2 or InO X1 is a main component is a region having higher conductivity than the region in which GaO X3 or the like is a main component. That is, the conductivity of the oxide semiconductor is exhibited by the flow of carriers in a region containing In X2 Zn Y 2 O Z2 or InO X1 as a main component. Therefore, high field-effect mobility (μ) can be realized by distributing a region containing In X2 Zn Y2 O Z2 or InO X1 as a main component in a cloud shape in the oxide semiconductor.

一方、GaOX3などが主成分である領域は、InX2ZnY2Z2、またはInO が主成分である領域と比較して、絶縁性が高い領域である。つまり、GaOX3などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。On the other hand, a region containing GaO X3 or the like as a main component is a region having higher insulating properties than a region containing In X2 Zn Y2 O Z2 or InO X 1 as a main component. That is, a region in which GaO X3 or the like is a main component is distributed in the oxide semiconductor, whereby a leakage current can be suppressed and a favorable switching operation can be realized.

したがって、CAC−OSを半導体素子に用いた場合、GaOX3などに起因する絶縁性と、InX2ZnY2Z2、またはInOX1に起因する導電性とが、相補的に作用することにより、高いオン電流(Ion)、および高い電界効果移動度(μ)を実現することができる。Therefore, in the case where a CAC-OS is used for a semiconductor element, the insulating property caused by GaO X3 or the like and the conductivity caused by In X2 Zn Y2 O Z2 or InO X1 act complementarily to each other, so that high performance is obtained. On-state current (I on ) and high field-effect mobility (μ) can be realized.

また、CAC−OSを用いた半導体素子は、信頼性が高い。したがって、CAC−OSは、様々な半導体装置の構成材料として適している。A semiconductor element using the CAC-OS has high reliability. Therefore, CAC-OS is suitable as a constituent material of various semiconductor devices.

層33は、支持基板またはSiトランジスタ(トランジスタ53、トランジスタ54)を有する層とすることができる。当該Siトランジスタは、単結晶シリコン基板に活性領域を有する構成のほか、ガラス基板などの絶縁表面上に結晶系のシリコン活性層を有する構成とすることができる。The layer 33 can be a supporting substrate or a layer including Si transistors (the transistors 53 and 54). The Si transistor can have a structure in which an active region is provided in a single crystal silicon substrate and a structure in which a crystalline silicon active layer is provided over an insulating surface such as a glass substrate.

図19は、本発明の一態様の撮像装置の回路構成を説明するブロック図である。当該撮像装置は、マトリクス状に配列された画素20を有する画素アレイ21と、画素アレイ21の行を選択する機能を有する回路22(ロードライバ)と、画素20の出力信号に対して相関二重サンプリング処理を行うための回路23(CDS回路)と、回路23から出力されたアナログデータをデジタルデータに変換する機能を有する回路24(A/D変換回路等)と、回路24で変換されたデータを選択して読み出す機能を有する回路25(カラムドライバ)と、を有する。なお、回路23を設けない構成とすることもできる。FIG. 19 is a block diagram illustrating a circuit configuration of an imaging device of one embodiment of the present invention. The image pickup apparatus includes a pixel array 21 having pixels 20 arranged in a matrix, a circuit 22 (row driver) having a function of selecting a row of the pixel array 21, and a correlation double for an output signal of the pixel 20. A circuit 23 for performing sampling processing (CDS circuit), a circuit 24 having a function of converting analog data output from the circuit 23 into digital data (A / D conversion circuit or the like), and data converted by the circuit 24 And a circuit 25 (column driver) having a function of selecting and reading out the data. Note that a structure without the circuit 23 may be employed.

例えば、光電変換素子を除く画素アレイ21の要素は、図18の層32に設けることができる。回路22乃至回路25の要素は層33に設けることができる。これらの回路はシリコントランジスタを用いたCMOS回路で構成することができる。For example, the elements of the pixel array 21 excluding the photoelectric conversion elements can be provided in the layer 32 in FIG. Elements of the circuits 22 to 25 can be provided in the layer 33. These circuits can be constituted by CMOS circuits using silicon transistors.

当該構成とすることで、それぞれの回路に適したトランジスタを用いることができ、かつ撮像装置の面積を小さくすることができる。With such a structure, a transistor suitable for each circuit can be used and the area of the imaging device can be reduced.

図20(A)、(B)、(C)は、図18に示す撮像装置の具体的な構成を説明する図である。図20(A)はトランジスタ51、52、53、54のチャネル長方向を示す断面図である。図20(B)は図20(A)に示す一点鎖線X1−X2の断面図であり、トランジスタ51のチャネル幅方向の断面を示している。図20(C)は図20(A)に示す一点鎖線Y1−Y2の断面図であり、トランジスタ53のチャネル幅方向の断面を示している。20A, 20B, and 20C are diagrams illustrating a specific configuration of the imaging device illustrated in FIG. FIG. 20A is a cross-sectional view showing the channel length direction of the transistors 51, 52, 53, and 54. FIG. 20B is a cross-sectional view taken along dashed-dotted line X1-X2 in FIG. 20A, and illustrates a cross section of the transistor 51 in the channel width direction. FIG. 20C is a cross-sectional view taken along dashed-dotted line Y1-Y2 in FIG. 20A, and illustrates a cross section of the transistor 53 in the channel width direction.

層31は、光電変換素子10の他、隔壁82を有する構成とすることができる。隔壁82は、画素間における画素電極35の境界部に設けられる。光電変換層に用いるセレン層は高抵抗であり、画素間で分離しない構成とすることができる。The layer 31 can have a structure including a partition 82 in addition to the photoelectric conversion element 10. The partition 82 is provided at the boundary of the pixel electrode 35 between pixels. The selenium layer used for the photoelectric conversion layer has high resistance and can have a structure that is not separated between pixels.

層32にはOSトランジスタであるトランジスタ51、52が設けられる。トランジスタ51、52はともにバックゲート81を有する構成を示しているが、いずれかがバックゲートを有する形態であってもよい。バックゲート81は、図20(B)に示すように対向して設けられるトランジスタのフロントゲートと電気的に接続する場合がある。または、バックゲート81にフロントゲートとは異なる固定電位を供給することができる構成であってもよい。In the layer 32, transistors 51 and 52 which are OS transistors are provided. Although the transistors 51 and 52 each have a structure having a back gate 81, either of them may have a back gate. In some cases, the back gate 81 is electrically connected to a front gate of a transistor provided to be opposed to the back gate as illustrated in FIG. Alternatively, a configuration in which a fixed potential different from that of the front gate may be supplied to the back gate 81 may be employed.

また、図20(A)では、OSトランジスタとしてセルフアライン型のトップゲート型トランジスタを例示しているが、図21(A)に示すように、ノンセルフアライン型のトランジスタであってもよい。Although a self-aligned top-gate transistor is illustrated as an OS transistor in FIG. 20A, a non-self-aligned transistor may be used as illustrated in FIG.

層33には、Siトランジスタであるトランジスタ53およびトランジスタ54が設けられる。図20(A)においてSiトランジスタはシリコン基板300に設けられたフィン型の半導体層を有する構成を例示しているが、図21(B)に示すようにプレーナー型であってもよい。または、図21(C)に示すようにシリコン薄膜の半導体層310を有するトランジスタであってもよい。当該半導体層は、多結晶シリコンやSOI(Silicon on Insulator)の単結晶シリコンとすることができる。この他、層33には画素を駆動するための回路を設けることができる。The transistor 33 and the transistor 54 which are Si transistors are provided in the layer 33. 20A illustrates an example in which the Si transistor includes a fin-type semiconductor layer provided on the silicon substrate 300; however, the Si transistor may be a planar type as illustrated in FIG. 21B. Alternatively, as illustrated in FIG. 21C, a transistor including a silicon thin film semiconductor layer 310 may be used. The semiconductor layer can be polycrystalline silicon or single crystal silicon of SOI (Silicon on Insulator). In addition, a circuit for driving a pixel can be provided in the layer 33.

OSトランジスタが形成される領域と、Siトランジスタが形成される領域との間には絶縁層80が設けられる。トランジスタ53、54の活性領域近傍に設けられる絶縁層中の水素はシリコンのダングリングボンドを終端する。したがって、当該水素はトランジスタ53、54の信頼性を向上させる効果がある。一方、トランジスタ51、52の活性層である酸化物半導体層の近傍に設けられる絶縁層中の水素は、酸化物半導体層中にキャリアを生成する要因の一つとなる。そのため、当該水素はトランジスタ51、52の信頼性を低下させる要因となる場合がある。An insulating layer 80 is provided between a region where the OS transistor is formed and a region where the Si transistor is formed. Hydrogen in the insulating layer provided near the active regions of the transistors 53 and terminates dangling bonds of silicon. Therefore, the hydrogen has an effect of improving the reliability of the transistors 53 and 54. On the other hand, hydrogen in an insulating layer provided in the vicinity of an oxide semiconductor layer which is an active layer of the transistors 51 and 52 is one of the factors for generating carriers in the oxide semiconductor layers. Therefore, the hydrogen may cause a reduction in the reliability of the transistors 51 and 52.

したがって、Siトランジスタを有する一方の層と、OSトランジスタを有する他方の層を積層する場合、これらの間に水素の拡散を防止する機能を有する絶縁層80を設けることが好ましい。絶縁層80により、一方の層に水素を閉じ込めることでトランジスタ53、54の信頼性を向上させることができる。また、一方の層から他方の層への水素の拡散が抑制されることでトランジスタ51、52の信頼性も向上させることができる。Therefore, in the case where one layer including a Si transistor and the other layer including an OS transistor are stacked, an insulating layer 80 having a function of preventing diffusion of hydrogen is preferably provided therebetween. By confining hydrogen in one layer by the insulating layer 80, the reliability of the transistors 53 and 54 can be improved. In addition, since the diffusion of hydrogen from one layer to the other layer is suppressed, the reliability of the transistors 51 and 52 can be improved.

絶縁層80としては、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安定化ジルコニア(YSZ)等を用いることができる。As the insulating layer 80, for example, aluminum oxide, aluminum oxynitride, gallium oxide, gallium oxynitride, yttrium oxide, yttrium oxynitride, hafnium oxide, hafnium oxynitride, yttria-stabilized zirconia (YSZ), or the like can be used.

図22(A)は、本発明の一態様の撮像装置にカラーフィルタ等を付加した例を示す断面図である。当該断面図では、3画素分の画素回路を有する領域の一部を示している。光電変換素子10が形成される層31上には、絶縁層100が形成される。絶縁層100は可視光に対して透光性の高い酸化シリコン膜などを用いることができる。また、パッシベーション膜として窒化シリコン膜を積層してもよい。また、反射防止膜として、酸化ハフニウムなどの誘電体膜を積層してもよい。FIG. 22A is a cross-sectional view illustrating an example in which a color filter and the like are added to the imaging device of one embodiment of the present invention. In the cross-sectional view, part of a region including a pixel circuit for three pixels is shown. An insulating layer 100 is formed on the layer 31 on which the photoelectric conversion element 10 is formed. The insulating layer 100 can be formed using a silicon oxide film having high light-transmitting property with respect to visible light. Further, a silicon nitride film may be stacked as a passivation film. Further, a dielectric film such as hafnium oxide may be laminated as an antireflection film.

絶縁層100上には、遮光層110が形成されてもよい。遮光層110は、上部のカラーフィルタを通る光の混色を防止する機能を有する。遮光層110には、アルミニウム、タングステンなどの金属層を用いることができる。また、当該金属層と反射防止膜としての機能を有する誘電体膜を積層してもよい。A light-shielding layer 110 may be formed on the insulating layer 100. The light-blocking layer 110 has a function of preventing color mixture of light passing through the upper color filter. As the light-blocking layer 110, a metal layer such as aluminum or tungsten can be used. Further, the metal layer and a dielectric film having a function as an antireflection film may be stacked.

絶縁層100および遮光層110上には、平坦化膜として有機樹脂層120を設けることができる。また、画素別にカラーフィルタ130(カラーフィルタ130a、カラーフィルタ130b、カラーフィルタ130c)が形成される。例えば、カラーフィルタ130a、カラーフィルタ130bおよびカラーフィルタ130cに、R(赤)、G(緑)、B(青)、Y(黄)、C(シアン)、M(マゼンタ)などの色を割り当てることにより、カラー画像を得ることができる。An organic resin layer 120 can be provided as a planarization film over the insulating layer 100 and the light-blocking layer 110. A color filter 130 (color filter 130a, color filter 130b, color filter 130c) is formed for each pixel. For example, assigning colors such as R (red), G (green), B (blue), Y (yellow), C (cyan), and M (magenta) to the color filters 130a, 130b, and 130c. Thus, a color image can be obtained.

カラーフィルタ130上には、可視光に対して透光性を有する絶縁層160などを設けることができる。An insulating layer 160 having a property of transmitting visible light can be provided over the color filter 130.

また、図22(B)に示すように、カラーフィルタ130の代わりに光学変換層150を用いてもよい。このような構成とすることで、様々な波長領域における画像が得られる撮像装置とすることができる。Further, as shown in FIG. 22B, an optical conversion layer 150 may be used instead of the color filter 130. With such a configuration, an imaging device that can obtain images in various wavelength regions can be provided.

例えば、光学変換層150に可視光線の波長以下の光を遮るフィルタを用いれば赤外線撮像装置とすることができる。また、光学変換層150に近赤外線の波長以下の光を遮るフィルタを用いれば遠赤外線撮像装置とすることができる。また、光学変換層150に可視光線の波長以上の光を遮るフィルタを用いれば紫外線撮像装置とすることができる。For example, if a filter that blocks light having a wavelength equal to or less than the wavelength of visible light is used for the optical conversion layer 150, an infrared imaging device can be obtained. If a filter that blocks light having a wavelength of near-infrared rays or less is used for the optical conversion layer 150, a far-infrared imaging device can be obtained. If a filter that blocks light having a wavelength equal to or longer than the wavelength of visible light is used for the optical conversion layer 150, an ultraviolet imaging device can be obtained.

また、光学変換層150にシンチレータを用いれば、X線撮像装置などに用いる、放射線の強弱を可視化した画像を得る撮像装置とすることができる。被写体を透過したX線等の放射線がシンチレータに入射されると、フォトルミネッセンス現象により可視光線や紫外光線などの光(蛍光)に変換される。そして、当該光を光電変換素子10で検知することにより画像データを取得する。また、放射線検出器などに当該構成の撮像装置を用いてもよい。In addition, if a scintillator is used for the optical conversion layer 150, an imaging device that can be used for an X-ray imaging device and obtains an image in which the intensity of radiation is visualized can be obtained. When radiation such as X-rays transmitted through a subject enters a scintillator, it is converted into light (fluorescence) such as visible light or ultraviolet light by a photoluminescence phenomenon. Then, image data is obtained by detecting the light with the photoelectric conversion element 10. Further, the imaging device having the above configuration may be used for a radiation detector or the like.

シンチレータは、X線やガンマ線などの放射線が照射されると、そのエネルギーを吸収して可視光や紫外光を発する物質を含む。例えば、GdS:Tb、GdS:Pr、GdS:Eu、BaFCl:Eu、NaI、CsI、CaF、BaF、CeF、LiF、LiI、ZnOなどを樹脂やセラミクスに分散させたものを用いることができる。The scintillator includes a substance that, when irradiated with radiation such as X-rays or gamma rays, absorbs the energy and emits visible light or ultraviolet light. For example, Gd 2 O 2 S: Tb, Gd 2 O 2 S: Pr, Gd 2 O 2 S: Eu, BaFCl: Eu, NaI, CsI, CaF 2 , BaF 2 , CeF 3 , LiF, LiI, ZnO, etc. Those dispersed in a resin or ceramics can be used.

なお、セレン系材料を用いた光電変換素子10においては、X線等の放射線を電荷に直接変換することができるため、シンチレータを不要とする構成とすることもできる。Note that, in the photoelectric conversion element 10 using a selenium-based material, radiation such as X-rays can be directly converted into electric charges, so that a structure in which a scintillator is unnecessary can be employed.

また、図22(C)に示すように、カラーフィルタ130a、カラーフィルタ130bおよびカラーフィルタ130c上にマイクロレンズアレイ140を設けてもよい。マイクロレンズアレイ140が有する個々のレンズを通る光が直下のカラーフィルタを通り、光電変換素子10に照射されるようになる。また、図22(D)に示すように、光学変換層150上にマイクロレンズアレイ140を設けてもよい。Further, as shown in FIG. 22C, a microlens array 140 may be provided over the color filters 130a, 130b, and 130c. Light passing through the individual lenses of the microlens array 140 passes through the color filter immediately below, and irradiates the photoelectric conversion element 10. Further, as shown in FIG. 22D, a microlens array 140 may be provided over the optical conversion layer 150.

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。This embodiment can be implemented in appropriate combination with the structures described in the other embodiments.

(実施の形態4)
本実施の形態では、イメージセンサチップを収めたパッケージおよびカメラモジュールの一例について説明する。当該イメージセンサチップには、本発明の一態様の撮像装置の構成を用いることができる。
(Embodiment 4)
In this embodiment, an example of a package containing an image sensor chip and a camera module will be described. The structure of the imaging device of one embodiment of the present invention can be used for the image sensor chip.

図23(A)は、イメージセンサチップを収めたパッケージの上面側の外観斜視図である。当該パッケージは、イメージセンサチップ250を固定するパッケージ基板210、カバーガラス220および両者を接着する接着剤230等を有する。FIG. 23A is an external perspective view of an upper surface side of a package containing an image sensor chip. The package includes a package substrate 210 for fixing the image sensor chip 250, a cover glass 220, an adhesive 230 for bonding the two, and the like.

図23(B)は、当該パッケージの下面側の外観斜視図である。パッケージの下面には、半田ボールをバンプ240としたBGA(Ball grid array)の構成を有する。なお、BGAに限らず、LGA(Land grid array)やPGA(Pin Grid Array)などであってもよい。FIG. 23B is an external perspective view of the lower surface side of the package. The lower surface of the package has a BGA (Ball grid array) configuration using solder balls as bumps 240. In addition, not limited to BGA, LGA (Land Grid Array) or PGA (Pin Grid Array) may be used.

図23(C)は、カバーガラス220および接着剤230の一部を省いて図示したパッケージの斜視図であり、図23(D)は、当該パッケージの断面図である。パッケージ基板210上には電極パッド260が形成され、電極パッド260およびバンプ240はスルーホール280およびランド285を介して電気的に接続されている。電極パッド260は、イメージセンサチップ250が有する電極とワイヤ270によって電気的に接続されている。FIG. 23C is a perspective view of the package with a cover glass 220 and a part of the adhesive 230 omitted, and FIG. 23D is a cross-sectional view of the package. An electrode pad 260 is formed on the package substrate 210, and the electrode pad 260 and the bump 240 are electrically connected through a through hole 280 and a land 285. The electrode pad 260 is electrically connected to an electrode of the image sensor chip 250 by a wire 270.

また、図24(A)は、イメージセンサチップをレンズ一体型のパッケージに収めたカメラモジュールの上面側の外観斜視図である。当該カメラモジュールは、イメージセンサチップ251を固定するパッケージ基板211、レンズカバー221、およびレンズ235等を有する。また、パッケージ基板211およびイメージセンサチップ251の間には撮像装置の駆動回路および信号変換回路などの機能を有するICチップ290も設けられており、SiP(System in package)としての構成を有している。FIG. 24A is an external perspective view of an upper surface side of a camera module in which an image sensor chip is housed in a lens-integrated package. The camera module includes a package substrate 211 to which the image sensor chip 251 is fixed, a lens cover 221, a lens 235, and the like. Further, an IC chip 290 having functions such as a driving circuit and a signal conversion circuit of an imaging device is provided between the package substrate 211 and the image sensor chip 251, and has a configuration as a SiP (System in package). I have.

図24(B)は、当該カメラモジュールの下面側の外観斜視図である。パッケージ基板211の下面および4側面には、実装用のランド241が設けられるQFN(Quad flat no− lead package)の構成を有する。なお、当該構成は一例であり、QFP(Quad flat package)や前述したBGA等であってもよい。FIG. 24B is an external perspective view of the lower surface side of the camera module. The lower surface and four side surfaces of the package substrate 211 have a QFN (Quad flat no-lead package) configuration in which mounting lands 241 are provided. Note that this configuration is an example, and a QFP (Quad flat package) or the above-described BGA may be used.

図24(C)は、レンズカバー221およびレンズ235の一部を省いて図示したモジュールの斜視図であり、図24(D)は、当該カメラモジュールの断面図である。ランド241の一部は電極パッド261として利用され、電極パッド261はイメージセンサチップ251およびICチップ290が有する電極とワイヤ271によって電気的に接続されている。FIG. 24C is a perspective view of the module with a part of the lens cover 221 and the lens 235 omitted, and FIG. 24D is a cross-sectional view of the camera module. A part of the land 241 is used as an electrode pad 261, and the electrode pad 261 is electrically connected to electrodes of the image sensor chip 251 and the IC chip 290 by wires 271.

イメージセンサチップを上述したような形態のパッケージに収めることでプリント基板等への実装が容易になり、イメージセンサチップを様々な半導体装置、電子機器に組み込むことができる。By mounting the image sensor chip in the above-described package, mounting on a printed circuit board or the like becomes easy, and the image sensor chip can be incorporated into various semiconductor devices and electronic devices.

本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。The structure described in this embodiment can be used in appropriate combination with any of the structures described in the other embodiments.

(実施の形態5)
本発明の一態様に係る撮像装置を用いることができる電子機器として、表示機器、パーソナルコンピュータ、記録媒体を備えた画像記憶装置または画像再生装置、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、デジタルオーディオプレイヤー等)、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機(ATM)、自動販売機などが挙げられる。これら電子機器の具体例を図25に示す。
(Embodiment 5)
As an electronic device that can use the imaging device of one embodiment of the present invention, a display device, a personal computer, an image storage device or an image reproducing device provided with a recording medium, a mobile phone, a game machine including a mobile device, and a mobile data terminal , E-book terminal, video camera, digital still camera, goggle type display (head mounted display), navigation system, sound reproduction device (car audio, digital audio player, etc.), copier, facsimile, printer, multifunction printer , An automatic teller machine (ATM), a vending machine, and the like. FIG. 25 shows specific examples of these electronic devices.

図25(A)は監視カメラであり、筐体951、レンズ952、支持部953等を有する。当該監視カメラにおける画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。なお、監視カメラとは慣用的な名称であり、用途を限定するものではない。例えば監視カメラとしての機能を有する機器はカメラ、またはビデオカメラとも呼ばれる。FIG. 25A illustrates a monitoring camera, which includes a housing 951, a lens 952, a supporting portion 953, and the like. The imaging device of one embodiment of the present invention can be provided as one of components for acquiring an image in the monitoring camera. Note that the surveillance camera is a conventional name and does not limit the use. For example, a device having a function as a surveillance camera is also called a camera or a video camera.

図25(B)はビデオカメラであり、第1筐体971、第2筐体972、表示部973、操作キー974、レンズ975、接続部976等を有する。操作キー974およびレンズ975は第1筐体971に設けられており、表示部973は第2筐体972に設けられている。当該ビデオカメラにおける画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。FIG. 25B illustrates a video camera, which includes a first housing 971, a second housing 972, a display portion 973, operation keys 974, a lens 975, a connection portion 976, and the like. The operation keys 974 and the lens 975 are provided on the first housing 971, and the display portion 973 is provided on the second housing 972. The imaging device of one embodiment of the present invention can be provided as one of the components for acquiring an image in the video camera.

図25(C)はデジタルカメラであり、筐体961、シャッターボタン962、マイク963、発光部967、レンズ965等を有する。当該デジタルカメラにおける画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。FIG. 25C illustrates a digital camera, which includes a housing 961, a shutter button 962, a microphone 963, a light-emitting portion 967, a lens 965, and the like. The imaging device of one embodiment of the present invention can be provided as one of the components for acquiring an image in the digital camera.

図25(D)は腕時計型の情報端末であり、筐体931、表示部932、リストバンド933、操作用のボタン935、竜頭936、カメラ939等を有する。表示部932はタッチパネルとなっていてもよい。当該情報端末における画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。FIG. 25D illustrates a wristwatch-type information terminal, which includes a housing 931, a display portion 932, a wristband 933, operation buttons 935, a crown 936, a camera 939, and the like. The display unit 932 may be a touch panel. The imaging device of one embodiment of the present invention can be provided as one of components for acquiring an image in the information terminal.

図25(E)は携帯電話機の一例であり、筐体981、表示部982、操作ボタン983、外部接続ポート984、スピーカ985、マイク986、カメラ987等を有する。当該携帯電話機は、表示部982にタッチセンサを備える。電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指やスタイラスなどで表示部982に触れることで行うことができる。当該携帯電話機における画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。FIG. 25E illustrates an example of a mobile phone, which includes a housing 981, a display portion 982, operation buttons 983, an external connection port 984, a speaker 985, a microphone 986, a camera 987, and the like. The mobile phone includes a touch sensor in the display portion 982. All operations such as making a call and inputting characters can be performed by touching the display portion 982 with a finger, a stylus, or the like. The imaging device of one embodiment of the present invention can be provided as one of the components for acquiring an image in the mobile phone.

図25(F)は携帯データ端末であり、筐体911、表示部912、カメラ919等を有する。表示部912が有するタッチパネル機能により情報の入出力を行うことができる。当該携帯データ端末における画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。FIG. 25F illustrates a portable data terminal, which includes a housing 911, a display portion 912, a camera 919, and the like. Information can be input and output using the touch panel function of the display portion 912. The imaging device of one embodiment of the present invention can be provided as one of the components for acquiring an image in the portable data terminal.

なお、本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。Note that this embodiment can be implemented in appropriate combination with the structures described in the other embodiments.

本実施例では、本発明の一態様に係る結晶セレンを作製し、結晶性及び膜剥がれ領域の有無を評価した。In this example, crystalline selenium according to one embodiment of the present invention was manufactured, and crystallinity and the presence or absence of a film-peeled region were evaluated.

試料は、本発明の一態様である試料A1乃至試料A10と、比較である比較試料a1乃至比較試料a9の計19試料である。試料A1乃至試料A10、比較試料a1乃至比較試料a9は、下地層成膜の有無、下地層の膜種、セレン層成膜時の基板温度等がそれぞれ異なっている。The samples are a total of 19 samples: samples A1 to A10 which are one embodiment of the present invention and comparative samples a1 to a9 which are comparisons. The samples A1 to A10 and the comparative samples a1 to a9 are different from each other in the presence or absence of the formation of the underlayer, the type of the underlayer, the substrate temperature at the time of the formation of the selenium layer, and the like.

<試料>
[試料A1乃至試料A4]
試料A1乃至試料A4は、ガラス基板上に下地層として銀を蒸着法、Tsub=RTで形成した。その後、セレン層を蒸着法、Tsub=90℃で200nm形成した。下地層とセレン層は、連続成膜とした。セレン層成膜後に熱処理は行わなかった。試料A1の銀の膜厚は2nmとした。試料A2の銀の膜厚は5nmとした。試料A3の銀の膜厚は10nmとした。試料A4の銀の膜厚は20nmとした。
<Sample>
[Sample A1 to Sample A4]
Samples A1 to A4 were formed by depositing silver as a base layer over a glass substrate by Tsub = RT. Thereafter, a selenium layer was formed at 200 nm at Tsub = 90 ° C. by an evaporation method. The underlayer and the selenium layer were formed continuously. No heat treatment was performed after the selenium layer was formed. The silver thickness of Sample A1 was 2 nm. The film thickness of silver of Sample A2 was 5 nm. The film thickness of silver of Sample A3 was 10 nm. The film thickness of silver of Sample A4 was 20 nm.

[試料A5及び試料A6]
試料A5及び試料A6は、ガラス基板上に下地層として銀を蒸着法、Tsub=90℃で形成した。その後、セレン層を蒸着法、Tsub=90℃で200nm形成した。下地層とセレン層は、連続成膜とした。セレン層成膜後に熱処理は行わなかった。試料A5の銀の膜厚は2nmとした。試料A6の銀の膜厚は20nmとした。
[Sample A5 and Sample A6]
Samples A5 and A6 were formed on a glass substrate as a base layer by depositing silver at a temperature of 90 ° C. Thereafter, a selenium layer was formed at 200 nm at Tsub = 90 ° C. by an evaporation method. The underlayer and the selenium layer were formed continuously. No heat treatment was performed after the selenium layer was formed. The film thickness of silver of Sample A5 was 2 nm. Sample A6 had a silver thickness of 20 nm.

[試料A7]
試料A7は、ガラス基板上に下地層としてビスマスを蒸着法、Tsub=RTで形成した。その後、セレン層を蒸着法、Tsub=90℃で200nm形成した。下地層とセレン層は、連続成膜とした。セレン層成膜後に熱処理は行わなかった。試料A7のビスマスの膜厚は20nmとした。
[Sample A7]
Sample A7 was formed by depositing bismuth as an underlayer on a glass substrate by Tsub = RT. Thereafter, a selenium layer was formed at 200 nm at Tsub = 90 ° C. by an evaporation method. The underlayer and the selenium layer were formed continuously. No heat treatment was performed after the selenium layer was formed. The film thickness of bismuth in Sample A7 was 20 nm.

[試料A8]
試料A8は、ガラス基板上に下地層としてITSOをスパッタリング法、Tsub=100℃で形成した。その後、セレン層を蒸着法、Tsub=90℃で200nm形成した。下地層とセレン層は、不連続成膜とした。セレン層成膜後に熱処理は行わなかった。試料A8のITSOの膜厚は200nmとした。
[Sample A8]
Sample A8 was formed by using ITSO as a base layer over a glass substrate by a sputtering method at Tsub = 100 ° C. Thereafter, a selenium layer was formed at 200 nm at Tsub = 90 ° C. by an evaporation method. The underlayer and the selenium layer were formed as discontinuous films. No heat treatment was performed after the selenium layer was formed. The thickness of the ITSO film of Sample A8 was 200 nm.

[試料A9及び試料A10]
試料A9及び試料A10は、ガラス基板上に下地層としてITOをスパッタリング法、Tsub=RTで形成した。その後、セレン層を蒸着法で、200nm形成した。下地層とセレン層は、不連続成膜とした。セレン層成膜後に熱処理は行わなかった。試料A9及び試料A10のITOの膜厚は100nmとした。試料A9のセレン層はTsub=90℃で形成した。試料A10のセレン層はTsub=100℃で形成した。
[Sample A9 and Sample A10]
Samples A9 and A10 were formed as a base layer on a glass substrate by sputtering ITO using Tsub = RT. After that, a 200 nm thick selenium layer was formed by an evaporation method. The underlayer and the selenium layer were formed as discontinuous films. No heat treatment was performed after the selenium layer was formed. The film thickness of ITO in Sample A9 and Sample A10 was 100 nm. The selenium layer of Sample A9 was formed at Tsub = 90 ° C. The selenium layer of Sample A10 was formed at Tsub = 100 ° C.

[比較試料a1]
比較試料a1は、ガラス基板上に下地層として銀を蒸着法、Tsub=RTで形成した。その後、セレン層を蒸着法、Tsub=RTで200nm形成した。下地層とセレン層は、連続成膜とした。セレン層成膜後に熱処理は行わなかった。比較試料a1の銀の膜厚は20nmとした。
[Comparative sample a1]
The comparative sample a1 was formed on a glass substrate as a base layer by depositing silver using Tsub = RT. Thereafter, a selenium layer was formed to a thickness of 200 nm by a vapor deposition method using Tsub = RT. The underlayer and the selenium layer were formed continuously. No heat treatment was performed after the selenium layer was formed. The silver thickness of the comparative sample a1 was 20 nm.

[比較試料a2]
比較試料a2は、ガラス基板上に下地層としてビスマスを蒸着法、Tsub=RTで形成した。その後、セレン層を蒸着法、Tsub=RTで200nm形成した。下地層とセレン層は、連続成膜とした。セレン層成膜後に熱処理は行わなかった。比較試料a2のビスマスの膜厚は20nmとした。
[Comparative sample a2]
Comparative sample a2 was formed by depositing bismuth as an underlayer on a glass substrate by Tsub = RT. Thereafter, a selenium layer was formed to a thickness of 200 nm by a vapor deposition method using Tsub = RT. The underlayer and the selenium layer were formed continuously. No heat treatment was performed after the selenium layer was formed. The film thickness of bismuth of Comparative Sample a2 was 20 nm.

[比較試料a3]
比較試料a3は、ガラス基板上に下地層としてチタンをスパッタリング法、Tsub=RTで形成した。その後、セレン層を蒸着法、Tsub=90℃で200nm形成した。下地層とセレン層は、連続成膜とした。セレン層成膜後に熱処理は行わなかった。比較試料a3のチタンの膜厚は20nmとした。
[Comparative sample a3]
Comparative sample a3 was formed by sputtering titanium as a base layer on a glass substrate by Tsub = RT. Thereafter, a selenium layer was formed at 200 nm at Tsub = 90 ° C. by an evaporation method. The underlayer and the selenium layer were formed continuously. No heat treatment was performed after the selenium layer was formed. The thickness of titanium of Comparative Sample a3 was 20 nm.

[比較試料a4]
比較試料a4は、ガラス基板上に下地層としてインジウムをスパッタリング法、Tsub=RTで形成した。その後、セレン層を蒸着法、Tsub=90℃で200nm形成した。下地層とセレン層は、連続成膜とした。セレン層成膜後に熱処理は行わなかった。比較試料a4のインジウムの膜厚は20nmとした。
[Comparative sample a4]
Comparative sample a4 was formed by sputtering indium as a base layer on a glass substrate by Tsub = RT. Thereafter, a selenium layer was formed at 200 nm at Tsub = 90 ° C. by an evaporation method. The underlayer and the selenium layer were formed continuously. No heat treatment was performed after the selenium layer was formed. The film thickness of indium of the comparative sample a4 was 20 nm.

[比較試料a5乃至比較試料a9]
比較試料a5乃至比較試料a9は、ガラス基板上にセレン層を蒸着法で500nm形成した。比較試料a5乃至比較試料a9は下地層を形成しなかった。セレン層成膜後に熱処理は行わなかった。比較試料a5のセレン層はTsub=RTで形成した。比較試料a6のセレン層はTsub=50℃で形成した。比較試料a7のセレン層はTsub=60℃で形成した。比較試料a8のセレン層はTsub=70℃で形成した。比較試料a9のセレン層はTsub=90℃で形成した。
[Comparative Samples a5 to a9]
In Comparative Samples a5 to a9, a selenium layer was formed to a thickness of 500 nm over a glass substrate by an evaporation method. Comparative samples a5 to a9 did not form an underlayer. No heat treatment was performed after the selenium layer was formed. The selenium layer of Comparative Sample a5 was formed with Tsub = RT. The selenium layer of the comparative sample a6 was formed at Tsub = 50 ° C. The selenium layer of the comparative sample a7 was formed at Tsub = 60 ° C. The selenium layer of the comparative sample a8 was formed at Tsub = 70 ° C. The selenium layer of the comparative sample a9 was formed at Tsub = 90 ° C.

各試料の条件を表2に示す。表2は各試料の、下地層の膜種、下地層の成膜方法、下地層成膜時の基板温度(Tsub)、下地層の膜厚、セレン層の成膜方法、セレン層成膜時の基板温度(Tsub)、セレン層の膜厚を示している。基板温度(Tsub)の列でRTと記しているのは、基板を加熱せず、室温(RT)で成膜したことを示している。また、下地層−セレン層間と記載している列は、下地層成膜とセレン層成膜を連続で行ったか、不連続で行ったかを示している。熱処理と記載している列は、セレン層成膜後に熱処理を行ったか否かを示している。本実施例では、いずれの試料も熱処理は行わなかった。Table 2 shows the conditions of each sample. Table 2 shows the film type of the underlayer, the method of forming the underlayer, the substrate temperature (Tsub) at the time of forming the underlayer, the film thickness of the underlayer, the method of forming the selenium layer, and the time of forming the selenium layer for each sample. 2 shows the substrate temperature (Tsub) and the thickness of the selenium layer. The description of RT in the column of the substrate temperature (Tsub) indicates that the film was formed at room temperature (RT) without heating the substrate. The column described as “underlayer-selenium interlayer” indicates whether the underlayer deposition and the selenium layer deposition were performed continuously or discontinuously. The column described as heat treatment indicates whether heat treatment was performed after the selenium layer was formed. In this example, no heat treatment was performed on any of the samples.

Figure 2018146579
Figure 2018146579

<試料の作製方法>
各試料の作製方法について、図26(A)及び図26(B)を用いて説明する。図26(A)及び図26(B)は、試料の作製方法を示す断面図である。
<Sample preparation method>
The method for manufacturing each sample is described with reference to FIGS. FIGS. 26A and 26B are cross-sectional views illustrating a method for manufacturing a sample.

まず、基板61上に、下地層63を成膜した(図26(A)参照)。First, a base layer 63 was formed over a substrate 61 (see FIG. 26A).

基板61として、旭硝子社製ガラス基板AN100を用いた。As the substrate 61, a glass substrate AN100 manufactured by Asahi Glass Co., Ltd. was used.

試料A1乃至試料A6は、下地層63に銀を用いた。試料A1は、蒸着法を用いてTsub=RTで銀を2nm成膜した。試料A2は、蒸着法を用いてTsub=RTで銀を5nm成膜した。試料A3は、蒸着法を用いてTsub=RTで銀を10nm成膜した。試料A4は、蒸着法を用いてTsub=RTで銀を20nm成膜した。試料A5は、蒸着法を用いてTsub=90℃で銀を2nm成膜した。試料A6は、蒸着法を用いてTsub=90℃で銀を20nm成膜した。In Samples A1 to A6, silver was used for the base layer 63. For sample A1, silver was deposited to a thickness of 2 nm at Tsub = RT by an evaporation method. As Sample A2, silver was deposited to a thickness of 5 nm at Tsub = RT by an evaporation method. For sample A3, silver was formed to a thickness of 10 nm at Tsub = RT by an evaporation method. Sample A4 was formed by depositing 20 nm of silver at Tsub = RT using an evaporation method. For sample A5, a silver film was formed to a thickness of 2 nm at Tsub = 90 ° C. by an evaporation method. Sample A6 was formed by depositing silver with a thickness of 20 nm at Tsub = 90 ° C. by an evaporation method.

試料A7は、下地層63にビスマスを用いた。蒸着法を用いてTsub=RTで20nm成膜した。Sample A7 used bismuth for the underlayer 63. A 20 nm film was formed at Tsub = RT using an evaporation method.

試料A8は、下地層63にITSOを用いた。スパッタリング法を用いてTsub=100℃で200nm成膜した。In Sample A8, ITSO was used for the base layer 63. A 200 nm film was formed at Tsub = 100 ° C. by using a sputtering method.

試料A9及び試料A10は、下地層63にITOを用いた。スパッタリング法を用いてTsub=RTで100nm成膜した。In Samples A9 and A10, ITO was used for the base layer 63. A 100 nm film was formed at Tsub = RT using a sputtering method.

比較試料a1は、下地層63に銀を用いた。蒸着法を用いてTsub=RTで20nm成膜した。In Comparative Sample a1, silver was used for the underlayer 63. A 20 nm film was formed at Tsub = RT using an evaporation method.

比較試料a2は、下地層63にビスマスを用いた。蒸着法を用いてTsub=RTで20nm成膜した。The comparative sample a2 used bismuth for the underlayer 63. A 20 nm film was formed at Tsub = RT using an evaporation method.

比較試料a3は、下地層63にチタンを用いた。スパッタリング法を用いてTsub=RTで20nm成膜した。In Comparative Sample a3, titanium was used for the underlayer 63. A 20 nm film was formed at Tsub = RT using a sputtering method.

比較試料a4は、下地層63にインジウムを用いた。スパッタリング法を用いてTsub=RTで20nm成膜した。The comparative sample a4 used indium for the underlayer 63. A 20 nm film was formed at Tsub = RT using a sputtering method.

比較試料a5乃至比較試料a9は下地層63を形成しなかった。In Comparative Samples a5 to a9, the underlayer 63 was not formed.

試料A1乃至試料A7、比較試料a1及び比較試料a2の下地層63の形成は、神港精機社製の蒸着−スパッタリング複合装置(装置型番:VD15−065)の蒸着用チャンバを用いた。抵抗加熱(Taボード)を用い、約0.20nm/sec.の蒸着レートで下地層を成膜した。蒸着中の圧力は約1.0×10−5Paであった。試料A1乃至試料A6、比較試料a1は、蒸着源に銀を用いた。試料A7及び比較試料a2は、蒸着源にビスマスを用いた。For the formation of the underlayer 63 of the samples A1 to A7, the comparative sample a1, and the comparative sample a2, a deposition chamber of a combined evaporation-sputtering device (device model number: VD15-065) manufactured by Shinko Seiki Co., Ltd. was used. Using resistance heating (Ta board), about 0.20 nm / sec. An underlayer was formed at a deposition rate of. The pressure during the deposition was about 1.0 × 10 −5 Pa. Samples A1 to A6 and Comparative Sample a1 used silver as an evaporation source. Sample A7 and comparative sample a2 used bismuth as an evaporation source.

試料A8、比較試料a3及び比較試料a4の下地層63の形成は、神港精機社製の蒸着−スパッタリング複合装置(装置型番:VD15−065)のスパッタリング用チャンバを用いた。試料A8はITSOターゲットを用い、成膜ガスは流量50sccmのアルゴン(Ar)ガスと流量2sccmの酸素(O)ガスを用いた。成膜時の圧力は0.4Paとなるように調整した。成膜電力は200Wとした。ITSOターゲットは、重量比でIn:SnO:SiO=85:10:5のターゲットを用いた。比較試料a3はチタンターゲットを用い、成膜ガスは流量40sccmのアルゴン(Ar)ガスを用いた。成膜時の圧力は0.4Paとなるように調整した。成膜電力は400Wとした。比較試料a4はインジウムターゲットを用い、成膜ガスは流量40sccmのアルゴン(Ar)ガスを用いた。成膜時の圧力は0.4Paとなるように調整した。成膜電力は400Wとした。The underlayer 63 of the sample A8, the comparative sample a3, and the comparative sample a4 was formed using a sputtering chamber of a combined evaporation-sputtering device (device model number: VD15-065) manufactured by Shinko Seiki Co., Ltd. For the sample A8, an ITSO target was used, and as a deposition gas, an argon (Ar) gas at a flow rate of 50 sccm and an oxygen (O 2 ) gas at a flow rate of 2 sccm were used. The pressure during film formation was adjusted to be 0.4 Pa. The deposition power was 200 W. As the ITSO target, a target having a weight ratio of In 2 O 3 : SnO 2 : SiO 2 = 85: 10: 5 was used. As a comparative sample a3, a titanium target was used, and as a film forming gas, an argon (Ar) gas having a flow rate of 40 sccm was used. The pressure during film formation was adjusted to be 0.4 Pa. The deposition power was 400 W. The comparative sample a4 used an indium target, and the deposition gas used was an argon (Ar) gas having a flow rate of 40 sccm. The pressure during film formation was adjusted to be 0.4 Pa. The deposition power was 400 W.

試料A9及び試料A10の下地層63の形成は、キャノンアネルバエンジニアリング社製のスパッタリング装置(装置型番:E401−S)を用いた。ITOターゲットを用い、成膜ガスは流量30sccmのアルゴン(Ar)ガスと流量30sccmの酸素(O)ガスを用いた。成膜時の圧力は0.2Paとなるように調整した。成膜電力は100Wとした。ITOターゲットは原子数比でIn:Sn=9:1のターゲットを用いた。The underlayer 63 of Samples A9 and A10 was formed using a sputtering device (device number: E401-S) manufactured by Canon Anelva Engineering. An ITO target was used, and a deposition gas used was an argon (Ar) gas having a flow rate of 30 sccm and an oxygen (O 2 ) gas having a flow rate of 30 sccm. The pressure during film formation was adjusted to be 0.2 Pa. The deposition power was 100 W. As the ITO target, a target having an atomic ratio of In: Sn = 9: 1 was used.

次に、セレン層65を成膜した(図26(B)参照)。Next, a selenium layer 65 was formed (see FIG. 26B).

試料A1乃至試料A9は、蒸着法を用いてTsub=90℃でセレンを200nm成膜した。試料A10は、蒸着法を用いてTsub=100℃でセレンを200nm成膜した。For Samples A1 to A9, selenium was deposited to a thickness of 200 nm at Tsub = 90 ° C. by an evaporation method. For sample A10, selenium was deposited to a thickness of 200 nm at Tsub = 100 ° C. by an evaporation method.

比較試料a1及び比較試料a2は、蒸着法を用いてTsub=RTでセレンを200nm成膜した。比較試料a3及び比較試料a4は、蒸着法を用いてTsub=90℃でセレンを200nm成膜した。比較試料a5は、蒸着法を用いてTsub=RTでセレンを500nm成膜した。比較試料a6は、蒸着法を用いてTsub=50℃でセレンを500nm成膜した。比較試料a7は、蒸着法を用いてTsub=60℃でセレンを500nm成膜した。比較試料a8は、蒸着法を用いてTsub=70℃でセレンを500nm成膜した。比較試料a9は、蒸着法を用いてTsub=90℃でセレンを500nm成膜した。As the comparative sample a1 and the comparative sample a2, selenium was deposited to a thickness of 200 nm by Tsub = RT using an evaporation method. For Comparative Sample a3 and Comparative Sample a4, selenium was deposited to a thickness of 200 nm at Tsub = 90 ° C. by an evaporation method. For the comparative sample a5, selenium was formed to a thickness of 500 nm by Tsub = RT using an evaporation method. For the comparative sample a6, selenium was formed to a thickness of 500 nm at Tsub = 50 ° C. by an evaporation method. For the comparative sample a7, selenium was formed to a thickness of 500 nm at Tsub = 60 ° C. by an evaporation method. For the comparative sample a8, selenium was formed to a thickness of 500 nm at Tsub = 70 ° C. by an evaporation method. For the comparative sample a9, selenium was formed to a thickness of 500 nm at Tsub = 90 ° C. by an evaporation method.

試料A1乃至試料A7、比較試料a1乃至比較試料a4は、下地層63の成膜の後、真空中で連続してセレン層65を成膜した。試料A8乃至試料A10は、下地層63成膜後に一旦大気雰囲気に晒された後、セレン層65を成膜した。For the samples A1 to A7 and the comparative samples a1 to a4, the selenium layer 65 was continuously formed in vacuum after the formation of the base layer 63. The samples A8 to A10 were each exposed to the air atmosphere after the formation of the underlayer 63, and then the selenium layer 65 was formed.

試料A1乃至試料A10、比較試料a1乃至比較試料a9のセレン層の成膜には、神港精機社製の蒸着−スパッタリング複合装置(装置型番:VD15−065)の蒸着用チャンバを用いた。セレンの蒸着は、抵抗加熱(Taボード)を用い、約0.20nm/sec.の蒸着レートで成膜した。蒸着中の圧力は約1.0×10−5Paであった。For the deposition of the selenium layers of Samples A1 to A10 and Comparative Samples a1 to a9, a deposition chamber of a combined evaporation-sputtering apparatus (device model number: VD15-065) manufactured by Shinko Seiki Co., Ltd. was used. The deposition of selenium is performed using resistance heating (Ta board) at about 0.20 nm / sec. At a deposition rate of The pressure during the deposition was about 1.0 × 10 −5 Pa.

以上の工程により、試料A1乃至試料A10、比較試料a1乃至比較試料a9を作製した。Through the above steps, Samples A1 to A10 and Comparative Samples a1 to a9 were manufactured.

<XRD測定>
次に、試料A1乃至試料A10、比較試料a1乃至比較試料a9のXRD測定を行い、セレン層の結晶性を評価した。XRD測定にはBruker AXS社製X線回折装置D8
DISCOVER Hybridを用い、X線源として波長0.15418nmのCuKα線を用いた。
<XRD measurement>
Next, XRD measurements of Samples A1 to A10 and Comparative Samples a1 to a9 were performed to evaluate the crystallinity of the selenium layer. For XRD measurement, X-ray diffractometer D8 manufactured by Bruker AXS
DISCOVER Hybrid was used, and a CuKα ray having a wavelength of 0.15418 nm was used as an X-ray source.

試料A1乃至試料A6のXRDスペクトルを図27及び図28に示す。図27はout−of−plane法の一種であるθ−2θスキャン法によるスペクトルであり、横軸が回折角度2θ[deg.]を示し、縦軸が回折X線強度(Intensity)[任意単位(arb. unit)]を示す。θ−2θスキャン法は、X線の入射角を変化させるとともに、X線源に対向して設けられる検出器の角度を入射角と同じにしてX線回折強度を測定する方法である。θ−2θスキャン法は、粉末法と呼ばれる場合がある。図28はout−of−plane法の一種であるGIXRD(Grazing−Incidence XRD)法によるスペクトルであり、横軸が回折角度2θ[deg.]を示し、縦軸が回折X線強度(Intensity)[任意単位(arb. unit)]を示す。GIXRD法は、X線の入射角をごく浅い角度に固定し、X線源に対向して設けられる検出器の角度を変化させてX線回折強度を測定する方法である。GIXRD法は、2θスキャン法、薄膜法又はSeemann−Bohlin法と呼ばれる場合がある。なお、GIXRD法では、X線入射角を0.35deg.に固定して測定した。XRD spectra of Samples A1 to A6 are shown in FIGS. FIG. 27 shows a spectrum obtained by a θ-2θ scanning method which is a kind of an out-of-plane method, and the horizontal axis represents a diffraction angle 2θ [deg. ], And the vertical axis indicates the diffraction X-ray intensity (Intensity) [arbitrary unit (arb. Unit)]. The θ-2θ scanning method is a method of changing the incident angle of X-rays and measuring the X-ray diffraction intensity by setting the angle of a detector provided facing the X-ray source to be the same as the incident angle. The θ-2θ scan method may be called a powder method. FIG. 28 shows a spectrum obtained by a GIXRD (Grading-Incidence XRD) method which is a kind of an out-of-plane method, and the horizontal axis represents a diffraction angle 2θ [deg. ], And the vertical axis indicates the diffraction X-ray intensity (Intensity) [arbitrary unit (arb. Unit)]. The GIXRD method is a method of measuring the X-ray diffraction intensity by fixing the incident angle of X-rays to a very shallow angle and changing the angle of a detector provided to face the X-ray source. The GIXRD method may be referred to as a 2θ scan method, a thin film method, or a Seemann-Bohlin method. In the GIXRD method, the X-ray incident angle is 0.35 deg. And fixed.

図27及び図28は、無機結晶構造データベース(ICSD)のSe(ICSD code 40018)、Ag(ICSD code 44387)及びAgSe(ICSD
code 15213)のスペクトルも示している。
FIGS. 27 and 28 show Se (ICSD code 40018), Ag (ICSD code 44387) and Ag 2 Se (ICSD) of the inorganic crystal structure database (ICSD).
code 15213) is also shown.

図27及び図28に示すように、下地層に銀を用いた試料A1乃至試料A6で観察されるピークは、Se(ICSD code 40018)のピーク位置とほぼ一致することから、試料A1乃至試料A6のセレン層は結晶セレンであることを確認できた。下地層に銀を用い、セレンを加熱成膜することで、結晶セレンを得られることが分かった。As shown in FIGS. 27 and 28, the peaks observed in Samples A1 to A6 using silver for the underlayer almost coincide with the peak positions of Se (ICSD code 40018), and thus, Samples A1 to A6 were used. Was confirmed to be crystalline selenium. It was found that crystalline selenium can be obtained by forming a film of selenium by heating using silver for the underlayer.

試料A7乃至試料A10のXRDスペクトルを図29及び図30に示す。図29はθ−2θスキャン法によるスペクトルであり、横軸が回折角度2θ[deg.]を示し、縦軸が回折X線強度(Intensity)[任意単位(arb. unit)]を示す。図30はGIXRD法によるスペクトルであり、横軸が回折角度2θ[deg.]を示し、縦軸が回折X線強度(Intensity)[任意単位(arb. unit)]を示す。GIXRD法では、X線入射角を0.35deg.に固定して測定した。XRD spectra of Samples A7 to A10 are shown in FIGS. FIG. 29 shows a spectrum obtained by the θ-2θ scanning method. The horizontal axis represents the diffraction angle 2θ [deg. ], And the vertical axis indicates the diffraction X-ray intensity (Intensity) [arbitrary unit (arb. Unit)]. FIG. 30 shows a spectrum obtained by the GIXRD method. The horizontal axis represents the diffraction angle 2θ [deg. ], And the vertical axis indicates the diffraction X-ray intensity (Intensity) [arbitrary unit (arb. Unit)]. In the GIXRD method, the X-ray incident angle is set to 0.35 deg. And fixed.

図29及び図30は、無機結晶構造データベース(ICSD)のSe(ICSD code 40018)、Bi(ICSD code 64703)、BiSe(ICSD
code 165226)及びIn1.94Sn0.06(ICSD code 50847)のスペクトルも示している。
FIGS. 29 and 30 show Se (ICSD code 40018), Bi (ICSD code 64703), and Bi 2 Se 3 (ICSD) of the inorganic crystal structure database (ICSD).
165226) and In 1.94 Sn 0.06 O 3 (ICSD code 50847) are also shown.

図29及び図30に示すように、下地層にビスマスを用いた試料A7で観察されるピークは、Se(ICSD code 40018)のピーク位置とほぼ一致することから、試料A7のセレン層は結晶セレンであることを確認できた。下地層にビスマスを用い、セレンを加熱成膜することで、結晶セレンを得られることが分かった。As shown in FIGS. 29 and 30, the peak observed in sample A7 using bismuth for the underlayer almost coincides with the peak position of Se (ICSD code 40018), so that the selenium layer of sample A7 has crystalline selenium. Was confirmed. It was found that crystalline selenium can be obtained by heating and forming selenium using bismuth for the underlayer.

下地層にITSOを用いた試料A8で観察されるピークは、Se(ICSD code 40018)のピーク位置とほぼ一致することから、試料A8のセレン層は結晶セレンであることを確認できた。下地層にITSOを用い、セレンを加熱成膜することで、結晶セレンを得られることが分かった。Since the peak observed in Sample A8 using ITSO for the underlayer almost coincides with the peak position of Se (ICSD code 40018), it was confirmed that the selenium layer of Sample A8 was crystalline selenium. It was found that crystalline selenium can be obtained by forming a film of selenium by heating using ITSO for the underlayer.

下地層にITOを用いた試料A9及び試料A10で観察されるピークは、In1.94Sn0.06(ICSD code 50847)及びSe(ICSD code 40018)のピーク位置とほぼ一致することから、試料A9及び試料A10のセレン層は結晶セレンであることを確認できた。下地層にITOを用い、セレンを加熱成膜することで、結晶セレンを得られることが分かった。セレン及びインジウムを有する化合物、又は、セレン及びスズを有する化合物により、セレンが結晶化し、結晶セレンが得られたと考えられる。Since the peaks observed in Samples A9 and A10 using ITO as the underlayer almost coincide with the peak positions of In 1.94 Sn 0.06 O 3 (ICSD code 50847) and Se (ICSD code 40018). It was confirmed that the selenium layers of Samples A9 and A10 were crystalline selenium. It was found that crystalline selenium can be obtained by forming a film of selenium by heating using ITO for the underlayer. It is considered that selenium was crystallized by the compound containing selenium and indium or the compound containing selenium and tin, and crystalline selenium was obtained.

比較試料a1乃至比較試料a4のXRDスペクトルを図31及び図32に示す。図31はθ−2θスキャン法によるスペクトルであり、横軸が回折角度2θ[deg.]を示し、縦軸が回折X線強度(Intensity)[任意単位(arb. unit)]を示す。図32はGIXRD法によるスペクトルであり、横軸が回折角度2θ[deg.]を示し、縦軸が回折X線強度(Intensity)[任意単位(arb. unit)]を示す。GIXRD法では、X線入射角を0.35deg.に固定して測定した。XRD spectra of Comparative Samples a1 to a4 are shown in FIGS. FIG. 31 shows a spectrum obtained by the θ-2θ scanning method, and the horizontal axis represents the diffraction angle 2θ [deg. ], And the vertical axis indicates the diffraction X-ray intensity (Intensity) [arbitrary unit (arb. Unit)]. FIG. 32 shows a spectrum obtained by the GIXRD method. The horizontal axis represents the diffraction angle 2θ [deg. ], And the vertical axis indicates the diffraction X-ray intensity (Intensity) [arbitrary unit (arb. Unit)]. In the GIXRD method, the X-ray incident angle is set to 0.35 deg. And fixed.

図31及び図32は、無機結晶構造データベース(ICSD)のSe(ICSD code 40018)、Ag(ICSD code 44387)、AgSe(ICSD code 15213)、Bi(ICSD code 64703)、Ti(ICSD code 41503)及びIn(ICSD code 171679)のスペクトルも示している。FIGS. 31 and 32 show Se (ICSD code 40018), Ag (ICSD code 44387), Ag 2 Se (ICSD code 15213), Bi (ICSD code 64703), and Ti (ICSD code 41503) in the inorganic crystal structure database (ICSD). ) And In (ICSD code 171679).

図31及び図32に示すように、比較試料a1で観察される微小なピークは、AgSe(ICSD code 15213)のピーク位置とほぼ一致することから、比較試料a1はAgSeを有することが分かった。Seに帰属されるピークは観察されないことから、比較試料a1のセレン層は結晶性が低いことが分かった。比較試料a1は下地層に銀を用い、セレン層を室温成膜した試料である。これに対し、前述の試料A4は下地層に銀を用い、セレン層を加熱成膜した試料である。試料A4ではSeに帰属されるピークが観察され、比較試料a1はピークが観察されなかった。したがって、下地層に銀を用い、セレン層を加熱成膜することで、セレン成膜後に結晶セレンを得られることが明らかとなった。As shown in FIGS. 31 and 32, the minute peak observed in the comparative sample a1 almost coincides with the peak position of Ag 2 Se (ICSD code 15213), so that the comparative sample a1 has Ag 2 Se. I understood. Since no peak attributed to Se was observed, it was found that the selenium layer of Comparative Sample a1 had low crystallinity. Comparative sample a1 is a sample in which silver is used for the underlayer and a selenium layer is formed at room temperature. On the other hand, the above-mentioned sample A4 is a sample in which silver is used for the base layer and a selenium layer is formed by heating. In sample A4, a peak attributed to Se was observed, and in comparative sample a1, no peak was observed. Therefore, it was clarified that crystalline selenium can be obtained after forming a selenium film by forming a selenium layer by heating using silver for the underlayer.

比較試料a2は、Seに帰属されるピークは観察されないことから、比較試料a2のセレン層は結晶性が低いことが分かった。比較試料a2は下地層にビスマスを用い、セレン層を室温成膜した試料である。これに対し、前述の試料A7は下地層にビスマスを用い、セレン層を加熱成膜した試料である。試料A7ではSeに帰属されるピークが観察され、比較試料a2はピークが観察されなかった。したがって、下地層にビスマスを用い、セレン層を加熱成膜することで、セレン成膜後に結晶セレンを得られることが明らかとなった。Since no peak attributed to Se was observed in Comparative Sample a2, it was found that the selenium layer of Comparative Sample a2 had low crystallinity. Comparative sample a2 is a sample in which bismuth is used for the underlayer and a selenium layer is formed at room temperature. On the other hand, the above-mentioned sample A7 is a sample in which bismuth is used for the base layer and a selenium layer is formed by heating. In sample A7, a peak attributed to Se was observed, and in comparative sample a2, no peak was observed. Therefore, it was clarified that crystalline selenium can be obtained after selenium deposition by forming a selenium layer by heating using bismuth for the underlayer.

比較試料a3で観察される微小なピークは、Ti(ICSD code 41503)のピーク位置とほぼ一致することから、比較試料a3はTiを有することが分かった。Seに帰属されるピークは観察されないことから、比較試料a3のセレン層は結晶性が低いことが分かった。比較試料a3は下地層にチタンを用い、セレン層を加熱成膜した試料である。したがって、下地層にチタンを用い、セレン層を加熱成膜しても、セレン成膜後に結晶セレンを得ることが難しいことが分かった。Since the minute peak observed in the comparative sample a3 almost coincides with the peak position of Ti (ICSD code 41503), it was found that the comparative sample a3 had Ti. Since no peak attributed to Se was observed, it was found that the selenium layer of Comparative Sample a3 had low crystallinity. Comparative sample a3 is a sample in which titanium is used for the base layer and a selenium layer is formed by heating. Therefore, it was found that it was difficult to obtain crystalline selenium after selenium deposition even when selenium was deposited by heating using titanium for the underlayer.

比較試料a4で観察される微小なピークは、In(ICSD code 171679)のピーク位置とほぼ一致することから、比較試料a4はInを有することが分かった。Seに帰属されるピークは観察されないことから、比較試料a4のセレン層は結晶性が低いことが分かった。比較試料a4は下地層にインジウムを用い、セレン層を加熱成膜した試料である。したがって、下地層にインジウムを用い、セレン層を加熱成膜しても、セレン成膜後に結晶セレンを得ることが難しいことが分かった。Since the minute peak observed in the comparative sample a4 almost coincides with the peak position of In (ICSD code 171679), it was found that the comparative sample a4 had In. Since no peak attributed to Se was observed, it was found that the selenium layer of Comparative Sample a4 had low crystallinity. Comparative sample a4 is a sample in which indium was used for the underlayer and a selenium layer was formed by heating. Therefore, it was found that even when indium was used for the base layer and the selenium layer was formed by heating, it was difficult to obtain crystalline selenium after the selenium film was formed.

比較試料a5乃至比較試料a9のXRDスペクトルを図33に示す。図33はθ−2θスキャン法によるスペクトルであり、横軸が回折角度2θ[deg.]を示し、縦軸が回折X線強度(Intensity)[任意単位(arb. unit)]を示す。FIG. 33 shows XRD spectra of Comparative Samples a5 to a9. FIG. 33 shows a spectrum obtained by the θ-2θ scanning method, and the horizontal axis represents the diffraction angle 2θ [deg. ], And the vertical axis indicates the diffraction X-ray intensity (Intensity) [arbitrary unit (arb. Unit)].

図33は、無機結晶構造データベース(ICSD)のSe(ICSD code 40018)、Ag(ICSD code 44387)及びAgSe(ICSD code
15213)のスペクトルも示している。
FIG. 33 shows Se (ICSD code 40018), Ag (ICSD code 44387), and Ag 2 Se (ICSD code) of the inorganic crystal structure database (ICSD).
15213) is also shown.

図33に示すように、比較試料a5乃至比較試料a8は、Seに帰属されるピークは観察されなかった。また比較試料a9はSeに帰属されるピークが観察されたが、非常に微小なピークであった。したがって、比較試料a5乃至比較試料a9のセレン層は結晶性が低いことが分かった。比較試料a5乃至比較試料a9は下地層を形成せずに、セレン層を成膜した試料である。したがって、下地層を形成することにより、結晶セレン層が得られることが分かった。As shown in FIG. 33, in Comparative Samples a5 to a8, no peak attributed to Se was observed. In Comparative Sample a9, a peak attributed to Se was observed, but was a very minute peak. Therefore, it was found that the selenium layers of Comparative Samples a5 to a9 had low crystallinity. Comparative Samples a5 to a9 are samples in which a selenium layer was formed without forming a base layer. Therefore, it was found that a crystalline selenium layer was obtained by forming the underlayer.

<SEM観察>
次に、試料A1乃至試料A10、比較試料a1乃至比較試料a9のSEM観察を行い、セレン層の膜剥がれ領域の有無を評価した。SEM観察には、日立ハイテクノロジーズ社製走査電子顕微鏡装置SU8030を用い、加速電圧は1kV、観察倍率は1万倍とした。
<SEM observation>
Next, SEM observation of Samples A1 to A10 and Comparative Samples a1 to a9 was performed to evaluate the presence or absence of a film peeling region of the selenium layer. For SEM observation, a scanning electron microscope apparatus SU8030 manufactured by Hitachi High-Technologies Corporation was used, the acceleration voltage was 1 kV, and the observation magnification was 10,000 times.

試料A1の平面のSEM像を図34(A)、試料A2の平面のSEM像を図34(B)、試料A3の平面のSEM像を図34(C)、試料A4の平面のSEM像を図34(D)、試料A5の平面のSEM像を図34(E)、試料A6の平面のSEM像を図34(F)に示す。図34(A)乃至図34(F)に示すように、下地層に銀を用いた試料A1乃至試料A6はいずれも膜剥がれ領域が観察されなかった。下地層に銀を用いることで、膜剥がれ領域が少ない結晶セレンを作製できることが分かった。FIG. 34A shows an SEM image of the plane of the sample A1, FIG. 34B shows an SEM image of the plane of the sample A2, FIG. 34C shows an SEM image of the plane of the sample A3, and FIG. FIG. 34D shows an SEM image of the plane of the sample A5 in FIG. 34E, and FIG. 34F shows an SEM image of the plane of the sample A6. As shown in FIGS. 34A to 34F, in each of Samples A1 to A6 using silver for the base layer, no film-peeled region was observed. It was found that by using silver for the underlayer, crystalline selenium having a small film peeling region can be manufactured.

試料A7の平面のSEM像を図35(A)、試料A8の平面のSEM像を図35(B)、試料A9の平面のSEM像を図35(C)、試料A10の平面のSEM像を図35(D)に示す。図35(A)に示すように、下地層にビスマスを用いた試料A7は膜剥がれ領域が観察されなかった。下地層にビスマスを用いることで、膜剥がれ領域が少ない結晶セレンを作製できることが分かった。図35(B)乃至図35(D)に示すように、下地層にITO又はITSOを用いた試料A8乃至試料A10はいずれも膜剥がれ領域が観察された。下地層にITO又はITSOを用いることで、結晶セレンを作製できるものの、膜剥がれ領域の発生を抑制しきれなかった。なお、図35(B)乃至図35(D)において、歪な形状の粒子は結晶化したセレンであると考えられる。FIG. 35A shows an SEM image of the plane of the sample A7, FIG. 35B shows an SEM image of the plane of the sample A8, FIG. 35C shows an SEM image of the plane of the sample A9, and FIG. It is shown in FIG. As shown in FIG. 35A, in Sample A7 using bismuth for the base layer, no film-peeled region was observed. It was found that by using bismuth for the underlayer, crystalline selenium with a small film peeling region can be manufactured. As shown in FIGS. 35B to 35D, in each of Samples A8 to A10 in which ITO or ITSO was used for the base layer, a film-peeled region was observed. By using ITO or ITSO for the underlayer, crystalline selenium can be produced, but it was not possible to completely suppress the occurrence of a film peeling region. Note that in FIGS. 35B to 35D, the particles having a distorted shape are considered to be crystallized selenium.

比較試料a3の平面のSEM像を図36(A)、比較試料a4の平面のSEM像を図36(B)に示す。図36(A)及び図36(B)に示すように、下地層にチタン又はインジウムを用いた比較試料a3及び比較試料a4は膜剥がれ領域が観察されなかった。なお、前述したように比較試料a3及び比較試料a4はXRDでピークが観察されず、セレン層の結晶性は低かった。FIG. 36A shows an SEM image of a plane of the comparative sample a3, and FIG. 36B shows an SEM image of a plane of the comparative sample a4. As shown in FIGS. 36A and 36B, in Comparative Sample a3 and Comparative Sample a4 using titanium or indium for the base layer, no film peeling region was observed. As described above, in Comparative Sample a3 and Comparative Sample a4, no peak was observed by XRD, and the crystallinity of the selenium layer was low.

比較試料a5の平面のSEM像を図37(A)、比較試料a6の平面のSEM像を図37(B)、比較試料a8の平面のSEM像を図37(C)、比較試料a9の平面のSEM像を図37(D)に示す。比較試料a5は膜剥がれ領域が観察されなかった。図37(B)乃至図37(D)に示すように、比較試料a6、比較試料a8及び比較試料a9は膜剥がれ領域が観察され、セレンが凝集しているのを確認できた。前述したように、比較試料a5乃至比較試料a8はXRDでピークは観察されなかった。比較試料a9はSeに帰属されるピークが観察されたものの、非常に微小なピークであった。なお、図37(D)において、歪な形状の粒子は結晶セレン、滑らかな形状の粒子は非晶質セレンであると考えられる。比較試料a5乃至比較試料a9に示すように、下地層を設けずにセレン層を加熱成膜するとセレン層の結晶性が低く、かつ膜剥がれ領域が生じやすいことが分かった。したがって、膜剥がれ領域が少ない結晶セレンを作製するには、下地層の形成が非常に有効であることが分かった。FIG. 37A shows an SEM image of the plane of the comparative sample a5, FIG. 37B shows an SEM image of the plane of the comparative sample a6, FIG. 37C shows an SEM image of the plane of the comparative sample a8, and FIG. 37D is shown in FIG. In Comparative Sample a5, no film peeling region was observed. As shown in FIGS. 37B to 37D, in Comparative Sample a6, Comparative Sample a8, and Comparative Sample a9, a film peeling region was observed, and it was confirmed that selenium was aggregated. As described above, in Comparative Samples a5 to a8, no peak was observed by XRD. In Comparative Sample a9, although a peak attributed to Se was observed, it was a very minute peak. Note that in FIG. 37D, it is considered that particles having a distorted shape are crystalline selenium and particles having a smooth shape are amorphous selenium. As shown in Comparative Samples a5 to a9, when the selenium layer was formed by heating without providing the underlayer, it was found that the selenium layer had low crystallinity and a film peeling region was easily generated. Therefore, it was found that the formation of the underlayer was very effective in producing crystalline selenium having a small film peeling region.

本実施例では、本発明の一態様に係る結晶セレンを作製し、結晶性及び膜剥がれ領域の有無を評価した。In this example, crystalline selenium according to one embodiment of the present invention was manufactured, and crystallinity and the presence or absence of a film-peeled region were evaluated.

試料は、本発明の一態様である試料A4、試料A7、試料A8、試料B1乃至試料B3と、比較である比較試料a3、比較試料a4、比較試料b1及び比較試料b2の計10試料である。試料A4、試料A7、試料A8、試料B1乃至試料B3、比較試料a3、比較試料a4、比較試料b1及び比較試料b2は、下地層の膜種、下地層とセレン層が連続成膜か、不連続成膜か等がそれぞれ異なっている。なお、試料A4、試料A7、試料A8、比較試料a3及び比較試料a4は、実施例1に記載の試料と同じである。The samples are a total of 10 samples of Sample A4, Sample A7, Sample A8, and Samples B1 to B3, which are one embodiment of the present invention, and Comparative Samples a3, a4, b1, and b2, which are comparisons. . Sample A4, sample A7, sample A8, sample B1 to sample B3, comparative sample a3, comparative sample a4, comparative sample b1 and comparative sample b2 have a film type of the underlayer, whether the underlayer and the selenium layer are continuously formed or not. They are different from each other in the continuous film formation. Sample A4, sample A7, sample A8, comparative sample a3, and comparative sample a4 are the same as the samples described in Example 1.

<試料>
[試料A4及び試料B1]
試料A4及び試料B1は、ガラス基板上に下地層として銀を蒸着法、Tsub=RTで20nm形成した。その後、セレン層を蒸着法、Tsub=90℃で200nm形成した。セレン層成膜後に熱処理は行わなかった。試料A4は、下地層とセレン層を連続成膜とした。試料B1は、下地層とセレン層を不連続成膜とした。
<Sample>
[Sample A4 and Sample B1]
Samples A4 and B1 were each formed on a glass substrate with a thickness of 20 nm as a base layer by evaporation of silver using Tsub = RT. Thereafter, a selenium layer was formed at 200 nm at Tsub = 90 ° C. by an evaporation method. No heat treatment was performed after the selenium layer was formed. In Sample A4, a base layer and a selenium layer were continuously formed. In sample B1, a base layer and a selenium layer were formed as discontinuous films.

[試料A7及び試料B2]
試料A7及び試料B2は、ガラス基板上に下地層としてビスマスを蒸着法、Tsub=RTで20nm形成した。その後、セレン層を蒸着法、Tsub=90℃で200nm形成した。セレン層成膜後に熱処理は行わなかった。試料A7は、下地層とセレン層を連続成膜とした。試料B2は、下地層とセレン層を不連続成膜とした。
[Sample A7 and Sample B2]
As a sample A7 and a sample B2, bismuth was formed as an underlayer on a glass substrate to have a thickness of 20 nm by a vapor deposition method and Tsub = RT. Thereafter, a selenium layer was formed at 200 nm at Tsub = 90 ° C. by an evaporation method. No heat treatment was performed after the selenium layer was formed. In Sample A7, an underlayer and a selenium layer were continuously formed. In Sample B2, the underlayer and the selenium layer were formed as discontinuous films.

[試料B3及び試料A8]
試料B3及び試料A8は、ガラス基板上に下地層としてITSOをスパッタリング法、Tsub=100℃で200nm形成した。その後、セレン層を蒸着法、Tsub=90℃で200nm形成した。セレン層成膜後に熱処理は行わなかった。試料B3は、下地層とセレン層を連続成膜とした。試料A8は、下地層とセレン層を不連続成膜とした。
[Sample B3 and Sample A8]
In Samples B3 and A8, ITSO was formed as a base layer over a glass substrate by sputtering with a thickness of 200 nm at Tsub = 100 ° C. Thereafter, a selenium layer was formed at 200 nm at Tsub = 90 ° C. by an evaporation method. No heat treatment was performed after the selenium layer was formed. In Sample B3, an underlayer and a selenium layer were continuously formed. In Sample A8, the base layer and the selenium layer were formed as discontinuous films.

[比較試料a3及び比較試料b1]
比較試料a3及び比較試料b1は、ガラス基板上に下地層としてチタンをスパッタリング法、Tsub=RTで20nm形成した。その後、セレン層を蒸着法、Tsub=90℃で200nm形成した。セレン層成膜後に熱処理は行わなかった。比較試料a3は、下地層とセレン層を連続成膜とした。比較試料b1は、下地層とセレン層を不連続成膜とした。
[Comparative sample a3 and comparative sample b1]
In Comparative Sample a3 and Comparative Sample b1, titanium was formed as a base layer on a glass substrate by sputtering with a thickness of 20 nm using Tsub = RT. Thereafter, a selenium layer was formed at 200 nm at Tsub = 90 ° C. by an evaporation method. No heat treatment was performed after the selenium layer was formed. In Comparative Sample a3, an underlayer and a selenium layer were continuously formed. In the comparative sample b1, the underlayer and the selenium layer were formed as discontinuous films.

[比較試料a4及び比較試料b2]
比較試料a4及び比較試料b2は、ガラス基板上に下地層としてインジウムをスパッタリング法、Tsub=RTで20nm形成した。その後、セレン層を蒸着法、Tsub=90℃で200nm形成した。セレン層成膜後に熱処理は行わなかった。比較試料a4は、下地層とセレン層を連続成膜とした。比較試料b2は、下地層とセレン層を不連続成膜とした。
[Comparative sample a4 and comparative sample b2]
Comparative sample a4 and comparative sample b2 were each formed as a base layer on a glass substrate by sputtering indium with a thickness of 20 nm by Tsub = RT. Thereafter, a selenium layer was formed at 200 nm at Tsub = 90 ° C. by an evaporation method. No heat treatment was performed after the selenium layer was formed. In Comparative Sample a4, an underlayer and a selenium layer were continuously formed. In Comparative Sample b2, the underlayer and the selenium layer were formed as discontinuous films.

各試料の条件を表3に示す。表3は各試料の、下地層の膜種、下地層の成膜方法、下地層成膜時の基板温度(Tsub)、下地層の膜厚、セレン層の成膜方法、セレン層成膜時の基板温度(Tsub)、セレン層の膜厚を示している。基板温度(Tsub)の列でRTと記しているのは、基板を加熱せず、室温(RT)で成膜したことを示している。また、下地層−セレン層間と記載している列は、下地層成膜とセレン層成膜を連続で行ったか、不連続で行ったかを示している。熱処理と記載している列は、セレン層成膜後に熱処理を行ったか否かを示している。本実施例では、いずれの試料も熱処理は行わなかった。Table 3 shows the conditions of each sample. Table 3 shows the film type of the underlayer, the method of forming the underlayer, the substrate temperature (Tsub) when forming the underlayer, the thickness of the underlayer, the method of forming the selenium layer, and the time of forming the selenium layer for each sample. 2 shows the substrate temperature (Tsub) and the thickness of the selenium layer. The description of RT in the column of the substrate temperature (Tsub) indicates that the film was formed at room temperature (RT) without heating the substrate. The column described as “underlayer-selenium interlayer” indicates whether the underlayer deposition and the selenium layer deposition were performed continuously or discontinuously. The column described as heat treatment indicates whether heat treatment was performed after the selenium layer was formed. In this example, no heat treatment was performed on any of the samples.

Figure 2018146579
Figure 2018146579

<試料の作製方法>
各試料の作製方法について、図26(A)及び図26(B)を用いて説明する。試料A4、試料A7、試料A8、比較試料a3及び比較試料a4は、実施例1の記載を参照できるため説明を省略する。
<Sample preparation method>
The method for manufacturing each sample is described with reference to FIGS. The description of the sample A4, the sample A7, the sample A8, the comparative sample a3, and the comparative sample a4 can be referred to the description of Example 1, and thus the description is omitted.

まず、基板61上に、下地層63を成膜した(図26(A)参照)。First, a base layer 63 was formed over a substrate 61 (see FIG. 26A).

基板61として、旭硝子社製ガラス基板AN100を用いた。As the substrate 61, a glass substrate AN100 manufactured by Asahi Glass Co., Ltd. was used.

試料B1は、下地層63に銀を用いた。蒸着法を用いてTsub=RTで20nm成膜した。Sample B1 used silver for the underlayer 63. A 20 nm film was formed at Tsub = RT using an evaporation method.

試料B2は、下地層63にビスマスを用いた。蒸着法を用いてTsub=RTで20nm成膜した。Sample B2 used bismuth for the underlayer 63. A 20 nm film was formed at Tsub = RT using an evaporation method.

試料B3は、下地層63にITSOを用いた。スパッタリング法を用いてTsub=100℃で200nm成膜した。Sample B3 used ITSO for the underlayer 63. A 200 nm film was formed at Tsub = 100 ° C. by using a sputtering method.

比較試料b1は、下地層63にチタンを用いた。スパッタリング法を用いてTsub=RTで20nm成膜した。In the comparative sample b1, titanium was used for the underlayer 63. A 20 nm film was formed at Tsub = RT using a sputtering method.

比較試料b2は、下地層63にインジウムを用いた。スパッタリング法を用いてTsub=RTで20nm成膜した。The comparative sample b2 used indium for the underlayer 63. A 20 nm film was formed at Tsub = RT using a sputtering method.

試料B1及び試料B2の下地層63の形成は、神港精機社製の蒸着−スパッタリング複合装置(装置型番:VD15−065)の蒸着用チャンバを用いた。抵抗加熱(Taボード)を用い、約0.20nm/sec.の蒸着レートで下地層を成膜した。蒸着中の圧力は約1.0×10−5Paであった。試料B1は、蒸着源に銀を用いた。試料B2は、蒸着源にビスマスを用いた。For the formation of the underlayer 63 of the samples B1 and B2, a deposition chamber of a combined evaporation-sputtering apparatus (apparatus model number: VD15-065) manufactured by Shinko Seiki Co., Ltd. was used. Using resistance heating (Ta board), about 0.20 nm / sec. An underlayer was formed at a deposition rate of. The pressure during the deposition was about 1.0 × 10 −5 Pa. Sample B1 used silver as an evaporation source. For sample B2, bismuth was used as an evaporation source.

試料B3、比較試料b1及び比較試料b2の下地層63の形成は、神港精機社製の蒸着−スパッタリング複合装置(装置型番:VD15−065)のスパッタリング用チャンバを用いた。試料B3はITSOターゲットを用い、成膜ガスは流量50sccmのアルゴン(Ar)ガスと流量2sccmの酸素(O)ガスを用いた。成膜時の圧力は0.4Paとなるように調整した。成膜電力は200Wとした。ITSOターゲットは、重量比でIn:SnO:SiO=85:10:5のターゲットを用いた。比較試料b1はチタンターゲットを用い、成膜ガスは流量40sccmのアルゴン(Ar)ガスを用いた。成膜時の圧力は0.4Paとなるように調整した。成膜電力は400Wとした。比較試料b2はインジウムターゲットを用い、成膜ガスは流量40sccmのアルゴン(Ar)ガスを用いた。成膜時の圧力は0.4Paとなるように調整した。成膜電力は400Wとした。The underlayer 63 of the sample B3, the comparative sample b1, and the comparative sample b2 was formed using a sputtering chamber of a combined evaporation-sputtering apparatus (device model number: VD15-065) manufactured by Shinko Seiki. For the sample B3, an ITSO target was used, and as a deposition gas, an argon (Ar) gas at a flow rate of 50 sccm and an oxygen (O 2 ) gas at a flow rate of 2 sccm were used. The pressure during film formation was adjusted to be 0.4 Pa. The deposition power was 200 W. As the ITSO target, a target having a weight ratio of In 2 O 3 : SnO 2 : SiO 2 = 85: 10: 5 was used. The comparative sample b1 used a titanium target, and the deposition gas used was an argon (Ar) gas having a flow rate of 40 sccm. The pressure during film formation was adjusted to be 0.4 Pa. The deposition power was 400 W. The comparative sample b2 used an indium target, and the deposition gas used was an argon (Ar) gas having a flow rate of 40 sccm. The pressure during film formation was adjusted to be 0.4 Pa. The deposition power was 400 W.

次に、セレン層65を成膜した(図26(B)参照)。Next, a selenium layer 65 was formed (see FIG. 26B).

試料B1、試料B2、試料B3、比較試料b1及び比較試料b2は、蒸着法を用いてTsub=90℃でセレンを200nm成膜した。For Sample B1, Sample B2, Sample B3, Comparative Sample b1, and Comparative Sample b2, selenium was formed to a thickness of 200 nm at Tsub = 90 ° C. by an evaporation method.

試料B1、試料B2、比較試料b1及び比較試料b2は、下地層63成膜後に一旦大気雰囲気に晒された後、セレン層65を成膜した。試料B3は、下地層63の成膜の後、真空中で連続してセレン層65を成膜した。The sample B1, the sample B2, the comparative sample b1, and the comparative sample b2 were once exposed to the atmosphere after forming the underlayer 63, and then the selenium layer 65 was formed. For sample B3, the selenium layer 65 was continuously formed in vacuum after the formation of the underlayer 63.

試料B1、試料B2、試料B3、比較試料b1及び比較試料b2のセレン層の成膜には、神港精機社製の蒸着−スパッタリング複合装置(装置型番:VD15−065)の蒸着用チャンバを用いた。セレンの蒸着は、抵抗加熱(Taボード)を用い、約0.20nm/sec.の蒸着レートで成膜した。蒸着中の圧力は約1.0×10−5Paであった。For the deposition of the selenium layers of the sample B1, the sample B2, the sample B3, the comparative sample b1, and the comparative sample b2, a deposition chamber of a combined evaporation-sputtering apparatus (device model number: VD15-065) manufactured by Shinko Seiki Co., Ltd. is used. Was. The deposition of selenium is performed using resistance heating (Ta board) at about 0.20 nm / sec. At a deposition rate of The pressure during the deposition was about 1.0 × 10 −5 Pa.

以上の工程により、試料B1、試料B2、試料B3、比較試料b1及び比較試料b2を作製した。Through the above steps, Sample B1, Sample B2, Sample B3, Comparative Sample b1, and Comparative Sample b2 were produced.

<XRD測定>
次に、試料B1、試料B2、試料B3、比較試料b1及び比較試料b2のXRD測定を行い、セレン層の結晶性を評価した。XRD測定にはBruker AXS社製X線回折装置D8 DISCOVER Hybridを用い、X線源として波長0.15418nmのCuKα線を用いた。
<XRD measurement>
Next, XRD measurement of Sample B1, Sample B2, Sample B3, Comparative Sample b1, and Comparative Sample b2 was performed to evaluate the crystallinity of the selenium layer. For XRD measurement, an X-ray diffractometer D8 DISCOVER Hybrid manufactured by Bruker AXS was used, and a CuKα ray having a wavelength of 0.15418 nm was used as an X-ray source.

試料B1、試料B2及び試料B3のXRDスペクトルを図38及び図39に示す。図38はθ−2θスキャン法によるスペクトルであり、横軸が回折角度2θ[deg.]を示し、縦軸が回折X線強度(Intensity)[任意単位(arb. unit)]を示す。図39はGIXRD法によるスペクトルであり、横軸が回折角度2θ[deg.]を示し、縦軸が回折X線強度(Intensity)[任意単位(arb. unit)]を示す。なお、GIXRD法では、X線入射角を0.35deg.に固定して測定した。The XRD spectra of Sample B1, Sample B2, and Sample B3 are shown in FIGS. FIG. 38 shows a spectrum obtained by the θ-2θ scanning method, and the horizontal axis represents the diffraction angle 2θ [deg. ], And the vertical axis indicates the diffraction X-ray intensity (Intensity) [arbitrary unit (arb. Unit)]. FIG. 39 shows a spectrum obtained by the GIXRD method, and the horizontal axis represents the diffraction angle 2θ [deg. ], And the vertical axis indicates the diffraction X-ray intensity (Intensity) [arbitrary unit (arb. Unit)]. In the GIXRD method, the X-ray incident angle is 0.35 deg. And fixed.

図38及び図39は、無機結晶構造データベース(ICSD)のSe(ICSD code 40018)、Ag(ICSD code 44387)及びAgSe(ICSD
code 15213)のスペクトルも示している。また、試料A4、試料A7及び試料A8のスペクトルも示している。
38 and 39 show Se (ICSD code 40018), Ag (ICSD code 44387) and Ag 2 Se (ICSD) of the inorganic crystal structure database (ICSD).
code 15213) is also shown. The spectra of Sample A4, Sample A7, and Sample A8 are also shown.

図38及び図39に示すように、下地層に銀を用いた試料A4及び試料B1で観察されるピークは、Se(ICSD code 40018)のピーク位置とほぼ一致することから、試料A4及び試料B1のセレン層は結晶セレンであることを確認できた。図38に示すように、試料B1と比較して、試料A4はXRDピークが大きく、結晶性が高くなっている。試料A4は、下地層とセレン層を連続成膜したことにより下地層表面に大気雰囲気等の不純物が付着せず、セレン層成膜時に良好な下地層、セレン層界面が形成され、セレンが結晶化しやすくなったと考えられる。下地層とセレン層は連続成膜が好ましいことが分かった。As shown in FIGS. 38 and 39, the peaks observed in Samples A4 and B1 using silver for the underlayer almost coincide with the peak positions of Se (ICSD code 40018), so that Samples A4 and B1 were obtained. Was confirmed to be crystalline selenium. As shown in FIG. 38, the sample A4 has a larger XRD peak and higher crystallinity than the sample B1. In Sample A4, since an underlayer and a selenium layer were continuously formed, impurities such as the air atmosphere did not adhere to the surface of the underlayer, and a favorable interface between the underlayer and the selenium layer was formed when the selenium layer was formed. It is thought that it became easy to change. It was found that the underlayer and the selenium layer were preferably formed continuously.

下地層にビスマスを用いた試料A7及び試料B2で観察されるピークは、Se(ICSD
code 40018)のピーク位置とほぼ一致することから、試料A7及び試料B2のセレン層は結晶セレンであることを確認できた。図38に示すように、試料B2と比較して、試料A7はXRDピークが大きく、結晶性が高くなっている。試料A7は、下地層とセレン層を連続成膜したことにより下地層表面に大気雰囲気等の不純物が付着せず、セレン層成膜時に良好な下地層、セレン層界面が形成され、セレンが結晶化しやすくなったと考えられる。下地層とセレン層は連続成膜が好ましいことが分かった。
The peaks observed in Samples A7 and B2 using bismuth for the underlayer are Se (ICSD
Since the peak position almost coincides with the peak position of Code 40018), it was confirmed that the selenium layers of Samples A7 and B2 were crystalline selenium. As shown in FIG. 38, the sample A7 has a larger XRD peak and higher crystallinity than the sample B2. In Sample A7, since the underlayer and the selenium layer were continuously formed, impurities such as the air atmosphere did not adhere to the surface of the underlayer, and a favorable interface between the underlayer and the selenium layer was formed when the selenium layer was formed. It is thought that it became easy to change. It was found that the underlayer and the selenium layer were preferably formed continuously.

下地層にITSOを用いた試料B3は、ピークが観察されなかった。同じく下地層にITSOを用いた試料A8で観察されるピークは、Se(ICSD code 40018)のピーク位置とほぼ一致することから、試料A8のセレン層は結晶セレンであることを確認できた。下地層とセレン層が連続成膜である試料B3より、不連続成膜成膜である試料A8の結晶性が高いことについて、詳細な原因は不明であるが、下地層にITSOを用いる場合は、大気雰囲気に晒されることにより下地層表面の状態が変化し、セレンが結晶化しやすくなったと推測される。In Sample B3 using ITSO for the underlayer, no peak was observed. Similarly, the peak observed in the sample A8 using ITSO for the underlayer almost coincides with the peak position of Se (ICSD code 40018), so it was confirmed that the selenium layer of the sample A8 was crystalline selenium. The cause of the higher crystallinity of sample A8, which is a discontinuous film formation, is higher than that of sample B3, which is a continuous film formation of an underlayer and a selenium layer. It is presumed that the state of the surface of the underlayer changes due to exposure to the air atmosphere, and selenium is easily crystallized.

比較試料b1及び比較試料b2のXRDスペクトルを図40及び図41に示す。図40はθ−2θスキャン法によるスペクトルであり、横軸が回折角度2θ[deg.]を示し、縦軸が回折X線強度(Intensity)[任意単位(arb. unit)]を示す。図41はGIXRD法によるスペクトルであり、横軸が回折角度2θ[deg.]を示し、縦軸が回折X線強度(Intensity)[任意単位(arb. unit)]を示す。GIXRD法では、X線入射角を0.35deg.に固定して測定した。The XRD spectra of Comparative Sample b1 and Comparative Sample b2 are shown in FIGS. FIG. 40 shows a spectrum obtained by the θ-2θ scanning method, and the horizontal axis represents the diffraction angle 2θ [deg. ], And the vertical axis indicates the diffraction X-ray intensity (Intensity) [arbitrary unit (arb. Unit)]. FIG. 41 shows a spectrum obtained by the GIXRD method, and the horizontal axis represents the diffraction angle 2θ [deg. ], And the vertical axis indicates the diffraction X-ray intensity (Intensity) [arbitrary unit (arb. Unit)]. In the GIXRD method, the X-ray incident angle is set to 0.35 deg. And fixed.

図40及び図41は、無機結晶構造データベース(ICSD)のSe(ICSD code 40018)、Ti(ICSD code 41503)及びIn(ICSD code 171679)のスペクトルも示している。また、比較試料a3及び比較試料a4のスペクトルも示している。FIGS. 40 and 41 also show the spectra of Se (ICSD code 40018), Ti (ICSD code 41503), and In (ICSD code 171679) of the Inorganic Crystal Structure Database (ICSD). In addition, the spectra of Comparative Sample a3 and Comparative Sample a4 are also shown.

図40及び図41に示すように、比較試料a3及び比較試料b1で観察される微小なピークは、Ti(ICSD code 41503)のピーク位置とほぼ一致することから、比較試料a3及び比較試料b1はTiを有することが分かった。Seに帰属されるピークは観察されないことから、比較試料a3及び比較試料b1のセレン層は結晶性が低いことが分かった。比較試料a3及び比較試料b1は下地層にチタンを用い、セレン層を加熱成膜した試料である。したがって、下地層にチタンを用い、セレン層を加熱成膜しても、セレン成膜後に結晶セレンを得ることが難しいことが分かった。As shown in FIGS. 40 and 41, the minute peaks observed in the comparative sample a3 and the comparative sample b1 almost coincide with the peak positions of Ti (ICSD code 41503). It was found to have Ti. Since no peak attributed to Se was observed, it was found that the selenium layers of Comparative Sample a3 and Comparative Sample b1 had low crystallinity. Comparative sample a3 and comparative sample b1 are samples obtained by heating and forming a selenium layer by using titanium for the base layer. Therefore, it was found that it was difficult to obtain crystalline selenium after selenium deposition even when selenium was deposited by heating using titanium for the underlayer.

比較試料a4及び比較試料b2で観察される微小なピークは、In(ICSD code
171679)のピーク位置とほぼ一致することから、比較試料a4及び比較試料b2はInを有することが分かった。Seに帰属されるピークは観察されないことから、比較試料a4及び比較試料b2のセレン層は結晶性が低いことが分かった。比較試料a4及び比較試料b2は下地層にインジウムを用い、セレン層を加熱成膜した試料である。したがって、下地層にインジウムを用い、セレン層を加熱成膜しても、セレン成膜後に結晶セレンを得ることが難しいことが分かった。
The minute peak observed in the comparative sample a4 and the comparative sample b2 is In (ICSD code
171679), which indicates that the comparative sample a4 and the comparative sample b2 have In. Since no peak attributed to Se was observed, it was found that the selenium layers of Comparative Sample a4 and Comparative Sample b2 had low crystallinity. Comparative sample a4 and comparative sample b2 are samples in which selenium layers are formed by heating using indium for the base layer. Therefore, it was found that even when indium was used for the base layer and the selenium layer was formed by heating, it was difficult to obtain crystalline selenium after the selenium film was formed.

<SEM観察>
次に、試料B1、試料B2、試料B3及び比較試料b2のSEM観察を行い、セレン層の膜剥がれ領域の有無を評価した。SEM観察には、日立ハイテクノロジーズ社製走査電子顕微鏡装置SU8030を用い、加速電圧は1kV、観察倍率は1万倍とした。
<SEM observation>
Next, SEM observation of the sample B1, the sample B2, the sample B3, and the comparative sample b2 was performed, and the presence or absence of a film peeling region of the selenium layer was evaluated. For SEM observation, a scanning electron microscope apparatus SU8030 manufactured by Hitachi High-Technologies Corporation was used, the acceleration voltage was 1 kV, and the observation magnification was 10,000 times.

試料B1の平面のSEM像を図42(A)、試料B2の平面のSEM像を図42(B)、試料B3の平面のSEM像を図42(C)、比較試料b2の平面のSEM像を図42(D)に示す。FIG. 42A shows the SEM image of the plane of the sample B1, FIG. 42B shows the SEM image of the plane of the sample B2, FIG. 42C shows the SEM image of the plane of the sample B3, and the SEM image of the plane of the comparative sample b2. Is shown in FIG.

図42(A)に示すように、下地層に銀を用いた試料B1は膜剥がれ領域が観察されなかった。下地層に銀を用いることで、膜剥がれ領域が少ない結晶セレンを作製できることが分かった。As shown in FIG. 42A, in Sample B1 in which silver was used for the base layer, no film-peeled region was observed. It was found that by using silver for the underlayer, crystalline selenium having a small film peeling region can be manufactured.

図42(B)に示すように、下地層にビスマスを用いた試料B2は膜剥がれ領域が観察された。表3に示すように、試料A7と試料B2はどちらも下地層にビスマスを用いており、異なるのは下地層とセレン層が連続成膜か不連続成膜かの点である。連続成膜である試料A7は図35(A)に示したように膜剥がれ領域は観察されなかった。一方、不連続成膜である試料B2は膜剥がれ領域が観察された。したがって、試料A7は下地層とセレン層を連続成膜したことにより下地層表面に大気雰囲気等の不純物が付着せず、セレン層成膜時に良好な下地層、セレン層界面が形成されることで、セレンが凝集しづらくなり、膜剥がれ領域の発生が抑制されたと考えられる。つまり、下地層にビスマスを用い、下地層とセレン層を連続成膜することで、膜剥がれ領域が少ない結晶セレンを作製できることが分かった。As shown in FIG. 42B, in the sample B2 using bismuth for the base layer, a film peeled region was observed. As shown in Table 3, both Sample A7 and Sample B2 used bismuth for the underlayer, and differed in that the underlayer and the selenium layer were formed continuously or discontinuously. In Sample A7 which was a continuous film formation, no film peeling region was observed as shown in FIG. On the other hand, in the sample B2 which is a discontinuous film formation, a film peeling region was observed. Therefore, in sample A7, since the underlayer and the selenium layer were continuously formed, impurities such as the air atmosphere did not adhere to the surface of the underlayer, and a favorable interface between the underlayer and the selenium layer was formed when the selenium layer was formed. It is considered that selenium became hard to aggregate, and the occurrence of a film peeling region was suppressed. That is, it was found that by using bismuth for the base layer and continuously forming the base layer and the selenium layer, crystalline selenium having a small film peeling region can be manufactured.

図42(C)に示すように、下地層にITSOを用いた試料B3は膜剥がれ領域が観察されなかった。なお、前述したように、試料B3はXRDピークが観察されず、セレン層の結晶性は低かった。As shown in FIG. 42C, in Sample B3 in which ITSO was used for the base layer, no film-peeled region was observed. As described above, in Sample B3, no XRD peak was observed, and the selenium layer had low crystallinity.

図42(D)に示すように、下地層にインジウムを用いた比較試料b2は膜剥がれ領域が観察された。なお、前述したように、比較試料b2はXRDピークが観察されず、セレン層の結晶性は低かった。As shown in FIG. 42 (D), in the comparative sample b2 using indium for the base layer, a film peeling region was observed. As described above, in Comparative Sample b2, no XRD peak was observed, and the selenium layer had low crystallinity.

本実施例では、本発明の一態様に係る結晶セレンを作製し、結晶性及び膜剥がれ領域の有無を評価した。In this example, crystalline selenium according to one embodiment of the present invention was manufactured, and crystallinity and the presence or absence of a film-peeled region were evaluated.

試料は、本発明の一態様である試料C1乃至試料C6の計6試料である。試料C1乃至試料C6は、セレン層成膜後の熱処理がそれぞれ異なっている。The samples are six samples in total, which are samples C1 to C6 according to one embodiment of the present invention. Samples C1 to C6 have different heat treatments after the selenium layer is formed.

<試料>
[試料C1乃至試料C6]
試料C1乃至試料C6は、ガラス基板上に下地層として銀を蒸着法、Tsub=RTで2nm形成した。その後、セレン層を蒸着法、Tsub=RTで200nm形成した。下地層とセレン層を連続成膜とした。セレン層成膜後に熱処理を行った。試料C1の熱処理は70℃3min.とした。試料C2は第1の熱処理として70℃3min.で処理した後に、連続して第2の熱処理として90℃10sec.で処理した。試料C3は第1の熱処理として70℃3min.で処理した後に、連続して第2の熱処理として110℃10sec.で処理した。試料C4は第1の熱処理として70℃3min.で処理した後に、連続して第2の熱処理として150℃10sec.で処理した。試料C5は第1の熱処理として70℃3min.で処理した後に、連続して第2の熱処理として200℃60sec.で処理した。試料C6の熱処理は70℃の処理を行わず、200℃60sec.の処理のみとした。
<Sample>
[Sample C1 to Sample C6]
In Samples C1 to C6, silver was formed as a base layer on a glass substrate to have a thickness of 2 nm by an evaporation method using Tsub = RT. Thereafter, a selenium layer was formed to a thickness of 200 nm by a vapor deposition method using Tsub = RT. The underlayer and the selenium layer were formed continuously. Heat treatment was performed after the selenium layer was formed. The heat treatment of the sample C1 was performed at 70 ° C. for 3 minutes. And Sample C2 was subjected to a first heat treatment at 70 ° C. for 3 minutes. , Followed by a second heat treatment at 90 ° C. for 10 sec. Processed. Sample C3 was subjected to a first heat treatment at 70 ° C. for 3 minutes. , And then continuously as a second heat treatment at 110 ° C. for 10 sec. Processed. Sample C4 was subjected to first heat treatment at 70 ° C. for 3 min. , Followed by a second heat treatment at 150 ° C. for 10 sec. Processed. Sample C5 was subjected to first heat treatment at 70 ° C. for 3 minutes. , Followed by a second heat treatment at 200 ° C. for 60 sec. Processed. The heat treatment of the sample C6 was not performed at 70 ° C., but was performed at 200 ° C. for 60 sec. Only processing.

各試料の条件を表4及び表5に示す。表4は各試料の、下地層の膜種、下地層の成膜方法、下地層成膜時の基板温度(Tsub)、下地層の膜厚、セレン層の成膜方法、セレン層成膜時の基板温度(Tsub)、セレン層の膜厚を示している。基板温度(Tsub)の列でRTと記しているのは、基板を加熱せず、室温(RT)で成膜したことを示している。また、下地層−セレン層間と記載している列は、下地層成膜とセレン層成膜を連続で行ったか、不連続で行ったかを示している。熱処理と記載している列は、セレン層成膜後に熱処理を行ったか否かを示している。表5は各試料のセレン層成膜後の熱処理の条件を示している。Tables 4 and 5 show the conditions of each sample. Table 4 shows the film type of the underlayer, the method of forming the underlayer, the substrate temperature (Tsub) at the time of forming the underlayer, the film thickness of the underlayer, the method of forming the selenium layer, and the time of forming the selenium layer of each sample. 2 shows the substrate temperature (Tsub) and the thickness of the selenium layer. The description of RT in the column of the substrate temperature (Tsub) indicates that the film was formed at room temperature (RT) without heating the substrate. The column described as “underlayer-selenium interlayer” indicates whether the underlayer deposition and the selenium layer deposition were performed continuously or discontinuously. The column described as heat treatment indicates whether heat treatment was performed after the selenium layer was formed. Table 5 shows the conditions of the heat treatment after forming the selenium layer of each sample.

Figure 2018146579
Figure 2018146579

Figure 2018146579
Figure 2018146579

<試料の作製方法>
各試料の作製方法について、図43(A)乃至図43(C)を用いて説明する。図43(A)乃至図43(C)は、試料の作製方法を示す断面図である。
<Sample preparation method>
A method for manufacturing each sample is described with reference to FIGS. FIGS. 43A to 43C are cross-sectional views illustrating a method for manufacturing a sample.

まず、基板61上に、下地層63を成膜した(図43(A)参照)。First, a base layer 63 was formed over a substrate 61 (see FIG. 43A).

基板61として、旭硝子社製ガラス基板AN100を用いた。As the substrate 61, a glass substrate AN100 manufactured by Asahi Glass Co., Ltd. was used.

試料C1乃至試料C6は、下地層63に銀を用いた。蒸着法を用いてTsub=RTで2nm成膜した。In samples C1 to C6, silver was used for the base layer 63. A 2 nm film was formed at Tsub = RT using an evaporation method.

試料C1乃至試料C6の下地層63の形成は、神港精機社製の蒸着−スパッタリング複合装置(装置型番:VD15−065)の蒸着用チャンバを用いた。抵抗加熱(Taボード)を用い、約0.20nm/sec.の蒸着レートで下地層を成膜した。蒸着中の圧力は約1.0×10−5Paであった。試料C1乃至試料C6は、蒸着源に銀を用いた。For the formation of the underlayer 63 of the samples C1 to C6, a deposition chamber of a combined evaporation-sputtering apparatus (device model number: VD15-065) manufactured by Shinko Seiki Co., Ltd. was used. Using resistance heating (Ta board), about 0.20 nm / sec. An underlayer was formed at a deposition rate of. The pressure during the deposition was about 1.0 × 10 −5 Pa. Samples C1 to C6 used silver as an evaporation source.

次に、セレン層67を成膜した(図43(B)参照)。Next, a selenium layer 67 was formed (see FIG. 43B).

試料C1乃至試料C6は、蒸着法を用いてTsub=RTでセレン層67を200nm成膜した。In Samples C1 to C6, a 200-nm-thick selenium layer 67 was formed at Tsub = RT by an evaporation method.

次に、熱処理を行い、セレン層65を得た(図43(C)参照)。熱処理にはアズワン社製ホットプレート(装置型番:EC−1200N)を用いた。熱処理は大気雰囲気で行った。試料C1は70℃3min.で処理した。試料C2は第1の熱処理として70℃3min.で処理した後に、連続して第2の熱処理として90℃10sec.で処理した。試料C3は第1の熱処理として70℃3min.で処理した後に、連続して第2の熱処理として110℃10sec.で処理した。試料C4は第1の熱処理として70℃3min.で処理した後に、連続して第2の熱処理として150℃10sec.で処理した。試料C5は第1の熱処理として70℃3min.で処理した後に、連続して第2の熱処理として200℃60sec.で処理した。試料C6は200℃60sec.で処理した。なお、本実施例では、ドラフトチャンバ内で熱処理を行った。Next, heat treatment was performed to obtain a selenium layer 65 (see FIG. 43C). A hot plate (apparatus model number: EC-1200N) manufactured by As One Corporation was used for the heat treatment. The heat treatment was performed in an air atmosphere. Sample C1 was 70 ° C. for 3 min. Processed. Sample C2 was subjected to a first heat treatment at 70 ° C. for 3 minutes. , Followed by a second heat treatment at 90 ° C. for 10 sec. Processed. Sample C3 was subjected to a first heat treatment at 70 ° C. for 3 minutes. , And then continuously as a second heat treatment at 110 ° C. for 10 sec. Processed. Sample C4 was subjected to first heat treatment at 70 ° C. for 3 min. , Followed by a second heat treatment at 150 ° C. for 10 sec. Processed. Sample C5 was subjected to first heat treatment at 70 ° C. for 3 minutes. , Followed by a second heat treatment at 200 ° C. for 60 sec. Processed. Sample C6 was 200 ° C. for 60 sec. Processed. In this example, the heat treatment was performed in the draft chamber.

以上の工程により、試料C1乃至試料C6を作製した。Through the above steps, Samples C1 to C6 were manufactured.

<XRD測定>
次に、試料C1乃至試料C5のXRD測定を行い、セレン層の結晶性を評価した。XRD測定にはBruker AXS社製X線回折装置D8 DISCOVER Hybridを用い、X線源として波長0.15418nmのCuKα線を用いた。
<XRD measurement>
Next, XRD measurement of Samples C1 to C5 was performed to evaluate the crystallinity of the selenium layer. For XRD measurement, an X-ray diffractometer D8 DISCOVER Hybrid manufactured by Bruker AXS was used, and a CuKα ray having a wavelength of 0.15418 nm was used as an X-ray source.

試料C1乃至試料C5のXRDスペクトルを図44及び図45に示す。図44はθ−2θスキャン法によるスペクトルであり、横軸が回折角度2θ[deg.]を示し、縦軸が回折X線強度(Intensity)[任意単位(arb. unit)]を示す。図45はGIXRD法によるスペクトルであり、横軸が回折角度2θ[deg.]を示し、縦軸が回折X線強度(Intensity)[任意単位(arb. unit)]を示す。なお、GIXRD法では、X線入射角を0.35deg.に固定して測定した。The XRD spectra of Samples C1 to C5 are shown in FIGS. FIG. 44 shows a spectrum obtained by the θ-2θ scanning method, and the horizontal axis represents the diffraction angle 2θ [deg. ], And the vertical axis indicates the diffraction X-ray intensity (Intensity) [arbitrary unit (arb. Unit)]. FIG. 45 shows a spectrum obtained by the GIXRD method. The horizontal axis represents the diffraction angle 2θ [deg. ], And the vertical axis indicates the diffraction X-ray intensity (Intensity) [arbitrary unit (arb. Unit)]. In the GIXRD method, the X-ray incident angle is 0.35 deg. And fixed.

図44及び図45は、無機結晶構造データベース(ICSD)のSe(ICSD code 40018)、Ag(ICSD code 44387)及びAgSe(ICSD
code 15213)のスペクトルも示している。
44 and 45 show Se (ICSD code 40018), Ag (ICSD code 44387) and Ag 2 Se (ICSD) of the inorganic crystal structure database (ICSD).
code 15213) is also shown.

図44及び図45に示すように、試料C3乃至試料C5で観察されるピークは、Se(ICSD code 40018)のピーク位置とほぼ一致することから、試料C3乃至試料C5のセレン層は結晶セレンであることを確認できた。また、図44において、試料C3、試料C4、試料C5の順で、ピークの高さが高く、ピークの幅は小さくなっていることが分かった。つまり、熱処理の温度が高いほど、セレン層の結晶性が高くなることが分かった。As shown in FIGS. 44 and 45, the peaks observed in Samples C3 to C5 almost coincide with the peak positions of Se (ICSD code 40018), so that the selenium layers of Samples C3 to C5 are made of crystalline selenium. I was able to confirm that there was. In FIG. 44, it was found that the peak height was higher and the peak width was smaller in the order of Sample C3, Sample C4, and Sample C5. That is, it was found that the higher the temperature of the heat treatment, the higher the crystallinity of the selenium layer.

<SEM観察>
次に、試料C1乃至試料C5のSEM観察を行い、セレン層の膜剥がれ領域の有無を評価した。SEM観察には、日立ハイテクノロジーズ社製走査電子顕微鏡装置SU8030を用い、加速電圧は1kV、観察倍率は1万倍とした。
<SEM observation>
Next, SEM observation of Samples C1 to C5 was performed to evaluate the presence or absence of a film peeling region of the selenium layer. For SEM observation, a scanning electron microscope apparatus SU8030 manufactured by Hitachi High-Technologies Corporation was used, the acceleration voltage was 1 kV, and the observation magnification was 10,000 times.

試料C1の平面のSEM像を図46(A)、試料C2の平面のSEM像を図46(B)、試料C3の平面のSEM像を図46(C)、試料C4の平面のSEM像を図46(D)、試料C5の平面のSEM像を図46(E)に示す。図46(A)乃至図46(E)に示すように、下地層に銀を用いた試料C1乃至試料C5はいずれも膜剥がれ領域が観察されなかった。前述したように試料C3乃至試料C5はXRDでピークが観察され、セレン層の結晶性が高かった。したがって、膜剥がれ領域が少ない結晶セレンを作製するには、下地層の形成が非常に有効であることが分かった。FIG. 46A shows an SEM image of the plane of the sample C1, FIG. 46B shows an SEM image of the plane of the sample C2, FIG. 46C shows an SEM image of the plane of the sample C3, and FIG. FIG. 46D shows an SEM image of a plane of the sample C5 shown in FIG. As shown in FIGS. 46A to 46E, in any of Samples C1 to C5 in which silver was used for the base layer, no film-peeled region was observed. As described above, in Samples C3 to C5, a peak was observed by XRD, and the selenium layer had high crystallinity. Therefore, it was found that the formation of the underlayer was very effective in producing crystalline selenium having a small film peeling region.

<TEM観察、EDX測定>
次に、試料C3乃至試料C5を集束イオンビーム(FIB:Focused Ion Beam)により薄片化し、試料C3乃至試料C5の断面をSTEMで観察した。また、試料C3乃至試料C5の断面を、EDX測定で組成分析を行った。FIB加工には、SIIナノテクノロジー社製FIB−SEMダブルビーム装置XVision210DBを用い、加速電圧は30kV、照射イオンとしてガリウム(Ga)を用いた。STEM観察及びEDX測定には、日立ハイテクノロジーズ社製走査透過電子顕微鏡HD−2700を用い、加速電圧は200kV、ビーム径は約0.4nmφとした。
<TEM observation, EDX measurement>
Next, the samples C3 to C5 were sliced with a focused ion beam (FIB), and the cross sections of the samples C3 to C5 were observed with a STEM. In addition, the cross section of each of Samples C3 to C5 was subjected to composition analysis by EDX measurement. For FIB processing, a FIB-SEM double beam apparatus XVision 210DB manufactured by SII Nanotechnology was used, the acceleration voltage was 30 kV, and gallium (Ga) was used as irradiation ions. For STEM observation and EDX measurement, a scanning transmission electron microscope HD-2700 manufactured by Hitachi High-Technologies Corporation was used, the acceleration voltage was 200 kV, and the beam diameter was about 0.4 nmφ.

EDX測定において、検出器はEDAX社製シリコンドリフト検出器Octane T Ultraを用いた。EDX測定において、検出下限は約1atomic%であった。なお、EDX測定は原子番号5のホウ素(B)から原子番号92のウラン(U)までの元素の検出が可能である。In the EDX measurement, a silicon drift detector Octane T Ultra manufactured by EDAX was used as a detector. In the EDX measurement, the lower limit of detection was about 1 atomic%. The EDX measurement can detect elements from boron (B) having an atomic number of 5 to uranium (U) having an atomic number of 92.

試料C3の断面のSTEM像を図47、図48(A)、図48(B)、図49(A)、図49(B)、図50(A)及び図50(B)に示す。STEM images of the cross section of the sample C3 are shown in FIGS. 47, 48A, 48B, 49A, 49B, 50A, and 50B.

図47は倍率5万倍の透過電子像(TE像:Transmission Electron Image)である。図47に示すように、試料C3のセレン層の表面が略平坦であることを確認できた。なお、FIB加工時の試料保護膜として、セレン層上にカーボン膜を設けた。さらに、STEM観察時の帯電防止として、プラチナ膜を設けた。FIG. 47 is a transmission electron image (TE image: Transmission Electron Image) at a magnification of 50,000 times. As shown in FIG. 47, it was confirmed that the surface of the selenium layer of Sample C3 was substantially flat. Note that a carbon film was provided on the selenium layer as a sample protection film during FIB processing. Further, a platinum film was provided to prevent electrification during STEM observation.

図48(A)は倍率20万倍の透過電子像(TE像)である。図48(B)は図48(A)と同じ箇所の倍率20万倍のZコントラスト像(ZC像:Z Contrast Image)である。Zコントラスト像では、原子番号が大きい物質ほど明るく見える。図48(A)及び図48(B)に示すように、セレン層内のSTEM像の濃度(輝度)が略均一となっており、試料C3のセレン層内の膜質が略均一であることを確認できた。FIG. 48A is a transmission electron image (TE image) at a magnification of 200,000. FIG. 48B is a Z contrast image (ZC image) at a magnification of 200,000 times at the same place as in FIG. 48A. In the Z contrast image, a substance having a larger atomic number looks brighter. As shown in FIGS. 48A and 48B, it is confirmed that the density (luminance) of the STEM image in the selenium layer is substantially uniform, and that the film quality in the selenium layer of sample C3 is substantially uniform. It could be confirmed.

図49(A)、図49(B)及び図50(A)は倍率300万倍の透過電子像(TE像)である。図49(A)はセレン層の表面付近のSTEM像である。観察箇所は図50(B)に示すpoint1−1である。図49(B)はセレン層の厚さ方向の中央付近のSTEM像である。観察箇所は図50(B)に示すpoint1−2である。図50(A)はセレン層のガラス基板付近のSTEM像である。観察箇所は図50(B)に示すpoint1−3である。図49(B)及び図50(A)において、結晶格子像を確認できた。試料C3が前述のXRD測定で結晶を示すピークが観察されることと対応する。FIGS. 49A, 49B, and 50A are transmission electron images (TE images) at a magnification of 3,000,000 times. FIG. 49A is a STEM image near the surface of the selenium layer. The observation point is point1-1 shown in FIG. 50 (B). FIG. 49B is a STEM image near the center in the thickness direction of the selenium layer. The observation location is point1-2 shown in FIG. FIG. 50A is a STEM image of the selenium layer near the glass substrate. The observation point is point 1-3 shown in FIG. 50 (B). In FIG. 49B and FIG. 50A, a crystal lattice image could be confirmed. This corresponds to the fact that a peak indicating a crystal of sample C3 is observed in the XRD measurement described above.

試料C4の断面のSTEM像を図51、図52(A)、図52(B)、図53(A)、図53(B)、図54(A)及び図54(B)に示す。STEM images of a cross section of the sample C4 are shown in FIGS. 51, 52A, 52B, 53A, 53B, 54A, and 54B.

図51は倍率5万倍の透過電子像(TE像)である。図51に示すように、試料C4のセレン層の表面が略平坦であることを確認できた。FIG. 51 is a transmission electron image (TE image) at a magnification of 50,000 times. As shown in FIG. 51, it was confirmed that the surface of the selenium layer of Sample C4 was substantially flat.

図52(A)は倍率20万倍の透過電子像(TE像)である。図52(B)は図52(A)と同じ箇所の倍率20万倍のZコントラスト像(ZC像)である。図52(A)及び図52(B)に示すように、セレン層内のSTEM像の濃度(輝度)が略均一となっており、試料C4のセレン層内の膜質が略均一であることを確認できた。FIG. 52A is a transmission electron image (TE image) at a magnification of 200,000. FIG. 52B is a Z contrast image (ZC image) at the same magnification as in FIG. As shown in FIGS. 52 (A) and 52 (B), the density (luminance) of the STEM image in the selenium layer is substantially uniform, and the film quality in the selenium layer of sample C4 is substantially uniform. It could be confirmed.

図53(A)、図53(B)及び図54(A)は倍率300万倍の透過電子像(TE像)である。図53(A)はセレン層の表面付近のSTEM像である。観察箇所は図54(B)に示すpoint2−1である。図53(B)はセレン層の厚さ方向の中央付近のSTEM像である。観察箇所は図54(B)に示すpoint2−2である。図54(A)はセレン層のガラス基板付近のSTEM像である。観察箇所は図54(B)に示すpoint2−3である。図53(A)、図53(B)及び図54(A)において、結晶格子像を確認できた。試料C4が前述のXRD測定で結晶を示すピークが観察されることと対応する。また、試料C3と比較して、試料C4は結晶格子像を明確に確認できることから、結晶性が高いことを確認できた。FIGS. 53A, 53B, and 54A are transmission electron images (TE images) at a magnification of 3,000,000 times. FIG. 53A is a STEM image near the surface of the selenium layer. The observation point is point 2-1 shown in FIG. FIG. 53B is a STEM image near the center of the selenium layer in the thickness direction. The observation point is point 2-2 shown in FIG. FIG. 54A is a STEM image of the selenium layer near the glass substrate. The observation point is point 2-3 shown in FIG. 54 (B). In FIGS. 53A, 53B, and 54A, a crystal lattice image could be confirmed. This corresponds to the fact that a peak indicating a crystal of sample C4 is observed in the XRD measurement described above. In addition, since the crystal lattice image of Sample C4 can be clearly confirmed as compared with Sample C3, it was confirmed that the crystallinity was high.

試料C5の断面のSTEM像を図55、図56(A)、図56(B)、図57(A)、図57(B)、図58(A)及び図58(B)に示す。STEM images of the cross section of Sample C5 are shown in FIGS. 55, 56 (A), 56 (B), 57 (A), 57 (B), 58 (A) and 58 (B).

図55は倍率5万倍の透過電子像(TE像)である。図55に示すように、試料C5のセレン層の表面が略平坦であることを確認できた。FIG. 55 is a transmission electron image (TE image) at a magnification of 50,000 times. As shown in FIG. 55, it was confirmed that the surface of the selenium layer of Sample C5 was substantially flat.

図56(A)は倍率20万倍の透過電子像(TE像)である。図56(B)は図56(A)と同じ箇所の倍率20万倍のZコントラスト像(ZC像)である。図56(A)及び図56(B)に示すように、セレン層内のSTEM像の濃度(輝度)が略均一となっており、試料C5のセレン層内の膜質が略均一であることを確認できた。第2の熱処理が110℃の試料C3及び150℃の試料C4と比較して、200℃の試料C5はセレン層内のSTEM像の濃度(輝度)がより均一となっている。つまり、セレン層内の膜質がより均一であることが分かった。FIG. 56A is a transmission electron image (TE image) at a magnification of 200,000. FIG. 56B is a Z-contrast image (ZC image) at the same magnification as in FIG. 56A at a magnification of 200,000. As shown in FIG. 56 (A) and FIG. 56 (B), the density (luminance) of the STEM image in the selenium layer is substantially uniform, and the film quality in the selenium layer of sample C5 is substantially uniform. It could be confirmed. Compared with the sample C3 at 110 ° C. and the sample C4 at 150 ° C. in the second heat treatment, the sample C5 at 200 ° C. has a more uniform density (luminance) of the STEM image in the selenium layer. That is, it was found that the film quality in the selenium layer was more uniform.

なお、試料C6は、熱処理後に目視で確認できる膜剥がれ領域が発生した。試料C6は70℃の熱処理を行わず、200℃60sec.の熱処理のみとした試料である。70℃の熱処理でセレン層中に銀が拡散し、セレン及び銀を有する化合物が形成されると推測される。試料C6は、セレン及び銀を有する化合物が十分に形成される前に、200℃の熱処理によりセレン層の結晶化が進んだため、膜剥がれ領域が発生したと考えられる。したがって、第1の熱処理としてセレン及び元素Xを有する化合物を形成する温度(例えば70℃)で処理した後に、第1の熱処理より高い温度で第2の熱処理を行い、第2の熱処理をセレン層が結晶化する温度(例えば200℃)とすることが好ましいことが分かった。In addition, in the sample C6, a film peeling region that can be visually confirmed after the heat treatment was generated. Sample C6 was not subjected to a heat treatment at 70 ° C., and was heated at 200 ° C. for 60 sec. This is a sample in which only heat treatment was performed. It is presumed that silver diffuses into the selenium layer by the heat treatment at 70 ° C. to form a compound having selenium and silver. It is considered that in Sample C6, before the compound containing selenium and silver was sufficiently formed, the selenium layer was crystallized by the heat treatment at 200 ° C., and thus a film peeling region was generated. Therefore, after the first heat treatment is performed at a temperature (for example, 70 ° C.) at which a compound having selenium and an element X is formed, a second heat treatment is performed at a higher temperature than the first heat treatment, and the second heat treatment is performed. It was found that it was preferable to set the temperature to crystallize (for example, 200 ° C.).

図57(A)、図57(B)及び図58(A)は倍率300万倍の透過電子像(TE像)である。図57(A)はセレン層の表面付近のSTEM像である。観察箇所は図58(B)に示すpoint3−1である。図57(B)はセレン層の厚さ方向の中央付近のSTEM像である。観察箇所は図58(B)に示すpoint3−2である。図58(A)はセレン層のガラス基板付近のSTEM像である。観察箇所は図58(B)に示すpoint3−3である。図57(A)、図57(B)及び図58(A)において、結晶格子像を確認できた。試料C5が前述のXRD測定で結晶を示すピークが観察されることと対応する。また、試料C3及び試料C4と比較して、試料C5は結晶格子像を明確に確認できることから、結晶性が高いことを確認できた。FIGS. 57 (A), 57 (B) and 58 (A) are transmission electron images (TE images) at a magnification of 3,000,000. FIG. 57A is a STEM image near the surface of the selenium layer. The observation point is point 3-1 shown in FIG. FIG. 57B is a STEM image near the center of the selenium layer in the thickness direction. The observation point is point 3-2 shown in FIG. FIG. 58A is a STEM image of the selenium layer near the glass substrate. The observation point is point 3-3 shown in FIG. 57A, 57B and 58A, a crystal lattice image could be confirmed. This corresponds to the fact that a peak indicating a crystal of sample C5 is observed in the XRD measurement described above. Further, as compared with Sample C3 and Sample C4, Sample C5 was able to clearly confirm the crystal lattice image, and thus was confirmed to have high crystallinity.

次に、EDXスペクトルについて説明する。EDX測定では測定点に電子線照射を行い、これにより発生する特性X線のエネルギーと発生回数を測定し、EDXスペクトルを得た。得られたスペクトルについてピーク分離を行い、元素を同定した。EDX測定箇所は、試料C3乃至試料C5のそれぞれセレン層の表面付近、厚さ方向の中央付近、ガラス基板付近の3か所とした。Next, the EDX spectrum will be described. In the EDX measurement, the measurement point was irradiated with an electron beam, and the energy of the characteristic X-rays generated thereby and the number of times of generation were measured to obtain an EDX spectrum. The obtained spectrum was subjected to peak separation to identify elements. The EDX measurement points were three places near the surface of the selenium layer, near the center in the thickness direction, and near the glass substrate of Samples C3 to C5, respectively.

試料C3の断面のSTEM像及びEDX測定箇所を図59に示す。EDXスペクトルを図60(A)乃至図60(C)に示す。図60(A)はセレン層の表面付近のEDXスペクトルである。観察箇所は図59に示すpoint1−4である。図60(B)はセレン層の厚さ方向の中央付近のEDXスペクトルである。観察箇所は図59に示すpoint1−5である。図60(C)はセレン層のガラス基板付近のEDXスペクトルである。観察箇所は図59に示すpoint1−6である。FIG. 59 shows a STEM image of a cross section of the sample C3 and EDX measurement points. EDX spectra are shown in FIGS. 60 (A) to 60 (C). FIG. 60A is an EDX spectrum near the surface of the selenium layer. The observation points are points 1-4 shown in FIG. FIG. 60B is an EDX spectrum near the center in the thickness direction of the selenium layer. The observation point is point 1-5 shown in FIG. FIG. 60C is an EDX spectrum of the selenium layer near the glass substrate. The observation point is point 1-6 shown in FIG.

試料C4の断面のSTEM像及びEDX測定箇所を図61に示す。EDXスペクトルを図62(A)乃至図62(C)に示す。図62(A)はセレン層の表面付近のEDXスペクトルである。観察箇所は図61に示すpoint2−4である。図62(B)はセレン層の厚さ方向の中央付近のEDXスペクトルである。観察箇所は図61に示すpoint2−5である。図62(C)はセレン層のガラス基板付近のEDXスペクトルである。観察箇所は図61に示すpoint2−6である。FIG. 61 shows a STEM image of the cross section of Sample C4 and EDX measurement points. EDX spectra are shown in FIGS. 62 (A) to 62 (C). FIG. 62A is an EDX spectrum near the surface of the selenium layer. The observation point is point 2-4 shown in FIG. FIG. 62B is an EDX spectrum near the center in the thickness direction of the selenium layer. The observation point is point 2-5 shown in FIG. FIG. 62C is an EDX spectrum of the selenium layer near the glass substrate. The observation point is point 2-6 shown in FIG.

試料C5の断面のSTEM像及びEDX測定箇所を図63に示す。EDXスペクトルを図64(A)乃至図64(C)に示す。図64(A)はセレン層の表面付近のEDXスペクトルである。観察箇所は図63に示すpoint3−4である。図64(B)はセレン層の厚さ方向の中央付近のEDXスペクトルである。観察箇所は図63に示すpoint3−5である。図64(C)はセレン層のガラス基板付近のEDXスペクトルである。観察箇所は図63に示すpoint3−6である。FIG. 63 shows a STEM image of the cross section of Sample C5 and EDX measurement points. EDX spectra are shown in FIGS. 64 (A) to 64 (C). FIG. 64A is an EDX spectrum near the surface of the selenium layer. The observation point is point 3-4 shown in FIG. FIG. 64B is an EDX spectrum near the center in the thickness direction of the selenium layer. The observation point is point 3-5 shown in FIG. FIG. 64C is an EDX spectrum of the selenium layer near the glass substrate. The observation point is point 3-6 shown in FIG.

図60(A)乃至図60(C)、図62(A)乃至図62(C)、図64(A)乃至図64(C)において、横軸は特性X線エネルギー(Energy)[keV]を示し、縦軸は特性X線強度(Intensity)[counts]を示す。In FIGS. 60 (A) to 60 (C), FIGS. 62 (A) to 62 (C), and FIGS. 64 (A) to 64 (C), the horizontal axis represents characteristic X-ray energy (Energy) [keV]. And the vertical axis indicates the characteristic X-ray intensity (Intensity) [counts].

試料C3乃至試料C5のいずれのEDX測定箇所も、炭素(C)、酸素(O)、シリコン(Si)、銀(Ag)、銅(Cu)、ガリウム(Ga)、セレン(Se)に由来するピークが観察された。炭素(C)、酸素(O)、シリコン(Si)、銀(Ag)、銅(Cu)、ガリウム(Ga)、セレン(Se)の原子濃度[atomic%]を表6に示す。表6に示す原子濃度[atomic%]は、炭素(C)、酸素(O)、シリコン(Si)、銀(Ag)、銅(Cu)、ガリウム(Ga)、セレン(Se)の原子数の総和を100.0atomic%とした場合の、それぞれの元素の原子数の比率を示している。炭素(C)、酸素(O)、シリコン(Si)、銅(Cu)、ガリウム(Ga)及びセレン(Se)は、それぞれ原子のK殻への電子遷移に由来するピークを用いて定量した。銀(Ag)は、原子のL殻への電子遷移に由来するピークを用いて定量した。なお、炭素(C)、酸素(O)及びシリコン(Si)は、分析に用いたコロジオン膜に由来すると考えられる。銅(Cu)はコロジオン膜に用いているメッシュからの散乱によるものと考えられる。ガリウム(Ga)はFIB加工に由来すると考えられる。All EDX measurement points of Samples C3 to C5 are derived from carbon (C), oxygen (O), silicon (Si), silver (Ag), copper (Cu), gallium (Ga), and selenium (Se). A peak was observed. Table 6 shows the atomic concentrations [atomic%] of carbon (C), oxygen (O), silicon (Si), silver (Ag), copper (Cu), gallium (Ga), and selenium (Se). The atomic concentration [atomic%] shown in Table 6 indicates the number of atoms of carbon (C), oxygen (O), silicon (Si), silver (Ag), copper (Cu), gallium (Ga), and selenium (Se). When the total is 100.0 atomic%, the ratio of the number of atoms of each element is shown. Carbon (C), oxygen (O), silicon (Si), copper (Cu), gallium (Ga), and selenium (Se) were each quantified using peaks derived from the electronic transition of atoms to the K shell. Silver (Ag) was quantified using a peak derived from the electronic transition of the atom to the L shell. Note that carbon (C), oxygen (O), and silicon (Si) are considered to be derived from the collodion film used for the analysis. Copper (Cu) is considered to be due to scattering from the mesh used for the collodion film. Gallium (Ga) is considered to be derived from FIB processing.

Figure 2018146579
Figure 2018146579

セレンに対する銀の原子濃度の比(Ag/Se)を、表7及び図65に示す。Ag/Seは、セレンに対する銀の原子数の比とも言える。The ratio of the atomic concentration of silver to selenium (Ag / Se) is shown in Table 7 and FIG. Ag / Se can also be said to be the ratio of the number of silver atoms to selenium.

Figure 2018146579
Figure 2018146579

表7において、「Ag/Se」と記載している列は、EDX測定箇所毎のAg/Seを示している。「average1」と記載している列は、試料毎のAg/Seの平均値を示している。「average2」と記載している列は、試料C3乃至試料C5全てのEDX測定箇所のAg/Seの平均値を示している。In Table 7, the column described as “Ag / Se” indicates Ag / Se for each EDX measurement point. The column described as “average 1” indicates the average value of Ag / Se for each sample. The column described as “average2” indicates the average value of Ag / Se at the EDX measurement points of all the samples C3 to C5.

試料C3において、Ag/Seの最小値は0.119、最大値は0.172、平均値は0.141であった。試料C4において、Ag/Seの最小値は0.065、最大値は0.255、平均値は0.140であった。試料C5において、Ag/Seの最小値は0.086、最大値は0.144、平均値は0.112であった。試料C3乃至試料C5全ての測定箇所の平均値は0.131であった。In sample C3, the minimum value of Ag / Se was 0.119, the maximum value was 0.172, and the average value was 0.141. In sample C4, the minimum value of Ag / Se was 0.065, the maximum value was 0.255, and the average value was 0.140. In sample C5, the minimum value of Ag / Se was 0.086, the maximum value was 0.144, and the average value was 0.112. The average value of the measurement points of all the samples C3 to C5 was 0.131.

図65において、横軸は試料名を示し、縦軸はAg/Se[任意単位(arb. unit)]を示す。白抜き丸印はEDX測定箇所毎のAg/Seの値を示している。黒塗り四角印の折れ線は試料毎のAg/Seの平均値(average1)を示している。また、一点鎖線は試料C3乃至試料C5全てのEDX測定箇所のAg/Seの平均値(average2)を示している。なお、FIB加工や、EDX測定における電子線照射で発生する熱などの影響により、銀の濃度分布が局所的に変化する場合がある。したがって、実際のAg/Seは、表7及び図65に示した値より低い場合がある。In FIG. 65, the horizontal axis indicates the sample name, and the vertical axis indicates Ag / Se [arbitrary unit (arb. Unit)]. Open circles indicate the values of Ag / Se for each EDX measurement point. The broken line of the black square indicates the average value (average 1) of Ag / Se for each sample. The alternate long and short dash line indicates the average value (average 2) of Ag / Se of the EDX measurement points of all the samples C3 to C5. Note that the silver concentration distribution may locally change due to the effect of heat generated by FIB processing or electron beam irradiation in EDX measurement. Therefore, the actual Ag / Se may be lower than the values shown in Table 7 and FIG.

表7及び図65に示すように、試料C3乃至試料C5のいずれも、測定箇所でAg/Seに大きな差は見られなかったことから、セレン層中でAgは一様に分布していることが分かった。また、試料C3乃至試料C5の試料間で、Ag/Seに大きな差は見られなかったことから、これらの熱処理温度の範囲においては、セレン層中でAgは一様に分布していることが分かった。試料C3乃至試料C5のセレン層は、Ag/Seが0.050以上0.30以下の領域を有していることが分かった。前述のAg/Seの範囲とすることで、膜剥がれ領域が少ない、均一な結晶セレンを作製できることが分かった。As shown in Table 7 and FIG. 65, in each of Samples C3 to C5, there was no significant difference in Ag / Se at the measurement points, so that Ag was uniformly distributed in the selenium layer. I understood. In addition, since there was no significant difference in Ag / Se between the samples C3 to C5, it was found that Ag was uniformly distributed in the selenium layer in these heat treatment temperature ranges. Do you get it. It was found that the selenium layers of Samples C3 to C5 had a region where Ag / Se was 0.050 or more and 0.30 or less. It was found that by setting the above-mentioned range of Ag / Se, uniform crystalline selenium having a small film peeling area can be produced.

10 光電変換素子
11 光電変換層
11a 結晶セレン層
11b 非晶質セレン層
11c 結晶セレン層
12 正孔注入阻止層
13 バッファ層
14 電極
15 電極
16 セレン層
20 画素
21 画素アレイ
22 回路
23 回路
24 回路
25 回路
31 層
32 層
33 層
35 画素電極
36 光電変換層
37 共通電極
51 トランジスタ
52 トランジスタ
53 トランジスタ
54 トランジスタ
56 高電圧電源
61 基板
63 下地層
65 セレン層
67 セレン層
71 配線
72 配線
73 配線
75 配線
76 配線
77 配線
78 配線
79 配線
80 絶縁層
81 バックゲート
82 隔壁
100 絶縁層
110 遮光層
120 有機樹脂層
130 カラーフィルタ
130a カラーフィルタ
130b カラーフィルタ
130c カラーフィルタ
140 マイクロレンズアレイ
150 光学変換層
160 絶縁層
210 パッケージ基板
211 パッケージ基板
220 カバーガラス
221 レンズカバー
230 接着剤
235 レンズ
240 バンプ
241 ランド
250 イメージセンサチップ
251 イメージセンサチップ
260 電極パッド
261 電極パッド
270 ワイヤ
271 ワイヤ
280 スルーホール
285 ランド
290 ICチップ
300 シリコン基板
310 半導体層
411 電極
413 光電変換層
415 電極
417 正孔注入阻止層
419 電子注入阻止層
441 層
443 下地層
443a 下地層
443b 下地層
445 セレン層
911 筐体
912 表示部
919 カメラ
931 筐体
932 表示部
933 リストバンド
935 ボタン
936 竜頭
939 カメラ
951 筐体
952 レンズ
953 支持部
961 筐体
962 シャッターボタン
963 マイク
965 レンズ
967 発光部
971 筐体
972 筐体
973 表示部
974 操作キー
975 レンズ
976 接続部
981 筐体
982 表示部
983 操作ボタン
984 外部接続ポート
985 スピーカ
986 マイク
987 カメラ
Reference Signs List 10 photoelectric conversion element 11 photoelectric conversion layer 11a crystalline selenium layer 11b amorphous selenium layer 11c crystalline selenium layer 12 hole injection blocking layer 13 buffer layer 14 electrode 15 electrode 16 selenium layer 20 pixel 21 pixel array 22 circuit 23 circuit 24 circuit 25 Circuit 31 Layer 32 Layer 33 Layer 35 Pixel electrode 36 Photoelectric conversion layer 37 Common electrode 51 Transistor 52 Transistor 53 Transistor 54 Transistor 56 High voltage power supply 61 Substrate 63 Underlayer 65 Selenium layer 67 Selenium layer 71 Wiring 72 Wiring 73 Wiring 75 Wiring 76 Wiring 77 wiring 78 wiring 79 wiring 80 insulating layer 81 back gate 82 partition wall 100 insulating layer 110 light shielding layer 120 organic resin layer 130 color filter 130a color filter 130b color filter 130c color filter 140 micro lens array 150 Chemical conversion layer 160 Insulating layer 210 Package substrate 211 Package substrate 220 Cover glass 221 Lens cover 230 Adhesive 235 Lens 240 Bump 241 Land 250 Image sensor chip 251 Image sensor chip 260 Electrode pad 261 Electrode pad 270 Wire 271 Wire 280 Through hole 285 Land 290 IC chip 300 Silicon substrate 310 Semiconductor layer 411 Electrode 413 Photoelectric conversion layer 415 Electrode 417 Hole injection blocking layer 419 Electron injection blocking layer 441 Layer 443 Underlayer 443a Underlayer 443b Underlayer 445 Selenium layer 911 Housing 912 Display unit 919 Camera 931 housing 932 display portion 933 wristband 935 button 936 crown 939 camera 951 housing 952 lens 953 support portion 961 housing 962 shutter Button 963 Microphone 965 Lens 967 Light emitting unit 971 Housing 972 Housing 973 Display unit 974 Operation keys 975 Lens 976 Connection unit 981 Housing 982 Display unit 983 Operation buttons 984 External connection port 985 Speaker 986 Microphone 987 Camera

Claims (16)

第1の電極と、第2の電極と、前記第1の電極及び前記第2の電極の間に設けられる光電変換層と、を有し、
前記光電変換層は、セレン及び元素Xを含み、
前記元素Xは、銀又はビスマスのいずれか一以上である光電変換素子。
A first electrode, a second electrode, and a photoelectric conversion layer provided between the first electrode and the second electrode;
The photoelectric conversion layer contains selenium and the element X,
The photoelectric conversion element wherein the element X is at least one of silver and bismuth.
請求項1において、
前記光電変換層は、前記セレンの原子数に対する前記元素Xの原子数の比(X/Se)が0.0010以上0.70以下の領域を有する光電変換素子。
In claim 1,
The photoelectric conversion element, wherein the photoelectric conversion layer has a region in which a ratio of the number of atoms of the element X to the number of atoms of selenium (X / Se) is 0.0010 or more and 0.70 or less.
請求項1において、
前記光電変換層は、結晶セレン層と、非晶質セレン層との積層を有する光電変換素子。
In claim 1,
The photoelectric conversion element, wherein the photoelectric conversion layer has a stack of a crystalline selenium layer and an amorphous selenium layer.
第1の電極と、第2の電極と、正孔注入阻止層と、光電変換層と、を有し、
前記正孔注入阻止層は、前記第2の電極と前記光電変換層との間に設けられ、
前記光電変換層は、前記第1の電極と前記正孔注入阻止層との間に設けられ、
前記正孔注入阻止層と前記光電変換層は、互いに接する領域を有し、
前記第2の電極は、透光性を有し、
前記正孔注入阻止層は、インジウムおよびガリウムを含む酸化物を有し、
前記光電変換層は、結晶セレン層と、非晶質セレン層との積層を有する光電変換素子。
A first electrode, a second electrode, a hole injection blocking layer, and a photoelectric conversion layer;
The hole injection blocking layer is provided between the second electrode and the photoelectric conversion layer,
The photoelectric conversion layer is provided between the first electrode and the hole injection blocking layer,
The hole injection blocking layer and the photoelectric conversion layer have a region in contact with each other,
The second electrode has a light-transmitting property,
The hole injection blocking layer has an oxide containing indium and gallium,
The photoelectric conversion element, wherein the photoelectric conversion layer has a stack of a crystalline selenium layer and an amorphous selenium layer.
請求項4において、
前記非晶質セレン層は、前記正孔注入阻止層と接する領域を有する光電変換素子。
In claim 4,
The photoelectric conversion element in which the amorphous selenium layer has a region in contact with the hole injection blocking layer.
請求項4において、
前記結晶セレン層は、前記非晶質セレン層よりも膜厚が薄い光電変換素子。
In claim 4,
The photoelectric conversion element in which the crystalline selenium layer is thinner than the amorphous selenium layer.
請求項4乃至請求項6のいずれか一において、
前記正孔注入阻止層の厚さtnは、5nm以上20nm以下である光電変換素子。
In any one of claims 4 to 6,
The thickness tn of the hole injection blocking layer is 5 nm or more and 20 nm or less.
請求項4乃至請求項6のいずれか一において、
前記光電変換層と前記第1の電極との間に、銀およびセレンの合金層が設けられている光電変換素子。
In any one of claims 4 to 6,
A photoelectric conversion element, wherein an alloy layer of silver and selenium is provided between the photoelectric conversion layer and the first electrode.
請求項8において、
前記銀およびセレンの合金層と前記第1の電極との間に、結晶セレン層が設けられている光電変換素子。
In claim 8,
A photoelectric conversion element in which a crystalline selenium layer is provided between the silver and selenium alloy layer and the first electrode.
請求項1又は請求項4に記載の光電変換素子と、金属酸化物を半導体層に有するトランジスタと、を画素に有する撮像装置。  An imaging device, wherein a pixel includes the photoelectric conversion element according to claim 1 or 4 and a transistor including a metal oxide in a semiconductor layer. 請求項10において、
前記金属酸化物は、Inと、Znと、M(MはAl、Ti、Ga、Sn、Y、Zr、La、Ce、NdまたはHf)と、を有する撮像装置。
In claim 10,
The imaging device, wherein the metal oxide includes In, Zn, and M (M is Al, Ti, Ga, Sn, Y, Zr, La, Ce, Nd, or Hf).
請求項10に記載の撮像装置と、表示装置と、を有する電子機器。  An electronic apparatus comprising the imaging device according to claim 10 and a display device. 第1の電極上に、元素Xを有する下地層を設ける工程と、
前記下地層を加熱して、前記下地層上にセレンを有する層を設ける工程と、
前記セレンを有する層上に、第2の電極を設ける工程と、を有し、
前記元素Xは、銀又はビスマスのいずれか一以上である光電変換素子の作製方法。
Providing a base layer having the element X on the first electrode;
Heating the underlayer, providing a layer having selenium on the underlayer,
Providing a second electrode on the selenium-containing layer,
The method for manufacturing a photoelectric conversion element, wherein the element X is at least one of silver and bismuth.
請求項13において、
前記加熱の温度は、50℃以上90℃以下である光電変換素子の作製方法。
In claim 13,
The method for manufacturing a photoelectric conversion element, wherein the heating temperature is 50 ° C. or more and 90 ° C. or less.
第1の電極上に、元素Xを有する下地層を設ける工程と、
前記下地層上にセレンを有する層を設ける工程と、
前記セレンを有する層に第1の熱処理を行う工程と、
前記第1の熱処理より高い温度で第2の熱処理を行い、結晶セレンを有する層を形成する工程と、
前記結晶セレンを有する層上に、第2の電極を設ける工程と、を有し、
前記元素Xは、銀又はビスマスのいずれか一以上である光電変換素子の作製方法。
Providing a base layer having the element X on the first electrode;
Providing a layer having selenium on the underlayer,
Performing a first heat treatment on the selenium-containing layer;
Performing a second heat treatment at a higher temperature than the first heat treatment to form a layer containing crystalline selenium;
Providing a second electrode on the layer containing crystalline selenium,
The method for manufacturing a photoelectric conversion element, wherein the element X is at least one of silver and bismuth.
請求項15において、
前記第1の熱処理は、50℃以上90℃以下であり、
前記第2の熱処理は、前記第1の熱処理の温度より高く、かつ70℃以上220℃以下である光電変換素子の作製方法。
In claim 15,
The first heat treatment is at least 50 ° C. and at most 90 ° C.,
The method for manufacturing a photoelectric conversion element in which the second heat treatment is higher than the temperature of the first heat treatment and is higher than or equal to 70 ° C and lower than or equal to 220 ° C.
JP2018566658A 2017-02-10 2018-01-31 Photoelectric conversion element, imaging device, electronic device, and method for manufacturing photoelectric conversion element Withdrawn JPWO2018146579A1 (en)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2017022896 2017-02-10
JP2017022896 2017-02-10
JP2017022707 2017-02-10
JP2017022707 2017-02-10
PCT/IB2018/050578 WO2018146579A1 (en) 2017-02-10 2018-01-31 Photoelectric conversion element, imaging device, electronic device, and method for producing photoelectric conversion element

Publications (1)

Publication Number Publication Date
JPWO2018146579A1 true JPWO2018146579A1 (en) 2020-01-23

Family

ID=63108048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018566658A Withdrawn JPWO2018146579A1 (en) 2017-02-10 2018-01-31 Photoelectric conversion element, imaging device, electronic device, and method for manufacturing photoelectric conversion element

Country Status (2)

Country Link
JP (1) JPWO2018146579A1 (en)
WO (1) WO2018146579A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7479231B2 (en) 2020-07-16 2024-05-08 日本放送協会 Photoelectric conversion film, method for producing photoelectric conversion film, and photoelectric conversion element
CN114899264B (en) * 2022-04-18 2023-09-29 长江大学 Selenium self-supporting thin film photoelectric detector and preparation method thereof

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01192178A (en) * 1988-01-28 1989-08-02 Hitachi Ltd Photodetector
US20100181487A1 (en) * 2008-06-23 2010-07-22 Wronski Matthew M Photodetector/imaging device with avalanche gain
JP2012154933A (en) * 2012-02-23 2012-08-16 Fujifilm Corp Radiation detector
JP2014216502A (en) * 2013-04-25 2014-11-17 日本放送協会 Photoelectric conversion element and manufacturing method therefor
JP2015216271A (en) * 2014-05-12 2015-12-03 日本放送協会 Solid state image pickup device
JP2016086164A (en) * 2014-10-24 2016-05-19 株式会社半導体エネルギー研究所 Imaging apparatus and electronic apparatus
JP2016219800A (en) * 2015-05-14 2016-12-22 株式会社半導体エネルギー研究所 Photoelectric conversion element, and imaging device
JP2017034039A (en) * 2015-07-30 2017-02-09 日本放送協会 Photoelectric conversion element, manufacturing method for photoelectric conversion element, solid state imaging device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0687404B2 (en) * 1986-07-04 1994-11-02 日本放送協会 Image pickup tube and its operating method
JP4172881B2 (en) * 1999-08-18 2008-10-29 日本放送協会 Imaging device and operation method thereof
WO2010032802A1 (en) * 2008-09-18 2010-03-25 富士フイルム株式会社 Solar cell
US20110146788A1 (en) * 2009-12-23 2011-06-23 General Electric Company Photovoltaic cell
EP3039724A4 (en) * 2013-08-29 2017-06-21 University of Florida Research Foundation, Inc. Air stable infrared photodetectors from solution-processed inorganic semiconductors
JP6502597B2 (en) * 2015-04-16 2019-04-17 株式会社半導体エネルギー研究所 Imaging device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01192178A (en) * 1988-01-28 1989-08-02 Hitachi Ltd Photodetector
US20100181487A1 (en) * 2008-06-23 2010-07-22 Wronski Matthew M Photodetector/imaging device with avalanche gain
JP2012154933A (en) * 2012-02-23 2012-08-16 Fujifilm Corp Radiation detector
JP2014216502A (en) * 2013-04-25 2014-11-17 日本放送協会 Photoelectric conversion element and manufacturing method therefor
JP2015216271A (en) * 2014-05-12 2015-12-03 日本放送協会 Solid state image pickup device
JP2016086164A (en) * 2014-10-24 2016-05-19 株式会社半導体エネルギー研究所 Imaging apparatus and electronic apparatus
JP2016219800A (en) * 2015-05-14 2016-12-22 株式会社半導体エネルギー研究所 Photoelectric conversion element, and imaging device
JP2017034039A (en) * 2015-07-30 2017-02-09 日本放送協会 Photoelectric conversion element, manufacturing method for photoelectric conversion element, solid state imaging device

Also Published As

Publication number Publication date
WO2018146579A1 (en) 2018-08-16

Similar Documents

Publication Publication Date Title
JP7049413B2 (en) Electronics
JP7432644B2 (en) Imaging device
JP7004469B2 (en) Imaging device
JP6811342B2 (en) Photoelectric converter
JP6960025B2 (en) Imaging device
JP2022173277A (en) Imaging apparatus
JP7045131B2 (en) Photoelectric conversion element, image pickup device
JP7212752B2 (en) Imaging device
JP2016208515A (en) Imaging device, method of driving imaging device, and electronic equipment
JP7019784B2 (en) Imaging device
JP7114291B2 (en) Manufacturing method of photoelectric conversion element
WO2018146579A1 (en) Photoelectric conversion element, imaging device, electronic device, and method for producing photoelectric conversion element
WO2019243949A1 (en) Method for operating imaging device
WO2018185587A1 (en) Imaging device and electronic apparatus
WO2021028754A1 (en) Imaging device, and imaging system
TW201727906A (en) Transistor and imaging device
JP2019033239A (en) Photoelectric conversion element, imaging apparatus, and electronic device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210126

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220725

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20221101

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20221221