JPWO2017187577A1 - Inverter device - Google Patents
Inverter device Download PDFInfo
- Publication number
- JPWO2017187577A1 JPWO2017187577A1 JP2018514035A JP2018514035A JPWO2017187577A1 JP WO2017187577 A1 JPWO2017187577 A1 JP WO2017187577A1 JP 2018514035 A JP2018514035 A JP 2018514035A JP 2018514035 A JP2018514035 A JP 2018514035A JP WO2017187577 A1 JPWO2017187577 A1 JP WO2017187577A1
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- phase
- inverter module
- circuit
- snubber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/493—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode the static converters being arranged for operation in parallel
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
インバータ装置は、モータ4の相数と同数のインバータモジュール1a,1b,1c及びインバータモジュール1a,1b,1cの直流端子間に接続されたスナバ回路2aを備える。インバータモジュール1a,1b,1cは、2つのスイッチング素子が直列に接続されたスイッチング素子対を複数備え、複数のスイッチング素子対は並列に接続される。インバータモジュール1a,1b,1cを構成するスイッチング素子は、インバータモジュール1a,1b,1cごとに共通の駆動信号によって駆動される。 The inverter device includes the same number of inverter modules 1a, 1b, 1c as the number of phases of the motor 4 and a snubber circuit 2a connected between the DC terminals of the inverter modules 1a, 1b, 1c. The inverter modules 1a, 1b, and 1c include a plurality of switching element pairs in which two switching elements are connected in series, and the plurality of switching element pairs are connected in parallel. The switching elements constituting the inverter modules 1a, 1b, 1c are driven by a common drive signal for each of the inverter modules 1a, 1b, 1c.
Description
本発明は、モータを駆動するインバータ装置に関する。 The present invention relates to an inverter device that drives a motor.
下記特許文献1には、絶縁ゲート型バイポーラトランジスタ(Insulated Gate Bipolar Transistor:IGBT)に代表される高速スイッチング素子を備えた同種のインバータモジュールを回路要素として有し、当該インバータモジュールを並列に接続して、負荷を駆動する構成が開示されている。特許文献1のように小さな電流容量のスイッチング素子を用いたインバータモジュールを並列で駆動させる手法は、大きな電流容量のスイッチング素子を用いたインバータモジュールを単独駆動させるよりもコスト及び放熱性に優れるインバータ装置を構成できるという役割を果たしている。 The following Patent Document 1 has a similar type of inverter module having a high-speed switching element represented by an insulated gate bipolar transistor (IGBT) as a circuit element, and the inverter module is connected in parallel. A configuration for driving a load is disclosed. The method of driving an inverter module using a switching element with a small current capacity in parallel as in Patent Document 1 is superior in cost and heat dissipation than driving an inverter module using a switching element with a large current capacity alone. It plays the role of being able to compose.
インバータモジュールを単独駆動する場合、スイッチング遮断時に生じる過渡的な高電圧を抑制するスナバ回路により、回路のインダクタンスエネルギーの解放によるサージ波形を抑制し、スイッチング回路自身及び周辺回路の損傷を防ぎ、且つ電磁ノイズを抑制することが可能であった。 When the inverter module is driven independently, a snubber circuit that suppresses transient high voltage that occurs when switching is interrupted suppresses the surge waveform due to the release of the inductance energy of the circuit, prevents damage to the switching circuit itself and peripheral circuits, and electromagnetic It was possible to suppress noise.
なお、下記特許文献2には、インバータモジュールを並列駆動させる構成において、インバータモジュール内のスイッチング素子のそれぞれの両端にスナバコンデンサを接続する構成が開示されている。 Patent Document 2 below discloses a configuration in which a snubber capacitor is connected to both ends of each switching element in an inverter module in a configuration in which inverter modules are driven in parallel.
しかしながら、上記特許文献1には、スナバ回路に関する言及はない。また、上記特許文献2では、スナバコンデンサに関する図示はなされているものの、インバータモジュールの並列駆動に関連付けた説明はなされていない。上述したように、インバータモジュールを並列駆動させる場合、単独駆動時よりもスイッチングによるサージ電流は増加するため、並列駆動の場合のサージ回路に関する考察が必要である。スナバ回路の能力を高めるために、時定数の大きなスナバ回路部品を採用することも1つの手法ではあるものの、部品実装面積の増大化、スナバ回路部品の高負荷低寿命化の問題もあり、また、回路の高電圧領域の拡大化の問題もある。このため、従来の考え方では、装置サイズの増大及びコストの増加を招来し、何らかの改善が求められていた。 However, Patent Document 1 does not mention a snubber circuit. Moreover, in the said patent document 2, although the illustration regarding a snubber capacitor is made | formed, the description linked | related with the parallel drive of the inverter module is not made | formed. As described above, when the inverter modules are driven in parallel, the surge current due to switching increases as compared to when the inverter module is driven independently, and thus a consideration regarding the surge circuit in the case of parallel driving is necessary. In order to increase the capacity of the snubber circuit, it is one method to employ a snubber circuit component with a large time constant, but there are also problems of increasing the mounting area of the component and reducing the load and life of the snubber circuit component. There is also a problem of enlargement of the high voltage region of the circuit. For this reason, in the conventional way of thinking, an increase in the size of the apparatus and an increase in cost are caused, and some improvement has been demanded.
本発明は、上記に鑑みてなされたものであって、装置サイズの増大及びコストの増加を抑制しつつ、並列駆動に適したインバータモジュールを用いて構成したインバータ装置を提供することを目的とする。 The present invention has been made in view of the above, and an object thereof is to provide an inverter device configured using an inverter module suitable for parallel drive while suppressing an increase in device size and cost. .
上述した課題を解決し、目的を達成するため、本発明に係るインバータ装置は、モータの相数と同数のインバータモジュールと、インバータモジュールの直流端子間に接続されたスナバ回路と、を備える。インバータモジュールは、2つのスイッチング素子が直列に接続されたスイッチング素子対を複数備え、複数のスイッチング素子対は並列に接続され、インバータモジュールを構成するスイッチング素子は、インバータモジュールごとに共通の駆動信号によって駆動される。 In order to solve the above-described problems and achieve the object, an inverter device according to the present invention includes an inverter module having the same number of phases as a motor and a snubber circuit connected between DC terminals of the inverter module. The inverter module includes a plurality of switching element pairs in which two switching elements are connected in series. The plurality of switching element pairs are connected in parallel. The switching elements constituting the inverter module are driven by a common drive signal for each inverter module. Driven.
本発明によれば、装置サイズの増大及びコストの増加を抑制しつつ、並列駆動に適したインバータモジュールを用いてインバータ装置を構成できる、という効果を奏する。 Advantageous Effects of Invention According to the present invention, there is an effect that an inverter device can be configured using an inverter module suitable for parallel drive while suppressing an increase in device size and cost.
以下に、本発明の実施の形態に係るインバータ装置を図面に基づいて詳細に説明する。なお、以下の実施の形態により、本発明が限定されるものではない。 Hereinafter, an inverter device according to an embodiment of the present invention will be described in detail with reference to the drawings. The present invention is not limited to the following embodiments.
実施の形態.
図1は、本発明の実施の形態に係るインバータ装置の回路構成を示す図である。本実施の形態に係るインバータ装置は、図1に示すように、U相に対応するインバータモジュール1a、V相に対応するインバータモジュール1b及びW相に対応するインバータモジュール1cを備える。インバータモジュール1aは、それぞれがスイッチング素子1a1,1a2,1a3,1a4,1a5,1a6を備える。スイッチング素子1a1,1a2,1a3,1a4,1a5,1a6のうち、スイッチング素子1a1,1a3,1a5は上アームのスイッチング素子を構成し、スイッチング素子1a2,1a4,1a6は下アームのスイッチング素子を構成する。上アームのスイッチング素子は「上アーム」と略され、下アームのスイッチング素子は単に「下アーム」と略されることもある。インバータモジュール1b,1cの構成も、インバータモジュール1aと同様である。なお、簡略化のため、図1では、インバータモジュール1b,1c内のスイッチング素子1a1,1a2,1a3,1a4,1a5,1a6の符号を省略している。Embodiment.
FIG. 1 is a diagram showing a circuit configuration of an inverter device according to an embodiment of the present invention. As shown in FIG. 1, the inverter device according to the present embodiment includes an inverter module 1 a corresponding to the U phase, an
インバータモジュール1a,1b,1cは、それぞれが、上アームの1つのスイッチング素子と下アームの1つのスイッチング素子とが直列に接続されたスイッチング素子対を備える。図1の構成では、インバータモジュールごとに、3つのスイッチング素子対が設けられている。上アームの1つのスイッチング素子であるスイッチング素子1a1と下アームの1つのスイッチング素子であるスイッチング素子1a2との接続点は引き出されて端子13に電気的に接続される。他のスイッチング素子も同様であり、上アームのスイッチング素子1a3と下アームのスイッチング素子1a4との接続点は引き出されて端子14に電気的に接続され、上アームのスイッチング素子1a5と下アームのスイッチング素子1a6との接続点は引き出されて端子15に電気的に接続される。インバータモジュール1a,1b,1cにおいて、端子13,14,15は、インバータモジュールにおける交流端子を構成する。
Each of the
また、インバータモジュール1aにおいて、上アームのスイッチング素子であるスイッチング素子1a1,1a3,1a5の高電位側の電極同士は接続され、インバータモジュール1aに設けられた端子11に電気的に接続される。また、下アームのスイッチング素子であるスイッチング素子1a2,1a4,1a6の低電位側の電極同士は接続され、インバータモジュール1aに設けられた端子12に電気的に接続される。他のインバータモジュール1b,1cも同様に構成される。インバータモジュール1a,1b,1cにおいて、端子11,12は、インバータモジュールにおける直流端子を構成する。
In the inverter module 1a, the high-potential-side electrodes of the switching elements 1a1, 1a3, and 1a5, which are switching elements of the upper arm, are connected to each other and are electrically connected to the
インバータモジュール1aにおいて、端子11,12にはスナバ回路2aが接続される。スナバ回路2aは、スナバコンデンサ2a1及びスナバ抵抗2a2を備える。スナバコンデンサ2a1とスナバ抵抗2a2とは、直列に接続されている。他のインバータモジュール1b,1cも同様に構成される。なお、図1では、スナバコンデンサ2a1とスナバ抵抗2a2とが直列に接続されたスナバ回路を例示しているが、この構成には限定されない。図2は、本実施の形態に係るスナバ回路の図1とは異なる例を示す図である。図2に示すように、スナバ抵抗2a2の両端に並列に接続されるスナバダイオード2a3を備えていてもよい。また、図2の回路構成も一例であり、回路要素であるスナバコンデンサ2a1、スナバ抵抗2a2及びスナバダイオード2a3を直列又は並列に組み合わせる幾つかのバリエーションが知られている。すなわち、スナバ回路は、スナバコンデンサ及び抵抗の直列回路、又は、スナバコンデンサ、抵抗及びスナバダイオードを直列もしくは並列に組み合わせた回路で構成されていてもよい。
In the inverter module 1a, the
インバータモジュール1a,1b,1cは、モータ4に接続される。モータ4は、U相巻線4U、V相巻線4V及びW相巻線4Wを有する三相モータである。インバータモジュール1aの端子13,14,15は1つに結線されて、モータ4のU相巻線4Uに電気的に接続される。他のインバータモジュール1b,1cも同様であり、インバータモジュール1bの端子13,14,15は1つに結線されて、モータ4のV相巻線4Vに電気的に接続され、インバータモジュール1cの端子13,14,15は1つに結線されて、モータ4のW相巻線4Wに電気的に接続される。すなわち、図1に示すインバータ装置の構成は、それぞれのインバータモジュールにおける複数の交流端子が同一相の交流端子を成し、それぞれがU相、V相及びW相のインバータモジュールとして配置される。
The
図1のように構成されたインバータ装置によれば、スイッチング素子1a1,1a2,1a3,1a4,1a5,1a6の個々の電流容量が小さい場合でも、スイッチング素子対を並列化することにより大電流容量のインバータ装置を実現することができる。 According to the inverter device configured as shown in FIG. 1, even when the individual current capacities of the switching elements 1a1, 1a2, 1a3, 1a4, 1a5, and 1a6 are small, a large current capacity can be obtained by parallelizing the switching element pairs. An inverter device can be realized.
制御部5は、インバータモジュール1a,1b,1c内のスイッチング素子の動作を制御するための制御手段である。具体的に説明すると、制御部5は、インバータモジュール1a,1b,1c内のスイッチング素子1a1,1a2,1a3,1a4,1a5,1a6を制御するための駆動信号であるPWM信号UP,VP,WP,UN,VN,WNを生成してインバータモジュール1a,1b,1cへ出力する。PWM信号UP,VP,WP,UN,VN,WNのうち、UP,VP,WPは、U相、V相及びW相の上アームのスイッチング素子1a1,1a3,1a5のオンオフ状態を制御するためのPWM信号であり、UN,VN,WNは、U相、V相及びW相の下アームのスイッチング素子1a2,1a4,1a6のオンオフ状態を制御するためのPWM信号である。
The
本実施の形態のインバータ装置は、前述の通り、インバータモジュール1aはU相のインバータモジュールを構成し、インバータモジュール1bはV相のインバータモジュールを構成し、インバータモジュール1cはW相のインバータモジュールを構成する。このため、インバータモジュール1aにはPWM信号UP,UNが出力され、インバータモジュール1bにはPWM信号VP,VNが出力され、インバータモジュール1cにはPWM信号WP,WNが出力される。
In the inverter device of the present embodiment, as described above, the inverter module 1a constitutes a U-phase inverter module, the
スイッチング素子1a1,1a2,1a3,1a4,1a5,1a6としては、どのような素子を用いてもよいが、GaN(窒化ガリウム)、SiC(シリコンカーバイド:炭化珪素)、ダイヤモンドなどのワイドバンドギャップ半導体を用いることが可能である。ワイドバンドギャップ半導体を用いることで耐電圧性が高く、許容電流密度も高くなるため、インバータモジュールの小型化が可能となる。ワイドバンドギャップ半導体は、耐熱性も高いため、図示しない放熱部の放熱フィンの小型化も可能になる。ワイドバンドギャップ半導体によって形成されたスイッチング素子は、スイッチングスピードが速く、スイッチング時に発生する損失が小さいので、同様に放熱部の放熱フィンの小型化が可能になる。 As the switching elements 1a1, 1a2, 1a3, 1a4, 1a5, 1a6, any element may be used, but wide band gap semiconductors such as GaN (gallium nitride), SiC (silicon carbide: silicon carbide), and diamond are used. It is possible to use. By using a wide band gap semiconductor, the withstand voltage is high and the allowable current density is also high, so that the inverter module can be miniaturized. Since the wide band gap semiconductor has high heat resistance, it is possible to reduce the size of the heat dissipating fins of the heat dissipating unit (not shown). Since the switching element formed of the wide band gap semiconductor has a high switching speed and a small loss generated during switching, it is possible to reduce the size of the radiating fin of the radiating portion.
次に、本実施の形態に係るインバータ装置の特徴について、図1から図7の図面を適宜参照して説明する。図3は、本実施の形態に係るインバータ装置におけるインバータモジュール及びスナバ回路の部品配置の様子を示す斜視図である。図4は、並列駆動の手法が異なるインバータ装置の回路構成を比較例として示す図である。図5は、図4に示すインバータ装置におけるインバータモジュール及びスナバ回路の部品配置の様子を示す斜視図である。図6は、図5に示すインバータモジュールにおけるU相、V相及びW相における結線の様子を示す斜視図である。図7は、本実施の形態に係るインバータ装置によるサージ電圧低減効果を説明する図である。 Next, features of the inverter device according to the present embodiment will be described with reference to the drawings of FIGS. FIG. 3 is a perspective view showing a state of component arrangement of the inverter module and the snubber circuit in the inverter device according to the present embodiment. FIG. 4 is a diagram illustrating, as a comparative example, the circuit configuration of an inverter device having a different parallel driving method. FIG. 5 is a perspective view showing a state of component arrangement of the inverter module and the snubber circuit in the inverter device shown in FIG. 4. 6 is a perspective view showing a state of connection in the U phase, the V phase, and the W phase in the inverter module shown in FIG. FIG. 7 is a diagram for explaining the effect of reducing the surge voltage by the inverter device according to the present embodiment.
ここで、図3から図7の図面について補足する。まず、図4は、図1とは基本的な構成は同等であるが、交流端子である端子13,14,15の結線の方法が異なり、また、並列駆動の手法が異なる。なお、図1と同等の構成部には同一の符号を付している。図1では、各インバータモジュールの端子13,14,15は1つに結線されていたが、図4では、各インバータモジュールにおける端子13同士が1つに結線されて、モータ4のU相巻線4Uに電気的に接続されている。端子14及び端子15も同様であり、各インバータモジュールにおける端子14同士が1つに結線されて、モータ4のV相巻線4Vに電気的に接続され、各インバータモジュールにおける端子15同士が1つに結線されて、モータ4のW相巻線4Wに電気的に接続されている。すなわち、図4に示すインバータ装置の構成は、それぞれのインバータモジュールにおける複数の交流端子のそれぞれが異なる相の交流端子を成し、複数のインバータモジュールにおける第1アーム、第2アーム及び第3アームのそれぞれが、U相、V相及びW相のインバータ回路として動作する構成である。
Here, it supplements about drawing of FIGS. 3-7. First, although FIG. 4 has the same basic configuration as FIG. 1, the method of connecting the
図3は、図1の回路図を基に製作したインバータモジュール6a,6b,6c及びスナバ回路7a,7b,7cの配置図である。また、図5は、図4の回路図を基に製作したインバータモジュール6A,6B,6C及びスナバ回路7a,7b,7cの配置図である。図1及び図4のように、インバータの回路構成は同一であるが、交流端子である端子13,14,15の接続構成が異なり、図3及び図5に示すように、インバータモジュールは異なるものとなる。
FIG. 3 is a layout view of
具体的に説明すると、図3に示すように、インバータモジュール6aのU端子は3つの端子から成り、当該3つの端子は、図1のインバータモジュール6aの回路における端子13,14,15に対応する。同様に、インバータモジュール6bのV端子は3つの端子から成り、当該3つの端子は、図1のインバータモジュール6bの回路における端子13,14,15に対応する。また、インバータモジュール6cのW端子は3つの端子から成り、当該3つの端子は、図1のインバータモジュール6cの回路における端子13,14,15に対応する。
Specifically, as shown in FIG. 3, the U terminal of the
一方、図5に示すように、インバータモジュール6A,6B,6Cにおける各々のU端子は、図4のインバータモジュール1a,1b,1cの回路における各々の端子13に対応する。同様に、インバータモジュール6A,6B,6Cにおける各々のV端子は、図4のインバータモジュール1a,1b,1cの回路における各々の端子14に対応する。また、インバータモジュール6A,6B,6Cにおける各々のW端子は、図4のインバータモジュール1a,1b,1cの回路における各々の端子15に対応する。したがって、インバータモジュール6A,6B,6Cを用いてインバータ回路を構成するには、図6に示すように結線する必要がある。なお、図3及び図5における回路部品の配置条件は同一であり、何れも回路部品の実装面積が小さくなるように配置している。また、インバータモジュール6a,6b,6c及びインバータモジュール6A,6B,6Cにおける、U端子、V端子及びW端子、並びに、直流端子であるP端子及びN端子の配置は、各端子間の線間電圧及び絶縁距離、並びに、各端子に通電する電流を考慮して決める必要があり、図示のように、P端子及びN端子が両側に配置され、P端子とN端子との間に、U端子、V端子及びW端子が配置される構成となる。
On the other hand, as shown in FIG. 5, each U terminal in the
図7には、図1及び図4の回路のターンオフ時の電圧波形及び電流波形が示されている。ターンオフ時の電流は、図示のように、ピーク値I0から零に向かって急速に立ち下がる波形となる。一方、ターンオフ時の電圧は、図示のように、零から急速に立ち上がる波形となる。電圧波形において、実線は単一モジュールにて三相出力を行う図4の回路の電圧波形であり、破線は単一モジュールにて単相出力を行う図1の回路の電圧波形である。なお、図4の回路構成における配線インダクタンスをL0とし、図1の回路構成における配線インダクタンスをL1としている。FIG. 7 shows a voltage waveform and a current waveform when the circuits of FIGS. 1 and 4 are turned off. Current at turn-off, as shown, the rapidly falls waveform toward zero from the peak value I 0. On the other hand, the voltage at the turn-off has a waveform that rises rapidly from zero, as shown in the figure. In the voltage waveform, the solid line is the voltage waveform of the circuit of FIG. 4 that performs three-phase output with a single module, and the broken line is the voltage waveform of the circuit of FIG. 1 that performs single-phase output with a single module. The wiring inductance in the circuit configuration of FIG. 4 is L 0, and the wiring inductance in the circuit configuration of FIG. 1 is L 1 .
本実施の形態に係るインバータ装置の特徴の説明に戻る。まず、図1のように構成された回路においては、1つのインバータモジュール内に設計された各アーム出力をモータ出力のU相、V相及びW相とすることで、図3に示すようにインバータモジュール同士の絶縁距離が、ほぼ各相の絶縁距離となり、モータ4への結線が容易になる。
Returning to the description of the characteristics of the inverter device according to the present embodiment. First, in the circuit configured as shown in FIG. 1, each arm output designed in one inverter module is set to the U phase, V phase and W phase of the motor output, so that the inverter as shown in FIG. The insulation distance between the modules is almost the insulation distance of each phase, and the connection to the
図1の回路構成の場合、大電流駆動のときには、U相、V相及びW相に多くの電流が通電されるため、配線パターンを広くとらなければならないが、図3に示されるように、インバータモジュールから引き出されるアーム端子同士が接近しているので、端子同士を結線すればよく、大電流を許容するための太い配線パターンを引き回さずに済むという利点がある。 In the case of the circuit configuration of FIG. 1, when a large current is driven, a large amount of current is applied to the U phase, the V phase, and the W phase, so the wiring pattern must be widened, but as shown in FIG. Since the arm terminals drawn out from the inverter module are close to each other, the terminals need only be connected to each other, and there is an advantage that it is not necessary to draw a thick wiring pattern for allowing a large current.
また、図4の回路構成の場合、図6に示すように、U相、V相及びW相の交流出力の配線パターンを引き回す必要がある。また、P端子に接続する配線パターンとN端子に接続する配線パターンとは、低インダクタンスのために、それらを近づけて配線する必要があり、且つ、交流配線と干渉しないように広く配線する必要がある。このため、P端子及びN端子に接続する配線パターンは、図1の回路構成に比して長くなる。このため、配線インダクタンスが大きくなり、スイッチング時のサージ電圧が大きくなる。その結果、時定数の大きなスナバ回路が必要となる。スナバ回路における時定数は、スナバコンデンサの容量と、スナバ抵抗の抵抗値の積に比例するので、スナバ回路部品の実装面積が増大し、装置サイズが増大し、また、コストが増加する要因となっていた。 In the case of the circuit configuration of FIG. 4, it is necessary to route U-phase, V-phase, and W-phase AC output wiring patterns as shown in FIG. Also, the wiring pattern connected to the P terminal and the wiring pattern connected to the N terminal need to be wired close to each other for low inductance, and must be widely wired so as not to interfere with the AC wiring. is there. For this reason, the wiring pattern connected to the P terminal and the N terminal is longer than the circuit configuration of FIG. For this reason, the wiring inductance increases and the surge voltage during switching increases. As a result, a snubber circuit with a large time constant is required. The time constant in the snubber circuit is proportional to the product of the snubber capacitor capacity and the resistance value of the snubber resistor, which increases the mounting area of the snubber circuit components, increases the device size, and increases the cost. It was.
これに対し、図1の回路構成の場合、U相、V相及びW相の交流出力の配線パターンを引き回す必要はないため、P端子及びN端子に接続する配線パターンを、図4の回路構成よりも短くすることができる。これにより、配線インダクタンスを小さくすることができるので、装置サイズの増大及びコストの増加を抑制することが可能となる。 On the other hand, in the case of the circuit configuration of FIG. 1, there is no need to route the U-phase, V-phase, and W-phase AC output wiring patterns, so the wiring pattern connected to the P terminal and N terminal is changed to the circuit configuration of FIG. Can be shorter. Thereby, since wiring inductance can be made small, it becomes possible to suppress an increase in apparatus size and cost.
上述のように、図7には、実線及び破線にて、スイッチング素子がターンオフするときの電圧波形を示している。ターンオフ時の電圧波形は、一般的に、次式で表すことができる。 As described above, FIG. 7 shows a voltage waveform when the switching element is turned off by a solid line and a broken line. The voltage waveform at turn-off can be generally expressed by the following equation.
VCESP=E+VFM+(−L・dI/dt) …(1)V CESP = E + V FM + (− L · dI / dt) (1)
上記(1)式において、VCESPはターンオフ時のスパイク電圧の値、Eはインバータモジュールに印加される直流電源電圧の値、VFMはスナバダイオードにおける過渡順電圧降下の値、Lは配線インダクタンスの値、dI/dtは、スイッチング素子におけるターンオフ時の電圧変化を表す。In the above equation (1), V CESP is the value of the spike voltage at turn-off, E is the value of the DC power supply voltage applied to the inverter module, V FM is the value of the transient forward voltage drop in the snubber diode, and L is the wiring inductance value. The value dI / dt represents a change in voltage at turn-off of the switching element.
上述のように、図4の回路構成における配線インダクタンスL0と、図1の回路構成における配線インダクタンスL1との間には、L0>L1の関係がある。このため、実線で示す電圧波形のピーク値、破線で示す電圧波形のピーク値との差分値であるΔVCESPは、次式で表すことができる。As described above, the wiring inductance L 0 in the circuit configuration of FIG. 4, between the wiring inductance L 1 in the circuit configuration of FIG. 1, a relationship of L 0> L 1. Therefore, ΔV CESP that is a difference value between the peak value of the voltage waveform indicated by the solid line and the peak value of the voltage waveform indicated by the broken line can be expressed by the following equation.
ΔVCESP=(L0−L1)(dI/dt) …(2)ΔV CESP = (L 0 −L 1 ) (dI / dt) (2)
上記(2)式で表されるΔVCESPが、スナバ回路部品の低価格化、スナバ回路部品の長寿命化、スナバ回路部品の低サイズ化に寄与できる定量値である。ΔV CESP expressed by the above equation (2) is a quantitative value that can contribute to the reduction of the price of the snubber circuit component, the extension of the life of the snubber circuit component, and the size reduction of the snubber circuit component.
なお、図1の例では、1つのインバータモジュールが3対のスイッチング素子対で構成される例を示したが、図1の例に限定されず、2対又は4対以上のスイッチング素子で1つのインバータモジュールが構成されていてもよい。 In the example of FIG. 1, an example in which one inverter module is configured by three pairs of switching elements is shown. However, the present invention is not limited to the example of FIG. 1, and one inverter module includes two or more pairs of switching elements. An inverter module may be configured.
また、図1の構成例では、モータ4が3相モータの例を示したが、3相モータに限定されず、相数分のインバータモジュールを用いることで図1の例と同様に低価格化及び低サイズ化を実現できる。
In the configuration example of FIG. 1, the
また、図1の構成例では、1相あたり1つのインバータモジュールを用いる例を示したが、1相あたり複数のインバータモジュールを用いてもよい。一例として、1相あたり2つのインバータモジュールを並列に接続して用いて、相数×2個のインバータモジュールを用いてもよい。 Moreover, although the example of using one inverter module per phase was shown in the configuration example of FIG. 1, a plurality of inverter modules may be used per phase. As an example, two inverter modules per phase may be connected in parallel, and the number of phases × 2 inverter modules may be used.
以上説明したように、本実施の形態に係るインバータ装置によれば、モータの相数と同数のインバータモジュール、及びインバータモジュールの直流端子間に接続されたスナバ回路を備え、インバータモジュールは、2つのスイッチング素子が直列に接続されたスイッチング素子対を複数備え、複数のスイッチング素子対は並列に接続されるように構成したので、装置サイズの増大及びコストの増加を抑制しつつ、並列駆動に適したインバータ装置を構成することが可能となる。 As described above, the inverter device according to the present embodiment includes the same number of inverter modules as the number of phases of the motor, and the snubber circuit connected between the DC terminals of the inverter modules. Since a plurality of switching element pairs in which switching elements are connected in series are provided and the plurality of switching element pairs are connected in parallel, it is suitable for parallel driving while suppressing an increase in device size and cost. An inverter device can be configured.
なお、以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。 Note that the configurations shown in the above embodiments are examples of the contents of the present invention, and can be combined with other known techniques, and can be combined without departing from the gist of the present invention. It is also possible to omit or change a part of.
1a,1b,1c,6a,6b,6c,6A,6B,6C インバータモジュール、1a1,1a2,1a3,1a4,1a5,1a6 スイッチング素子、2a,7a,7b,7c スナバ回路、2a1 スナバコンデンサ、2a2 スナバ抵抗、2a3 スナバダイオード、4 モータ、4U U相巻線、4V V相巻線、4W W相巻線、5 制御部、11,12,13,14,15 端子。 1a, 1b, 1c, 6a, 6b, 6c, 6A, 6B, 6C inverter module, 1a1, 1a2, 1a3, 1a4, 1a5, 1a6 switching element, 2a, 7a, 7b, 7c snubber circuit, 2a1 snubber capacitor, 2a2 snubber Resistance, 2a3 snubber diode, 4 motor, 4U U phase winding, 4V V phase winding, 4W W phase winding, 5 control unit, 11, 12, 13, 14, 15 terminals.
Claims (5)
前記インバータモジュールの直流端子間に接続されたスナバ回路と、
を備え、
前記インバータモジュールは、2つのスイッチング素子が直列に接続されたスイッチング素子対を複数備え、複数の前記スイッチング素子対は並列に接続され、
前記インバータモジュールを構成するスイッチング素子は、前記インバータモジュールごとに共通の駆動信号によって駆動される
ことを特徴とするインバータ装置。The same number of inverter modules as the number of phases of the motor;
A snubber circuit connected between the DC terminals of the inverter module;
With
The inverter module includes a plurality of switching element pairs in which two switching elements are connected in series, and the plurality of switching element pairs are connected in parallel.
The switching device constituting the inverter module is driven by a common drive signal for each inverter module.
3つの前記インバータモジュールの交流端子は1つに結線されて同一相の交流端子を成し、それぞれがU相、V相及びW相のインバータモジュールとして配置される
ことを特徴とする請求項1又は2に記載のインバータ装置。The motor is a three-phase motor;
The AC terminals of the three inverter modules are connected together to form an AC terminal of the same phase, and each is arranged as a U-phase, V-phase, and W-phase inverter module. 2. The inverter device according to 2.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2016/063290 WO2017187577A1 (en) | 2016-04-27 | 2016-04-27 | Inverter device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2017187577A1 true JPWO2017187577A1 (en) | 2018-07-19 |
JP6619507B2 JP6619507B2 (en) | 2019-12-11 |
Family
ID=60160369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018514035A Active JP6619507B2 (en) | 2016-04-27 | 2016-04-27 | Inverter device |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6619507B2 (en) |
WO (1) | WO2017187577A1 (en) |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03150073A (en) * | 1989-07-31 | 1991-06-26 | Fuji Electric Co Ltd | Transistor inverter |
JPH04125072A (en) * | 1990-09-14 | 1992-04-24 | Hitachi Ltd | Power converter |
JPH09182451A (en) * | 1995-12-21 | 1997-07-11 | Toshiba Corp | High-voltage output power converter |
JP2005117783A (en) * | 2003-10-08 | 2005-04-28 | Fuji Electric Fa Components & Systems Co Ltd | Stack structure of power converter |
JP2009261106A (en) * | 2008-04-15 | 2009-11-05 | Mitsubishi Heavy Ind Ltd | Electrical circuit |
JP2010017080A (en) * | 2009-10-20 | 2010-01-21 | Daikin Ind Ltd | Phase current detector |
JP2010098846A (en) * | 2008-10-16 | 2010-04-30 | Hitachi Ltd | Power converter |
JP2010287699A (en) * | 2009-06-11 | 2010-12-24 | Mitsubishi Electric Corp | Power module |
JP2011239547A (en) * | 2010-05-10 | 2011-11-24 | Mitsubishi Electric Corp | Reference circuit module, three-phase inverter circuit, rectification circuit, pam circuit, single-transistor type pam circuit, half bridge/interleave circuit, and air conditioner |
WO2013114565A1 (en) * | 2012-01-31 | 2013-08-08 | 株式会社安川電機 | Power conversion device and method for producing power conversion device |
JP2014165949A (en) * | 2013-02-21 | 2014-09-08 | Mitsubishi Electric Corp | Power conversion apparatus |
JP2015089244A (en) * | 2013-10-31 | 2015-05-07 | Ntn株式会社 | Inverter device for motor |
WO2016071964A1 (en) * | 2014-11-04 | 2016-05-12 | 三菱電機株式会社 | Motor drive device and air conditioner |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6318563B2 (en) * | 2013-11-12 | 2018-05-09 | 株式会社デンソー | Bus bar and power conversion device using the same |
-
2016
- 2016-04-27 WO PCT/JP2016/063290 patent/WO2017187577A1/en active Application Filing
- 2016-04-27 JP JP2018514035A patent/JP6619507B2/en active Active
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03150073A (en) * | 1989-07-31 | 1991-06-26 | Fuji Electric Co Ltd | Transistor inverter |
JPH04125072A (en) * | 1990-09-14 | 1992-04-24 | Hitachi Ltd | Power converter |
JPH09182451A (en) * | 1995-12-21 | 1997-07-11 | Toshiba Corp | High-voltage output power converter |
JP2005117783A (en) * | 2003-10-08 | 2005-04-28 | Fuji Electric Fa Components & Systems Co Ltd | Stack structure of power converter |
JP2009261106A (en) * | 2008-04-15 | 2009-11-05 | Mitsubishi Heavy Ind Ltd | Electrical circuit |
JP2010098846A (en) * | 2008-10-16 | 2010-04-30 | Hitachi Ltd | Power converter |
JP2010287699A (en) * | 2009-06-11 | 2010-12-24 | Mitsubishi Electric Corp | Power module |
JP2010017080A (en) * | 2009-10-20 | 2010-01-21 | Daikin Ind Ltd | Phase current detector |
JP2011239547A (en) * | 2010-05-10 | 2011-11-24 | Mitsubishi Electric Corp | Reference circuit module, three-phase inverter circuit, rectification circuit, pam circuit, single-transistor type pam circuit, half bridge/interleave circuit, and air conditioner |
WO2013114565A1 (en) * | 2012-01-31 | 2013-08-08 | 株式会社安川電機 | Power conversion device and method for producing power conversion device |
JP2014165949A (en) * | 2013-02-21 | 2014-09-08 | Mitsubishi Electric Corp | Power conversion apparatus |
JP2015089244A (en) * | 2013-10-31 | 2015-05-07 | Ntn株式会社 | Inverter device for motor |
WO2016071964A1 (en) * | 2014-11-04 | 2016-05-12 | 三菱電機株式会社 | Motor drive device and air conditioner |
Also Published As
Publication number | Publication date |
---|---|
WO2017187577A1 (en) | 2017-11-02 |
JP6619507B2 (en) | 2019-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6261769B2 (en) | Power conversion device and power semiconductor module | |
JP6513303B2 (en) | Power semiconductor module and power converter | |
JP5798412B2 (en) | Semiconductor module | |
US10134718B2 (en) | Power semiconductor module | |
JP6457800B2 (en) | Power conversion device and railway vehicle equipped with the same | |
JP3173512U (en) | Semiconductor device | |
WO2011111175A1 (en) | Power semiconductor module, power conversion device, and railway vehicles | |
JP2011029262A (en) | Power converter | |
JP5851267B2 (en) | Inverter and vehicle control device | |
JP2012019568A (en) | Power converter and motor drive device using the same | |
JP5440634B2 (en) | Power converter | |
JP2014036509A (en) | Three-level power conversion device | |
JP5241421B2 (en) | Power converter | |
JP3896940B2 (en) | Semiconductor device | |
US9950898B2 (en) | Semiconductor device, inverter circuit, driving device, vehicle, and elevator | |
JP6123722B2 (en) | Semiconductor device | |
JP6619507B2 (en) | Inverter device | |
JP6720601B2 (en) | Power converter | |
JP6633789B2 (en) | Semiconductor device, inverter circuit, drive device, vehicle, and elevator | |
JP2013240151A (en) | Power conversion device | |
CN111341749B (en) | Semiconductor module | |
JP6766761B2 (en) | Semiconductor device | |
US10848049B2 (en) | Main conversion circuit, power conversion device, and moving body | |
WO2016157532A1 (en) | Electric power conversion device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180330 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181030 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190312 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190425 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190813 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191011 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20191021 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191114 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6619507 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |