JPWO2017187577A1 - Inverter device - Google Patents

Inverter device Download PDF

Info

Publication number
JPWO2017187577A1
JPWO2017187577A1 JP2018514035A JP2018514035A JPWO2017187577A1 JP WO2017187577 A1 JPWO2017187577 A1 JP WO2017187577A1 JP 2018514035 A JP2018514035 A JP 2018514035A JP 2018514035 A JP2018514035 A JP 2018514035A JP WO2017187577 A1 JPWO2017187577 A1 JP WO2017187577A1
Authority
JP
Japan
Prior art keywords
inverter
phase
inverter module
circuit
snubber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018514035A
Other languages
Japanese (ja)
Other versions
JP6619507B2 (en
Inventor
善行 酒井
善行 酒井
典和 伊藤
典和 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2017187577A1 publication Critical patent/JPWO2017187577A1/en
Application granted granted Critical
Publication of JP6619507B2 publication Critical patent/JP6619507B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/493—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode the static converters being arranged for operation in parallel
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

インバータ装置は、モータ４の相数と同数のインバータモジュール１ａ，１ｂ，１ｃ及びインバータモジュール１ａ，１ｂ，１ｃの直流端子間に接続されたスナバ回路２ａを備える。インバータモジュール１ａ，１ｂ，１ｃは、２つのスイッチング素子が直列に接続されたスイッチング素子対を複数備え、複数のスイッチング素子対は並列に接続される。インバータモジュール１ａ，１ｂ，１ｃを構成するスイッチング素子は、インバータモジュール１ａ，１ｂ，１ｃごとに共通の駆動信号によって駆動される。  The inverter device includes the same number of inverter modules 1a, 1b, 1c as the number of phases of the motor 4 and a snubber circuit 2a connected between the DC terminals of the inverter modules 1a, 1b, 1c. The inverter modules 1a, 1b, and 1c include a plurality of switching element pairs in which two switching elements are connected in series, and the plurality of switching element pairs are connected in parallel. The switching elements constituting the inverter modules 1a, 1b, 1c are driven by a common drive signal for each of the inverter modules 1a, 1b, 1c.

Description

本発明は、モータを駆動するインバータ装置に関する。   The present invention relates to an inverter device that drives a motor.

下記特許文献１には、絶縁ゲート型バイポーラトランジスタ(Insulated Gate Bipolar Transistor：ＩＧＢＴ)に代表される高速スイッチング素子を備えた同種のインバータモジュールを回路要素として有し、当該インバータモジュールを並列に接続して、負荷を駆動する構成が開示されている。特許文献１のように小さな電流容量のスイッチング素子を用いたインバータモジュールを並列で駆動させる手法は、大きな電流容量のスイッチング素子を用いたインバータモジュールを単独駆動させるよりもコスト及び放熱性に優れるインバータ装置を構成できるという役割を果たしている。   The following Patent Document 1 has a similar type of inverter module having a high-speed switching element represented by an insulated gate bipolar transistor (IGBT) as a circuit element, and the inverter module is connected in parallel. A configuration for driving a load is disclosed. The method of driving an inverter module using a switching element with a small current capacity in parallel as in Patent Document 1 is superior in cost and heat dissipation than driving an inverter module using a switching element with a large current capacity alone. It plays the role of being able to compose.

インバータモジュールを単独駆動する場合、スイッチング遮断時に生じる過渡的な高電圧を抑制するスナバ回路により、回路のインダクタンスエネルギーの解放によるサージ波形を抑制し、スイッチング回路自身及び周辺回路の損傷を防ぎ、且つ電磁ノイズを抑制することが可能であった。   When the inverter module is driven independently, a snubber circuit that suppresses transient high voltage that occurs when switching is interrupted suppresses the surge waveform due to the release of the inductance energy of the circuit, prevents damage to the switching circuit itself and peripheral circuits, and electromagnetic It was possible to suppress noise.

なお、下記特許文献２には、インバータモジュールを並列駆動させる構成において、インバータモジュール内のスイッチング素子のそれぞれの両端にスナバコンデンサを接続する構成が開示されている。   Patent Document 2 below discloses a configuration in which a snubber capacitor is connected to both ends of each switching element in an inverter module in a configuration in which inverter modules are driven in parallel.

特開２００９−２６１１０６号公報（第６頁、図６）JP 2009-261106 A (6th page, FIG. 6) 特開２００３−２５０２７７号公報（第１６頁、図２）Japanese Patent Laying-Open No. 2003-250277 (page 16, FIG. 2)

しかしながら、上記特許文献１には、スナバ回路に関する言及はない。また、上記特許文献２では、スナバコンデンサに関する図示はなされているものの、インバータモジュールの並列駆動に関連付けた説明はなされていない。上述したように、インバータモジュールを並列駆動させる場合、単独駆動時よりもスイッチングによるサージ電流は増加するため、並列駆動の場合のサージ回路に関する考察が必要である。スナバ回路の能力を高めるために、時定数の大きなスナバ回路部品を採用することも１つの手法ではあるものの、部品実装面積の増大化、スナバ回路部品の高負荷低寿命化の問題もあり、また、回路の高電圧領域の拡大化の問題もある。このため、従来の考え方では、装置サイズの増大及びコストの増加を招来し、何らかの改善が求められていた。   However, Patent Document 1 does not mention a snubber circuit. Moreover, in the said patent document 2, although the illustration regarding a snubber capacitor is made | formed, the description linked | related with the parallel drive of the inverter module is not made | formed. As described above, when the inverter modules are driven in parallel, the surge current due to switching increases as compared to when the inverter module is driven independently, and thus a consideration regarding the surge circuit in the case of parallel driving is necessary. In order to increase the capacity of the snubber circuit, it is one method to employ a snubber circuit component with a large time constant, but there are also problems of increasing the mounting area of the component and reducing the load and life of the snubber circuit component. There is also a problem of enlargement of the high voltage region of the circuit. For this reason, in the conventional way of thinking, an increase in the size of the apparatus and an increase in cost are caused, and some improvement has been demanded.

本発明は、上記に鑑みてなされたものであって、装置サイズの増大及びコストの増加を抑制しつつ、並列駆動に適したインバータモジュールを用いて構成したインバータ装置を提供することを目的とする。   The present invention has been made in view of the above, and an object thereof is to provide an inverter device configured using an inverter module suitable for parallel drive while suppressing an increase in device size and cost. .

上述した課題を解決し、目的を達成するため、本発明に係るインバータ装置は、モータの相数と同数のインバータモジュールと、インバータモジュールの直流端子間に接続されたスナバ回路と、を備える。インバータモジュールは、２つのスイッチング素子が直列に接続されたスイッチング素子対を複数備え、複数のスイッチング素子対は並列に接続され、インバータモジュールを構成するスイッチング素子は、インバータモジュールごとに共通の駆動信号によって駆動される。   In order to solve the above-described problems and achieve the object, an inverter device according to the present invention includes an inverter module having the same number of phases as a motor and a snubber circuit connected between DC terminals of the inverter module. The inverter module includes a plurality of switching element pairs in which two switching elements are connected in series. The plurality of switching element pairs are connected in parallel. The switching elements constituting the inverter module are driven by a common drive signal for each inverter module. Driven.

本発明によれば、装置サイズの増大及びコストの増加を抑制しつつ、並列駆動に適したインバータモジュールを用いてインバータ装置を構成できる、という効果を奏する。   Advantageous Effects of Invention According to the present invention, there is an effect that an inverter device can be configured using an inverter module suitable for parallel drive while suppressing an increase in device size and cost.

実施の形態に係るインバータ装置の回路構成を示す図The figure which shows the circuit structure of the inverter apparatus which concerns on embodiment 実施の形態に係るスナバ回路の図１とは異なる例を示す図The figure which shows the example different from FIG. 1 of the snubber circuit which concerns on embodiment 本実施の形態に係るインバータ装置におけるインバータモジュール及びスナバ回路の部品配置の様子を示す斜視図The perspective view which shows the mode of component arrangement | positioning of the inverter module and snubber circuit in the inverter apparatus which concerns on this Embodiment. 並列駆動の手法が異なるインバータ装置の回路構成を比較例として示す図The figure which shows the circuit structure of the inverter apparatus from which the method of parallel drive differs as a comparative example 図４に示すインバータ装置におけるインバータモジュール及びスナバ回路の部品配置の様子を示す斜視図The perspective view which shows the mode of component arrangement | positioning of the inverter module and snubber circuit in the inverter apparatus shown in FIG. 図５に示すインバータモジュールにおけるＵ相、Ｖ相及びＷ相における結線の様子を示す斜視図The perspective view which shows the mode of the connection in U phase, V phase, and W phase in the inverter module shown in FIG. 本実施の形態に係るインバータ装置によるサージ電圧低減効果を説明する図The figure explaining the surge voltage reduction effect by the inverter apparatus which concerns on this Embodiment

以下に、本発明の実施の形態に係るインバータ装置を図面に基づいて詳細に説明する。なお、以下の実施の形態により、本発明が限定されるものではない。   Hereinafter, an inverter device according to an embodiment of the present invention will be described in detail with reference to the drawings. The present invention is not limited to the following embodiments.

実施の形態．
図１は、本発明の実施の形態に係るインバータ装置の回路構成を示す図である。本実施の形態に係るインバータ装置は、図１に示すように、Ｕ相に対応するインバータモジュール１ａ、Ｖ相に対応するインバータモジュール１ｂ及びＷ相に対応するインバータモジュール１ｃを備える。インバータモジュール１ａは、それぞれがスイッチング素子１ａ１，１ａ２，１ａ３，１ａ４，１ａ５，１ａ６を備える。スイッチング素子１ａ１，１ａ２，１ａ３，１ａ４，１ａ５，１ａ６のうち、スイッチング素子１ａ１，１ａ３，１ａ５は上アームのスイッチング素子を構成し、スイッチング素子１ａ２，１ａ４，１ａ６は下アームのスイッチング素子を構成する。上アームのスイッチング素子は「上アーム」と略され、下アームのスイッチング素子は単に「下アーム」と略されることもある。インバータモジュール１ｂ，１ｃの構成も、インバータモジュール１ａと同様である。なお、簡略化のため、図１では、インバータモジュール１ｂ，１ｃ内のスイッチング素子１ａ１，１ａ２，１ａ３，１ａ４，１ａ５，１ａ６の符号を省略している。Embodiment.
FIG. 1 is a diagram showing a circuit configuration of an inverter device according to an embodiment of the present invention. As shown in FIG. 1, the inverter device according to the present embodiment includes an inverter module 1 a corresponding to the U phase, an inverter module 1 b corresponding to the V phase, and an inverter module 1 c corresponding to the W phase. Each inverter module 1a includes switching elements 1a1, 1a2, 1a3, 1a4, 1a5, and 1a6. Of the switching elements 1a1, 1a2, 1a3, 1a4, 1a5, and 1a6, the switching elements 1a1, 1a3, and 1a5 constitute an upper arm switching element, and the switching elements 1a2, 1a4, and 1a6 constitute a lower arm switching element. The switching element of the upper arm may be abbreviated as “upper arm”, and the switching element of the lower arm may be simply abbreviated as “lower arm”. The configuration of the inverter modules 1b and 1c is the same as that of the inverter module 1a. For simplification, the reference numerals of the switching elements 1a1, 1a2, 1a3, 1a4, 1a5, 1a6 in the inverter modules 1b, 1c are omitted in FIG.

インバータモジュール１ａ，１ｂ，１ｃは、それぞれが、上アームの１つのスイッチング素子と下アームの１つのスイッチング素子とが直列に接続されたスイッチング素子対を備える。図１の構成では、インバータモジュールごとに、３つのスイッチング素子対が設けられている。上アームの１つのスイッチング素子であるスイッチング素子１ａ１と下アームの１つのスイッチング素子であるスイッチング素子１ａ２との接続点は引き出されて端子１３に電気的に接続される。他のスイッチング素子も同様であり、上アームのスイッチング素子１ａ３と下アームのスイッチング素子１ａ４との接続点は引き出されて端子１４に電気的に接続され、上アームのスイッチング素子１ａ５と下アームのスイッチング素子１ａ６との接続点は引き出されて端子１５に電気的に接続される。インバータモジュール１ａ，１ｂ，１ｃにおいて、端子１３，１４，１５は、インバータモジュールにおける交流端子を構成する。   Each of the inverter modules 1a, 1b, and 1c includes a switching element pair in which one switching element of the upper arm and one switching element of the lower arm are connected in series. In the configuration of FIG. 1, three switching element pairs are provided for each inverter module. A connection point between the switching element 1a1 which is one switching element of the upper arm and the switching element 1a2 which is one switching element of the lower arm is drawn out and electrically connected to the terminal 13. The same applies to the other switching elements. The connection point between the switching element 1a3 of the upper arm and the switching element 1a4 of the lower arm is drawn out and electrically connected to the terminal 14, and the switching of the switching element 1a5 of the upper arm and the lower arm A connection point with the element 1a6 is drawn out and electrically connected to the terminal 15. In the inverter modules 1a, 1b, and 1c, the terminals 13, 14, and 15 constitute AC terminals in the inverter module.

また、インバータモジュール１ａにおいて、上アームのスイッチング素子であるスイッチング素子１ａ１，１ａ３，１ａ５の高電位側の電極同士は接続され、インバータモジュール１ａに設けられた端子１１に電気的に接続される。また、下アームのスイッチング素子であるスイッチング素子１ａ２，１ａ４，１ａ６の低電位側の電極同士は接続され、インバータモジュール１ａに設けられた端子１２に電気的に接続される。他のインバータモジュール１ｂ，１ｃも同様に構成される。インバータモジュール１ａ，１ｂ，１ｃにおいて、端子１１，１２は、インバータモジュールにおける直流端子を構成する。   In the inverter module 1a, the high-potential-side electrodes of the switching elements 1a1, 1a3, and 1a5, which are switching elements of the upper arm, are connected to each other and are electrically connected to the terminal 11 provided in the inverter module 1a. Further, the electrodes on the low potential side of the switching elements 1a2, 1a4, and 1a6, which are the switching elements of the lower arm, are connected to each other and are electrically connected to the terminal 12 provided in the inverter module 1a. The other inverter modules 1b and 1c are configured similarly. In the inverter modules 1a, 1b, and 1c, the terminals 11 and 12 constitute a DC terminal in the inverter module.

インバータモジュール１ａにおいて、端子１１，１２にはスナバ回路２ａが接続される。スナバ回路２ａは、スナバコンデンサ２ａ１及びスナバ抵抗２ａ２を備える。スナバコンデンサ２ａ１とスナバ抵抗２ａ２とは、直列に接続されている。他のインバータモジュール１ｂ，１ｃも同様に構成される。なお、図１では、スナバコンデンサ２ａ１とスナバ抵抗２ａ２とが直列に接続されたスナバ回路を例示しているが、この構成には限定されない。図２は、本実施の形態に係るスナバ回路の図１とは異なる例を示す図である。図２に示すように、スナバ抵抗２ａ２の両端に並列に接続されるスナバダイオード２ａ３を備えていてもよい。また、図２の回路構成も一例であり、回路要素であるスナバコンデンサ２ａ１、スナバ抵抗２ａ２及びスナバダイオード２ａ３を直列又は並列に組み合わせる幾つかのバリエーションが知られている。すなわち、スナバ回路は、スナバコンデンサ及び抵抗の直列回路、又は、スナバコンデンサ、抵抗及びスナバダイオードを直列もしくは並列に組み合わせた回路で構成されていてもよい。   In the inverter module 1a, the snubber circuit 2a is connected to the terminals 11 and 12. The snubber circuit 2a includes a snubber capacitor 2a1 and a snubber resistor 2a2. Snubber capacitor 2a1 and snubber resistor 2a2 are connected in series. The other inverter modules 1b and 1c are configured similarly. Although FIG. 1 illustrates a snubber circuit in which a snubber capacitor 2a1 and a snubber resistor 2a2 are connected in series, the present invention is not limited to this configuration. FIG. 2 is a diagram illustrating an example different from FIG. 1 of the snubber circuit according to the present embodiment. As shown in FIG. 2, a snubber diode 2a3 connected in parallel to both ends of the snubber resistor 2a2 may be provided. The circuit configuration of FIG. 2 is also an example, and several variations are known in which the snubber capacitor 2a1, the snubber resistor 2a2, and the snubber diode 2a3, which are circuit elements, are combined in series or in parallel. That is, the snubber circuit may be configured by a series circuit of a snubber capacitor and a resistor, or a circuit in which a snubber capacitor, a resistor, and a snubber diode are combined in series or in parallel.

インバータモジュール１ａ，１ｂ，１ｃは、モータ４に接続される。モータ４は、Ｕ相巻線４Ｕ、Ｖ相巻線４Ｖ及びＷ相巻線４Ｗを有する三相モータである。インバータモジュール１ａの端子１３，１４，１５は１つに結線されて、モータ４のＵ相巻線４Ｕに電気的に接続される。他のインバータモジュール１ｂ，１ｃも同様であり、インバータモジュール１ｂの端子１３，１４，１５は１つに結線されて、モータ４のＶ相巻線４Ｖに電気的に接続され、インバータモジュール１ｃの端子１３，１４，１５は１つに結線されて、モータ４のＷ相巻線４Ｗに電気的に接続される。すなわち、図１に示すインバータ装置の構成は、それぞれのインバータモジュールにおける複数の交流端子が同一相の交流端子を成し、それぞれがＵ相、Ｖ相及びＷ相のインバータモジュールとして配置される。   The inverter modules 1a, 1b, and 1c are connected to the motor 4. The motor 4 is a three-phase motor having a U-phase winding 4U, a V-phase winding 4V, and a W-phase winding 4W. Terminals 13, 14, 15 of the inverter module 1 a are connected to one and electrically connected to the U-phase winding 4 U of the motor 4. The same applies to the other inverter modules 1b and 1c. The terminals 13, 14, and 15 of the inverter module 1b are connected to one and electrically connected to the V-phase winding 4V of the motor 4, and the terminals of the inverter module 1c. 13, 14, and 15 are connected to one and electrically connected to the W-phase winding 4 </ b> W of the motor 4. That is, in the configuration of the inverter device shown in FIG. 1, a plurality of AC terminals in each inverter module form an AC terminal having the same phase, and each is arranged as a U-phase, V-phase, and W-phase inverter module.

図１のように構成されたインバータ装置によれば、スイッチング素子１ａ１，１ａ２，１ａ３，１ａ４，１ａ５，１ａ６の個々の電流容量が小さい場合でも、スイッチング素子対を並列化することにより大電流容量のインバータ装置を実現することができる。   According to the inverter device configured as shown in FIG. 1, even when the individual current capacities of the switching elements 1a1, 1a2, 1a3, 1a4, 1a5, and 1a6 are small, a large current capacity can be obtained by parallelizing the switching element pairs. An inverter device can be realized.

制御部５は、インバータモジュール１ａ，１ｂ，１ｃ内のスイッチング素子の動作を制御するための制御手段である。具体的に説明すると、制御部５は、インバータモジュール１ａ，１ｂ，１ｃ内のスイッチング素子１ａ１，１ａ２，１ａ３，１ａ４，１ａ５，１ａ６を制御するための駆動信号であるＰＷＭ信号ＵＰ，ＶＰ，ＷＰ，ＵＮ，ＶＮ，ＷＮを生成してインバータモジュール１ａ，１ｂ，１ｃへ出力する。ＰＷＭ信号ＵＰ，ＶＰ，ＷＰ，ＵＮ，ＶＮ，ＷＮのうち、ＵＰ，ＶＰ，ＷＰは、Ｕ相、Ｖ相及びＷ相の上アームのスイッチング素子１ａ１，１ａ３，１ａ５のオンオフ状態を制御するためのＰＷＭ信号であり、ＵＮ，ＶＮ，ＷＮは、Ｕ相、Ｖ相及びＷ相の下アームのスイッチング素子１ａ２，１ａ４，１ａ６のオンオフ状態を制御するためのＰＷＭ信号である。   The controller 5 is a control means for controlling the operation of the switching elements in the inverter modules 1a, 1b, 1c. More specifically, the control unit 5 includes PWM signals UP, VP, WP, which are drive signals for controlling the switching elements 1a1, 1a2, 1a3, 1a4, 1a5, 1a6 in the inverter modules 1a, 1b, 1c. UN, VN, and WN are generated and output to the inverter modules 1a, 1b, and 1c. Of the PWM signals UP, VP, WP, UN, VN, and WN, UP, VP, and WP control the on / off states of the switching elements 1a1, 1a3, and 1a5 of the upper arms of the U-phase, V-phase, and W-phase. The PWM signals UN, VN, and WN are PWM signals for controlling the on / off states of the switching elements 1a2, 1a4, and 1a6 of the lower arms of the U-phase, V-phase, and W-phase.

本実施の形態のインバータ装置は、前述の通り、インバータモジュール１ａはＵ相のインバータモジュールを構成し、インバータモジュール１ｂはＶ相のインバータモジュールを構成し、インバータモジュール１ｃはＷ相のインバータモジュールを構成する。このため、インバータモジュール１ａにはＰＷＭ信号ＵＰ，ＵＮが出力され、インバータモジュール１ｂにはＰＷＭ信号ＶＰ，ＶＮが出力され、インバータモジュール１ｃにはＰＷＭ信号ＷＰ，ＷＮが出力される。   In the inverter device of the present embodiment, as described above, the inverter module 1a constitutes a U-phase inverter module, the inverter module 1b constitutes a V-phase inverter module, and the inverter module 1c constitutes a W-phase inverter module. To do. Therefore, PWM signals UP and UN are output to the inverter module 1a, PWM signals VP and VN are output to the inverter module 1b, and PWM signals WP and WN are output to the inverter module 1c.

スイッチング素子１ａ１，１ａ２，１ａ３，１ａ４，１ａ５，１ａ６としては、どのような素子を用いてもよいが、ＧａＮ（窒化ガリウム）、ＳｉＣ（シリコンカーバイド：炭化珪素）、ダイヤモンドなどのワイドバンドギャップ半導体を用いることが可能である。ワイドバンドギャップ半導体を用いることで耐電圧性が高く、許容電流密度も高くなるため、インバータモジュールの小型化が可能となる。ワイドバンドギャップ半導体は、耐熱性も高いため、図示しない放熱部の放熱フィンの小型化も可能になる。ワイドバンドギャップ半導体によって形成されたスイッチング素子は、スイッチングスピードが速く、スイッチング時に発生する損失が小さいので、同様に放熱部の放熱フィンの小型化が可能になる。   As the switching elements 1a1, 1a2, 1a3, 1a4, 1a5, 1a6, any element may be used, but wide band gap semiconductors such as GaN (gallium nitride), SiC (silicon carbide: silicon carbide), and diamond are used. It is possible to use. By using a wide band gap semiconductor, the withstand voltage is high and the allowable current density is also high, so that the inverter module can be miniaturized. Since the wide band gap semiconductor has high heat resistance, it is possible to reduce the size of the heat dissipating fins of the heat dissipating unit (not shown). Since the switching element formed of the wide band gap semiconductor has a high switching speed and a small loss generated during switching, it is possible to reduce the size of the radiating fin of the radiating portion.

次に、本実施の形態に係るインバータ装置の特徴について、図１から図７の図面を適宜参照して説明する。図３は、本実施の形態に係るインバータ装置におけるインバータモジュール及びスナバ回路の部品配置の様子を示す斜視図である。図４は、並列駆動の手法が異なるインバータ装置の回路構成を比較例として示す図である。図５は、図４に示すインバータ装置におけるインバータモジュール及びスナバ回路の部品配置の様子を示す斜視図である。図６は、図５に示すインバータモジュールにおけるＵ相、Ｖ相及びＷ相における結線の様子を示す斜視図である。図７は、本実施の形態に係るインバータ装置によるサージ電圧低減効果を説明する図である。   Next, features of the inverter device according to the present embodiment will be described with reference to the drawings of FIGS. FIG. 3 is a perspective view showing a state of component arrangement of the inverter module and the snubber circuit in the inverter device according to the present embodiment. FIG. 4 is a diagram illustrating, as a comparative example, the circuit configuration of an inverter device having a different parallel driving method. FIG. 5 is a perspective view showing a state of component arrangement of the inverter module and the snubber circuit in the inverter device shown in FIG. 4. 6 is a perspective view showing a state of connection in the U phase, the V phase, and the W phase in the inverter module shown in FIG. FIG. 7 is a diagram for explaining the effect of reducing the surge voltage by the inverter device according to the present embodiment.

ここで、図３から図７の図面について補足する。まず、図４は、図１とは基本的な構成は同等であるが、交流端子である端子１３，１４，１５の結線の方法が異なり、また、並列駆動の手法が異なる。なお、図１と同等の構成部には同一の符号を付している。図１では、各インバータモジュールの端子１３，１４，１５は１つに結線されていたが、図４では、各インバータモジュールにおける端子１３同士が１つに結線されて、モータ４のＵ相巻線４Ｕに電気的に接続されている。端子１４及び端子１５も同様であり、各インバータモジュールにおける端子１４同士が１つに結線されて、モータ４のＶ相巻線４Ｖに電気的に接続され、各インバータモジュールにおける端子１５同士が１つに結線されて、モータ４のＷ相巻線４Ｗに電気的に接続されている。すなわち、図４に示すインバータ装置の構成は、それぞれのインバータモジュールにおける複数の交流端子のそれぞれが異なる相の交流端子を成し、複数のインバータモジュールにおける第１アーム、第２アーム及び第３アームのそれぞれが、Ｕ相、Ｖ相及びＷ相のインバータ回路として動作する構成である。   Here, it supplements about drawing of FIGS. 3-7. First, although FIG. 4 has the same basic configuration as FIG. 1, the method of connecting the terminals 13, 14, and 15 which are AC terminals is different, and the method of parallel driving is different. In addition, the same code | symbol is attached | subjected to the component equivalent to FIG. In FIG. 1, the terminals 13, 14, and 15 of each inverter module are connected to one, but in FIG. 4, the terminals 13 in each inverter module are connected to one and the U-phase winding of the motor 4 is connected. It is electrically connected to 4U. The terminal 14 and the terminal 15 are the same, and the terminals 14 in each inverter module are connected to one and electrically connected to the V-phase winding 4V of the motor 4, and one terminal 15 in each inverter module is connected. And is electrically connected to the W-phase winding 4W of the motor 4. That is, in the configuration of the inverter device shown in FIG. 4, each of the plurality of AC terminals in each inverter module forms an AC terminal of a different phase, and the first arm, the second arm, and the third arm in the plurality of inverter modules. Each is configured to operate as a U-phase, V-phase, and W-phase inverter circuit.

図３は、図１の回路図を基に製作したインバータモジュール６ａ，６ｂ，６ｃ及びスナバ回路７ａ，７ｂ，７ｃの配置図である。また、図５は、図４の回路図を基に製作したインバータモジュール６Ａ，６Ｂ，６Ｃ及びスナバ回路７ａ，７ｂ，７ｃの配置図である。図１及び図４のように、インバータの回路構成は同一であるが、交流端子である端子１３，１４，１５の接続構成が異なり、図３及び図５に示すように、インバータモジュールは異なるものとなる。   FIG. 3 is a layout view of inverter modules 6a, 6b, 6c and snubber circuits 7a, 7b, 7c manufactured based on the circuit diagram of FIG. FIG. 5 is a layout diagram of the inverter modules 6A, 6B, 6C and snubber circuits 7a, 7b, 7c manufactured based on the circuit diagram of FIG. As shown in FIG. 1 and FIG. 4, the inverter circuit configuration is the same, but the connection configuration of the terminals 13, 14, and 15 that are AC terminals is different, and the inverter modules are different as shown in FIG. 3 and FIG. It becomes.

具体的に説明すると、図３に示すように、インバータモジュール６ａのＵ端子は３つの端子から成り、当該３つの端子は、図１のインバータモジュール６ａの回路における端子１３，１４，１５に対応する。同様に、インバータモジュール６ｂのＶ端子は３つの端子から成り、当該３つの端子は、図１のインバータモジュール６ｂの回路における端子１３，１４，１５に対応する。また、インバータモジュール６ｃのＷ端子は３つの端子から成り、当該３つの端子は、図１のインバータモジュール６ｃの回路における端子１３，１４，１５に対応する。   Specifically, as shown in FIG. 3, the U terminal of the inverter module 6a is composed of three terminals, and the three terminals correspond to the terminals 13, 14, 15 in the circuit of the inverter module 6a of FIG. . Similarly, the V terminal of the inverter module 6b includes three terminals, and the three terminals correspond to the terminals 13, 14, and 15 in the circuit of the inverter module 6b of FIG. Further, the W terminal of the inverter module 6c is composed of three terminals, and the three terminals correspond to the terminals 13, 14, and 15 in the circuit of the inverter module 6c of FIG.

一方、図５に示すように、インバータモジュール６Ａ，６Ｂ，６Ｃにおける各々のＵ端子は、図４のインバータモジュール１ａ，１ｂ，１ｃの回路における各々の端子１３に対応する。同様に、インバータモジュール６Ａ，６Ｂ，６Ｃにおける各々のＶ端子は、図４のインバータモジュール１ａ，１ｂ，１ｃの回路における各々の端子１４に対応する。また、インバータモジュール６Ａ，６Ｂ，６Ｃにおける各々のＷ端子は、図４のインバータモジュール１ａ，１ｂ，１ｃの回路における各々の端子１５に対応する。したがって、インバータモジュール６Ａ，６Ｂ，６Ｃを用いてインバータ回路を構成するには、図６に示すように結線する必要がある。なお、図３及び図５における回路部品の配置条件は同一であり、何れも回路部品の実装面積が小さくなるように配置している。また、インバータモジュール６ａ，６ｂ，６ｃ及びインバータモジュール６Ａ，６Ｂ，６Ｃにおける、Ｕ端子、Ｖ端子及びＷ端子、並びに、直流端子であるＰ端子及びＮ端子の配置は、各端子間の線間電圧及び絶縁距離、並びに、各端子に通電する電流を考慮して決める必要があり、図示のように、Ｐ端子及びＮ端子が両側に配置され、Ｐ端子とＮ端子との間に、Ｕ端子、Ｖ端子及びＷ端子が配置される構成となる。   On the other hand, as shown in FIG. 5, each U terminal in the inverter modules 6A, 6B, and 6C corresponds to each terminal 13 in the circuit of the inverter modules 1a, 1b, and 1c in FIG. Similarly, each V terminal in the inverter modules 6A, 6B, 6C corresponds to each terminal 14 in the circuit of the inverter modules 1a, 1b, 1c in FIG. Each W terminal in the inverter modules 6A, 6B, and 6C corresponds to each terminal 15 in the circuit of the inverter modules 1a, 1b, and 1c in FIG. Therefore, in order to construct an inverter circuit using the inverter modules 6A, 6B, and 6C, it is necessary to connect as shown in FIG. 3 and FIG. 5 have the same circuit component arrangement conditions, both of which are arranged so that the circuit component mounting area is small. Further, in the inverter modules 6a, 6b, 6c and the inverter modules 6A, 6B, 6C, the arrangement of the U terminal, the V terminal and the W terminal, and the P terminal and the N terminal which are DC terminals are the line voltages between the terminals. And the insulation distance and the current flowing through each terminal need to be determined. As shown in the figure, the P terminal and the N terminal are arranged on both sides, and between the P terminal and the N terminal, the U terminal, The V terminal and the W terminal are arranged.

図７には、図１及び図４の回路のターンオフ時の電圧波形及び電流波形が示されている。ターンオフ時の電流は、図示のように、ピーク値I０から零に向かって急速に立ち下がる波形となる。一方、ターンオフ時の電圧は、図示のように、零から急速に立ち上がる波形となる。電圧波形において、実線は単一モジュールにて三相出力を行う図４の回路の電圧波形であり、破線は単一モジュールにて単相出力を行う図１の回路の電圧波形である。なお、図４の回路構成における配線インダクタンスをＬ０とし、図１の回路構成における配線インダクタンスをＬ１としている。FIG. 7 shows a voltage waveform and a current waveform when the circuits of FIGS. 1 and 4 are turned off. Current at turn-off, as shown, the rapidly falls waveform toward zero from the peak value I 0. On the other hand, the voltage at the turn-off has a waveform that rises rapidly from zero, as shown in the figure. In the voltage waveform, the solid line is the voltage waveform of the circuit of FIG. 4 that performs three-phase output with a single module, and the broken line is the voltage waveform of the circuit of FIG. 1 that performs single-phase output with a single module. The wiring inductance in the circuit configuration of FIG. 4 is L 0, and the wiring inductance in the circuit configuration of FIG. 1 is L 1 .

本実施の形態に係るインバータ装置の特徴の説明に戻る。まず、図１のように構成された回路においては、１つのインバータモジュール内に設計された各アーム出力をモータ出力のＵ相、Ｖ相及びＷ相とすることで、図３に示すようにインバータモジュール同士の絶縁距離が、ほぼ各相の絶縁距離となり、モータ４への結線が容易になる。   Returning to the description of the characteristics of the inverter device according to the present embodiment. First, in the circuit configured as shown in FIG. 1, each arm output designed in one inverter module is set to the U phase, V phase and W phase of the motor output, so that the inverter as shown in FIG. The insulation distance between the modules is almost the insulation distance of each phase, and the connection to the motor 4 becomes easy.

図１の回路構成の場合、大電流駆動のときには、Ｕ相、Ｖ相及びＷ相に多くの電流が通電されるため、配線パターンを広くとらなければならないが、図３に示されるように、インバータモジュールから引き出されるアーム端子同士が接近しているので、端子同士を結線すればよく、大電流を許容するための太い配線パターンを引き回さずに済むという利点がある。   In the case of the circuit configuration of FIG. 1, when a large current is driven, a large amount of current is applied to the U phase, the V phase, and the W phase, so the wiring pattern must be widened, but as shown in FIG. Since the arm terminals drawn out from the inverter module are close to each other, the terminals need only be connected to each other, and there is an advantage that it is not necessary to draw a thick wiring pattern for allowing a large current.

また、図４の回路構成の場合、図６に示すように、Ｕ相、Ｖ相及びＷ相の交流出力の配線パターンを引き回す必要がある。また、Ｐ端子に接続する配線パターンとＮ端子に接続する配線パターンとは、低インダクタンスのために、それらを近づけて配線する必要があり、且つ、交流配線と干渉しないように広く配線する必要がある。このため、Ｐ端子及びＮ端子に接続する配線パターンは、図１の回路構成に比して長くなる。このため、配線インダクタンスが大きくなり、スイッチング時のサージ電圧が大きくなる。その結果、時定数の大きなスナバ回路が必要となる。スナバ回路における時定数は、スナバコンデンサの容量と、スナバ抵抗の抵抗値の積に比例するので、スナバ回路部品の実装面積が増大し、装置サイズが増大し、また、コストが増加する要因となっていた。   In the case of the circuit configuration of FIG. 4, it is necessary to route U-phase, V-phase, and W-phase AC output wiring patterns as shown in FIG. Also, the wiring pattern connected to the P terminal and the wiring pattern connected to the N terminal need to be wired close to each other for low inductance, and must be widely wired so as not to interfere with the AC wiring. is there. For this reason, the wiring pattern connected to the P terminal and the N terminal is longer than the circuit configuration of FIG. For this reason, the wiring inductance increases and the surge voltage during switching increases. As a result, a snubber circuit with a large time constant is required. The time constant in the snubber circuit is proportional to the product of the snubber capacitor capacity and the resistance value of the snubber resistor, which increases the mounting area of the snubber circuit components, increases the device size, and increases the cost. It was.

これに対し、図１の回路構成の場合、Ｕ相、Ｖ相及びＷ相の交流出力の配線パターンを引き回す必要はないため、Ｐ端子及びＮ端子に接続する配線パターンを、図４の回路構成よりも短くすることができる。これにより、配線インダクタンスを小さくすることができるので、装置サイズの増大及びコストの増加を抑制することが可能となる。   On the other hand, in the case of the circuit configuration of FIG. 1, there is no need to route the U-phase, V-phase, and W-phase AC output wiring patterns, so the wiring pattern connected to the P terminal and N terminal is changed to the circuit configuration of FIG. Can be shorter. Thereby, since wiring inductance can be made small, it becomes possible to suppress an increase in apparatus size and cost.

上述のように、図７には、実線及び破線にて、スイッチング素子がターンオフするときの電圧波形を示している。ターンオフ時の電圧波形は、一般的に、次式で表すことができる。   As described above, FIG. 7 shows a voltage waveform when the switching element is turned off by a solid line and a broken line. The voltage waveform at turn-off can be generally expressed by the following equation.

ＶＣＥＳＰ＝Ｅ＋ＶＦＭ＋(−Ｌ・ｄＩ／ｄｔ) …（１）V CESP = E + V FM + (− L · dI / dt) (1)

上記（１）式において、ＶＣＥＳＰはターンオフ時のスパイク電圧の値、Ｅはインバータモジュールに印加される直流電源電圧の値、ＶＦＭはスナバダイオードにおける過渡順電圧降下の値、Ｌは配線インダクタンスの値、ｄＩ／ｄｔは、スイッチング素子におけるターンオフ時の電圧変化を表す。In the above equation (1), V CESP is the value of the spike voltage at turn-off, E is the value of the DC power supply voltage applied to the inverter module, V FM is the value of the transient forward voltage drop in the snubber diode, and L is the wiring inductance value. The value dI / dt represents a change in voltage at turn-off of the switching element.

上述のように、図４の回路構成における配線インダクタンスＬ０と、図１の回路構成における配線インダクタンスＬ１との間には、Ｌ０＞Ｌ１の関係がある。このため、実線で示す電圧波形のピーク値、破線で示す電圧波形のピーク値との差分値であるΔＶＣＥＳＰは、次式で表すことができる。As described above, the wiring inductance L 0 in the circuit configuration of FIG. 4, between the wiring inductance L 1 in the circuit configuration of FIG. 1, a relationship of L 0> L 1. Therefore, ΔV CESP that is a difference value between the peak value of the voltage waveform indicated by the solid line and the peak value of the voltage waveform indicated by the broken line can be expressed by the following equation.

ΔＶＣＥＳＰ＝(Ｌ０−Ｌ１)(ｄＩ／ｄｔ) …（２）ΔV CESP = (L 0 −L 1 ) (dI / dt) (2)

上記（２）式で表されるΔＶＣＥＳＰが、スナバ回路部品の低価格化、スナバ回路部品の長寿命化、スナバ回路部品の低サイズ化に寄与できる定量値である。ΔV CESP expressed by the above equation (2) is a quantitative value that can contribute to the reduction of the price of the snubber circuit component, the extension of the life of the snubber circuit component, and the size reduction of the snubber circuit component.

なお、図１の例では、１つのインバータモジュールが３対のスイッチング素子対で構成される例を示したが、図１の例に限定されず、２対又は４対以上のスイッチング素子で１つのインバータモジュールが構成されていてもよい。   In the example of FIG. 1, an example in which one inverter module is configured by three pairs of switching elements is shown. However, the present invention is not limited to the example of FIG. 1, and one inverter module includes two or more pairs of switching elements. An inverter module may be configured.

また、図１の構成例では、モータ４が３相モータの例を示したが、３相モータに限定されず、相数分のインバータモジュールを用いることで図１の例と同様に低価格化及び低サイズ化を実現できる。   In the configuration example of FIG. 1, the motor 4 is an example of a three-phase motor. However, the configuration is not limited to the three-phase motor, and the cost is reduced similarly to the example of FIG. 1 by using an inverter module for the number of phases. And reduction in size can be realized.

また、図１の構成例では、１相あたり１つのインバータモジュールを用いる例を示したが、１相あたり複数のインバータモジュールを用いてもよい。一例として、１相あたり２つのインバータモジュールを並列に接続して用いて、相数×２個のインバータモジュールを用いてもよい。   Moreover, although the example of using one inverter module per phase was shown in the configuration example of FIG. 1, a plurality of inverter modules may be used per phase. As an example, two inverter modules per phase may be connected in parallel, and the number of phases × 2 inverter modules may be used.

以上説明したように、本実施の形態に係るインバータ装置によれば、モータの相数と同数のインバータモジュール、及びインバータモジュールの直流端子間に接続されたスナバ回路を備え、インバータモジュールは、２つのスイッチング素子が直列に接続されたスイッチング素子対を複数備え、複数のスイッチング素子対は並列に接続されるように構成したので、装置サイズの増大及びコストの増加を抑制しつつ、並列駆動に適したインバータ装置を構成することが可能となる。   As described above, the inverter device according to the present embodiment includes the same number of inverter modules as the number of phases of the motor, and the snubber circuit connected between the DC terminals of the inverter modules. Since a plurality of switching element pairs in which switching elements are connected in series are provided and the plurality of switching element pairs are connected in parallel, it is suitable for parallel driving while suppressing an increase in device size and cost. An inverter device can be configured.

なお、以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。   Note that the configurations shown in the above embodiments are examples of the contents of the present invention, and can be combined with other known techniques, and can be combined without departing from the gist of the present invention. It is also possible to omit or change a part of.

１ａ，１ｂ，１ｃ，６ａ，６ｂ，６ｃ，６Ａ，６Ｂ，６Ｃ インバータモジュール、１ａ１，１ａ２，１ａ３，１ａ４，１ａ５，１ａ６ スイッチング素子、２ａ，７ａ，７ｂ，７ｃ スナバ回路、２ａ１ スナバコンデンサ、２ａ２ スナバ抵抗、２ａ３ スナバダイオード、４ モータ、４Ｕ Ｕ相巻線、４Ｖ Ｖ相巻線、４Ｗ Ｗ相巻線、５ 制御部、１１，１２，１３，１４，１５ 端子。   1a, 1b, 1c, 6a, 6b, 6c, 6A, 6B, 6C inverter module, 1a1, 1a2, 1a3, 1a4, 1a5, 1a6 switching element, 2a, 7a, 7b, 7c snubber circuit, 2a1 snubber capacitor, 2a2 snubber Resistance, 2a3 snubber diode, 4 motor, 4U U phase winding, 4V V phase winding, 4W W phase winding, 5 control unit, 11, 12, 13, 14, 15 terminals.

Claims (5)

モータの相数と同数のインバータモジュールと、
前記インバータモジュールの直流端子間に接続されたスナバ回路と、
を備え、
前記インバータモジュールは、２つのスイッチング素子が直列に接続されたスイッチング素子対を複数備え、複数の前記スイッチング素子対は並列に接続され、
前記インバータモジュールを構成するスイッチング素子は、前記インバータモジュールごとに共通の駆動信号によって駆動される
ことを特徴とするインバータ装置。The same number of inverter modules as the number of phases of the motor;
A snubber circuit connected between the DC terminals of the inverter module;
With
The inverter module includes a plurality of switching element pairs in which two switching elements are connected in series, and the plurality of switching element pairs are connected in parallel.
The switching device constituting the inverter module is driven by a common drive signal for each inverter module. 前記スナバ回路は、スナバコンデンサ及び抵抗の直列回路、又は、スナバコンデンサ、抵抗及びスナバダイオードを直列もしくは並列に組み合わせた回路であることを特徴とする請求項１に記載のインバータ装置。   The inverter device according to claim 1, wherein the snubber circuit is a series circuit of a snubber capacitor and a resistor, or a circuit in which a snubber capacitor, a resistor, and a snubber diode are combined in series or in parallel. 前記モータは三相モータであり、
３つの前記インバータモジュールの交流端子は１つに結線されて同一相の交流端子を成し、それぞれがＵ相、Ｖ相及びＷ相のインバータモジュールとして配置される
ことを特徴とする請求項１又は２に記載のインバータ装置。The motor is a three-phase motor;
The AC terminals of the three inverter modules are connected together to form an AC terminal of the same phase, and each is arranged as a U-phase, V-phase, and W-phase inverter module. 2. The inverter device according to 2. 前記スイッチング素子は、ワイドバンドギャップ半導体によって形成されたスイッチング素子であることを特徴とする請求項１から３の何れか１項に記載のインバータ装置。   The inverter device according to any one of claims 1 to 3, wherein the switching element is a switching element formed of a wide band gap semiconductor. 前記ワイドバンドギャップ半導体は、炭化ケイ素、窒化ガリウム、又はダイヤモンドを用いた半導体であることを特徴とする請求項４に記載のインバータ装置。   The inverter device according to claim 4, wherein the wide band gap semiconductor is a semiconductor using silicon carbide, gallium nitride, or diamond.
JP2018514035A 2016-04-27 2016-04-27 Inverter device Active JP6619507B2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/063290 WO2017187577A1 (en) 2016-04-27 2016-04-27 Inverter device

Publications (2)

Publication Number Publication Date
JPWO2017187577A1 true JPWO2017187577A1 (en) 2018-07-19
JP6619507B2 JP6619507B2 (en) 2019-12-11

Family

ID=60160369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018514035A Active JP6619507B2 (en) 2016-04-27 2016-04-27 Inverter device

Country Status (2)

Country Link
JP (1) JP6619507B2 (en)
WO (1) WO2017187577A1 (en)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03150073A (en) * 1989-07-31 1991-06-26 Fuji Electric Co Ltd Transistor inverter
JPH04125072A (en) * 1990-09-14 1992-04-24 Hitachi Ltd Power converter
JPH09182451A (en) * 1995-12-21 1997-07-11 Toshiba Corp High-voltage output power converter
JP2005117783A (en) * 2003-10-08 2005-04-28 Fuji Electric Fa Components & Systems Co Ltd Stack structure of power converter
JP2009261106A (en) * 2008-04-15 2009-11-05 Mitsubishi Heavy Ind Ltd Electrical circuit
JP2010017080A (en) * 2009-10-20 2010-01-21 Daikin Ind Ltd Phase current detector
JP2010098846A (en) * 2008-10-16 2010-04-30 Hitachi Ltd Power converter
JP2010287699A (en) * 2009-06-11 2010-12-24 Mitsubishi Electric Corp Power module
JP2011239547A (en) * 2010-05-10 2011-11-24 Mitsubishi Electric Corp Reference circuit module, three-phase inverter circuit, rectification circuit, pam circuit, single-transistor type pam circuit, half bridge/interleave circuit, and air conditioner
WO2013114565A1 (en) * 2012-01-31 2013-08-08 株式会社安川電機 Power conversion device and method for producing power conversion device
JP2014165949A (en) * 2013-02-21 2014-09-08 Mitsubishi Electric Corp Power conversion apparatus
JP2015089244A (en) * 2013-10-31 2015-05-07 Ntn株式会社 Inverter device for motor
WO2016071964A1 (en) * 2014-11-04 2016-05-12 三菱電機株式会社 Motor drive device and air conditioner

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6318563B2 (en) * 2013-11-12 2018-05-09 株式会社デンソー Bus bar and power conversion device using the same

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03150073A (en) * 1989-07-31 1991-06-26 Fuji Electric Co Ltd Transistor inverter
JPH04125072A (en) * 1990-09-14 1992-04-24 Hitachi Ltd Power converter
JPH09182451A (en) * 1995-12-21 1997-07-11 Toshiba Corp High-voltage output power converter
JP2005117783A (en) * 2003-10-08 2005-04-28 Fuji Electric Fa Components & Systems Co Ltd Stack structure of power converter
JP2009261106A (en) * 2008-04-15 2009-11-05 Mitsubishi Heavy Ind Ltd Electrical circuit
JP2010098846A (en) * 2008-10-16 2010-04-30 Hitachi Ltd Power converter
JP2010287699A (en) * 2009-06-11 2010-12-24 Mitsubishi Electric Corp Power module
JP2010017080A (en) * 2009-10-20 2010-01-21 Daikin Ind Ltd Phase current detector
JP2011239547A (en) * 2010-05-10 2011-11-24 Mitsubishi Electric Corp Reference circuit module, three-phase inverter circuit, rectification circuit, pam circuit, single-transistor type pam circuit, half bridge/interleave circuit, and air conditioner
WO2013114565A1 (en) * 2012-01-31 2013-08-08 株式会社安川電機 Power conversion device and method for producing power conversion device
JP2014165949A (en) * 2013-02-21 2014-09-08 Mitsubishi Electric Corp Power conversion apparatus
JP2015089244A (en) * 2013-10-31 2015-05-07 Ntn株式会社 Inverter device for motor
WO2016071964A1 (en) * 2014-11-04 2016-05-12 三菱電機株式会社 Motor drive device and air conditioner

Also Published As

Publication number Publication date
WO2017187577A1 (en) 2017-11-02
JP6619507B2 (en) 2019-12-11

Similar Documents

Publication Publication Date Title
JP6261769B2 (en) Power conversion device and power semiconductor module
JP6513303B2 (en) Power semiconductor module and power converter
JP5798412B2 (en) Semiconductor module
US10134718B2 (en) Power semiconductor module
JP6457800B2 (en) Power conversion device and railway vehicle equipped with the same
JP3173512U (en) Semiconductor device
WO2011111175A1 (en) Power semiconductor module, power conversion device, and railway vehicles
JP2011029262A (en) Power converter
JP5851267B2 (en) Inverter and vehicle control device
JP2012019568A (en) Power converter and motor drive device using the same
JP5440634B2 (en) Power converter
JP2014036509A (en) Three-level power conversion device
JP5241421B2 (en) Power converter
JP3896940B2 (en) Semiconductor device
US9950898B2 (en) Semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP6123722B2 (en) Semiconductor device
JP6619507B2 (en) Inverter device
JP6720601B2 (en) Power converter
JP6633789B2 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP2013240151A (en) Power conversion device
CN111341749B (en) Semiconductor module
JP6766761B2 (en) Semiconductor device
US10848049B2 (en) Main conversion circuit, power conversion device, and moving body
WO2016157532A1 (en) Electric power conversion device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180330

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190425

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190813

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191011

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20191021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191114

R150 Certificate of patent or registration of utility model

Ref document number: 6619507

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250