JPWO2017065306A1 - Semiconductor material, method for generating carriers in conductive layer, thermoelectric conversion element, and switching element - Google Patents

Semiconductor material, method for generating carriers in conductive layer, thermoelectric conversion element, and switching element Download PDF

Info

Publication number
JPWO2017065306A1
JPWO2017065306A1 JP2017545507A JP2017545507A JPWO2017065306A1 JP WO2017065306 A1 JPWO2017065306 A1 JP WO2017065306A1 JP 2017545507 A JP2017545507 A JP 2017545507A JP 2017545507 A JP2017545507 A JP 2017545507A JP WO2017065306 A1 JPWO2017065306 A1 JP WO2017065306A1
Authority
JP
Japan
Prior art keywords
layer
piezoelectric
thermoelectric
semiconductor material
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017545507A
Other languages
Japanese (ja)
Other versions
JP6744609B2 (en
Inventor
貴博 山本
貴博 山本
宇史 中嶋
宇史 中嶋
宏明 阿武
宏明 阿武
哲 小鍋
哲 小鍋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo University of Science
Zeon Corp
Original Assignee
Tokyo University of Science
Zeon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo University of Science, Zeon Corp filed Critical Tokyo University of Science
Publication of JPWO2017065306A1 publication Critical patent/JPWO2017065306A1/en
Application granted granted Critical
Publication of JP6744609B2 publication Critical patent/JP6744609B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N11/00—Generators or motors not provided for elsewhere; Alleged perpetua mobilia obtained by electric or magnetic means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/85—Thermoelectric active materials
    • H10N10/851—Thermoelectric active materials comprising inorganic compositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/85—Thermoelectric active materials
    • H10N10/856—Thermoelectric active materials comprising organic compositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/30—Piezoelectric or electrostrictive devices with mechanical input and electrical output, e.g. functioning as generators or sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/857—Macromolecular compositions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Hardware Design (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Thin Film Transistor (AREA)

Abstract

本発明の実施形態は、圧電材料を含む圧電層と、導電性材料を含み、前記圧電層に接触させて又は他の層を介して設けられた導電性層と、を有し、前記圧電層に外部刺激を付与することで生じた分極によって前記導電性層にキャリアが生じる半導体材料である。An embodiment of the present invention includes a piezoelectric layer including a piezoelectric material, and a conductive layer including a conductive material and provided in contact with the piezoelectric layer or via another layer, and the piezoelectric layer It is a semiconductor material in which carriers are generated in the conductive layer by polarization caused by applying an external stimulus.

Description

本発明は、半導体材料、導電性層にキャリアを生じさせる方法、熱電変換素子、及びスイッチング素子に関する。   The present invention relates to a semiconductor material, a method for generating carriers in a conductive layer, a thermoelectric conversion element, and a switching element.

近年では、実環境における振動や熱などの微小エネルギーを始めとして、未利用のエネルギーを有効利用することが望まれ、低消費電力化に対する要求がある。かかる要求に対して、熱電材料の利用が期待されている。熱電材料としては、例えば半導体を始め様々な導電性材料が知られており、近年では、国際公開第２０１６／０５６６６１号公報に、伸張された結晶構造を有する黒リン原子膜が熱電変換性能を発現し得ることが報告され、そのシミュレーションによる検証結果も報告されている。
熱電材料を利用した素子としては、例えば熱エネルギーを電気エネルギーに変換する技術として、熱電素子に圧電素子を組み込んだ熱電変換素子が知られている。
例えば、国際公開第２０１３／１０３００９号公報には、熱発電及び振動発電を併用して発電する発電装置が開示されている。
また、特開２０１０−１６９７４号公報には、可撓性を有するバンド基材の上面側に複数の圧電素子モジュールおよびシート状に形成された複数の太陽電池素子アレイを備え、バンド基材の背面側に複数の圧電素子モジュールおよびシート状に形成された複数の熱電変換素子アレイを備えるリストバンドが開示されている。
また、特開２０００−１２９１６号公報には、圧電材料からなる圧電基板と、圧電基板と対向してＰ型熱電エレメントとＮ型熱電エレメントとを挾持する基板と、Ｐ型熱電エレメント及びＮ型熱電エレメントを交互に直列に接続するために基板上に設けられた電極と、圧電基板の電極が形成された面とは反対側の面に形成された対向電極を有する熱電素子と、を備える発電装置が開示されている。
また、国際公開第２０１１／１０４７７２号公報には、第１の部分と第２の部分との温度差によって発電する熱電発電モジュールと、熱電発電モジュールに、熱的に、かつ機械的に結合し、熱電発電モジュールの振動によって変形を生じる圧電材料板を含む圧電発電モジュールとを有する発電装置が開示されている。In recent years, it has been desired to effectively use unused energy including minute energy such as vibration and heat in an actual environment, and there is a demand for low power consumption. In response to such demands, utilization of thermoelectric materials is expected. As a thermoelectric material, for example, various conductive materials such as semiconductors are known. In recent years, a black phosphorus atomic film having a stretched crystal structure has developed thermoelectric conversion performance in International Publication No. 2016/056661. It is reported that this is possible, and the verification result by the simulation is also reported.
As an element using a thermoelectric material, for example, a thermoelectric conversion element in which a piezoelectric element is incorporated in a thermoelectric element is known as a technique for converting thermal energy into electric energy.
For example, International Publication No. 2013/103009 discloses a power generation apparatus that generates power using both thermal power generation and vibration power generation.
Japanese Unexamined Patent Application Publication No. 2010-16974 includes a plurality of piezoelectric element modules and a plurality of solar cell element arrays formed in a sheet shape on the upper surface side of a flexible band base material, and the back surface of the band base material. A wristband including a plurality of piezoelectric element modules and a plurality of thermoelectric conversion element arrays formed in a sheet shape on the side is disclosed.
Japanese Patent Laid-Open No. 2000-12916 discloses a piezoelectric substrate made of a piezoelectric material, a substrate holding a P-type thermoelectric element and an N-type thermoelectric element facing the piezoelectric substrate, a P-type thermoelectric element, and an N-type thermoelectric. A power generator comprising: electrodes provided on a substrate for alternately connecting elements in series; and a thermoelectric element having a counter electrode formed on a surface opposite to the surface on which the electrodes of the piezoelectric substrate are formed Is disclosed.
In addition, in International Publication No. 2011/104772, a thermoelectric power generation module that generates power by a temperature difference between the first part and the second part, and the thermoelectric power generation module are thermally and mechanically coupled, A power generation device having a piezoelectric power generation module including a piezoelectric material plate that is deformed by vibration of a thermoelectric power generation module is disclosed.

上記従来の発電装置は、熱電素子に圧電素子を組み込むことで、熱電機能と圧電機能を持たせている。
しかし、国際公開第２０１３／１０３００９号公報に記載の発電装置は、熱電素子への熱の伝達を別途設けた熱伝導体を介して行っているため、熱電性能が低下する傾向がある。
また、特開２０１０−１６９７４号公報に記載の発電装置（リストバンド）は、熱電機能、圧電機能及び光電変換機能の機能を有するが、各機能が個別に発現される構造である。
また、特開２０００−１２９１６号公報に記載の発電装置は、熱電素子に圧電素子を一体的に付設した構造を有し、補助的な電力を得ることができるとされている。しかし、特許文献３の発電装置は、圧電素子と、熱電素子（Ｐ型熱電エレメント及びＮ型熱電エレメント）とが電極を介して個別に設けられた構造となっているため、圧電素子に生じた分極は熱電素子の熱電層に直接影響を及ぼすものではない。そのため、熱電性能の最適化の検討は十分行われていないといえる。
さらに、国際公開第２０１１／１０４７７２号公報に記載の発電装置は、熱電発電モジュールの上に圧電発電モジュールが積層された構造であり、構造が複雑な上、熱電機能及び圧電機能が個別に発現される構造である。The conventional power generation apparatus has a thermoelectric function and a piezoelectric function by incorporating a piezoelectric element into the thermoelectric element.
However, since the power generation apparatus described in International Publication No. 2013 / 103,091 performs heat transfer to the thermoelectric element via a separately provided heat conductor, the thermoelectric performance tends to decrease.
Further, the power generation device (wristband) described in JP 2010-16974 has a thermoelectric function, a piezoelectric function, and a photoelectric conversion function, but has a structure in which each function is expressed individually.
In addition, the power generation device described in Japanese Patent Application Laid-Open No. 2000-12916 has a structure in which a piezoelectric element is integrally attached to a thermoelectric element, and is capable of obtaining auxiliary power. However, since the power generation device of Patent Document 3 has a structure in which a piezoelectric element and a thermoelectric element (P-type thermoelectric element and N-type thermoelectric element) are individually provided via electrodes, the power generation apparatus is generated in the piezoelectric element. Polarization does not directly affect the thermoelectric layer of the thermoelectric element. Therefore, it can be said that the optimization of thermoelectric performance has not been sufficiently studied.
Furthermore, the power generation device described in International Publication No. 2011/104772 has a structure in which a piezoelectric power generation module is laminated on a thermoelectric power generation module. The structure is complicated, and a thermoelectric function and a piezoelectric function are individually expressed. It is a structure.

このように、熱電素子に圧電素子を組み込んだ熱電変換素子（発電装置）は知られているものの、単に熱電機能及び圧電機能の両機能を併せ持つのではなく、熱電機能及び圧電機能を相乗的に発現させて熱電性能を最適化又は向上させることができれば有効である。
熱電性能を最適化する手法としては、熱電層のキャリア密度を調整する方法がある。従来、熱電層のキャリア密度を調整する観点から、熱電層に不純物を添加したり、電界効果を利用して例えば電界効果トランジスタ（ＦＥＴ）によりキャリアを注入することが行われてきた。
しかし、熱電層に不純物を添加する方法では、不純物の存在により熱電性能が低下することがある。また、電界効果を利用したキャリアの注入方法では、不純物を注入せずにキャリアを注入することが可能となるが、キャリアの注入に電力を消費するため、電力の利用効率が低下してしまうことがある。As described above, although a thermoelectric conversion element (power generation device) in which a piezoelectric element is incorporated in a thermoelectric element is known, it does not have both a thermoelectric function and a piezoelectric function, but synergistically combines a thermoelectric function and a piezoelectric function. It is effective if it can be expressed to optimize or improve the thermoelectric performance.
As a method for optimizing the thermoelectric performance, there is a method of adjusting the carrier density of the thermoelectric layer. Conventionally, from the viewpoint of adjusting the carrier density of the thermoelectric layer, impurities have been added to the thermoelectric layer, or carriers have been injected using, for example, a field effect transistor (FET) using the field effect.
However, in the method of adding impurities to the thermoelectric layer, the thermoelectric performance may deteriorate due to the presence of impurities. In addition, in the carrier injection method using the field effect, it is possible to inject carriers without injecting impurities. However, since power is consumed for carrier injection, power use efficiency is reduced. There is.

本発明は上記事情に鑑みなされたものであり、外部から電圧印加せずに導電性層にキャリアが生じる半導体材料、導電性層にキャリアを生じさせる方法、及び熱電変換素子を提供することを課題とする。
また、本発明は、外部から電圧印加せずに導電性層にキャリアが生じる半導体材料を備えたスイッチング素子を提供することを課題とする。The present invention has been made in view of the above circumstances, and it is an object to provide a semiconductor material in which carriers are generated in a conductive layer without applying a voltage from the outside, a method for generating carriers in a conductive layer, and a thermoelectric conversion element. And
It is another object of the present invention to provide a switching element including a semiconductor material in which carriers are generated in a conductive layer without applying voltage from the outside.

上記課題を解決するための手段には、以下の実施態様が含まれる。即ち、
＜１＞ 圧電材料を含む圧電層と、
導電性材料を含み、前記圧電層に接触させて又は他の層を介して設けられた導電性層と、
を有し、
前記圧電層に外部刺激を付与することで生じた分極によって前記導電性層にキャリアが生じる半導体材料。
＜２＞ 前記導電性材料は、半導体又は導電性高分子である＜１＞に記載の半導体材料。
＜３＞ 前記半導体及び前記導電性高分子は、熱電変換する熱電材料である＜２＞に記載の半導体材料。
＜４＞ 前記外部刺激は、物理力、磁力、熱、電圧及び光から選ばれる少なくとも１つである＜１＞〜＜３＞の何れか１項に記載の半導体材料。
＜５＞ 前記圧電材料は、ポリフッ化ビニリデン系樹脂、ポリアミノボラン系樹脂、ポリシアン化ビニリデン系樹脂、ポリウレア系樹脂、ポリ乳酸樹脂、及びナイロン樹脂から選ばれる少なくとも１つである＜１＞〜＜４＞の何れか１項に記載の半導体材料。
＜６＞ 前記導電性材料は、ポリチオフェン系樹脂である＜１＞〜＜５＞の何れか１項に記載の半導体材料。
＜７＞ 前記導電性層は、黒リン原子膜である＜１＞に記載の半導体材料。
＜８＞ ＜１＞〜＜７＞の何れか１項に記載の半導体材料を有する熱電変換素子。
＜９＞ ＜１＞〜＜７＞の何れか１項に記載の半導体材料の少なくとも一対を有し、
前記一対の半導体材料の一方は、前記導電性層に電子が生じるｎ型半導体であり、
前記一対の半導体材料の他方は、前記導電性層に正孔が生じるｐ型半導体である、熱電変換素子。
＜１０＞ 圧電材料を含む圧電層と、導電性材料を含み、前記圧電層に接触させて又は他の層を介して設けられた導電性層と、を有する半導体材料に対し、前記圧電層に外部刺激を付与することにより分極を生じさせ、生じた分極によって前記導電性層にキャリアを生じさせる方法。
＜１１＞ 前記導電性材料は、半導体又は導電性高分子である＜１０＞に記載の方法。
＜１２＞ 前記半導体及び前記導電性高分子は、熱電変換する熱電材料である＜１１＞に記載の方法。
＜１３＞ 前記外部刺激は、物理力、磁力、熱、電圧及び光から選ばれる少なくとも１つである＜１０＞〜＜１２＞の何れか１項に記載の方法。
＜１４＞ 前記圧電材料は、ポリフッ化ビニリデン系樹脂、ポリアミノボラン系樹脂、ポリシアン化ビニリデン系樹脂、ポリウレア系樹脂、ポリ乳酸樹脂、及びナイロン樹脂から選ばれる少なくとも１つである＜１０＞〜＜１３＞の何れか１項に記載の方法。
＜１５＞ 前記導電性材料は、ポリチオフェン系樹脂である＜１０＞〜＜１４＞の何れか１項の何れか１項に記載の方法。
＜１６＞ 前記導電性層は、黒リン原子膜である＜１０＞に記載の方法。
＜１７＞ ＜１＞〜＜７＞の何れか１項に記載の半導体材料を有するスイッチング素子。
＜１８＞ ＜１＞〜＜７＞の何れか１項に記載の半導体材料と、
前記半導体材料の圧電層の側に配置されたゲート電極と、
前記半導体材料の導電性層に電気的に接続されるソース電極及びドレイン電極と、
を有し、
前記ゲート電極に電圧を印加したときに、前記ドレイン電極及び前記ソース電極が、前記導電性層を介して電気的に接続されるスイッチング素子。Means for solving the above problems include the following embodiments. That is,
<1> a piezoelectric layer containing a piezoelectric material;
A conductive layer comprising a conductive material, provided in contact with the piezoelectric layer or via another layer;
Have
A semiconductor material in which carriers are generated in the conductive layer by polarization generated by applying an external stimulus to the piezoelectric layer.
<2> The semiconductor material according to <1>, wherein the conductive material is a semiconductor or a conductive polymer.
<3> The semiconductor material according to <2>, wherein the semiconductor and the conductive polymer are thermoelectric materials that perform thermoelectric conversion.
<4> The semiconductor material according to any one of <1> to <3>, wherein the external stimulus is at least one selected from physical force, magnetic force, heat, voltage, and light.
<5> The piezoelectric material is at least one selected from a polyvinylidene fluoride resin, a polyaminoborane resin, a polycyanide vinylidene resin, a polyurea resin, a polylactic acid resin, and a nylon resin. <1> to <4 > The semiconductor material of any one of>.
<6> The semiconductor material according to any one of <1> to <5>, wherein the conductive material is a polythiophene resin.
<7> The semiconductor material according to <1>, wherein the conductive layer is a black phosphorus atomic film.
<8> A thermoelectric conversion element comprising the semiconductor material according to any one of <1> to <7>.
<9> At least a pair of semiconductor materials according to any one of <1> to <7>,
One of the pair of semiconductor materials is an n-type semiconductor in which electrons are generated in the conductive layer,
The other of the pair of semiconductor materials is a p-type semiconductor in which holes are generated in the conductive layer.
<10> For a semiconductor material having a piezoelectric layer containing a piezoelectric material, and a conductive layer containing a conductive material and provided in contact with the piezoelectric layer or via another layer, the piezoelectric layer A method in which polarization is generated by applying an external stimulus, and carriers are generated in the conductive layer by the generated polarization.
<11> The method according to <10>, wherein the conductive material is a semiconductor or a conductive polymer.
<12> The method according to <11>, wherein the semiconductor and the conductive polymer are thermoelectric materials for thermoelectric conversion.
<13> The method according to any one of <10> to <12>, wherein the external stimulus is at least one selected from physical force, magnetic force, heat, voltage, and light.
<14> The piezoelectric material is at least one selected from polyvinylidene fluoride resin, polyaminoborane resin, polycyanidene vinylidene resin, polyurea resin, polylactic acid resin, and nylon resin. <10> to <13 The method of any one of>.
<15> The method according to any one of <10> to <14>, wherein the conductive material is a polythiophene resin.
<16> The method according to <10>, wherein the conductive layer is a black phosphorus atomic film.
<17> A switching element comprising the semiconductor material according to any one of <1> to <7>.
<18> The semiconductor material according to any one of <1> to <7>,
A gate electrode disposed on the piezoelectric layer side of the semiconductor material;
A source electrode and a drain electrode electrically connected to the conductive layer of the semiconductor material;
Have
A switching element in which the drain electrode and the source electrode are electrically connected through the conductive layer when a voltage is applied to the gate electrode.

本発明によれば、外部から電圧印加せずに導電性層にキャリアが生じる半導体材料、導電性層にキャリアを生じさせる方法、及び熱電変換素子が提供される。
また、本発明によれば、外部から電圧印加せずに導電性層にキャリアが生じる半導体材料を備えたスイッチング素子が提供される。According to the present invention, there are provided a semiconductor material in which carriers are generated in a conductive layer without applying a voltage from the outside, a method for generating carriers in a conductive layer, and a thermoelectric conversion element.
In addition, according to the present invention, there is provided a switching element including a semiconductor material in which carriers are generated in a conductive layer without applying a voltage from the outside.

本実施形態の熱電層にキャリアが生じる前の半導体材料の一例を示す概略図である。It is the schematic which shows an example of the semiconductor material before a carrier arises in the thermoelectric layer of this embodiment. 本実施形態の半導体材料の一例を示す概略図である。It is the schematic which shows an example of the semiconductor material of this embodiment. 図２のＡ−Ａ’線断面図である。FIG. 3 is a cross-sectional view taken along line A-A ′ of FIG. 2. 図２のＢ−Ｂ’線断面図である。FIG. 3 is a sectional view taken along line B-B ′ in FIG. 2. 熱電層にキャリアが生じる前の半導体材料の作製方法において、基板上に圧電層が作製された状態の概略断面図である。FIG. 3 is a schematic cross-sectional view of a state in which a piezoelectric layer is formed on a substrate in a method for manufacturing a semiconductor material before carriers are generated in a thermoelectric layer. 熱電層にキャリアが生じる前の半導体材料の作製方法において、基板上に圧電層及び熱電層が作製された状態の概略断面図である。In the manufacturing method of the semiconductor material before a carrier arises in a thermoelectric layer, it is a schematic sectional drawing in the state where the piezoelectric layer and the thermoelectric layer were produced on the board | substrate. 熱電層にキャリアが生じる前の半導体材料の作製方法において、基板上に圧電材料及び熱電材料を含む混合層が作製された状態の概略断面図である。In the manufacturing method of the semiconductor material before a carrier arises in a thermoelectric layer, it is a schematic sectional drawing in the state where the mixed layer containing a piezoelectric material and a thermoelectric material was produced on the board | substrate. 熱電層にキャリアが生じる前の半導体材料の作製方法において、基板上で混合層が圧電層及び熱電層に二層分離した状態の概略断面図である。In the manufacturing method of the semiconductor material before a carrier arises in a thermoelectric layer, it is a schematic sectional drawing of the state where the mixed layer separated into two layers into the piezoelectric layer and the thermoelectric layer on the substrate. 本実施形態の導電性層にキャリアを生じさせる方法において、熱電層にキャリアが生じる前の半導体材料の概略断面図である。In the method for generating carriers in the conductive layer of this embodiment, it is a schematic cross-sectional view of a semiconductor material before carriers are generated in a thermoelectric layer. 本実施形態の導電性層にキャリアを生じさせる方法において、半導体材料に外部刺激が付与された状態の概略断面図である。It is a schematic sectional drawing of the state where the external stimulus was given to the semiconductor material in the method of generating a carrier in the conductive layer of this embodiment. 本実施形態の熱電変換素子の一例を示す概略図である。It is the schematic which shows an example of the thermoelectric conversion element of this embodiment. 図８のＣ−Ｃ’線断面図である。FIG. 9 is a sectional view taken along line C-C ′ of FIG. 8. 本実施形態の熱電変換素子の他の例を示す概略図である。It is the schematic which shows the other example of the thermoelectric conversion element of this embodiment. 図１０ＡのＥ−Ｅ’線断面図である。It is the E-E 'sectional view taken on the line of FIG. 10A. 本実施形態の半導体材料の平面視での写真である。It is a photograph in the planar view of the semiconductor material of this embodiment. 図１１ＡのＤ−Ｄ’線断面図である。FIG. 11B is a sectional view taken along line D-D ′ in FIG. 11A. 本実施形態の半導体材料の断面のＳＥＭ写真である。It is a SEM photograph of the section of the semiconductor material of this embodiment. 黒リン単原子膜の結晶構造を示す模式図であり、アームチェア軸方向に沿って切断した結晶構造の断面図である。It is a schematic diagram which shows the crystal structure of a black phosphorus monoatomic film, and is sectional drawing of the crystal structure cut | disconnected along the armchair axial direction. 黒リン単原子膜の結晶構造を示す模式図であり、ジグザグ軸方向に沿って切断した結晶構造の断面図である。It is a schematic diagram which shows the crystal structure of a black phosphorus monoatomic film, and is sectional drawing of the crystal structure cut | disconnected along the zigzag axial direction. 黒リン単原子膜の結晶構造を示す模式図であり、黒リン単原子膜の結晶構造の平面図である。It is a schematic diagram which shows the crystal structure of a black phosphorus monoatomic film, and is a top view of the crystal structure of a black phosphorus monoatomic film. 本実施形態のスイッチング素子の概略断面図である。It is a schematic sectional drawing of the switching element of this embodiment. 実施例２、３及び比較例１で作製した半導体材料において、ＶＤＦ／ＴｒＦＥ共重合体の含有量とゼーベック係数との関係を示すグラフである。4 is a graph showing the relationship between the content of a VDF / TrFE copolymer and the Seebeck coefficient in the semiconductor materials produced in Examples 2 and 3 and Comparative Example 1. 実施例４で作製したＴＦＴにおける電流−電圧（ＩＤＳ−ＶＤＳ）特性を示すグラフである。6 is a graph showing current-voltage (I DS -V DS ) characteristics in a TFT fabricated in Example 4. 実施例４で作製したＴＦＴにおける電束密度−電界強度（Ｄ−Ｅ）ヒステリシス曲線を示すグラフである。10 is a graph showing an electric flux density-electric field strength (DE) hysteresis curve in a TFT fabricated in Example 4. 実施例４で作製したＴＦＴにおける電流−電圧（ＩＤＳ−ＶＧ）特性を示すグラフである。10 is a graph showing current-voltage (I DS -V G ) characteristics in the TFT fabricated in Example 4. 実施例４で作製したＴＦＴにおいて、温度とゼーベック係数との関係を示すグラフである。5 is a graph showing the relationship between temperature and Seebeck coefficient in a TFT fabricated in Example 4.

以下、本発明の一例である実施形態について、詳細に説明する。   Hereinafter, an embodiment which is an example of the present invention will be described in detail.

＜半導体材料＞
本発明の半導体材料は、圧電材料を含む圧電層と、導電性材料を含み、圧電層に接触させて又は他の層を介して設けられた導電性層と、を有し、圧電層に外部刺激を付与することで生じた分極によって導電性層にキャリアが生じる。
本発明では、以下の理由により導電性層にキャリアが生じると推察される。
まず、外部刺激によって、圧電層に歪みが生じ、その歪みに応じて圧電分極（圧電効果）が生じる。次いで、圧電分極によって圧電層の導電性層の側（好ましくは導電性層との界面付近）に正又は負の分極が誘起される（つまり正又は負の電荷が誘起される）。なお、圧電分極によって圧電層の導電性層の側に誘起される分極（正又は負）の選択は、圧電材料の選択により行うことができる。
これにより、導電性層の圧電層の側に、前記正又は負の電荷とは反対の符号を持つキャリアが引き寄せられる。この結果、導電性層にキャリアとしての電子又は正孔が生じる。このようにして本発明の半導体材料は、ｎ型半導体材料又はｐ型半導体材料となる。
さらに、圧電材料として強誘電体を用いた場合、圧電層には圧電材料の自発分極も生じるため、導電性層に前記正又は負の電荷とは反対の符号を持つキャリアがより引き寄せられる。この結果、導電性層に電子又は正孔がより生じやすくなる。<Semiconductor materials>
The semiconductor material of the present invention has a piezoelectric layer containing a piezoelectric material, and a conductive layer containing a conductive material and provided in contact with the piezoelectric layer or via another layer, and is external to the piezoelectric layer. Carriers are generated in the conductive layer by the polarization generated by applying the stimulus.
In the present invention, it is assumed that carriers are generated in the conductive layer for the following reason.
First, a strain is generated in the piezoelectric layer by an external stimulus, and piezoelectric polarization (piezoelectric effect) is generated according to the strain. Next, positive or negative polarization is induced (that is, positive or negative charge is induced) on the conductive layer side of the piezoelectric layer (preferably near the interface with the conductive layer) by piezoelectric polarization. The selection of the polarization (positive or negative) induced on the conductive layer side of the piezoelectric layer by the piezoelectric polarization can be performed by selecting the piezoelectric material.
As a result, carriers having a sign opposite to that of the positive or negative charges are attracted toward the piezoelectric layer side of the conductive layer. As a result, electrons or holes as carriers are generated in the conductive layer. Thus, the semiconductor material of the present invention becomes an n-type semiconductor material or a p-type semiconductor material.
Furthermore, when a ferroelectric is used as the piezoelectric material, spontaneous polarization of the piezoelectric material also occurs in the piezoelectric layer, so that carriers having a sign opposite to the positive or negative charge are attracted more to the conductive layer. As a result, electrons or holes are more likely to be generated in the conductive layer.

外部刺激とは、圧電層を変形させるために外部から付与される刺激をいう。外部刺激は、特に限定されないが、物理力、磁力、熱、電圧及び光から選ばれる少なくとも１つであることが好ましい。中でも、圧電層の変形のしやすさの観点から、物理力がより好ましい。
物理力としては、例えば、圧力、振動、引っ張り力、圧縮力、曲げ力、せん断力、回転力が挙げられる。
なお、前記外部刺激は、さらに外部から電圧印加する刺激を含んでもよい。An external stimulus refers to a stimulus applied from the outside in order to deform the piezoelectric layer. The external stimulus is not particularly limited, but is preferably at least one selected from physical force, magnetic force, heat, voltage, and light. Among these, physical force is more preferable from the viewpoint of ease of deformation of the piezoelectric layer.
Examples of the physical force include pressure, vibration, tensile force, compressive force, bending force, shear force, and rotational force.
The external stimulus may further include a stimulus to which a voltage is applied from the outside.

一般に、導電性層のキャリア密度は、以下の導電性層に誘起される表面電荷密度（電束密度）Ｄ［Ｃ／ｍ２］を導く式（１）を用いて表すことができる。なお、導電性層のキャリア密度は、電束密度と同義である。In general, the carrier density of the conductive layer can be expressed by the following equation (1) that derives the surface charge density (electric flux density) D [C / m 2 ] induced in the conductive layer. Note that the carrier density of the conductive layer is synonymous with the electric flux density.

式（１）：Ｄ＝εＥ＋Ｐ＋ｅｘ
Ｄ：電束密度［Ｃ／ｍ２］
ε：誘電率［Ｆ／ｍ］
Ｅ：電界［Ｖ／ｍ］
Ｐ：自発分極［Ｃ／ｍ２］
ｅ：圧電定数［Ｃ／ｍ２］
ｘ：歪み［−］Formula (1): D = εE + P + ex
D: Electric flux density [C / m 2 ]
ε: dielectric constant [F / m]
E: Electric field [V / m]
P: Spontaneous polarization [C / m 2 ]
e: Piezoelectric constant [C / m 2 ]
x: Distortion [-]

式（１）の右辺第１項の「εＥ」は、電界効果により誘起される電束密度ＤＥを表す。これは、電界効果を利用して、導電性層にキャリアを注入したときの導電性層のキャリア密度に相当する。右辺第２項の「Ｐ」は圧電材料の自発分極により導電性層に誘起される電束密度ＤＰを表す。右辺第３項の「ｅｘ」は圧電層の歪みｘに応じた圧電分極ｅｘ（つまり圧電効果）により導電性層に誘起される電束密度Ｄｅｘを表す。
本発明は、上記式（１）の右辺第２項、及び右辺第３項の２つの分極に着目し、右辺第３項の「圧電層の歪みｘに応じた圧電分極ｅｘ」を利用して、好ましくは右辺第２項の「圧電材料の自発分極Ｐ」と組み合わせて、導電性層に誘起される電束密度Ｄ（つまり導電性層のキャリア密度）を調整する。
このように導電性層のキャリア密度を調整することは、半導体材料の導電性能（熱電層を有する場合は熱電性能）を向上させる上で有効である。また、半導体の性質を最適化する上でも有効である。さらに、本発明は、上記「圧電分極ｅｘ」を、外部から電圧印加せずに外部刺激を用いて生じさせるため、低消費電力の観点からも有効である。
なお、導電性層のキャリア密度の調整においては、本発明の目的を損なわない限りにおいて、上記式（１）の右辺第１項の電界効果を利用して、導電性層のキャリア密度を調整してもよい。“ΕE” in the first term on the right side of Equation (1) represents the electric flux density DE induced by the field effect. This corresponds to the carrier density of the conductive layer when carriers are injected into the conductive layer using the field effect. “P” in the second term on the right side represents the electric flux density D P induced in the conductive layer by spontaneous polarization of the piezoelectric material. “Ex” in the third term on the right side represents the electric flux density D ex induced in the conductive layer by the piezoelectric polarization ex (that is, the piezoelectric effect) corresponding to the strain x of the piezoelectric layer.
The present invention pays attention to the two polarizations of the second term on the right side and the third term on the right side of the above formula (1), and uses the third term “piezoelectric polarization ex according to the strain x of the piezoelectric layer” in the third term on the right side. The electric flux density D induced in the conductive layer (that is, the carrier density of the conductive layer) is preferably adjusted in combination with “spontaneous polarization P of the piezoelectric material” in the second term on the right side.
Adjusting the carrier density of the conductive layer in this way is effective in improving the conductive performance of the semiconductor material (thermoelectric performance in the case of having a thermoelectric layer). It is also effective in optimizing semiconductor properties. Furthermore, since the “piezoelectric polarization ex” is generated using an external stimulus without applying a voltage from the outside, the present invention is effective from the viewpoint of low power consumption.
In the adjustment of the carrier density of the conductive layer, the carrier density of the conductive layer is adjusted using the electric field effect of the first term on the right side of the formula (1) as long as the object of the present invention is not impaired. May be.

また、本発明の半導体材料は、例えば導電性層が熱電層である場合、圧電層と熱電層とを接触させて又は他の層を介して積層させた「単一構造体（熱電・圧電ハイブリッド構造）」である。
本発明では、半導体材料をこのような「単一構造体」とすることで、導電性層にキャリアが生じやすくなる。より詳細には、上記「圧電分極ｅｘ」（既述の式（１）の右辺第３項参照）によって圧電層の導電性層の側に正又は負の分極が誘起され、導電性層に前記正又は負の電荷とは反対の符号を持つキャリアが引き寄せられる。これにより、導電性層にキャリアが生じやすくなる。
さらに、本発明の半導体材料では、上記「圧電分極ｅｘ」を外部刺激によって生じさせる。これにより、低消費電力で導電性層にキャリアが生じる。また、導電性層にキャリアが生じることで導電性層のキャリア密度が調整される。
以上のことから、本発明によれば、低消費電力で、かつ導電性能（熱電層を有する場合は熱電性能）が向上した半導体材料が実現される。
また、本発明では、圧電材料として強誘電体を用いた場合、圧電層に生じる分極は、上記「圧電分極ｅｘ」と、圧電材料の「自発分極Ｐ」（既述の式（１）の右辺第２項参照））の双方となる。これにより、導電性層に引き寄せられるキャリア数が増えるため（つまり導電性層に生じるキャリア数が増えるため）、導電性層のキャリア密度の調整が容易になる。この結果、導電性能（熱電層を有する場合は熱電性能）がさらに向上した半導体材料が実現される。In addition, when the conductive layer is a thermoelectric layer, for example, the semiconductor material of the present invention is a “single structure (thermoelectric / piezoelectric hybrid) in which a piezoelectric layer and a thermoelectric layer are stacked in contact with each other or through another layer. Structure) ”.
In the present invention, by making such a “single structure” as the semiconductor material, carriers are easily generated in the conductive layer. More specifically, positive or negative polarization is induced on the conductive layer side of the piezoelectric layer by the above-mentioned “piezoelectric polarization ex” (see the third term on the right side of the aforementioned equation (1)), and the conductive layer Carriers having a sign opposite to positive or negative charge are attracted. Thereby, carriers are easily generated in the conductive layer.
Furthermore, in the semiconductor material of the present invention, the “piezoelectric polarization ex” is generated by an external stimulus. Thereby, carriers are generated in the conductive layer with low power consumption. In addition, the carrier density of the conductive layer is adjusted by generating carriers in the conductive layer.
From the above, according to the present invention, a semiconductor material with low power consumption and improved conductive performance (thermoelectric performance when a thermoelectric layer is provided) is realized.
In the present invention, when a ferroelectric material is used as the piezoelectric material, the polarization generated in the piezoelectric layer is the above-mentioned “piezoelectric polarization ex” and “spontaneous polarization P” of the piezoelectric material (the right side of the above-described equation (1)). (See item 2)). Thereby, since the number of carriers attracted to the conductive layer increases (that is, the number of carriers generated in the conductive layer increases), the carrier density of the conductive layer can be easily adjusted. As a result, a semiconductor material having further improved conductivity performance (thermoelectric performance when a thermoelectric layer is provided) is realized.

また、本発明における導電性層は、圧電層に接触させて又は他の層を介して設けられている。このような導電性層は、導電性能（熱電層を有する場合は熱電性能）をより向上させる観点から、圧電層に接触して設けられていることが好ましい。
圧電層と導電性層との間に他の層が設けられる場合、他の層としては、本発明の目的を損なわない限りにおいて制限されないが、例えば金属層が挙げられる。The conductive layer in the present invention is provided in contact with the piezoelectric layer or via another layer. Such a conductive layer is preferably provided in contact with the piezoelectric layer from the viewpoint of further improving the conductive performance (thermoelectric performance when a thermoelectric layer is provided).
In the case where another layer is provided between the piezoelectric layer and the conductive layer, the other layer is not limited as long as the object of the present invention is not impaired, and examples thereof include a metal layer.

なお、本発明によれば、導電性材料として導電性高分子を用いた場合でも導電性能（熱電層を有する場合は熱電性能）が向上する。一般的に、導電性高分子は、正孔をキャリアとし半導体的な特性を持つため導電性が低下しやすい。しかし、本発明によれば、導電性層の正孔密度を調整することが可能となるため導電性能（熱電層を有する場合は熱電性能）の向上が図れる。
さらに、本発明では、導電性層（導電性層が熱電性能を有する場合は熱電層）にキャリアとして電子が生じる場合には、一般的に難しいとされているｎ型導電性層（導電性層が熱電性能を有する場合はｎ型熱電層）の作製、つまりｎ型半導体の作製も実現可能となる。According to the present invention, even when a conductive polymer is used as the conductive material, the conductive performance (thermoelectric performance when a thermoelectric layer is provided) is improved. In general, a conductive polymer tends to have low conductivity because it has holes as carriers and has semiconductor characteristics. However, according to the present invention, the hole density of the conductive layer can be adjusted, so that the conductive performance (thermoelectric performance when a thermoelectric layer is provided) can be improved.
Furthermore, in the present invention, when electrons are generated as carriers in a conductive layer (a thermoelectric layer when the conductive layer has thermoelectric performance), an n-type conductive layer (conductive layer) generally considered difficult In the case of having thermoelectric performance, it is also possible to produce an n-type thermoelectric layer, that is, an n-type semiconductor.

−圧電層の分極特性−
・圧電層の歪みｘに応じた圧電分極ｅｘ（既述の式（１）の右辺第三項参照）
本実施形態では、圧電層に外部刺激を付与することで、圧電層に歪みｘが生じ、その歪みｘに応じた圧電分極ｅｘが発生する。
「圧電層の歪みｘに応じた圧電分極ｅｘ」の測定は以下のように行う。
圧電層（例えば圧電性フィルム）からなる試験片を準備して、試験片の両面に電極（導電層）を形成し、さらに、電極の両面にチャージアンプを形成する。
次いで、電極及びチャージアンプが形成された前記試験片の電荷量Ｑ１（以下「初期の電荷量Ｑ１」と称する）を測定する。
次いで、前記試験片に対し、圧電層の面外方向、面内方向、せん断方向に対し、外部刺激を付与して圧電層に歪みｘを生じさせる。この際に圧電層の歪みｘとして測定される歪み（有効な歪み）は、圧電層に含まれる圧電材料の結晶対称性によって決定される力学テンソルに基づいて決定される。
その後、初期の電荷量Ｑ１と同様の方法により、圧電層に歪みｘが生じたときに発生する圧電層の電荷量Ｑ２（以下「歪みが生じたときの電荷量Ｑ２」と称する）を測定する。
次いで、歪みが生じたときの電荷量Ｑ２と初期の電荷量Ｑ１との差を算出することにより、「圧電層の歪みｘに応じた圧電分極ｅｘ」に相当する電荷量Ｑ３を求める。
電荷量Ｑ３と、圧電分極ｅｘとの関係は、以下の式（２）で表されるため、式（２）を用いて、「圧電層の歪みｘに応じた圧電分極ｅｘ」が求められる。-Polarization characteristics of piezoelectric layers-
-Piezoelectric polarization ex corresponding to the strain x of the piezoelectric layer (see the third term on the right side of the above-mentioned equation (1))
In the present embodiment, by applying an external stimulus to the piezoelectric layer, a strain x is generated in the piezoelectric layer, and a piezoelectric polarization ex corresponding to the strain x is generated.
The measurement of “piezoelectric polarization ex according to strain x of the piezoelectric layer” is performed as follows.
A test piece made of a piezoelectric layer (for example, a piezoelectric film) is prepared, electrodes (conductive layers) are formed on both sides of the test piece, and charge amplifiers are formed on both sides of the electrode.
Next, the charge amount Q1 (hereinafter referred to as “initial charge amount Q1”) of the test piece on which the electrode and the charge amplifier are formed is measured.
Next, an external stimulus is applied to the test piece in the out-of-plane direction, the in-plane direction, and the shearing direction of the piezoelectric layer to generate strain x in the piezoelectric layer. At this time, the strain (effective strain) measured as the strain x of the piezoelectric layer is determined based on a dynamic tensor determined by the crystal symmetry of the piezoelectric material included in the piezoelectric layer.
Thereafter, the charge amount Q2 of the piezoelectric layer generated when the strain x occurs in the piezoelectric layer (hereinafter referred to as “charge amount Q2 when strain occurs”) is measured by the same method as the initial charge amount Q1. .
Next, a charge amount Q3 corresponding to “piezoelectric polarization ex according to the strain x of the piezoelectric layer” is obtained by calculating a difference between the charge amount Q2 when the strain is generated and the initial charge amount Q1.
Since the relationship between the charge amount Q3 and the piezoelectric polarization ex is expressed by the following formula (2), “piezoelectric polarization ex according to the strain x of the piezoelectric layer” is obtained using formula (2).

式（２）：Ｄｅｘ＝Ｑ３／Ｓ＝ｅｘ
Ｄｅｘ：電束密度［Ｃ／ｍ２］
Ｑ３：歪みｘに応じた圧電分極ｅｘに相当する電荷量［Ｃ］
Ｓ：電極面積［ｍ２］
ｅ：圧電定数［Ｃ／ｍ２］
ｘ：歪み［−］
よって、上述の方法により、圧電層の圧電材料、厚み、ポーリング処理の有無、外部刺激の種類等を変えたときの「圧電層の歪みｘに応じた圧電分極ｅｘ」を予め測定しておくことで、導電性層（導電性層が熱電性能を有する場合は熱電層）に生じるキャリア数（導電性層のキャリア密度）を推測することが可能となる。Formula (2): D ex = Q3 / S = ex
D ex : Electric flux density [C / m 2 ]
Q3: Charge amount [C] corresponding to the piezoelectric polarization ex corresponding to the strain x
S: Electrode area [m 2 ]
e: Piezoelectric constant [C / m 2 ]
x: Distortion [-]
Therefore, measure the “piezoelectric polarization ex according to the strain x of the piezoelectric layer” in advance by changing the piezoelectric material of the piezoelectric layer, the thickness, the presence / absence of the poling process, the type of external stimulus, etc. Thus, it is possible to estimate the number of carriers (carrier density of the conductive layer) generated in the conductive layer (a thermoelectric layer when the conductive layer has thermoelectric performance).

・圧電材料の自発分極Ｐ（既述の式（１）の右辺第二項参照）
本実施形態では、圧電材料が強誘電体の場合、圧電層に圧電材料の自発分極Ｐが発生する。
圧電材料の自発分極Ｐの測定は以下のように行う。
圧電層（例えば圧電性フィルム）からなる試験片を準備して、試験片の両面に電極（導電層）を形成し、さらに、電極の両面にチャージアンプを形成する。
次いで、電極及びチャージアンプが形成された前記試験片の電荷量Ｑを測定し、自発分極Ｐに相当する電荷量Ｑを測定する。
自発分極Ｐに相当する電荷量Ｑと、自発分極Ｐとの関係は、以下の式（３）で表されるため、式（３）を用いて、自発分極Ｐが求められる。・ Spontaneous polarization P of the piezoelectric material (see the second term on the right side of the above-mentioned formula (1))
In this embodiment, when the piezoelectric material is a ferroelectric, spontaneous polarization P of the piezoelectric material is generated in the piezoelectric layer.
The spontaneous polarization P of the piezoelectric material is measured as follows.
A test piece made of a piezoelectric layer (for example, a piezoelectric film) is prepared, electrodes (conductive layers) are formed on both sides of the test piece, and charge amplifiers are formed on both sides of the electrode.
Next, the charge amount Q of the test piece on which the electrode and the charge amplifier are formed is measured, and the charge amount Q corresponding to the spontaneous polarization P is measured.
Since the relationship between the charge amount Q corresponding to the spontaneous polarization P and the spontaneous polarization P is expressed by the following formula (3), the spontaneous polarization P is obtained using the formula (3).

式（３）：ＤＰ＝Ｑ／Ｓ＝Ｐ
ＤＰ：電束密度［Ｃ／ｍ２］
Ｑ：自発分極Ｐに相当する電荷量［Ｃ］
Ｓ：電極面積［ｍ２］
Ｐ：自発分極［Ｃ／ｍ２］
なお、自発分極Ｐは、圧電層に対し、ポーリング処理（分極処理）を施すことで、その大きさを調整することができる。
よって、上述の方法により、圧電層の圧電材料、厚み、ポーリング処理の有無及びポーリング処理の条件等を変えたときの「自発分極Ｐ」を予め測定しておくことで、導電性層（導電性層が熱電性能を有する場合は熱電層）に生じるキャリア数（導電性層のキャリア密度）を推測することが可能となる。Formula (3): D P = Q / S = P
D P : Electric flux density [C / m 2 ]
Q: Charge amount corresponding to spontaneous polarization P [C]
S: Electrode area [m 2 ]
P: Spontaneous polarization [C / m 2 ]
The magnitude of the spontaneous polarization P can be adjusted by applying a poling process (polarization process) to the piezoelectric layer.
Therefore, by measuring the “spontaneous polarization P” when the piezoelectric material of the piezoelectric layer, the thickness, the presence / absence of the polling process, the condition of the polling process, etc. are changed by the above-described method, the conductive layer (conductive When the layer has thermoelectric performance, the number of carriers generated in the thermoelectric layer) (carrier density of the conductive layer) can be estimated.

以下、半導体材料の構成について詳細に説明する。   Hereinafter, the configuration of the semiconductor material will be described in detail.

（圧電層）
圧電層は圧電材料を含む。
圧電材料としては、特に制限されないが、強誘電体であることが好ましい。これにより、圧電層に圧電材料の自発分極が生じるため、上記ＤＰを高めることができ、導電性層（導電性層が熱電性能を有する場合は熱電層）にキャリアがより生じやすくなる。これにより、導電性層（導電性層が熱電性能を有する場合は熱電層）のキャリア密度を調整しやすくなる。
圧電材料は、有機圧電材料であっても無機圧電材料であってもよいが、圧電層の変形のしやすさの観点から、有機圧電材料であることが好ましい。圧電材料は、１種類単独で用いてもよいし、２種以上を併用してもよい。(Piezoelectric layer)
The piezoelectric layer includes a piezoelectric material.
The piezoelectric material is not particularly limited, but is preferably a ferroelectric material. Thus, since the spontaneous polarization of the piezoelectric material in the piezoelectric layer occurs, it is possible to increase the D P, the carrier is more likely to occur (thermoelectric layer when the conductive layer has a thermoelectric performance) conductive layer. Thereby, it becomes easy to adjust the carrier density of the conductive layer (or the thermoelectric layer when the conductive layer has thermoelectric performance).
The piezoelectric material may be an organic piezoelectric material or an inorganic piezoelectric material, but is preferably an organic piezoelectric material from the viewpoint of ease of deformation of the piezoelectric layer. A piezoelectric material may be used individually by 1 type, and may use 2 or more types together.

有機圧電材料としては、上記ＤＰを高め、導電性層（導電性層が熱電性能を有する場合は熱電層）のキャリア密度の調整が容易になる観点から、ポリフッ化ビニリデン系樹脂、ポリアミノボラン系樹脂、ポリシアン化ビニリデン系樹脂、ポリウレア系樹脂、ポリ乳酸樹脂、及びナイロン樹脂から選ばれる少なくとも１つであることが好ましい。中でも、ポリフッ化ビニリデン系樹脂が好ましい。The organic piezoelectric material, increasing the D P, from the viewpoint of easier adjustment of the carrier density of (thermoelectric layer when the conductive layer has a thermoelectric performance) conductive layer, polyvinylidene fluoride resin, polyamino borane It is preferably at least one selected from a resin, a polycyanide vinylidene resin, a polyurea resin, a polylactic acid resin, and a nylon resin. Among these, a polyvinylidene fluoride resin is preferable.

ポリフッ化ビニリデン系樹脂としては、フッ化ビニリデンの単独重合体、又はフッ化ビニリデンと他のモノマーとを共重合させた共重合体が挙げられる。
フッ化ビニリデンと他のモノマーとを共重合させた共重合体としては、フッ化ビニリデン（ＶＤＦ）と三フッ化エチレン（ＴｒＦＥ）との共重合体（ＶＤＦ／ＴｒＦＥ）；フッ化ビニリデン（ＶＤＦ）と四フッ化エチレン（ＴｅＦＥ）との共重合体（ＶＤＦ／ＴｅＦＥ）；などが挙げられる。ポリフッ化ビニリデン系樹脂の中でも、自発分極が生じやすくなる観点からフッ化ビニリデンの単独重合体（ポリフッ化ビニリデン（ＰＶＤＦ））、フッ化ビニリデン（ＶＤＦ）と三フッ化エチレン（ＴｒＦＥ）との共重合体（ＶＤＦ／ＴｒＦＥ）が好ましい。
ポリアミノボラン系樹脂としては、アミノボランの単独重合体（ポリアミノボラン（ＰＡＢ））、又はアミノボランと他のモノマーとを共重合させた共重合体が挙げられる。
アミノボランと他のモノマーとを共重合させた共重合体としては、ポリアミノジフルオロボラン（ＰＡＤＦＢ）などが挙げられる。
ポリシアン化ビニリデン系樹脂としては、シアン化ビニリデンの単独重合体（ポリシアン化ビニリデン（ＰＶＤＣＮ））、又はシアン化ビニリデンと他のモノマーとを共重合させた共重合体が挙げられる。
シアン化ビニリデンと他のモノマーとを共重合させた共重合体としては、シアン化ビニリデン（ＶＤＣＮ）と酢酸ビニル（Ｖａｃ）との共重合体（ＶＤＣＮ／Ｖａｃ）；シアン化ビニリデン（ＶＤＣＮ）と三フッ化エチレン（ＴｒＦＥ）と１−クロロ−１−フルオロエチレン（ＣＦＥ）との共重合体（ＶＤＣＮ／ＴｒＦＥ／ＣＦＥ）；などが挙げられる。
ポリウレア系樹脂としては、ポリウレア樹脂、ポリチオウレア樹脂などが挙げられる。
ポリ乳酸樹脂としては、Ｌ型ポリ乳酸樹脂（ＰＬＬＡ）、Ｄ型ポリ乳酸樹脂（ＰＤＬＡ）などが挙げられる。
ナイロン樹脂としては奇数ナイロンが好ましい。奇数ナイロンとしては、ナイロン５、ナイロン７、ナイロン９、ナイロン１１、ナイロン１３などが挙げられる。Examples of the polyvinylidene fluoride resin include a homopolymer of vinylidene fluoride, or a copolymer obtained by copolymerizing vinylidene fluoride and another monomer.
As a copolymer obtained by copolymerizing vinylidene fluoride and other monomers, a copolymer of vinylidene fluoride (VDF) and ethylene trifluoride (TrFE) (VDF / TrFE); vinylidene fluoride (VDF) And a copolymer of ethylene tetrafluoride (TeFE) (VDF / TeFE); and the like. Among poly (vinylidene fluoride) resins, from the viewpoint of facilitating spontaneous polarization, a homopolymer of vinylidene fluoride (polyvinylidene fluoride (PVDF)), a copolymer of vinylidene fluoride (VDF) and ethylene trifluoride (TrFE) Combined (VDF / TrFE) is preferred.
Examples of the polyaminoborane resin include aminoborane homopolymers (polyaminoborane (PAB)), and copolymers obtained by copolymerizing aminoborane and other monomers.
Examples of the copolymer obtained by copolymerizing aminoborane and other monomers include polyaminodifluoroborane (PADFB).
Examples of the polycyanide vinylidene resin include a homopolymer of vinylidene cyanide (polyvinylidene cyanide (PVDCN)), or a copolymer obtained by copolymerizing vinylidene cyanide and another monomer.
As a copolymer obtained by copolymerizing vinylidene cyanide and another monomer, a copolymer of vinylidene cyanide (VDCN) and vinyl acetate (Vac) (VDCN / Vac); vinylidene cyanide (VDCN) and three And a copolymer of fluorinated ethylene (TrFE) and 1-chloro-1-fluoroethylene (CFE) (VDCN / TrFE / CFE);
Examples of polyurea resins include polyurea resins and polythiourea resins.
Examples of the polylactic acid resin include L-type polylactic acid resin (PLLA) and D-type polylactic acid resin (PDLA).
As the nylon resin, odd-number nylon is preferable. Examples of the odd-number nylon include nylon 5, nylon 7, nylon 9, nylon 11, and nylon 13.

なお、有機圧電材料として、例えば上記に例示した共重合体を用いる場合、本実施形態の目的を損なわない限りにおいて、上記共重合体以外のモノマーに由来する繰り返し単位を含有してもよい。   In addition, when using the copolymer illustrated above, for example as an organic piezoelectric material, unless the objective of this embodiment is impaired, you may contain the repeating unit derived from monomers other than the said copolymer.

無機圧電材料としては、特に制限されないが、導電性層（導電性層が熱電性能を有する場合は熱電層）のキャリア密度の調整が容易になる観点から、チタン酸ジルコン酸鉛（ＰＺＴ）、鉄酸ビスマス（ＢｉＦｅＯ３）、ニオブ酸リチウム（ＬｉＮｂＯ３）、チタン酸バリウム（ＢａＴｉＯ３）、リン酸二水素カリウム（ＫＨ２ＰＯ４）、マグネシウム酸ニオブ酸チタン酸鉛（ＰＭＮ−ＰＴ）、ニオブ酸カリウムナトリウム（ＫＮＮ）、チタン酸ストロンチウム（ＳｒＴｉＯ３：ＳＴＯ）、チタン酸バリウムストロンチウム（Ｂａ１−ｘＳｒｘＴｉＯ３：ＢＳＴ）、タンタル酸ストロンチウムビスマス（ＳｒＢｉ２Ｔａ２Ｏ９：ＳＢＴ）、チタン酸ビスマス（Ｂｉ４Ｔｉ３Ｏ１２）が好ましい。The inorganic piezoelectric material is not particularly limited, but lead zirconate titanate (PZT), iron from the viewpoint of easy adjustment of the carrier density of the conductive layer (the thermoelectric layer if the conductive layer has thermoelectric performance). Bismuth oxide (BiFeO 3 ), lithium niobate (LiNbO 3 ), barium titanate (BaTiO 3 ), potassium dihydrogen phosphate (KH 2 PO 4 ), lead titanate niobate titanate (PMN-PT), niobic acid Potassium sodium (KNN), strontium titanate (SrTiO 3 : STO), barium strontium titanate (Ba 1-x Sr x TiO 3 : BST), strontium bismuth tantalate (SrBi 2 Ta 2 O 9 : SBT), titanic acid Bismuth (Bi 4 Ti 3 O 12 ) is preferred.

−圧電層の厚み−
圧電層の厚みは、外部刺激による変形のしやすさ、及び導電性層（導電性層が熱電性能を有する場合は熱電層）へのキャリアの発生のしやすさの観点から、例えば、０．０１μｍ以上１０００μｍ以下が好ましく、０．１μｍ以上３００μｍ以下がより好ましく、１μｍ以上１００μｍ以下がさらに好ましい。-Thickness of piezoelectric layer-
The thickness of the piezoelectric layer is, for example, from the viewpoint of ease of deformation due to external stimuli and ease of generation of carriers to the conductive layer (thermoelectric layer if the conductive layer has thermoelectric performance), for example, 0. It is preferably from 01 μm to 1000 μm, more preferably from 0.1 μm to 300 μm, and even more preferably from 1 μm to 100 μm.

−圧電層の作製方法−
圧電層の作製方法としては、従来一般的に用いられている公知の方法が適宜使用できる。例えば、圧電層を塗布法で作製する場合、圧電層を作製するための材料（圧電材料、必要に応じて添加剤等）を溶媒に分散または溶解した塗布液（圧電層作製用塗布液）を、例えば基材上に塗布することで作製することができる。
塗布液の塗布方法としては、例えばスピンコート法、ディップコート法、スプレーコート、インクジェット法、キャスト法、スクリーン印刷法が挙げられる。
また、圧電層を作製するための材料（圧電材料、必要に応じて添加剤等）を混練して組成物を作製し、この組成物を押出成形法、射出成形法、延伸成形法、圧縮成形法等の公知の方法により成形してもよい。
なお、圧電層は市販品（例えば圧電性フィルム）を使用してもよい。-Piezoelectric layer fabrication method-
As a method for producing the piezoelectric layer, known methods that are generally used in the past can be appropriately used. For example, when a piezoelectric layer is produced by a coating method, a coating liquid (a coating liquid for producing a piezoelectric layer) in which a material for producing a piezoelectric layer (piezoelectric material, additives if necessary) is dispersed or dissolved in a solvent is used. For example, it can produce by apply | coating on a base material.
Examples of the coating method for the coating liquid include spin coating, dip coating, spray coating, ink jet, casting, and screen printing.
In addition, a composition is prepared by kneading the material for forming the piezoelectric layer (piezoelectric material, additives if necessary), and this composition is extruded, injection molded, stretch molded, compression molded. You may shape | mold by well-known methods, such as a method.
A commercially available product (for example, a piezoelectric film) may be used for the piezoelectric layer.

（導電性層）
導電性層は導電性材料を含む。
導電性材料は、圧電分極の状態（負の分極又は正の分極）に応じて適宜選択することが好ましい。導電性材料としては、導電性層にキャリアが生じることにより導電性能（熱電層を有する場合は熱電性能）を発現するものであれば特に制限されない。導電性能を発現する導電性材料としては、例えば無機材料、有機材料、有機−無機ハイブリッド材料が挙げられる。
無機材料としては、例えば無機半導体；無機導電性高分子；Ｂｉ−Ｔｅ系、Ｃｏ−Ｓｂ系、Ｚｎ−Ｓｂ系、Ｐｂ−Ｔｅ系、Ａｇ−Ｓｂ−Ｇｅ−Ｔｅ系、Ｍｇ−Ｓｉ系、酸化物系、硫化物系等の化合物；が挙げられる。また、無機材料として、カーボン材料（カーボンナノチューブ（シングル・マルチ・ウォールいずれでもよい）、グラフェン・酸化グラフェン等を用いてもよい。
また、無機材料として黒リンを用いてもよい。無機材料が黒リンの場合、導電性層は黒リン原子膜であることがよい。黒リン原子膜の詳細については後述する。
有機材料としては、例えば有機半導体、有機導電性高分子が挙げられる。
有機−無機ハイブリッド材料としては、ポリ（３，４−エチレンジオキシチオフェン）及びポリスチレンスルホン酸の混合樹脂（ＰＥＤＯＴ／ＰＳＳ）とカーボンナノチューブとの有機−無機ハイブリッド材料；ポリ（３，４−エチレンジオキシチオフェン）及びポリスチレンスルホン酸の混合樹脂（ＰＥＤＯＴ／ＰＳＳ）とＢｉ−Ｔｅ系ナノ粒子との有機−無機ハイブリッド材料；等が挙げられる。
これらの導電性材料は、１種類単独で用いてもよいし、２種以上を併用してもよい。
導電性材料の中でも、導電性能（熱電層を有する場合は熱電性能）がより向上する観点から、半導体、導電性高分子が好ましい。
また、半導体及び導電性高分子は、熱電変換する熱電材料であることが好ましい。これにより、熱電性能がさらに向上した半導体材料が実現される。
以下、半導体、導電性高分子について順に説明する。(Conductive layer)
The conductive layer includes a conductive material.
The conductive material is preferably selected as appropriate according to the state of piezoelectric polarization (negative polarization or positive polarization). The conductive material is not particularly limited as long as it exhibits conductive performance (thermoelectric performance in the case of having a thermoelectric layer) by generating carriers in the conductive layer. Examples of the conductive material that exhibits conductive performance include inorganic materials, organic materials, and organic-inorganic hybrid materials.
Examples of inorganic materials include inorganic semiconductors; inorganic conductive polymers; Bi—Te, Co—Sb, Zn—Sb, Pb—Te, Ag—Sb—Ge—Te, Mg—Si, and oxidation. And compounds of physical systems and sulfide systems. Further, as the inorganic material, a carbon material (carbon nanotube (single / multi-wall may be used), graphene / graphene oxide, or the like may be used.
Moreover, you may use black phosphorus as an inorganic material. When the inorganic material is black phosphorus, the conductive layer is preferably a black phosphorus atomic film. Details of the black phosphorus atomic film will be described later.
Examples of the organic material include an organic semiconductor and an organic conductive polymer.
Examples of the organic-inorganic hybrid material include poly (3,4-ethylenedioxythiophene) and a mixed resin of polystyrene sulfonic acid (PEDOT / PSS) and a carbon nanotube; Oxythiophene) and an organic-inorganic hybrid material of a mixed resin of polystyrene sulfonic acid (PEDOT / PSS) and Bi-Te nanoparticles.
These conductive materials may be used alone or in combination of two or more.
Among conductive materials, a semiconductor and a conductive polymer are preferable from the viewpoint of further improving the conductive performance (thermoelectric performance when a thermoelectric layer is provided).
In addition, the semiconductor and the conductive polymer are preferably thermoelectric materials that perform thermoelectric conversion. Thereby, a semiconductor material having further improved thermoelectric performance is realized.
Hereinafter, the semiconductor and the conductive polymer will be described in order.

−半導体−
半導体は、有機半導体であっても、無機半導体であってもよく、またｐ型半導体又はｎ型半導体であってもよい。中でも、柔軟性を確保する観点から、有機半導体であることが好ましい。-Semiconductor-
The semiconductor may be an organic semiconductor, an inorganic semiconductor, a p-type semiconductor, or an n-type semiconductor. Among these, an organic semiconductor is preferable from the viewpoint of ensuring flexibility.

ｐ型の有機半導体としては、チオフェンとその誘導体（ポリチオフェン系樹脂）；ポリフェニルビニレン（ＰＰＶ）の誘導体；ペンタセンとその誘導体；テトラセンとその誘導体；芳香族アミン系材料；銅フタロシアニン（ＣｕＰｃ）、亜鉛フタロシアニン（ＺｎＰｃ）等のフタロシアニン系錯体；ポルフィリン系化合物；ペリレン系誘導体；イミダゾール誘導体；トリアゾール誘導体；ピラゾリン誘導体；オキサゾール誘導体；オキサジアゾール誘導体；スチルベン誘導体；ポリアリールアルカン誘導体；酸化グラフェン；等が挙げられる。
ｐ型の有機半導体の中でも、導電性層（導電性層が熱電性能を有する場合は熱電層）にキャリアとしての正孔が生じやすくなる観点から、ポリチオフェン系樹脂が好ましく、特に、ポリ（３，４−エチレンジオキシチオフェン）（ＰＥＤＯＴ）；ポリ（３，４−エチレンジオキシチオフェン）／ポリスチレンスルホン酸（ＰＥＤＯＴ／ＰＳＳ）；ポリ（３，４−エチレンジオキシチオフェン）／ｐ−トルエンスルホン酸（ＰＥＤＯＴ／ＴＯＳ）；ポリ（３，４−エチレンジオキシチオフェン）／ポリビニルスルホン酸（ＰＥＤＯＴ／ＰＶＳ）；が好ましい。なお、ポリチオフェン系樹脂のドーパントは特に制限されない。Examples of p-type organic semiconductors include thiophene and its derivatives (polythiophene resin); polyphenylvinylene (PPV) derivative; pentacene and its derivative; tetracene and its derivative; aromatic amine material; copper phthalocyanine (CuPc), zinc Phthalocyanine complexes such as phthalocyanine (ZnPc); porphyrin compounds; perylene derivatives; imidazole derivatives; triazole derivatives; pyrazoline derivatives; oxazole derivatives; oxadiazole derivatives; stilbene derivatives; .
Among the p-type organic semiconductors, polythiophene-based resins are preferable from the viewpoint of easily generating holes as carriers in the conductive layer (a thermoelectric layer when the conductive layer has thermoelectric performance), and in particular, poly (3, 4- (ethylenedioxythiophene) (PEDOT); poly (3,4-ethylenedioxythiophene) / polystyrene sulfonic acid (PEDOT / PSS); poly (3,4-ethylenedioxythiophene) / p-toluenesulfonic acid ( PEDOT / TOS); poly (3,4-ethylenedioxythiophene) / polyvinylsulfonic acid (PEDOT / PVS); In addition, the dopant of polythiophene resin is not particularly limited.

ｎ型の有機半導体としては、フッ素化アセン系化合物；フラーレン系化合物；ナフタレン誘導体；アントラセン誘導体；フェナントレン誘導体；ピレン誘導体；ペリレン誘導体；ペリレンテトラカルボン酸ジイミド誘導体；オキサジアゾール誘導体；トリアゾール誘導体；トリアジン誘導体；キノリン誘導体；等が挙げられる。
フラーレン系化合物としては、Ｃ６０フラーレン、Ｃ７０フラーレン、Ｃ７６フラーレン、Ｃ７８フラーレン、Ｃ８４フラーレン、Ｃ２４０フラーレン、Ｃ５４０フラーレン、ミックスドフラーレン、フラーレンナノチューブ、およびこれらの一部が水素原子、ハロゲン原子、アルキル基、アルケニル基、アルキニル基、アリール基、ヘテロアリール基、シクロアルキル基、シリル基、エーテル基、チオエーテル基、アミノ基、シリル基等によって置換されたフラーレン誘導体を挙げることができる。n-type organic semiconductors include fluorinated acene compounds; fullerene compounds; naphthalene derivatives; anthracene derivatives; phenanthrene derivatives; pyrene derivatives; perylene derivatives; perylene tetracarboxylic acid diimide derivatives; oxadiazole derivatives; Quinoline derivatives; and the like.
As the fullerene compound, C 60 fullerene, C 70 fullerene, C 76 fullerene, C 78 fullerene, C 84 fullerene, C 240 fullerene, C 540 fullerene, mixed fullerene, fullerene nanotube, and some of them are hydrogen atoms, Examples include fullerene derivatives substituted with a halogen atom, alkyl group, alkenyl group, alkynyl group, aryl group, heteroaryl group, cycloalkyl group, silyl group, ether group, thioether group, amino group, silyl group, and the like.

ｐ型の無機半導体としては、例えば、単結晶又は多結晶のシリコンウエハ；アモルファスシリコン；カルコパイライト（ＣＩＧＳ）系、カルコゲナイド（ＣＺＴＳ）系等の化合物半導体；酸化銅（Ｉ）等の金属酸化物；が挙げられる。   Examples of the p-type inorganic semiconductor include a single crystal or polycrystalline silicon wafer; amorphous silicon; a compound semiconductor such as a chalcopyrite (CIGS) type or a chalcogenide (CZTS) type; a metal oxide such as copper oxide (I); Is mentioned.

ｎ型の無機半導体としては、例えば、単結晶又は多結晶のシリコンウエハ；アモルファスシリコン；酸化チタン（ルチル、アナターゼ）、酸化亜鉛、酸化インジウム、酸化スズ、酸化インジウムスズ（ＩＴＯ）、インジウム・ガリウム・亜鉛の酸化物（ＩＧＺＯ）等の金属酸化物；が挙げられる。   Examples of n-type inorganic semiconductors include single crystal or polycrystalline silicon wafers; amorphous silicon; titanium oxide (rutile, anatase), zinc oxide, indium oxide, tin oxide, indium tin oxide (ITO), indium gallium, And metal oxides such as zinc oxide (IGZO).

−導電性高分子−
導電性高分子は、有機導電性高分子であっても、無機導電性高分子であってもよい。導電性高分子としては、例えばアニリン系化合物、ピロール系化合物、パラフェニレン系化合物、アセン系化合物、アセチレン系化合物、ｐ−フェニレンエチニレン系化合物、ｐ−フルオレニレンビニレン系化合物、ポリアセン系化合物、ポリフェナントレン系化合物、ｐ−キシリレン系化合物、ビニレンスルフィド系化合物、ｍ−フェニレン系化合物、ナフタレンビニレン系化合物、ｐ−フェニレンオキシド系化合物、フェニレンスルフィド系化合物、フラン系化合物、セレノフェン系化合物、アゾ系化合物、金属錯体系化合物、これらの共重合体等が挙げられる。-Conductive polymer-
The conductive polymer may be an organic conductive polymer or an inorganic conductive polymer. Examples of the conductive polymer include aniline compounds, pyrrole compounds, paraphenylene compounds, acene compounds, acetylene compounds, p-phenylene ethynylene compounds, p-fluorenylene vinylene compounds, polyacene compounds, Polyphenanthrene compounds, p-xylylene compounds, vinylene sulfide compounds, m-phenylene compounds, naphthalene vinylene compounds, p-phenylene oxide compounds, phenylene sulfide compounds, furan compounds, selenophene compounds, azo compounds , Metal complex compounds, and copolymers thereof.

−黒リン原子膜−
無機材料が黒リンの場合、導電性層は黒リン原子膜であることがよい。また。黒リン原子膜は、熱電層であることが好ましい。-Black phosphorus atomic film-
When the inorganic material is black phosphorus, the conductive layer is preferably a black phosphorus atomic film. Also. The black phosphorus atomic film is preferably a thermoelectric layer.

黒リン原子膜は、天然の黒リン、又は合成した黒リンから得られるものである。例えば、リン灰石等を含む鉱石にケイ砂とコークスを加え、電気炉中で１，３００℃〜１，４００℃で加熱し、蒸気として留出させた後、冷却すると黄リンが得られる。そして、得られた黄リンを、例えば、約１２，０００気圧で加圧し、約２００℃で加熱することにより、バルクの黒リンが得られる。   The black phosphorus atomic film is obtained from natural black phosphorus or synthesized black phosphorus. For example, silica sand and coke are added to ore containing apatite or the like, heated at 1,300 ° C. to 1,400 ° C. in an electric furnace, distilled as steam, and then cooled to obtain yellow phosphorus. Then, the obtained yellow phosphorus is pressurized at, for example, about 12,000 atmospheres and heated at about 200 ° C. to obtain bulk black phosphorus.

バルクの黒リンの結晶構造は、斜方晶系の層状構造である。黒リンの原子膜を得るための方法は特に限定されない。例えば、バルクの黒リンの表面に粘着テープのような粘着層と基材層とを有する剥離部材を貼りつけ、この剥離部材を黒リンから剥離させることで、黒リンの原子膜を得ることができる。この方法は、簡易的に得られる方法としてよく知られているものである。この方法によれば、バルクの黒リンから、黒リンの単原子膜が得られる。また、この方法によって、２層以上の黒リンの多層原子膜も得られる。単原子膜、又は２層以上の黒リンの多層原子膜は、例えば、剥離部材をバルクの黒リンから剥離するときの剥離力を調整することで得ることができる。
このようにして得られる黒リンの原子膜（単原子膜又は多層原子膜）を、圧電層上に、圧電層と接触させて又は他の層を介して設けることにより、導電性層と圧電層とを有する積層体を得ることができる。The crystal structure of bulk black phosphorus is an orthorhombic layered structure. The method for obtaining the atomic film of black phosphorus is not particularly limited. For example, an atomic film of black phosphorus can be obtained by attaching a release member having an adhesive layer such as an adhesive tape and a base material layer to the surface of bulk black phosphorus and peeling the release member from black phosphorus. it can. This method is well known as a simple method. According to this method, a monoatomic film of black phosphorus can be obtained from bulk black phosphorus. In addition, a multilayer atomic film of black phosphorus having two or more layers can be obtained by this method. A monoatomic film or a multilayer atomic film of two or more layers of black phosphorus can be obtained, for example, by adjusting the peeling force when peeling the peeling member from bulk black phosphorus.
By providing the black phosphorus atomic film (monoatomic film or multilayer atomic film) thus obtained on the piezoelectric layer in contact with the piezoelectric layer or through another layer, the conductive layer and the piezoelectric layer are provided. Can be obtained.

また、圧電層上に、圧電層と接触させて又は他の層を介して黒リン原子膜を設けるための方法（導電性層の作製方法）としては、例えば、基材層と、表面を粘着又は接着処理した圧電層と、を有する積層体を準備し、その積層体の圧電層の側を上記バルクの黒リンの表面に貼りつけ、この積層体をバルクの黒リンから剥離させる方法；化学気相成長方法；電解溶液により剥離し、圧電層上に転写する方法; バルクの黒リンへのインターカレーションにより剥離し、圧電層上に転写する方法；等が挙げられる。   In addition, as a method for forming a black phosphorus atomic film on the piezoelectric layer in contact with the piezoelectric layer or via another layer (a method for producing a conductive layer), for example, the substrate layer and the surface are adhered. Or a laminate having an adhesion-treated piezoelectric layer, a method of attaching the piezoelectric layer side of the laminate to the surface of the bulk black phosphorus, and peeling the laminate from the bulk black phosphorus; Examples include vapor phase growth method; method of peeling by electrolytic solution and transferring onto piezoelectric layer; method of peeling by intercalation into bulk black phosphorus and transferring to piezoelectric layer; and the like.

本明細書において、「単原子膜」とは、単層の原子膜（フォスフォレン）を指す。「多層原子膜」とは、２層以上の構造を有する原子膜を指す。多層原子膜は、２層以上の黒リン多層原子膜、及び、単原子膜を重ねた積層体の両者を包含する概念である。但し、２層以上の黒リン多層原子膜と、黒リン単原子膜を重ねた積層体とは次の点で区別される。前者の多層原子膜の場合は、層間のファンデルワールス相互作用によって、層同士の電子状態が混成する。一方で、後者の積層体の場合には、ファンデルワールス相互作用による層同士の電子状態の混成が無いか、又は層同士の電子状態の混成が極めて小さい。つまり、前者の多層原子膜と後者の積層体とでは、ファンデルワールス力によって生じる層間強度が異なる。   In the present specification, the “monoatomic film” refers to a single-layer atomic film (phospholene). “Multilayer atomic film” refers to an atomic film having a structure of two or more layers. The multilayer atomic film is a concept that includes both a black phosphorus multilayer atomic film having two or more layers and a laminate in which monoatomic films are stacked. However, two or more layers of black phosphorus multilayer atomic films are distinguished from laminates of stacked black phosphorus monoatomic films in the following points. In the case of the former multilayer atomic film, the electronic states of the layers are mixed by van der Waals interaction between layers. On the other hand, in the case of the latter laminate, there is no hybridization of electronic states between layers due to van der Waals interaction, or hybridization of electronic states between layers is extremely small. That is, the interlayer strength generated by van der Waals force is different between the former multilayer atomic film and the latter laminate.

黒リン原子膜は、未伸張の黒リン原子膜における単位胞を基準として、ジグザグ軸方向及びアームチェア軸方向の少なくとも一方に所定の割合で伸張された結晶構造を有する場合に熱電変換性能が発現されやすくなる。なお、ジグザグ軸方向及びアームチェア軸方向の詳細については後述する。
黒リン原子膜が単原子膜である場合、単原子膜の結晶構造の伸張の度合いは、好ましくは２％〜１０％、より好ましくは４％〜１０％である。この範囲であると、熱電変換性能が向上する。伸張の度合いが１０％以下であると、黒リン単原子膜に破れや亀裂が生じにくい。
また、黒リン原子膜が２層以上の黒リン多層原子膜の場合でも、黒リン単原子膜と同様に、ジグザグ軸方向及びアームチェア軸方向の少なくとも一方に対して、２％〜１０％伸張させることが可能である。但し、黒リン原子膜が多層原子膜である場合には、同じ伸張率に伸張させるための応力を要するため、その伸張度合いは、好ましくは２％〜８％未満の範囲であり、より好ましくは２％〜６％の範囲である。また、伸張のし易さの点で、多層原子膜の層数は、好ましくは２層以上６層以下、より好ましくは２層以上４層以下である。The black phosphorus atomic film exhibits thermoelectric conversion performance when it has a crystal structure that is stretched at a predetermined rate in at least one of the zigzag axis direction and the armchair axis direction based on the unit cell in the unstretched black phosphorus atomic film It becomes easy to be done. Details of the zigzag axis direction and the armchair axis direction will be described later.
When the black phosphorus atomic film is a monoatomic film, the degree of elongation of the crystal structure of the monoatomic film is preferably 2% to 10%, more preferably 4% to 10%. Within this range, the thermoelectric conversion performance is improved. When the degree of extension is 10% or less, the black phosphorus monoatomic film is hardly broken or cracked.
Further, even when the black phosphorus atomic film is a multi-layered black phosphorus atomic film, as in the case of the black phosphorus monoatomic film, it extends by 2% to 10% with respect to at least one of the zigzag axis direction and the armchair axis direction. It is possible to make it. However, in the case where the black phosphorus atomic film is a multilayer atomic film, a stress for stretching to the same stretching rate is required. Therefore, the degree of stretching is preferably in the range of 2% to less than 8%, more preferably It is in the range of 2% to 6%. Moreover, the number of layers of the multilayer atomic film is preferably 2 or more and 6 or less, more preferably 2 or more and 4 or less in view of easiness of stretching.

上記黒リン原子膜を導電性層として適用した本発明の半導体材料は、例えば図８、図１０Ａに示す熱電変換素子、及び、図１４に示す熱電変換素子用スイッチング素子に搭載して使用し得る。   The semiconductor material of the present invention in which the black phosphorus atomic film is applied as a conductive layer can be used by being mounted on, for example, the thermoelectric conversion element shown in FIGS. 8 and 10A and the thermoelectric conversion element switching element shown in FIG. .

以下、黒リン原子膜として黒リン単原子膜を例に挙げて具体的に説明する。
バルクの黒リンから剥離した黒リン単原子膜は、図１３Ａ〜図１３Ｃに示すような結晶構造を形成している。図１３Ｃは、黒リン単原子膜の結晶構造の平面図である。また、図１３Ａは、図１３Ｃのアームチェア軸方向に沿って切断した結晶構造の断面図であり、図１３Ｂは、図１Ｃのジグザグ軸方向に沿って切断した結晶構造の断面図である。
なお、図１３Ａ〜図１３Ｃにおいて、（ｚ）は、アームチェア軸方向及びジグザグ軸方向に対して垂直な軸方向を表す。
ここで、図１３Ｃにおいて、ａ辺とｂ辺で囲まれた領域を結晶構造中の単位胞（以下、「ユニットセル」ということがある）という。また、黒リン単原子膜は２つの結晶軸を有しており、本明細書において、ａ辺に沿う方向と平行な結晶軸方向をジグザグ軸方向（Ｚｉｇｚａｇ ｄｉｒｅｃｔｉｏｎ）、及びｂ辺に沿う方向と平行な結晶軸方向をアームチェア軸方向（Ａｒｍｃｈａｉｒ ｄｉｒｅｃｔｉｏｎ）という。Hereinafter, a black phosphorus monoatomic film will be specifically described as an example of the black phosphorus atomic film.
The black phosphorus monoatomic film peeled from the bulk black phosphorus has a crystal structure as shown in FIGS. 13A to 13C. FIG. 13C is a plan view of the crystal structure of the black phosphorus monoatomic film. 13A is a cross-sectional view of the crystal structure cut along the armchair axis direction of FIG. 13C, and FIG. 13B is a cross-sectional view of the crystal structure cut along the zigzag axis direction of FIG. 1C.
13A to 13C, (z) represents an axial direction perpendicular to the armchair axial direction and the zigzag axial direction.
Here, in FIG. 13C, a region surrounded by the sides a and b is referred to as a unit cell in the crystal structure (hereinafter sometimes referred to as “unit cell”). Further, the black phosphorus monoatomic film has two crystal axes. In this specification, the crystal axis direction parallel to the direction along the a side is defined as a zigzag direction and the direction along the b side. The parallel crystal axis direction is referred to as an armchair direction.

ここで、国際公開第２０１６／０５６６６１号公報の段落００３５〜００５１、及び、表１〜表４には、シミュレーションによって、黒リン単原子膜をジグザグ軸方向又はアームチェア軸方向に伸張させた場合、及び、黒リン多層原子膜をジグザグ軸方向又はアームチェア軸方向に伸張させた場合に、黒リン原子膜のパワーファクターが向上することが記載されている。   Here, in Paragraphs 0035 to 0051 of International Publication No. 2016/056661 and Tables 1 to 4, when a black phosphorus monoatomic film is stretched in the zigzag axial direction or the armchair axial direction by simulation, In addition, it is described that when the black phosphorus multilayer atomic film is extended in the zigzag axis direction or the armchair axis direction, the power factor of the black phosphorus atomic film is improved.

パワーファクターについて説明する。
一般に、熱電材料の性能を評価するための指標として、性能指数Ｚが使用される。性能指数Ｚが高いほど、熱電変換性能が高い材料である。ここで、Ｚは以下の式Ａによって表される。また、式Ａ中のＰはパワーファクター（熱電出力因子）であり、以下の式Ｂによって表される。なお、式Ｂにおいて、Ｓはゼーベック係数、σは電気伝導率を表し、式Ａにおいて、λは熱伝導率を表す。The power factor will be described.
In general, the figure of merit Z is used as an index for evaluating the performance of thermoelectric materials. The higher the figure of merit Z is, the higher the thermoelectric conversion performance. Here, Z is represented by the following formula A. Moreover, P in Formula A is a power factor (thermoelectric output factor) and is represented by Formula B below. In Formula B, S represents the Seebeck coefficient, σ represents electrical conductivity, and in Formula A, λ represents thermal conductivity.

黒リン単原子膜を熱電材料（本発明における導電性層、以下同様）として利用する場合において、熱伝導率については無視できると考えられるので、上記の式より、熱電出力因子Ｐを大きくすれば、さらなる熱電変換性能の向上を図れることが分かる。つまり、黒リン単原子膜の熱電出力因子Ｐ（パワーファクター）を向上させることで、熱電材料としての性能が飛躍的に向上し得ると考えられる。黒リン多層原子膜についても同様である。   In the case where the black phosphorus monoatomic film is used as a thermoelectric material (conductive layer in the present invention, the same applies hereinafter), it is considered that the thermal conductivity can be ignored. Therefore, if the thermoelectric output factor P is increased from the above formula, It can be seen that the thermoelectric conversion performance can be further improved. That is, it is considered that the performance as a thermoelectric material can be dramatically improved by improving the thermoelectric output factor P (power factor) of the black phosphorus monoatomic film. The same applies to the black phosphorus multilayer atomic film.

国際公開第２０１６／０５６６６１号公報には、黒リン単原子膜のシミュレーションによる検証結果として、以下のことが記載されている。
未伸張の黒リン単原子膜に比べて、伸張された結晶構造を有する黒リン単原子膜のパワーファクターが向上する。これにより、伸張した結晶構造を有する伸張された結晶構造を有する黒リン単原子膜は、熱電材料として優れた性能を示す。また、伸張率によって、パワーファクターに変化がみられることから、伸張度合いに応じて熱電変換性能を変調できる。International Publication No. 2016/056661 describes the following as a verification result by simulation of a black phosphorus monoatomic film.
Compared with an unstretched black phosphorus monoatomic film, the power factor of the black phosphorus monoatomic film having the stretched crystal structure is improved. Accordingly, the black phosphorus monoatomic film having the stretched crystal structure having the stretched crystal structure exhibits excellent performance as a thermoelectric material. Further, since the power factor varies depending on the expansion rate, the thermoelectric conversion performance can be modulated according to the degree of expansion.

また、黒リン多層原子膜のシミュレーションによる検証として、以下のことが記載されている。
伸張された結晶構造を有する２層の黒リン多層原子膜の場合も、未伸張の場合に比べて、パワーファクターが向上することがわかる。これにより、伸張した結晶構造を有する黒リン原子膜は、２層以上の多層原子膜の場合であっても、熱電材料として優れた性能が得られる。また、２層の黒リン多層原子膜は、単原子膜の場合と同様に、伸張率によって、パワーファクターに変化がみられることから、伸張度合いに応じて熱電変換性能変調できる黒リン原子膜が得られる。したがって、黒リン多層原子膜も、黒リン単原子膜と同様の使用方法が期待される。Moreover, the following is described as verification by simulation of the black phosphorus multilayer atomic film.
It can be seen that the power factor is improved also in the case of the two-layer black phosphorus multilayer atomic film having the stretched crystal structure as compared with the case of not stretching. Thereby, even if the black phosphorus atomic film having the stretched crystal structure is a multilayer atomic film having two or more layers, excellent performance as a thermoelectric material can be obtained. Similarly to the case of the monoatomic film, the two-layer black phosphorus multilayer atomic film shows a change in the power factor depending on the expansion rate. Therefore, there is a black phosphorus atomic film that can modulate the thermoelectric conversion performance according to the degree of expansion. can get. Therefore, the black phosphorus multilayer atomic film is expected to be used in the same manner as the black phosphorus monoatomic film.

このように、国際公開第２０１６／０５６６６１号公報のシミュレーションによる検証結果を参照すると、伸張された結晶構造を有する黒リン原子膜（単原子膜、多層原子膜のいずれも）は、未伸張の黒リン原子膜に比べて、パワーファクターが向上する。
したがって、導電性層として黒リン原子膜（単原子膜、多層原子膜のいずれも）を適用した半導体材料においては、以下の作用が生じると考えられる。
まず、圧電層に外部刺激を付与することで生じた分極によって、黒リン原子膜にキャリアが生じる。特に外部刺激が物理力の場合は、物理力の付与によって黒リンの結晶構造はジグザグ軸方向及びアームチェア軸方向の少なくとも一方に伸張されるので、黒リン原子膜には、圧電材料の分極により生じたキャリアと、黒リン原子膜の伸張により生じたキャリアの双方が発生する。これにより、導電性層として黒リン原子膜を適用した半導体材料では、黒リン原子膜に生じるキャリア量を、圧電材料の分極及び黒リン原子膜の伸張の双方から調整することができる。その結果、少ない力で大きな電流を得られやすくなり、ゼーベック係数が増加しやすくなる。
また、黒リン原子膜が黒リン単原子膜である場合、この単原子膜を例えばジグザグ軸方向に伸張させると、単原子膜のユニットセルにおけるａ辺の格子定数ａが伸びるとともに、ｂ辺の格子定数ｂが縮まるので（国際公開第２０１６／０５６６６１号公報の表１参照）、導電性層に生じたキャリアが移動しやすくなり、ゼーベック係数が増加しやすくなる。
したがって、圧電層と黒リン原子膜との積層構造を有する半導体材料では、圧電層への外部刺激と黒リン原子膜の伸張の双方を利用して黒リン原子膜にキャリアを生じさせるので、かかる半導体材料を、例えば熱電変換素子に搭載した場合には、熱電変換性能の向上が期待され、スイッチング素子に搭載した場合には、電流のスイッチング機能の向上が期待される。As described above, referring to the verification result by simulation of International Publication No. 2016/056661, the black phosphorus atomic film having a stretched crystal structure (both monoatomic film and multilayer atomic film) is not stretched black. Power factor is improved compared to phosphorus atomic film.
Therefore, it is considered that the following action occurs in a semiconductor material to which a black phosphorus atomic film (both monoatomic film and multilayer atomic film) is applied as a conductive layer.
First, carriers are generated in the black phosphorus atomic film by the polarization generated by applying an external stimulus to the piezoelectric layer. In particular, when the external stimulus is a physical force, the crystal structure of black phosphorus is stretched in at least one of the zigzag axis direction and the armchair axis direction by the application of the physical force. Both the generated carrier and the carrier generated by the extension of the black phosphorus atomic film are generated. Thereby, in the semiconductor material to which the black phosphorus atomic film is applied as the conductive layer, the amount of carriers generated in the black phosphorus atomic film can be adjusted from both the polarization of the piezoelectric material and the extension of the black phosphorus atomic film. As a result, it becomes easy to obtain a large current with a small force, and the Seebeck coefficient tends to increase.
Further, when the black phosphorus atomic film is a black phosphorus monoatomic film, when the monoatomic film is extended in the zigzag axis direction, for example, the lattice constant a of the a side in the unit cell of the monoatomic film is extended, and Since the lattice constant b is reduced (see Table 1 of International Publication No. 2016/056661), carriers generated in the conductive layer easily move and the Seebeck coefficient is likely to increase.
Therefore, in a semiconductor material having a laminated structure of a piezoelectric layer and a black phosphorus atomic film, carriers are generated in the black phosphorus atomic film by utilizing both external stimulation to the piezoelectric layer and the extension of the black phosphorus atomic film. For example, when a semiconductor material is mounted on a thermoelectric conversion element, an improvement in thermoelectric conversion performance is expected, and when it is mounted on a switching element, an improvement in current switching function is expected.

−導電性層の厚み−
導電性層（黒リン原子膜以外の導電性層）の総厚みは、キャリアが生じやすくなる観点から、例えば、０．０００３４μｍ以上１００μｍ以下が好ましく、０．０００３４μｍ以上１μｍ以下がより好ましく、０．００１μｍ以上０．０１μｍ以下がさらに好ましい。
導電性層が黒リン原子膜（単原子膜、多層原子膜のいずれも）である場合の導電性層の総厚みは、キャリアの生じやすさ及び伸張のしやすさの観点から、例えば、０．０００３６μｍ以上１００μｍ以下が好ましく、０．０００３６μｍ以上１μｍ以下がより好ましく、０．０００３６μｍ以上０．０１μｍ以下がさらに好ましい。-Thickness of conductive layer-
The total thickness of the conductive layer (conductive layer other than the black phosphorus atomic film) is, for example, preferably 0.00034 μm or more and 100 μm or less, more preferably 0.00034 μm or more and 1 μm or less, from the viewpoint of easy generation of carriers. More preferably, it is 001 μm or more and 0.01 μm or less.
In the case where the conductive layer is a black phosphorus atomic film (both monoatomic film and multilayer atomic film), the total thickness of the conductive layer is, for example, 0 from the viewpoint of easy generation of carriers and easy extension. 0.036 μm or more and 100 μm or less is preferable, 0.00036 μm or more and 1 μm or less is more preferable, and 0.00036 μm or more and 0.01 μm or less is more preferable.

−導電性層の特性−
上述のように、半導体材料の導電性能（熱電層を有する場合は熱電性能）を向上させるためには、導電性層（導電性層が熱電性能を有する場合は熱電層）のキャリア密度を特定の範囲となるように調整することが好ましい。導電性層のキャリア密度は、キャリア面密度として、例えば、１０１３／ｃｍ２以上１０１５／ｃｍ２未満が好ましい。-Characteristics of conductive layer-
As described above, in order to improve the conductive performance of the semiconductor material (thermoelectric performance if it has a thermoelectric layer), the carrier density of the conductive layer (thermoelectric layer if the conductive layer has thermoelectric performance) is specified. It is preferable to adjust so that it may become a range. The carrier density of the conductive layer is preferably, for example, 10 13 / cm 2 or more and less than 10 15 / cm 2 as the carrier surface density.

−導電性層の作製方法−
導電性層（黒リン原子膜以外の導電性層であって、導電性層が熱電性能を有する場合は熱電層）を作製する方法としては、圧電層と同様の方法が挙げられる。
なお、導電性層は市販品（例えば導電性フィルム、熱電性フィルム）を使用してもよい。
また、導電性層が黒リン原子膜である場合における導電性層の作製方法は前述の通りである。なお、黒リン原子膜は市販品であってもよい。-Preparation method of conductive layer-
As a method for producing a conductive layer (a conductive layer other than the black phosphorus atomic film and the thermoelectric layer has a thermoelectric performance), a method similar to that for the piezoelectric layer may be used.
In addition, you may use a commercial item (for example, a conductive film, a thermoelectric film) for a conductive layer.
The method for producing the conductive layer in the case where the conductive layer is a black phosphorus atomic film is as described above. The black phosphorus atomic film may be a commercially available product.

（基材）
本実施形態に係る半導体材料は、基材を有してもよい。この態様の場合、圧電層は基材上に形成されるため、外部刺激による圧電層の変形は基板と共に生じることとなる。よって、例えば、基板として柔軟性を有する部材を用いることで、圧電層の変形が生じやすくなり、圧電分極（圧電効果）が生じやすくなる。
また、半導体材料が基材を有する態様の場合、基材の変形によって圧電層が変形してもよい。つまり、基材の変形によって圧電層が二次的に変形を促されて変形してもよい。
基材としては、外部刺激によって変形を生じるものであれば特に制限されず、無機材料であっても有機材料であってもよい。(Base material)
The semiconductor material according to this embodiment may have a base material. In the case of this aspect, since the piezoelectric layer is formed on the base material, the deformation of the piezoelectric layer due to the external stimulus occurs together with the substrate. Therefore, for example, by using a flexible member as the substrate, the piezoelectric layer is likely to be deformed, and piezoelectric polarization (piezoelectric effect) is likely to occur.
In the case where the semiconductor material has a base material, the piezoelectric layer may be deformed by the deformation of the base material. That is, the piezoelectric layer may be deformed by being secondarily urged by deformation of the base material.
The substrate is not particularly limited as long as it is deformed by an external stimulus, and may be an inorganic material or an organic material.

外部刺激が物理力の場合、基材としては、圧電層に物理力を伝えやすい材料を含有することが好ましい。例えば、以下の無機材料、又は有機材料が挙げられる。
無機材料としては、例えば、多結晶Ｓｉ、アモルファスＳｉおよびＳｉＯ２、Ｓｉ３Ｎ４、ＳｉＣなどのＳｉ化合物；Ａｌ２Ｏ３、ＺｒＯ２、ＴｉＯ２、Ｔａ２Ｏ５、ＺｎＯ、Ｙ２Ｏ３などの酸化物；ＡｌＮ、ＴｉＮなどの窒化物；これらの複合化合物；が挙げられる。When the external stimulus is a physical force, the substrate preferably contains a material that can easily transmit the physical force to the piezoelectric layer. For example, the following inorganic materials or organic materials are mentioned.
Examples of the inorganic material include polycrystalline Si, amorphous Si, and Si compounds such as SiO 2 , Si 3 N 4 , and SiC; Al 2 O 3 , ZrO 2 , TiO 2 , Ta 2 O 5 , ZnO, and Y 2 O 3. And the like; nitrides such as AlN and TiN; and composite compounds thereof.

有機材料としては、例えば、ポリ乳酸樹脂（ＰＬＡ）、ポリエチレンテレフタレート樹脂（ＰＥＴ）、ポリエチレンナフタレート樹脂（ＰＥＮ）、ポリスチレン樹脂（ＰＳ）、ポリカーボネート樹脂（ＰＣ）、シクロオレフィンコポリマー樹脂（ＣＯＣ）、ポリメタクリル酸樹脂（ＰＭＭＡ）、ポリプロピレン樹脂（ＰＰ）、ポリ塩化ビニル樹脂（ＰＶＣ）、ポリイミド樹脂（ＰＩ）、ゴムが挙げられる。   Examples of organic materials include polylactic acid resin (PLA), polyethylene terephthalate resin (PET), polyethylene naphthalate resin (PEN), polystyrene resin (PS), polycarbonate resin (PC), cycloolefin copolymer resin (COC), poly Examples thereof include methacrylic acid resin (PMMA), polypropylene resin (PP), polyvinyl chloride resin (PVC), polyimide resin (PI), and rubber.

外部刺激が電圧である場合、基材としては、アクチュエータ材料を含有することが好ましい。アクチュエータ材料としては、例えば、圧電セラミックスや電歪セラミックスなどのセラミックス材料；導電性高分子や、誘電体エラストマーなどの高分子材料；が挙げられる。特に、ナフィオン（登録商標、デュポン社製）を含有する基材を用いることで、基材の変形をより大きくすることができる。
また、外部刺激が電圧である場合、基材としては、電気伝導性材料を含有してもよい。電気伝導性材料としては、例えば、金属、金属化合物（例えばインジウムスズ酸化物（ＩＴＯ）、酸化亜鉛）が挙げられる。When the external stimulus is a voltage, the substrate preferably contains an actuator material. Examples of the actuator material include ceramic materials such as piezoelectric ceramics and electrostrictive ceramics; and polymer materials such as conductive polymers and dielectric elastomers. In particular, by using a base material containing Nafion (registered trademark, manufactured by DuPont), the deformation of the base material can be further increased.
When the external stimulus is a voltage, the substrate may contain an electrically conductive material. Examples of the electrically conductive material include metals and metal compounds (for example, indium tin oxide (ITO) and zinc oxide).

外部刺激が磁力である場合、基材としては、磁性材料を含有することが好ましい。磁性材料としては、例えば、金属、金属化合物（例えば酸化鉄）が挙げられる。   When the external stimulus is magnetic force, the base material preferably contains a magnetic material. Examples of the magnetic material include metals and metal compounds (for example, iron oxide).

外部刺激が熱である場合、基材としては、熱膨張材料を含有することが好ましい。熱膨張材料としては、特に制限されないが、熱膨張係数を有する材料の中から、基材に付与する変形の程度に応じて適宜選択することが好ましい。熱膨張係数が比較的高い材料としては、例えばＴｉＯ２、ＺｒＯ２、ＨｆＯ２が挙げられる。When the external stimulus is heat, the base material preferably contains a thermal expansion material. Although it does not restrict | limit especially as a thermal expansion material, It is preferable to select suitably from the materials which have a thermal expansion coefficient according to the grade of the deformation | transformation provided to a base material. Examples of the material having a relatively high thermal expansion coefficient include TiO 2 , ZrO 2 , and HfO 2 .

外部刺激が光である場合、基材としては、フォトクロミック材料を含有することが好ましい。有機フォトクロミック材料としては、アゾベンゼン、スピロピラン、ジアリールエテン等が挙げられる。無機フォトクロミック材料としては、酸化モリブデン、酸化タングステン、酸化ニオブ、酸化タングステンとチタンとの混合物、ハロゲン化銀を封入したガラス等が挙げられる。
また、外部刺激が光である場合、液晶材料を含有する基材用いて液晶の体積変化により基材を変形させてもよい。When the external stimulus is light, the substrate preferably contains a photochromic material. Examples of the organic photochromic material include azobenzene, spiropyran, diarylethene and the like. Examples of the inorganic photochromic material include molybdenum oxide, tungsten oxide, niobium oxide, a mixture of tungsten oxide and titanium, and glass encapsulated with silver halide.
When the external stimulus is light, the substrate may be deformed by changing the volume of the liquid crystal using the substrate containing the liquid crystal material.

なお、基材は電極を兼ねてもよい。また、基材と圧電層との間には、用途に応じて、他の層（例えば密着層、電極）を有してもよい。   The base material may also serve as an electrode. Moreover, you may have another layer (for example, contact | adherence layer, an electrode) between a base material and a piezoelectric layer according to a use.

（キャリア面密度の調整に適した圧電材料）
上述のように、導電性層（導電性層が熱電性能を有する場合は熱電層）に求められる最適なキャリア密度は、キャリア面密度として、好ましくは１０１３／ｃｍ２以上１０１５／ｃｍ２未満である。
キャリア面密度を前記範囲に調整しやすい圧電材料としては、以下の有機圧電材料、無機圧電材料がよい。(Piezoelectric material suitable for adjusting carrier surface density)
As described above, the optimum carrier density required for the conductive layer (thermoelectric layer when the conductive layer has thermoelectric performance) is preferably 10 13 / cm 2 or more and less than 10 15 / cm 2 as the carrier surface density. It is.
As the piezoelectric material that can easily adjust the carrier surface density within the above range, the following organic piezoelectric materials and inorganic piezoelectric materials are preferable.

具体的に、有機圧電材料の場合は、特に、ポリフッ化ビニリデン（ＰＶＤＦ）、フッ化ビニリデンと三フッ化エチレンとの共重合体（ＶＤＦ／ＴｒＦＥ）、フッ化ビニリデンと四フッ化エチレンとの共重合体（ＶＤＦ／ＴｅＦＥ）、ポリアミノボラン（ＰＡＢ）、ポリアミノジフルオロボラン（ＰＡＤＦＢ）、シアン化ビニリデンと酢酸ビニルとの共重合体（ＶＤＣＮ／Ｖａｃ）、シアン化ビニリデンと三フッ化エチレンと１−クロロ−１−フルオロエチレンとの共重合体（ＶＤＣＮ／ＴｒＦＥ／ＣＦＥ）、ポリウレア、Ｌ型ポリ乳酸（ＰＬＬＡ）、奇数ナイロンがよい。これらは、１種類単独で用いてもよいし、２種以上を併用してもよい。   Specifically, in the case of an organic piezoelectric material, in particular, polyvinylidene fluoride (PVDF), a copolymer of vinylidene fluoride and trifluoride ethylene (VDF / TrFE), and a copolymer of vinylidene fluoride and tetrafluoroethylene. Polymer (VDF / TeFE), polyaminoborane (PAB), polyaminodifluoroborane (PADFB), copolymer of vinylidene cyanide and vinyl acetate (VDCN / Vac), vinylidene cyanide, ethylene trifluoride and 1-chloro A copolymer with -1-fluoroethylene (VDCN / TrFE / CFE), polyurea, L-type polylactic acid (PLLA), and odd-numbered nylon are preferable. These may be used alone or in combination of two or more.

無機圧電材料の場合は、特に、チタン酸ジルコン酸鉛（ＰＺＴ）、鉄酸ビスマス（ＢｉＦｅＯ３）、ニオブ酸リチウム（ＬｉＮｂＯ３）、チタン酸バリウム（ＢａＴｉＯ３）、リン酸二水素カリウム（ＫＨ２ＰＯ４）、マグネシウム酸ニオブ酸チタン酸鉛（ＰＭＮ−ＰＴ）、ニオブ酸カリウムナトリウム（ＫＮＮ）、チタン酸ストロンチウム（ＳｒＴｉＯ３：ＳＴＯ）、チタン酸バリウムストロンチウム（Ｂａ１−ｘＳｒｘＴｉＯ３：ＢＳＴ）、タンタル酸ストロンチウムビスマス（ＳｒＢｉ２Ｔａ２Ｏ９：ＳＢＴ）、チタン酸ビスマス（Ｂｉ４Ｔｉ３Ｏ１２）がよい。これらは、１種類単独で用いてもよいし、２種以上を併用してもよい。In the case of an inorganic piezoelectric material, in particular, lead zirconate titanate (PZT), bismuth ferrate (BiFeO 3 ), lithium niobate (LiNbO 3 ), barium titanate (BaTiO 3 ), potassium dihydrogen phosphate (KH 2) PO 4 ), lead magnesium niobate titanate (PMN-PT), potassium sodium niobate (KNN), strontium titanate (SrTiO 3 : STO), barium strontium titanate (Ba 1-x Sr x TiO 3 : BST) ), Strontium bismuth tantalate (SrBi 2 Ta 2 O 9 : SBT), and bismuth titanate (Bi 4 Ti 3 O 12 ) are preferable. These may be used alone or in combination of two or more.

ここで、表１に、導電性層（導電性層が熱電性能を有する場合は熱電層）に求められる最適なキャリア面密度と、キャリア面密度を上記範囲に調整しやすい圧電材料との関係を示す。   Here, Table 1 shows the relationship between the optimum carrier surface density required for the conductive layer (or the thermoelectric layer when the conductive layer has thermoelectric performance) and the piezoelectric material that can easily adjust the carrier surface density to the above range. Show.


なお、表１の略称の詳細は以下の通りである。   The details of the abbreviations in Table 1 are as follows.

−有機圧電材料−
・ＰＶＤＦ：ポリフッ化ビニリデン
・ＶＤＦ／ＴｒＦＥ：フッ化ビニリデンと三フッ化エチレンとの共重合体
・ＶＤＦ／ＴｅＦＥ：フッ化ビニリデンと四フッ化エチレンとの共重合体
・ＰＡＢ：ポリアミノボラン
・ＰＡＤＦＢ：ポリアミノジフルオロボラン
・ＶＤＣＮ／Ｖａｃ：シアン化ビニリデンと酢酸ビニルとの共重合体
・ＶＤＣＮ／ＴｒＦＥ／ＣＦＥ：シアン化ビニリデンと三フッ化エチレンと１−クロロ−１−フルオロエチレンとの共重合体
・Ｐｏｌｙｕｒｅａ：ポリウレア
・ＰＬＬＡ：Ｌ型ポリ乳酸
・Ｏｄｄ−Ｎｙｌｏｎ：奇数ナイロン-Organic piezoelectric material-
-PVDF: Polyvinylidene fluoride-VDF / TrFE: Copolymer of vinylidene fluoride and ethylene trifluoride-VDF / TeFE: Copolymer of vinylidene fluoride and tetrafluoroethylene-PAB: Polyaminoborane-PADFB: Polyaminodifluoroborane, VDCN / Vac: copolymer of vinylidene cyanide and vinyl acetate, VDCN / TrFE / CFE: copolymer of vinylidene cyanide, ethylene trifluoride and 1-chloro-1-fluoroethylene, Polyurea : Polyurea / PLLA: L-type polylactic acid / Odd-Nylon: Odd nylon

−無機圧電材料−
・ＰＺＴ：チタン酸ジルコン酸鉛
・ＢｉＦｅＯ３：鉄酸ビスマス
・ＬｉＮｂＯ３：ニオブ酸リチウム
・ＢａＴｉＯ３：チタン酸バリウム
・ＫＨ２ＰＯ４：リン酸二水素カリウム
・ＰＭＮ−ＰＴ：マグネシウム酸ニオブ酸チタン酸鉛
・ＫＮＮ：ニオブ酸カリウムナトリウム-Inorganic piezoelectric material-
· PZT: lead zirconate titanate · BiFeO 3: bismuth ferrate · LiNbO 3: lithium niobate · BaTiO 3: barium titanate · KH 2 PO 4: potassium dihydrogen phosphate · PMN-PT: magnesium niobate titanate Lead / KNN: Sodium potassium niobate

−半導体材料の厚み−
導電性層が黒リン原子膜以外である場合、半導体材料の厚みは、外部刺激による変形のしやすさ、及び導電性層（導電性層が熱電性能を有する場合は熱電層）へのキャリアの発生のしやすさの観点から、例えば、０．０００３４μｍ以上１００μｍ以下が好ましく、０．０００３４μｍ以上１０μｍ以下がより好ましい。
導電性層が黒リン原子膜（単原子膜、多層原子膜のいずれも）である場合、半導体材料の厚みは、外部刺激による変形のしやすさ、導電性層（導電性層が熱電性能を有する場合は熱電層）へのキャリアの発生のしやすさ、及び黒リン原子膜伸張のしやすさの観点から、例えば、０．０００３６μｍ以上１００μｍ以下が好ましく、０．０００３６μｍ以上１μｍ以下がより好ましい。
なお、半導体材料の厚みとは、半導体材料が、例えば基材を含む場合は基材を含む厚みをいう。つまり、上記半導体材料の厚みとは、半導体材料の総厚みのことをいう。-Thickness of semiconductor material-
When the conductive layer is other than a black phosphorus atomic film, the thickness of the semiconductor material is determined by the ease of deformation due to external stimuli, and the carrier layer to the conductive layer (the thermoelectric layer if the conductive layer has thermoelectric performance). From the viewpoint of ease of occurrence, for example, 0.00034 μm to 100 μm is preferable, and 0.00034 μm to 10 μm is more preferable.
When the conductive layer is a black phosphorus atomic film (both monoatomic film and multilayer atomic film), the thickness of the semiconductor material can be easily deformed by an external stimulus, and the conductive layer (the conductive layer has thermoelectric performance). From the standpoint of ease of carrier generation to the thermoelectric layer) and ease of stretching of the black phosphorus atomic film, for example, 0.00036 μm to 100 μm is preferable, and 0.00036 μm to 1 μm is more preferable. .
In addition, the thickness of a semiconductor material means the thickness containing a base material, when a semiconductor material contains a base material, for example. That is, the thickness of the semiconductor material refers to the total thickness of the semiconductor material.

以下、図１〜図４を参照して、本発明の実施形態に係る半導体材料について具体的に説明する。以下の実施形態では、「導電性層」が「熱電材料を含む熱電層」である場合を例に挙げて説明する。但し、本発明においては、以下に示す実施形態に制限されるものではない。   Hereinafter, the semiconductor material according to the embodiment of the present invention will be described in detail with reference to FIGS. In the following embodiments, a case where the “conductive layer” is a “thermoelectric layer including a thermoelectric material” will be described as an example. However, the present invention is not limited to the embodiments shown below.

第１実施形態では、まず初めにキャリアが生じる前（以下「キャリア発生前」と称する）の半導体材料について説明し、続いてキャリアが生じた後（以下「キャリア発生後」と称する）の半導体材料について説明する。
図１に、キャリア発生前の半導体材料を示す。
図１に示すように、キャリア発生前の半導体材料１０ａは、圧電材料を含む圧電層１２ａと、熱電材料を含み、圧電層１２ａに接触して設けられた熱電層１４ａと、を有する。
また、半導体材料１０ａは、圧電層１２ａに外部刺激が付与されると、圧電層１２ａに歪みが生じ、その歪みにより圧電分極（圧電効果）が生じる。次いで、生じた圧電分極によって、熱電層１４ａにキャリアが生じるように構成されている。In the first embodiment, first, a semiconductor material before carriers are generated (hereinafter referred to as “before carrier generation”) will be described, and then semiconductor materials after carriers are generated (hereinafter referred to as “after carrier generation”). Will be described.
FIG. 1 shows a semiconductor material before carrier generation.
As shown in FIG. 1, the semiconductor material 10a before carrier generation has a piezoelectric layer 12a containing a piezoelectric material and a thermoelectric layer 14a containing a thermoelectric material and provided in contact with the piezoelectric layer 12a.
Further, in the semiconductor material 10a, when an external stimulus is applied to the piezoelectric layer 12a, the piezoelectric layer 12a is distorted, and piezoelectric distortion (piezoelectric effect) is generated by the distortion. Next, carriers are generated in the thermoelectric layer 14a by the generated piezoelectric polarization.

図２に、キャリア発生後の半導体材料を示す。図３は、図２のＡ−Ａ’線断面図であり、図４は、図２のＢ−Ｂ’線断面図である。また、図３，４において、矢印は正の分極の向きを表す。なお、以下では、キャリア発生後の半導体材料を、単に「半導体材料」と称して説明する。
図２に示すように、本実施形態の半導体材料１０は、半導体材料１０Ａと半導体材料１０Ｂとからなる一対の半導体材料で構成されている。
具体的には、図３に示すように、半導体材料１０Ａは、外部刺激によって、圧電層１２Ａに生じた圧電分極によって圧電層１２Ａの熱電層１４Ａの側に正の分極が誘起され、この結果、熱電層１４Ａにキャリアとしての電子が引き寄せられて生じたものである。つまり、半導体材料１０Ａはｎ型半導体材料である。
一方、図４に示すように、半導体材料１０Ｂは、外部刺激によって、圧電層１２Ｂに生じた圧電分極によって圧電層１２Ｂの熱電層１４Ｂの側に負の分極が誘起され、この結果、熱電層１４Ｂにキャリアとしての正孔が引き寄せられて生じたものである。つまり、半導体材料１０Ｂはｐ型半導体材料である。
このように、第１実施形態の半導体材料１０は、ｎ型半導体材料１０Ａと、ｐ型半導体材料１０Ｂと、を少なくとも一対有するため、例えば、後述する発電装置の熱電変換モジュールを構成する半導体（熱電変換素子の第２実施形態）；後述する熱電変換素子を構成する半導体（熱電変換素子の第１実施形態及び第３実施形態）；各種センサーの温度検出、応力検出；無線モジュール；等に適用することができる。FIG. 2 shows the semiconductor material after carrier generation. 3 is a cross-sectional view taken along the line AA ′ in FIG. 2, and FIG. 4 is a cross-sectional view taken along the line BB ′ in FIG. 3 and 4, arrows indicate the direction of positive polarization. In the following description, the semiconductor material after generation of carriers is simply referred to as “semiconductor material”.
As shown in FIG. 2, the semiconductor material 10 of the present embodiment is composed of a pair of semiconductor materials including a semiconductor material 10A and a semiconductor material 10B.
Specifically, as shown in FIG. 3, in the semiconductor material 10A, positive polarization is induced on the thermoelectric layer 14A side of the piezoelectric layer 12A by the piezoelectric polarization generated in the piezoelectric layer 12A due to external stimulation, and as a result, It is generated by attracting electrons as carriers to the thermoelectric layer 14A. That is, the semiconductor material 10A is an n-type semiconductor material.
On the other hand, as shown in FIG. 4, in the semiconductor material 10B, negative polarization is induced on the thermoelectric layer 14B side of the piezoelectric layer 12B due to the piezoelectric polarization generated in the piezoelectric layer 12B by external stimulation, and as a result, the thermoelectric layer 14B. This is caused by attracting holes as carriers. That is, the semiconductor material 10B is a p-type semiconductor material.
Thus, since the semiconductor material 10 of the first embodiment includes at least a pair of the n-type semiconductor material 10A and the p-type semiconductor material 10B, for example, a semiconductor (thermoelectric) that constitutes a thermoelectric conversion module of a power generation device described later. Second embodiment of conversion element); Semiconductor constituting thermoelectric conversion element to be described later (first and third embodiments of thermoelectric conversion element); temperature detection of various sensors; stress detection; wireless module; be able to.

次に、図５、図６を参照して、上記実施形態に係る半導体材料の作製方法の実施形態について具体的に説明する。但し、本発明においては、以下に示す実施形態に制限されるものではない。
−半導体材料の作製方法−
第１実施形態の半導体材料の作製方法は、塗布法により圧電層と熱電層（但し、黒リン原子膜以外の熱電層）とを積層させることで半導体材料を得る。以下、図５を参照して説明する。
まず、基材１６を準備する。
次いで、圧電材料と、必要に応じて添加剤等とを溶媒に分散または溶解させた圧電層作製用塗布液を調製する。また、並行して、熱電材料と、必要に応じて添加剤等とを溶媒に分散または溶解させた熱電層作製用塗布液を調製する。
次いで、図５Ａに示すように、圧電層作製用塗布液を基材１６上に塗布して当該塗布液を乾燥させる。これにより、圧電層１２ａを得る。
次いで、図５Ｂに示すように、熱電層作製用塗布液を圧電層１２ａ上に塗布して当該塗布液を乾燥させる。これにより、熱電層１４ａを得る。
このようにして、基材１６と、圧電層１２ａと、熱電層１４ａとをこの順に有する半導体材料１０ａを作製する。Next, with reference to FIGS. 5 and 6, an embodiment of a method for manufacturing a semiconductor material according to the above embodiment will be specifically described. However, the present invention is not limited to the embodiments shown below.
-Manufacturing method of semiconductor materials-
The semiconductor material fabrication method of the first embodiment obtains a semiconductor material by laminating a piezoelectric layer and a thermoelectric layer (however, a thermoelectric layer other than a black phosphorus atomic film) by a coating method. Hereinafter, a description will be given with reference to FIG.
First, the base material 16 is prepared.
Next, a coating liquid for preparing a piezoelectric layer is prepared by dispersing or dissolving a piezoelectric material and, if necessary, an additive or the like in a solvent. In parallel, a thermoelectric layer preparation coating solution is prepared by dispersing or dissolving a thermoelectric material and, if necessary, an additive or the like in a solvent.
Next, as shown in FIG. 5A, a coating liquid for forming a piezoelectric layer is applied onto the substrate 16 and the coating liquid is dried. Thereby, the piezoelectric layer 12a is obtained.
Next, as shown in FIG. 5B, a thermoelectric layer forming coating solution is applied onto the piezoelectric layer 12a, and the coating solution is dried. Thereby, the thermoelectric layer 14a is obtained.
Thus, the semiconductor material 10a which has the base material 16, the piezoelectric layer 12a, and the thermoelectric layer 14a in this order is produced.

第１実施形態の半導体材料の他の作製方法は、塗布法により圧電材料と熱電材料とを含む混合層を作製した後に、混合層を圧電層と熱電層とに二層分離させることで半導体材料を得る。この方法によれば、圧電層と熱電層との間に不純物が混入されにくくなるため、熱電層の持つ熱電性能が向上すると考えられる。以下、図６を参照して説明する。
まず、基材１６を準備する。
次いで、圧電材料と、熱電材料と、必要に応じて添加剤等とを溶媒に分散または溶解させた塗布液（以下「圧電熱電層作製用塗布液」と称する）を調製する。なお、圧電熱電層作製用塗布液は、上述のように、圧電層を作製するための材料（圧電材料、必要に応じて添加剤等）と、熱電層を作製するための材料（熱電材料、必要に応じて添加剤等）とを一括して混合して得た塗布液であってもよいし、圧電層作製用塗布液と、熱電層作製用塗布液とをそれぞれ調製し、これらを混合して得た塗布液であってもよい。
次いで、図６Ａに示すように、圧電熱電層作製用塗布液を基材１６上に塗布して混合層（以下「圧電熱電層前駆体膜」とも称する）１８を作製し、圧電熱電層前駆体膜１８を乾燥させる。
図６Ｂに示すように、圧電熱電層前駆体膜１８を乾燥させる過程において、圧電熱電層前駆体膜１８は、圧電層１２ａと熱電層１４ａとに二層分離する。
このようにして、基材１６と、圧電層１２ａと、熱電層１４ａとをこの順に有する半導体材料１０ａを作製する。Another manufacturing method of the semiconductor material according to the first embodiment is that a mixed layer containing a piezoelectric material and a thermoelectric material is manufactured by a coating method, and then the mixed layer is separated into two layers by a piezoelectric layer and a thermoelectric layer. Get. According to this method, since it becomes difficult for impurities to be mixed between the piezoelectric layer and the thermoelectric layer, it is considered that the thermoelectric performance of the thermoelectric layer is improved. Hereinafter, a description will be given with reference to FIG.
First, the base material 16 is prepared.
Next, a coating liquid in which a piezoelectric material, a thermoelectric material, and, if necessary, an additive and the like are dispersed or dissolved in a solvent (hereinafter referred to as “coating liquid for forming a piezoelectric thermoelectric layer”) is prepared. As described above, the piezoelectric thermoelectric layer preparation coating liquid includes a material for forming the piezoelectric layer (piezoelectric material, additives as necessary) and a material for forming the thermoelectric layer (thermoelectric material, If necessary, it may be a coating solution obtained by mixing together additives, etc., or a piezoelectric layer preparation coating solution and a thermoelectric layer preparation coating solution are prepared and mixed. The coating liquid obtained in this way may be used.
Next, as shown in FIG. 6A, a piezoelectric thermoelectric layer precursor coating liquid is applied onto the substrate 16 to produce a mixed layer (hereinafter also referred to as “piezoelectric thermoelectric layer precursor film”) 18, and the piezoelectric thermoelectric layer precursor The membrane 18 is dried.
As shown in FIG. 6B, in the process of drying the piezoelectric thermoelectric layer precursor film 18, the piezoelectric thermoelectric layer precursor film 18 is separated into two layers: a piezoelectric layer 12a and a thermoelectric layer 14a.
Thus, the semiconductor material 10a which has the base material 16, the piezoelectric layer 12a, and the thermoelectric layer 14a in this order is produced.

なお、塗布法は、特に制限されないが、圧電層と熱電層とを二層分離しやすくする観点から、キャスト法、スピンコート法、ディップコート法、スプレーコート、インクジェット法、スクリーン印刷法が好ましい。
また、圧電熱電層前駆体膜を、圧電層と熱電層とを二層分離しやすくするためには、圧電熱電層前駆体膜の乾燥条件（乾燥雰囲気、温度、時間等）を調整すればよい。
また、上記形態で得られた半導体材料には、圧電層にポーリング処理（分極処理）を施すことが好ましい。分極処理により圧電材料の分極の向きが揃えられるため、圧電層に自発分極が生じる。この場合、圧電層の熱電層の側に正又は負の分極が誘起されやすくなるため、熱電層にキャリアとしての電子又は正孔がより引き寄せられる。これにより、熱電層にキャリアがより生じやすくなり、熱電層のキャリア密度の調整が容易になる。The coating method is not particularly limited, but a casting method, a spin coating method, a dip coating method, a spray coating, an ink jet method, and a screen printing method are preferable from the viewpoint of facilitating separation of the piezoelectric layer and the thermoelectric layer into two layers.
Further, in order to make it easier to separate the piezoelectric thermoelectric layer precursor film into two layers, the piezoelectric thermoelectric layer precursor film may be adjusted for drying conditions (drying atmosphere, temperature, time, etc.) of the piezoelectric thermoelectric layer precursor film. .
Moreover, it is preferable to perform a poling process (polarization process) on the piezoelectric layer in the semiconductor material obtained in the above-described form. Since the polarization direction of the piezoelectric material is aligned by the polarization treatment, spontaneous polarization occurs in the piezoelectric layer. In this case, since positive or negative polarization is easily induced on the thermoelectric layer side of the piezoelectric layer, electrons or holes as carriers are more attracted to the thermoelectric layer. Thereby, carriers are more likely to be generated in the thermoelectric layer, and the carrier density of the thermoelectric layer can be easily adjusted.

第１実施形態の半導体材料の他の作製方法は、圧電層として入手した圧電性フィルムの一方の面に、塗布法により熱電層を作製することで半導体材料を得る。この方法によれば、より簡易な方法でキャリア発生前の半導体材料が得られる。
まず、入手した圧電性フィルムに分極処理を施す。
分極処理により圧電性フィルムの表面に正の分極が誘起された場合、正の分極が誘起された圧電性フィルムの表面に、別途調製した熱電層作製用塗布液を塗布し、当該塗布液を乾燥させて熱電層を作製する。これにより、キャリア発生前のｎ型半導体材料が得られる。
一方、分極処理により圧電性フィルムの表面に負の分極が誘起された場合、負の分極が誘起された圧電性フィルムの表面に、別途調製した熱電層作製用塗布液を塗布し、当該塗布液を乾燥させて熱電層を作製する。これにより、キャリア発生前のｐ型半導体材料が得られる。In another method for producing the semiconductor material of the first embodiment, a semiconductor material is obtained by producing a thermoelectric layer on one surface of a piezoelectric film obtained as a piezoelectric layer by a coating method. According to this method, a semiconductor material before carrier generation can be obtained by a simpler method.
First, the obtained piezoelectric film is subjected to polarization treatment.
When positive polarization is induced on the surface of the piezoelectric film by the polarization treatment, a separately prepared thermoelectric layer preparation coating solution is applied to the surface of the piezoelectric film in which positive polarization is induced, and the coating solution is dried. To produce a thermoelectric layer. Thereby, the n-type semiconductor material before carrier generation is obtained.
On the other hand, when negative polarization is induced on the surface of the piezoelectric film by the polarization treatment, a separately prepared thermoelectric layer preparation coating solution is applied to the surface of the piezoelectric film in which the negative polarization is induced, and the coating solution Is dried to produce a thermoelectric layer. Thereby, the p-type semiconductor material before carrier generation is obtained.

なお、上記作製方法では、圧電性フィルムは表面に負の分極又は正の分極が誘起されているものであればよい。つまり、圧電性フィルムの分極処理は、自発分極の程度によって行っても行わなくてもよい。
また、熱電層は、入手した熱電性フィルムであってもよい。この場合、圧電性フィルムに必要に応じて分極処理を施した後、圧電性フィルムの一方の面に熱電性フィルムを貼り合わせるだけでキャリア発生前のｎ型半導体材料又はｐ型半導体材料が得られる。In the above manufacturing method, the piezoelectric film only needs to have negative polarization or positive polarization induced on the surface. That is, the polarization treatment of the piezoelectric film may or may not be performed depending on the degree of spontaneous polarization.
The thermoelectric layer may be a thermoelectric film obtained. In this case, an n-type semiconductor material or a p-type semiconductor material before carrier generation can be obtained by simply applying a polarization treatment to the piezoelectric film and then bonding a thermoelectric film to one surface of the piezoelectric film. .

＜半導体材料の用途＞
本発明の半導体材料は、圧電層に外部刺激を付与することで生じた分極によって導電性層にキャリアが生じるので、その生じたキャリアを利用する用途に用いることができる。例えば、半導体材料の導電性層の面方向に温度差を設けることによって、導電性層に生じた起電力を取り出す熱電変換素子又は熱電変換素子用スイッチング素子に搭載して利用することができる。また、導電性層に生じた上記起電力を利用する各種デバイス（各種センサー、無線モジュール等）又は各種デバイス用スイッチング素子に搭載して利用することもできる。<Applications of semiconductor materials>
Since the semiconductor material of the present invention generates carriers in the conductive layer due to polarization generated by applying an external stimulus to the piezoelectric layer, the semiconductor material can be used for applications using the generated carriers. For example, by providing a temperature difference in the surface direction of the conductive layer of the semiconductor material, it can be used by being mounted on a thermoelectric conversion element or a thermoelectric conversion element switching element that extracts an electromotive force generated in the conductive layer. Further, it can also be used by being mounted on various devices (various sensors, wireless modules, etc.) or various device switching elements that utilize the electromotive force generated in the conductive layer.

また、本発明の半導体材料を、発電用途のスイッチング素子や、加熱冷却用途のスイッチング素子に搭載して使用することもできる。
−発電用途のスイッチング素子−
以下の使用方法により、発電量を切り替えることができる発電用途のスイッチング素子が実現され得る。
例えば、外気の方が暖かい夏の場合と、外気の方が寒い冬の場合では、室内との温度差を活用した熱電変換素子の発電電圧の極性が反転することが知られている。この外環境の変化（例えば温度変化）に応じて所定の量のキャリアを導電性層に注入することによって、夏でも冬でも正電圧で一定して出力することができるようになる。The semiconductor material of the present invention can also be used by being mounted on a switching element for power generation or a switching element for heating and cooling.
-Switching elements for power generation-
A switching element for power generation that can switch the amount of power generation can be realized by the following method of use.
For example, it is known that the polarity of the generated voltage of the thermoelectric conversion element utilizing the temperature difference from the room is reversed between the summer when the outside air is warmer and the winter when the outside air is colder. By injecting a predetermined amount of carriers into the conductive layer in accordance with the change in the external environment (for example, temperature change), a constant voltage can be output in summer and winter.

−加熱冷却用途のスイッチング素子−
以下の使用方法により、ヒーターやクーラーの使い方を切り替えることができる加熱冷却用途のスイッチング素子が実現され得る。
例えば、外部刺激として正電圧を印加して加熱動作している場合に、その加熱動作を導電性層へのキャリア注入によって冷却動作に切り替えることができる。この場合、外部刺激として負電圧を印加すれば冷却動作が可能になるとも考えられるが、負電圧が活用できない環境下も想定される。このような環境下（正負両極の電圧が活用できない環境下）では特に有用な作用である。-Switching elements for heating and cooling applications-
By the following usage method, a switching element for heating and cooling that can switch the usage of the heater or the cooler can be realized.
For example, when a heating operation is performed by applying a positive voltage as an external stimulus, the heating operation can be switched to a cooling operation by carrier injection into the conductive layer. In this case, it is considered that a cooling operation can be performed by applying a negative voltage as an external stimulus, but an environment where the negative voltage cannot be used is also assumed. This is a particularly useful action in such an environment (in an environment in which positive and negative voltages cannot be used).

＜導電性層にキャリアを生じさせる方法＞
本発明の導電性層にキャリアを生じさせる方法は、圧電材料を含む圧電層と、導電性材料を含み、圧電層に接触させて又は他の層を介して設けられた導電性層と、を有する半導体材料に対し、圧電層に外部刺激を付与することにより分極を生じさせ、生じた分極によって導電性層にキャリアを生じさせる。
外部刺激とは、圧電層を変形させるために外部から付与される刺激をいう。外部刺激としては、既述の半導体材料の圧電層に付与される外部刺激と同様のものが挙げられる。
なお、前記外部刺激は、さらに外部から電圧印加する刺激を含んでもよい。
半導体材料の構成（圧電層及び導電性層等の構成）は、既述の半導体材料の構成と同様である。
圧電材料としては、既述の圧電層に用いられる圧電材料と同様のものが挙げられ、好ましい例も同様のものが挙げられる。
導電性材料としては、既述の導電性層に用いられる導電性材料と同様のものが挙げられ、好ましい例も同様のものが挙げられる。
また、上記方法における導電性層は、黒リン原子膜である態様も含む。黒リン原子膜は、熱電層であることが好ましい。なお、導電性層が黒リン原子膜である態様は既述の態様と同様である。<Method for generating carriers in conductive layer>
The method for generating carriers in the conductive layer of the present invention comprises: a piezoelectric layer containing a piezoelectric material; and a conductive layer containing a conductive material and provided in contact with the piezoelectric layer or through another layer. The semiconductor material is polarized by applying external stimulus to the piezoelectric layer, and carriers are generated in the conductive layer by the generated polarization.
An external stimulus refers to a stimulus applied from the outside in order to deform the piezoelectric layer. Examples of the external stimulus include those similar to the external stimulus applied to the piezoelectric layer of the semiconductor material described above.
The external stimulus may further include a stimulus to which a voltage is applied from the outside.
The structure of the semiconductor material (the structure of the piezoelectric layer, the conductive layer, etc.) is the same as the structure of the semiconductor material described above.
Examples of the piezoelectric material include those similar to the piezoelectric material used for the piezoelectric layer described above, and preferable examples include the same.
As a conductive material, the same thing as the conductive material used for the above-mentioned conductive layer is mentioned, A preferable example is also the same.
In addition, the conductive layer in the above method includes an embodiment in which the conductive layer is a black phosphorus atomic film. The black phosphorus atomic film is preferably a thermoelectric layer. The embodiment in which the conductive layer is a black phosphorus atomic film is the same as the above-described embodiment.

本発明の導電性層にキャリアを生じさせる方法は、外部から電圧印加せずに導電性層（導電性層が熱電性能を有する場合は熱電層）にキャリアを生じさせる新規な方法である。この新規な方法によれば、外部から電圧印加せずに導電性層（導電性層が熱電性能を有する場合は熱電層）にキャリアが生じる。これにより、例えば半導体材料は、低消費電力で、かつ導電性能（熱電層を有する場合は熱電性能）が向上する。   The method for generating carriers in the conductive layer of the present invention is a novel method for generating carriers in a conductive layer (or a thermoelectric layer when the conductive layer has thermoelectric performance) without applying a voltage from the outside. According to this novel method, carriers are generated in the conductive layer (a thermoelectric layer when the conductive layer has thermoelectric performance) without applying a voltage from the outside. Thereby, for example, the semiconductor material has low power consumption, and the conductive performance (thermoelectric performance in the case of having a thermoelectric layer) is improved.

以下、図７を参照して、導電性層にキャリアとして電子を生じさせる方法の実施形態について具体的に説明する。以下の実施形態では、「導電性層」が「熱電材料を含む熱電層」であり、外部刺激として圧力Ｆによって圧電層を変形させる態様について説明する。但し、本発明においては、以下に示す実施形態に制限されるものではない。   Hereinafter, an embodiment of a method for generating electrons as carriers in the conductive layer will be specifically described with reference to FIG. In the following embodiments, a mode in which the “conductive layer” is a “thermoelectric layer including a thermoelectric material” and the piezoelectric layer is deformed by the pressure F as an external stimulus will be described. However, the present invention is not limited to the embodiments shown below.

図７Ａに示すように、キャリア発生前の半導体材料１０ａは、基材１６と、圧電材料を含む圧電層１２ａと、熱電材料を含む熱電層１４ａと、をこの順で有する。
図７Ｂに示すように、圧力Ｆが、半導体材料に対してその垂直方向から加えられると、半導体材料が変形する。この半導体材料の変形に伴い、基材、圧電層及び熱電層も変形する。つまり、圧電層に歪みが生じる。
次いで、圧電層の歪みにより圧電層に１２Ａに圧電分極が生じ、生じた圧電分極によって圧電層１２Ａの熱電層１４Ａの側に正の分極が誘起される。これにより、熱電層１４Ａにキャリアとしての電子が引き寄せられる。
このようにして、熱電層１４Ａにキャリアとして電子が生じ、半導体材料１０Ａはｎ型半導体材料となる。As shown in FIG. 7A, the semiconductor material 10a before carrier generation has a base material 16, a piezoelectric layer 12a containing a piezoelectric material, and a thermoelectric layer 14a containing a thermoelectric material in this order.
As shown in FIG. 7B, when the pressure F is applied to the semiconductor material from its vertical direction, the semiconductor material is deformed. As the semiconductor material is deformed, the base material, the piezoelectric layer, and the thermoelectric layer are also deformed. That is, distortion occurs in the piezoelectric layer.
Next, piezoelectric polarization is generated in the piezoelectric layer 12A due to distortion of the piezoelectric layer, and positive polarization is induced on the thermoelectric layer 14A side of the piezoelectric layer 12A by the generated piezoelectric polarization. Thereby, electrons as carriers are attracted to the thermoelectric layer 14A.
In this way, electrons are generated as carriers in the thermoelectric layer 14A, and the semiconductor material 10A becomes an n-type semiconductor material.

なお、上記実施形態において、圧電材料として強誘電体を用いた場合、圧電層１２Ａには、圧電分極と、圧電材料の自発分極の双方が生じる。この態様の場合、圧電層１２Ａの熱電層１４Ａの側に正の分極がより誘起されるため、熱電層１４Ａにキャリアとして電子がより生じやすくなる。これにより、熱電層１４Ａのキャリア密度の調整が容易になる。この結果、熱電性能がさらに向上した半導体材料が得られる。
また、上記実施形態において、圧電分極や自発分極によって熱電層にキャリアとして正孔が生じた場合、半導体材料はｐ型半導体材料となる。
また、上記実施形態では、圧力Ｆによって、基材１６、圧電層１２ａ及び熱電層１４ａが共に変形する態様を説明したが、少なくとも圧電層１２ａが変形すればよい。In the above embodiment, when a ferroelectric is used as the piezoelectric material, both piezoelectric polarization and spontaneous polarization of the piezoelectric material occur in the piezoelectric layer 12A. In the case of this aspect, since positive polarization is more induced on the thermoelectric layer 14A side of the piezoelectric layer 12A, electrons are more likely to be generated as carriers in the thermoelectric layer 14A. This facilitates adjustment of the carrier density of the thermoelectric layer 14A. As a result, a semiconductor material with further improved thermoelectric performance can be obtained.
In the above embodiment, when holes are generated as carriers in the thermoelectric layer due to piezoelectric polarization or spontaneous polarization, the semiconductor material is a p-type semiconductor material.
Moreover, although the base material 16, the piezoelectric layer 12a, and the thermoelectric layer 14a were deform | transformed by the pressure F in the said embodiment, the piezoelectric layer 12a should just deform | transform at least.

＜熱電変換素子＞
本発明の熱電変換素子は、本発明の半導体材料を有する。
また、本発明の熱電変換素子は、本発明の半導体材料の少なくとも一対を有することが好ましい。具体的には、一対の半導体材料の一方は、導電性層に電子が生じるｎ型半導体であり、一対の半導体材料の他方は、導電性層に正孔が生じるｐ型半導体であることが好ましい。
本発明の熱電変換素子は、外部から電圧印加せずに導電性層（導電性層が熱電性能を有する場合は熱電層）にキャリアが生じるため、低消費電力で駆動し、かつ導電性能（熱電層を有する場合は熱電性能）が向上した熱電変換素子となる。また、本発明の熱電変換素子は、本発明の「単一構造体」で構成される半導体材料を有するため、デバイスの小型化も図れる。
なお、本発明の半導体材料は、圧電層に外部刺激を付与することで生じた圧電分極によって導電性層（導電性層が熱電性能を有する場合は熱電層）にキャリアが生じるものであるが、前記外部刺激は、さらに外部から電圧印加する刺激を含んでもよい。<Thermoelectric conversion element>
The thermoelectric conversion element of the present invention has the semiconductor material of the present invention.
Moreover, it is preferable that the thermoelectric conversion element of this invention has at least one pair of the semiconductor material of this invention. Specifically, one of the pair of semiconductor materials is preferably an n-type semiconductor in which electrons are generated in the conductive layer, and the other of the pair of semiconductor materials is preferably a p-type semiconductor in which holes are generated in the conductive layer. .
In the thermoelectric conversion element of the present invention, carriers are generated in the conductive layer (thermoelectric layer if the conductive layer has thermoelectric performance) without applying a voltage from the outside, so that it is driven with low power consumption and the conductive performance (thermoelectric When it has a layer, it becomes a thermoelectric conversion element with improved thermoelectric performance. In addition, since the thermoelectric conversion element of the present invention has a semiconductor material composed of the “single structure” of the present invention, the device can be miniaturized.
In the semiconductor material of the present invention, carriers are generated in the conductive layer (thermoelectric layer when the conductive layer has thermoelectric performance) due to the piezoelectric polarization generated by applying external stimulus to the piezoelectric layer. The external stimulus may further include a stimulus to which a voltage is applied from the outside.

（第１実施形態）
以下、図２〜図４を参照して、本発明の熱電変換素子の第１実施形態について具体的に説明する。第１実施形態では、「導電性層」が「熱電材料を含む熱電層」である場合である。但し、本発明においては、以下に示す実施形態に制限されるものではない。
第１実施形態の熱電変換素子は、図２に示すように、前記ｎ型半導体材料１０Ａ及び前記ｐ型半導体材料１０Ｂからなる一対の半導体材料１０と、ｎ型半導体材料１０Ａの熱電層１４Ａ上に配置された配線（図示省略）と、ｐ型半導体材料１０Ｂの熱電層１４Ｂ上に配置された配線（図示省略）と、を有する。
このような構成の熱電変換素子は、ｎ型半導体材料１０Ａ及びｐ型半導体材料１０Ｂの長手方向の一方の側を高温側とし、ｎ型半導体材料１０Ａ及びｐ型半導体材料１０Ｂの長手方向の前記一方の側とは反対の他方の側を低温側とすることで、ｎ型半導体材料１０Ａ及びｐ型半導体材料１０Ｂの各々の長手方向の両端に温度差が生じ、ゼーベック効果により起電力が生じる。
また、一対の半導体材料１０に外部刺激を付与すると、圧電分極が生じ、生じた圧電分極によって、ｎ型半導体材料１０Ａでは圧電層１２Ａの熱電層１４Ａの側に正の分極が誘起され、熱電層１４Ａにキャリアとしての電子が引き寄せられる。これにより、熱電層１４Ａにキャリア（電子）が生じる。
同様にしてｐ型半導体材料１０Ｂでは圧電層１２Ｂの熱電層１４Ｂの側に負の分極が誘起され、熱電層１４Ｂにキャリアとしての正孔が引き寄せられる。これにより、熱電層１４Ｂにキャリア（正孔）が生じる。
この結果、熱電層１４Ａ，１４Ｂのキャリア密度が調整され、前記起電力はより大きくなる。前記起電力により生じた電流は、ｎ型半導体材料１０Ａの熱電層１４Ａ上に配置された配線（図示省略）と、ｐ型半導体材料１０Ｂの熱電層１４Ｂ上に配置された配線（図示省略）とを経て外部に電力として取り出される。
なお、上記第１実施形態では、圧電層の変形をより生じやすくする観点から、ｎ型半導体材料１０Ａ及びｐ型半導体材料１０Ｂを基材上に形成してもよい。(First embodiment)
Hereinafter, with reference to FIGS. 2-4, 1st Embodiment of the thermoelectric conversion element of this invention is described concretely. In the first embodiment, the “conductive layer” is a “thermoelectric layer including a thermoelectric material”. However, the present invention is not limited to the embodiments shown below.
As shown in FIG. 2, the thermoelectric conversion element of the first embodiment is formed on a pair of semiconductor materials 10 composed of the n-type semiconductor material 10A and the p-type semiconductor material 10B, and a thermoelectric layer 14A of the n-type semiconductor material 10A. Wiring (not shown) arranged, and wiring (not shown) arranged on the thermoelectric layer 14B of the p-type semiconductor material 10B.
In the thermoelectric conversion element having such a configuration, one side in the longitudinal direction of the n-type semiconductor material 10A and the p-type semiconductor material 10B is a high-temperature side, and the one side in the longitudinal direction of the n-type semiconductor material 10A and the p-type semiconductor material 10B is used. By making the other side opposite to the low-temperature side the temperature side of the n-type semiconductor material 10A and the p-type semiconductor material 10B, a temperature difference occurs between them, and an electromotive force is generated by the Seebeck effect.
Further, when an external stimulus is applied to the pair of semiconductor materials 10, piezoelectric polarization occurs, and the generated piezoelectric polarization induces positive polarization on the thermoelectric layer 14A side of the piezoelectric layer 12A in the n-type semiconductor material 10A. Electrons as carriers are attracted to 14A. Thereby, carriers (electrons) are generated in the thermoelectric layer 14A.
Similarly, in the p-type semiconductor material 10B, negative polarization is induced on the thermoelectric layer 14B side of the piezoelectric layer 12B, and holes as carriers are attracted to the thermoelectric layer 14B. Thereby, carriers (holes) are generated in the thermoelectric layer 14B.
As a result, the carrier density of the thermoelectric layers 14A and 14B is adjusted, and the electromotive force becomes larger. The current generated by the electromotive force includes a wiring (not shown) arranged on the thermoelectric layer 14A of the n-type semiconductor material 10A, and a wiring (not shown) arranged on the thermoelectric layer 14B of the p-type semiconductor material 10B. It is taken out as electric power through the outside.
In the first embodiment, the n-type semiconductor material 10 </ b> A and the p-type semiconductor material 10 </ b> B may be formed on the base material from the viewpoint of facilitating deformation of the piezoelectric layer.

（第２実施形態）
以下、図８及び図９を参照して、本発明の熱電変換素子の第２実施形態について具体的に説明する。第２実施形態の熱電変換素子は、発電装置の半導体モジュールに適用されている。第２実施形態では、「導電性層」が「熱電材料を含む熱電層」であり、外部刺激として圧力Ｆによって圧電層を変形させる態様について説明する。但し、本発明においては、以下に示す実施形態に制限されるものではない。(Second Embodiment)
Hereinafter, with reference to FIG.8 and FIG.9, 2nd Embodiment of the thermoelectric conversion element of this invention is described concretely. The thermoelectric conversion element of 2nd Embodiment is applied to the semiconductor module of an electric power generating apparatus. In the second embodiment, a mode in which the “conductive layer” is a “thermoelectric layer including a thermoelectric material” and the piezoelectric layer is deformed by the pressure F as an external stimulus will be described. However, the present invention is not limited to the embodiments shown below.

図８に、第２実施形態の半導体モジュールを備える発電装置を示し、図９に、図８のＣ−Ｃ’線断面図を示す。また、図９において、矢印（矢印Ｆを除く）は正の分極の向きを表す。
まず、半導体モジュール１００について説明する。
図８及び図９に示すように、半導体モジュール１００は、ｎ型半導体材料１０Ａ及びｐ型半導体材料１０Ｂからなる一対の半導体材料１０を複数有する半導体積層体群と、複数の配線２２と、基材として基板２０Ａ，２０Ｂと、を有する。半導体モジュール１００は、第２実施形態の熱電変換素子である。
半導体モジュール１００を構成するｎ型半導体材料１０Ａ及びｐ型半導体材料１０Ｂは、交互に配置され直列に配線されたπ型構造を成しており、ｎ型半導体材料１０Ａ及びｐ型半導体材料１０Ｂの長手方向の両端は、基板２０Ａ，２０Ｂ上において配線２２を介してそれぞれ電気的に接続されている。また、基板２０Ｂ上の端部の配線２２には、半導体モジュール１００の起電力により生じた電流Ｉを外部に取り出すための端子２４が２つ設けられており、これらの端子２４は接合部２６により配線２２に接合されている（図８及び図９の右側）。
半導体モジュール１００は、ｎ型半導体材料１０Ａ及びｐ型半導体材料１０Ｂの長手方向の一方の側が高温側（吸熱側）とされ、ｎ型半導体材料１０Ａ及びｐ型半導体材料１０Ｂの長手方向の前記一方の側とは反対の他方の側が低温側（放熱側）とされ、ｎ型半導体材料１０Ａ及びｐ型半導体材料１０Ｂの各々の長手方向の両端の温度差（ゼーベック効果）により起電力が生じるように構成されている。FIG. 8 shows a power generation device including the semiconductor module of the second embodiment, and FIG. 9 shows a cross-sectional view taken along the line CC ′ of FIG. In FIG. 9, an arrow (except for arrow F) represents the direction of positive polarization.
First, the semiconductor module 100 will be described.
As shown in FIGS. 8 and 9, the semiconductor module 100 includes a semiconductor stacked body group including a plurality of pairs of semiconductor materials 10 including an n-type semiconductor material 10 </ b> A and a p-type semiconductor material 10 </ b> B, a plurality of wirings 22, and a base material As substrates 20A and 20B. The semiconductor module 100 is the thermoelectric conversion element of the second embodiment.
The n-type semiconductor material 10A and the p-type semiconductor material 10B constituting the semiconductor module 100 have a π-type structure arranged alternately and wired in series, and the lengths of the n-type semiconductor material 10A and the p-type semiconductor material 10B are Both ends in the direction are electrically connected via wirings 22 on the substrates 20A and 20B, respectively. Further, two terminals 24 for taking out the current I generated by the electromotive force of the semiconductor module 100 to the outside are provided on the wiring 22 at the end on the substrate 20B. It is joined to the wiring 22 (right side in FIGS. 8 and 9).
In the semiconductor module 100, one side in the longitudinal direction of the n-type semiconductor material 10A and the p-type semiconductor material 10B is a high temperature side (heat absorption side), and the one of the n-type semiconductor material 10A and the p-type semiconductor material 10B in the longitudinal direction is the one side. The other side opposite to the side is a low temperature side (heat dissipation side), and an electromotive force is generated due to a temperature difference (Seebeck effect) at both ends in the longitudinal direction of each of the n-type semiconductor material 10A and the p-type semiconductor material 10B. Has been.

次に、半導体モジュール１００の作用について説明する。
ｎ型半導体材料１０Ａ及びｐ型半導体材料１０Ｂの各々の長手方向の両端に温度差が生じると、ゼーベック効果により起電力が生じる。
一方、図８及び図９に示すように、半導体モジュール１００に対して、垂直方向から外部刺激として圧力Ｆがかかると、圧電分極（正圧電効果）が生じ、生じた圧電分極によって、ｎ型半導体材料１０Ａでは圧電層１２Ａが変形して、圧電層１２Ａの熱電層１４Ａの側に正の分極が誘起され、熱電層１４Ａにキャリアとしての電子が引き寄せられる。これにより、熱電層１４Ａにキャリア（電子）が生じる。
同様にして、ｐ型半導体材料１０Ｂでは圧電層１２Ｂが変形して、圧電層１２Ｂの熱電層１４Ｂの側に負の分極が誘起され、熱電層１４Ｂにキャリアとしての正孔が引き寄せられる。これにより、熱電層１４Ｂにキャリア（正孔）が生じる。
熱電層１４Ａ，１４Ｂに生じたキャリアは、半導体モジュール１００に伝熱された熱を、高温側（吸熱側）から低温側（放熱側）に運ぶ役割を担う。このため、熱電層１４Ａ，１４Ｂにキャリアが生じることで、ｎ型半導体材料１０Ａ及びｐ型半導体材料１０Ｂの各々の長手方向の両端に配置された配線２２間の温度差はより大きくなり、半導体モジュール１００で発生する起電力はより大きくなる。次いで、発生した起電力により電流Ｉが生じ、生じた電流Ｉは、図８に示す電流Ｉの矢印の方向に端子２４を経て外部に電力として取り出される。Next, the operation of the semiconductor module 100 will be described.
When a temperature difference occurs between the longitudinal ends of each of the n-type semiconductor material 10A and the p-type semiconductor material 10B, an electromotive force is generated due to the Seebeck effect.
On the other hand, as shown in FIGS. 8 and 9, when pressure F is applied to the semiconductor module 100 as an external stimulus from the vertical direction, piezoelectric polarization (positive piezoelectric effect) occurs, and the generated piezoelectric polarization causes the n-type semiconductor. In the material 10A, the piezoelectric layer 12A is deformed, positive polarization is induced on the thermoelectric layer 14A side of the piezoelectric layer 12A, and electrons as carriers are attracted to the thermoelectric layer 14A. Thereby, carriers (electrons) are generated in the thermoelectric layer 14A.
Similarly, in the p-type semiconductor material 10B, the piezoelectric layer 12B is deformed, negative polarization is induced on the thermoelectric layer 14B side of the piezoelectric layer 12B, and holes as carriers are attracted to the thermoelectric layer 14B. Thereby, carriers (holes) are generated in the thermoelectric layer 14B.
The carriers generated in the thermoelectric layers 14A and 14B play a role of carrying the heat transferred to the semiconductor module 100 from the high temperature side (heat absorption side) to the low temperature side (heat radiation side). For this reason, carriers are generated in the thermoelectric layers 14A and 14B, so that the temperature difference between the wirings 22 arranged at both ends in the longitudinal direction of each of the n-type semiconductor material 10A and the p-type semiconductor material 10B becomes larger. The electromotive force generated at 100 becomes larger. Next, a current I is generated by the generated electromotive force, and the generated current I is taken out as power through the terminal 24 in the direction of the arrow of the current I shown in FIG.

このように、本実施形態の半導体モジュール（熱電変換素子）１００では、各半導体材料１０Ａ，１０Ｂに、外部から電圧印加せずに圧電分極(正圧電効果）を利用して熱電層１４Ａ，１４Ｂにキャリアが生じる。これにより、熱電層１４Ａ，１４Ｂのキャリア密度が調整される。この結果、熱電性能が向上し、かつ低消費電力で駆動する半導体モジュール（熱電変換素子）１００が実現される。
さらに圧電材料として強誘電体を用いれば、圧電材料の自発分極も生じるため、圧電層１２Ａ，１２Ｂの熱電層１４Ａ，１４Ｂの側に誘起された正又は負の分極とは反対の符号を持つキャリアが、熱電層１４Ａ，１４Ｂにより引き寄せられる。これにより、熱電層１４Ａ，１４Ｂにキャリア（電子、正孔）がより生じやすくなり、熱電層１４Ａ，１４Ｂのキャリア密度の調整が容易になる。この結果、半導体モジュール（熱電変換素子）１００の熱電性能はさらに向上する。
さらに、本実施形態の半導体モジュール１００によれば、圧電層１２Ａ，１２Ｂと熱電層１４Ａ，１４Ｂとを接触して積層させた「単一構造体」からなる半導体材料１０Ａ，１０Ｂを複数有することで、構造が複雑にならず、デバイスの小型化が実現される。Thus, in the semiconductor module (thermoelectric conversion element) 100 of the present embodiment, the semiconductor materials 10A and 10B are applied to the thermoelectric layers 14A and 14B by utilizing piezoelectric polarization (positive piezoelectric effect) without applying a voltage from the outside. A carrier is created. Thereby, the carrier density of the thermoelectric layers 14A and 14B is adjusted. As a result, a semiconductor module (thermoelectric conversion element) 100 that has improved thermoelectric performance and is driven with low power consumption is realized.
Furthermore, if a ferroelectric material is used as the piezoelectric material, spontaneous polarization of the piezoelectric material also occurs, so that a carrier having a sign opposite to the positive or negative polarization induced on the thermoelectric layers 14A, 14B side of the piezoelectric layers 12A, 12B. Is attracted by the thermoelectric layers 14A and 14B. Thereby, carriers (electrons and holes) are more easily generated in the thermoelectric layers 14A and 14B, and the carrier density of the thermoelectric layers 14A and 14B can be easily adjusted. As a result, the thermoelectric performance of the semiconductor module (thermoelectric conversion element) 100 is further improved.
Furthermore, according to the semiconductor module 100 of the present embodiment, by including a plurality of semiconductor materials 10A and 10B made of a “single structure” in which the piezoelectric layers 12A and 12B and the thermoelectric layers 14A and 14B are laminated in contact with each other. The structure is not complicated and the device can be downsized.

以上に説明した本実施形態の半導体モジュール（熱電変換素子）１００は、図８及び図９に示すように、２つの基板２０Ａ，２０Ｂに挟んで発電装置２００として使用することができる。
図８及び図９に示す発電装置２００は、基板２０Ａが吸熱基板で構成され、基板２０Ｂが放熱基板で構成されている。
このような発電装置２００では、基板２０Ａ（吸熱基板）が熱源等から吸熱すると、基板２０Ａの熱は基板２０Ａから配線２２を経て半導体モジュール１００に伝熱される。半導体モジュール１００では、上述した作用により、ｎ型半導体材料１０Ａ及びｐ型半導体材料１０Ｂの各々の長手方向の両端に温度差が生じ、ゼーベック効果により起電力が生じる。さらに、基板２０Ｂ側から、外部刺激として圧力Ｆがかかると、圧電層に圧電分極（正圧電効果）が生じ、生じた圧電分極によって、上述のように熱電層１４Ａ，１４Ｂにキャリアが生じるため、半導体モジュール１００で発生する起電力はより大きくなる。The semiconductor module (thermoelectric conversion element) 100 of the present embodiment described above can be used as a power generation device 200 with two substrates 20A and 20B sandwiched between them as shown in FIGS.
In the power generation apparatus 200 shown in FIGS. 8 and 9, the substrate 20 </ b> A is configured by a heat absorbing substrate, and the substrate 20 </ b> B is configured by a heat radiating substrate.
In such a power generation apparatus 200, when the substrate 20A (heat absorption substrate) absorbs heat from a heat source or the like, the heat of the substrate 20A is transferred from the substrate 20A to the semiconductor module 100 via the wiring 22. In the semiconductor module 100, due to the above-described action, a temperature difference is generated at both ends in the longitudinal direction of each of the n-type semiconductor material 10A and the p-type semiconductor material 10B, and an electromotive force is generated by the Seebeck effect. Furthermore, when pressure F is applied as an external stimulus from the substrate 20B side, piezoelectric polarization (positive piezoelectric effect) occurs in the piezoelectric layer, and carriers are generated in the thermoelectric layers 14A and 14B as described above due to the generated piezoelectric polarization. The electromotive force generated in the semiconductor module 100 becomes larger.

（第３実施形態）
以下、図１０を参照して、本発明の熱電変換素子の第３実施形態について具体的に説明する。第３実施形態の熱電変換素子は、プレーナ型の熱電変換素子に適用されている。第３実施形態では、「導電性層」が「熱電材料を含む熱電層」であり、「圧電層」が「強誘電体を含む圧電層」であり、かつ外部刺激として圧力Ｆによって圧電層を変形させる態様について説明する。但し、本発明においては、以下に示す実施形態に制限されるものではない。(Third embodiment)
Hereinafter, with reference to FIG. 10, 3rd Embodiment of the thermoelectric conversion element of this invention is described concretely. The thermoelectric conversion element of the third embodiment is applied to a planar thermoelectric conversion element. In the third embodiment, the “conductive layer” is a “thermoelectric layer including a thermoelectric material”, the “piezoelectric layer” is a “piezoelectric layer including a ferroelectric”, and the piezoelectric layer is applied by pressure F as an external stimulus. A mode of deformation will be described. However, the present invention is not limited to the embodiments shown below.

図１０Ａに、第３実施形態の熱電変換素子を示し、図１０Ｂに、図１０ＡのＥ−Ｅ’線断面図を示す。なお、図１０Ｂにおいて、矢印（矢印Ｆを除く）は正の分極の向きを表す。
まず、熱電変換素子３００について説明する。
図１０Ａ及び図１０Ｂに示すように、熱電変換素子３００は、ｎ型半導体材料１０Ａ及びｐ型半導体材料１０Ｂが対をなす複数の半導体材料１０と、複数の配線３０と、を有する。
ｎ型半導体材料１０Ａ及びｐ型半導体材料１０Ｂが対をなす複数の半導体材料１０は、直列に接続されており、両端に位置する２つの半導体材料には、外部回路（図示省略）に接続される端子３２がそれぞれ設けられている。
また、複数の半導体材料１０を構成するｎ型半導体材料１０Ａ及びｐ型半導体材料１０Ｂは、各々の半導体材料の長手方向の端部において、隣り合う半導体材料のうち、一方の半導体材料と配線３０を介して接続されている。つまり、第３実施形態の熱電変換素子３００は、複数の半導体材料１０が直列に接続されたプレーナ型構造を成している。
このような構成の熱電変換素子３００は、複数の半導体材料１０が直列に接続された方向と直交する方向の一方の側が高温側とされ、他方の側が低温側とされ、ｎ型半導体材料１０Ａ及びｐ型半導体材料１０Ｂの各々の長手方向の両端に温度差を生じさせること（ゼーベック効果）により起電力が生じるように構成されている。
なお、上記熱電変換素子３００では、半導体材料１０の長手方向の一方の端部及び他方の端部において、配線３０を介さず、ｎ型半導体材料１０Ａ及びｐ型半導体材料１０Ｂの端部同士を直接接続して、ｎ型半導体材料１０Ａとｐ型半導体材料１０Ｂとが鋭角に交わる所謂ジグザグ形状を有するプレーナ型構造を構成してもよい。
また、上記熱電変換素子３００では、圧電層１２Ａ，１２Ｂの変形をより生じやすくする観点から、ｎ型半導体材料１０Ａ及びｐ型半導体材料１０Ｂを基材上に形成してもよい。FIG. 10A shows the thermoelectric conversion element of the third embodiment, and FIG. 10B shows a cross-sectional view taken along line EE ′ of FIG. 10A. In FIG. 10B, an arrow (except for arrow F) represents the direction of positive polarization.
First, the thermoelectric conversion element 300 will be described.
As shown in FIGS. 10A and 10B, the thermoelectric conversion element 300 includes a plurality of semiconductor materials 10 and a plurality of wirings 30 in which an n-type semiconductor material 10A and a p-type semiconductor material 10B form a pair.
A plurality of semiconductor materials 10 paired with an n-type semiconductor material 10A and a p-type semiconductor material 10B are connected in series, and the two semiconductor materials located at both ends are connected to an external circuit (not shown). Terminals 32 are provided.
In addition, the n-type semiconductor material 10A and the p-type semiconductor material 10B constituting the plurality of semiconductor materials 10 are formed by connecting one of the semiconductor materials and the wiring 30 among the adjacent semiconductor materials at the longitudinal ends of the respective semiconductor materials. Connected through. That is, the thermoelectric conversion element 300 of the third embodiment has a planar structure in which a plurality of semiconductor materials 10 are connected in series.
In the thermoelectric conversion element 300 having such a configuration, one side in a direction orthogonal to the direction in which a plurality of semiconductor materials 10 are connected in series is a high temperature side, and the other side is a low temperature side, and the n-type semiconductor material 10A and An electromotive force is generated by causing a temperature difference (Seebeck effect) at both ends in the longitudinal direction of each of the p-type semiconductor materials 10B.
In the thermoelectric conversion element 300, the end portions of the n-type semiconductor material 10A and the p-type semiconductor material 10B are directly connected to each other at one end portion and the other end portion in the longitudinal direction of the semiconductor material 10 without using the wiring 30. A planar type structure having a so-called zigzag shape in which the n-type semiconductor material 10A and the p-type semiconductor material 10B cross each other at an acute angle may be formed.
In the thermoelectric conversion element 300, the n-type semiconductor material 10A and the p-type semiconductor material 10B may be formed on the base material from the viewpoint of facilitating deformation of the piezoelectric layers 12A and 12B.

次に、熱電変換素子３００の作用について説明する。
一方、図１０Ｂに示すように、熱電変換素子３００に対して、垂直方向から外部刺激として圧力Ｆがかかると、圧電層１２Ａ，１２Ｂが変形して、圧電分極（正圧電効果）が生じる。また、第３実施形態では、圧電層が強誘電体を含むため、圧電層１２Ａ，１２Ｂに圧電材料の自発分極も生じる。
次いで、これらの分極によって、ｎ型半導体材料１０Ａでは圧電層１２Ａの熱電層１４Ａの側に正の分極が誘起され、熱電層１４Ａにキャリアとしての電子が引き寄せられる。これにより、熱電層１４Ａにキャリア（電子）が生じる。
同様にして、ｐ型半導体材料１０Ｂでは圧電層１２Ｂの熱電層１４Ｂの側に負の分極が誘起され、熱電層１４Ｂにキャリアとしての正孔が引き寄せられる。これにより、熱電層１４Ｂにキャリア（正孔）が生じる。
熱電層１４Ａ，１４Ｂに生じたキャリア（電子、正孔）は、熱電変換素子３００の高温側（吸熱側）の熱を低温側（放熱側）に運ぶ役割を担うため、熱電層１４Ａ，１４Ｂにキャリアが生じることで、熱電層１４Ａ，１４Ｂの熱電性能は向上する。これにより、熱電変換素子３００で発生する起電力はより大きくなる。次いで、発生した起電力により電流が生じ、生じた電流は、外部回路（図示省略）に接続される端子３２を経て電力として取り出される。Next, the operation of the thermoelectric conversion element 300 will be described.
On the other hand, as shown in FIG. 10B, when pressure F is applied to the thermoelectric conversion element 300 as an external stimulus from the vertical direction, the piezoelectric layers 12A and 12B are deformed to generate piezoelectric polarization (positive piezoelectric effect). In the third embodiment, since the piezoelectric layer includes a ferroelectric, spontaneous polarization of the piezoelectric material also occurs in the piezoelectric layers 12A and 12B.
Next, due to these polarizations, in the n-type semiconductor material 10A, positive polarization is induced on the thermoelectric layer 14A side of the piezoelectric layer 12A, and electrons as carriers are attracted to the thermoelectric layer 14A. Thereby, carriers (electrons) are generated in the thermoelectric layer 14A.
Similarly, in the p-type semiconductor material 10B, negative polarization is induced on the thermoelectric layer 14B side of the piezoelectric layer 12B, and holes as carriers are attracted to the thermoelectric layer 14B. Thereby, carriers (holes) are generated in the thermoelectric layer 14B.
Carriers (electrons and holes) generated in the thermoelectric layers 14A and 14B play a role of carrying heat on the high temperature side (heat absorption side) of the thermoelectric conversion element 300 to the low temperature side (heat radiation side). The generation of carriers improves the thermoelectric performance of the thermoelectric layers 14A and 14B. Thereby, the electromotive force generated in the thermoelectric conversion element 300 becomes larger. Next, a current is generated by the generated electromotive force, and the generated current is taken out as power through a terminal 32 connected to an external circuit (not shown).

このように、熱電変換素子３００では、各半導体材料１０Ａ，１０Ｂに、外部から電圧印加せずに圧電分極（正圧電効果）及び強誘電体の自発分極の双方の分極を利用して熱電層１４Ａ，１４Ｂにキャリアを生じさせる。これにより、熱電層１４Ａ，１４Ｂに引き寄せられるキャリア数が増えるため（つまり熱電層１４Ａ，１４Ｂに生じるキャリア数が増えるため）、熱電層１４Ａ，１４Ｂのキャリア密度の調整が容易になる。この結果、熱電性能がさらに向上し、かつ低消費電力で駆動する熱電変換素子３００が実現される。
さらに、熱電変換素子３００によれば、ｎ型半導体材料１０Ａ及びｐ型半導体材料１０Ｂが対をなす複数の半導体材料１０が直列に接続されたプレーナ型構造を成しているため、熱電変換素子３００の形状は、シート状（フィルム状を含む）となる。このような形状の熱電変換素子３００は、シート状のまま使用することもできるし、複数の半導体材料１０が直列に接続された方向に丸めて円筒状に変形して使用することもできる。
以上のように、第３実施形態では、熱電変換素子３００の更なる軽量化かつ小型化が実現可能であり、使用用途の拡大も期待することができる。As described above, in the thermoelectric conversion element 300, the thermoelectric layer 14A is applied to each of the semiconductor materials 10A and 10B by utilizing both the polarization of piezoelectric polarization (positive piezoelectric effect) and spontaneous polarization of the ferroelectric without applying voltage from the outside. , 14B, a carrier is generated. As a result, the number of carriers drawn to the thermoelectric layers 14A and 14B increases (that is, the number of carriers generated in the thermoelectric layers 14A and 14B increases), so that the carrier density of the thermoelectric layers 14A and 14B can be easily adjusted. As a result, the thermoelectric conversion element 300 that further improves the thermoelectric performance and is driven with low power consumption is realized.
Furthermore, according to the thermoelectric conversion element 300, the n-type semiconductor material 10 </ b> A and the p-type semiconductor material 10 </ b> B have a planar structure in which a plurality of semiconductor materials 10 forming a pair are connected in series. The shape becomes a sheet shape (including a film shape). The thermoelectric conversion element 300 having such a shape can be used in the form of a sheet, or can be used by being rounded in a direction in which a plurality of semiconductor materials 10 are connected in series and deformed into a cylindrical shape.
As described above, in the third embodiment, the thermoelectric conversion element 300 can be further reduced in weight and size, and the use application can be expected to expand.

＜スイッチング素子＞
本発明のスイッチング素子は、本発明の半導体材料を有する。
本発明のスイッチング素子としては特に制限されないが、例えば、熱電変換素子用スイッチング素子；各種デバイス（各種センサー、無線モジュール等）用スイッチング素子；発電量を切り替えることができる発電用途のスイッチング素子；ヒーターやクーラーの使い方を切り替えることができる加熱冷却用途のスイッチング素子；等が挙げられる。
中でも、熱電変換素子用スイッチング素子が好ましい。<Switching element>
The switching element of the present invention has the semiconductor material of the present invention.
Although it does not restrict | limit especially as a switching element of this invention, For example, Switching element for thermoelectric conversion elements; Switching element for various devices (various sensors, wireless module, etc.); Switching element for power generation which can switch electric power generation amount; And a switching element for heating and cooling that can switch the usage of the cooler.
Especially, the switching element for thermoelectric conversion elements is preferable.

本発明のスイッチング素子の好ましい形態は、本発明の半導体材料と、半導体材料の圧電層の側に配置されたゲート電極と、半導体材料の導電性層に電気的に接続されるソース電極及びドレイン電極と、を有し、ゲート電極に電圧を印加したときに、ドレイン電極及びソース電極が、導電性層を介して電気的に接続される形態である。
すなわち、上記好ましい形態のスイッチング素子は、電界効果トランジスタ（例えば薄膜トランジスタ（以下、「ＴＦＴ」とも称する））を備えることが好ましい。また、電界効果トランジスタ自体がスイッチング素子として機能してもよい。電界効果トランジスタは、トップゲート型でも、ボトムゲート型でもよい。Preferred embodiments of the switching element of the present invention include the semiconductor material of the present invention, a gate electrode disposed on the piezoelectric layer side of the semiconductor material, and a source electrode and a drain electrode electrically connected to the conductive layer of the semiconductor material. The drain electrode and the source electrode are electrically connected through the conductive layer when a voltage is applied to the gate electrode.
That is, it is preferable that the switching element according to the preferred embodiment includes a field effect transistor (for example, a thin film transistor (hereinafter also referred to as “TFT”)). Further, the field effect transistor itself may function as a switching element. The field effect transistor may be a top gate type or a bottom gate type.

以下、図１４を参照して、本発明のスイッチング素子の一例について説明する。本実施形態のスイッチング素子は、トップゲート型のＴＦＴを有し、熱電変換素子用スイッチング素子である。なお、外部刺激としては電圧が適用される。但し、本発明においては、以下に示す形態に制限されるものではない。
図１４に示すように、スイッチング素子４００は、基板４２と、導電性層１４Ｃと、圧電層１２Ｃとをこの順に備え、導電性層１４Ｃと圧電層１２Ｃとの間には、ソース電極４４及びドレイン電極４６が所定の間隔を空けて配置されている。
また、スイッチング素子４００は、ヒーター（図示省略）によって、ソース電極４４の側が、ＴＡ℃（高温）に調整され、ドレイン電極４６の側がＴＢ℃（低温）に調整されるように構成されている（ＴＡ＞ＴＢ）。Hereinafter, an example of the switching element of the present invention will be described with reference to FIG. The switching element of this embodiment has a top gate type TFT and is a switching element for a thermoelectric conversion element. A voltage is applied as the external stimulus. However, in this invention, it is not restrict | limited to the form shown below.
As shown in FIG. 14, the switching element 400 includes a substrate 42, a conductive layer 14C, and a piezoelectric layer 12C in this order. Between the conductive layer 14C and the piezoelectric layer 12C, a source electrode 44 and a drain are provided. Electrodes 46 are arranged at a predetermined interval.
Further, the switching element 400 is configured such that the source electrode 44 side is adjusted to T A ° C. (high temperature) and the drain electrode 46 side is adjusted to T B ° C. (low temperature) by a heater (not shown). (T A > T B ).

次に、スイッチング素子４００の作用について説明する。
まず、ゲート電極４８に、外部刺激として正の電圧が印加されると、その外部刺激によって圧電層１２Ｃに分極が生じ、生じた分極によって、熱電層１４Ｃにキャリアとしての電子が生じる。すなわち、本実施形態では、圧電層１２Ｃ及び熱電層１４Ｃからなる積層体はｎ型半導体材料として機能する。
さらに、本実施形態のスイッチング素子４００には、熱電層１４Ｃの面方向に温度差が設けられているため（ＴＡ＞ＴＢ）、この温度差によって熱電層１４Ｃに起電力が生じる。これにより、ソース電極４４及びドレイン電極４６の間に電流が流れ、電極間が電気的に接続される。そして、熱電層１４Ｃに生じた電流は、端子（図示省略）を経て電力として取り出される。Next, the operation of the switching element 400 will be described.
First, when a positive voltage is applied to the gate electrode 48 as an external stimulus, the piezoelectric layer 12C is polarized by the external stimulus, and the generated polarization generates electrons as carriers in the thermoelectric layer 14C. That is, in the present embodiment, the stacked body including the piezoelectric layer 12C and the thermoelectric layer 14C functions as an n-type semiconductor material.
Furthermore, since a temperature difference is provided in the surface direction of the thermoelectric layer 14C (T A > T B ) in the switching element 400 of the present embodiment, an electromotive force is generated in the thermoelectric layer 14C due to this temperature difference. Thereby, a current flows between the source electrode 44 and the drain electrode 46, and the electrodes are electrically connected. The current generated in the thermoelectric layer 14C is taken out as electric power through a terminal (not shown).

本実施形態のスイッチング素子４００では、ゲート電極４８に印加する電圧や、電圧のオンオフ間隔を制御することによって熱電層１４Ｃに生じるキャリア種（電子又は正孔）、キャリア量、起電力、電流、及び電力の少なくとも１つを制御することができる。
また、本実施形態のスイッチング素子４００は、熱電層１４Ｃに生じた起電力を電力として取り出せるので、熱電変換素子としても機能する。In the switching element 400 of the present embodiment, the type of carriers (electrons or holes) generated in the thermoelectric layer 14C by controlling the voltage applied to the gate electrode 48 and the on / off interval of the voltage, the amount of carriers, the electromotive force, the current, and At least one of the powers can be controlled.
Moreover, since the switching element 400 of this embodiment can take out the electromotive force which arose in the thermoelectric layer 14C as electric power, it functions also as a thermoelectric conversion element.

なお、ゲート電極４８に、外部刺激として負の電圧が印加された場合には、上記と同様の作用により熱電層１４Ｃにキャリアとしての正孔が生じ、ソース電極４４及びドレイン電極４６の間に電流が流れる。この場合、圧電層１２Ｃ及び熱電層１４Ｃからなる積層体はｐ型半導体材料として機能する。熱電層１４Ｃに生じた電流は、上記と同様の方法で電力として取り出される。   When a negative voltage is applied to the gate electrode 48 as an external stimulus, holes as carriers are generated in the thermoelectric layer 14C by the same action as described above, and a current is generated between the source electrode 44 and the drain electrode 46. Flows. In this case, the laminate composed of the piezoelectric layer 12C and the thermoelectric layer 14C functions as a p-type semiconductor material. The current generated in the thermoelectric layer 14C is taken out as electric power by the same method as described above.

以下、実施例により本実施形態を詳細に説明するが、本実施形態は、これら実施例に何ら限定されるものではない。なお、以下の説明において、特に断りのない限り「％」はすべて質量基準である。   Hereinafter, although an embodiment explains this embodiment in detail, this embodiment is not limited to these examples at all. In the following description, “%” is based on mass unless otherwise specified.

＜実施例１＞
以下に示す方法により熱電変換素子を作製した。
ガラス基板（厚み１ｍｍ）を準備した。圧電層として７０ｍｍ×５０ｍｍの圧電性ＰＶＤＦフィルム（圧電性ポリフッ化ビニリデンフィルム）（クレハ社製：ＫＦポリマー、厚み１００μｍ）を、ガラス基板上に貼り付けた。
次いで、スピンコート法にて熱電層作製用塗布液としてＰＥＤＯＴ／ＰＳＳ水溶液（ポリ（３，４−エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）水溶液）（Ｃｌｅｖｉｏｓ社製：ＰＨ１０００）を、圧電性ＰＶＤＦフィルム上に、２０００ｒｐｍで１２０秒間塗布し、塗布したＰＥＤＯＴ／ＰＳＳ水溶液を７０℃で３分間、乾燥させてＰＥＤＯＴ／ＰＳＳ膜（熱電層）を得た。次いで、ガラス基板から、圧電性ＰＶＤＦフィルム及びＰＥＤＯＴ／ＰＳＳ膜からなる積層体を剥離した。
このようにして半導体材料（１）（つまり積層体）を得た。得られた半導体材料（１）をＳＥＭ観察したところ、ＰＥＤＯＴ／ＰＳＳ膜の厚みは１μｍ、半導体材料（１）の総厚は１０１μｍであった。
次いで、半導体材料（１）の作製において、熱電層作製用塗布液が塗布された圧電性ＰＶＤＦフィルムの面とは反対の面に熱電層作製用塗布液を塗布したこと以外は半導体材料（１）と同様の方法により、半導体材料（１’）を得た。
次いで、半導体材料（１）のＰＥＤＯＴ／ＰＳＳ膜と、半導体材料（１’）のＰＥＤＯＴ／ＰＳＳ膜とを導電性テープを用いて接続した。このようにして一対の半導体材料からなる熱電変換素子を作製した。
図１１Ａに、半導体材料（１）の平面視での写真を示し、図１１Ｂに、図１１ＡのＤ−Ｄ’線断面図を示す。図１１Ａ及び図１１Ｂにおいて、「ＰＶＤＦ」は、圧電性ＰＶＤＦフィルムを表し、「ＰＥＤＯＴ／ＰＳＳ」は、ＰＥＤＯＴ／ＰＳＳ膜を表している。
また、図１１Ａに示す一対の半導体材料は、例えば図１０Ａ及び図１０Ｂに示す熱電変換素子３００を構成する一対の半導体材料１０（半導体材料１０Ｂ及び半導体材料１０Ａ）として適用することができる。
具体的に、例えば半導体材料（１）は、図１０Ａ及び図１０Ｂ中のｎ型半導体材料１０Ａに相当する。半導体材料（１’）は、図１０Ａ及び図１０Ｂ中のｐ型半導体材料１０Ｂに相当する。圧電性ＰＶＤＦフィルムは、図１０Ｂ中の圧電層１２Ａ，１２Ｂに相当し、ＰＥＤＯＴ／ＰＳＳ膜は、図１０Ｂ中の熱電層１４Ａ，１４Ｂに相当する。また、導電性テープは、図１０Ａ及び図１０Ｂ中の配線３０に相当する。<Example 1>
A thermoelectric conversion element was produced by the method described below.
A glass substrate (thickness 1 mm) was prepared. A piezoelectric PVDF film (piezoelectric polyvinylidene fluoride film) (manufactured by Kureha Co., Ltd .: KF polymer, thickness 100 μm) of 70 mm × 50 mm was attached as a piezoelectric layer on a glass substrate.
Next, a PEDOT / PSS aqueous solution (poly (3,4-ethylenedioxythiophene) / poly (styrenesulfonic acid) aqueous solution) (manufactured by Clevios: PH1000) is used as a thermoelectric layer-forming coating solution by spin coating. On the PVDF film, it was applied at 2000 rpm for 120 seconds, and the applied PEDOT / PSS aqueous solution was dried at 70 ° C. for 3 minutes to obtain a PEDOT / PSS film (thermoelectric layer). Subsequently, the laminated body which consists of a piezoelectric PVDF film and a PEDOT / PSS film | membrane was peeled from the glass substrate.
In this way, a semiconductor material (1) (that is, a laminate) was obtained. When the obtained semiconductor material (1) was observed by SEM, the thickness of the PEDOT / PSS film was 1 μm, and the total thickness of the semiconductor material (1) was 101 μm.
Next, in preparation of the semiconductor material (1), the semiconductor material (1) except that the thermoelectric layer preparation coating solution was applied to the surface opposite to the surface of the piezoelectric PVDF film to which the thermoelectric layer preparation coating solution was applied. A semiconductor material (1 ′) was obtained by the same method as described above.
Next, the PEDOT / PSS film of the semiconductor material (1) and the PEDOT / PSS film of the semiconductor material (1 ′) were connected using a conductive tape. In this way, a thermoelectric conversion element made of a pair of semiconductor materials was produced.
FIG. 11A shows a plan view of the semiconductor material (1), and FIG. 11B shows a cross-sectional view taken along the line DD ′ of FIG. 11A. 11A and 11B, “PVDF” represents a piezoelectric PVDF film, and “PEDOT / PSS” represents a PEDOT / PSS film.
In addition, the pair of semiconductor materials illustrated in FIG. 11A can be applied as a pair of semiconductor materials 10 (semiconductor material 10B and semiconductor material 10A) included in the thermoelectric conversion element 300 illustrated in FIGS. 10A and 10B, for example.
Specifically, for example, the semiconductor material (1) corresponds to the n-type semiconductor material 10A in FIGS. 10A and 10B. The semiconductor material (1 ′) corresponds to the p-type semiconductor material 10B in FIGS. 10A and 10B. The piezoelectric PVDF film corresponds to the piezoelectric layers 12A and 12B in FIG. 10B, and the PEDOT / PSS film corresponds to the thermoelectric layers 14A and 14B in FIG. 10B. The conductive tape corresponds to the wiring 30 in FIGS. 10A and 10B.

＜実施例２＞
以下に示す方法により半導体材料（２）を作製した。
ガラス製フラットシャーレを準備した。圧電材料としてＶＤＦ／ＴｒＦＥ共重合体（クレハ社製：フッ化ビニリデン／三フッ化エチレン共重合体、７５／２５ｍｏｌ％）を、ＤＭＦ溶液（ジメチルホルムアミド溶液）に混合し、１質量％の圧電層作製用塗布液を調製した。この圧電層作製用塗布液と、熱電層作製用塗布液としてＰＥＤＯＴ／ＰＳＳ水溶液（Ｃｌｅｖｉｏｓ社製：ＰＨ１０００）と、をそれぞれ１０ｍｌずつ混ぜ、１５０℃で１時間、マグネチックスターラーで撹拌させながら混合し、圧電熱電層作製用塗布液を調製した。この圧電熱電層作製用塗布液をガラス製フラットシャーレに注ぎ、圧電熱電層前駆体膜を作製した。その後、圧電熱電層前駆体膜を真空オーブン中で７０℃１時間乾燥させて圧電熱電層を得た。次いで、ガラス製フラットシャーレから、圧電熱電層を剥離した。
なお、得られた圧電熱電層中におけるＶＤＦ／ＴｒＦＥ共重合体の含有量は固形分換算で０．５ｇであり、ＰＥＤＯＴ／ＰＳＳの含有量は５０ｍｇであった。
また、得られた圧電熱電層をＳＥＭ観察したところ、圧電熱電層は、ＶＤＦ／ＴｒＦＥ共重合体膜とＰＥＤＯＴ／ＰＳＳ膜とに二層分離しており、ＶＤＦ／ＴｒＦＥ共重合体膜の厚みは３０μｍ、ＰＥＤＯＴ／ＰＳＳ膜の厚みは１０μｍ、圧電熱電層の総厚は４０μｍであった。このようにして半導体材料（２）（つまり圧電熱電層）を得た。
図１２に半導体材料（２）の断面写真を示す。なお、図１２において、「ＶＤＦ／ＴｒＦＥ」は、ＶＤＦ／ＴｒＦＥ共重合体膜（圧電層）を表し、「ＰＥＤＯＴ／ＰＳＳ」は、ＰＥＤＯＴ／ＰＳＳ膜（熱電層）を表している。<Example 2>
A semiconductor material (2) was produced by the method described below.
A glass flat petri dish was prepared. A VDF / TrFE copolymer (manufactured by Kureha Co., Ltd .: vinylidene fluoride / ethylene trifluoride copolymer, 75/25 mol%) as a piezoelectric material is mixed with a DMF solution (dimethylformamide solution), and a 1 mass% piezoelectric layer. A coating solution for preparation was prepared. 10 ml each of this piezoelectric layer preparation coating solution and PEDOT / PSS aqueous solution (manufactured by Clevios: PH1000) as a thermoelectric layer preparation coating solution are mixed and mixed while stirring with a magnetic stirrer at 150 ° C. for 1 hour. A coating solution for preparing a piezoelectric thermoelectric layer was prepared. The piezoelectric thermoelectric layer preparation coating solution was poured into a glass flat petri dish to prepare a piezoelectric thermoelectric layer precursor film. Thereafter, the piezoelectric thermoelectric layer precursor film was dried in a vacuum oven at 70 ° C. for 1 hour to obtain a piezoelectric thermoelectric layer. Next, the piezoelectric thermoelectric layer was peeled off from the glass flat petri dish.
In addition, the content of the VDF / TrFE copolymer in the obtained piezoelectric thermoelectric layer was 0.5 g in terms of solid content, and the content of PEDOT / PSS was 50 mg.
In addition, when the obtained piezoelectric thermoelectric layer was observed with an SEM, the piezoelectric thermoelectric layer was separated into a VDF / TrFE copolymer film and a PEDOT / PSS film, and the thickness of the VDF / TrFE copolymer film was as follows: The thickness of the PEDOT / PSS film was 30 μm, the total thickness of the piezoelectric thermoelectric layer was 40 μm. Thus, a semiconductor material (2) (that is, a piezoelectric thermoelectric layer) was obtained.
FIG. 12 shows a cross-sectional photograph of the semiconductor material (2). In FIG. 12, “VDF / TrFE” represents a VDF / TrFE copolymer film (piezoelectric layer), and “PEDOT / PSS” represents a PEDOT / PSS film (thermoelectric layer).

＜実施例３＞
実施例２において、圧電層作製用塗布液１０ｍｌと、ＰＥＤＯＴ／ＰＳＳ水溶液（熱電層作製用塗布液）５ｍｌと、を混ぜたこと以外は実施例２と同様にして半導体材料を作製し、これを半導体材料（３）とした。
なお、得られた圧電熱電層中におけるＶＤＦ／ＴｒＦＥ共重合体の含有量は固形分換算で１．０ｇであり、ＰＥＤＯＴ／ＰＳＳの含有量は５０ｍｇであった。<Example 3>
In Example 2, a semiconductor material was prepared in the same manner as in Example 2 except that 10 ml of the piezoelectric layer preparation coating solution and 5 ml of the PEDOT / PSS aqueous solution (thermoelectric layer preparation coating solution) were mixed. Semiconductor material (3) was obtained.
The VDF / TrFE copolymer content in the obtained piezoelectric thermoelectric layer was 1.0 g in terms of solid content, and the PEDOT / PSS content was 50 mg.

次に、以下に示す方法により、図１４に示すスイッチング素子と同様の構成を有する薄膜トランジスタ（ＴＦＴ）を作製した。なお、実施例４で得られるＴＦＴは、スイッチング素子としても、熱電変換素子としても機能する。   Next, a thin film transistor (TFT) having a configuration similar to that of the switching element shown in FIG. Note that the TFT obtained in Example 4 functions as both a switching element and a thermoelectric conversion element.

＜比較例１＞
実施例２において、ガラス製フラットシャーレをポリイミド基板（厚み１２５μｍ）に変更したこと、及び、熱電層作製用塗布液のみをポリイミド基板に注いだこと以外は実施例２と同様にして、ポリイミド基板上に熱電層を作製し、これを半導体材料（１Ｃ）とした。
また、得られた半導体材料（１Ｃ）をＳＥＭ観察したところ、ＰＥＤＯＴ／ＰＳＳ膜の厚みは１７μｍであった。<Comparative Example 1>
In Example 2, except that the glass flat petri dish was changed to a polyimide substrate (thickness 125 μm) and that only the thermoelectric layer forming coating solution was poured onto the polyimide substrate, the same procedure as in Example 2 was followed. A thermoelectric layer was prepared as a semiconductor material (1C).
Moreover, when the obtained semiconductor material (1C) was observed by SEM, the thickness of the PEDOT / PSS film | membrane was 17 micrometers.

＜実施例４＞
石英ガラス基板（厚み０．５ｍｍ）を準備した。次いで、この基板をセミコクリーン、アセトン、及びエタノールで１０分間超音波洗浄し、基板表面に対しＵＶオゾン（ＵＶ照度１１ｍＷ／ｃｍ２）にて１０分間親水化処理を施した。その後、スピンコーター（共和理研社製：Ｋ３５９ＳＤ−1 Ｓｐｉｎｎｅｒ）を用いて、スピンコート法にて熱電層作製用塗布液としてＰＥＤＯＴ／ＰＳＳ（Ｃｌｅｖｉｏｓ社製：ＰＨ１０００、質量比：ＰＥＤＯＴ／ＰＳＳ＝１／２．５）のＤＭＳＯ（ジメチルスルホキシド）５ｗｔ％溶液を基板上に１０００ｒｐｍで２分間塗布し、塗布した熱電層作製用塗布液を１５０℃で１時間、ホットプレートで乾燥させてＰＥＤＯＴ／ＰＳＳ膜（熱電層）を作製した。
次いで、真空蒸着装置（日本電子社製：ＪＥＥ−４００）を用いて、熱電層上にソース電極としてのＡｕ電極と、ドレイン電極としてのＡｕ電極とを両電極間の距離が４．０ｍｍとなるように真空蒸着法にて作製した。
次いで、圧電材料としてＶＤＦ／ＴｒＦＥ共重合体（クレハ社製：フッ化ビニリデン／三フッ化エチレン共重合体、７５／２５ｍｏｌ％）を、ＤＥＣ溶液（炭酸ジエチル溶液）に混合し、５質量％の圧電層作製用塗布液を調製した。その後、上記スピンコーターを用いて、スピンコート法にて、この圧電層作製用塗布液をＡｕ電極が作製された熱電層上に１５００ｒｐｍで２分間塗布し、塗布した圧電層作製用塗布液を１４０℃で１時間乾燥させた。その後、再度同じ条件で圧電層作製用塗布液を塗布して（２度目）１４０℃で１時間乾燥させた。これにより、ＶＤＦ／ＴｒＦＥ共重合体膜（圧電層）を作製した。
次いで、ＶＤＦ／ＴｒＦＥ共重合体膜（圧電層）上に、ゲート電極としてのＡｌ電極を蒸着によって作製した。
このようにして、薄膜トランジスタ（ＴＦＴ）を得た。得られたＴＦＴをＳＥＭ観察したところ、ＰＥＤＯＴ／ＰＳＳ膜の厚みは０．１μｍ、ＶＤＦ／ＴｒＦＥ共重合体膜の厚みは０．６μｍであった。
なお、得られたＴＦＴにおいて、石英ガラス基板は、図１４中の基板４２に相当する。ＰＥＤＯＴ／ＰＳＳ膜は、図１４中の熱電層１４Ｃに相当し、ＶＤＦ／ＴｒＦＥ共重合体は、図１４中の圧電層１２Ｃに相当する。また、ＰＥＤＯＴ／ＰＳＳ膜及びＶＤＦ／ＴｒＦＥ共重合体からなる積層体は、図１４中の半導体材料１０Ｃに相当する。２つのＡｕ電極は、それぞれ図１４中のソース電極４４及びドレイン電極４６に相当する。Ａｌ電極は、図１４中のゲート電極４８に相当する。<Example 4>
A quartz glass substrate (thickness 0.5 mm) was prepared. Next, this substrate was ultrasonically cleaned with semicoclean, acetone, and ethanol for 10 minutes, and the substrate surface was subjected to hydrophilic treatment with UV ozone (UV illuminance 11 mW / cm 2 ) for 10 minutes. Then, using a spin coater (manufactured by Kyowa Riken: K359SD-1 Spinner), PEDOT / PSS (manufactured by Clevios: PH1000, mass ratio: PEDOT / PSS = 1/1 /) as a coating solution for thermoelectric layer preparation by spin coating. 2.5) DMSO (dimethyl sulfoxide) 5 wt% solution was applied on a substrate at 1000 rpm for 2 minutes, and the applied thermoelectric layer preparation coating solution was dried on a hot plate at 150 ° C. for 1 hour to prepare a PEDOT / PSS film ( Thermoelectric layer) was prepared.
Next, using a vacuum evaporation apparatus (manufactured by JEOL Ltd .: JEE-400), the distance between the two electrodes, the Au electrode as the source electrode and the Au electrode as the drain electrode, is 4.0 mm on the thermoelectric layer. As shown in FIG.
Next, a VDF / TrFE copolymer (manufactured by Kureha Co., Ltd .: vinylidene fluoride / ethylene trifluoride copolymer, 75/25 mol%) as a piezoelectric material was mixed with a DEC solution (diethyl carbonate solution), and 5 mass% A coating solution for preparing a piezoelectric layer was prepared. Then, using the above spin coater, this piezoelectric layer preparation coating solution is applied at 1500 rpm for 2 minutes onto the thermoelectric layer on which the Au electrode is prepared by spin coating, and the applied piezoelectric layer preparation coating solution is 140. Dry at 1 ° C. for 1 hour. Thereafter, the coating liquid for forming the piezoelectric layer was again applied under the same conditions (second time) and dried at 140 ° C. for 1 hour. As a result, a VDF / TrFE copolymer film (piezoelectric layer) was produced.
Next, an Al electrode as a gate electrode was formed on the VDF / TrFE copolymer film (piezoelectric layer) by vapor deposition.
In this way, a thin film transistor (TFT) was obtained. When the obtained TFT was observed by SEM, the thickness of the PEDOT / PSS film was 0.1 μm, and the thickness of the VDF / TrFE copolymer film was 0.6 μm.
In the obtained TFT, the quartz glass substrate corresponds to the substrate 42 in FIG. The PEDOT / PSS film corresponds to the thermoelectric layer 14C in FIG. 14, and the VDF / TrFE copolymer corresponds to the piezoelectric layer 12C in FIG. Moreover, the laminated body which consists of a PEDOT / PSS film | membrane and a VDF / TrFE copolymer is equivalent to the semiconductor material 10C in FIG. The two Au electrodes correspond to the source electrode 44 and the drain electrode 46 in FIG. The Al electrode corresponds to the gate electrode 48 in FIG.

〔評価〕
＜半導体材料のゼーベック係数＞
実施例２、３及び比較例１で得た半導体材料（２）、（３）及び半導体材料（１Ｃ）を用いて、ゼーベック係数を熱電特性評価装置（アルバック理工社製：ＺＥＭ−３）にて測定した。
まず、測定温度の設定を５０℃、７０℃、９０℃、１１０℃とし、各温度に対する温度差の設定を１５℃、２０℃、２５℃、３０℃とした。この条件にて各温度におけるゼーベック係数を測定し（四端子法）、その平均値をゼーベック係数として算出した。
結果を図１５に示す。図１５は、ＶＤＦ／ＴｒＦＥ共重合体の含有量とゼーベック係数との関係を示すグラフである。[Evaluation]
<Seebeck coefficient of semiconductor materials>
Using the semiconductor materials (2), (3) and the semiconductor material (1C) obtained in Examples 2 and 3 and Comparative Example 1, the Seebeck coefficient was measured with a thermoelectric property evaluation apparatus (manufactured by ULVAC-RIKO, Inc .: ZEM-3). It was measured.
First, the measurement temperature was set to 50 ° C., 70 ° C., 90 ° C., and 110 ° C., and the temperature difference for each temperature was set to 15 ° C., 20 ° C., 25 ° C., and 30 ° C. Under these conditions, the Seebeck coefficient at each temperature was measured (four-terminal method), and the average value was calculated as the Seebeck coefficient.
The results are shown in FIG. FIG. 15 is a graph showing the relationship between the content of the VDF / TrFE copolymer and the Seebeck coefficient.

図１５に示すように、熱電層と、圧電材料（ＶＤＦ／ＴｒＦＥ共重合体）を含む圧電層とを含む半導体材料（２）、（３）は、熱電層のみの半導体材料（１Ｃ）（図１５中、ＶＤＦ−ＴｒＦＥ Ａｄｄｉｔｉｖｅ ａｍｏｕｎｔが０ｇ）に比べ、ゼーベック係数が大きくなることがわかる。また、圧電材料の含有量の増加に伴い、ゼーベック係数が大きくなることがわかる。
したがって、圧電材料が有する自発分極がゼーベック係数の増加に寄与すること、及び、圧電材料の含有量によってゼーベック係数が増減することがわかる。
すなわち、半導体材料の圧電材料の含有量を調整することによって起電力を制御でき、ひいては熱電変換性能（発電量）を制御できることが示唆された。As shown in FIG. 15, the semiconductor materials (2) and (3) including the thermoelectric layer and the piezoelectric layer including the piezoelectric material (VDF / TrFE copolymer) are the semiconductor material (1C) including only the thermoelectric layer (FIG. 15). 15, the Seebeck coefficient is larger than VDF-TrFE Additive amount is 0 g). It can also be seen that the Seebeck coefficient increases as the content of the piezoelectric material increases.
Therefore, it can be seen that the spontaneous polarization of the piezoelectric material contributes to the increase of the Seebeck coefficient, and that the Seebeck coefficient increases or decreases depending on the content of the piezoelectric material.
That is, it was suggested that the electromotive force can be controlled by adjusting the content of the piezoelectric material of the semiconductor material, and consequently the thermoelectric conversion performance (power generation amount) can be controlled.

＜ソース電極−ドレイン電極間のＩＤＳ−ＶＤＳ特性＞
実施例４で作製したＴＦＴを用いて、電流−電圧（ＩＤＳ−ＶＤＳ）特性を測定した。
具体的には、ＴＦＴのゲート電極に、外部刺激として−１Ｖから＋１Ｖまでの電圧を印加したときのＩＤＳ−ＶＤＳ特性を室温（２５℃）で測定した。なお、測定装置は、ＹＯＫＯＧＡＷＡ Ｈｅｗｌｅｔｔ Ｐａｃｋａｒｄ社製の４１４０Ｂ ｐＡ ＭＥＴＥＲ/ＤＣ ＶＯＬＴＡＧＥ ＳＯＵＲＣＥを用いた。結果を図１６に示す。図１６は、ＩＤＳ−ＶＤＳ特性を示すグラフである。
図１６に示すように、ゲート電極に、上記電圧を印加することで、ソース電極及びドレイン電極簡に電流が流れることがわかる。これにより、圧電層に分極が生じ、生じた分極によって熱電層にキャリアが生じたことがわかる。<I DS -V DS characteristics between source electrode and drain electrode>
Using the TFT manufactured in Example 4, current-voltage (I DS -V DS ) characteristics were measured.
Specifically, the I DS -V DS characteristics were measured at room temperature (25 ° C.) when a voltage of −1 V to +1 V was applied as an external stimulus to the gate electrode of the TFT. In addition, 4140B pA METER / DC VOLTAG SOURCE made from YOKOGAWA Hewlett Packard company was used for the measuring apparatus. The results are shown in FIG. FIG. 16 is a graph showing the I DS -V DS characteristics.
As shown in FIG. 16, it can be seen that when the voltage is applied to the gate electrode, a current flows through the source electrode and the drain electrode. As a result, polarization is generated in the piezoelectric layer, and it is understood that carriers are generated in the thermoelectric layer due to the generated polarization.

＜圧電材料の分極反転＞
実施例４で作製したＴＦＴを用いて、電束密度−電界強度（Ｄ−Ｅ）ヒステリシス曲線を測定した。具体的には、ＴＦＴのゲート電極に対して、外部刺激として−１００ＭＶ／ｍから＋１００ＭＶ／ｍまでの電界を印加したときのＤ−Ｅヒステリシス曲線を室温（２５℃）で測定した。なお、周波数は１０Ｈｚとした。測定装置は、Ｔｏｙｏ Ｃｏｒｐｏｒａｔｉｏｎ社製のＭｏｄｅｌ ６２５２ Ｒｅｖ. Ｃを用いた。結果を図１７に示す。図１７は、Ｄ−Ｅヒステリシス曲線を示すグラフである。
図１７に示すように、ゲート電極に、上記電界を印加すると、圧電材料（ＶＤＦ／ＴｒＦＥ共重合体）が分極反転することがわかる。また、残留分極値（Ｐｒ）は、±７．５μＣ／ｃｍ２であり、十分な分極反転電流が得られたことがわかる。これにより、ゲート電圧によって圧電材料の分極を制御できることがわかる。<Polarization reversal of piezoelectric material>
Using the TFT fabricated in Example 4, an electric flux density-electric field strength (DE) hysteresis curve was measured. Specifically, a DE hysteresis curve was measured at room temperature (25 ° C.) when an electric field of −100 MV / m to +100 MV / m was applied as an external stimulus to the TFT gate electrode. The frequency was 10 Hz. As a measuring apparatus, Model 6252 Rev. C manufactured by Toyo Corporation was used. The results are shown in FIG. FIG. 17 is a graph showing a DE hysteresis curve.
As shown in FIG. 17, it is understood that when the electric field is applied to the gate electrode, the polarization of the piezoelectric material (VDF / TrFE copolymer) is reversed. Further, the remanent polarization value (Pr) is ± 7.5 μC / cm 2 , indicating that a sufficient polarization reversal current was obtained. This shows that the polarization of the piezoelectric material can be controlled by the gate voltage.

＜ＩＤＳ−ＶＧ特性＞
実施例４で作製したＴＦＴを用いて、電流−電圧（ＩＤＳ−ＶＧ）特性を測定した。
具体的には、ＴＦＴのゲート電極に、外部刺激として−５０Ｖから＋５０Ｖまでの電圧を印加したときのＩＤＳ−ＶＧ特性を室温（２５℃）で、各サンプルあたり１０回測定した。なお、ソース電極及びドレイン電極間の電圧は０．１Ｖ（一定）とし、スイープ速度は０．０１Ｖ／秒とした。測定装置は、ＹＯＫＯＧＡＷＡ Ｈｅｗｌｅｔｔ Ｐａｃｋａｒｄ社製の４１４０Ｂ ｐＡ ＭＥＴＥＲ/ＤＣ ＶＯＬＴＡＧＥ ＳＯＵＲＣＥを用いた。結果を図１８に示す。図１８は、ＩＤＳ−ＶＧ特性を示すグラフである。なお、図１８に示すプロットは、１０回の測定の平均値である。
図１８に示すように、ゲート電極に、上記電圧を印加すると、圧電材料（ＶＤＦ／ＴｒＦＥ共重合体）の分極向きに応じて、熱電層に生じたキャリアが増加して電流が増え、また、その分極向きが反転すると、熱電層に生じたキャリアが減少して電流も減少することが確認された。
なお、電流の変化を抵抗値に換算すると１０ｋΩの変化に相当する。このことから、熱電層に比較的多くのキャリアが生じ、キャリア注入が有効に行われていることが推測される。 <I DS -V G characteristics>
Using the TFT manufactured in Example 4, current-voltage (I DS -V G ) characteristics were measured.
More specifically, to the gate electrode of the TFT, the I DS -V G characteristics when a voltage is applied from -50V as an external stimulus to + 50 V at room temperature (25 ° C.), it was measured 10 times per each sample. Note that the voltage between the source electrode and the drain electrode was 0.1 V (constant), and the sweep speed was 0.01 V / second. As a measuring device, 4140B pA METER / DC VOLTAG SOURCE manufactured by YOKOGAWA Hewlett Packard was used. The results are shown in FIG. Figure 18 is a graph showing the I DS -V G characteristics. In addition, the plot shown in FIG. 18 is an average value of 10 measurements.
As shown in FIG. 18, when the voltage is applied to the gate electrode, carriers generated in the thermoelectric layer increase according to the polarization direction of the piezoelectric material (VDF / TrFE copolymer), and the current increases. When the polarization direction was reversed, it was confirmed that the carriers generated in the thermoelectric layer decreased and the current also decreased.
Note that, when the change in current is converted into a resistance value, it corresponds to a change of 10 kΩ. From this, it is presumed that a relatively large number of carriers are generated in the thermoelectric layer and carrier injection is effectively performed.

＜ＴＦＴのゼーベック係数＞
実施例４で作製したＴＦＴを用いて、圧電材料の分極方向が変化するようにゲート電極に電圧を印加し、かつ温度を変化させたときのゼーベック係数を熱電特性評価装置（アルバック理工社製：ＺＥＭ−３）にて測定した。
まず、ＴＦＴの熱電層の面方向に対し、熱電層の両側の温度が５６℃〜５７℃になるようにＴＦＴを加熱し、ゼーベック係数を測定した。以下、上記両側の温度を初期温度と称する。
次いで、熱電層の面方向に対し、一方の側を初期温度に保持したまま、他方の側を、初期温度に対して１５℃、２０℃、２５℃、３０℃高くなるように昇温していき、それぞれの温度におけるゼーベック係数を測定した。各温度にて測定されたゼーベック係数の平均値をゼーベック係数として算出した。そして、上記操作を計３回行った。
なお、ＴＦＴの熱電層の面方向に対して温度差を１５℃設けた場合、熱電特性評価装置の温度測定用プローブ間の温度差が１．５℃となる。したがって、他方の側の温度が初期温度に対して１５℃、２０℃、２５℃、３０℃高くなったときの上記プローブ間の温度差は、それぞれ１．５℃、２．０℃、２．５℃、３．０℃と算出される。
次いで、初期温度を７２℃〜７２．５℃に変更して上記と同様の操作を行った。その後、初期温度を９０℃〜９２℃に変更して上記と同様の操作を行った。
結果を図１９に示す。図１９は、温度とゼーベック係数との関係を示すグラフである。測定条件は以下の通りである。
なお、図１９には、３回の操作のばらつきも示した。図１９中、「polarization direction↓」とは、ゲート電極に正の電圧（＋１００Ｖ）を印加したときに、圧電材料の正の分極の向きが圧電層の側から熱電層の側へ向かうことを指す。また、「polarization direction↑」とは、ゲート電極に負の電圧（−１００Ｖ）を印加したときに圧電材料の正の分極の向きが、熱電層の側から圧電層の側へ向かうことを指す。また、「no polarization」とは、ゲート電極に、電圧を印加していないことを指す。<Seebeck coefficient of TFT>
Using the TFT manufactured in Example 4, a voltage was applied to the gate electrode so that the polarization direction of the piezoelectric material was changed, and the Seebeck coefficient when the temperature was changed was used as a thermoelectric property evaluation apparatus (manufactured by ULVAC-RIKO Inc .: Measured with ZEM-3).
First, the TFT was heated so that the temperature on both sides of the thermoelectric layer was 56 ° C. to 57 ° C. with respect to the surface direction of the thermoelectric layer of the TFT, and the Seebeck coefficient was measured. Hereinafter, the temperature on both sides is referred to as an initial temperature.
Next, while keeping one side at the initial temperature with respect to the surface direction of the thermoelectric layer, the other side is heated to 15 ° C, 20 ° C, 25 ° C, 30 ° C higher than the initial temperature. The Seebeck coefficient at each temperature was measured. The average value of the Seebeck coefficient measured at each temperature was calculated as the Seebeck coefficient. And said operation was performed 3 times in total.
When a temperature difference of 15 ° C. is provided with respect to the surface direction of the thermoelectric layer of the TFT, the temperature difference between the temperature measurement probes of the thermoelectric characteristic evaluation apparatus is 1.5 ° C. Therefore, the temperature difference between the probes when the temperature on the other side is 15 ° C., 20 ° C., 25 ° C., and 30 ° C. higher than the initial temperature is 1.5 ° C., 2.0 ° C., and 2. Calculated as 5 ° C. and 3.0 ° C.
Subsequently, the same operation as described above was performed by changing the initial temperature to 72 ° C to 72.5 ° C. Thereafter, the initial temperature was changed to 90 ° C. to 92 ° C., and the same operation as above was performed.
The results are shown in FIG. FIG. 19 is a graph showing the relationship between temperature and Seebeck coefficient. The measurement conditions are as follows.
FIG. 19 also shows the variation of the three operations. In FIG. 19, “polarization direction ↓” indicates that the direction of the positive polarization of the piezoelectric material is directed from the piezoelectric layer side to the thermoelectric layer side when a positive voltage (+100 V) is applied to the gate electrode. . Further, “polarization direction ↑” indicates that the direction of positive polarization of the piezoelectric material is directed from the thermoelectric layer side to the piezoelectric layer side when a negative voltage (−100 V) is applied to the gate electrode. Further, “no polarization” means that no voltage is applied to the gate electrode.

−測定条件−
測定方法：四端子法
温度測定用プローブの間隔：８．３ｍｍ-Measurement conditions-
Measuring method: Four-terminal temperature probe spacing: 8.3 mm

図１９に示すように、各初期温度（５６℃〜５７℃、７２℃〜７２．５℃、９０℃〜９２℃）において、ＴＦＴは、「no polarization（分極なし）」に対し、「polarization direction↓」のときにゼーベック係数が増加し、「polarization direction↑」のときにゼーベック係数が減少することがわかる。
したがって、ゲート電圧を制御することによって、圧電材料の分極方向及びＴＦＴのゼーベック係数（熱電層に生じるキャリア量）を制御でき、ひいては熱電変換性能（発電量）を制御できることがわかる。As shown in FIG. 19, at each initial temperature (56 ° C. to 57 ° C., 72 ° C. to 72.5 ° C., 90 ° C. to 92 ° C.), the TFT has “polarization direction” with respect to “no polarization”. It can be seen that the Seebeck coefficient increases when “↓” and the Seebeck coefficient decreases when “polarization direction ↑”.
Therefore, it can be seen that by controlling the gate voltage, it is possible to control the polarization direction of the piezoelectric material and the Seebeck coefficient (the amount of carriers generated in the thermoelectric layer) of the TFT, and thus the thermoelectric conversion performance (power generation amount).

以上の結果から、例えば熱電変換素子に、本発明の半導体材料を搭載して圧電層に外部刺激を付与し、さらに導電性層（好ましくは熱電層）に温度差を設けることによって、目的とする発電量を自立発電により得ることができると考えられる。
また、例えば熱電変換素子用スイッチング素子に、本発明の半導体材料を搭載すれば、上記発電量を制御することもできると考えられる。From the above results, for example, the thermoelectric conversion element is mounted with the semiconductor material of the present invention to give an external stimulus to the piezoelectric layer, and further, a temperature difference is provided in the conductive layer (preferably the thermoelectric layer). It is thought that the amount of power generation can be obtained by independent power generation.
For example, if the semiconductor material of the present invention is mounted on a switching element for a thermoelectric conversion element, it is considered that the power generation amount can be controlled.

なお、２０１５年１０月１６日に出願された日本国特許出願２０１５−２０５０４４号の開示は、その全体が参照により本明細書に取り込まれる。
本明細書に記載された全ての文献、特許出願及び技術規格は、個々の文献、特許出願及び技術規格が参照により取り込まれることが具体的かつ個々に記された場合と同程度に、本明細書中に参照により取り込まれる。The entire disclosure of Japanese Patent Application No. 2015-205044 filed on October 16, 2015 is incorporated herein by reference.
All documents, patent applications and technical standards mentioned in this specification are to the same extent as if each individual document, patent application and technical standard were specifically and individually stated to be incorporated by reference. Incorporated by reference in the book.

本発明は、熱エネルギーを電気エネルギーに変換する産業に利用することができる。具体的には、本発明の半導体材料は、外部から電圧印加せずに圧電分極によって、好ましくは圧電材料の自発分極と組み合わせることによって導電性層にキャリアが生じるものであり、しかも、圧電層上に、圧電層と導電性層（導電性層が熱電性能を有する場合は熱電層）とを接触させて又は他の層を介して積層させた単一構造体で構成される。このため、本発明の半導体材料を、各種素子（熱電変換素子、センサー、無線モジュール等）や、各種素子のスイッチング素子に適用することで、特に実環境における微小エネルギーを有効利用することができると共に、自立発電が可能となり、デバイスの小型化も図れる。
また、本発明の導電性層にキャリアを生じさせる方法は、半導体の性質を最適化する上で産業上利用できる。The present invention can be used in industries that convert thermal energy into electrical energy. Specifically, the semiconductor material of the present invention generates carriers in the conductive layer by piezoelectric polarization without applying voltage from the outside, preferably in combination with spontaneous polarization of the piezoelectric material, and on the piezoelectric layer. In addition, the piezoelectric layer and the conductive layer (a thermoelectric layer in the case where the conductive layer has thermoelectric performance) are brought into contact with each other or are laminated with another layer. For this reason, by applying the semiconductor material of the present invention to various elements (thermoelectric conversion elements, sensors, wireless modules, etc.) and switching elements of various elements, it is possible to effectively utilize minute energy particularly in an actual environment. Independent power generation is possible, and the device can be downsized.
Further, the method for generating carriers in the conductive layer of the present invention can be used industrially in optimizing the properties of the semiconductor.

１０，１０ａ，１０Ａ，１０Ｂ，１０Ｃ 半導体材料、１２ａ，１２Ａ，１２Ｂ，１２Ｃ 圧電層、１４ａ，１４Ａ，１４Ｂ，１４Ｃ 熱電層（導電性層）、１６ 基材、１８ 圧電熱電層前駆体膜、２０Ａ，２０Ｂ 基板、２２，３０ 配線、２４，３２ 端子、２６ 接合部、１００ 熱電変換素子（半導体モジュール）、２００ 発電装置、３００ 熱電変換素子、４２ 基板、４４ ソース電極、４６ ドレイン電極、４８ ゲート電極、４００ スイッチング素子 10, 10a, 10A, 10B, 10C Semiconductor material, 12a, 12A, 12B, 12C Piezoelectric layer, 14a, 14A, 14B, 14C Thermoelectric layer (conductive layer), 16 base material, 18 Piezoelectric thermoelectric layer precursor film, 20A , 20B substrate, 22, 30 wiring, 24, 32 terminals, 26 junction, 100 thermoelectric conversion element (semiconductor module), 200 power generation device, 300 thermoelectric conversion element, 42 substrate, 44 source electrode, 46 drain electrode, 48 gate electrode 400 switching elements

Claims (18)

圧電材料を含む圧電層と、
導電性材料を含み、前記圧電層に接触させて又は他の層を介して設けられた導電性層と、
を有し、
前記圧電層に外部刺激を付与することで生じた分極によって前記導電性層にキャリアが生じる半導体材料。A piezoelectric layer comprising a piezoelectric material;
A conductive layer comprising a conductive material, provided in contact with the piezoelectric layer or via another layer;
Have
A semiconductor material in which carriers are generated in the conductive layer by polarization generated by applying an external stimulus to the piezoelectric layer. 前記導電性材料は、半導体又は導電性高分子である請求項１に記載の半導体材料。   The semiconductor material according to claim 1, wherein the conductive material is a semiconductor or a conductive polymer. 前記半導体及び前記導電性高分子は、熱電変換する熱電材料である請求項２に記載の半導体材料。   The semiconductor material according to claim 2, wherein the semiconductor and the conductive polymer are thermoelectric materials that perform thermoelectric conversion. 前記外部刺激は、物理力、磁力、熱、電圧及び光から選ばれる少なくとも１つである請求項１〜請求項３の何れか１項に記載の半導体材料。   The semiconductor material according to any one of claims 1 to 3, wherein the external stimulus is at least one selected from physical force, magnetic force, heat, voltage, and light. 前記圧電材料は、ポリフッ化ビニリデン系樹脂、ポリアミノボラン系樹脂、ポリシアン化ビニリデン系樹脂、ポリウレア系樹脂、ポリ乳酸樹脂、及びナイロン樹脂から選ばれる少なくとも１つである請求項１〜請求項４の何れか１項に記載の半導体材料。   The piezoelectric material is at least one selected from a polyvinylidene fluoride resin, a polyaminoborane resin, a polycyanide vinylidene resin, a polyurea resin, a polylactic acid resin, and a nylon resin. The semiconductor material according to claim 1. 前記導電性材料は、ポリチオフェン系樹脂である請求項１〜請求項５の何れか１項に記載の半導体材料。   The semiconductor material according to claim 1, wherein the conductive material is a polythiophene resin. 前記導電性層は、黒リン原子膜である請求項１に記載の半導体材料。   The semiconductor material according to claim 1, wherein the conductive layer is a black phosphorus atomic film. 請求項１〜請求項７の何れか１項に記載の半導体材料を有する熱電変換素子。   The thermoelectric conversion element which has a semiconductor material of any one of Claims 1-7. 請求項１〜請求項７の何れか１項に記載の半導体材料の少なくとも一対を有し、
前記一対の半導体材料の一方は、前記導電性層に電子が生じるｎ型半導体であり、
前記一対の半導体材料の他方は、前記導電性層に正孔が生じるｐ型半導体である、熱電変換素子。It has at least one pair of semiconductor materials given in any 1 paragraph of Claims 1-7,
One of the pair of semiconductor materials is an n-type semiconductor in which electrons are generated in the conductive layer,
The other of the pair of semiconductor materials is a p-type semiconductor in which holes are generated in the conductive layer. 圧電材料を含む圧電層と、導電性材料を含み、前記圧電層に接触させて又は他の層を介して設けられた導電性層と、を有する半導体材料に対し、前記圧電層に外部刺激を付与することにより分極を生じさせ、生じた分極によって前記導電性層にキャリアを生じさせる方法。   An external stimulus is applied to the piezoelectric layer with respect to a semiconductor material having a piezoelectric layer including a piezoelectric material and a conductive layer including a conductive material and provided in contact with the piezoelectric layer or via another layer. A method of causing polarization by applying and generating carriers in the conductive layer by the generated polarization. 前記導電性材料は、半導体又は導電性高分子である請求項１０に記載の方法。   The method according to claim 10, wherein the conductive material is a semiconductor or a conductive polymer. 前記半導体及び前記導電性高分子は、熱電変換する熱電材料である請求項１１に記載の方法。   The method according to claim 11, wherein the semiconductor and the conductive polymer are thermoelectric materials for thermoelectric conversion. 前記外部刺激は、物理力、磁力、熱、電圧及び光から選ばれる少なくとも１つである請求項１０〜請求項１２の何れか１項に記載の方法。   The method according to claim 10, wherein the external stimulus is at least one selected from physical force, magnetic force, heat, voltage, and light. 前記圧電材料は、ポリフッ化ビニリデン系樹脂、ポリアミノボラン系樹脂、ポリシアン化ビニリデン系樹脂、ポリウレア系樹脂、ポリ乳酸樹脂、及びナイロン樹脂から選ばれる少なくとも１つである請求項１０〜請求項１３の何れか１項に記載の方法。   The piezoelectric material is at least one selected from a polyvinylidene fluoride resin, a polyaminoborane resin, a polycyanide vinylidene resin, a polyurea resin, a polylactic acid resin, and a nylon resin. The method according to claim 1. 前記導電性材料は、ポリチオフェン系樹脂である請求項１０〜請求項１４の何れか１項の何れか１項に記載の方法。   The method according to any one of claims 10 to 14, wherein the conductive material is a polythiophene resin. 前記導電性層は、黒リン原子膜である請求項１０に記載の方法。   The method according to claim 10, wherein the conductive layer is a black phosphorus atomic film. 請求項１〜請求項７の何れか１項に記載の半導体材料を有するスイッチング素子。   A switching element comprising the semiconductor material according to claim 1. 請求項１〜請求項７の何れか１項に記載の半導体材料と、
前記半導体材料の圧電層の側に配置されたゲート電極と、
前記半導体材料の導電性層に電気的に接続されるソース電極及びドレイン電極と、
を有し、
前記ゲート電極に電圧を印加したときに、前記ドレイン電極及び前記ソース電極が、前記導電性層を介して電気的に接続されるスイッチング素子。The semiconductor material according to any one of claims 1 to 7,
A gate electrode disposed on the piezoelectric layer side of the semiconductor material;
A source electrode and a drain electrode electrically connected to the conductive layer of the semiconductor material;
Have
A switching element in which the drain electrode and the source electrode are electrically connected through the conductive layer when a voltage is applied to the gate electrode.
JP2017545507A 2015-10-16 2016-10-14 Semiconductor material, method of generating carriers in conductive layer, thermoelectric conversion element, and switching element Active JP6744609B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015205044 2015-10-16
JP2015205044 2015-10-16
PCT/JP2016/080628 WO2017065306A1 (en) 2015-10-16 2016-10-14 Semiconductor material, method for generating carrier in electroconductive layer, thermoelectric conversion element, and switching element

Publications (2)

Publication Number Publication Date
JPWO2017065306A1 true JPWO2017065306A1 (en) 2018-09-20
JP6744609B2 JP6744609B2 (en) 2020-08-26

Family

ID=58518217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017545507A Active JP6744609B2 (en) 2015-10-16 2016-10-14 Semiconductor material, method of generating carriers in conductive layer, thermoelectric conversion element, and switching element

Country Status (2)

Country Link
JP (1) JP6744609B2 (en)
WO (1) WO2017065306A1 (en)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11897884B2 (en) 2017-06-13 2024-02-13 Yeda Research And Development Co. Ltd. Small molecules based free-standing films and hybrid materials
JP7027874B2 (en) * 2017-12-21 2022-03-02 トヨタ自動車株式会社 Separator for fuel cell and its manufacturing method
CN108517183A (en) * 2018-04-25 2018-09-11 湖南辰砾新材料有限公司 A kind of novel light curable conductive coating and preparation method thereof based on black phosphorus alkene
WO2020247915A1 (en) * 2019-06-07 2020-12-10 University Of Notre Dame Du Lac Aerosol jet printing and sintering of thermoelectric devices
CN111129509B (en) * 2019-12-31 2022-05-17 南通大学 Direct methanol fuel cell anode catalyst and preparation method thereof
CN111029594B (en) * 2019-12-31 2022-05-17 南通大学 Black phosphorus-TiO2nanotube/Ti anode direct methanol fuel cell
CN114267814B (en) * 2020-09-16 2023-12-26 Tcl科技集团股份有限公司 Quantum dot light emitting diode and preparation method thereof
WO2022070523A1 (en) * 2020-09-30 2022-04-07 富士フイルム株式会社 Piezoelectric element
US11778914B2 (en) * 2021-04-22 2023-10-03 Taiwan Semiconductor Manufacturing Company Limited Organic gate TFT-type stress sensors and method of making and using the same
CN113193107B (en) * 2021-04-28 2023-02-28 江西省纳米技术研究院 Monoatomic piezoelectric material and its preparing method and use
FR3128608A1 (en) * 2021-10-22 2023-04-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives PIEZOELECTRIC DEVICE
CN116861595B (en) * 2023-09-04 2024-01-26 西北工业大学宁波研究院 Temperature sensor design method based on thermal piezoelectric semiconductor composite film

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04256361A (en) * 1991-02-08 1992-09-11 Nissan Motor Co Ltd Semiconductor memory device
JP2003133600A (en) * 2001-10-24 2003-05-09 Kitagawa Ind Co Ltd Thermoelectric conversion member and manufacturing method therefor
JP2004076108A (en) * 2002-08-20 2004-03-11 Kansai Tlo Kk Method for producing thin vinylidene fluoride oligomer film and device using the film
DE102007029393A1 (en) * 2007-06-26 2009-01-22 Epcos Ag Transformer arrangement has piezoelectric transformer and thermoelectric components coupled in transformer, and thermoelectric components are electrically controlled
WO2010053842A2 (en) * 2008-11-06 2010-05-14 Carrier Corporation Polarization aligned and polarization graded thermoelectric materials and method of forming thereof
JP2010199276A (en) * 2009-02-25 2010-09-09 Konica Minolta Holdings Inc Thermoelectric conversion element and manufacturing method of same
JP2010245298A (en) * 2009-04-06 2010-10-28 Central Res Inst Of Electric Power Ind Field-effect transistor and method of manufacturing the same
US20120133210A1 (en) * 2010-11-30 2012-05-31 Electronics And Telecommunications Research Institute Hybrid energy harvester and portable device the same
WO2014152570A2 (en) * 2013-03-14 2014-09-25 Wake Forest University Thermoelectric apparatus and articles and applications thereof
JP2014526694A (en) * 2011-09-14 2014-10-06 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ Piezoelectric pressure sensor
US20140318592A1 (en) * 2011-12-21 2014-10-30 The Regents Of The University Of California Enhancement of thermoelectric properties through polarization engineering
JP2016207708A (en) * 2015-04-16 2016-12-08 ローム株式会社 Thermoelectric conversion element and manufacturing method therefor, and thermoelectric generator and peltier device

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04256361A (en) * 1991-02-08 1992-09-11 Nissan Motor Co Ltd Semiconductor memory device
JP2003133600A (en) * 2001-10-24 2003-05-09 Kitagawa Ind Co Ltd Thermoelectric conversion member and manufacturing method therefor
JP2004076108A (en) * 2002-08-20 2004-03-11 Kansai Tlo Kk Method for producing thin vinylidene fluoride oligomer film and device using the film
DE102007029393A1 (en) * 2007-06-26 2009-01-22 Epcos Ag Transformer arrangement has piezoelectric transformer and thermoelectric components coupled in transformer, and thermoelectric components are electrically controlled
WO2010053842A2 (en) * 2008-11-06 2010-05-14 Carrier Corporation Polarization aligned and polarization graded thermoelectric materials and method of forming thereof
JP2010199276A (en) * 2009-02-25 2010-09-09 Konica Minolta Holdings Inc Thermoelectric conversion element and manufacturing method of same
JP2010245298A (en) * 2009-04-06 2010-10-28 Central Res Inst Of Electric Power Ind Field-effect transistor and method of manufacturing the same
US20120133210A1 (en) * 2010-11-30 2012-05-31 Electronics And Telecommunications Research Institute Hybrid energy harvester and portable device the same
JP2014526694A (en) * 2011-09-14 2014-10-06 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ Piezoelectric pressure sensor
US20140318592A1 (en) * 2011-12-21 2014-10-30 The Regents Of The University Of California Enhancement of thermoelectric properties through polarization engineering
WO2014152570A2 (en) * 2013-03-14 2014-09-25 Wake Forest University Thermoelectric apparatus and articles and applications thereof
JP2016207708A (en) * 2015-04-16 2016-12-08 ローム株式会社 Thermoelectric conversion element and manufacturing method therefor, and thermoelectric generator and peltier device

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
DAS, SAPTARSHI ET AL.: "A Small Signal Amplifier Based on Ionic Liquid Gated Black Phosphorous Field Effect Transistor", IEEE ELECTRON DEVICE LETTERS, vol. 36, no. 6, JPN6016048792, June 2015 (2015-06-01), pages 621 - 623, XP011581973, ISSN: 0004292407, DOI: 10.1109/LED.2015.2421948 *
LV, H. Y. ET AL.: "Enhanced thermoelectric performance of phosphorene by strain-induced band convergence", PHYSICAL REVIEW B, vol. 90, JPN6016048793, August 2014 (2014-08-01), pages 085433, ISSN: 0004292408 *

Also Published As

Publication number Publication date
WO2017065306A1 (en) 2017-04-20
JP6744609B2 (en) 2020-08-26

Similar Documents

Publication Publication Date Title
JP6744609B2 (en) Semiconductor material, method of generating carriers in conductive layer, thermoelectric conversion element, and switching element
Jella et al. A comprehensive review of flexible piezoelectric generators based on organic-inorganic metal halide perovskites
Kim et al. Remarkable output power density enhancement of triboelectric nanogenerators via polarized ferroelectric polymers and bulk MoS2 composites
Liang et al. All-inorganic flexible embedded thin-film capacitors for dielectric energy storage with high performance
Wu et al. Discovery of an above-room-temperature antiferroelectric in two-dimensional hybrid perovskite
Shen et al. Multifunctional all-inorganic flexible capacitor for energy storage and electrocaloric refrigeration over a broad temperature range based on PLZT 9/65/35 thick films
Ko et al. Flexible Pb (Zr0. 52Ti0. 48) O3 films for a hybrid piezoelectric-pyroelectric nanogenerator under harsh environments
Kim et al. Application of ferroelectric materials for improving output power of energy harvesters
Chi et al. Excellent energy storage of sandwich-structured PVDF-based composite at low electric field by introduction of the hybrid CoFe2O4@ BZT–BCT nanofibers
Li et al. Ferroelectric polymers for non‐volatile memory devices: a review
Gupta et al. Multifunctional and flexible polymeric nanocomposite films with improved ferroelectric and piezoelectric properties for energy generation devices
Ko et al. High-stability transparent flexible energy storage based on PbZrO3/muscovite heterostructure
Tsai et al. Oxide heteroepitaxy-based flexible ferroelectric transistor
KR20150128990A (en) Thermoelectric apparatus and articles and applications thereof
Gao et al. Transparent, flexible, fatigue-free, optical-read, and nonvolatile ferroelectric memories
Gao et al. All-inorganic flexible Ba0. 67Sr0. 33TiO3 thin films with excellent dielectric properties over a wide range of frequencies
Ali et al. Fluorite-structured ferroelectric-/antiferroelectric-based electrostatic nanocapacitors for energy storage applications
Zhao et al. Orientation-dependent energy-storage performance and electrocaloric effect in PLZST antiferroelectric thick films
Kim et al. High‐performance (Na0. 5K0. 5) NbO3 thin film piezoelectric energy Harvester
Yin et al. High Energy Storage Performance of All-Inorganic Flexible Antiferroelectric–Insulator Multilayered Thin Films
Chung et al. Enhancement of triboelectricity based on fully organic composite films with a conducting polymer
Kim et al. Microampere-level piezoelectric energy generation in Pb-free inorganic halide thin-film multilayers with Cu interlayers
Sun et al. High energy-storage all-inorganic Mn-doped Bi0. 5 Na0. 5TiO3-BiNi0. 5Zr0. 5O3 film capacitor with characteristics of flexibility and plasticity
Mukaida et al. Polymer thermoelectric devices prepared by thermal lamination
Zhang et al. Large-scale fabrication and performance improvement of polyvinylidene fluoride piezoelectric composite films

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A5211

Effective date: 20180413

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200722

R150 Certificate of patent or registration of utility model

Ref document number: 6744609

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250