JPWO2017017807A1 - Information processing apparatus and method - Google Patents
Information processing apparatus and method Download PDFInfo
- Publication number
- JPWO2017017807A1 JPWO2017017807A1 JP2017530537A JP2017530537A JPWO2017017807A1 JP WO2017017807 A1 JPWO2017017807 A1 JP WO2017017807A1 JP 2017530537 A JP2017530537 A JP 2017530537A JP 2017530537 A JP2017530537 A JP 2017530537A JP WO2017017807 A1 JPWO2017017807 A1 JP WO2017017807A1
- Authority
- JP
- Japan
- Prior art keywords
- spin
- value
- ising
- information processing
- ising model
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010365 information processing Effects 0.000 title claims abstract description 99
- 238000000034 method Methods 0.000 title claims description 78
- 230000005366 Ising model Effects 0.000 claims abstract description 180
- 230000005283 ground state Effects 0.000 claims abstract description 76
- 238000003672 processing method Methods 0.000 claims abstract description 9
- 238000012545 processing Methods 0.000 claims description 97
- 230000003993 interaction Effects 0.000 claims description 79
- 230000008569 process Effects 0.000 claims description 67
- 239000000243 solution Substances 0.000 description 31
- 230000005291 magnetic effect Effects 0.000 description 29
- 230000006870 function Effects 0.000 description 28
- 238000012795 verification Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 15
- 238000006243 chemical reaction Methods 0.000 description 13
- 238000004364 calculation method Methods 0.000 description 11
- 238000012544 monitoring process Methods 0.000 description 10
- 102100022441 Sperm surface protein Sp17 Human genes 0.000 description 5
- 238000005457 optimization Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000006399 behavior Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 238000002922 simulated annealing Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 101000737052 Homo sapiens Coiled-coil domain-containing protein 54 Proteins 0.000 description 1
- 101000824971 Homo sapiens Sperm surface protein Sp17 Proteins 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000003302 ferromagnetic material Substances 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computing Systems (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Multi Processors (AREA)
- Hall/Mr Elements (AREA)
Abstract
【課題】
有用性及び信頼性の高い情報処理装置及び情報処理方法を提案する。
【解決手段】
問題の解をイジングモデルの基底状態として求める情報処理装置及び当該情報処理装置において実行される情報処理方法であって、情報処理装置に、イジングモデルにおける各スピン間の相互作用を模擬するイジングチップと、イジングモデルの一部又は全部のスピンにそれぞれ対応させてイジングチップに設けられ、それぞれ対応するスピンの値を取得する複数の第１のスピン値観測部と、イジングチップを制御する情報処理部とを設け、情報処理部が、問題をイジングモデルに変換し、問題をイジングモデルに変換する際に得られた制約条件と、各第１のスピン値観測部によりそれぞれ取得されたイジングモデルの基底状態探索時における対応する各スピンの値とに基づいて、イジングモデルが問題の性質を正しく反映しているか否かを検証するようにした。
【Task】
An information processing apparatus and an information processing method with high usability and reliability are proposed.
[Solution]
An information processing apparatus for obtaining a solution of a problem as a ground state of an Ising model and an information processing method executed in the information processing apparatus, the information processing apparatus comprising: A plurality of first spin value observation units that are provided in the Ising chip so as to correspond to some or all of the spins of the Ising model, respectively, and that acquire the corresponding spin values; an information processing unit that controls the Ising chip; And the information processing unit converts the problem into an Ising model, the constraint condition obtained when the problem is converted into an Ising model, and the ground state of the Ising model respectively acquired by each first spin value observation unit Whether or not the Ising model correctly reflects the nature of the problem, based on the value of each corresponding spin during the search. It was set to testify.
Description
本発明は、情報処理装置及び方法に関し、特に、問題の解をイジングモデルの基底状態として求める情報処理装置に適用して好適なものである。 The present invention relates to an information processing apparatus and method, and is particularly suitable for application to an information processing apparatus that obtains a solution of a problem as a ground state of an Ising model.
イジングモデルは磁性体の振舞いを説明するための統計力学のモデルである。イジングモデルは＋１／−１（ないしは、０／１、上／下）の２値をとるスピンと、スピン間の相互作用を示す相互作用係数、及び、スピン毎にある外部磁場係数で定義される。イジングモデルは与えられたスピン配列、相互作用係数、及び、外部磁場係数から、その時のエネルギーを計算することができる。 The Ising model is a statistical mechanics model for explaining the behavior of magnetic materials. The Ising model is defined by a spin taking a binary value of + 1 / -1 (or 0/1, up / down), an interaction coefficient indicating an interaction between the spins, and an external magnetic field coefficient for each spin. . The Ising model can calculate the energy at that time from a given spin arrangement, interaction coefficient, and external magnetic field coefficient.
イジングモデルの基底状態探索とは、イジングモデルのエネルギー関数を最小化するスピンの配列を求める最適化問題である。トポロジが非平面グラフであるイジングモデルの基底状態を求めることはＮＰ困難問題であることが知られている。 The ground state search of the Ising model is an optimization problem for obtaining an array of spins that minimizes the energy function of the Ising model. It is known that obtaining the ground state of an Ising model whose topology is a non-planar graph is an NP-hard problem.
イジングモデルの基底状態探索は、ＮＰ困難なグラフ問題として知られている最大カット問題とも対応している。このようなグラフ問題は、ソーシャルネットワークにおけるコミュニティの検出や、画像処理におけるセグメンテーションなど、幅広い応用を持っている。そのため、イジングモデルの基底状態探索を行うソルバがあれば、このような様々な問題に適用することができる。 The ground state search of the Ising model also corresponds to the maximum cut problem known as the NP-hard graph problem. Such graph problems have a wide range of applications such as community detection in social networks and segmentation in image processing. Therefore, if there is a solver that performs the ground state search of the Ising model, it can be applied to such various problems.
イジングモデルに含まれるスピンの取り得る状態の組み合わせは莫大な数にのぼるため、基底状態を求めるにあたってそのすべてを探索することは実質的に不可能である。このため、基底状態を効率よく求めるには、探索するスピンの組み合わせを絞り込む必要がある。しかしながら、絞り込みによって局所解を選んでしまい、近似的な基底状態しか得られなくなるといった弊害も起こるため、探索の過程で見つかった局所解を避けることでよりよい解を得られる手法が必要である。 Since there are an enormous number of possible combinations of spins included in the Ising model, it is virtually impossible to search for all of them in obtaining the ground state. For this reason, in order to obtain the ground state efficiently, it is necessary to narrow down the combinations of spins to be searched. However, since a local solution is selected by narrowing down and only an approximate ground state can be obtained, there is a need for a method that can obtain a better solution by avoiding the local solution found in the search process.
このような手法として、超電導素子を用いた量子的なゆらぎを活用して基底状態探索を行う方法が提案されている。このような装置として、例えば特許文献１に記載の装置がある。 As such a method, a method of performing a ground state search utilizing quantum fluctuations using a superconducting element has been proposed. As such an apparatus, there is an apparatus described in Patent Document 1, for example.
また、シミュレーテッドアニーリングのように、一時的に解の悪化を許容するヒューリスティクスを用いて、良い解を求める方法もある。このような方法を用いる場合、例えば非特許文献１に示されるようなハードウェアを用いることで、高速に基底状態探索を行うことができる。 There is also a method for obtaining a good solution using heuristics that allow the deterioration of the solution temporarily, such as simulated annealing. When such a method is used, ground state search can be performed at high speed by using hardware as shown in Non-Patent Document 1, for example.
特許文献１及び非特許文献１に記載の装置を用いて問題を解く場合、解きたい問題をイジングモデルの基底状態探索に変換する処理が必要となるが、従来、このような変換はプログラムにより行われている。この際、かかる変換により得られたイジングモデルが元の問題の性質を正しく反映していないと、このイジングモデルの基底状態探索を行っても、元の問題の正しい解を得ることはできない。 When solving a problem using the devices described in Patent Document 1 and Non-Patent Document 1, it is necessary to convert the problem to be solved into a ground state search of the Ising model. Conventionally, such conversion is performed by a program. It has been broken. At this time, if the Ising model obtained by such conversion does not correctly reflect the nature of the original problem, even if a ground state search of the Ising model is performed, a correct solution of the original problem cannot be obtained.
一方、基底状態探索を行うハードウェアはランダムな挙動をするので、最終結果だけ見ても、かかる変換により得られたイジングモデルが元の問題の性質を正しく反映しているか否かを判断することは困難である。 On the other hand, since the hardware that performs ground state search behaves randomly, it is necessary to determine whether the Ising model obtained by such conversion correctly reflects the nature of the original problem even if only the final result is seen. It is difficult.
本発明は以上の点を考慮してなされたもので、イジングモデルが元の問題の性質を正しく反映しているか否かを容易に判断可能な有用性及び信頼性の高い情報処理装置及び判定方法を提供しようとするものである。 The present invention has been made in view of the above points, and has a useful and reliable information processing apparatus and determination method that can easily determine whether or not the Ising model correctly reflects the nature of the original problem. Is to provide.
かかる課題を解決するため本発明においては、問題の解をイジングモデルの基底状態として求める情報処理装置において、前記問題を前記イジングモデルに変換する情報処理部と、前記イジングモデルにおける各スピン間の相互作用を模擬するイジングチップと、前記イジングモデルの一部又は全部の前記スピンにそれぞれ対応させて前記イジングチップに設けられ、それぞれ対応する前記スピンの値を取得する複数の第１のスピン値観測部とを設け、前記情報処理部が、前記問題を前記イジングモデルに変換する際に得られた当該イジングモデルの各前記スピンが満たすべき制約条件と、各前記第１のスピン値観測部によりそれぞれ取得された前記イジングモデルの基底状態探索時における対応する各前記スピンの値とに基づいて、前記イジングモデルが前記問題の性質を正しく反映しているか否かを検証するようにした。 In order to solve such a problem, in the present invention, in an information processing apparatus that obtains a solution of a problem as a ground state of an Ising model, an information processing unit that converts the problem into the Ising model, and a mutual relationship between each spin in the Ising model An Ising chip that simulates an action, and a plurality of first spin value observation units that are provided in the Ising chip so as to respectively correspond to some or all of the spins of the Ising model and acquire the corresponding spin values The information processing unit obtains the constraint condition that each spin of the Ising model obtained when the problem is converted into the Ising model, and the first spin value observation unit, respectively. And the corresponding spin values at the time of ground state search of the Ising model. Ring model was made to verify whether or not correctly reflect the nature of the problem.
また本発明においては、問題の解をイジングモデルの基底状態として求める情報処理装置において実行される情報処理方法であって、前記情報処理装置は、前記イジングモデルにおける各スピン間の相互作用を模擬するイジングチップと、前記イジングモデルの一部又は全部の前記スピンにそれぞれ対応させて前記イジングチップに設けられ、それぞれ対応する前記スピンの値を取得する複数の第１のスピン値観測部と前記イジングチップを制御する情報処理部とを有し、前記情報処理部が、前記問題を前記イジングモデルに変換する第１のステップと、前記情報処理部が、前記問題を前記イジングモデルに変換する際に得られた当該イジングモデルの各前記スピンが満たすべき制約条件と、各前記第１のスピン値観測部によりそれぞれ取得された前記イジングモデルの基底状態探索時における対応する各前記スピンの値とに基づいて、前記イジングモデルが前記問題の性質を正しく反映しているか否かを検証する第２のステップとを設けるようにした。 According to the present invention, there is provided an information processing method executed in an information processing apparatus that obtains a solution to a problem as a ground state of an Ising model, wherein the information processing apparatus simulates an interaction between spins in the Ising model. An Ising chip, a plurality of first spin value observing units that are provided in the Ising chip so as to correspond to some or all of the spins of the Ising model, and that respectively acquire the corresponding spin values, and the Ising chip A first step of converting the problem into the Ising model; and when the information processing unit converts the problem into the Ising model. Obtained by each of the spins of the Ising model and the first spin value observation unit. And a second step of verifying whether or not the Ising model correctly reflects the nature of the problem based on the corresponding spin values in the ground state search of the Ising model. I made it.
本発明の情報処理装置及び情報処理方法によれば、情報処理部の検証結果に基づいてユーザがそのイジングモデルが元の問題の性質を正しく反映しているか否かを容易に判断することができる。 According to the information processing apparatus and the information processing method of the present invention, the user can easily determine whether the Ising model correctly reflects the nature of the original problem based on the verification result of the information processing unit. .
本発明によれば、有用性及び信頼性の高い情報処理装置を実現できる。 According to the present invention, an information processing apparatus with high usability and reliability can be realized.
以下図面について、本発明の一実施の形態を詳述する。 Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.
（１）第１の実施の形態
（１−１）イジングモデルの定義
イジングモデルは強磁性体の振る舞いを説明するときなどに用いられる統計力学のモデルである。イジングモデルは＋１又は１の２値の状態をとるスピンと、スピン間の相互作用の強さを表す相互作用係数と、各スピンに働く外部磁場の強さを表す外部磁場係数で定義される。(1) First Embodiment (1-1) Definition of Ising Model The Ising model is a model of statistical mechanics used when explaining the behavior of a ferromagnetic material. The Ising model is defined by a spin that takes a binary state of +1 or 1, an interaction coefficient that represents the strength of the interaction between the spins, and an external magnetic field coefficient that represents the strength of the external magnetic field acting on each spin.
イジングモデルのエネルギー関数は、次式
ところで、イジングモデルは一般的に無向グラフで表現される相互作用を有している。上述した（１）式において、相互作用を表わす項として、Ｊｉ，ｊ×σｉ×σｊがあるが、これはｉ番目スピンからｊ番目スピンへの相互作用を示している。この場合、一般的なイジングモデルではｉ番目スピンからｊ番目スピンへの相互作用と、ｊ番目スピンからｉ番目スピンへの相互作用を区別することはない。つまり、Ｊｉ，ｊとＪｊ，ｉは同一である。しかし、本実施の形態では、このイジングモデルを有向グラフに拡張し、ｉ番目スピンからｊ番目スピンへの相互作用と、ｊ番目スピンからｉ番目スピンへの相互作用を非対称にすることを実現している。これにより、モデルの表現能力が高まり、多くの問題をより小規模のモデルで表現することが可能になる。 By the way, the Ising model generally has an interaction expressed by an undirected graph. In the above-described equation (1), Ji, j × σi × σj is a term representing an interaction, and this indicates an interaction from the i-th spin to the j-th spin. In this case, the general Ising model does not distinguish between the interaction from the i-th spin to the j-th spin and the interaction from the j-th spin to the i-th spin. That is, Ji, j and Jj, i are the same. However, in the present embodiment, this Ising model is extended to a directed graph, and the interaction from the i-th spin to the j-th spin and the interaction from the j-th spin to the i-th spin are made asymmetric. Yes. As a result, the ability to express the model increases, and many problems can be expressed with a smaller model.
イジングモデルの基底状態を求めることは、（１）式で表されるイジングモデルのエネルギーが最小となるようなスピンの値の組み合せを求める、組合せ最適化問題を解くことに相当する。 Obtaining the ground state of the Ising model is equivalent to solving a combinatorial optimization problem that seeks a combination of spin values that minimizes the energy of the Ising model represented by equation (1).
例えば、グラフの最大カット問題や巡回セールスマン問題などの最適化問題をイジングモデルの基底状態探索に変換することが可能である。このとき、元の問題を変換して作ったイジングモデルの基底状態を求めた後、スピン値の値を元の問題に逆変換することで元の問題を解くことができる。イジングモデルの基底状態探索を高速に行う装置を用いることで、従来の計算機では時間のかかる最適化問題を高速に解くことができる。 For example, an optimization problem such as a maximum cut problem of a graph or a traveling salesman problem can be converted into a ground state search of an Ising model. At this time, after obtaining the ground state of the Ising model created by converting the original problem, the original problem can be solved by inversely converting the spin value to the original problem. By using a device that performs the ground state search of the Ising model at high speed, the conventional computer can solve the time-consuming optimization problem at high speed.
（１−２）本実施の形態による情報処理システムの構成
（１−２−１）情報処理システムの全体構成
図１は、上述のように問題をイジングモデルに変換し、変換したイジングモデルの基底状態を探索することによりかかる問題の解を求め得るようになされた本実施の形態による情報処理装置１の概略構成を示す。(1-2) Configuration of Information Processing System According to this Embodiment (1-2-1) Overall Configuration of Information Processing System FIG. 1 shows the basis of the converted Ising model after converting the problem into an Ising model as described above. A schematic configuration of the information processing apparatus 1 according to the present embodiment, which is configured to obtain a solution to such a problem by searching for a state, is shown.
この情報処理装置１は、パーソナルコンピュータやワークステーション又はサーバなどから構成され、例えばＰＣＩ ＥｘｐｒｅｓｓやＱＰＩなどから構成されるシステムバス２を介して相互に接続されたＣＰＵ（Central Processing Unit）３、メモリ４、記憶装置５及び複数のイジングチップモジュール６を備える。 The information processing apparatus 1 includes a personal computer, a workstation, a server, or the like. For example, a CPU (Central Processing Unit) 3 and a memory 4 that are connected to each other via a system bus 2 including PCI Express, QPI, and the like. A storage device 5 and a plurality of Ising chip modules 6.
ＣＰＵ３は、情報処理装置１全体の動作制御を司るプロセッサである。またメモリ４は、例えば揮発性の半導体メモリから構成され、各種プログラムを記憶するために利用される。記憶装置５は、例えばハードディスク装置やＳＳＤ（Solid State Drive）などから構成され、プログラムやデータを長期間保持するために利用される。 The CPU 3 is a processor that controls the operation of the entire information processing apparatus 1. The memory 4 is composed of, for example, a volatile semiconductor memory, and is used for storing various programs. The storage device 5 is composed of, for example, a hard disk device or an SSD (Solid State Drive), and is used for holding programs and data for a long period of time.
本実施の形態の場合、記憶装置５には、ユーザから与えられた本情報処理装置１が解くべき問題の問題データ７が格納され、メモリ４には、問題変換プログラム８及びイジングチップ制御プログラム９が格納される。問題変換プログラム８は、かかる問題をイジングモデル形式の問題に変換するプログラムである。またイジングチップ制御プログラム９は、かかるイジングモデル形式の問題をイジングチップモジュール６において解くための各種制御を行うプログラムである。またメモリ４には、問題変換プログラム８により変換されたイジングモデル形式の問題であるイジングモデル１０が格納されるほか、後述する観測結果検証プログラム１１、制約条件１２及び観測結果１３も格納される。 In the case of the present embodiment, the storage device 5 stores problem data 7 of a problem to be solved by the information processing apparatus 1 given by a user, and the memory 4 stores a problem conversion program 8 and an Ising chip control program 9. Is stored. The problem conversion program 8 is a program for converting such a problem into an Ising model format problem. The Ising chip control program 9 is a program for performing various controls for solving the problem of the Ising model format in the Ising chip module 6. Further, the memory 4 stores an Ising model 10 which is a problem in the Ising model format converted by the problem conversion program 8, and also stores an observation result verification program 11, a constraint condition 12, and an observation result 13, which will be described later.
イジングチップモジュール６は、図２に示すように、インタフェース２０、モジュールコントローラ２１、相互作用クロック生成部２２、乱数発生器２３及びイジングチップ２４を備えて構成される。 As shown in FIG. 2, the Ising chip module 6 includes an interface 20, a module controller 21, an interaction clock generation unit 22, a random number generator 23, and an Ising chip 24.
モジュールコントローラ２１は、情報処理装置１のＣＰＵ３（図１）及びイジングチップ２４間におけるコマンドやデータの橋渡しを行う機能と、ＣＰＵ３から指示に応じて相互作用クロック生成部２２及び乱数発生器２３を制御する機能とを有するプロセッサである。モジュールコントローラ２１は、インタフェース２０及びシステムバス２（図１）を介してＣＰＵ３との間でコマンドや情報の送受を行う。 The module controller 21 bridges commands and data between the CPU 3 (FIG. 1) and the Ising chip 24 of the information processing apparatus 1 and controls the interaction clock generator 22 and the random number generator 23 according to instructions from the CPU 3. A processor having a function to The module controller 21 sends and receives commands and information to and from the CPU 3 via the interface 20 and the system bus 2 (FIG. 1).
相互作用クロック生成部２２は、後述する相互作用クロックを生成するクロック生成器である。相互作用クロック生成部２２により生成された相互作用クロックが後述のようにイジングチップ２４に与えられ、この相互作用クロックに同期してイジングチップ２４において基底状態探索が実行される。 The interaction clock generator 22 is a clock generator that generates an interaction clock described later. The interaction clock generated by the interaction clock generation unit 22 is given to the Ising chip 24 as described later, and a ground state search is executed in the Ising chip 24 in synchronization with the interaction clock.
また乱数発生器２３は、イジングチップ２４において実行される基底状態探索が局所解に陥るのを防止するためのランダムなビット列である乱数を発生させる。乱数発生器２３により発生された乱数はイジングチップ２４に与えられる。 The random number generator 23 generates a random number that is a random bit string for preventing the ground state search executed in the Ising chip 24 from falling into a local solution. The random number generated by the random number generator 23 is given to the Ising chip 24.
イジングチップ２４は、イジングモデルにおけるスピン間の相互作用を模擬する専用のハードウェアである。イジングチップ２４は、情報処理装置１のＣＰＵ３（図１）からシステムバス２（図１）を介してイジングチップモジュール６に与えられたイジングモデルのデータ（後述する各スピンの値、各スピンの外部磁場係数及び各スピン間の相互作用係数のデータであり、以下、適宜、これをイジングモデルデータと呼ぶ）をモジュールコントローラ２１を介して受け取り、受け取ったイジングモデルデータに基づくイジングモデルの基底状態探索処理を実行する。そしてイジングチップ２４は、かかる基底状態探索処理の処理結果をモジュールコントローラ２１を介してＣＰＵ３に通知する。 The Ising chip 24 is dedicated hardware that simulates the interaction between spins in the Ising model. The Ising chip 24 receives Ising model data (the value of each spin described later, the external of each spin) given to the Ising chip module 6 from the CPU 3 (FIG. 1) of the information processing apparatus 1 via the system bus 2 (FIG. 1). Data on the magnetic field coefficient and the interaction coefficient between the spins, which will be referred to as Ising model data as appropriate hereinafter) are received via the module controller 21, and an Ising model ground state search process based on the received Ising model data Execute. Then, the Ising chip 24 notifies the CPU 3 of the result of the ground state search process via the module controller 21.
（１−２−２）イジングチップの構成
図３は、イジングチップ２４の概略構成を示す。この図３に示すように、イジングチップ２４は、スピンアレイ３０、Ｉ／Ｏ（Input/output）アドレスデコーダ３１、Ｉ／Ｏドライバ３２、相互作用アドレスデコーダ３３、コントローラ３４及びチップメモリ３５を備えて構成される。本実施の形態では、イジングチップ２４は現在広く用いられているＣＭＯＳ（Complementary Metal-Oxide Semiconductor）集積回路として実装されていることを想定して説明するが、他の固体素子でも実現可能である。(1-2-2) Configuration of Ising Chip FIG. 3 shows a schematic configuration of the Ising chip 24. As shown in FIG. 3, the Ising chip 24 includes a spin array 30, an input / output (I / O) address decoder 31, an I / O driver 32, an interaction address decoder 33, a controller 34, and a chip memory 35. Composed. In the present embodiment, the Ising chip 24 is described as being implemented as a CMOS (Complementary Metal-Oxide Semiconductor) integrated circuit that is widely used at present, but it can also be realized by other solid-state elements.
スピンアレイ３０は、ＳＲＡＭとしての機能とイジングモデルの基底状態探索を行う相互作用回路としての機能を併せ持つ。Ｉ／Ｏアドレスデコーダ３１及びＩ／Ｏドライバ３２は、スピンアレイ３０をＳＲＡＭ（Static Random Access Memory）として用いる際のインタフェースである。 The spin array 30 has both a function as an SRAM and a function as an interaction circuit for performing a ground state search of the Ising model. The I / O address decoder 31 and the I / O driver 32 are interfaces when the spin array 30 is used as an SRAM (Static Random Access Memory).
Ｉ／Ｏアドレスデコーダ３１は、アドレスバス３６を介して読み書きを行うアドレスを授受する。またＩ／Ｏドライバ３２は、データバス３７を介してスピンアレイ３０に読み込み又は書き込みするビット列を授受し、Ｒ／Ｗ（Read/Write）制御線３８の信号に従って、読み取り動作と書き込み動作を切り替えることができる。Ｉ／Ｏアドレスデコーダ３１及びＩ／Ｏドライバ３２は、いずれもＩ／Ｏクロック線３９を介してイジングチップモジュール６内の図示しないクロック発生器から与えられるＩ／Ｏクロックに同期して動作する。 The I / O address decoder 31 sends and receives addresses for reading and writing via the address bus 36. The I / O driver 32 exchanges a bit string to be read or written to the spin array 30 via the data bus 37, and switches between a read operation and a write operation according to a signal of an R / W (Read / Write) control line 38. Can do. Both the I / O address decoder 31 and the I / O driver 32 operate in synchronization with an I / O clock provided from a clock generator (not shown) in the Ising chip module 6 via the I / O clock line 39.
相互作用アドレスデコーダ３３は、情報処理装置１のＣＰＵ３（図１）からモジュールコントローラ２１を介して相互作用アドレス線４０を通じて与えられる相互作用アドレスを入力し、スピンアレイ３０を相互作用回路として用いる際の、相互作用の対象となるスピンを選択する。また、相互作用アドレスデコーダ３３及びスピンアレイ３０は、相互作用クロック生成部２２（図２）から相互作用クロック線４１を介して与えられる相互作用クロックに同期して動作し、相互作用クロック１周期につき１回の相互作用動作を行う。また、スピンアレイ３０は、乱数発生器２３（図２）から出力された乱数パルスを乱数注入線４２を通して入力する。 The interaction address decoder 33 receives an interaction address given through the interaction address line 40 from the CPU 3 (FIG. 1) of the information processing apparatus 1 via the module controller 21 and uses the spin array 30 as an interaction circuit. Select the spin that is the target of the interaction. The interaction address decoder 33 and the spin array 30 operate in synchronization with the interaction clock provided from the interaction clock generator 22 (FIG. 2) via the interaction clock line 41, and each interaction clock cycle. Perform one interaction action. Also, the spin array 30 inputs the random number pulse output from the random number generator 23 (FIG. 2) through the random number injection line 42.
コントローラ３４は、後述するイジングモデル検証機能に関連する各種演算や各種制御処理を実行するプロセッサである。またチップメモリ３５は、後述するようにスピンアレイ３０の内部で対応するスピンユニット５０（図４〜図８）が保持するスピンの値の観測結果でなる第１の観測結果４３と、後述のように情報処理装置１のＣＰＵ３（図１）から与えられた第１の処理情報４４と、第１の観測結果４３に対して行った第１の処理情報４４に基づく処理の処理結果でなる第１の処理結果４５とを格納するために用いられる。 The controller 34 is a processor that executes various calculations and various control processes related to the Ising model verification function described later. Further, the chip memory 35 has a first observation result 43 that is an observation result of a spin value held by the corresponding spin unit 50 (FIGS. 4 to 8) in the spin array 30 as will be described later, and will be described later. The first processing information 44 given from the CPU 3 (FIG. 1) of the information processing apparatus 1 and the processing result of the processing based on the first processing information 44 performed on the first observation result 43. Is used to store the processing result 45 of
（１−２−３）スピンアレイの構成
スピンアレイ３０は、１個のスピンσｉ並びにそれに付随する相互作用係数Ｊｉ，ｊ及び外部磁場係数ｈｉの保持と、基底状態探索演算とを実現するスピンユニットを基本構成単位として、スピンユニットを多数個並べた構成を有する。(1-2-3) Configuration of Spin Array The spin array 30 realizes one spin σ i , its associated interaction coefficient J i, j and external magnetic field coefficient h i , and ground state search calculation The spin unit is a basic structural unit, and a large number of spin units are arranged.
図４は、スピンユニット５０を複数並べることで、３次元格子状のトポロジを持つイジングモデルを構成する例を示す。図４の例は、３（Ｘ軸方向）×３（Ｙ軸方向）×２（Ｚ軸方向）の大きさの３次元格子である。座標軸の定義は図示した通り、図面右方向をＸ軸、図面下方向をＹ軸、図面奥行き方向をＺ軸としているが、この座標軸は実施の形態の説明上便宜的に必要なだけであり、本発明とは関係しない。３次元格子以外のトポロジ、例えばツリー状のトポロジなどを利用する場合には、座標軸とは別にツリーの段数等で表現することになる。図４の３次元格子状のトポロジにおいて、スピン間の相互作用をグラフとしてとらえると、最大で次数５のスピン（頂点）が必要となる。なお、外部磁場係数の接続も含めて考えると、最大で次数６が必要となる。 FIG. 4 shows an example in which an Ising model having a three-dimensional lattice topology is configured by arranging a plurality of spin units 50. The example of FIG. 4 is a three-dimensional lattice having a size of 3 (X-axis direction) × 3 (Y-axis direction) × 2 (Z-axis direction). As shown in the figure, the definition of the coordinate axis is the X-axis in the right direction of the drawing, the Y-axis in the downward direction of the drawing, and the Z-axis in the depth direction of the drawing, but this coordinate axis is only necessary for convenience of description of the embodiment. It is not related to the present invention. When using a topology other than a three-dimensional lattice, for example, a tree-like topology, it is expressed by the number of stages of the tree separately from the coordinate axes. In the three-dimensional lattice topology of FIG. 4, when the interaction between spins is viewed as a graph, a spin (vertex) of degree 5 at the maximum is required. In consideration of the connection of the external magnetic field coefficient, the maximum order 6 is required.
図４に示す１個のスピンユニット５０には、隣接するスピン（例えば隣接するスピンが５個の場合σｊ，σｋ，σｌ，σｍ，σｎ）の値が入力される。このためスピンユニット５０は、これら入力する隣接するスピンの値を保持するためのメモリセルを有している。またスピンユニット５０は、かかるスピンの値に加え、外部磁場係数と、上述した隣接するスピンとの相互作用係数（隣接する５スピンとの相互作用係数Ｊｊ，ｉ，Ｊｋ，ｉ，Ｊｌ，ｉ，Ｊｍ，ｉ，Ｊｎ，ｉ）とをそれぞれ保持するメモリセルをも有している。The value of adjacent spins (for example, σ j , σ k , σ l , σ m , σ n when there are five adjacent spins) is input to one spin unit 50 shown in FIG. For this reason, the spin unit 50 has a memory cell for holding these input adjacent spin values. In addition to the value of the spin, the spin unit 50 has an interaction coefficient between the external magnetic field coefficient and the adjacent spin described above (interaction coefficients J j, i , J k, i , J l with the adjacent five spins). , I , J m, i , J n, i ), respectively.
１個のスピンユニットをｉ番目スピンσｉと考えた時に、このスピンユニット５０が保持する相互作用係数であるＪｊ，ｉ、Ｊｋ，ｉ、Ｊｌ，ｉ、Ｊｍ，ｉ、Ｊｎ，ｉは、隣接するｊ番目、ｋ番目、ｌ番目、ｍ番目、ｎ番目のスピンσｊ、σｋ、σｌ、σｍ、σｎから、ｉ番目スピンσｉへの相互作用を決めるものである。このことは、図５において、スピンユニット５０に含まれている相互作用係数が対応する矢印（相互作用）が、図示されているスピンユニット５０の外部のスピンから、スピンユニット５０の内部のスピンに向かっていることに対応している。J j, i , J k, i , J l, i , J m, i , J n , which are interaction coefficients held by this spin unit 50 when one spin unit is considered as the i-th spin σ i. , I determine the interaction from the adjacent j-th, k-th, l-th, m-th and n-th spins σ j , σ k , σ l , σ m , σ n to the i-th spin σ i . It is. This is because, in FIG. 5, the arrow (interaction) corresponding to the interaction coefficient included in the spin unit 50 changes from a spin outside the illustrated spin unit 50 to a spin inside the spin unit 50. Corresponding to the heading.
（１−２−４）スピンユニットの構成
スピンユニット５０の構成について、図７及び図８を用いて説明する。スピンユニット５０は２つの側面をもっており、便宜上、図７及び図８に分けて説明するが、１個のスピンユニット５０は図７及び図８の構成の双方を含む。図７はスピンユニット５０間の相互作用を実現するための回路を示し、図８はスピンユニット５０が有するメモリセルＮ，ＩＳ０，ＩＳ１，ＩＵ０，ＩＵ１，ＩＬ０，ＩＬ１，ＩＲ０，ＩＲ１，ＩＤ０，ＩＤ１，ＩＦ０，ＩＦ１にイジングチップ２４外からアクセスするためのインタフェースであるビット線５１とワード線５２とに注目してスピンユニット５０の構成を図示したものである。(1-2-4) Configuration of Spin Unit The configuration of the spin unit 50 will be described with reference to FIGS. The spin unit 50 has two side surfaces, and will be described separately in FIGS. 7 and 8 for convenience. However, one spin unit 50 includes both the configurations of FIGS. 7 and 8. FIG. 7 shows a circuit for realizing the interaction between the spin units 50, and FIG. 8 shows the memory cells N, IS0, IS1, IU0, IU1, IL0, IL1, IR0, IR1, ID0, ID1 of the spin unit 50. , IF 0, IF 1 from the outside of the Ising chip 24, focusing on the bit line 51 and the word line 52, the configuration of the spin unit 50 is illustrated.
スピンユニット５０は、イジングモデルのスピンσｉ、相互作用係数Ｊｊ，ｉ〜Ｊｎ，ｉ及び外部磁場係数ｈｉを保持するために、複数の１ビットのメモリセルＮ，ＩＳ０，ＩＳ１，ＩＵ０，ＩＵ１，ＩＬ０，ＩＬ１，ＩＲ０，ＩＲ１，ＩＤ０，ＩＤ１，ＩＦ０，ＩＦ１を備えている。なお、メモリセルＩＳ０及びＩＳ１、メモリセルＩＵ０及びＩＵ１、メモリセルＩＬ０及びＩＬ１、メモリセルＩＲ０及びＩＲ１、メモリセルＩＤ０及びＩＤ１、並びに、メモリセルＩＦ０及びＩＦ１は、それぞれ２個１組で役割を果たすものであるため、適宜、これらをそれぞれまとめてメモリセル対ＩＳｘ，ＩＵｘ，ＩＬｘ，ＩＲｘ，ＩＤｘ又はＩＦｘと略記する（図５参照）。The spin unit 50 includes a plurality of 1-bit memory cells N, IS0, IS1, and IU0 in order to retain the Ising model spin σ i , interaction coefficients J j, i to J n, i, and external magnetic field coefficient h i. , IU1, IL0, IL1, IR0, IR1, ID0, ID1, IF0, and IF1. Note that the memory cells IS0 and IS1, the memory cells IU0 and IU1, the memory cells IL0 and IL1, the memory cells IR0 and IR1, the memory cells ID0 and ID1, and the memory cells IF0 and IF1 each play a role. Therefore, they are collectively abbreviated as memory cell pairs ISx, IUx, ILx, IRx, IDx or IFx as appropriate (see FIG. 5).
ここで、スピンユニット５０はｉ番目のスピンを表現するものとして説明を行う。メモリセルＮはスピンを表現するためのメモリセルであり、スピンの値を保持する。スピンの値はイジングモデルでは＋１／−１（＋１を上、−１を下とも表現する）であるが、これをメモリセルが保持可能な２値である０／１に対応させる。例えば、＋１を１、−１を０に対応させる。 Here, the description will be made assuming that the spin unit 50 represents the i-th spin. The memory cell N is a memory cell for expressing spin, and holds a spin value. In the Ising model, the spin value is + 1 / −1 (+1 is also expressed as “up” and −1 is expressed as “bottom”), but this corresponds to 0/1, which is a binary value that the memory cell can hold. For example, +1 corresponds to 1 and −1 corresponds to 0.
図５を用いて、スピンユニット５０が有するメモリセル対ＩＳｘ，ＩＵｘ，ＩＬｘ，ＩＲｘ，ＩＤｘ及びＩＦｘと、図４に示したイジングモデルのトポロジとの対応関係を示す。メモリセル対ＩＳｘは外部磁場係数を記憶する。また、メモリセル対ＩＵｘ，ＩＬｘ，ＩＲｘ，ＩＤｘ及びＩＦｘは、それぞれ相互作用係数を記憶する。具体的に、メモリセル対ＩＵｘは上側のスピン（Ｙ軸方向で−１）、メモリセル対ＩＬｘは左側のスピン（Ｘ軸方向で−１）、メモリセル対ＩＲｘは右側のスピン（Ｘ軸方向で＋１）、メモリセル対ＩＤｘは下側のスピン（Ｙ軸方向で＋１）、メモリセル対ＩＦｘは奥行き方向に接続するスピン（Ｚ軸方向で＋１ないしは−１）との相互作用係数をそれぞれ記憶する。 The correspondence relationship between the memory cell pairs ISx, IUx, ILx, IRx, IDx, and IFx included in the spin unit 50 and the topology of the Ising model shown in FIG. 4 will be described with reference to FIG. The memory cell pair ISx stores an external magnetic field coefficient. The memory cell pairs IUx, ILx, IRx, IDx, and IFx each store an interaction coefficient. Specifically, the memory cell pair IUx is the upper spin (−1 in the Y-axis direction), the memory cell pair ILx is the left spin (−1 in the X-axis direction), and the memory cell pair IRx is the right spin (X-axis direction). +1), the memory cell pair IDx stores the lower side spin (+1 in the Y-axis direction), and the memory cell pair IFx stores the interaction coefficient with the spin connected in the depth direction (+1 or -1 in the Z-axis direction). To do.
また、イジングモデルを有向グラフとして捉えた場合に、あるスピンから見ると他のスピンが自スピンに及ぼす影響の係数を持つことになる。自スピンが他のスピンに与える影響の係数は、それぞれの他のスピンに属する。すなわち、このスピンユニット５０は最大で５個のスピンと接続される。本実施の形態のイジングチップ２４では、外部磁場係数及び相互作用係数として＋１／０／−１の３値に対応する。そのため、外部磁場係数及び相互作用係数を表わすためには、それぞれ２ビットのメモリセルが必要となる。 In addition, when the Ising model is regarded as a directed graph, when viewed from a certain spin, it has a coefficient of the influence of other spins on the own spin. The coefficient of influence of the own spin on other spins belongs to each other spin. That is, the spin unit 50 is connected to a maximum of 5 spins. In the Ising chip 24 of the present embodiment, the external magnetic field coefficient and the interaction coefficient correspond to three values of + 1/0 / -1. Therefore, in order to represent the external magnetic field coefficient and the interaction coefficient, a 2-bit memory cell is required.
メモリセル対ＩＳｘ，ＩＵｘ，ＩＬｘ，ＩＲｘ，ＩＤｘ及びＩＦｘは、末尾の数字が０と１の２つのメモリセル（例えばメモリセル対ＩＳｘの場合にはメモリセルＩＳ０及びＩＳ１）の組合せで、＋１／０／−１の３値を表現する。例えば、メモリセル対ＩＳｘの場合には、メモリセルＩＳ１で＋１／−１を表現し、メモリセルＩＳ１が保持する値が１の時は＋１、メモリセルＩＳ１が保持する値が０の時には−１を表す。 The memory cell pairs ISx, IUx, ILx, IRx, IDx, and IFx are combinations of two memory cells with the last digits 0 and 1 (for example, memory cells IS0 and IS1 in the case of the memory cell pair ISx), + 1 / 3 values of 0 / -1 are expressed. For example, in the case of the memory cell pair ISx, + 1 / −1 is expressed by the memory cell IS1, +1 when the value held by the memory cell IS1 is 1, and −1 when the value held by the memory cell IS1 is 0. Represents.
これに加えて、メモリセルＩＳ０が保持する値が０の時には外部磁場係数を０と見なし、メモリセルＩＳ０が保持する値が１の時にはメモリセルＩＳ１が保持する値で決まる＋１／−１のいずれかを外部磁場係数とする。外部磁場係数が０の時は外部磁場係数をディセーブルしていると考えれば、メモリセルＩＳ０に保持された値は外部磁場係数のイネーブルビットであると言うことができる（ＩＳ０＝１の時に、外部磁場係数がイネーブルされる）。相互作用係数を記憶するメモリセル対ＩＵｘ，ＩＬｘ，ＩＲｘ，ＩＤｘ及びＩＦｘも同様に係数とビットの値とを対応させている。 In addition to this, when the value held by the memory cell IS0 is 0, the external magnetic field coefficient is regarded as 0, and when the value held by the memory cell IS0 is 1, any of + 1 / −1 determined by the value held by the memory cell IS1. Is the external magnetic field coefficient. If it is considered that the external magnetic field coefficient is disabled when the external magnetic field coefficient is 0, it can be said that the value held in the memory cell IS0 is an enable bit of the external magnetic field coefficient (when IS0 = 1). External magnetic field coefficient is enabled). Similarly, the memory cell pair IUx, ILx, IRx, IDx, and IFx that store the interaction coefficient associates the coefficient with the bit value.
スピンユニット５０内のメモリセルＮ，ＩＳ０，ＩＳ１，ＩＵ０，ＩＵ１，ＩＬ０，ＩＬ１，ＩＲ０，ＩＲ１，ＩＤ０，ＩＤ１，ＩＦ０及びＩＦ１は、それぞれイジングチップ１３の外部からリード／ライト可能でなければならない。そのために、図８に示すように、スピンユニット５０はビット線５１とワード線５２とをそれぞれ有している。 The memory cells N, IS0, IS1, IU0, IU1, IL0, IL1, IR0, IR1, ID0, ID1, IF0, and IF1 in the spin unit 50 must be readable / writable from the outside of the Ising chip 13, respectively. Therefore, as shown in FIG. 8, the spin unit 50 has a bit line 51 and a word line 52, respectively.
そしてイジングチップ１３では、図９に示すように、スピンユニット５０が半導体基板上にタイル状に並べられてビット線５１とワード線５２とが接続されており、Ｉ／Ｏアドレスデコーダ３１とＩ／Ｏドライバ３２でこれらのスピンユニット５０を駆動、制御又は読み出しすることにより、一般的なＳＲＡＭ（Static Random Access Memory）と同様にスピンユニット５０内のメモリセルをイジングチップ２４のＳＲＡＭ互換インタフェース（図３参照）でリード／ライトすることができるようになされている。 In the Ising chip 13, as shown in FIG. 9, the spin units 50 are tiled on the semiconductor substrate and the bit lines 51 and the word lines 52 are connected, and the I / O address decoder 31 and the I / O By driving, controlling, or reading these spin units 50 with the O driver 32, the memory cells in the spin unit 50 are connected to the SRAM compatible interface of the Ising chip 24 (FIG. 3) in the same manner as a general SRAM (Static Random Access Memory). Read / write).
なお図９上で表現されているスピンユニット５０（ＮxyzというようにＸ軸、Ｙ軸及びＺ軸上の位置によって符号を付与している）が、３次元格子のトポロジでどの頂点に対応するかを図６に示す。３×３×２の３次元格子頂点を２次元平面上に配置するために、Ｘ軸方向の格子頂点配列の間隔にＺ軸方向の格子頂点配列の各格子頂点を挿入するように配置している。すなわち、図９の２次元平面上でのＹ軸方向（図面下側がＹ軸の正方向）にはＮx0z，Ｎx1z，Ｎx2zというように配置されるが、Ｘ軸方向（図面右側がＸ軸の正方向）にはＮ0y0，Ｎ0y1，Ｎ1y0，Ｎ1y1，Ｎ2y0，Ｎ2y1というように、Ｚ軸方向座標が０と１のスピンユニット５０が交互に配置される。 It should be noted that the spin unit 50 represented in FIG. 9 (which is given a sign by a position on the X, Y, and Z axes such as Nxyz) corresponds to which vertex in the topology of the three-dimensional lattice. Is shown in FIG. In order to arrange 3 × 3 × 2 3D lattice vertices on a 2D plane, it is arranged so that each lattice vertex of the lattice vertex array in the Z axis direction is inserted in the interval of the lattice vertex array in the X axis direction. Yes. In other words, Nx0z, Nx1z, and Nx2z are arranged in the Y-axis direction (the lower side in the drawing is the positive direction of the Y-axis) on the two-dimensional plane in FIG. In the direction), spin units 50 whose Z-axis direction coordinates are 0 and 1 are alternately arranged, such as N0y0, N0y1, N1y0, N1y1, N2y0, and N2y1.
またスピンユニット５０は同時に更新を行うために、相互作用を計算して次のスピンの状態を決定するための回路を、スピンユニット５０毎に独立して持っている。図７では、スピンユニット５０は、外部とのインタフェースとして、信号線ＥＮ，ＮＵ，ＮＬ，ＮＲ，ＮＤ，ＮＦ，ＯＮ及びＲＮＤを有する。信号線ＥＮは、当該スピンユニット５０のスピンの更新を許可する切替え信号を入力するインタフェースである。この切替え信号でセレクタ５３を制御することで、メモリセルＮに保持されたスピンの値を、後述の多数決論理回路５４からＯＲ回路５５を介してセレクタ５３に与えられる値に更新することができる。 In addition, the spin unit 50 has an independent circuit for calculating the interaction and determining the next spin state in order to perform the update at the same time. In FIG. 7, the spin unit 50 includes signal lines EN, NU, NL, NR, ND, NF, ON, and RND as interfaces with the outside. The signal line EN is an interface for inputting a switching signal permitting the spin update of the spin unit 50. By controlling the selector 53 with this switching signal, the spin value held in the memory cell N can be updated to a value given to the selector 53 from the majority logic circuit 54 described later via the OR circuit 55.
信号線ＯＮは、当該スピンユニット５０のスピンの値を他のスピンユニット５０（図４のトポロジで隣接するユニット）に出力するインタフェースである。信号線ＮＵ，ＮＬ，ＮＲ，ＮＤ及びＮＦは、それぞれ他のスピンユニット５０（図４のトポロジで隣接するユニット）が保持するスピンの値を入力するためのインタフェースである。信号線ＮＵは上側のスピン（Ｙ軸方向で−１）、信号線ＮＬは左側のスピン（Ｘ軸方向で−１）、信号線ＮＲは右側のスピン（Ｘ軸方向で＋１）、信号線ＮＤは下側のスピン（Ｙ軸方向で＋１）、信号線ＮＦは奥行き方向に接続するスピン（Ｚ軸方向で＋１ないしは−１）からの入力である。 The signal line ON is an interface that outputs the spin value of the spin unit 50 to another spin unit 50 (unit adjacent in the topology of FIG. 4). The signal lines NU, NL, NR, ND, and NF are interfaces for inputting spin values held by other spin units 50 (adjacent units in the topology of FIG. 4). The signal line NU is the upper spin (-1 in the Y axis direction), the signal line NL is the left spin (-1 in the X axis direction), the signal line NR is the right spin (+1 in the X axis direction), and the signal line ND. Is input from the lower spin (+1 in the Y-axis direction), and the signal line NF is input from the spin (+1 or -1 in the Z-axis direction) connected in the depth direction.
スピンユニット５０では隣接スピンとの間でエネルギーを最小化するようにスピンの次状態を決定するが、それは隣接スピンと相互作用係数の積、及び、外部磁場係数を見たときに、正の値と負の値のどちらが支配的か判断することと等価である。例えば、ｉ番目スピンσｉに、スピンσｊ，σｋ，σｌ，σｍ及びσｎが隣接しているとして、スピンσｉの次状態は以下のように決まる。The spin unit 50 determines the next state of the spin so as to minimize the energy between the adjacent spins, which is a positive value when looking at the product of the adjacent spins and the interaction coefficient and the external magnetic field coefficient. Is equivalent to determining which is the dominant or negative value. For example, the i-th spin sigma i, as a spin σ j, σ k, σ l , the sigma m and sigma n are adjacent, next state of the spin sigma i is determined as follows.
まず、隣接スピンの値はσｊ＝＋１，σｋ＝−１，σｌ＝＋１，σｍ＝−１，σｎ＝＋１とし、相互作用係数はＪｊ，ｉ＝＋１，Ｊｋ，ｉ＝＋１，Ｊｌ，ｉ＝＋１，Ｊｍ，ｉ＝−１，Ｊｎ，ｉ＝−１、外部磁場係数ｈｉ＝＋１とする。このとき、相互作用係数と隣接スピンの積、及び、外部磁場係数をそれぞれ並べると、σｊ×Ｊｊ，ｉ＝＋１，σｋ×Ｊｋ，ｉ＝−１，σｌ×Ｊｌ，ｉ＝＋１，σｍ×Ｊｍ，ｉ＝＋１，σｎ×Ｊｎ，ｉ＝−１，ｈｉ＝＋１となる。外部磁場係数は、常に値が＋１のスピンとの相互作用係数と読み替えて良い。First, adjacent spin values are σ j = + 1, σ k = −1, σ l = + 1, σ m = −1, σ n = + 1, and interaction coefficients are J j, i = + 1, J k, i = + 1, J l, i = + 1, J m, i = -1, J n, i = -1, the external magnetic field coefficient h i = + 1. At this time, when the product of the interaction coefficient and the adjacent spin and the external magnetic field coefficient are arranged, σ j × J j, i = + 1, σ k × J k, i = −1, σ l × J l, i = + 1, σ m × J m, i = + 1, σ n × J n, i = -1, h i = + 1. The external magnetic field coefficient may always be read as an interaction coefficient with a spin having a value of +1.
ここで、ｉ番目のスピンと隣接スピンとの間での局所的なエネルギーは、前述した係数にそれぞれｉ番目スピンの値を乗じて、さらに符号を反転させたものになる。例えば、ｊ番目スピンとの間での局所的なエネルギーは、ｉ番目スピンを＋１とした時には−１、ｉ番目スピンを−１としたときには＋１となるので、ｉ番目スピンを＋１にするほうが、ここでの局所的なエネルギーを小さくする方向に働く。 Here, the local energy between the i-th spin and the adjacent spin is obtained by multiplying the above-described coefficient by the value of the i-th spin and further inverting the sign. For example, the local energy with respect to the j-th spin is −1 when the i-th spin is +1, and +1 when the i-th spin is −1. It works in the direction to reduce the local energy here.
このような局所的なエネルギーを全ての隣接スピン間と外部磁場係数について考えたときに、ｉ番目スピンを＋１／−１のどちらにしたほうがエネルギーを小さくできるかを計算する。これは、先程示した相互作用係数及び隣接スピンの積と、外部磁場係数とをそれぞれ並べたものにおいて、＋１と−１のどちらが多いか数えれば良い。先程の例では、＋１が４個、−１が２個である。仮に、ｉ番目スピンを＋１とすると、エネルギーの総和は−２、ｉ番目スピンを−１とするとエネルギーの総和は＋２になる。よって、＋１の個数が多い時にはｉ番目スピンの次状態を＋１とし、−１の個数が多い時にはｉ番目スピンの次状態を−１にするという多数決で、エネルギーを最小化するｉ番目スピンの次状態を決定することができる。 When such local energy is considered between all adjacent spins and the external magnetic field coefficient, it is calculated which energy can be reduced by setting the i-th spin to + 1 / −1. This can be done by counting which of +1 and -1 is greater in the product of the interaction coefficient and adjacent spin shown above and the external magnetic field coefficient. In the previous example, +1 is four and -1 is two. If the i-th spin is +1, the energy sum is -2, and if the i-th spin is -1, the energy sum is +2. Therefore, when the number of +1 is large, the next state of the i-th spin is set to +1, and when the number of −1 is large, the next state of the i-th spin is set to −1. The state can be determined.
図７に示した論理回路５６は、上述の相互作用を行うための回路である。まず、隣接スピンの状態と、相互作用係数の＋１／−１を示すメモリセルＩＵ１，ＩＬ１，ＩＲ１，ＩＤ１，ＩＦ１が保持する値との排他的論理和の否定（ＸＮＯＲ）をＸＮＯＲ回路５７で求める。これにより、その相互作用だけを見た時にエネルギーを最小化するスピンの次状態を計算することができる（＋１は１、−１は０にエンコードされているものとする）。 The logic circuit 56 shown in FIG. 7 is a circuit for performing the above-described interaction. First, the XNOR circuit 57 obtains the exclusive OR (XNOR) of the state of the adjacent spin and the value held by the memory cells IU1, IL1, IR1, ID1, and IF1 indicating the interaction coefficient + 1 / −1. . This makes it possible to calculate the next state of the spin that minimizes the energy when only the interaction is seen (assuming that +1 is encoded as 1 and -1 is encoded as 0).
もし、相互作用係数が＋１／−１だけであれば、ＸＮＯＲ回路５７の出力のうち＋１／−１のどちらが多いかを多数決論理回路５４において多数決論理で判定すればスピンの次状態を決定することができる。外部磁場係数に関しては、常に状態＋１のスピンとの相互作用係数に相当するものと考えれば、単に外部磁場係数の値がスピンの次状態を決定する多数決論理回路５４に入力すべき値となる。 If the interaction coefficient is only + 1 / −1, the next state of the spin can be determined by determining by the majority logic the majority logic circuit 54 which of the outputs of the XNOR circuit 57 is + 1 / −1. Can do. Assuming that the external magnetic field coefficient always corresponds to the interaction coefficient with the spin of state +1, the value of the external magnetic field coefficient is simply a value to be input to the majority logic circuit 54 that determines the next state of the spin.
次に、係数０の実現方法について考える。ｎ入力の多数決論理ｆ（Ｉ１，Ｉ２，Ｉ３，……，Ｉｎ）があるとき、以下の命題は真であると言える。まず、入力Ｉ１，Ｉ２，Ｉ３，……，Ｉｎの複製Ｉ’１，Ｉ’２，Ｉ’３，……，Ｉ’ｎがあるとする（任意のｋについて、Ｉｋ＝Ｉ’ｋである）。このとき、ｆ（Ｉ１，Ｉ２，Ｉ３，……，Ｉｎ）の出力は、複製もあわせて入力したｆ（Ｉ１，Ｉ２，Ｉ３，……，Ｉｎ，Ｉ’１，Ｉ’２，Ｉ’３，……，Ｉ’ｎ）と等しい。つまり、各入力変数をそれぞれ２個ずつ入れても、出力は不変である。さらに、入力Ｉ１，Ｉ２，Ｉ３，……，Ｉｎの他に、もう一つの入力Ｉｘと、その反転！Ｉｘがあるとする。このとき、ｆ（Ｉ１，Ｉ２，Ｉ３，……，Ｉｎ，Ｉｘ，！Ｉｘ）の出力は、ｆ（Ｉ１，Ｉ２，Ｉ３，……，Ｉｎ）と等しい。つまり、入力変数とその反転を入力すると、多数決においてその入力変数の影響をキャンセルするように働く。多数決論理のこの性質を利用して係数０を実現する。 Next, a method for realizing the coefficient 0 will be considered. When there is an n-input majority logic f (I1, I2, I3,..., In), the following proposition can be said to be true. First, assume that there are duplicates I′1, I′2, I′3,..., I′n of inputs I1, I2, I3,..., (Ik = I′k for an arbitrary k. ). At this time, the output of f (I1, I2, I3,..., In) is the same as the input of f (I1, I2, I3,..., In, I′1, I′2, I′3. , ..., I'n). In other words, even if two input variables are entered, the output remains unchanged. In addition to the inputs I1, I2, I3,..., In, another input Ix and its inverse! Suppose Ix exists. At this time, the output of f (I1, I2, I3,..., In, Ix,! Ix) is equal to f (I1, I2, I3,..., In). In other words, when an input variable and its inversion are input, it works to cancel the influence of the input variable in the majority vote. The coefficient 0 is realized by utilizing this property of the majority logic.
具体的には、図７に示すように、ＸＯＲ回路５８を利用して、係数のイネーブルを決めるビット（ビットセルＩＳ０，ＩＵ０，ＩＬ０，ＩＲ０，ＩＤ０及びＩＦ０にそれぞれ保持されたビット）の値により、多数決論理回路５４に、先に述べたスピン次状態の候補となる値の複製か、その反転を同時に入力する。例えば、メモリセルＩＳ０が保持するビットの値が０の場合、メモリセルＩＳ１が保持するビットの値と、メモリセルＩＳ１が保持するビットの値を反転させた値が同時に多数決論理回路５４に入力されるので、外部磁場係数の影響は無い（外部磁場係数が０に相当する）ことになる。また、メモリセルＩＳ０が保持するビットの値が１の場合には、メモリセルＩＳ１が保持するビットの値と、その値と同じ値（複製）が同時に多数決論理回路５４に入力されることになる。 Specifically, as shown in FIG. 7, by using the XOR circuit 58, the value of the bit (bits held in the bit cells IS0, IU0, IL0, IR0, ID0, and IF0, respectively) that determines the enablement of the coefficient, The majority logic circuit 54 is simultaneously inputted with a copy of a value to be a candidate for the next spin state described above or its inversion. For example, when the bit value held by the memory cell IS0 is 0, the bit value held by the memory cell IS1 and the inverted value of the bit value held by the memory cell IS1 are simultaneously input to the majority logic circuit 54. Therefore, there is no influence of the external magnetic field coefficient (the external magnetic field coefficient corresponds to 0). When the value of the bit held by the memory cell IS0 is 1, the value of the bit held by the memory cell IS1 and the same value (duplicate) as that value are simultaneously input to the majority logic circuit 54. .
上述したスピン間の相互作用によるエネルギー最小化で、適用されたイジングモデルの基底状態探索を実現することができるが、これだけでは局所解に陥ってしまう可能性がある。基本的に、エネルギーを小さくする方向の動きしかないため、一旦局所解に陥るとそこから抜け出すことができず、大域最適解に到達しない。 Although the ground state search of the applied Ising model can be realized by the energy minimization due to the interaction between the spins described above, there is a possibility of falling into a local solution only by this. Basically, there is only movement in the direction of decreasing energy, so once it falls into a local solution, it cannot get out of it and does not reach the global optimal solution.
そこで本実施の形態においては、局所解から脱出するための手法として、スピンを表現するメモリセルＮの値を確率的に反転されるために、スピンユニット５０はインタフェースとしてＲＮＤ線５９を有する。そしてスピンユニット５０には、乱数発生器２３（図２）から乱数注入線４２（図３）を介してスピンアレイ３０（図３）に与えられた乱数パルスがこのＲＮＤ線５９を介して与えられ、この乱数パルスがＯＲ回路５５に入力することで、スピンの値が確率的に反転される。 Therefore, in the present embodiment, as a method for escaping from the local solution, the spin unit 50 has the RND line 59 as an interface in order to probabilistically invert the value of the memory cell N expressing the spin. The spin unit 50 is supplied with the random number pulse supplied from the random number generator 23 (FIG. 2) to the spin array 30 (FIG. 3) via the random number injection line 42 (FIG. 3) via the RND line 59. When this random number pulse is input to the OR circuit 55, the spin value is probabilistically inverted.
（１−３）イジングモデル検証機能
次に、本情報処理装置１に搭載されたイジングモデル検証機能について説明する。これに際し、まず、問題をイジングモデルに変換する際に生成される制約条件について説明する。(1-3) Ising Model Verification Function Next, the Ising model verification function installed in the information processing apparatus 1 will be described. In this case, first, the constraint conditions generated when the problem is converted into an Ising model will be described.
図１０は、問題変換プログラム８（図１）による問題変換の一例を示す。この例は、巡回セールスマン問題をイジングモデルに変換する場合を示している。巡回セールスマン問題は、都市の接続関係を表すグラフ６０と、各都市間の距離とが入力として与えられる。これをイジングモデルに変換するには、Ｎ個の都市数に対してＮ２個のスピンにマッピングする。FIG. 10 shows an example of problem conversion by the problem conversion program 8 (FIG. 1). In this example, the traveling salesman problem is converted into an Ising model. In the traveling salesman problem, a graph 60 representing a connection relation between cities and a distance between the cities are given as inputs. In order to convert this into an Ising model, N number of cities are mapped to N 2 spins.
かかるマッピング後のイジングモデル６１において、列方向に並ぶＮ個のスピンは訪問する都市に対応し、＋１の値をとるスピンの位置で訪問する都市を表す。例えば、ある列の上から２番目のスピンが＋１でそれ以外のスピンが全て−１ならば、この列では２番目の都市に訪問することを意味する。 In the Ising model 61 after mapping, N spins arranged in the column direction correspond to the visited city, and represent the visited city at the position of the spin having a value of +1. For example, if the second spin from the top of a column is +1 and all other spins are -1, this means that the second city is visited in this column.
またイジングモデル６１において、行方向に並ぶＮ個のスピンは都市の訪問順に対応し、＋１の値をとるスピンの位置で、その都市が何番目に訪問されるかを表す。例えば、ある行の３列目のスピンが＋１でそれ以外のスピンが全て−１ならば、この行では３番目の都市が訪問されたことを意味する。 In the Ising model 61, the N spins arranged in the row direction correspond to the order of city visits, and indicate the number of the city visited at the position of the spin having a value of +1. For example, if the spin in the third column of a row is +1 and all other spins are -1, it means that the third city has been visited in this row.
このようなマッピングを行うことで、変換後のイジングモデルの基底状態を求めれば、元の巡回セールスマン問題に対応する解が得られる。ここで、変換後のイジングモデル６１に着目すると、１行につき＋１の値を取るスピンは１つだけであり、１列につき＋１の値を取るスピンは１つだけ、という制約条件が存在する。 By performing such mapping, if the ground state of the Ising model after conversion is obtained, a solution corresponding to the original traveling salesman problem can be obtained. Here, focusing on the Ising model 61 after conversion, there is a constraint that only one spin takes a value of +1 per row and only one spin takes a value of +1 per column.
また図１１は、問題変換プログラム８による別の問題変換の例を示す。この例は、複雑な接続関係をもつイジングモデル６２から、より単純な格子状の接続関係をもつイジングモデル６３への変換を行う例である。 FIG. 11 shows another example of problem conversion by the problem conversion program 8. In this example, the Ising model 62 having a complicated connection relationship is converted to the Ising model 63 having a simpler lattice-like connection relationship.
イジングチップ２４（図２）において表現可能なイジングモデルは、ハードウェアによる実装を容易にするため、格子状などの比較的単純な形状をもつイジングモデルに限られる場合がある。そのような場合に、図１１で示したようなイジングモデルの形状の変換を行う。この変換においては、イジングモデル６２における１つのスピン（図１１においてａ，ｂ，ｃ，ｄと表記）を変換後のイジングモデル６３においては複数のスピンで表現する。図１１では、変換前後で対応するスピンを同じアルファベットで表している。 The Ising model that can be expressed in the Ising chip 24 (FIG. 2) may be limited to an Ising model having a relatively simple shape such as a lattice shape in order to facilitate mounting by hardware. In such a case, the shape of the Ising model as shown in FIG. 11 is converted. In this conversion, one spin in the Ising model 62 (denoted as a, b, c, and d in FIG. 11) is expressed by a plurality of spins in the converted Ising model 63. In FIG. 11, the corresponding spins before and after conversion are represented by the same alphabet.
この変換において、イジングモデル６３内の同一のアルファベットで表されたスピンは、元のイジングモデル６２では単一のスピンであったため、全て同じ値を取る必要がある。従って、この例でもイジングモデル６３において、特定のスピンのグループ（以下、これをスピングループと呼ぶ）が全て同じ値をとらなければならないという制約条件が存在する。 In this conversion, the spins represented by the same alphabet in the Ising model 63 are single spins in the original Ising model 62, and therefore all must have the same value. Therefore, in this example as well, there is a constraint that all the specific spin groups (hereinafter referred to as “spin groups”) must have the same value in the Ising model 63.
このように問題をイジングモデルに変換した場合、そのイジングモデルの基底状態について何らかの制約条件が存在することがある。そこで、本情報処理装置１には、解くべき問題から変換されたイジングモデルの基底状態探索時における当該イジングモデルのスピンの値（スピン値）を観測し、これらのスピンの値が制約条件を満たしているか否かに基づいて、問題変換プログラム８による問題からイジングモデルへの変換に誤りがないか否か（変換後のイジングモデルが元の問題の性質を正しく反映しているか否か）を検証し、検証結果をユーザに提示するイジングモデル検証機能が搭載されている。 When the problem is converted into an Ising model in this way, there may be some constraints on the ground state of the Ising model. Therefore, the information processing apparatus 1 observes spin values (spin values) of the Ising model when searching the ground state of the Ising model converted from the problem to be solved, and these spin values satisfy the constraint condition. Whether or not there is no error in the conversion from the problem to the Ising model by the problem conversion program 8 (whether the converted Ising model correctly reflects the nature of the original problem) In addition, the Ising model verification function for presenting the verification result to the user is installed.
このようなイジングモデル検証機能を実現するための手段として、図１２に示すように、イジングチップ２４に搭載されたスピンアレイ３０を構成するスピンユニット５０のうちの一部には、そのスピンユニット５０が保持するスピンの値（スピン値）を観測する第１のスピン値観測部７０が設けられている。 As a means for realizing such an Ising model verification function, as shown in FIG. 12, a part of the spin units 50 constituting the spin array 30 mounted on the Ising chip 24 includes the spin unit 50. Is provided with a first spin value observation unit 70 for observing the spin value (spin value) held by.
実際上、第１のスピン値観測部７０は、図１３に示すように、インターバル保持部７１、書込み先保持部７２、長さ保持部７３、書込みカウンタ７４及び処理部７５を備えて構成される。処理部７５は、ＣＰＵ及びメモリを含んでなるマイクロコンピュータ構成を有し、その第１のスピン値観測部７０が設けられたスピンユニット５０のメモリセルＮ（図７）からそのときメモリセルＮが保持するスピンのスピン値を読み出し、読み出したスピン値をチップメモリ３５に書き込む機能を有する。 In practice, the first spin value observation unit 70 includes an interval holding unit 71, a write destination holding unit 72, a length holding unit 73, a write counter 74, and a processing unit 75, as shown in FIG. . The processing unit 75 has a microcomputer configuration including a CPU and a memory. From the memory cell N (FIG. 7) of the spin unit 50 in which the first spin value observation unit 70 is provided, the memory cell N is then changed. It has a function of reading the spin value of the spin to be held and writing the read spin value into the chip memory 35.
またインターバル保持部７１、書込み先保持部７２及び長さ保持部７３は、情報処理装置１のＣＰＵ３（図１）の制御のもとにイジングチップ２４のコントローラ３４（図３）によりその第１のスピン値観測部７０に設定されたインターバル、書込み先又は長さといったスピン値の観測条件をそれぞれ保持する機能を有する機能部である。 The interval holding unit 71, the write destination holding unit 72, and the length holding unit 73 are first controlled by the controller 34 (FIG. 3) of the Ising chip 24 under the control of the CPU 3 (FIG. 1) of the information processing apparatus 1. This is a functional unit having a function of holding observation conditions for spin values such as an interval, a write destination, or a length set in the spin value observation unit 70.
ここで「インターバル」は、処理部７５が対応するスピンユニット５０のメモリセルＮからスピン値を読み出す間隔を表す。例えば、インターバルの値が「０」の場合、処理部７５は、相互作用クロックの１クロックごとにスピン値を読み出し、インターバルの値が「４」の場合、処理部７５は、スピン値を読み出してから４クロック待って次のスピン値を読み出す（つまり５クロックに１度の割合でスピン値を読み出す）。 Here, “interval” represents an interval at which the processing unit 75 reads the spin value from the memory cell N of the corresponding spin unit 50. For example, when the interval value is “0”, the processing unit 75 reads the spin value every clock of the interaction clock, and when the interval value is “4”, the processing unit 75 reads the spin value. The next spin value is read after waiting for 4 clocks (that is, the spin value is read once every 5 clocks).
また「書込み先」は、処理部７５が対応するスピンユニット５０のメモリセルＮから読み出したスピン値の書込み先を表す。すなわち本実施の形態の場合、各第１のスピン値観測部７０に対して、スピンセルＮから読み出したスピン値を書き込むための領域として、チップメモリ３５内の所定大きさの記憶領域（スピン値を数〜数十程度書き込める程度の記憶領域）ＡＲが割り当てられるが、「書込み先」は、その記憶領域ＡＲの先頭アドレスを表す。 “Write destination” represents the write destination of the spin value read from the memory cell N of the spin unit 50 to which the processing unit 75 corresponds. That is, in the case of the present embodiment, as a region for writing the spin value read from the spin cell N to each first spin value observation unit 70, a storage region (spin value of a predetermined size) in the chip memory 35. A storage area AR that can be written to several to several tens) is allocated, and “write destination” represents the head address of the storage area AR.
さらに記憶領域ＡＲは１つのスピン値を格納するための複数の小領域ＳＡＲに区分して管理されるが、「長さ」は、その第１のスピン値観測部７０に割り当てられた記憶領域ＡＲを構成する小領域ＳＡＲの数を表す。 Furthermore, the storage area AR is managed by being divided into a plurality of small areas SAR for storing one spin value, and the “length” is the storage area AR assigned to the first spin value observation unit 70. Represents the number of the small areas SAR that constitute.
書込みカウンタ７４は、その第１のスピン値観測部７０に対応付けられたかかる記憶領域ＡＲのうちの処理部７５がスピン値を書き込むべき小領域ＳＡＲの先頭からのオフセット数をカウントするために利用される。処理部７５は、スピン値をチップメモリ３５内の自己に割り当てられた記憶領域ＡＲに書き込む際、当該記憶領域ＡＲ内の書込みカウンタ７４のカウンタ値に対応する小領域ＳＡＲにそのスピン値を書き込み、その後、書込みカウンタ７４のカウンタ値をインクリメントする。そして処理部７５は、書込みカウンタ７４のカウンタ値が上述の「長さ」を超えた場合にはカウント値を「０」にリセットする。これにより、第１のスピン値観測部７０に割り当てられた記憶領域ＡＲの各小領域ＳＡＲ内にスピン値が上書きされながら循環的に順次格納されていくことになる。 The write counter 74 is used by the processing unit 75 in the storage area AR associated with the first spin value observation unit 70 to count the number of offsets from the beginning of the small area SAR to which the spin value is to be written. Is done. When the processing unit 75 writes the spin value in the storage area AR assigned to itself in the chip memory 35, the processing unit 75 writes the spin value in the small area SAR corresponding to the counter value of the write counter 74 in the storage area AR. Thereafter, the counter value of the write counter 74 is incremented. The processing unit 75 resets the count value to “0” when the counter value of the write counter 74 exceeds the “length” described above. As a result, spin values are sequentially and cyclically stored while being overwritten in each small area SAR of the storage area AR assigned to the first spin value observation unit 70.
このように本実施の形態においては、第１のスピン値観測部７０によるスピン値の観測は、単に対応するスピンユニット５０のメモリセルＮに格納されたスピン値を読み出すことにより行われる。このとき、第１のスピン値観測部７０が設けられたスピンユニット５０のスピン値を保持するメモリセルＮの構成として、相互作用動作と同時にスピン値を読み出すことができるよう、一般的に用いられるマルチポートＳＲＡＭの構成を適用することができる。 Thus, in the present embodiment, the spin value observation by the first spin value observation unit 70 is performed by simply reading the spin value stored in the memory cell N of the corresponding spin unit 50. At this time, the configuration of the memory cell N that holds the spin value of the spin unit 50 provided with the first spin value observation unit 70 is generally used so that the spin value can be read simultaneously with the interaction operation. A multi-port SRAM configuration can be applied.
図１４〜図１６は、イジングチップ２４のチップメモリ３５（図３）に保持される第１の観測結果４３（図１４）、第１の処理情報４４（図１５）、及び第１の処理結果４５（図１６）をそれぞれ示す。 14 to 16 show the first observation result 43 (FIG. 14), the first processing information 44 (FIG. 15), and the first processing result held in the chip memory 35 (FIG. 3) of the Ising chip 24. 45 (FIG. 16) respectively.
第１の観測結果４３は、図１２について上述したようにイジングチップ２４のスピンアレイ３０の一部のスピンユニット５０に設けられた各第１のスピン値観測部７０によりチップメモリ３５にそれぞれ書き込まれた対応する各スピンの値の観測結果であり、図１４に示すように、観測結果（図１４の１行）ごとに時刻４３Ａ、スピンＩＤ４３Ｂ及び値（スピン値）４３Ｃの各情報をそれぞれ含む。 The first observation result 43 is written in the chip memory 35 by each first spin value observation unit 70 provided in a part of the spin units 50 of the spin array 30 of the Ising chip 24 as described above with reference to FIG. FIG. 14 shows the observation results of the corresponding spin values, and each information of time 43A, spin ID 43B and value (spin value) 43C is included for each observation result (one line in FIG. 14).
このうち時刻４３Ａは、観測を行った時刻（ここでは、計算開始から経過した相互作用クロックのクロック数）を表し、スピンＩＤ４３Ｂは、観測対象のスピンに付与されたスピンＩＤを表す。また値４３Ｃは、対応するスピンのそのときのスピン値を表す。 Of these, time 43A represents the time of observation (here, the number of interaction clocks elapsed since the start of calculation), and spin ID 43B represents the spin ID assigned to the spin to be observed. The value 43C represents the current spin value of the corresponding spin.
従って、図１４の例の場合、例えば、時刻「100」におけるスピンＩＤが「１」、「３」、「５」及び「６」の各スピンのスピン値が「＋１」であり、同時刻におけるスピンＩＤが「２」及び「４」の各スピンのスピン値が「−１」であったことが示されている。 Accordingly, in the example of FIG. 14, for example, the spin values of the spin IDs “1”, “3”, “5”, and “6” at time “100” are “+1”, and It is indicated that the spin value of each spin with the spin ID “2” and “4” was “−1”.
第１の処理情報４４は、上述の制約条件に基づく判定処理の内容を表す情報である。情報処理装置１のＣＰＵ３（図１）は、問題データ７（図１）をイジングモデルに変換する際に得られたそのイジングモデルに関する制約条件に基づいて、そのイジングモデルの対応するスピンの値がその制約条件を満たすか否かを判定するための判定処理を生成する。そしてＣＰＵ３は、そのイジングモデルをイジングチップモジュール６のイジングチップ２４にマッピングする際に、生成した判定処理の内容を第１の処理情報４４として、そのイジングチップモジュール６内のモジュールコントローラ２１（図２）に送信する。かくしてモジュールコントローラ２１は、この第１の処理情報４４をチップメモリ３５（図３）に格納して管理する。 The first processing information 44 is information representing the contents of the determination processing based on the above-described constraint conditions. The CPU 3 (FIG. 1) of the information processing apparatus 1 determines the spin value corresponding to the Ising model based on the constraint condition regarding the Ising model obtained when the problem data 7 (FIG. 1) is converted into the Ising model. A determination process for determining whether or not the constraint condition is satisfied is generated. When the CPU 3 maps the Ising model to the Ising chip 24 of the Ising chip module 6, the content of the generated determination processing is used as the first processing information 44, and the module controller 21 in the Ising chip module 6 (FIG. 2). ). Thus, the module controller 21 stores and manages the first processing information 44 in the chip memory 35 (FIG. 3).
第１の処理情報４４は、図１５に示すように、処理ＩＤ４４Ａ、処理種別４４Ｂ、条件４４Ｃ及び対象スピン４４Ｄの各情報を含む。処理ＩＤ４４Ａは、かかる制約条件に基づき生成された各判定処理にそれぞれ付与された識別子を表し、処理種別４４Ｂは、対応する判定処理の処理内容を表す。また条件４４Ｃは、対応する判定処理における判定条件の内容を表し、対象スピン４４Ｄは、その判定処理の対象とすべきスピン（以下、これを対象スピンと呼ぶ）のスピンＩＤ（イジングチップ２４にマッピングされたイジングモデルにおける対象スピンのスピンＩＤ）を表す。 As shown in FIG. 15, the first process information 44 includes information on a process ID 44A, a process type 44B, a condition 44C, and a target spin 44D. The process ID 44A represents an identifier assigned to each determination process generated based on the constraint condition, and the process type 44B represents the process content of the corresponding determination process. The condition 44C represents the content of the determination condition in the corresponding determination process, and the target spin 44D is the spin ID (hereinafter referred to as the target spin) that is to be the target of the determination process (mapped to the Ising chip 24). Represents the spin ID of the target spin in the Ising model.
従って、図１５の例の場合、例えば、処理ＩＤが「１」の判定処理は、イジングモデルにおける「１，３，５，……」というスピンＩＤの各スピンから構成されるスピングループ内のこれらスピンの値が「すべて同値」であるか否かの「条件判定」であることが示されている。 Therefore, in the case of the example of FIG. 15, for example, the determination process with the process ID “1” is performed in these spin groups configured by the spins with the spin ID “1, 3, 5,. It is shown that it is a “condition determination” as to whether or not the spin values are “all equal”.
第１の処理結果４５は、第１の処理情報４４に基づきイジングチップ２４のコントローラ３４（図３）が実行した各判定処理の処理結果を表す。コントローラ３４は、情報処理装置１のＣＰＵ３から通知されたインターバルの経過後、チップメモリ３５（図３）に蓄積されている第１の観測結果４３に対して第１の処理情報４４で規定された各判定処理を実行する。図１５の例では、「対象スピン」として指定された各スピンの値がすべて同値であるか否かを判定することがコントローラ３４の処理内容となる。従って、この場合、コントローラ３４は、同じ時刻に観測された対象とする各スピンの値を第１の観測結果４３からそれぞれ読み出し、読み出した各スピンの値がすべて同じであるか否かを判定し、その判定結果をチップメモリ３５に第１の処理結果４５として格納する。 The first processing result 45 represents the processing result of each determination process executed by the controller 34 (FIG. 3) of the Ising chip 24 based on the first processing information 44. The controller 34 is defined by the first processing information 44 for the first observation result 43 stored in the chip memory 35 (FIG. 3) after the interval notified from the CPU 3 of the information processing apparatus 1 has elapsed. Each determination process is executed. In the example of FIG. 15, the processing content of the controller 34 is to determine whether or not the values of the spins designated as “target spins” are all the same value. Accordingly, in this case, the controller 34 reads out the values of each target spin observed at the same time from the first observation result 43, and determines whether or not all the values of each read spin are the same. The determination result is stored in the chip memory 35 as the first processing result 45.
第１の処理結果４５は、図１６に示すように、処理ＩＤ４５Ａ、判定処理の対象となった時刻４５Ｂ及びその判定処理の結果４５Ｃの情報を含む。第１の処理情報４４が図１５の例の場合、対象とする各スピンの値がすべて同値であったときには「１」、そうでないときには「０」がその判定処理の結果４５Ｃとしてチップメモリ３５に格納される。 As shown in FIG. 16, the first process result 45 includes information of a process ID 45A, a time 45B subjected to the determination process, and a result 45C of the determination process. When the first processing information 44 is the example of FIG. 15, “1” is stored in the chip memory 35 as a result 45 C of the determination processing when the values of all the target spins are the same, and “0” otherwise. Stored.
従って、図１６の例の場合、例えば、時刻「100」に収集した対応するスピンの値に基づいて実行した処理ＩＤが「１」の判定処理（図１５を参照）の結果は「１」であり（つまり対象とする各スピンの時刻「100」における値がすべて同値であった）、時刻「100」に収集した対応するスピンの値に基づいて実行した処理ＩＤが「２」の判定処理の結果は「０」であった（つまり対象とする各スピンの時刻「100」における値がすべて同値でなかった）ことが示されている。 Therefore, in the example of FIG. 16, for example, the result of the determination process (see FIG. 15) with the process ID “1” executed based on the value of the corresponding spin collected at time “100” is “1”. Yes (that is, all values at the time “100” of each target spin are the same value), and the process ID executed based on the value of the corresponding spin collected at the time “100” is “2” It is shown that the result was “0” (that is, all values at the time “100” of each target spin were not the same value).
図１７（Ａ）及び（Ｂ）は、図１５の処理ＩＤが「１」及び「２」の２つの判定処理の処理結果を時系列にプロットした例を示す。図１６では、これら２つの判定処理について、時刻「100」のときの結果しか例示していないが、横軸に時刻をとり、縦軸に結果をとって処理ＩＤが「１」及び「２」の２つの判定処理の結果を時系列にプロットした場合、この図１７（Ａ）及び（Ｂ）に示すようなグラフが得られる。なお図１７（Ａ）は、図１５及び図１６における処理ＩＤが「１」の判定処理に対応し、図１７（Ｂ）は、図１５及び図１６における処理ＩＤが「２」の判定処理に対応している。 FIGS. 17A and 17B show examples in which the processing results of the two determination processes with the process IDs “1” and “2” in FIG. 15 are plotted in time series. In FIG. 16, only the results at the time “100” are illustrated for these two determination processes, but the process IDs are “1” and “2” with the time on the horizontal axis and the results on the vertical axis. When the results of the two determination processes are plotted in time series, graphs as shown in FIGS. 17A and 17B are obtained. 17A corresponds to the determination process with the process ID “1” in FIGS. 15 and 16, and FIG. 17B corresponds to the determination process with the process ID “2” in FIGS. 15 and 16. It corresponds.
本実施の形態の場合、情報処理装置１のＣＰＵ３（図３）は、イジングチップ２４のチップメモリ３５に格納された第１の処理結果４５を基底状態探索の実行中に定期的に収集して観測結果１３（図１）としてメモリ４（図１）に格納し、これらの観測結果１３に基づいてイジングモデルに誤りがないか否かの検証を行う。例えば、ＣＰＵ３は、収集した観測結果１３に基づいて、図１５の判定処理ごとに、一定期間内にイジングモデルの対応するスピンの値が制約条件に基づく制約を満たしている確率を時系列に沿って順次算出する。またＣＰＵ３は、一定期間内で処理結果が「１」となる確率の移動平均を算出し、この算出結果に基づいてイジングモデルに誤りがないか否かを検証する。 In the case of the present embodiment, the CPU 3 (FIG. 3) of the information processing apparatus 1 periodically collects the first processing result 45 stored in the chip memory 35 of the Ising chip 24 during the execution of the ground state search. The observation result 13 (FIG. 1) is stored in the memory 4 (FIG. 1), and based on these observation results 13, whether or not there is an error in the Ising model is verified. For example, based on the collected observation results 13, the CPU 3 sets the probability that the spin value corresponding to the Ising model satisfies the constraint based on the constraint condition within a certain period of time according to the determination process of FIG. To calculate sequentially. Further, the CPU 3 calculates the moving average of the probability that the processing result is “1” within a certain period, and verifies whether there is no error in the Ising model based on the calculation result.
ここで、イジングチップ２４を用いたイジングモデルの基底状態探索においては、計算開始直後にはスピンの値を頻繁に反転させる（図２の乱数発生器２３が発生する乱数パルスの発生頻度を高くする）ことで局所解からの脱出を促し、その後、時間が経過するにつれてスピンの値を反転させる確率を下げる（図２の乱数発生器２３が発生する乱数パルスの発生頻度を低減させる）ことで基底状態に向かい易くする。このため計算開始直後にはスピンの値がランダムに反転してしまうため、イジングモデルのスピンの値が制約条件を満たさない可能性が高い。 Here, in the ground state search of the Ising model using the Ising chip 24, the spin value is frequently inverted immediately after the calculation is started (the generation frequency of the random number pulse generated by the random number generator 23 in FIG. 2 is increased). ) To prompt the escape from the local solution, and then lower the probability of inverting the spin value over time (reducing the frequency of random number pulses generated by the random number generator 23 of FIG. 2). Make it easier to get to the state. For this reason, since the spin value is inverted at random immediately after the start of calculation, there is a high possibility that the spin value of the Ising model does not satisfy the constraint condition.
一方、問題を変換することにより得られたイジングモデルが正常状態にある場合には、計算終了に近い時点ではそのイジングモデルの各スピンの値が制約条件を満たしている確率が高まっていくことが期待される。この場合、情報処理装置１のＣＰＵ３により算出される上述の移動平均は、図１８（Ａ）に示すように単調に増加し、最終的に１に収束する。 On the other hand, if the Ising model obtained by transforming the problem is in a normal state, the probability that each spin value of the Ising model satisfies the constraint condition will increase at the time close to the end of the calculation. Be expected. In this case, the above-mentioned moving average calculated by the CPU 3 of the information processing apparatus 1 monotonously increases and finally converges to 1 as shown in FIG.
これに対して、図１８（Ｂ）に示すように、かかる移動平均が十分高くならない、又は、時間経過に伴って増加しない場合には、イジングモデルが正しく元の問題の性質を反映していないと考えることができる。 On the other hand, as shown in FIG. 18B, if the moving average is not sufficiently high or does not increase with time, the Ising model does not correctly reflect the nature of the original problem. Can be considered.
そこで、ＣＰＵ３は、イジングチップ２４によるイジングモデルの基底状態探索中に、上述の判定処理（図１５において処理ＩＤが付与された判定処理）ごとに、処理結果が「１」となる確率の移動平均を順次算出する。そしてＣＰＵ３は、かかる移動平均の値が予め「１」近くに設定された所定の第１の閾値ＳＨを最終的に上回った判定処理については、イジングモデルにおける対応するスピングループが制約条件を満たしていると判断し、かかる移動平均の値が第１の閾値ＳＨを最終的に上回らなかった判定処理については、イジングモデルにおける対応するスピングループが制約条件を満たしていないと判断して、これらの判断結果をそのイジングモデルの検証結果として図示しない表示装置に表示させる。 Therefore, during the ground state search of the Ising model by the Ising chip 24, the CPU 3 performs a moving average of the probability that the processing result is “1” for each of the above-described determination processing (the determination processing given the processing ID in FIG. 15). Are calculated sequentially. Then, the CPU 3 determines that the moving average value finally exceeds the predetermined first threshold value SH set in advance near “1”, the corresponding spin group in the Ising model satisfies the constraint condition. With respect to the determination process in which the moving average value does not finally exceed the first threshold value SH, it is determined that the corresponding spin group in the Ising model does not satisfy the constraint condition, and these determinations are made. The result is displayed as a verification result of the Ising model on a display device (not shown).
具体的に、ＣＰＵ３は、制約条件を満たすスピングループを構成するスピンについては「○」、制約条件を満たさないスピングループを構成するスピンについては「×」をそれぞれ対応付けた図１９に示すような表を検証結果として表示装置に表示させる。かくしてユーザは、表示装置に表示された検証結果に基づいて、そのときイジングチップ２４にマッピングされているイジングモデルが元の問題の性質を正しく反映しているか否かを判断することができる。 Specifically, the CPU 3 associates “◯” with respect to the spins constituting the spin group satisfying the constraint condition and “x” with respect to the spins constituting the spin group not satisfying the constraint condition as shown in FIG. The table is displayed on the display device as the verification result. Thus, based on the verification result displayed on the display device, the user can determine whether or not the Ising model currently mapped to the Ising chip 24 correctly reflects the nature of the original problem.
（１−４）基底状態探索処理
図２０は、本情報処理装置１において、ユーザから与えられた問題データ７（図１）に基づく問題の解をイジングモデルの基底状態として求める際のＣＰＵ３の処理の流れを示す。この処理は、ユーザが情報処理装置１を操作して、記憶装置５に格納されている問題データ７を指定し、その解を求めるべき旨の指示を情報処理装置１に与えることにより開始される。(1-4) Ground State Search Processing FIG. 20 shows the processing of the CPU 3 when the information processing apparatus 1 obtains the solution of the problem based on the problem data 7 (FIG. 1) given by the user as the ground state of the Ising model. Shows the flow. This process is started when the user operates the information processing device 1 to specify the problem data 7 stored in the storage device 5 and gives an instruction to the information processing device 1 to obtain the solution. .
実際上、情報処理装置１のＣＰＵ３は、かかる指示が与えられるとこの基底状態探索処理を開始し、まず記憶装置５に格納されているユーザから与えられた問題データ７を取り込む（ＳＰ１）。またＣＰＵ３は、この後、問題変換プログラム８（図１）を実行することにより、記憶装置５に格納した問題データ７をイジングモデルに変換する。この際、ＣＰＵ３は、かかる変換により生成したイジングモデルにおいてスピンが満たすべき制約条件を生成する（ＳＰ２）。 In practice, the CPU 3 of the information processing apparatus 1 starts this ground state search process when such an instruction is given, and first takes in the problem data 7 given by the user stored in the storage device 5 (SP1). Thereafter, the CPU 3 executes the problem conversion program 8 (FIG. 1) to convert the problem data 7 stored in the storage device 5 into an Ising model. At this time, the CPU 3 generates a constraint condition that the spin should satisfy in the Ising model generated by the conversion (SP2).
続いて、ＣＰＵ３は、イジングチップ制御プログラム９（図１）を実行し、ステップＳＰ２で生成したイジングモデルをイジングチップモジュール６内のイジングチップ２４（図２）にマッピングした後（ＳＰ３）、そのイジングチップ２４にそのイジングモデルの基底状態の探索処理を実行させる（ＳＰ４）。 Subsequently, the CPU 3 executes the Ising chip control program 9 (FIG. 1), maps the Ising model generated in step SP2 to the Ising chip 24 (FIG. 2) in the Ising chip module 6 (SP3), and then the Ising The chip 24 is caused to execute a ground state search process of the Ising model (SP4).
次いで、ＣＰＵ３は、やがて所定回数の相互作用を実行し終えることにより、かかるイジングチップ２４におけるかかるイジングモデルの基底状態探索が完了すると、そのイジングチップ２４からそのイジングモデルのそのときの各スピンの値（つまりそのイジングモデルの基底状態のときの各スピンの値）を取得し、この後、問題変換プログラム８を実行することにより、取得した各スピンの値に基づいて、そのとき得られたそのイジングモデルの基底状態を元の問題の解に変換する（ＳＰ５）。 Next, when the ground state search of the Ising model in the Ising chip 24 is completed by completing the predetermined number of interactions, the CPU 3 eventually completes the value of each spin of the Ising model from the Ising chip 24. (That is, the value of each spin in the ground state of the Ising model) is acquired, and then the problem conversion program 8 is executed, so that the Ising obtained at that time is based on the acquired value of each spin. The ground state of the model is converted into the original problem solution (SP5).
そしてＣＰＵ３は、このようにして得られた元の問題の解を情報処理装置１の図示しない表示装置に表示させ（ＳＰ６）、この後、後述するステップＳＰ９の処理が終了するのを待って、この基底状態探索処理を終了する。 Then, the CPU 3 displays the solution of the original problem thus obtained on a display device (not shown) of the information processing apparatus 1 (SP6), and then waits for the process of step SP9 to be described later to end, This ground state search process is terminated.
一方、ＣＰＵ３は、ステップＳＰ３〜ステップＳＰ６の処理と並行して、ステップＳＰ７〜ステップＳＰ８の処理を実行することにより、かかるイジングモデルが元の問題の性質を正しく反映しているか否かを検証する。 On the other hand, the CPU 3 verifies whether or not the Ising model correctly reflects the nature of the original problem by executing the processing of step SP7 to step SP8 in parallel with the processing of step SP3 to step SP6. .
実際上、ＣＰＵ３は、イジングチップ制御プログラム９に基づいて、ステップＳＰ２で得られたイジングモデルをイジングチップ２４にマッピングする際、これと併せてそのイジングモデルの生成時に得られた制約条件に基づく上述の第１の処理情報４４と、図１３について上述したそのイジングチップ２４内の各第１のスピン値観測部７０（図１２）に設定すべき既定の第１の観測条件（インターバル、書込み先及び長さ）とをそのイジングチップ２４のコントローラ３４に送信する（ＳＰ７）。 In practice, when the CPU 3 maps the Ising model obtained in step SP2 to the Ising chip 24 based on the Ising chip control program 9, the CPU 3 also combines the above and based on the constraints obtained when generating the Ising model. First processing information 44 and predetermined first observation conditions (intervals, write destinations, and the like) to be set in each first spin value observation unit 70 (FIG. 12) in the Ising chip 24 described above with reference to FIG. Length) is transmitted to the controller 34 of the Ising chip 24 (SP7).
かくして、かかる制約条件及び第１の観測条件を受信したイジングチップ２４では、コントローラ３４により、第１の処理情報４４がチップメモリ３５に格納されると共に、第１の観測条件がスピンアレイ３０（図１２）内の各第１のスピン値観測部７０（図１２）にそれぞれ設定され、この結果、この後実行されるイジングモデルの基底状態探索時に、この第１の観測条件に従った対応するスピンの値の観測がこれら第１のスピン値観測部７０によりそれぞれ行われる。また、これと並行して、これら第１のスピン値観測部７０による対応するスピンの値の観測結果でなる第１の観測結果４３（図１４）に基づく図１５について上述した判定処理がコントローラ３４により逐次実行され、その処理結果が第１の処理結果４５として逐次チップメモリ３５に格納される。 Thus, in the Ising chip 24 that has received the constraint condition and the first observation condition, the controller 34 stores the first processing information 44 in the chip memory 35 and the first observation condition is the spin array 30 (FIG. 12) are set in each of the first spin value observation units 70 (FIG. 12). As a result, when the ground state search of the Ising model to be executed later is performed, the corresponding spins according to the first observation conditions are set. Are observed by the first spin value observation unit 70. In parallel with this, the determination processing described above with reference to FIG. 15 based on the first observation result 43 (FIG. 14) that is the observation result of the corresponding spin value by the first spin value observation unit 70 is performed by the controller 34. The processing result is sequentially stored in the chip memory 35 as the first processing result 45.
そしてＣＰＵ３は、イジングチップ２４においてイジングモデルの基底状態探索が実行されている間、観測結果検証プログラム１１に基づいて、上述のチップメモリ３５に格納された第１の処理結果４５を定期的に読み出し、これを観測結果１３としてメモリ４に格納すると共に、この観測結果１３に基づいて、そのときイジングチップ２４にマッピングされているイジングモデルが元の問題の性質を正しく反映しているか否かの図１７〜図１９について上述した検証処理を行う（ＳＰ８）。 The CPU 3 periodically reads out the first processing result 45 stored in the above-described chip memory 35 based on the observation result verification program 11 while the Ising model ground state search is executed in the Ising chip 24. This is stored in the memory 4 as the observation result 13 and, based on the observation result 13, whether or not the Ising model currently mapped to the Ising chip 24 correctly reflects the nature of the original problem. The verification process described above with reference to FIGS. 17 to 19 is performed (SP8).
そしてＣＰＵ３は、かかる検証処理が終了すると、観測結果検証プログラム１１に基づいて、ステップＳＰ８の検証処理の処理結果を情報処理装置１の表示装置に表示させ（ＳＰ９）、この後、ステップＳＰ６の処理が終了するのを待って、この基底状態探索処理を終了する。 When the verification process is completed, the CPU 3 displays the result of the verification process in step SP8 on the display device of the information processing apparatus 1 based on the observation result verification program 11 (SP9), and then the process in step SP6. The ground state search process is terminated after waiting for the process to end.
（１−５）本実施の形態の効果
以上のように本実施の形態の情報処理装置１では、イジングモデルの基底状態の探索途中における各スピンの値を観測し、これらスピンの値が制約条件を満たすか否かに基づいてそのイジングモデルが元の問題の性質を正しく反映しているか否かを検証し、その検証結果を表示する。従って、本実施の形態によれば、表示された検証結果に基づいてユーザがそのイジングモデルが元の問題の性質を正しく反映しているか否かを容易に判断することができ、かくして有用性及び信頼性の高い情報処理装置を構築することができる。(1-5) Effects of this Embodiment As described above, the information processing apparatus 1 according to this embodiment observes the value of each spin during the search of the ground state of the Ising model, and the value of these spins is a constraint condition. Whether or not the Ising model correctly reflects the nature of the original problem based on whether or not the condition is satisfied, and displays the verification result. Therefore, according to the present embodiment, based on the displayed verification result, the user can easily determine whether or not the Ising model correctly reflects the nature of the original problem, and thus the utility and A highly reliable information processing apparatus can be constructed.
（２）第２の実施の形態
（２−１）乱数発生頻度制御機能
イジングモデルの基底状態探索を行う場合、局所解を脱出するためにスピン値を反転させる確率を適切にコントロールすることが重要である。通常、基底状態探索では、初期時には、局所解を脱出し、解空間の広い範囲を探索できるようにスピン値を反転させる反転確率（具体的には、図２の乱数発生器２３における乱数パルスの発生頻度）を高めに設定し、その後、徐々にかかる反転確率を下げる（乱数発生器２３における乱数パルスの発生頻度を下げる）ことで基底状態に収束し易くしている。(2) Second Embodiment (2-1) Random Number Generation Frequency Control Function When performing the ground state search of the Ising model, it is important to appropriately control the probability of inverting the spin value in order to escape the local solution It is. Normally, in the ground state search, at the initial stage, the inversion probability (specifically, the random number pulse of the random number generator 23 in FIG. 2) is reversed so that the local value can be escaped and the wide range of the solution space can be searched. The frequency of occurrence is set high, and then the inversion probability is gradually lowered (the frequency of random number pulses generated in the random number generator 23 is lowered) to facilitate convergence to the ground state.
このとき、反転確率を下げるのが早すぎると、解空間を探索できる範囲が狭まってしまい、解精度の低下につながるという問題があり、反転確率を下げるのが遅すぎると、基底状態精度は高まるものの、基底状態探索に要する時間が増加するという問題がある。一方で、反転確率を下げる適切な早さは問題ごとに異なり、事前に求めることは難しいという問題もある。 At this time, if the inversion probability is lowered too early, the range in which the solution space can be searched is narrowed, leading to a decrease in solution accuracy. If the inversion probability is lowered too late, the ground state accuracy is increased. However, there is a problem that the time required for ground state search increases. On the other hand, the appropriate speed to lower the inversion probability varies from problem to problem, and there is also a problem that it is difficult to obtain in advance.
そこで、本実施の形態においては、基底状態探索時におけるイジングモデルのスピンの値を観測し、ごとに、一定時間内に値が「＋１」又は「−１」（以下においては、「＋１」とする）となる確率を継続的に算出し、この確率の平均値が一定値に収束した場合（正確には、今回算出した当該平均値と、前回算出した当該平均値との差分が予め設定された所定の第２の閾値を下回った場合）にスピンが平衡状態に達したと判断して、乱数パルスの発生頻度を下げるように乱数発生器２３（図２）を制御する。 Therefore, in the present embodiment, the spin value of the Ising model at the time of ground state search is observed, and each time the value is “+1” or “−1” (“+1” in the following) within a certain time. If the average value of this probability converges to a certain value (exactly, the difference between the average value calculated this time and the average value calculated last time is set in advance) 2), the random number generator 23 (FIG. 2) is controlled so as to reduce the frequency of generation of random number pulses.
以下、このように乱数発生器２３における乱数パルスの発生頻度を制御する機能（以下、これを乱数発生頻度制御機能と呼ぶ）を備えた本実施の形態による情報処理装置８０（図１）について、図１及び図２１〜図２６を参照して説明する。なお、図２１〜図２６においては、図１〜図２０との対応部分に同一符号を付し、その詳細については説明を省略する。 Hereinafter, regarding the information processing apparatus 80 (FIG. 1) according to the present embodiment having the function of controlling the generation frequency of the random number pulse in the random number generator 23 (hereinafter referred to as the random number generation frequency control function) as described above. This will be described with reference to FIGS. 1 and 21 to 26. In FIG. 21 to FIG. 26, the same reference numerals are given to corresponding parts to those in FIG. 1 to FIG.
（２−２）本実施の形態による情報処理装置の構成
図１において、８０は全体として第２の実施の形態による情報処理装置を示す。この情報処理装置８０は、第１の実施の形態について上述したイジングモデル検証機能に加えて、かかる乱数発生頻度制御機能が搭載されている点が第１の実施の形態による情報処理装置１と相違する。(2-2) Configuration of Information Processing Device According to this Embodiment In FIG. 1, reference numeral 80 denotes an information processing device according to the second embodiment as a whole. The information processing apparatus 80 is different from the information processing apparatus 1 according to the first embodiment in that the random number generation frequency control function is mounted in addition to the Ising model verification function described above with respect to the first embodiment. To do.
実際上、本実施の形態の情報処理装置８０の場合、イジングチップ制御プログラム８１は、問題変換プログラム８により問題を変換することにより得られたイジングモデルをイジングチップモジュール８２内のイジングチップにマッピングする際、上述の制約条件及び第１の観測条件に加えて、スピンの値が「＋１」となる確率を監視する際の条件（以下、これを監視条件と呼ぶ）と、その際のスピンの観測条件（以下、これを第２の観測条件と呼ぶ）とをそのイジングチップモジュール８２に送信する。 In practice, in the case of the information processing apparatus 80 of the present embodiment, the Ising chip control program 81 maps the Ising model obtained by converting the problem by the problem conversion program 8 to the Ising chip in the Ising chip module 82. In this case, in addition to the constraint condition and the first observation condition described above, the condition for monitoring the probability that the spin value is “+1” (hereinafter referred to as the monitoring condition) and the observation of the spin at that time A condition (hereinafter referred to as a second observation condition) is transmitted to the Ising chip module 82.
具体的に、イジングチップ制御プログラム８１は、かかる監視条件として、観測対象とするスピンと、そのスピンの値が「＋１」となる確率を計算する時間間隔とをイジングチップ９０（図２１）に送信する。またイジングチップ制御プログラム８１は、かかる第２の観測条件として、第２のスピン値観測部に設定すべき上述のインターバル、書込み先及び長さをイジングチップモジュール８２に送信する。 Specifically, the Ising chip control program 81 transmits to the Ising chip 90 (FIG. 21), as such monitoring conditions, a spin to be observed and a time interval for calculating a probability that the value of the spin is “+1”. To do. Further, the Ising chip control program 81 transmits the above-described interval, writing destination, and length to be set in the second spin value observation unit to the Ising chip module 82 as the second observation condition.
イジングチップモジュール８２は、その内部に設けられたイジングチップ９０（図２１）の構成が異なる点を除いて第１の実施の形態のイジングチップモジュール６と同様の構成を有する。また本実施の形態のイジングチップ９０は、図２１に示すように、スピンアレイ９１の構成が異なる点と、チップメモリ３５に第１の観測結果４３、第１の処理情報４４及び第１の処理結果４５に加えて、第２の観測結果９２、第２の処理情報９３及び第２の処理結果９４が格納される点と、コントローラ９５がイジングモデル検証機能に関する処理機能に加えて、上述の乱数発生頻度制御機能に関連する処理機能を備えている点とを除いて第１の実施の形態のイジングチップ２４（図３）と同様の構成を有する。 The Ising chip module 82 has the same configuration as the Ising chip module 6 of the first embodiment except that the configuration of the Ising chip 90 (FIG. 21) provided therein is different. Further, as shown in FIG. 21, the Ising chip 90 of the present embodiment is different from the configuration of the spin array 91 in that the first observation result 43, the first processing information 44, and the first processing are stored in the chip memory 35. In addition to the result 45, the second observation result 92, the second processing information 93, and the second processing result 94 are stored. In addition to the processing function related to the Ising model verification function, the controller 95 adds the above random number. The configuration is the same as that of the Ising chip 24 (FIG. 3) of the first embodiment except that a processing function related to the occurrence frequency control function is provided.
この場合、本実施の形態のスピンアレイ９１は、図２２に示すように、第１のスピン値観測部７０が設けられていないスピンユニット５０のうちの一部又は全部のスピンユニットに第２のスピン値観測部１００が設けられている点が第１の実施の形態のスピンアレイ３０（図３）と相違する。この第２のスピン値観測部１００は、乱数発生頻度制御機能のために、対応するスピンユニット５０が保持するスピンの値を観測するためのものであり、第１のスピン値観測部７０と同様の構成を有する。 In this case, as shown in FIG. 22, the spin array 91 of the present embodiment includes a second or all of the spin units 50 in which the first spin value observation unit 70 is not provided. The point where the spin value observation unit 100 is provided is different from the spin array 30 (FIG. 3) of the first embodiment. The second spin value observation unit 100 is for observing the spin value held by the corresponding spin unit 50 for the random number generation frequency control function, and is the same as the first spin value observation unit 70. It has the composition of.
そしてイジングチップ９０のコントローラ９５（図２１）は、情報処理装置１のＣＰＵ３から第２の観測条件が与えられた場合、その第２の観測条件に含まれるインターバル、書込み先及び長さを第２のスピン値観測部１００に設定する。かくして第２のスピン値観測部１００は、基底状態探索時、第１のスピン値観測部７０と同様にして、対応するスピンユニット５０のメモリセルＮに格納されたスピンの値を第２の観測条件として設定されたインターバルで取得し、取得したスピンの値を第２の観測結果としてチップメモリ３５内の第２の観測条件として設定された書込み先に書き込む。 Then, when the second observation condition is given from the CPU 3 of the information processing apparatus 1, the controller 95 (FIG. 21) of the Ising chip 90 sets the interval, the write destination, and the length included in the second observation condition to the second value. Are set in the spin value observation unit 100. Thus, in the ground state search, the second spin value observation unit 100 performs the second observation of the spin value stored in the memory cell N of the corresponding spin unit 50 in the same manner as the first spin value observation unit 70. Acquired at an interval set as a condition, and writes the acquired spin value as a second observation result in a write destination set as a second observation condition in the chip memory 35.
一方、図２３〜図２５は、イジングチップ９０のチップメモリ３５に保持される第２の観測結果９２（図２３）、第２の処理情報９３（図２４）及び第２の処理結果９４（図２５）をそれぞれ示す。 23 to 25 show the second observation result 92 (FIG. 23), the second processing information 93 (FIG. 24), and the second processing result 94 (FIG. 23) held in the chip memory 35 of the Ising chip 90. 25) respectively.
第２の観測結果９２は、上述のように第２のスピン値観測部１００によりチップメモリ３５にそれぞれ書き込まれたスピンの値の観測結果であり、図２３に示すように、観測結果（図２３の１行）ごとに時刻９２Ａ、スピンＩＤ９２Ｂ及び値（スピン値）９２Ｃの各情報をそれぞれ含む。時刻９２Ａ、スピンＩＤ９２Ｂ及び値９２Ｃの内容は図１４について上述した第１の観測結果４３と同様であるため、ここでの説明は省略する。 The second observation result 92 is an observation result of the spin values respectively written in the chip memory 35 by the second spin value observation unit 100 as described above. As shown in FIG. Each line) includes information on time 92A, spin ID 92B, and value (spin value) 92C. Since the contents of the time 92A, the spin ID 92B, and the value 92C are the same as those of the first observation result 43 described above with reference to FIG. 14, the description thereof is omitted here.
また第２の処理情報９３は、上述の監視条件を表す情報である。コントローラ９５は、情報処理装置１のＣＰＵ３から与えられた監視条件を第２の処理情報９３としてチップメモリ３５に格納して管理する。この第２の処理情報９３は、図２４に示すように、処理ＩＤ９３Ａ、処理種別９３Ｂ、時間間隔９３Ｃ及び対象スピン９３Ｄの各情報を含む。処理ＩＤ９３Ａ、処理種別９３Ｂ及び対象スピンの内容は、図１５について上述した第１の処理情報４４と同様であるため、ここでの説明は省略する。なお図２４における処理種別の「分布計算」とは、スピンの値が「＋１」となる確率を求める処理を表す。また時間間隔は、かかる確率を計算すべき間隔を表す。 The second processing information 93 is information representing the above monitoring condition. The controller 95 stores and manages the monitoring condition given from the CPU 3 of the information processing apparatus 1 in the chip memory 35 as the second processing information 93. As shown in FIG. 24, the second processing information 93 includes information on a processing ID 93A, a processing type 93B, a time interval 93C, and a target spin 93D. The contents of the process ID 93A, the process type 93B, and the target spin are the same as those of the first process information 44 described above with reference to FIG. Note that the “distribution calculation” of the processing type in FIG. 24 represents processing for obtaining the probability that the spin value is “+1”. The time interval represents an interval for calculating the probability.
第２の処理結果９４は、第２の処理情報９３に基づきコントローラ９５が実行した各処理の処理結果である。コントローラ９５は、情報処理装置８０のＣＰＵ３から通知されたインターバル経過後、チップメモリ３５に蓄積されている第２の観測結果９２に対して第２の処理情報９３で規定された各処理を実行する。図２４の例では、時間間隔として指定された期間（相互作用クロックの「100」クロック分の期間）の観測結果から、対象とするスピンの値が「＋１」となる確率を求めることがコントローラ９５の処理内容となる。従って、この場合、コントローラ９５は、１つのスピンについて上述の期間内の観測結果（スピンの値）を第２の観測結果９２からすべて読み出し、読み出した各スピンの値が「＋１」となる確率を計算して、その計算結果をチップメモリ３５に第２の処理結果９４として格納する。 The second processing result 94 is a processing result of each processing executed by the controller 95 based on the second processing information 93. The controller 95 executes each process defined by the second process information 93 on the second observation result 92 stored in the chip memory 35 after the interval notified from the CPU 3 of the information processing apparatus 80 has elapsed. . In the example of FIG. 24, the controller 95 obtains the probability that the value of the target spin is “+1” from the observation result of the period specified as the time interval (period of “100” clock of the interaction clock). It becomes processing contents. Therefore, in this case, the controller 95 reads all the observation results (spin values) within the above-described period for one spin from the second observation result 92, and determines the probability that the value of each read spin is “+1”. The calculation result is stored in the chip memory 35 as the second processing result 94.
第２の処理結果９４は、図２５に示すように、スピンＩＤ９４Ａ、処理の対象となった時刻９４Ｂ及びその処理の結果９４Ｃの情報を含む。図２５の例の場合、時刻９４Ｂは監視条件として指定された時間間隔の開始時刻を表し、結果は、対応する時間間隔における上述の計算結果（対応するスピンの値が「＋１」となる確率）を表す。 As shown in FIG. 25, the second processing result 94 includes information on the spin ID 94A, the time 94B that is the processing target, and the processing result 94C. In the case of the example in FIG. 25, the time 94B represents the start time of the time interval specified as the monitoring condition, and the result is the above-described calculation result in the corresponding time interval (probability that the corresponding spin value is “+1”). Represents.
従って、図２５の例の場合、スピンＩＤが「１」のスピンについては、時刻「100」から指定された時間間隔内の第２の観測結果９２に基づいて計算したその値が「＋１」となる確率が「0.45」であり、同様に計算した時刻「200」、時刻「300」、時刻「400」、時刻「500」から当該時間間隔内の第２の観測結果９２に基づいて計算したかかる確率がそれぞれ「0.38」、「0.34」、「0.33」、「0.33」であったことが示されている。 Therefore, in the example of FIG. 25, for the spin with the spin ID “1”, the value calculated based on the second observation result 92 within the time interval specified from the time “100” is “+1”. The probability of “0.45” is calculated based on the second observation result 92 within the time interval from the similarly calculated time “200”, time “300”, time “400”, and time “500”. It is indicated that the probabilities were “0.38”, “0.34”, “0.33”, and “0.33”, respectively.
図２６は、本情報処理装置８０において、ユーザから与えられた問題データ７（図１）に基づく問題の解をイジングモデルの基底状態として求める際のＣＰＵ３の処理の流れを示す。この処理は、ユーザが情報処理装置８０を操作して、記憶装置５に格納されている問題データ７を指定し、その解を求めるべき旨の指示を情報処理装置８０に与えることにより開始される。 FIG. 26 shows the processing flow of the CPU 3 when the information processing apparatus 80 obtains the solution of the problem based on the problem data 7 (FIG. 1) given by the user as the ground state of the Ising model. This process is started when the user operates the information processing device 80 to specify the problem data 7 stored in the storage device 5 and gives an instruction to the information processing device 80 to obtain the solution. .
実際上、情報処理装置８０のＣＰＵ３は、かかる指示が与えられるとこの基底状態探索処理を開始し、まず、記憶装置５に格納されているユーザから与えられた問題データ７を取り込む（ＳＰ１０）。またＣＰＵ３は、問題変換プログラム８（図１）を実行することにより、記憶装置５に格納した問題データ７をイジングモデルに変換する。この際、ＣＰＵ３は、かかる変換により生成したイジングモデルにおいてスピンが満たすべき制約条件を生成する（ＳＰ１１）。 In practice, the CPU 3 of the information processing device 80 starts this ground state search process when such an instruction is given, and first takes in the problem data 7 given by the user stored in the storage device 5 (SP10). Further, the CPU 3 converts the problem data 7 stored in the storage device 5 into an Ising model by executing the problem conversion program 8 (FIG. 1). At this time, the CPU 3 generates a constraint condition that the spin should satisfy in the Ising model generated by the conversion (SP11).
この後、ＣＰＵ３は、ステップＳＰ１２〜ステップＳＰ１７の処理をイジングチップ制御プログラム８１（図１）に基づいて実行する。すなわちＣＰＵ３は、まず、ステップＳＰ１１２で生成したイジングモデルをイジングチップモジュール８２（図１）内のイジングチップ９０（図２１）にマッピングする（ＳＰ１２）。 Thereafter, the CPU 3 executes the processing of step SP12 to step SP17 based on the Ising chip control program 81 (FIG. 1). That is, the CPU 3 first maps the Ising model generated in step SP112 to the Ising chip 90 (FIG. 21) in the Ising chip module 82 (FIG. 1) (SP12).
続いて、ＣＰＵ３は、予め指定された上述の監視条件及び第２の観測条件をかかるイジングチップ９０に送信する（ＳＰ１３）。かくして、かかる監視条件及び第２の観測条件を受信したイジングチップ９０では、コントローラ９５により第２の観測条件がスピンアレイ９１（図２１）内の各第２のスピン値観測部１００（図２２）にそれぞれ設定される。 Subsequently, the CPU 3 transmits the monitoring condition and the second observation condition specified in advance to the Ising chip 90 (SP13). Thus, in the Ising chip 90 that has received the monitoring condition and the second observation condition, the second observation condition is set by the controller 95 to each second spin value observation unit 100 (FIG. 22) in the spin array 91 (FIG. 21). Respectively.
次いで、ＣＰＵ３は、イジングチップモジュール８２のモジュールコントローラ２１（図２）を介して相互作用クロック生成部２２（図２）を制御することにより、相互作用クロック生成部２２に相互作用クロックの生成を開始させると共に、当該モジュールコントローラ２１を介して乱数発生器２３（図２）に乱数パルスの発生頻度として初期値を設定することにより、乱数発生器２３に乱数パルスの発生を開始させる（ＳＰ１４）。これにより相互作用クロック生成部２２により生成された相互作用クロックがイジングチップ９０に与えられ、この相互作用クロックに同期して、イジングチップ９０において、イジングモデルにおけるスピン間の相互作用動作が開始される。また、乱数発生器２３において発生された乱数パルスもイジングチップ９０に与えられ、この乱数パルスに基づいてイジングチップ９０内の各スピンの値が確率的に反転される。 Next, the CPU 3 controls the interaction clock generator 22 (FIG. 2) via the module controller 21 (FIG. 2) of the Ising chip module 82 to start generation of the interaction clock in the interaction clock generator 22. At the same time, by setting an initial value as a random pulse generation frequency in the random number generator 23 (FIG. 2) via the module controller 21, the random number generator 23 is caused to start generating random pulses (SP14). As a result, the interaction clock generated by the interaction clock generation unit 22 is given to the Ising chip 90, and the Ising chip 90 starts an interaction operation between spins in the Ising model in synchronization with the interaction clock. . A random number pulse generated by the random number generator 23 is also given to the Ising chip 90, and the value of each spin in the Ising chip 90 is probabilistically inverted based on the random number pulse.
そしてＣＰＵ３は、この後、イジングチップ９０にマッピングしたイジングモデルの各スピンの値が平衡状態となるのを待ち受ける（ＳＰ１５）。 Thereafter, the CPU 3 waits for the spin values of the Ising model mapped to the Ising chip 90 to reach an equilibrium state (SP15).
このとき、かかるイジングチップ９０のコントローラ９５（図２１）は、ステップＳＰ１３でＣＰＵ３から与えられた監視条件に基づいて、対応する各スピンの値が一定時間内に「＋１」となる確率をそれぞれ算出すると共に、当該確率の平均値を算出し、今回算出した当該平均値と、前回算出した当該平均値との差分を算出する処理を、当該監視条件において指定された時間間隔で断続的に実行する。そしてコントローラ９５は、かかる差分が上述の第２の閾値を下回った場合に、スピンが平衡状態に達したと判断して、その旨をＣＰＵ３に通知する。 At this time, the controller 95 (FIG. 21) of the Ising chip 90 calculates the probability that the value of each corresponding spin will be “+1” within a certain time based on the monitoring condition given from the CPU 3 in step SP13. In addition, the average value of the probability is calculated, and the process of calculating the difference between the average value calculated this time and the average value calculated last time is intermittently executed at the time interval specified in the monitoring condition. . When the difference falls below the second threshold, the controller 95 determines that the spin has reached an equilibrium state and notifies the CPU 3 accordingly.
ＣＰＵ３は、かかる通知が与えられると、イジングチップモジュール８２（図１）のモジュールコントローラ２１（図２）を介して乱数発生器２３（図２）を制御することにより、乱数パルスの発生頻度を所定値だけ低減させ（ＳＰ１６）、低減後の発生頻度が予め規定された最終的な発生頻度に到達したか否かを判断する（ＳＰ１７）。 When such notification is given, the CPU 3 controls the random number generator 23 (FIG. 2) via the module controller 21 (FIG. 2) of the Ising chip module 82 (FIG. 1), thereby determining the frequency of random pulse generation. The value is reduced by a value (SP16), and it is determined whether or not the occurrence frequency after the reduction has reached a predetermined final occurrence frequency (SP17).
そしてＣＰＵ３は、この判断で否定結果を得るとステップＳＰ１５に戻り、この後、ステップＳＰ１７で肯定結果を得るまでステップＳＰ１５〜ステップＳＰ１７の処理を繰り返す。そしてＣＰＵ３は、やがて乱数パルスの発生頻度が最終的な発生頻度に到達することによりステップＳＰ１７で肯定結果を得ると、そのイジングチップ９０からそのイジングモデルのそのときの各スピンの値（つまりそのイジングモデルの基底状態のときの各スピンの値）を取得し、この後、問題変換プログラム８を実行することにより、取得した各スピンの値に基づいて、そのとき得られたそのイジングモデルの基底状態を元の問題の解に変換する（ＳＰ１８）。 If the CPU 3 obtains a negative result in this determination, it returns to step SP15, and thereafter repeats the processing of step SP15 to step SP17 until an affirmative result is obtained in step SP17. Then, when the CPU 3 eventually obtains a positive result in step SP17 when the generation frequency of the random number pulse reaches the final generation frequency, the value of each spin of the Ising model (that is, the Ising model) from the Ising chip 90 is obtained. The value of each spin in the model ground state) is obtained, and then the problem transformation program 8 is executed to obtain the ground state of the Ising model obtained at that time based on the value of each spin obtained. Is converted to the solution of the original problem (SP18).
そしてＣＰＵ３は、このようにして得られた元の問題の解を情報処理装置１の図示しない表示装置に表示させ（ＳＰ１９）、この後、後述するステップＳＰ２２の処理が終了するのを待って、この基底状態探索処理を終了する。 The CPU 3 displays the solution of the original problem thus obtained on a display device (not shown) of the information processing apparatus 1 (SP19), and then waits for the processing of step SP22 to be described later to end. This ground state search process is terminated.
一方、ＣＰＵ３は、ステップＳＰ１２〜ステップＳＰ１９の処理と並行して、ステップＳＰ２０〜ステップＳＰ２２の処理を実行することにより、かかるイジングモデルが元の問題の性質を正しく反映しているか否かを検証する。このステップＳＰ２０〜ステップＳＰ２２の処理内容は、図２０について上述した第１の実施の形態のステップＳＰ７〜ステップＳＰ９と同様であるため、ここでの説明は省略する。 On the other hand, the CPU 3 verifies whether or not the Ising model correctly reflects the nature of the original problem by executing the processing of step SP20 to step SP22 in parallel with the processing of step SP12 to step SP19. . Since the processing contents of step SP20 to step SP22 are the same as those of step SP7 to step SP9 of the first embodiment described above with reference to FIG. 20, description thereof is omitted here.
そしてＣＰＵ３は、この後、ステップＳＰ１９の処理が終了するのを待って、この基底状態探索処理を終了する。 Thereafter, the CPU 3 waits for the process of step SP19 to end, and ends this ground state search process.
（２−３）本実施の形態の効果
以上のように本実施の形態の情報処理装置８０では、イジングモデルの基底状態の探索途中における各スピンの値を観測し、これらスピンごとにその値が一定期間内に「＋１」となる確率をそれぞれ断続的に算出すると共に、算出したスピンごとの当該確率の平均値を断続的に算出し、今回算出した当該平均値と、前回算出した当該平均値との差分が第２の閾値を下回った場合に、スピンが平衡状態に達したと判断して、乱数パルスの発生頻度を下げるように乱数発生器２３を制御する。(2-3) Effect of this Embodiment As described above, the information processing apparatus 80 of this embodiment observes the value of each spin during the search of the ground state of the Ising model, and the value is determined for each spin. The probability of becoming “+1” within a certain period is calculated intermittently, and the average value of the probability for each calculated spin is calculated intermittently. The average value calculated this time and the average value calculated last time Is less than the second threshold, it is determined that the spin has reached an equilibrium state, and the random number generator 23 is controlled so as to reduce the frequency of random number pulses.
従って、本実施の形態によれば、乱数発生器２３により発生させる乱数パルスの発生頻度の切替えタイミングを事前に算出することなく、基底状態探索の進行状況を反映しながらかかる切替えタイミングをコントロールできるため、不必要に長い相互作用を行うことなく、高い精度の解を得ることができ、かくして第１の実施の形態の情報処理装置１と比べてより一層と有用性及び信頼性の高い情報処理装置を構築することができる。 Therefore, according to the present embodiment, the switching timing can be controlled while reflecting the progress of the ground state search without previously calculating the switching timing of the generation frequency of the random number pulse generated by the random number generator 23. An information processing apparatus that can obtain a highly accurate solution without performing an unnecessarily long interaction, and thus is more useful and reliable than the information processing apparatus 1 of the first embodiment. Can be built.
（３）他の実施の形態
なお上述の第１及び第２の実施の形態においては、情報処理装置１，８０のＣＰＵ３がイジングチップ２４，９０のコントローラ３４，９５を介して第１及び又は第２のスピン値観測部７０，１００に第１又は第２の観測条件（インターバル、書込み先及び長さ）を設定するようにした場合について述べたが、本発明はこれに限らず、これら第１又は第２の観測条件の各値が予め固定値として各第１及び第２のスピン値観測部７０，１００にそれぞれ設定されているようにしても良い。(3) Other Embodiments In the first and second embodiments described above, the CPU 3 of the information processing apparatuses 1 and 80 performs the first and / or first via the controllers 34 and 95 of the Ising chips 24 and 90. Although the case where the first or second observation condition (interval, write destination and length) is set in the spin value observation units 70 and 100 of 2 has been described, the present invention is not limited to this, and the first Alternatively, each value of the second observation condition may be set in advance in each of the first and second spin value observation units 70 and 100 as a fixed value.
また上述の第１及び第２の実施の形態においては、第１及び又は第２のスピン値観測部７０，１００の処理部７５をＣＰＵ及びメモリを含んでなるマイクロコンピュータ構成を有し、ＣＰＵがメモリに格納されたソフトウェアを実行することにより処理部７５全体として、第１又は第２の観測条件に従って対応するスピンの値を観測（取得）するようにした場合について述べたが、本発明はこれに限らず、例えば処理部７５を論理回路として構成するようにしても良い。 In the first and second embodiments described above, the processing unit 75 of the first and / or second spin value observation units 70 and 100 has a microcomputer configuration including a CPU and a memory. The case where the processing unit 75 as a whole observes (acquires) the corresponding spin value according to the first or second observation condition by executing the software stored in the memory has been described. For example, the processing unit 75 may be configured as a logic circuit.
さらに上述の実施の形態においては、イジングチップ２４，９０を制御する機能と、問題をイジングモデルに変換する機能と、問題をイジングモデルに変換する際に得られた当該イジングモデルの各スピンが満たすべき制約条件と、各第１のスピン値観測部７０によりそれぞれ取得されたイジングモデルの基底状態探索時における対応する各スピンの値とに基づいて、イジングモデルが問題の性質を正しく反映しているか否かを検証する機能と、各第２のスピン値観測部１００によりそれぞれ取得されたイジングモデルの基底状態探索時における対応する各スピンの値に基づいて、スピンごとに、所定の第２の時間内における当該スピンの値が所定値となる確率を継続的に算出し、算出結果に基づいて、乱数発生器における乱数パルスの発生頻度を制御する機能とを有する情報処理部を、情報処理装置１，８０のＣＰＵ３と、イジングチップ２４，９０内のコントローラ３４，９５とで構成するようにした場合について述べたが、本発明はこれに限らず、これらの機能をＣＰＵ３及びコントローラ３４，９５のいずれか一方に集約して持たせるようにしても良い。ただし、第１及び第２の実施の形態のようにこれらの機能をＣＰＵ３及びコントローラ３４，９５に分けて持たせることにより、これらＣＰＵ３及びコントローラ３４，９５の負荷を分散させることができる。 Further, in the above-described embodiment, the function of controlling the Ising chips 24 and 90, the function of converting a problem into an Ising model, and each spin of the Ising model obtained when the problem is converted into an Ising model are satisfied. Whether the Ising model correctly reflects the nature of the problem based on the power constraints and the corresponding spin values in the ground state search of the Ising model respectively acquired by the first spin value observation units 70 A predetermined second time for each spin based on the function of verifying whether or not and the value of each corresponding spin in the ground state search of the Ising model respectively acquired by each second spin value observation unit 100 The probability that the value of the spin in the inside will be a predetermined value is continuously calculated, and based on the calculation result, the random number generator generates a random number pulse. The case where the information processing unit having the function of controlling the degree is configured by the CPU 3 of the information processing devices 1 and 80 and the controllers 34 and 95 in the Ising chips 24 and 90 has been described. However, the present invention is not limited to this, and these functions may be integrated in one of the CPU 3 and the controllers 34 and 95. However, by providing these functions separately for the CPU 3 and the controllers 34 and 95 as in the first and second embodiments, the load on the CPU 3 and the controllers 34 and 95 can be distributed.
さらに上述の第２実施の形態においては、第１のスピン値観測部７０が対応付けて設けられていないスピンに対応させて第２のスピン値観測部１００を設けるようにした場合について述べたが、本発明はこれに限らず、同じ１つのスピンに対応させて第１及び第２のスピン値観測部７０，１００を設けるようにしても良い。さらには、観測対象の各スピンにそれぞれ対応させてそれぞれ１つのスピン値観測部を設け、このスピン値観測部により第１及び第２の観測条件に従って対応するスピンの値を観測（取得）するようにしても良い。 Further, in the second embodiment described above, the case has been described in which the second spin value observation unit 100 is provided corresponding to the spins that are not provided in association with the first spin value observation unit 70. The present invention is not limited to this, and the first and second spin value observation units 70 and 100 may be provided corresponding to the same single spin. Furthermore, one spin value observation unit is provided corresponding to each spin to be observed, and the spin value observation unit observes (acquires) the value of the corresponding spin according to the first and second observation conditions. Anyway.
本発明は、問題の解をイジングモデルの基底状態として求める情報処理装置に適用することができる。 The present invention can be applied to an information processing apparatus that obtains a solution of a problem as a ground state of an Ising model.
１，８０……情報処理装置、３……ＣＰＵ、６，８２……イジングチップモジュール、８……問題変換プログラム、９，８１……イジングチップ制御プログラム、１１……観測結果検証プログラム、１２……制約条件、２２……相互作用クロック生成部、２３……乱数発生器、２４，９０……イジングチップ、３０，９１……スピンアレイ、３４，９５……コントローラ、３５……チップメモリ、４３，９２……観測結果、４４，９３……処理情報、４５，９４……処理結果、５０……スピンユニット、７０，１００……スピン値観測部、７１……インターバル保持部、７２……書込み先保持部、７３……長さ保持部、７４……書込みカウンタ、７５……処理部。 DESCRIPTION OF SYMBOLS 1,80 ... Information processing apparatus, 3 ... CPU, 6,82 ... Ising chip module, 8 ... Problem conversion program, 9, 81 ... Ising chip control program, 11 ... Observation result verification program, 12 ... ... constraints, 22 ... interaction clock generation unit, 23 ... random number generator, 24, 90 ... Ising chip, 30, 91 ... spin array, 34, 95 ... controller, 35 ... chip memory, 43 , 92... Observation results, 44, 93... Processing information, 45, 94... Processing results, 50... Spin unit, 70, 100... Spin value observation section, 71. First holding unit, 73... Length holding unit, 74... Writing counter, 75.
Claims (10)
前記問題を前記イジングモデルに変換する情報処理部と、
前記イジングモデルにおける各スピン間の相互作用を模擬するイジングチップと、
前記イジングモデルの一部又は全部の前記スピンにそれぞれ対応させて前記イジングチップに設けられ、それぞれ対応する前記スピンの値を取得する複数の第１のスピン値観測部と
を備え、
前記情報処理部は、
前記問題を前記イジングモデルに変換する際に得られた当該イジングモデルの各前記スピンが満たすべき制約条件と、各前記第１のスピン値観測部によりそれぞれ取得された前記イジングモデルの基底状態探索時における対応する各前記スピンの値とに基づいて、前記イジングモデルが前記問題の性質を正しく反映しているか否かを検証する
ことを特徴とする情報処理装置。In an information processing device that obtains the solution of the problem as the ground state of the Ising model,
An information processing unit for converting the problem into the Ising model;
An Ising chip that simulates the interaction between spins in the Ising model;
A plurality of first spin value observation units that are provided in the Ising chip so as to respectively correspond to some or all of the spins of the Ising model, and that respectively obtain the corresponding spin values;
The information processing unit
At the time of searching the ground state of the Ising model acquired by each of the first spin value observation units, the constraint condition that each spin of the Ising model obtained when converting the problem into the Ising model An information processing apparatus that verifies whether or not the Ising model correctly reflects the nature of the problem on the basis of the corresponding spin values in FIG.
前記第１のスピン値観測部により取得された各前記スピンの値に基づいて、対応する前記スピンの値が前記制約条件を満たすか否かを判定し、
判定結果に基づいて、対応する前記スピンの値が所定の第１の時間内に前記制約条件を満たす割合を時系列に沿って順次算出し、
当該割合が収束するか否かに基づいて、前記イジングモデルが前記問題の性質を正しく反映しているか否かを検証する
ことを特徴とする請求項１に記載の情報処理装置。The information processing unit
Based on the value of each spin acquired by the first spin value observation unit, it is determined whether or not the corresponding spin value satisfies the constraint condition,
Based on the determination result, sequentially calculate the ratio of the corresponding spin value satisfying the constraint condition within a predetermined first time along a time series,
The information processing apparatus according to claim 1, wherein the information processing apparatus verifies whether the Ising model correctly reflects the nature of the problem based on whether the ratio converges.
前記イジングチップを制御する制御部と、
前記イジングチップ内に設けられたコントローラとを備え、
前記制御部は、
前記問題を前記イジングモデルに変換すると共に、対応する前記スピンの値が前記制約条件を満たすか否かを判定する判定処理の処理内容を表す第１の処理情報を前記コントローラに送信し、
前記コントローラは、
前記イジングモデルの基底状態探索時に、前記第１のスピン値観測部により取得される対応する前記スピンの値と、前記第１の処理情報とに基づいて、当該スピンの値が前記制約条件を満たすか否かを判定し、
前記制御部は、
前記コントローラの判定結果に基づいて、対応する前記スピンの値が前記第１の時間内に前記制約条件を満たす割合を時系列に沿って順次算出し、
当該割合が収束するか否かに基づいて、前記イジングモデルが前記問題の性質を正しく反映しているか否かを検証する
ことを特徴とする請求項２に記載の情報処理装置。The information processing unit
A control unit for controlling the Ising chip;
A controller provided in the Ising chip,
The controller is
Converting the problem into the Ising model, and transmitting to the controller first processing information representing processing contents of a determination process for determining whether or not the corresponding spin value satisfies the constraint condition;
The controller is
Based on the corresponding spin value acquired by the first spin value observation unit and the first processing information during the ground state search of the Ising model, the spin value satisfies the constraint condition. Whether or not
The controller is
Based on the determination result of the controller, the ratio of the corresponding spin value to satisfy the constraint condition within the first time sequentially calculated in time series,
The information processing apparatus according to claim 2, wherein whether or not the Ising model correctly reflects the nature of the problem is verified based on whether or not the ratio converges.
前記イジングモデルの一部又は全部のスピンにそれぞれ対応させて前記イジングチップに設けられ、それぞれ対応する前記スピンの値を取得する複数の第２のスピン値観測部と
をさらに備え、
前記情報処理部は、
各前記第２のスピン値観測部によりそれぞれ取得された前記イジングモデルの基底状態探索時における対応する各前記スピンの値に基づいて前記スピンが平衡状態に達したか否かを断続的に判断し、前記スピンが平衡状態に達したと判断した場合に、前記乱数発生器における前記乱数パルスの発生頻度を制御する
ことを特徴とする請求項１に記載の情報処理装置。A random number generator for generating a random number pulse;
A plurality of second spin value observation units provided on the Ising chip respectively corresponding to a part or all of the spins of the Ising model, each for acquiring the corresponding spin value;
The information processing unit
It is intermittently determined whether or not the spin has reached an equilibrium state based on the value of each corresponding spin at the time of ground state search of the Ising model acquired by each of the second spin value observation units. 2. The information processing apparatus according to claim 1, wherein when it is determined that the spin has reached an equilibrium state, the generation frequency of the random number pulse in the random number generator is controlled.
前記スピンごとに、一定時間内に当該スピンの値が所定値となる確率を断続的に算出すると共に、算出した前記スピンごとの当該確率の平均値を断続的に算出し、今回算出した当該平均値と、前回算出した当該平均値との差分が予め定められた第２の閾値を下回った場合に前記スピンが平衡状態に達したと判断する
ことを特徴とする請求項４に記載の情報処理装置。The information processing unit
For each of the spins, the probability that the value of the spin becomes a predetermined value within a predetermined time is calculated intermittently, the average value of the calculated probability for each spin is calculated intermittently, and the average calculated this time 5. The information processing according to claim 4, wherein the spin is determined to have reached an equilibrium state when a difference between the value and a previously calculated average value falls below a predetermined second threshold value. apparatus.
前記情報処理装置は、
前記イジングモデルにおける各スピン間の相互作用を模擬するイジングチップと、
前記イジングモデルの一部又は全部の前記スピンにそれぞれ対応させて前記イジングチップに設けられ、それぞれ対応する前記スピンの値を取得する複数の第１のスピン値観測部と
前記イジングチップを制御する情報処理部と
を有し、
前記情報処理部が、前記問題を前記イジングモデルに変換する第１のステップと、
前記情報処理部が、前記問題を前記イジングモデルに変換する際に得られた当該イジングモデルの各前記スピンが満たすべき制約条件と、各前記第１のスピン値観測部によりそれぞれ取得された前記イジングモデルの基底状態探索時における対応する各前記スピンの値とに基づいて、前記イジングモデルが前記問題の性質を正しく反映しているか否かを検証する第２のステップと
を備えることを特徴とする情報処理方法。An information processing method executed in an information processing apparatus for obtaining a solution of a problem as a ground state of an Ising model,
The information processing apparatus includes:
An Ising chip that simulates the interaction between spins in the Ising model;
A plurality of first spin value observation units that are provided in the Ising chip so as to correspond to some or all of the spins of the Ising model, respectively, and that control the Ising chip. A processing unit, and
A first step in which the information processing unit converts the problem into the Ising model;
The information processing unit obtains a constraint condition to be satisfied by each spin of the Ising model obtained when the problem is converted into the Ising model, and the Ising acquired by each of the first spin value observation units. And a second step of verifying whether or not the Ising model correctly reflects the nature of the problem based on the corresponding spin values at the time of searching the ground state of the model. Information processing method.
前記第１のスピン値観測部により取得された各前記スピンの値に基づいて、対応する前記スピンの値が前記制約条件を満たすか否かを判定し、
判定結果に基づいて、対応する前記スピンの値が所定の第１の時間内に前記制約条件を満たす割合を時系列に沿って順次算出し、
当該割合が収束するか否かに基づいて、前記イジングモデルが前記問題の性質を正しく反映しているか否かを検証する
ことを特徴とする請求項６に記載の情報処理方法。In the second step, the information processing unit
Based on the value of each spin acquired by the first spin value observation unit, it is determined whether or not the corresponding spin value satisfies the constraint condition,
Based on the determination result, sequentially calculate the ratio of the corresponding spin value satisfying the constraint condition within a predetermined first time along a time series,
The information processing method according to claim 6, wherein whether or not the Ising model correctly reflects the nature of the problem is verified based on whether or not the ratio converges.
前記イジングチップを制御する制御部と、
前記イジングチップ内に設けられたコントローラとを有し、
前記第２のステップでは、
前記制御部が、前記問題を前記イジングモデルに変換すると共に、対応する前記スピンの値が前記制約条件を満たすか否かを判定する判定処理の処理内容を表す第１の処理情報を前記コントローラに送信し、
前記コントローラが、前記イジングモデルの基底状態探索時に、前記第１のスピン値観測部により取得される対応する前記スピンの値と、前記第１の処理情報とに基づいて、当該スピンの値が前記制約条件を満たすか否かを判定し、
前記制御部が、前記コントローラの判定結果に基づいて、対応する前記スピンの値が前記第１の時間内に前記制約条件を満たす割合を時系列に沿って順次算出し、当該割合が収束するか否かに基づいて、前記イジングモデルが前記問題の性質を正しく反映しているか否かを検証する
ことを特徴とする請求項７に記載の情報処理方法。The information processing unit
A control unit for controlling the Ising chip;
A controller provided in the Ising chip,
In the second step,
The control unit converts the problem into the Ising model, and sends to the controller first processing information indicating processing contents of a determination processing for determining whether or not the corresponding spin value satisfies the constraint condition. Send
When the controller searches for the ground state of the Ising model, the spin value is calculated based on the corresponding spin value acquired by the first spin value observation unit and the first processing information. Determine whether the constraint conditions are met,
Based on the determination result of the controller, the control unit sequentially calculates the ratio of the corresponding spin value satisfying the constraint condition within the first time along the time series, and whether the ratio converges The information processing method according to claim 7, wherein whether or not the Ising model correctly reflects the nature of the problem is verified based on whether or not the information is correct.
乱数パルスを発生する乱数発生器と、
前記イジングモデルの一部又は全部のスピンにそれぞれ対応させて前記イジングチップに設けられ、それぞれ対応する前記スピンの値を取得する複数の第２のスピン値観測部と
をさらに有し、
前記第２のステップにおいて、前記情報処理部は、
各前記第２のスピン値観測部によりそれぞれ取得された前記イジングモデルの基底状態探索時における対応する各前記スピンの値に基づいて前記スピンが平衡状態に達したか否かを断続的に判断し、前記スピンが平衡状態に達したと判断した場合に、前記乱数発生器における前記乱数パルスの発生頻度を制御する
ことを特徴とする請求項６に記載の情報処理方法。The information processing apparatus includes:
A random number generator for generating a random number pulse;
A plurality of second spin value observation units provided in the Ising chip in correspondence with some or all of the spins of the Ising model, respectively, for obtaining the corresponding spin values;
In the second step, the information processing unit
It is intermittently determined whether or not the spin has reached an equilibrium state based on the value of each corresponding spin at the time of ground state search of the Ising model acquired by each of the second spin value observation units. The information processing method according to claim 6, wherein, when it is determined that the spin has reached an equilibrium state, the generation frequency of the random number pulse in the random number generator is controlled.
前記スピンごとに、一定時間内に当該スピンの値が所定値となる確率を断続的に算出すると共に、算出した前記スピンごとの当該確率の平均値を断続的に算出し、今回算出した当該平均値と、前回算出した当該平均値との差分が予め定められた第２の閾値を下回った場合に前記スピンが平衡状態に達したと判断する
ことを特徴とする請求項９に記載の情報処理方法。In the second step, the information processing unit
For each of the spins, the probability that the value of the spin becomes a predetermined value within a predetermined time is calculated intermittently, the average value of the calculated probability for each spin is calculated intermittently, and the average calculated this time 10. The information processing according to claim 9, wherein when the difference between the value and the previously calculated average value falls below a predetermined second threshold, it is determined that the spin has reached an equilibrium state. Method.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2015/071485 WO2017017807A1 (en) | 2015-07-29 | 2015-07-29 | Information processing device and method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2017017807A1 true JPWO2017017807A1 (en) | 2018-06-28 |
| JP6496410B2 JP6496410B2 (en) | 2019-04-03 |
Family
ID=57885404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017530537A Active JP6496410B2 (en) | 2015-07-29 | 2015-07-29 | Information processing apparatus and method |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6496410B2 (en) |
| WO (1) | WO2017017807A1 (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6935356B2 (en) * | 2018-03-30 | 2021-09-15 | 株式会社日立製作所 | Semiconductor devices, information processing systems, and information processing methods |
| JP6954245B2 (en) * | 2018-09-13 | 2021-10-27 | Ｊｆｅスチール株式会社 | Processing order creation device and processing order creation method |
| JP7187972B2 (en) | 2018-10-24 | 2022-12-13 | 富士通株式会社 | Apparatus, method and program |
| CA3130883A1 (en) * | 2019-02-22 | 2020-08-27 | Kabushiki Kaisha Toshiba | Information processing system, method for processing information and program |
| JP7185140B2 (en) | 2019-04-11 | 2022-12-07 | 富士通株式会社 | Optimization device and control method for optimization device |
| JP7323777B2 (en) | 2019-06-18 | 2023-08-09 | 富士通株式会社 | Optimization device and optimization method |
| JP2021131723A (en) | 2020-02-19 | 2021-09-09 | 富士通株式会社 | Information processing method, information processing device and program |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140229705A1 (en) * | 2004-12-23 | 2014-08-14 | D-Wave Systems Inc. | Analog processor comprising quantum devices |
-
2015
- 2015-07-29 WO PCT/JP2015/071485 patent/WO2017017807A1/en active Application Filing
- 2015-07-29 JP JP2017530537A patent/JP6496410B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140229705A1 (en) * | 2004-12-23 | 2014-08-14 | D-Wave Systems Inc. | Analog processor comprising quantum devices |
Non-Patent Citations (1)
| Title |
|---|
| 石井信: "カオスコンピュータ−カオスを利用する情報処理", ＣＯＭＰＵＴＥＲ ＴＯＤＡＹ, vol. 第16巻，第4号, JPN6015040337, 1 July 1999 (1999-07-01), JP, pages 22 - 29 * |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2017017807A1 (en) | 2017-02-02 |
| JP6496410B2 (en) | 2019-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6496410B2 (en) | Information processing apparatus and method | |
| JP5922203B2 (en) | Semiconductor device | |
| US9804827B2 (en) | Information processing system and management apparatus | |
| JP5865456B1 (en) | Semiconductor device | |
| JP5864684B1 (en) | Semiconductor device | |
| JP6605610B2 (en) | Semiconductor device | |
| EP3757899A1 (en) | Neural architecture for self supervised event learning and anomaly detection | |
| JP6503072B2 (en) | Semiconductor system and calculation method | |
| US10896241B2 (en) | Information processing device and control method therefor | |
| US10191880B2 (en) | Semiconductor device and information processing device using the topology of an ising model | |
| US20200293425A1 (en) | Determining diagnostic coverage for memory using redundant execution | |
| US9946513B2 (en) | Semiconductor device and information processing system | |
| JP6935356B2 (en) | Semiconductor devices, information processing systems, and information processing methods | |
| JP5894645B1 (en) | Semiconductor device and quality control method thereof | |
| JP6207584B2 (en) | Information processing system and management apparatus | |
| US9466346B2 (en) | Semiconductor device and information processing device | |
| US20230237342A1 (en) | Adaptive lookahead for planning and learning | |
| US9666252B2 (en) | Semiconductor device for calculating an interaction model | |
| Blanco-Pillado et al. | A new parallel simulation technique | |
| JP6207583B2 (en) | Semiconductor device and information processing method | |
| US10665280B2 (en) | Information processing apparatus and semiconductor integrated circuit device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190308 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6496410 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |