JPWO2015166651A1 - 薄膜トランジスタ装置、及びそれを用いた表示装置 - Google Patents

薄膜トランジスタ装置、及びそれを用いた表示装置 Download PDF

Info

Publication number
JPWO2015166651A1
JPWO2015166651A1 JP2016515859A JP2016515859A JPWO2015166651A1 JP WO2015166651 A1 JPWO2015166651 A1 JP WO2015166651A1 JP 2016515859 A JP2016515859 A JP 2016515859A JP 2016515859 A JP2016515859 A JP 2016515859A JP WO2015166651 A1 JPWO2015166651 A1 JP WO2015166651A1
Authority
JP
Japan
Prior art keywords
layer pattern
wiring layer
layer
sealing layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016515859A
Other languages
English (en)
Other versions
JP6358510B2 (ja
Inventor
篠川　泰治
泰治 篠川
健一 年代
健一 年代
崇 大迫
崇 大迫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Publication of JPWO2015166651A1 publication Critical patent/JPWO2015166651A1/ja
Application granted granted Critical
Publication of JP6358510B2 publication Critical patent/JP6358510B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/06—Electrode terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

表示装置において、基板上の発光部が存する領域外まで延出された金属からなる引出配線層パターン（２０７）と、基板上の領域外であって引出配線層パターン（２０７）と平面視において重なる位置にコンタクト孔（２１６ａ）が開設されているパッシベーション層（２１６）と、パッシベーション層（２１６）の上面、コンタクト孔（２１６ａ）の内周面、及びコンタクト孔（２１６ａ）内の引出配線層パターン（２０７）上面に連続して配されている接続配線層パターン（２３７）と、接続配線層パターン（２３７）のコンタクト孔（２１６ａ）内に存する部分を覆う封止層パターン（２１７）と、接続配線層パターン（２３７）の上方に配され封止層パターン（２１７）を覆う上部封止層パターン（２１９）とを備えた。

Description

本発明は、薄膜トランジスタ装置、及びそれを用いた表示装置に関する。
近年、デジタルテレビ等の表示装置に用いられる表示パネルとして、基板上に、例えば有機発光素子等の発光素子からなる画素を行列方向に複数配列した表示パネルが実用化されている。この表示パネルの構成として、基板の上にアクティブ素子として複数の薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）素子からなる駆動回路が行列状に配され、その駆動回路の上に絶縁層が設けられ、さらに複数の発光素子が各駆動回路毎に接続されて配列されてなるものが一般的に知られている。このような表示パネルでは、通常、基板上に行列状に配された複数の薄膜トランジスタから行列方向に各々引き出された各々複数本のソース及びゲートラインが、基板周縁部に設けられた外部接続端子を介して駆動用ドライバの出力に接続される（例えば、特許文献１）。
図１５は、従来の表示装置に用いられている基板のソースラインに沿った方向の断面を示した断面図の一例である。図１５に示すように、基板１１００の上面に設けられた金属配線層パターン１２０７と、その上の絶縁層１２１６の上面に設けられた例えば、酸化インジウムスズ（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等からなる接続配線層パターン１２３７とが、絶縁層１２１６に設けられたコンタクト孔２１６ａを介して電気的に接続されている。金属配線層パターン１２０７は図面右方に位置する薄膜トランジスタのソース電極１１０７に接続され、ソース電極１１０７は図面左方に位置する接続配線層パターン１２３７の接続端子部１２３７ａを介してソースドライバの出力端子（不図示）に電気的に接続されている。
特開２００４−２４７５３３号公報
しかしながら、上記のような構成では、基板上に薄膜トランジスタを形成した後、その上に、例えば発光素子の画素電極等をエッチングによりパターンニングする際、エッチャントがコンタクト孔内の接続配線層パターンを通して下部まで染み込み、基板上面に設けられた金属配線層パターンを腐食するおそれがある。このような場合には、接続配線層パターンと金属配線層パターンとの電気抵抗の増加や接続不良が生じ、表示装置の動作安定性が低下することがあった。
本発明は、上記問題の解決を図るべくなされたものであって、基板上に設けられた金属配線層パターンと接続配線層パターンとの接続部分における金属配線層パターンの腐食を防止し、表示装置の動作安定性を向上する薄膜トランジスタ装置、及びそれを用いた表示装置を提供することを目的とする。
本発明の一態様に係る表示装置は、基板と、前記基板上に配された発光部と、前記発光部を駆動するトランジスタと、前記トランジスタのソース、ドレイン、又はゲートの何れかから前記基板上の発光部が存する領域外まで延出された金属からなる引出配線層パターンと、前記基板上に前記引出配線層パターンを覆うように配され、前記基板上の前記領域外であって前記引出配線層パターンと平面視において重なる位置にコンタクト孔が開設されているパッシベーション層と、前記パッシベーション層の上面、前記コンタクト孔の内周面、及び前記コンタクト孔内の前記引出配線層パターン上面に連続して配されている接続配線層パターンと、前記接続配線層パターン上に配され、前記接続配線層パターンの前記コンタクト孔内に存する部分を覆う封止層パターンと、前記接続配線層パターンの上方に配され前記封止層パターンを覆う上部封止層パターンとを備えたことを特徴とする。
本発明の一態様に係る薄膜トランジスタ装置、及びそれを用いた表示装置では、基板上に設けられた金属からなる引出配線層パターンと接続配線層パターンとの接続部分における引出配線層パターンの腐食を防止し、表示装置の動作安定性を向上することができる。
実施の形態１に係る表示装置１の構成を示す模式ブロック図である。 表示装置１に用いる表示パネル１０の各画素１０ａにおける回路構成を示す模式回路図である。 表示パネル１０の回路構成を示す模式回路図である。 表示パネル１０の各画素１０ａにおける構成を示す模式断面図である。 表示パネル１０の接続領域１０ｂにおける配線接続部２２０（ＣＮｄａｔ）及び接続端子部２３７ａ（ＴＭｄａｔ）を平面視した拡大平面図である。 表示パネル１０の配線接続部２２０（ＣＮｄａｔ）の配線方向に沿って切断した拡大断面図である。 （ａ）〜（ｆ）は、表示パネル１０の製造における各工程での状態を示す模式断面図である。 （ａ）〜（ｄ）は、表示パネル１０の製造における各工程での状態を示す模式断面図である。 実施の形態２に係る表示パネル１０の配線接続部の配線方向に沿って切断した拡大断面図である。 （ａ）は実施の形態２に係る表示パネルの配線抵抗の測定結果、（ｂ）は、比較例に係る表示パネルの配線抵抗の測定結果である。 比較例に係る表示パネルの上部封止層パターン３１９上面の配線接続部を平面視した拡大写真である。 図１１におけるＢ部の拡大写真である。 図１２におけるＣ部の直線方向に沿って切断した断面写真ある。 図１３における一部の拡大写真である。 従来の表示パネルの配線接続部の配線方向に沿って切断した拡大断面図である。
≪本発明を実施するための形態の概要≫
本発明の一態様に係る表示装置は、基板と、前記基板上に配された発光部と、前記発光部を駆動するトランジスタと、前記トランジスタのソース、ドレイン、又はゲートの何れかから前記基板上の発光部が存する領域外まで延出された金属からなる引出配線層パターンと、前記基板上に前記引出配線層パターンを覆うように配され、前記基板上の前記領域外であって前記引出配線層パターンと平面視において重なる位置にコンタクト孔が開設されているパッシベーション層と、前記パッシベーション層の上面、前記コンタクト孔の内周面、及び前記コンタクト孔内の前記引出配線層パターン上面に連続して配されている接続配線層パターンと、前記接続配線層パターン上に配され、前記接続配線層パターンの前記コンタクト孔内に存する部分を覆う封止層パターンと、前記接続配線層パターンの上方に配され前記封止層パターンを覆う上部封止層パターンとを備えたことを特徴とする。
また、別の態様では、前記接続配線層パターンの前記パッシベーション層の上面に配された部分は外部からの配線を接続するための接続端子部を有している構成としてもよい。
また、別の態様では、前記封止層パターン及び前記上部封止層パターンは導電性を有し、前記上部封止層パターンは、前記パッシベーション層の上方において前記接続配線層パターンに沿って前記接続端子部又はその近傍まで延出されている構成としてもよい。
また、別の態様では、前記接続配線層パターンは前記基板の周縁部又はその近傍まで延出され、前記接続端子部は前記接続配線層パターンの前記基板の周縁部側終端部に形成されている構成であってもよい。
また、別の態様では、前記封止層パターンは、当該封止層パターンの上部が前記コンタクト孔から若干はみ出す程度に前記コンタクト孔に埋設され前記コンタクト孔を埋めている構成であってもよい。
また、別の態様では、前記パッシベーション層には、単一の前記引出配線層パターンと平面視において重なる位置に前記コンタクト孔が複数開設されており、各々の前記コンタクト孔に配設される前記封止層パターン同士は互いに分離して配置されている構成であってもよい。
また、別の態様では、前記パッシベーション層には、単一の前記引出配線層パターンと平面視において重なる位置に前記コンタクト孔が複数開設されており、前記複数のコンタクト孔に対して連続した状態で前記封止層パターンが配設されている構成であってもよい。
また、別の態様では、前記引出配線層パターンは、銅を含む層を積層してなる積層金属膜、または銅を含む合金層である構成であってもよい。
また、別の態様では、前記封止層パターンは、銅を含む層を積層してなる積層金属膜、または銅を含む合金層である構成であってもよい。
また、別の態様では、前記上部封止層パターンは、タングステンからなる薄膜と、アルミニウム又はアルミニウム合金からなる薄膜とを順に積層した金属膜である構成であってもよい。 本発明の一態様に係る薄膜トランジスタ装置は、基板と、前記基板上に配された発光部を駆動するトランジスタと、前記トランジスタのソース、ドレイン、又はゲートの何れかから前記基板上の発光部が存する領域外まで延出された金属からなる引出配線層パターンと、前記基板上に前記引出配線層パターンを少なくとも覆うように配され、前記基板上の前記領域外であって前記引出配線層パターンと平面視において重なる位置にコンタクト孔が開設されているパッシベーション層と、前記パッシベーション層の上面、前記コンタクト孔の内周面、及び前記コンタクト孔内の前記引出配線層パターン上面に連続して配されている接続配線層パターンと、前記接続配線層パターン上に配され、前記接続配線層パターンの前記コンタクト孔内に存する部分を覆う封止層パターンと、前記接続配線層パターンの上方に配され前記封止層パターンを覆う上部封止層パターンとを備えたことを特徴とする。
また、別の態様では、前記接続配線層パターンの前記パッシベーション層の上面に配された部分は外部からの配線を接続するための接続端子部を有している構成であってもよい。
また、別の態様では、前記封止層パターン及び前記上部封止層パターンは導電性を有し、前記上部封止層パターンは、前記パッシベーション層の上方において前記接続配線層パターンに沿って前記接続端子部又はその近傍まで延出されている構成であってもよい。
また、別の態様では、前記接続配線層パターンは前記基板の周縁部又はその近傍まで延出され、前記接続端子部は前記接続配線層パターンの前記基板の周縁部側終端部に形成されている構成であってもよい。
また、別の態様では、前記封止層パターンは、当該封止層パターンの上部が前記コンタクト孔からはみ出す程度に前記コンタクト孔に埋設され前記コンタクト孔を埋めている構成であってもよい。
また、別の態様では、前記パッシベーション層には、単一の前記引出配線層パターンと平面視において重なる位置に前記コンタクト孔が複数開設されており、各々の前記コンタクト孔に配設される前記封止層パターン同士は互いに分離して配置されている構成であってもよい。
また、別の態様では、前記パッシベーション層には、単一の前記引出配線層パターンと平面視において重なる位置に前記コンタクト孔が複数開設されており、前記複数のコンタクト孔に対して連続した状態で前記封止層パターンが配設されている構成であってもよい。
また、別の態様では、前記引出配線層パターンは、銅を含む層を積層してなる積層金属膜、または銅を含む合金層である構成であってもよい。
また、別の態様では、前記封止層パターンは、銅を含む層を積層してなる積層金属膜、または銅を含む合金層である構成であってもよい。
また、別の態様では、前記上部封止層パターンは、タングステンからなる薄膜と、アルミニウム又はアルミニウム合金からなる薄膜とを順に積層した金属膜である構成であってもよい。
≪実施の形態１≫
１．表示装置１の全体構成
以下では、実施の形態１に係る表示装置１の全体構成について、図１を用い説明する。
図１に示すように、本実施の形態に係る表示装置１は、表示パネル１０と、これに接続された駆動制御回路部２０とを有し構成されている。
表示パネル１０は、有機材料の電界発光現象を利用した有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）パネルであって、複数の有機ＥＬ素子が、例えば、マトリクス状に配列され構成されている。駆動制御回路部２０は、４つの駆動回路２１〜２４と制御回路２５とにより構成されている。
なお、表示装置１において、表示パネル１０に対する駆動制御回路部２０の各回路の配置形態については、図１に示した形態に限定されない。
２．表示パネル１０における回路構成
表示パネル１０における各画素１０ａの回路構成について、図２を用い説明する。
図２に示すように、本実施の形態に係る表示パネル１０では、各画素１０ａが２つのトランジスタＴｒ1、Ｔｒ2と一つの容量Ｃ、および発光部としてのＥＬ素子部ＥＬとを有し構成されている。２つのトランジスタＴｒ1、Ｔｒ2のうちの一方のトランジスタＴｒ1は、駆動トランジスタであり、他方のトランジスタＴｒ2は、スイッチングトランジスタである。
スイッチングトランジスタＴｒ2のゲートＧ2は、走査ラインＶｓｃｎに接続され、ソースＳ2は、データラインＶｄａｔに接続されている。スイッチングトランジスタＴｒ2のドレインＤ2は、駆動トランジスタＴｒ1のゲートＧ1に接続されている。
駆動トランジスタＴｒ1のドレインＤ1は、電源ラインＶａに接続されており、ソースＳ 1は、ＥＬ素子部ＥＬのアノードに接続されている。ＥＬ素子部ＥＬにおけるカソードは、接地ラインＶｃａｔに接続されている。
なお、容量Ｃは、スイッチングトランジスタＴｒ2のドレインＤ2および駆動トランジスタＴｒ1のゲートＧ1と、電源ラインＶａとを結ぶように設けられている。
図３は、表示パネル１０の回路構成を示す模式回路図の一例である。表示パネル１０においては、図２に示すような回路構成を有する画素１０ａがマトリクス状に配されて画素が存する画素領域１０Ａを構成している。
図３に示すように、マトリクス状に配された各画素のゲートＧ2からゲートラインＧＬが各々引き出され、表示パネル１０の外部から接続される走査ラインＶｓｃｎ（表示パネル１０外部の構成であるため不図示）に接続されている。具体的には、各ゲートラインＧＬ−１〜ｎは、画素領域１０Ａ外に存する接続領域１０ｂにおいて、配線接続部ＣＮｓｃｎ−１〜ｎを介して外部接続端子ＴＭｓｃｎ−１〜ｎに接続され、走査ラインＶｓｃｎ−１〜ｎに接続されている。
同様に、各画素のソースＳ2からソースラインＳＬ−１〜ｍが各々引き出され、接続領域１０ｂにおいて配線接続部ＣＮｄａｔ−１〜ｍを介して外部接続端子ＴＭｄａｔ−１〜ｍに接続され、表示パネル１０の外部から接続されるデータラインＶｄａｔ−１〜ｍ（表示パネル１０外部の構成であるため不図示）に接続されている。
また、各画素の電源ラインＶａは集約され、接続領域１０ｂにおいて配線接続部ＣＮａを介して外部接続端子ＴＭａに接続されている。各画素の接地ラインＶｃａｔは共通の引出配線層パターンに集約され、接続領域１０ｂにおいて配線接続部ＣＮｃａｔを介して外部接続端子ＴＭｃａｔに接続されている。
なお、カラー表示を行う表示装置においては、隣接する複数の画素１０ａ（例えば、赤色（Ｒ）と緑色（Ｇ）と青色（Ｂ）の発光色の３つの画素１０ａ）をサブ画素として、これらの複数の画素１０ａを組合せて一の画素を構成してもよい。
３．表示パネル１０の構成
表示パネル１０の構成について、図４の模式断面図を用い説明する。
本実施の形態に係る表示パネル１０は、トップエミッション型の有機ＥＬ表示パネルであって、Ｚ軸方向下方にＴＦＴ装置が構成され、その上にＥＬ素子部が構成されている。
（１）ＴＦＴ装置
図４に示すように、基板１００上には、ゲート電極１０１、１０２が互いに間隔をあけて形成され、ゲート電極１０１、１０２および基板１００の表面を被覆するように、ゲート絶縁層１０３が形成されている。ゲート絶縁層１０３上には、ゲート電極１０１、１０２のそれぞれに対応してチャネル層１０４、１０５が形成されている。そして、チャネル層１０４、１０５およびゲート絶縁層１０３の表面を被覆するように、チャネル保護層１０６が形成されている。
チャネル保護層１０６上には、ゲート電極１０１およびチャネル層１０４に対応して、ソース電極１０７およびドレイン電極１０８が互いに間隔をあけて形成され、同様に、ゲート電極１０２およびチャネル層１０５に対応して、ソース電極１１０およびドレイン電極１０９が互いに間隔をあけて形成されている。
各ソース電極１０７、１１０および各ドレイン電極１０８、１０９の下部には、チャネル保護層１０６を挿通してソース下部電極１１１、１１５およびドレイン下部電極１１２、１１４が設けられている。ソース下部電極１１１およびドレイン下部電極１１２は、Ｚ軸方向下部において、チャネル層１０４に接触し、ドレイン下部電極１１４およびソース下部電極１１５は、Ｚ軸方向下部において、チャネル層１０５に接触している。
また、ドレイン電極１０８とゲート電極１０２とは、ゲート絶縁層１０３およびチャネル保護層１０６を挿通して設けられたコンタクトプラグ１１３により接続されている。
なお、ゲート電極１０１が図２のゲートＧ2に対応し、ソース電極１０７が図２のソースＳ2に対応し、ドレイン電極１０８が図２のドレインＤ2に対応している。同様に、ゲート電極１０２が図２のゲートＧ1に対応し、ソース電極１１０が図２のソースＳ1に対応し、ドレイン電極１０９が図２のドレインＤ1に対応している。よって、図３におけるＹ軸方向左側にスイッチングトランジスタＴｒ2が形成され、それよりもＹ軸方向右側に駆動トランジスタＴｒ1が形成されている。ただし、各トランジスタＴｒ1、Ｔｒ2の配置形態については、これに限定されるものではない。
ソース電極１０７、１１０およびドレイン電極１０８、１０９およびチャネル保護層１０６の上を被覆するように、パッシベーション層１１６が形成されている。パッシベーション層１１６には、ソース電極１１０の上方の一部にコンタクト孔１１６ａが開設され、コンタクト孔１１６ａの側壁に沿うように下部接続電極層１３７及び上部接続電極層１１７がこの順に積層されて設けられている。
下部接続電極層１３７は、Ｚ軸方向下部において、ソース電極１１０に接続され、上部の一部がパッシベーション層１１６の上に乗り上げた状態となっている。上部接続電極層１１７およびパッシベーション層１１６の上を被覆するように、上部パッシベーション層１３６が形成されている。上部パッシベーション層１３６上には、層間絶縁層１１８が堆積されている。
（２）発光素子部
層間絶縁層１１８上には、画素１０ａ単位でアノード１１９が設けられている。アノード１１９は、層間絶縁層１１８における上部接続電極層１１７の上方に開設されたコンタクト孔を通して、上部接続電極層１１７に接続されている。
アノード１１９上には、ホール注入層１２０が形成され、ホール注入層１２０の端縁を被覆するようにバンク１２１が形成されている。バンク１２１の囲繞により、各画素１０ａに対応する開口が形成されている。
バンク１２１により規定された開口内には、Ｚ軸方向下側から順に、ホール輸送層１２２、発光層１２３、および電子輸送層１２４が形成されている。ホール輸送層１２２は、Ｚ軸方向下部において、ホール注入層１２０に接触している。
電子輸送層１２４上およびバンク１２１上を被覆するように、カソード１２５および封止層１２６が順に積層形成されている。カソード１２５については、表示パネル１０全体に連続した状態で形成され、ピクセル単位あるいは数ピクセル単位でバスバー配線に接続されている（図示を省略）。
封止層１２６のＺ軸方向上方には、Ｚ軸方向下側の主面にカラーフィルタ層１２８および遮光層１２９が形成された基板１３０が配されており、接合層１２７により接合されている。
（３）接続領域１０ｂの構成
上述のとおり、表示パネル１０では、各画素のゲートソースＳ2からソースラインＳＬが各々引き出され、画素領域１０Ａの外に存する接続領域１０ｂおいて、配線接続部ＣＮｄａｔ−１〜ｍを介して外部接続端子ＴＭｄａｔ−１〜ｍに接続されている。図５は、表示パネル１０の接続領域１０ｂにおける配線接続部２２０（ＣＮｄａｔ）及び接続端子部２３７ａ（ＴＭｄａｔ）を平面視した拡大平面図であり、一例として、配線接続部ＣＮｄａｔ−１〜４、接続端子部ＴＭｄａｔ−１〜４を示したものである。図６は、表示パネル１０の配線接続部２２０（ＣＮｄａｔ）の配線方向に沿って切断した拡大断面図であり、図５における断面Ａ−Ａにおいて切断した断面を示したものである。
（引出配線層パターン２０７、パッシベーション層２１６、接続配線層パターン２３７）
図５及び図６に示すように、各画素のソース電極１０７から引き出された複数本のソースラインＳＬを構成する引出配線層パターン２０７は、配線接続部２２０（ＣＮｄａｔ）においてパッシベーション層２１６上に存する複数の接続配線層パターン２３７とコンタクト孔２１６ａ内において各々電気的に接続されている。接続領域１０ｂにおいて、配線接続部２２０（ＣＮｄａｔ）は引出配線層パターン２０７の長手方向に沿った２箇所に設けられており、接続端子部２３７ａ（ＴＭｄａｔ）は両配線接続部２２０（ＣＮｄａｔ）に挟まれた領域に配されている。配線接続部２２０（ＣＮｄａｔ）を複数の設けることにより何れか一方が破損した場合にも他方により接続機能が損なわれないよう接続に冗長性を持たせることができる。各接続配線層パターン２３７は基板１００の周縁部又はその近傍まで延出され各終端部に形成された接続端子部２３７ａ（ＴＭｄａｔ）においてデータラインＶｄａｔと接続されている。本実施形態では、各引出配線層パターン２０７は互いに平行であり、各配線接続部２２０においてコンタクト孔２１６ａは１０個開設されている。また、各引出配線層パターン２０７と接続配線層パターン２３７とも平行である。但し、各電極層パターンの形状や、コンタクト孔２１６ａの個数はこれに限定されるものではなく、適宜定めることができる。また、接続端子部２３７ａ（ＴＭｄａｔ）は接続配線層パターン２３７の終端部に形成される構成としてもよい。
図６に示すように、基板１００の上面に引出配線層パターン２０７、引出配線層パターン２０７上にパッシベーション層２１６、パッシベーション層２１６上に接続配線層パターン２３７が形成されている。接続配線層パターン２３７は上述の画素領域１０Ａにおける下部接続電極層１３７と同じ材料から構成されている。各接続配線層パターン２３７は、上述のとおり、基板１００の周縁部又はその近傍まで延出され、各終端部に形成された部接続端子部２３７ａ（ＴＭｄａｔ）においてデータラインＶｄａｔが接続される。
コンタクト孔２１６ａは、平面視において、図５に示すように、パッシベーション２３７層における引出配線層パターン２０７と接続配線層パターン２３７とが平面視において重なる領域内に存する配線接続部２２０に形成されている。接続配線層パターン２３７は、断面方向において、図６に示すように、パッシベーション層２１６の上面、コンタクト孔２１６ａの内周面、及びコンタクト孔２１６ａ内の引出配線層パターン２０７上面に連続して配され、引出配線層パターン２０７と接続配線層パターン２３７とはコンタクト孔２１６ａ内において電気的に接続されている。なお、図６は、図５における断面Ａ−Ａにおいて切断した断面の形状を示したものであるが、配線接続部２２０（ＣＮｄａｔ）中、図６に示されないコンタクト孔２１６ａ周辺についても、図６と同じ断面形状を有するものである。
（封止層パターン２１７）
各コンタクト孔２１６ａには、接続配線層パターン２３７のコンタクト孔２１６ａ内に存する部分を覆う封止層パターン２１７が配されている。封止層パターン２１７は、上述した上部接続電極層１１７と同じ導電性材料から構成されている。この封止層パターン２１７により接続配線層パターン２３７のコンタクト孔２１６ａ内に存する部分は封止されている。ここで、封止層パターン２１７はコンタクト孔２１６ａを完全に埋め上部がコンタクト孔２１６ａから若干はみ出す程度に埋設される構成とすることが好ましい。封止を確実に行えるからである。また、各々のコンタクト孔２１６に配設される封止層パターン２１７同士は分離して配置されている。封止に必要な最少の材料で封止層パターン２１７を構成できる。ただし、複数のコンタクト孔２１６に対して連続した状態で封止層パターン２１７が配設されていてもよい。この場合には、封止層パターン２１７製造時のパターンニングが容易となる。
（上部封止層パターン２１９）
接続配線層パターン２３７上に封止層パターン２１７を覆う上部封止層パターン２１９が配されている。この上部封止層パターン２１９により、封止層パターン２１７及び接続配線層パターン２３７のコンタクト孔２１６ａ内に存する部分は封止されている。上部封止層パターン２１９は、上述したアノード１１９と同じ導電性材料から構成されている。これにより、封止層パターン２１７を形成した後、その上に、例えば発光部ＥＬの形成においてエッチング、現像、焼成等を行う際、封止層パターン２１７を上部封止層パターン３１９により封止することができ、封止層パターン２１７がエンチャントや熱により損傷を受けることを防止できる。
（その他の事項）
なお、各画素のゲート電極１０１から引き出されたゲートラインＧＬから引き出された電極層パターンについても上記と同様の構成を採る。ゲートラインＧＬから引き出された電極層パターンは、配線接続部２２０（ＣＮｓｃｎ）においてパッシベーション層２１６上に存する複数の接続配線層パターン２３７とコンタクト孔２１６ａ内で各々電気的に接続され、各接続配線層パターン２３７は基板１００の周縁部又はその近傍まで延出され終端部に形成された接続端子部２３７ａ（ＴＭｓｃｎ）にて走査ラインＶｓｃｎに接続されている。電源ラインＶａ、接地ラインＶｃａｔから引き出された電極層パターンについても同様の構成を採る。
（４）各部の構成材料
図３に示す各部の構成材料について、一例を示す。
（ｉ）基板１００、１３０
基板１００、１３０としては、例えば、ガラス基板、石英基板、シリコン基板、硫化モリブデン、銅、亜鉛、アルミニウム、ステンレス、マグネシウム、鉄、ニッケル、金、銀などの金属基板、ガリウム砒素基などの半導体基板、プラスチック基板等を採用することができる。
プラスチック材料としては、熱可塑性樹脂、熱硬化性樹脂いずれの樹脂を用いてもよい。例えば、ポリエチレン、ポリプロピレン、エチレン−プロピレン共重合体、エチレン−酢酸ビニル共重合体（ＥＶＡ）等のポリオレフィン、環状ポリオレフィン、変性ポリオレフィン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミド（ＰＩ）、ポリアミドイミド、ポリカーボネート、ポリ−（４−メチルベンテン−１）、アイオノマー、アクリル系樹脂、ポリメチルメタクリレート、アクリル−スチレン共重合体（ＡＳ樹脂）、ブタジエン−スチレン共重合体、ポリオ共重合体（ＥＶＯＨ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリブチレンテレフタレート、ポリエチレンナフタレート（ＰＥＮ）、プリシクロヘキサンテレフタレート（ＰＣＴ）等のポリエステル、ポリエーテル、ポリエーテルケトン、ポリエーテルスルホン（ＰＥＳ）、ポリエーテルイミド、ポリアセタール、ポリフェニレンオキシド、変形ポリフェニレンオキシド、ポリアリレート、芳香族ポリエステル（液晶ポリマー）、ポリテトラフルオロエチレン、ポリフッ化ビニリデン、その他フッ素系樹脂、スチレン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー、エポキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル、シリコーン樹脂、ポリウレタン等、またはこれらを主とする共重合体、ブレンド体、ポリマーアロイ等が挙げられ、これらのうち１種、または２種以上を積層した積層体を用いることができる。
（ｉｉ）ゲート電極１０１、１０２
ゲート電極１０１、１０２としては、例えば、銅（Ｃｕ）とモリブデン（Ｍｏ）との積層体（Ｃｕ：約２００［ｎｍ］＋Ｍｏ：約２０［ｎｍ］）を採用している。ただし、ゲート電極１０１、１０２の構成については、これに限定されず、例えば、Ｃｕ、Ｃｕ／Ｗなどを採用することもできるし、次のような材料を採用することも可能である。
それ以外に採用することが可能な材料としては、クロム（Ｃｒ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、銀（Ａｇ）、金（Ａｕ）、プラチナ（Ｐｔ）、パラジウム（Ｐｄ）、インジウム（Ｉｎ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）などの金属もしくはそれらの合金、または、酸化亜鉛、酸化スズ、酸化インジウム、酸化ガリウムなどの導電性金属酸化物もしくは酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化アルミニウム亜鉛（ＡＺＯ）、酸化ガリウム亜鉛（ＧＺＯ）などの導電性金属複合酸化物、または、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレンなどの導電性高分子もしくはそれらに、塩酸、硫酸、スルホン酸などの酸、六フッ化リン、五フッ化ヒ素、塩化鉄などのルイス酸、ヨウ素などのハロゲン原子、ナトリウム、カリウムなどの金属原子などのドーパントを添加したもの、もしくは、カーボンブラックや金属粒子を分散した導電性の複合材料などが挙げられる。また、金属微粒子とグラファイトのような導電性粒子を含むポリマー混合物を用いてもよい。これらは、１種または２種以上を組み合わせて用いることもできる。
（ｉｉｉ）ゲート絶縁層１０３
ゲート絶縁層１０３としては、例えば、酸化シリコン（ＳｉＯ2）と窒化シリコン（ＳｉＮｘ）との積層体（ＳｉＯ：約８０［ｎｍ］＋ＳｉＮ：約７０［ｎｍ］）を採用している。ただし、ゲート絶縁層１０３の構成は、これに限定されるものではなく、ゲート絶縁層の構成材料としては、例えば、電気絶縁性を有する材料であれば、公知の有機材料や無機材料のいずれも用いることができる。
有機材料としては、例えば、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、イミド系樹脂、ノボラック系樹脂などを用い形成することができる。
また、無機材料としては、例えば、酸化ケイ素、酸化アルミニウム、酸化タンタル、酸化ジルコニウム、酸化セリウム、酸化亜鉛、酸化コバルトなどの金属酸化物、窒化ケイ素、窒化アルミニウム、窒化ジルコニウム、窒化セリウム、窒化亜鉛、窒化コバルト、窒化チタン、窒化タンタルなどの金属窒化物、チタン酸バリウムストロンチウム、ジルコニウムチタン酸鉛などの金属複合酸化物が挙げられる。これらは、１ 種または２ 種以上組み合わせて用いることができる。
さらに、表面処理剤（ODTS OTS HMDS βPTS）などでその表面を処理したものも含まれる。
（ｉｖ）チャネル層１０４、１０５
チャネル層１０４、１０５としては、例えば、アモルファス酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなる層厚が約５０［ｎｍ］の層を採用している。チャネル層１０４、１０５の構成材料は、これに限定されるものではなく、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）から選択される少なくとも一種を含む酸化物半導体を採用することができる。
また、チャネル層１０４、１０５の層厚については、２０［ｎｍ］〜２００［ｎｍ］の範囲とすることができ、チャネル層１０４とチャネル層１０５とで互いに層厚が異なるように設定することもできる。
（ｖ）チャネル保護層１０６
チャネル保護層１０６としては、例えば、酸化シリコン（ＳｉＯ2）からなる層厚が約１３０［ｎｍ］の層を採用している。チャネル保護層１０６の構成材料は、これに限定されるものではなく、例えば、酸窒化シリコン（ＳｉＯＮ）、窒化シリコン（ＳｉＮ）、あるいは酸化アルミニウム（ＡｌＯｘ）を用いることができる。また、上記のような材料を用いた層を複数積層することで構成することもできる。
また、チャネル保護層１０６の層厚については、５０［ｎｍ］〜５００［ｎｍ］の範囲とすることができる。
（ｖｉ）ソース電極１０７、１１０、ドレイン電極１０８、１０９、引出配線層パターン２０７
ソース電極１０７、１１０、ドレイン電極１０８、１０９、引出配線層２０７パターンとしては、銅マンガン（ＣｕＭｎ）と銅（Ｃｕ）とモリブデン（Ｍｏ）の積層体（ＣｕＭｎ：約６５［ｎｍ］＋Ｃｕ：約３００［ｎｍ］＋Ｍｏ：約２０［ｎｍ］）を採用している。ただし、各層の層厚は、これに限定されるものではなく、例えば、銅マンガン（ＣｕＭｎ）の層厚は、５［ｎｍ］〜２００［ｎｍ］の範囲、銅（Ｃｕ）の層厚は、５０［ｎｍ］〜８００［ｎｍ］の範囲、モリブデン（Ｍｏ）の層厚は、５［ｎｍ］〜２００［ｎｍ］の範囲とすることができる。また、引出配線層パターン２０７は、銅を含む合金層であってもよい。
また、ソース下部電極１１１、１１５およびドレイン下部電極１１２、１１４についても、同様の材料を用い構成することができる。さらに、ソース電極１０７とソース下部電極１１１、ドレイン電極１０８とドレイン下部電極１１２、ドレイン電極１０９とドレイン下部電極１１４、ソース電極１１０とソース下部電極１１５とを、それぞれ一体形成することもできる。
（ｖｉｉ）パッシベーション層１１６、２１６
本実施の形態に係る表示パネル１０では、下部絶縁層１１６１、バリア層１１６２、上部絶縁層１１６３、最上部絶縁層１１６４、がＺ軸方向下側から順に積層されてなる積層構成を有する。
下部絶縁層１１６１は、酸化シリコン（ＳｉＯ2）からなる層厚が約２００［ｎｍ］の層である。バリア層１１６２は、酸化アルミニウム（ＡｌＯｘ）からなる層厚が約３０［ｎｍ］の層である。上部絶縁層１１６３は、酸化シリコン（ＳｉＯ2）からなる層厚が約２００［ｎｍ］の層である。最上部絶縁層１１６４は、窒化シリコン（ＳｉＮ）からなる層厚が約１６０［ｎｍ］の層である。ただし、各層の層厚は、これに限定されるものではなく、例えば、下部絶縁層１１６１は、５０［ｎｍ］〜４００［ｎｍ］の範囲、バリア層１１６２は、５［ｎｍ］〜１００［ｎｍ］の範囲、上部絶縁層１１６３は、５０［ｎｍ］〜４００［ｎｍ］の範囲、最上部絶縁層１１６４は、５０［ｎｍ］〜３００［ｎｍ］の範囲とすることができる。また、パッシベーション層１１６の層厚に関しては、２００［ｎｍ］〜１０００［ｎｍ］の範囲とすることができる。
図４に示すように、バリア層１１６２は、下部絶縁層１１６１と上部絶縁層１１６３との間に介挿され、下部絶縁層１１６１は、ソース電極１０７、１１０およびドレイン電極１０８、１０９に接触している。
ここで、酸化シリコンからなる下部絶縁層１１６１は、上記材料からなるソース電極１０７、１１０およびドレイン電極１０８、１０９との密着性に優れ、層中における水素の含有量が少ないことが望ましい。
バリア層１１６２は、水分および水素の侵入を抑制し、酸化物半導体（ＩＧＺＯなど）からなるチャネル層１０４、１０５の劣化を抑制する機能を有する。水分および水素の侵入を抑制するという機能を付与するために、バリア層１１６２の層密度については、２．８０ｇ／ｃｍ3以上であることが望ましい。即ち、バリア層１１６２の層密度が２．８０ｇ／ｃｍ3未満になると、水分および水素の侵入を抑制する機能が急激に低下し、チャネル層１０４、１０５の劣化（シート抵抗値の低下）が顕著になる。
また、バリア層１１６２の層密度については、３．２５ｇ／ｃｍ3以下とすることが望ましい。これは、上部接続電極層１１７を形成するためのコンタクト孔を形成する際に、バリア層１１６２に対してはウェットエッチング法を用いるのであるが、層密度が３．２５ｇ／ｃｍ3を超える範囲では、エッチングレートがきわめて小さく、生産効率という観点から３．２５ｇ／ｃｍ3以下とすることが望ましい。
なお、下部絶縁層１１６１については、上記材料の他、窒化シリコン（ＳｉＮ）や酸窒化シリコン（ＳｉＯＮ）を用いることができ、上部絶縁層１１６３については、上記材料の他、酸化シリコン（ＳｉＯ）や酸窒化シリコン（ＳｉＯＮ）を用いることもできる。
（ｖｉｉｉ）下部接続電極層１３７、接続配線層パターン２３７
下部接続電極層１３７、接続配線層パターン２３７としては、酸化インジウムスズ（ＩＴＯ）（ＩＴＯ：約５０［ｎｍ］）を採用している。ただし、層厚は、これに限定されるものではなく、例えば、５［ｎｍ］〜２００［ｎｍ］の範囲とすることができる。なお、下部接続電極層１３７、２３７に用いる材料としては、これに限定されるものではなく、導電性を有する材料から適宜選択することが可能である。
（ｉｘ）上部接続電極層１１７、封止層パターン２１７
上部接続電極層１１７、封止層パターン２１７としては、モリブデン（Ｍｏ）と銅（Ｃｕ）と銅マンガン（ＣｕＭｎ）との積層体（Ｍｏ：約２０［ｎｍ］＋Ｃｕ：約３７５［ｎｍ］＋ＣｕＭｎ：約６５［ｎｍ］）を採用している。ただし、各層の層厚は、これに限定されるものではなく、例えば、モリブデン（Ｍｏ）の層厚は、５［ｎｍ］〜２００［ｎｍ］の範囲、銅（Ｃｕ）の層厚は、５０［ｎｍ］〜８００［ｎｍ］の範囲、銅マンガン（ＣｕＭｎ）の層厚は、５［ｎｍ］〜２００［ｎｍ］の範囲とすることができる。または、封止層パターン２１７は、銅を含む合金層であってもよい。なお、上部接続電極層１１７、２１７の構成に用いる材料としては、これに限定されるものではなく、導電性を有する材料から適宜選択することが可能である。
（ｘ）上部パッシベーション層１３６
本実施の形態に係る表示パネル１０では、上部パッシベーション層１３６は、窒化シリコン（ＳｉＮ）からなる層厚が約１００［ｎｍ］の層である。ただし、層厚は、これに限定されるものではなく、例えば、５０［ｎｍ］〜３００［ｎｍ］の範囲とすることができる。
（ｘｉ）層間絶縁層１１８
層間絶縁層１１８は、例えば、ポリイミド、ポリアミド、アクリル系樹脂材料などの有機化合物を用い形成されており、層厚が約４０００［ｎｍ］の層である。ただし、層厚は、これに限定されるものではなく、例えば、２０００［ｎｍ］〜８０００［ｎｍ］の範囲とすることができる。
（ｘｉｉ）アノード１１９、上部封止層パターン２１９
アノード１１９及び上部封止層パターン２１９は、金属材料から構成されている。トップエミッション型の本実施の形態に係る表示パネル１０の場合には、その表面部が高い反射性を有することが好ましい。本実施の形態に係る表示パネル１０では、アノード１１９及び上部封止層パターン２１９は、タングステン（Ｗ）とアルミニウム（Ａｌ）又はアルミニウム合金との積層体（Ｗ：約４０［ｎｍ］＋Ａｌ：約２００［ｎｍ］）を採用している。ただし、各層の層厚は、これに限定されるものではなく、例えば、タングステン（Ｗ）の層厚は、５［ｎｍ］〜２００［ｎｍ］の範囲、Ａｌの層厚は、５０［ｎｍ］〜８００［ｎｍ］の範囲とすることができる。
なお、アノード１１９及び上部封止層パターン２１９については、上記に示した構成だけではなく、金属層や合金層、透明導電層の単層を採用することもできる。また、金属層、合金層、透明導電膜の中から選択される複数の膜を積層させた構造であってもよい。金属層としては、例えば、銀（Ａｇ）またはアルミニウム（Ａｌ）を含む金属材料から構成することができる。合金層としては、例えば、ＡＰＣ（銀、パラジウム、銅の合金）、ＡＲＡ（銀、ルビジウム、金の合金）、ＭｏＣｒ（モリブデンとクロムの合金）、ＮｉＣｒ（ニッケルとクロムの合金）等を用いることができる。透明導電層の構成材料としては、例えば、酸化インジウムスズ（ＩＴＯ）や酸化インジウム亜鉛（ＩＺＯ）などを用いることができる。
（ｘｉ）ホール注入層１２０
ホール注入層１２０は、例えば、銀（Ａｇ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、バナジウム（Ｖ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、イリジウム（Ｉｒ）などの酸化物、あるいは、ＰＥＤＯＴ（ポリチオフェンとポリスチレンスルホン酸との混合物）などの導電性ポリマー材料からなる層である。なお、図４に示す本実施の形態に係る表示パネル１０では、金属酸化物からなるホール注入層１２０を構成することを想定しているが、この場合には、ＰＥＤＯＴなどの導電性ポリマー材料を用いる場合に比べて、ホールを安定的に、またはホールの生成を補助して、有機発光層１２３に対しホールを注入する機能を有し、大きな仕事関数を有する。
ここで、ホール注入層１２０を遷移金属の酸化物から構成する場合には、複数の酸化数をとるためこれにより複数の準位をとることができ、その結果、ホール注入が容易になり駆動電圧を低減することができる。特に、酸化タングステン（ＷＯX）を用いることが、ホールを安定的に注入し、且つ、ホールの生成を補助するという機能を有するという観点から望ましい。本実施の形態に係る表示パネル１０では、酸化タングステン（ＷＯｘ）（ＷＯｘ：約１０［ｎｍ］）を採用している。ただし、層厚は、これに限定されるものではなく、例えば、酸化タングステン（ＷＯｘ）の層厚は、５［ｎｍ］〜３０［ｎｍ］の範囲とすることができる。
（ｘｉｉｉ）バンク１２１
バンク１２１は、樹脂等の有機材料を用い形成されており絶縁性を有する。バンク１２１の形成に用いる有機材料の例としては、アクリル系樹脂、ポリイミド系樹脂、ノボラック型フェノール樹脂等があげられる。バンク１２１は、有機溶剤耐性を有することが好ましい。さらに、バンク１２１は、製造工程中において、エッチング処理、ベーク処理など施されることがあるので、それらの処理に対して過度に変形、変質などをしないような耐性の高い材料で形成されることが好ましい。また、表面に撥水性をもたせるために、表面をフッ素処理することもできる。
なお、バンク１２１を親液性の材料を用い形成した場合には、バンク１２１の表面と発光層１２３の表面との親液性／撥液性の差異が小さくなり、発光層１２３を形成するために有機物質を含んだインクを、バンク１２１が規定する開口部内に選択的に保持させることが困難となってしまうためである。
さらに、バンク１２１の構造については、図４に示すような一層構造だけでなく、二層以上の多層構造を採用することもできる。この場合には、層毎に上記材料を組み合わせることもできるし、層毎に無機材料と有機材料とを用いることもできる。
（ｘｉｖ）ホール輸送層１２２
ホール輸送層１２２は、親水基を備えない高分子化合物を用い形成されている。例えば、ポリフルオレンやその誘導体、あるいはポリアリールアミンやその誘導体などの高分子化合物であって、親水基を備えないものなどを用いることができる。
（ｘｖ）発光層１２３
発光層１２３は、上述のように、ホールと電子とが注入され再結合されることにより励起状態が生成され発光する機能を有する。発光層１２３の形成に用いる材料は、湿式印刷法を用い製膜できる発光性の有機材料を用いることが必要である。
具体的には、例えば、特許公開公報（日本国・特開平５−１６３４８８号公報）に記載のオキシノイド化合物、ペリレン化合物、クマリン化合物、アザクマリン化合物、オキサゾール化合物、オキサジアゾール化合物、ペリノン化合物、ピロロピロール化合物、ナフタレン化合物、アントラセン化合物、フルオレン化合物、フルオランテン化合物、テトラセン化合物、ピレン化合物、コロネン化合物、キノロン化合物及びアザキノロン化合物、ピラゾリン誘導体及びピラゾロン誘導体、ローダミン化合物、クリセン化合物、フェナントレン化合物、シクロペンタジエン化合物、スチルベン化合物、ジフェニルキノン化合物、スチリル化合物、ブタジエン化合物、ジシアノメチレンピラン化合物、ジシアノメチレンチオピラン化合物、フルオレセイン化合物、ピリリウム化合物、チアピリリウム化合物、セレナピリリウム化合物、テルロピリリウム化合物、芳香族アルダジエン化合物、オリゴフェニレン化合物、チオキサンテン化合物、アンスラセン化合物、シアニン化合物、アクリジン化合物、８−ヒドロキシキノリン化合物の金属錯体、２−ビピリジン化合物の金属錯体、シッフ塩とＩＩＩ族金属との錯体、オキシン金属錯体、希土類錯体などの蛍光物質で形成されることが好ましい。
（ｘｖｉ） 電子輸送層１２４
電子輸送層１２４は、カソード１２５から注入された電子を発光層１２３へ輸送する機能を有し、例えば、オキサジアゾール誘導体（ＯＸＤ）、トリアゾール誘導体（ＴＡＺ）、フェナンスロリン誘導体（ＢＣＰ、Ｂｐｈｅｎ）などを用い形成されている。
（ｘｖｉｉ） カソード１２５
カソード１２５は、例えば、酸化インジウムスズ（ＩＴＯ）若しくは酸化インジウム亜鉛（ＩＺＯ）などを用い形成される。本実施の形態のように、トップエミッション型の本実施の形態に係る表示パネル１０の場合においては、光透過性の材料で形成されることが必要となる。光透過性については、透過率が８０［％］以上とすることが好ましい。
（ｘｖｉｉｉ）封止層１２６
封止層１２６は、発光層１２３などの有機層が水分に晒されたり、空気に晒されたりすることを抑制する機能を有し、例えば、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）などの材料を用い形成される。また、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）などの材料を用い形成された層の上に、アクリル樹脂、シリコーン樹脂などの樹脂材料からなる封止樹脂層を設けてもよい。
封止層１２６は、トップエミッション型である本実施の形態に係る表示パネル１０の場合においては、光透過性の材料で形成されることが必要となる。
４．表示パネル１０の製造方法
４．１ 画素領域１０Ａ
表示パネル１０の画素領域１０Ａの製造方法について説明する。
（１）ゲート電極１０１、１０２の形成
基板１００のＺ軸方向上側の表面に、互いに間隔をあけたゲート電極１０１、１０２を形成する。ゲート電極１０１、１０２の形成は、基板１００の表面に対して、メタルスパッタリング法を用いてＣｕからなる金属薄膜とＭｏからなる金属薄膜とを順に積層形成し、その上にホトリソグラフィー法を用いてレジストパターンを形成する。次に、ウェットエッチングを実施した後、レジストパターンを除去する。これにより、ゲート電極１０１、１０２の形成がなされる。
（２）ゲート絶縁層１０３およびチャネル層１０４、１０５の形成
ゲート電極１０１、１０２および基板１００の表面を被覆するように、ゲート絶縁層１０３を形成し、ゲート絶縁層１０３の表面に互いに間隔をあけたチャネル層１０４、１０５を形成する。ゲート絶縁層１０３形成は、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法あるいはスパッタリング法を用いてなされる。チャネル層１０４、１０５の形成は、スパッタリング法を用い、酸化物半導体膜を形成し、ホトリソグラフィー法およびウェットエッチング法を用いてパターニングすることでなされる。
（３）チャネル保護層１０６の形成
チャネル層１０４、１０５およびゲート絶縁層１０３の表面を被覆するように、チャネル保護層１０６を積層形成する。チャネル保護層１０６の形成は、プラズマＣＶＤ法あるいはスパッタリング法を用い、ＳｉＯからなる層を積層形成し、成膜後にドライエアまたは酸素雰囲気下で、成膜温度以上の温度でアニール処理を実行することでなされる。
（４）ソース電極１０７、１１０およびドレイン電極１０８、１０９の形成
チャネル保護層１０６の表面に、ソース電極１０７、１１０およびドレイン電極１０８、１０９を形成する。また、ソース電極１０７、１１０およびドレイン電極１０８、１０９に各々に対応してソース下部電極１１１、１１５およびドレイン下部電極１１２、１１４およびコンタクトプラグ１１３を形成する。
先ず、チャネル保護層１０６の該当部分にコンタクト孔をあける。コンタクト孔の形成は、ホトリソグラフィー法を用いパターン形成した後、ドライエッチング法を用いエッチングを実行することでなされる。次に、スパッタリング法を用い、Ｍｏからなる金属薄膜と、Ｃｕからなる金属薄膜と、ＣｕＭｎからなる金属薄膜とを順に積層する。そして、ホトリソグラフィー法およびウェットエッチング法を用い、ソース電極１０７、１１０およびドレイン電極１０８、１０９をパターニング形成する。エッチングには、エンチャントとして、過流酸化系エッチング液、過酸化水素系エッチング液、塩化銅又は塩化鉄系エッチング液を用いることができる。例えば、過酸化水素系エッチング液を用いた場合には、過酸化水素水による酸化・溶解、有機酸による溶解現象にてエッチングが行われる。
（５）パッシベーション層１１６の形成
ソース電極１０７、１１０およびドレイン電極１０８、１０９およびチャネル保護層１０６を被覆するように、下部絶縁層１１６１と、バリア層１１６２と、上部絶縁層１１６３、最上部絶縁層１１６４とを順に積層してパッシベーション層１１６を形成する。下部絶縁層１１６１の形成は、プラズマＣＶＤ法あるいはスパッタリング法を用いて成膜した後、ドライエアあるいは酸素雰囲気下でアニール処理を行うことでなされる。バリア層１１６２の形成は、ＣＶＤ法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、あるいはスパッタリング法を用い成膜することでなされる。上部絶縁層１１６３、最上部絶縁層１１６４の形成は、プラズマＣＶＤ法あるいはスパッタリング法を用いなされる。
（６）パッシベーション層１１６へのコンタクト孔１１６ａの開設
パッシベーション層１１６におけるソース電極１１０上の箇所に、コンタクト孔１１６ａを開設する。コンタクト孔１１６ａは、その底部にソース電極１１０の表面が露出するように形成される。コンタクト孔１１６ａの開設は、次のように実行される。
ドライエッチング法を用い、上部絶縁層１１６３に孔を開設する。この孔においては、その底部にバリア層１１６２の表面が露出する。
次に、ウェットエッチング法を用い、バリア層１１６２に孔を開設する。この孔においては、その底部に下部絶縁層１１６１の表面が露出する。
次に、ドライエッチング法を用い、下部絶縁層１１６１に孔を開設して、コンタクト孔１１６ａを完成させる。上述のように、コンタクト孔１１６ａにおいては、その底部にソース電極１１０の表面が露出する。
以上のようにして、パッシベーション層１１６へのコンタクト孔１１６ａの開設がなされる。
（７）下部接続電極層１３７の形成
パッシベーション層１１６の上を被覆するように、かつ、パッシベーション層１１６に開設されたコンタクト孔１１６ａの内壁に沿って下部接続電極層１３７を形成する。下部接続電極層１３７としては、例えば、酸化インジウムスズ（ＩＴＯ）を用いることができ、真空蒸着法により形成することができる。
（８）上部接続電極層１１７の形成
パッシベーション層１１６に開設されたコンタクト孔１１６ａの内壁に沿って下部接続電極層１３７に積層して上部接続電極層１１７を形成する。上部接続電極層１１７の上部は、その一部が上部絶縁層１１６３上に配される。
上部接続電極層１１７の形成は、スパッタリング法を用い、Ｍｏからなる金属薄膜と、Ｃｕからなる金属薄膜と、ＣｕＭｎからなる金属薄膜とを順に積層して金属膜を成膜した後、ホトリソグラフィー法およびウェットエッチング法を用いパターニングすることがなされる。
（９）上部パッシベーション層１３６の形成
上部接続電極層１１７およびパッシベーション層１１６を被覆するように、上部パッシベーション層１３６を形成する。上部パッシベーション層１３６の形成は、プラズマＣＶＤ法あるいはスパッタリング法を用いなされる。
（１０）層間絶縁層１１８の形成
パッシベーション層１１６を被覆するように、層間絶縁層１１８を積層形成する。層間絶縁層１１８の形成は、上記有機材料を塗布し、表面を平坦化することによりなされる。
（１１）アノード１１９の形成
層間絶縁層１１８における上部接続電極層１１７上にコンタクト孔を開設し、アノード１１９を形成する。
アノード１１９の形成は、スパッタリング法あるいは真空蒸着法などを用い、タングステン（Ｗ）からなる薄膜とアルミニウム（Ａｌ）又はアルミニウム合金からなる薄膜とを順に積層して金属膜を成膜した後、ホトリソグラフィー法およびエッチング法を用いパターニングすることでなされる。エッチングには、エンチャントとして、過流酸化系エッチング液、過酸化水素系エッチング液、塩化銅又は塩化鉄系エッチング液を用いることができる。なお、アノード１１９は、上部接続電極層１１７と電気的に接続された状態となる。
（１２）ホール注入層１２０およびバンク１２１の形成
アノード１１９上に対して、ホール注入層１２０を形成し、その縁部を覆うようにバンク１２１を形成する。バンク１２１は、各サブピクセルを規定する開口を囲繞し、その底部にホール注入層１２０の表面が露出するように設けられる。
ホール注入層１２０は、スパッタリング法を用い酸化金属（例えば、酸化タングステン（ＷＯｘ））からなる膜を形成した後、ホトリソグラフィー法およびエッチング法を用い各サブピクセル単位にパターニングすることで形成される。
バンク１２１の形成は、先ず、ホール注入層１２０上に、スピンコート法などを用い、バンク１２１の構成材料（例えば、感光性樹脂材料）からなる膜を積層形成する。そして、樹脂膜をパターニングして開口を開設する。開口部の形成は、樹脂膜の上方にマスクを配して露光し、その後で現像することによりなされる。
（１３）ホール輸送層１２２、発光層１２３、および電子輸送層１２４の形成は、バンク１２１で規定された各開口部内に、ホール注入層１２０側から順に、ホール輸送層１２２、発光層１２３、および電子輸送層１２４を積層形成する。
ホール輸送層１２２の形成は、印刷法を用い、構成材料を含むインクをバンク１２１により規定される開口部内に塗布した後、焼成することによりなされる。同様に、発光層１２３についても、印刷法を用い、構成材料を含むインクをホール輸送層１２２の上に塗布した後、焼成することにより形成される。
（１４）カソード１２５および封止層１２６の形成
電子輸送層１２４およびバンク１２１の頂部を被覆するように、カソード１２５および封止層１２６を順に積層形成する。
カソード１２５および封止層１２６は、スパッタリング法などを用い形成できる。
この後、カラーフィルタ−層１２８などが形成された基板１３０を、接合層１２７を間に介挿して張り合わせ表示パネル１０が完成する。
４．２ 接続領域１０ｂ
表示パネル１０の接続領域１０ｂの製造方法について、図面を用い説明する。図７（ａ）〜（ｆ）、図８（ａ）〜（ｄ）、図９（ａ）〜（ｃ）は、表示パネル１０の製造における各工程での状態を示す模式断面図である。
（１）ソース電極１０７からの引出配線層パターン２０７の形成
本工程は、上述の画素領域１０Ａにおけるソース電極１０７の形成と同時に行い、基板１００上面に、ソース電極１０７からの引出配線層パターン２０７を形成する。
先ず、図７（ａ）に示すように、例えば、スパッタリング法を用い、Ｍｏからなる金属薄膜と、Ｃｕからなる金属薄膜と、ＣｕＭｎからなる金属薄膜とを順に積層する（２０７ｘ）。そして、図７（ｂ）に示すように、例えば、ホトリソグラフィー法およびウェットエッチング法を用い、引出配線層パターン２０７をパターニング形成する。
（２）パッシベーション層２１６の形成
パッシベーション層２１６は、下部絶縁層およびバリア層および上部絶縁層（不図示）から構成され、パッシベーション層２１６の形成工程は、上述の画素領域１０Ａにおけるパッシベーション層１１６（下部絶縁層１１６１、バリア層１１６２、上部絶縁層１１６３および最上部絶縁層１１６４）の形成工程と同時に行う。図７（ｃ）に示すように、引出配線層パターン２０７を被覆するように、パッシベーション層２１６を下部絶縁層と、バリア層と、上部絶縁層、再上部絶縁層とを順に積層形成する（２１６ｘ）。
（３）パッシベーション層２１６へのコンタクト孔２１６ａの開設
コンタクト孔２１６ａの形成工程は、上述の画素領域１０Ａにおけるコンタクト孔１１６ａの形成工程と同時に行う。パッシベーション層２１６における引出配線層パターン２０７上の箇所に、コンタクト孔２１６ａを開設する。図７（ｄ）に示すように、コンタクト孔２１６ａは、その底部に引出配線層パターン２０７の表面が露出するように形成される。コンタクト孔２１６ａの開設は、コンタクト孔１１６ａと同様に、例えば、ドライエッチング法を用いて最上部絶縁層及び上部絶縁層に孔を開設し、例えば、ウェットエッチング法を用いてバリア層に孔を開設し、例えば、ドライエッチング法を用いて下部絶縁層に孔を開設することにより行う。これにより、コンタクト孔２１６ａにおいては、その底部にソース電極１１０の表面が露出する。
（４）接続配線層パターン２３７の形成
接続配線層パターン２３７の形成工程は、上述の画素領域１０Ａにおける下部接続電極層１３７の形成工程と同時に行う。図７（ｅ）に示すように、パッシベーション層１１６の上を被覆するように、接続配線層２３７ｘを真空蒸着法により製膜する。図７（ｆ）に示すように、例えば、ホトリソグラフィー法およびウェットエッチング法を用い、接続配線層パターン２３７をパターニング形成する。
接続配線層パターン２３７のエッチングには、例えば、ＩＴＯから構成されている場合には、エンチャントとして蓚酸エッチング液を用いることができる。蓚酸エッチング液でインジウムと蓚酸の錯化現象にてエッチングを行うものである。
（５）封止層パターン２１７の形成
封止層パターン２１７の形成工程は、上述の画素領域１０Ａにおける上部接続電極層１１７の形成工程と同時に行う。パッシベーション層２１６に開設されたコンタクト孔２１６ａの内壁に沿って封止層パターン２１７を形成する。封止層パターン２１７の上部は、その一部がパッシベーション層２１６の上部絶縁層上に配される。
封止層パターン２１７の形成は、例えば、ホトリソグラフィー法およびウェットエッチング法を用い、引出配線層パターン２０７をパターニング形成する。図８（ａ）に示すように、例えば、スパッタリング法を用い、Ｍｏからなる金属薄膜と、Ｃｕからなる金属薄膜と、ＣｕＭｎからなる金属薄膜とを順に積層して金属膜２１７ｘを成膜する。その後、図８（ｂ）に示すように、例えば、ホトリソグラフィー法およびウェットエッチング法を用いパターニングすることがなされる。
（６）上部封止層パターン２１９の形成
上部封止層パターン２１９の形成工程は、上述の画素領域１０Ａにおけるアノード１１９の形成工程と同時に行う。
接続配線層パターン２３７における配線接続部２２０上に封止層パターン２１７の上を被覆するように上部封止層パターン２１９を形成する。
上部封止層パターン２１９の形成は、図８（ｃ）に示すように、例えば、スパッタリング法あるいは真空蒸着法などを用いタングステン（Ｗ）からなる薄膜とアルミニウム（Ａｌ）又はアルミニウム合金からなる薄膜とを順に積層して金属膜２１９ｘを形成し、その後、図８（ｄ）に示すように、ホトリソグラフィー法およびエッチング法を用いパターニングすることでなされる。なお、上部封止層パターン２１９は、封止層パターン２１７と電気的に接続された状態となる。
５．効 果
以上説明したように、実施の形態１に係る表示装置は、基板１００と、基板１００上に配された発光部ＥＬと、発光部ＥＬを駆動するトランジスタ（Ｔｒ1、Ｔｒ2）と、トランジスタ（Ｔｒ1、Ｔｒ2）のソースＳ2、ドレインＤ1、又はゲートＧ2の何れかから基板上の発光部が存する画素領域１０Ａ外まで延出された金属からなる引出配線層パターン２０７と、基板１００上に引出配線層パターン２０７を少なくとも覆うように配され、基板上の画素領域１０Ａ外であって引出配線層パターン２０７と平面視において重なる位置にコンタクト孔２１６ａが開設されているパッシベーション層２１６と、パッシベーション層２１６の上面、コンタクト孔２１６ａの内周面、及びコンタクト孔２１６ａ内の引出配線層パターン２０７上面に連続して配されている接続配線層パターン２３７と、接続配線層パターン２３７上に配され、接続配線層パターン２３７のコンタクト孔２１６ａ内に存する部分を覆う導電性を有する封止層パターン２１７と、接続配線層パターン２３７の上方に配され封止層パターン２１７を覆う導電性を有する上部封止層パターン２１９とを備えたことを特徴とする。また、接続配線層パターン２３７のパッシベーション層２１６の上面に配された部分は外部からの配線を接続するための接続端子部２３７ａを有している構成としてもよい。
一般に、ＩＴＯは、過酸化水素系エッチング液で錯化現象が起きずエッチングされないことから、例えば、アノード１１９のエッチングにおいて、過酸化水素系エッチング液を使用した場合には、ＩＴＯは、接続配線層パターン２３７に対するカバーメタルとして使用することができるとも考えられる。しかしながら、接続配線層パターン２３７は、上述のとおり、その厚みが、例えば、５［ｎｍ］〜２００［ｎｍ］の範囲と薄く構成されていることから、カバーメタルとしての機能は十分とはいえない。また、過酸化水素系エッチング液以外のエンチャントを用いた場合も同様にカバーメタルとしての機能は十分とはいえない。特にシュウ酸系エッチング液の場合にはＩＴＯが溶解する。そのため、例えば、アノード１１９のエッチングにおいて、エッチャントがコンタクト孔２１６ａ内の接続配線層パターン２３７を通して下部まで染み込み、基板１００上面に設けられた引出配線層パターン２０７を腐食させる場合があり得る。
これに対し、上記実施の形態１に係る構成を採ることにより、基板上に接続配線層パターン２３７を形成した後、その上に、例えば発光部ＥＬのアノード１１９をエッチングによりパターンニングする際に、コンタクト孔２１６ａを封止層パターン２１７により封止することができ、コンタクト孔２１６ａにエッチャントが浸入することを防止できる。そのため、基板１００上面に設けられた引出配線層パターン２０７を腐食させることができ、引出配線層パターン２０７と接続配線層パターン２３７の接続部の劣化を抑制しながら、高い歩留まりでの生産が可能である。その結果、接続配線層パターン２３７と引出配線層パターン２０７との電気抵抗の増加や接続不良を防止し、表示装置１の動作安定性を向上することができる。
また、本実施の形態に係る表示パネルでは、上部封止層パターン３１９が封止層パターン２１７を覆ことにより、封止層パターン２１７を形成した後、その上に、例えば発光部ＥＬの形成においてエッチング、現像、焼成等を行う際、封止層パターン２１７を上部封止層パターン３１９により封止することができ、封止層パターン２１７がエンチャントや熱により損傷を受けることを防止できる。そのため、封止層パターン２１７の劣化を抑制しながら、高い歩留まりでの生産が可能である。
≪実施の形態２≫
本発明の実施の形態２に係る表示パネルの構成について、図９を用い説明する。図９では、表示パネルの一部構成だけを抜き出して図示しており、図示を省略している部分の構成については、上記実施の形態１に係る表示パネル１０と同一構成を採用している。また、図９においても、上記実施の形態１に係る表示パネル１０と同一構成の部位については、同一の符号を付している。
図９に示すように、本実施の形態に係る表示パネルでは、上部封止層パターン３１９は、パッシベーション層２１６の上方において接続配線層パターン２３７に沿って接続端子部２３７ａまで延出されていることを特徴とする。上部封止層パターン３１９を接続配線層パターン２３７に沿って接続端子部２３７ａまで延出することにより、シート抵抗を軽減することができる。接続配線層パターン２３７は、上述のとおり、その厚みが、例えば、５［ｎｍ］〜２００［ｎｍ］の範囲と薄く構成されていることから、導電層の総厚を増すことによりシート抵抗の軽減が可能となる。
また、上部封止層パターン３１９を接続配線層パターン２３７と共に接続端子部２３７ａまで延出することにより、パッシベーション層２１６の上面において上部封止層パターン３１９のみを接続端子部２３７ａまで延出した場合と較べて、抵抗値のばらつきを軽減することができる。図１０（ａ）は、実施の形態２に係る表示パネルの配線抵抗の測定結果、（ｂ）は、パッシベーション層２１６の上面において上部封止層パターン３１９のみを接続端子部２３７ａまで延出した比較例に係る表示パネルの配線抵抗の測定結果である。図１０（ａ）（ｂ）に示すように、実施の形態２では、比較例に比べて抵抗値の変動幅が約１０％に減少していることがわかる。Ｒ及びＬは基板上の測定位置を示す。
次に、抵抗値変動が大きい傾向を示した比較例に係る表示パネルの上部封止層パターン３１９上面の観察を行った。図１１は、比較例に係る表示パネルの上部封止層パターン３１９上面の配線接続部を平面視した拡大写真である。図１２は、図１１におけるＢ部の拡大写真である。図１３は、図１２におけるＣ部の直線方向に沿って切断した断面写真ある。図１４は、図１３における一部の拡大写真である。図１２に示すように、上部封止層パターン３１９上面に粒状の突起が観察される。図１３及び図１４に示すように、上部封止層パターン３１９上面の突起の下部には、パッシベーション層２１６と上部封止層パターン３１９との界面に粒状物があり、この粒状物が突起の要因であることがわかる。この粒状物は、パッシベーション層２１６上の接続配線層パターン２３７をエッチングにより除去した際の残渣であると推定される。ＩＴＯはエッチングにより完全には除去しにくく、パッシベーション層２１６と上部封止層パターン３１９との界面に生じた粒状の残渣が抵抗値変動の要因となっていると考えられる。
以上、説明したとおり、上部封止層パターン３１９を接続配線層パターン２３７に沿って接続端子部２３７ａまで延出することによりシート抵抗を軽減するとともに、上部封止層パターン３１９のみを接続端子部２３７ａまで延出した場合に較べて、抵抗値のばらつきを軽減することができる。
≪その他の事項≫
上記実施の形態１、２では、引出配線層パターン２０７はソース電極１０７から引き出されている場合を例として説明した。しかしながら、本実施形態に係る引出配線層パターンは、ソース電極１０７からの引出配線層パターンに限定されるものではなく、例えば、ゲート電極１０１、ドレイン電極１０９、カソード１２５からの引出配線層パターンや、画素を構成する発光部を駆動する駆動素子から引出される電極パターンの全てに適用されるものであることはいうまでもない。
また、上記実施の形態１〜２では、トップエミッション型のＥＬ表示パネルを一例としたが、本発明はこれに限定を受けるものではない。例えば、ボトムエミッション型の表示パネルなどに適用することもできるし、液晶パネルや電界放出表示パネル、あるいは電子ペーパなどに適用することもできる。
また、上記実施の形態１〜２では、一つの画素１０ａに対して２つのトランジスタＴｒ 1、Ｔｒ2が設けられてなる構成を採用したが、本発明はこれに限定を受けるものではない。例えば、一つのサブピクセルに対して一つのトランジスタを備える構成でもよいし、三つ以上のトランジスタを備える構成でもよい。
また、各部位の構成材料については、適宜変更することができる。例えば、パッシベーション層におけるバリア層については、ＡｌＯｘに限らず、Ａｌを含む窒化物、あるいは酸窒化物を採用することもできる。
また、ゲート電極、ソース電極およびドレイン電極の構成材料についても、例えば、Ｍｏからなる層と、Ａｌからなる層との積層構成とすることや、Ｍｏからなる層と、Ａｌ−Ｎｄからなる合金層との積層構成とすることなどもできる。
さらに、上記実施の形態１〜２では、ＥＬ素子部の下部にアノードが配され、ＴＦＴ装置のソース電極１１０にアノード１１９を接続する構成を採用したが、ＥＬ素子部の下部にカソード、上部にアノードが配された構成を採用することもできる。この場合には、ＴＦＴ装置におけるドレインに対して、下部に配されたカソードを接続することになる。
さらに、各構成部位の材料には、公知の材料を適宜採用することができる。
≪補足≫
以上で説明した実施の形態は、いずれも本発明の好ましい一具体例を示すものである。実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、工程、工程の順序などは一例であり、本発明を限定する主旨ではない。また、実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない工程については、より好ましい形態を構成する任意の構成要素として説明される。
また、上記の工程が実行される順序は、本発明を具体的に説明するために例示するためのものであり、上記以外の順序であってもよい。また、上記工程の一部が、他の工程と同時（並列）に実行されてもよい。
また、発明の理解の容易のため、上記各実施の形態で挙げた各図の構成要素の縮尺は実際のものと異なる場合がある。また本発明は上記各実施の形態の記載によって限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。
また、各実施の形態及びその変形例の機能のうち少なくとも一部を組み合わせてもよい。
さらに、本実施の形態に対して当業者が思いつく範囲内の変更を施した各種変形例も本発明に含まれる。
本発明は、高い電気的特性を有するとともに、高い加工性により生産における歩留まり向上を図ることができる薄膜トランジスタ装置、及びそれを用いた表示装置を実現するのに有用である。
１ 表示装置
１０ 表示パネル
１０ａ 画素
１０Ａ 画素領域
１００ 基板
１０１ ゲート電極
１０２ ゲート絶縁層
１０４、１０５ チャネル層
１０６ チャネル保護層
１０７、１１０ ソース電極
１０８、１０９ ドレイン電極
１１１ ソース下部電極
１１２ ドレイン下部電極
１１３ コンタクトプラグ
１１６、２１６ パッシベーション層
１１７ 上部接続電極層
１１８ 層間絶縁層
１１９ アノード
１２０ ホール注入層
１２１ バンク
１２２ ホール輸送層
１２３ 発光層
１２４ 電子輸送層
１２５ カソード
１２６ 封止層
１２７ 接合層
１２８ カラーフィルタ層
１２９ 遮光層
１３６ 上部パッシベーション層
１３７ 下部接続電極層
２０７ 引出配線層パターン
２１７ 封止層パターン
２１９ 上部封止層パターン
２３７ 接続配線層パターン
ＥＬ．ＥＬ素子部
Ｔｒ1．駆動トランジスタ
Ｔｒ2．スイッチングトランジスタ
Ｃ．容量

Claims (20)

  1. 基板と、
    前記基板上に配された発光部と、
    前記発光部を駆動するトランジスタと、
    前記トランジスタのソース、ドレイン、又はゲートの何れかから前記基板上の発光部が存する領域外まで延出された金属からなる引出配線層パターンと、
    前記基板上に前記引出配線層パターンを覆うように配され、前記基板上の前記領域外であって前記引出配線層パターンと平面視において重なる位置にコンタクト孔が開設されているパッシベーション層と、
    前記パッシベーション層の上面、前記コンタクト孔の内周面、及び前記コンタクト孔内の前記引出配線層パターン上面に連続して配されている接続配線層パターンと、
    前記接続配線層パターン上に配され、前記接続配線層パターンの前記コンタクト孔内に存する部分を覆う封止層パターンと、
    前記接続配線層パターンの上方に配され前記封止層パターンを覆う上部封止層パターンとを備えた
    表示装置。
  2. 前記接続配線層パターンの前記パッシベーション層の上面に配された部分は外部からの配線を接続するための接続端子部を有している
    請求項１に記載の表示装置。
  3. 前記封止層パターン及び前記上部封止層パターンは導電性を有し、
    前記上部封止層パターンは、前記パッシベーション層の上方において前記接続配線層パターンに沿って前記接続端子部又はその近傍まで延出されている
    請求項２に記載の表示装置。
  4. 前記接続配線層パターンは前記基板の周縁部又はその近傍まで延出され、
    前記接続端子部は前記接続配線層パターンの前記基板の周縁部側終端部に形成されている
    請求項２に記載の表示装置。
  5. 前記封止層パターンは、当該封止層パターンの上部が前記コンタクト孔からはみ出す程度に前記コンタクト孔に埋設され前記コンタクト孔を埋めている
    請求項１から４の何れか１項に記載の表示装置。
  6. 前記パッシベーション層には、単一の前記引出配線層パターンと平面視において重なる位置に前記コンタクト孔が複数開設されており、各々の前記コンタクト孔に配設される前記封止層パターン同士は互いに分離して配置されている
    請求項１から５の何れか１項に記載の表示装置。
  7. 前記パッシベーション層には、単一の前記引出配線層パターンと平面視において重なる位置に前記コンタクト孔が複数開設されており、前記複数のコンタクト孔に対して連続した状態で前記封止層パターンが配設されている
    請求項１から５の何れか１項に記載の表示装置。
  8. 前記引出配線層パターンは、銅を含む層を積層してなる積層金属膜、または銅を含む合金層である
    請求項１から７の何れか１項に記載の表示装置。
  9. 前記封止層パターンは、銅を含む層を積層してなる積層金属膜、または銅を含む合金層である
    請求項１から８の何れか１項に記載の表示装置。
  10. 前記上部封止層パターンは、タングステンからなる薄膜と、アルミニウム又はアルミニウム合金からなる薄膜とを順に積層した金属膜である
    請求項１から９の何れか１項に記載の表示装置。
  11. 基板と、
    前記基板上に配された発光部を駆動するトランジスタと、
    前記トランジスタのソース、ドレイン、又はゲートの何れかから前記基板上の発光部が存する領域外まで延出された金属からなる引出配線層パターンと、
    前記基板上に前記引出配線層パターンを少なくとも覆うように配され、前記基板上の前記領域外であって前記引出配線層パターンと平面視において重なる位置にコンタクト孔が開設されているパッシベーション層と、
    前記パッシベーション層の上面、前記コンタクト孔の内周面、及び前記コンタクト孔内の前記引出配線層パターン上面に連続して配されている接続配線層パターンと、
    前記接続配線層パターン上に配され、前記接続配線層パターンの前記コンタクト孔内に存する部分を覆う封止層パターンと、
    前記接続配線層パターンの上方に配され前記封止層パターンを覆う上部封止層パターンとを備えた
    薄膜トランジスタ装置。
  12. 前記接続配線層パターンの前記パッシベーション層の上面に配された部分は外部からの配線を接続するための接続端子部を有している
    請求項１１に記載の薄膜トランジスタ装置。
  13. 前記封止層パターン及び前記上部封止層パターンは導電性を有し、
    前記上部封止層パターンは、前記パッシベーション層の上方において前記接続配線層パターンに沿って前記接続端子部又はその近傍まで延出されている
    請求項１１に記載の薄膜トランジスタ装置。
  14. 前記接続配線層パターンは前記基板の周縁部又はその近傍まで延出され、
    前記接続端子部は前記接続配線層パターンの前記基板の周縁部側終端部に形成されている
    請求項１２に記載の薄膜トランジスタ装置。
  15. 前記封止層パターンは、当該封止層パターンの上部が前記コンタクト孔からはみ出す程度に前記コンタクト孔に埋設され前記コンタクト孔を埋めている
    請求項１１から１４の何れか１項に記載の薄膜トランジスタ装置。
  16. 前記パッシベーション層には、単一の前記引出配線層パターンと平面視において重なる位置に前記コンタクト孔が複数開設されており、各々の前記コンタクト孔に配設される前記封止層パターン同士は互いに分離して配置されている
    請求項１１から１５の何れか１項に記載の薄膜トランジスタ装置。
  17. 前記パッシベーション層には、単一の前記引出配線層パターンと平面視において重なる位置に前記コンタクト孔が複数開設されており、前記複数のコンタクト孔に対して連続した状態で前記封止層パターンが配設されている
    請求項１１から１５の何れか１項に記載の薄膜トランジスタ装置。
  18. 前記引出配線層パターンは、銅を含む層を積層してなる積層金属膜、または銅を含む合金層である
    請求項１１から１７の何れか１項に記載の薄膜トランジスタ装置。
  19. 前記封止層パターンは、銅を含む層を積層してなる積層金属膜、または銅を含む合金層である
    請求項１１から１８の何れか１項に記載の薄膜トランジスタ装置。
  20. 前記上部封止層パターンは、タングステンからなる薄膜と、アルミニウム又はアルミニウム合金からなる薄膜とを順に積層した金属膜である
    請求項１１から１９の何れか１項に記載の薄膜トランジスタ装置。
JP2016515859A 2014-05-02 2015-04-23 薄膜トランジスタ装置、及びそれを用いた表示装置 Active JP6358510B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014095338 2014-05-02
JP2014095338 2014-05-02
PCT/JP2015/002203 WO2015166651A1 (ja) 2014-05-02 2015-04-23 薄膜トランジスタ装置、及びそれを用いた表示装置

Publications (2)

Publication Number Publication Date
JPWO2015166651A1 true JPWO2015166651A1 (ja) 2017-04-20
JP6358510B2 JP6358510B2 (ja) 2018-07-18

Family

ID=54358396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016515859A Active JP6358510B2 (ja) 2014-05-02 2015-04-23 薄膜トランジスタ装置、及びそれを用いた表示装置

Country Status (3)

Country Link
US (1) US10020323B2 (ja)
JP (1) JP6358510B2 (ja)
WO (1) WO2015166651A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6685675B2 (ja) * 2015-09-07 2020-04-22 株式会社Ｊｏｌｅｄ 有機ｅｌ素子、それを用いた有機ｅｌ表示パネル、及び有機ｅｌ表示パネルの製造方法
JP6976571B2 (ja) * 2018-02-23 2021-12-08 株式会社Joled 有機ｅｌ表示パネルの製造方法、及び有機ｅｌ表示パネル
CN111048526A (zh) * 2019-11-27 2020-04-21 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板
US11398437B2 (en) * 2019-12-13 2022-07-26 Semiconductor Components Industries, Llc Power device including metal layer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060139502A1 (en) * 2004-12-24 2006-06-29 Ahn Byung C Liquid crystal display device and fabricating method thereof
US20080137021A1 (en) * 2006-12-12 2008-06-12 Jin Young Choi Preventing wiring corrosion in LCDs
WO2009016858A1 (ja) * 2007-07-27 2009-02-05 Sharp Kabushiki Kaisha 回路基板、表示装置及び液晶表示装置
JP2010199566A (ja) * 2009-01-30 2010-09-09 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05163488A (ja) 1991-12-17 1993-06-29 Konica Corp 有機薄膜エレクトロルミネッセンス素子
US5443922A (en) 1991-11-07 1995-08-22 Konica Corporation Organic thin film electroluminescence element
JPH08293543A (ja) * 1995-04-25 1996-11-05 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3361278B2 (ja) * 1997-12-26 2003-01-07 シャープ株式会社 反射型液晶表示装置とその製造方法、ならびに回路基板の製造方法
JP3838047B2 (ja) * 2000-12-06 2006-10-25 セイコーエプソン株式会社 電気光学装置、および、その製造方法
JP4831716B2 (ja) * 2001-03-15 2011-12-07 Ｎｌｔテクノロジー株式会社 アクティブマトリクス型液晶表示装置
JP2004247533A (ja) 2003-02-14 2004-09-02 Casio Comput Co Ltd アクティブマトリックスパネル
JP4872510B2 (ja) * 2006-08-01 2012-02-08 カシオ計算機株式会社 発光素子を用いたディスプレイパネル及びその製造方法
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4329847B2 (ja) * 2007-03-27 2009-09-09 エプソンイメージングデバイス株式会社 電気光学装置及び電気光学装置製造方法
TWI369556B (en) 2007-03-27 2012-08-01 Sony Corp Electro-optic device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060139502A1 (en) * 2004-12-24 2006-06-29 Ahn Byung C Liquid crystal display device and fabricating method thereof
US20080137021A1 (en) * 2006-12-12 2008-06-12 Jin Young Choi Preventing wiring corrosion in LCDs
WO2009016858A1 (ja) * 2007-07-27 2009-02-05 Sharp Kabushiki Kaisha 回路基板、表示装置及び液晶表示装置
JP2010199566A (ja) * 2009-01-30 2010-09-09 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Also Published As

Publication number Publication date
JP6358510B2 (ja) 2018-07-18
US20170084632A1 (en) 2017-03-23
WO2015166651A1 (ja) 2015-11-05
US10020323B2 (en) 2018-07-10

Similar Documents

Publication Publication Date Title
JP6057106B2 (ja) 薄膜トランジスタ装置とその製造方法、および表示装置
US8558235B2 (en) Organic light emitting diode display and manufacturing method thereof
US8946730B2 (en) Thin-film transistor device and method for manufacturing same, organic electroluminescent display element, and organic electroluminescent display device
US9024319B2 (en) Thin-film transistor device and method for manufacturing same, organic electroluminescent display element, and organic electroluminescent display device
US10199601B2 (en) Thin film transistor element substrate, method of producing the substrate, and organic EL display device including the thin film transistor element substrate
JP6083053B2 (ja) 薄膜トランジスタ装置とその製造方法、および表示装置
US8907344B2 (en) Thin-film transistor device and method for manufacturing same, organic electroluminescent display element, and organic electroluminescent display device
WO2020065710A1 (ja) 表示装置
US8941115B2 (en) Thin-film transistor element and method for manufacturing same, organic electroluminescent display element, and organic electroluminescent display device
JP6358510B2 (ja) 薄膜トランジスタ装置、及びそれを用いた表示装置
US9165988B2 (en) Organic light-emitting display apparatus having dual insulating parts
JP6232661B2 (ja) 薄膜トランジスタ装置、及びそれを用いた表示装置
JP6439194B2 (ja) 有機発光デバイス
JP6241859B2 (ja) アクティブマトリクス型表示パネルの製造方法とアクティブマトリクス型表示パネル
US8994186B2 (en) Thin-film transistor element and method for producing same, organic el display element, and organic el display device
US8969884B2 (en) Thin-film transistor device and method for manufacturing same, organic electroluminescent display elements and organic electroluminescent display device
CN113287368A (zh) 显示装置
JP6779839B2 (ja) 有機ｅｌ表示パネル及び有機ｅｌ表示パネルの製造方法
JP2016004760A (ja) 有機発光デバイスおよび有機表示装置
JP2020043181A (ja) 薄膜トランジスタ基板、及び、その製造方法、並びに、薄膜トランジスタ基板を用いた有機ｅｌ表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180607

R150 Certificate of patent or registration of utility model

Ref document number: 6358510

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113