JPWO2015129131A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2015129131A1
JPWO2015129131A1 JP2016505006A JP2016505006A JPWO2015129131A1 JP WO2015129131 A1 JPWO2015129131 A1 JP WO2015129131A1 JP 2016505006 A JP2016505006 A JP 2016505006A JP 2016505006 A JP2016505006 A JP 2016505006A JP WO2015129131 A1 JPWO2015129131 A1 JP WO2015129131A1
Authority
JP
Japan
Prior art keywords
guard ring
ring structure
semiconductor
semiconductor device
formation region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016505006A
Other languages
English (en)
Inventor
吐田　真一
真一 吐田
勝 久保
勝 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPWO2015129131A1 publication Critical patent/JPWO2015129131A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

半導体基板(２１)上に素子形成領域(１０)の周囲を囲むように形成され、絶縁膜(２７)を介して基板厚さ方向に延在する壁状の第１のガードリング構造体(１１)と、半導体基板(２１)上の素子形成領域(１０)と第１のガードリング構造体(１１)との間に素子形成領域(１０)の周囲を囲むように形成され、絶縁膜(２６,２７)を介して基板厚さ方向に延在する壁状の第２のガードリング構造体(１２)とを備える。第１,第２のガードリング構造体(１１,１２)は、導電材料からなり、第１のガードリング構造体(１１)は、半導体基板(２１)と素子形成領域(１０)および第２のガードリング構造体(１２)に対して絶縁された状態で設ける。これにより、半導体素子とダイボンド材との間のリークを防止できると共に、半導体素子への水分や可動イオンの侵入を防止できる信頼性の高い半導体装置を提供する。

Description

この発明は、半導体装置に関し、詳しくは、トランジスタ等の半導体素子へのダイシングによるチッピングや水分の侵入を防ぐガードリング構造を備えた半導体装置に関する。
従来、トランジスタ等の半導体素子を備えた半導体装置は、ウエハ状態からダイシングにより個々のチップに分割される。このチップに分割する際にダイシングによる衝撃によりダイシング断面にチッピングやクラックを生じる場合がある。また、チップ分割された半導体装置のダイシング断面から水分や可動イオンが侵入して、配線を腐食したり、絶縁膜の耐性が劣化したり、素子周辺のインピーダンス変化による素子特性変動を起こしたりすることがある。
このようなチップに分割された半導体装置において、チッピングやクラックの侵入、水分や可動イオンなどの侵入による半導体素子の劣化を防ぐため、チップ周辺に沿って金属配線で形成されたガードリングを形成する技術が用いられている。
さらには、ガードリングの一部に欠陥があっても水分の侵入を防ぐために、素子形成領域の周囲を囲む第１のガードリングと、素子形成領域と第１のガードリングとの間に設けられ、素子形成領域の周囲を囲む第２のガードリングを備え、第１のガードリングと第２のガードリングを接続し、第１のガードリングと第２のガードリングとの間の領域を複数の区域に分割した半導体装置が提案されている(例えば、特開２００４−３０４１２４号公報(特許文献１)参照)。
特開２００４−３０４１２４号公報
近年、次世代パワー半導体として、ＧaＮを用いたパワー半導体が注目されているが、Ｓｉ半導体基板よりも、そのような半導体装置を分割するダイシングによるチッピングやクラックが生じやすいことが知られている。
このようなＧaＮ系半導体装置において、上述した半導体装置のように第１のガードリングと第２のガードリングからなる２重ガードリング構造を適用した場合、半導体素子をＡgペースト等のダイボンド材を用いて金属フレームにダイボンドした際に、ダイボンド材と半導体素子との間にリーク電流が発生するという問題があった。
上記２重ガードリング構造のＧaＮ系半導体装置について本発明者が解析した結果、ダイシングによるクラックが第１のガードリングに到達しており、導電性のダイボンド材がガードリングに接触して電気的に接続されていた。また、上記２重ガードリング構造のＧaＮ系半導体装置では、ガードリングと半導体素子は素子分離を行っているが、ＧaＮ系の半導体は界面制御が難しく、ＧaＮ半導体素子とガードリングとの間でリーク電流が発生してしまうという課題があり、そのためにダイボンド材と半導体素子とがガードリングを介してリークが生じていることが判明した。
そこで、この発明の課題は、半導体素子とダイボンド材との間のリークを防止できると共に、半導体素子への水分や可動イオンの侵入を防止できる信頼性の高い半導体装置を提供することにある。
上記課題を解決するため、この発明の半導体装置は、
半導体基板上に半導体素子が形成された素子形成領域と、
上記半導体基板上の少なくとも上記素子形成領域の外側に形成された絶縁膜と、
上記半導体基板上に上記素子形成領域の周囲を囲むように形成され、上記絶縁膜を介して基板厚さ方向に延在する壁状の第１のガードリング構造体と、
上記半導体基板上の上記素子形成領域と上記第１のガードリング構造体との間に上記素子形成領域の周囲を囲むように形成され、上記絶縁膜を介して基板厚さ方向に延在する壁状の第２のガードリング構造体と
を備え、
上記第１,第２のガードリング構造体は、導電材料からなり、
上記第１のガードリング構造体は、上記半導体基板と上記素子形成領域および上記第２のガードリング構造体に対して絶縁された状態で設けられていることを特徴とする。
また、一実施形態の半導体装置では、
上記第２のガードリング構造体と上記素子形成領域との間に素子分離領域を形成した。
また、一実施形態の半導体装置では、
上記第１のガードリング構造体と上記第２のガードリング構造体の夫々は、上記素子形成領域の周囲を囲むようにかつ上記絶縁膜を介して基板厚さ方向に間隔を開けて形成された環状の導電層と、上記環状の導電層間を接続するように上記絶縁膜に形成された環状のコンタクト部とを有する。
上記環状のコンタクト部はあくまで一例であり、帯状、正方形状、円形状のコンタクト部の組み合わせで壁を形成しても問題ない。
また、一実施形態の半導体装置では、
上記第２のガードリング構造体は、上記半導体基板または上記半導体基板上に形成された半導体層の少なくとも一方に接している。
また、一実施形態の半導体装置では、
上記素子形成領域に形成された上記半導体素子は、少なくともＧaＮ系半導体層を有する。
以上より明らかなように、この発明によれば、第１のガードリング構造体によってダイシングによるチッピングやクラックが第２のガードリング構造体や半導体素子へ及ぶのを防止でき、さらに、第１のガードリング構造体は、半導体基板、素子形成領域、第２のガードリング構造体と絶縁されているため、半導体素子を実装するダイボンド材と半導体素子との間のリークを発生させない。また、第２のガードリング構造体により半導体素子への水分の侵入を防ぐことができる。したがって、半導体素子とダイボンド材との間のリークを防止できると共に、半導体素子への水分や可動イオンの侵入を防止できる信頼性の高い半導体装置を実現することができる。
図１はこの発明の一実施形態の半導体装置の構成を示す平面図である。 図２は図１のII−II線から見た断面図である。
以下、この発明の半導体装置を図示の実施の形態により詳細に説明する。なお、各図は本発明を理解する為の簡略図であり、金属層数など、あくまで一例である。
〔第１実施形態〕
図１はこの発明の第１実施形態の半導体装置の構成を示している。この第１実施形態の半導体装置は、半導体素子としてＧaＮ系ＨＦＥＴ(Hetero-junction Field Effect Transistor；ヘテロ接合電界効果トランジスタ)が素子形成領域１０に形成されている。
この発明の第１実施形態の半導体装置は、図１に示すように、正方形状の素子形成領域１０を囲むように壁状の第１のガードリング構造体１１が形成され、素子形成領域１０と第１のガードリング構造体１１との間に素子形成領域１０を囲むように壁状の第２のガードリング構造体１２が形成されている。第１のガードリング構造体１１と第２のガードリング構造体１２は、互いに接続されておらず、電気的に分離されている。
また、上記素子形成領域１０には、少なくとも１つの半導体素子が形成されている。この実施の形態では、半導体素子をＨＦＥＴとしているが、バイポーラトランジスタやダイオードなどでも構わない。
図２は図１のII−II線から見た断面図を示しており、この半導体装置は、図２に示すように、半導体基板の一例としてのシリコン基板２１と、シリコン基板２１上に形成されたＧaＮ系チャネル層２２と、このＧaＮ系チャネル層２２上に形成されたＧaＮ系バリア層２３を有する。さらに、ＧaＮ系チャネル層２２上に絶縁膜２６,２７とパッシベーション膜２８が順に積層されている。絶縁膜２６,２７およびパッシベーション膜２８は、窒化シリコン、酸化シリコンなどからなる。このパッシベーション膜２８は、表面からの水分や可動イオンの侵入を防止している。
上記素子形成領域１０内のＧaＮ系バリア層２３上に、絶縁膜や金属層を堆積してパターニングすることで半導体素子(図示せず)が形成されている。
上記絶縁膜２６上に絶縁膜２７を介して基板厚さ方向に延在する壁状の第１のガードリング構造体１１が設けられている。この第１のガードリング構造体１１は、絶縁膜２６上に形成された金属層１１１と、その金属層１１１上に形成されたコンタクト部１１２と、絶縁膜２７上にコンタクト部１１２を介して接続された金属層１１３とを有している。この金属層１１１,１１３は、導電層の一例である。また、金属層１１１,１１３とコンタクト部１１２は夫々、素子形成領域１０を囲むように環状に形成されている。この第１のガードリング構造体１１は、シリコン基板２１やＧaＮ系チャネル層２２やＧaＮ系バリア層２３とは絶縁膜２６,２７により絶縁されて接触していない。上記第１のガードリング構造体１１と第２のガードリング構造体１２を絶縁膜２７により絶縁して、第１,第２のガードリング構造体１１,１２の接触を防止している。
上記第１のガードリング構造体１１の金属層１１１,１１３とコンタクト部１１２は、導電材料の一例としてのアルミニウム、銅、チタンなどの金属からなる。
また、上記ＧaＮ系バリア層２３上に接するように、かつ、絶縁膜２６,２７を介して基板厚さ方向に延在する壁状の第２のガードリング構造体１２が設けられている。この第２のガードリング構造体１２は、ＧaＮ系バリア層２３上に形成された金属層１２１と、その金属層１２１上に形成されたコンタクト部１２２と、絶縁膜２６上にコンタクト部１２２を介して接続された金属層１２３と、その金属層１２３上に形成されたコンタクト部１２４と、絶縁膜２７上にコンタクト部１２４を介して接続された金属層１２５とを有している。この金属層１２１,１２３,１２５は、導電層の一例である。また、金属層１２１,１２３,１２５とコンタクト部１２２,１２４は夫々、素子形成領域１０を囲むように環状に形成されている。この第２のガードリング構造体１２によって、半導体装置の側壁部分からの水分や可動イオンが素子形成領域１０への侵入するのを防止する。
また、第２のガードリング構造体１２の金属層１２１,１２３,１２５とコンタクト部１２２,１２４は、導電材料の一例としてのアルミニウム、銅、チタンなどの金属からなる。なお、第２のガードリング構造体１２の最下部である金属層１２１は、ＧaＮ系バリア層２３を除去し、ＧaＮ系チャネル層２２に接するように形成してもよい。
上記第２のガードリング構造体１２と素子形成領域１０との間は、第２のガードリング構造体１２と半導体素子との間のＧaＮ系バリア層２３を除去することにより素子分離領域２０が形成されている。なお、素子分離領域は、イオン注入などによるその他の素子分離構造であっても構わない。
上記半導体装置をダイシングによりチップ分割する際にチッピングやクラックが発生するが、第１のガードリング構造体１１が機械的衝撃を吸収することによって、チッピングやクラックの内部への侵入を防ぐことができる。
また、半導体装置をＡgペースト等のダイボンド材を用いて金属フレームにダイボンドした際に、ダイシングによるチッピングやクラックのためにダイボンド材と外側の第１のガードリング構造体１１が接触してしまう場合があるが、第１のガードリング構造体１１と第２のガードリング構造体１２とは電気的に分離されているため、ダイボンド材と第１のガードリング構造体１１が接触しても、第２のガードリング構造体１２とダイボンド材との間にリークを生じない。
特に、ＧaＮ系半導体装置では、素子分離をしていても、第２のガードリング構造体１２と素子形成領域１０の半導体素子との間のリークが発生してしまうような場合に、ダイボンド材と半導体素子との間のリークを防止することができる。
上記第２のガードリング構造体１２と素子形成領域１０との間に素子分離領域２０を形成することによって、素子形成領域１０の半導体素子と第２のガードリング構造体１２との間のリークを確実に防止できる。
また、上記第１のガードリング構造体１１が、素子形成領域１０の周囲を囲むようにかつ絶縁膜２７を介して基板厚さ方向に間隔を開けて形成された環状の金属層１１１,１１３と、金属層１１１,１１３間を接続するように絶縁膜２７に形成された環状のコンタクト部１１２で構成され、第２のガードリング構造体１２が、ＧaＮ系バリア層２３上に形成された金属層１２１と、素子形成領域１０の周囲を囲むようにかつ絶縁膜２７を介して基板厚さ方向に間隔を開けて形成された環状の金属層１２３,１２５と、金属層１２１,１２３間および金属層１２３,１２５間を接続するように形成された環状のコンタクト部１２２,１２４で構成されている。これによって、絶縁膜２７を介して基板厚さ方向に延在してチッピングやクラックを防ぐ壁(第１のガードリング構造体１１)、および、絶縁膜２６,２７を介して基板厚さ方向に延在して水分や可動イオンの侵入を防ぐ壁(第２のガードリング構造体１２)を容易に形成できる。
また、上記シリコン基板２１上に形成されたＧaＮ系バリア層２３(半導体層)に第２のガードリング構造体１２が接していることによって、水分や可動イオンの侵入を確実に防止することができる。
また、上記素子形成領域１０に形成された半導体素子がＧaＮ系半導体層(チャネル層２２,バリア層２３)を有する半導体装置では、特にチップに分割するダイシングにおいてチッピングやクラックが生じやすいが、この発明を適用することで、半導体素子とダイボンド材との間のリーク防止と半導体素子への水分や可動イオンの侵入防止ができ、信頼性の高いＧaＮ系半導体装置を実現することができる。
上記環状のコンタクト部はあくまで一例であり、帯状、正方形状、円形状のコンタクト部の組み合わせで壁を形成しても問題ない。
〔第２実施形態〕
上記第１実施形態では、ＧaＮ系ＨＦＥＴを用いて説明したが、この発明の第２実施形態の一例としてシリコン系半導体装置でも構わない。この第２実施形態では、半導体層や半導体素子を除いて図１,図２に示す第１実施形態と同一の構成をしている。
上記第２実施形態の半導体装置は、第１実施形態の半導体装置と同様の効果を有する。
上記第１,第２実施形態では、半導体基板としてシリコン基板２１を備えた半導体装置について説明したが、半導体基板はＳi基板に限らず、サファイヤ基板やＳiＣ基板を用いてもよく、サファイヤ基板やＳiＣ基板上に窒化物半導体層を成長させてもよいし、ＧaＮ基板にＡlＧaＮ層を成長させる等のように、窒化物半導体からなる基板上に窒化物半導体層を成長させてもよい。
この発明の具体的な実施の形態について説明したが、この発明は上記第１,第２実施形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。
この発明および実施形態をまとめると、次のようになる。
この発明の半導体装置は、
半導体基板２１上に半導体素子が形成された素子形成領域１０と、
上記半導体基板２１上の少なくとも上記素子形成領域１０の外側に形成された絶縁膜２６,２７と、
上記半導体基板２１上に上記素子形成領域１０の周囲を囲むように形成され、上記絶縁膜２７を介して基板厚さ方向に延在する壁状の第１のガードリング構造体１１と、
上記半導体基板２１上の上記素子形成領域１０と上記第１のガードリング構造体１１との間に上記素子形成領域１０の周囲を囲むように形成され、上記絶縁膜２６,２７を介して基板厚さ方向に延在する壁状の第２のガードリング構造体１２と
を備え、
上記第１,第２のガードリング構造体１１,１２は、導電材料からなり、
上記第１のガードリング構造体１１は、上記半導体基板２１と上記素子形成領域１０および上記第２のガードリング構造体１２に対して絶縁された状態で設けられていることを特徴とする。
上記構成によれば、ダイシングによりチップ分割する際にチッピングやクラックが発生しても、導電材料からなる第１のガードリング構造体１１が機械的衝撃を吸収することによって、チッピングやクラックの内部への侵入を防ぐことができる。また、Ａgペースト等のダイボンド材を用いて金属フレームにダイボンドするときにチッピングやクラックのためにダイボンド材と第１のガードリング構造体１１が接触しても、半導体基板２１と素子形成領域１０および第２のガードリング構造体１２に対して絶縁された状態で設けられた第１のガードリング構造体１１は、導電材料からなる第２のガードリング構造体１２とは電気的に分離されているため、第２のガードリング構造体１２とダイボンド材との間にはリークを生じない。さらに、第２のガードリング構造体１２によって、半導体装置の側壁部分からの水分や可動イオンが素子形成領域１０への侵入するのを防止する。したがって、半導体素子とダイボンド材との間にリークが生じないように防止できると共に、半導体素子への水分の侵入を防止でき、信頼性を向上できる。
また、一実施形態の半導体装置では、
上記第２のガードリング構造体１２と上記素子形成領域１０との間に素子分離領域２０を形成した。
上記実施形態によれば、第２のガードリング構造体１２と素子形成領域１０との間に素子分離領域２０を形成することによって、素子形成領域１０の半導体素子と第２のガードリング構造体１２との間のリークを確実に防止できる。
また、一実施形態の半導体装置では、
上記第１のガードリング構造体１１と上記第２のガードリング構造体１２の夫々は、上記素子形成領域１０の周囲を囲むようにかつ上記絶縁膜２６,２７を介して基板厚さ方向に間隔を開けて形成された環状の導電層１１１,１１３,１２１,１２３,１２５と、上記環状の導電層１１１,１１３,１２１,１２３,１２５間を接続するように上記絶縁膜２６,２７に形成されたコンタクト部１１２,１２２,１２４とを有する。
上記実施形態によれば、第１のガードリング構造体１１と第２のガードリング構造体１２の夫々が、素子形成領域１０の周囲を囲むようにかつ絶縁膜２６,２７を介して基板厚さ方向に間隔を開けて形成された環状の導電層１１１,１１３,１２１,１２３,１２５と、環状の導電層１１１,１１３,１２１,１２３,１２５間を接続するように絶縁膜２６,２７に形成されたコンタクト部１１２,１２２,１２４で少なくとも構成されていることによって、絶縁膜２６,２７を介して基板厚さ方向に延在する第１,第２のガードリング構造体１１,１２の壁を容易に形成できる。
また、一実施形態の半導体装置では、
上記第２のガードリング構造体１２は、上記半導体基板２１、上記半導体基板２１上に形成された半導体層２２,２３の少なくとも一つに接している。
上記実施形態によれば、半導体基板２１、半導体基板２１上に形成された半導体層２２,２３の少なくとも一つに第２のガードリング構造体１２が接していることによって、水分や可動イオンの侵入を確実に防止できる。
また、一実施形態の半導体装置では、
上記素子形成領域１０に形成された上記半導体素子は、少なくともＧaＮ系半導体層２２,２３を有する。
素子形成領域１０に形成された半導体素子が少なくともＧaＮ系半導体層２２,２３を有する半導体装置では、特にチップに分割するダイシングにおいてチッピングやクラックが生じやすいが、この発明を適用することで、半導体素子とダイボンド材との間のリーク防止と半導体素子への水分や可動イオンの侵入防止ができ、信頼性の高いＧaＮ系半導体装置を実現できる。
１０…素子形成領域
１１…第１のガードリング構造体
１２…第２のガードリング構造体
２１…シリコン基板
２２…ＧaＮ系チャネル層
２３…ＧaＮ系バリア層
２６,２７…絶縁膜
２８…パッシベーション膜
１１１,１１３,１２１,１２３,１２５…金属層
１１２,１２２,１２４…コンタクト部
この発明は、半導体装置に関し、詳しくは、トランジスタ等の半導体素子へのダイシングによるチッピングや水分の侵入を防ぐガードリング構造を備えた半導体装置に関する。
従来、トランジスタ等の半導体素子を備えた半導体装置は、ウエハ状態からダイシングにより個々のチップに分割される。このチップに分割する際にダイシングによる衝撃によりダイシング断面にチッピングやクラックを生じる場合がある。また、チップ分割された半導体装置のダイシング断面から水分や可動イオンが侵入して、配線を腐食したり、絶縁膜の耐性が劣化したり、素子周辺のインピーダンス変化による素子特性変動を起こしたりすることがある。
このようなチップに分割された半導体装置において、チッピングやクラックの侵入、水分や可動イオンなどの侵入による半導体素子の劣化を防ぐため、チップ周辺に沿って金属配線で形成されたガードリングを形成する技術が用いられている。
さらには、ガードリングの一部に欠陥があっても水分の侵入を防ぐために、素子形成領域の周囲を囲む第１のガードリングと、素子形成領域と第１のガードリングとの間に設けられ、素子形成領域の周囲を囲む第２のガードリングを備え、第１のガードリングと第２のガードリングを接続し、第１のガードリングと第２のガードリングとの間の領域を複数の区域に分割した半導体装置が提案されている(例えば、特開２００４−３０４１２４号公報(特許文献１)参照)。
特開２００４−３０４１２４号公報
近年、次世代パワー半導体として、ＧaＮを用いたパワー半導体が注目されているが、Ｓｉ半導体基板よりも、そのような半導体装置を分割するダイシングによるチッピングやクラックが生じやすいことが知られている。
このようなＧaＮ系半導体装置において、上述した半導体装置のように第１のガードリングと第２のガードリングからなる２重ガードリング構造を適用した場合、半導体素子をＡgペースト等のダイボンド材を用いて金属フレームにダイボンドした際に、ダイボンド材と半導体素子との間にリーク電流が発生するという問題があった。
上記２重ガードリング構造のＧaＮ系半導体装置について本発明者が解析した結果、ダイシングによるクラックが第１のガードリングに到達しており、導電性のダイボンド材がガードリングに接触して電気的に接続されていた。また、上記２重ガードリング構造のＧaＮ系半導体装置では、ガードリングと半導体素子は素子分離を行っているが、ＧaＮ系の半導体は界面制御が難しく、ＧaＮ半導体素子とガードリングとの間でリーク電流が発生してしまうという課題があり、そのためにダイボンド材と半導体素子とがガードリングを介してリークが生じていることが判明した。
そこで、この発明の課題は、半導体素子とダイボンド材との間のリークを防止できると共に、半導体素子への水分や可動イオンの侵入を防止できる信頼性の高い半導体装置を提供することにある。
上記課題を解決するため、この発明の半導体装置は、
半導体基板上に半導体素子が形成された素子形成領域と、
上記半導体基板上の少なくとも上記素子形成領域の外側に形成された絶縁膜と、
上記半導体基板上に上記素子形成領域の周囲を囲むように形成され、上記絶縁膜を介して基板厚さ方向に延在する壁状の第１のガードリング構造体と、
上記半導体基板上の上記素子形成領域と上記第１のガードリング構造体との間に上記素子形成領域の周囲を囲むように形成され、上記絶縁膜を介して基板厚さ方向に延在する壁状の第２のガードリング構造体と
を備え、
上記第１,第２のガードリング構造体は、導電材料からなり、
上記第１のガードリング構造体と上記半導体基板との間に上記絶縁膜が介在しており、
上記第１のガードリング構造体は、上記半導体基板と上記素子形成領域および上記第２のガードリング構造体に対して絶縁された状態で設けられていることを特徴とする。
また、一実施形態の半導体装置では、
上記第２のガードリング構造体と上記素子形成領域との間に素子分離領域を形成した。
また、一実施形態の半導体装置では、
上記第１のガードリング構造体と上記第２のガードリング構造体の夫々は、上記素子形成領域の周囲を囲むようにかつ上記絶縁膜を介して基板厚さ方向に間隔を開けて形成された環状の導電層と、上記環状の導電層間を接続するように上記絶縁膜に形成された環状のコンタクト部とを有する。
上記環状のコンタクト部はあくまで一例であり、帯状、正方形状、円形状のコンタクト部の組み合わせで壁を形成しても問題ない。
また、一実施形態の半導体装置では、
上記第２のガードリング構造体は、上記半導体基板または上記半導体基板上に形成された半導体層の少なくとも一方に接している。
また、一実施形態の半導体装置では、
上記素子形成領域に形成された上記半導体素子は、少なくともＧaＮ系半導体層を有する。
以上より明らかなように、この発明によれば、第１のガードリング構造体によってダイシングによるチッピングやクラックが第２のガードリング構造体や半導体素子へ及ぶのを防止でき、さらに、第１のガードリング構造体は、半導体基板、素子形成領域、第２のガードリング構造体と絶縁されているため、半導体素子を実装するダイボンド材と半導体素子との間のリークを発生させない。また、第２のガードリング構造体により半導体素子への水分の侵入を防ぐことができる。したがって、半導体素子とダイボンド材との間のリークを防止できると共に、半導体素子への水分や可動イオンの侵入を防止できる信頼性の高い半導体装置を実現することができる。
図１はこの発明の一実施形態の半導体装置の構成を示す平面図である。 図２は図１のII−II線から見た断面図である。
以下、この発明の半導体装置を図示の実施の形態により詳細に説明する。なお、各図は本発明を理解する為の簡略図であり、金属層数など、あくまで一例である。
〔第１実施形態〕
図１はこの発明の第１実施形態の半導体装置の構成を示している。この第１実施形態の半導体装置は、半導体素子としてＧaＮ系ＨＦＥＴ(Hetero-junction Field Effect Transistor；ヘテロ接合電界効果トランジスタ)が素子形成領域１０に形成されている。
この発明の第１実施形態の半導体装置は、図１に示すように、正方形状の素子形成領域１０を囲むように壁状の第１のガードリング構造体１１が形成され、素子形成領域１０と第１のガードリング構造体１１との間に素子形成領域１０を囲むように壁状の第２のガードリング構造体１２が形成されている。第１のガードリング構造体１１と第２のガードリング構造体１２は、互いに接続されておらず、電気的に分離されている。
また、上記素子形成領域１０には、少なくとも１つの半導体素子が形成されている。この実施の形態では、半導体素子をＨＦＥＴとしているが、バイポーラトランジスタやダイオードなどでも構わない。
図２は図１のII−II線から見た断面図を示しており、この半導体装置は、図２に示すように、半導体基板の一例としてのシリコン基板２１と、シリコン基板２１上に形成されたＧaＮ系チャネル層２２と、このＧaＮ系チャネル層２２上に形成されたＧaＮ系バリア層２３を有する。さらに、ＧaＮ系チャネル層２２上に絶縁膜２６,２７とパッシベーション膜２８が順に積層されている。絶縁膜２６,２７およびパッシベーション膜２８は、窒化シリコン、酸化シリコンなどからなる。このパッシベーション膜２８は、表面からの水分や可動イオンの侵入を防止している。
上記素子形成領域１０内のＧaＮ系バリア層２３上に、絶縁膜や金属層を堆積してパターニングすることで半導体素子(図示せず)が形成されている。
上記絶縁膜２６上に絶縁膜２７を介して基板厚さ方向に延在する壁状の第１のガードリング構造体１１が設けられている。この第１のガードリング構造体１１は、絶縁膜２６上に形成された金属層１１１と、その金属層１１１上に形成されたコンタクト部１１２と、絶縁膜２７上にコンタクト部１１２を介して接続された金属層１１３とを有している。この金属層１１１,１１３は、導電層の一例である。また、金属層１１１,１１３とコンタクト部１１２は夫々、素子形成領域１０を囲むように環状に形成されている。この第１のガードリング構造体１１は、シリコン基板２１やＧaＮ系チャネル層２２やＧaＮ系バリア層２３とは絶縁膜２６,２７により絶縁されて接触していない。上記第１のガードリング構造体１１と第２のガードリング構造体１２を絶縁膜２７により絶縁して、第１,第２のガードリング構造体１１,１２の接触を防止している。
上記第１のガードリング構造体１１の金属層１１１,１１３とコンタクト部１１２は、導電材料の一例としてのアルミニウム、銅、チタンなどの金属からなる。
また、上記ＧaＮ系バリア層２３上に接するように、かつ、絶縁膜２６,２７を介して基板厚さ方向に延在する壁状の第２のガードリング構造体１２が設けられている。この第２のガードリング構造体１２は、ＧaＮ系バリア層２３上に形成された金属層１２１と、その金属層１２１上に形成されたコンタクト部１２２と、絶縁膜２６上にコンタクト部１２２を介して接続された金属層１２３と、その金属層１２３上に形成されたコンタクト部１２４と、絶縁膜２７上にコンタクト部１２４を介して接続された金属層１２５とを有している。この金属層１２１,１２３,１２５は、導電層の一例である。また、金属層１２１,１２３,１２５とコンタクト部１２２,１２４は夫々、素子形成領域１０を囲むように環状に形成されている。この第２のガードリング構造体１２によって、半導体装置の側壁部分からの水分や可動イオンが素子形成領域１０への侵入するのを防止する。
また、第２のガードリング構造体１２の金属層１２１,１２３,１２５とコンタクト部１２２,１２４は、導電材料の一例としてのアルミニウム、銅、チタンなどの金属からなる。なお、第２のガードリング構造体１２の最下部である金属層１２１は、ＧaＮ系バリア層２３を除去し、ＧaＮ系チャネル層２２に接するように形成してもよい。
上記第２のガードリング構造体１２と素子形成領域１０との間は、第２のガードリング構造体１２と半導体素子との間のＧaＮ系バリア層２３を除去することにより素子分離領域２０が形成されている。なお、素子分離領域は、イオン注入などによるその他の素子分離構造であっても構わない。
上記半導体装置をダイシングによりチップ分割する際にチッピングやクラックが発生するが、第１のガードリング構造体１１が機械的衝撃を吸収することによって、チッピングやクラックの内部への侵入を防ぐことができる。
また、半導体装置をＡgペースト等のダイボンド材を用いて金属フレームにダイボンドした際に、ダイシングによるチッピングやクラックのためにダイボンド材と外側の第１のガードリング構造体１１が接触してしまう場合があるが、第１のガードリング構造体１１と第２のガードリング構造体１２とは電気的に分離されているため、ダイボンド材と第１のガードリング構造体１１が接触しても、第２のガードリング構造体１２とダイボンド材との間にリークを生じない。
特に、ＧaＮ系半導体装置では、素子分離をしていても、第２のガードリング構造体１２と素子形成領域１０の半導体素子との間のリークが発生してしまうような場合に、ダイボンド材と半導体素子との間のリークを防止することができる。
上記第２のガードリング構造体１２と素子形成領域１０との間に素子分離領域２０を形成することによって、素子形成領域１０の半導体素子と第２のガードリング構造体１２との間のリークを確実に防止できる。
また、上記第１のガードリング構造体１１が、素子形成領域１０の周囲を囲むようにかつ絶縁膜２７を介して基板厚さ方向に間隔を開けて形成された環状の金属層１１１,１１３と、金属層１１１,１１３間を接続するように絶縁膜２７に形成された環状のコンタクト部１１２で構成され、第２のガードリング構造体１２が、ＧaＮ系バリア層２３上に形成された金属層１２１と、素子形成領域１０の周囲を囲むようにかつ絶縁膜２７を介して基板厚さ方向に間隔を開けて形成された環状の金属層１２３,１２５と、金属層１２１,１２３間および金属層１２３,１２５間を接続するように形成された環状のコンタクト部１２２,１２４で構成されている。これによって、絶縁膜２７を介して基板厚さ方向に延在してチッピングやクラックを防ぐ壁(第１のガードリング構造体１１)、および、絶縁膜２６,２７を介して基板厚さ方向に延在して水分や可動イオンの侵入を防ぐ壁(第２のガードリング構造体１２)を容易に形成できる。
また、上記シリコン基板２１上に形成されたＧaＮ系バリア層２３(半導体層)に第２のガードリング構造体１２が接していることによって、水分や可動イオンの侵入を確実に防止することができる。
また、上記素子形成領域１０に形成された半導体素子がＧaＮ系半導体層(チャネル層２２,バリア層２３)を有する半導体装置では、特にチップに分割するダイシングにおいてチッピングやクラックが生じやすいが、この発明を適用することで、半導体素子とダイボンド材との間のリーク防止と半導体素子への水分や可動イオンの侵入防止ができ、信頼性の高いＧaＮ系半導体装置を実現することができる。
上記環状のコンタクト部はあくまで一例であり、帯状、正方形状、円形状のコンタクト部の組み合わせで壁を形成しても問題ない。
〔第２実施形態〕
上記第１実施形態では、ＧaＮ系ＨＦＥＴを用いて説明したが、この発明の第２実施形態の一例としてシリコン系半導体装置でも構わない。この第２実施形態では、半導体層や半導体素子を除いて図１,図２に示す第１実施形態と同一の構成をしている。
上記第２実施形態の半導体装置は、第１実施形態の半導体装置と同様の効果を有する。
上記第１,第２実施形態では、半導体基板としてシリコン基板２１を備えた半導体装置について説明したが、半導体基板はＳi基板に限らず、サファイヤ基板やＳiＣ基板を用いてもよく、サファイヤ基板やＳiＣ基板上に窒化物半導体層を成長させてもよいし、ＧaＮ基板にＡlＧaＮ層を成長させる等のように、窒化物半導体からなる基板上に窒化物半導体層を成長させてもよい。
この発明の具体的な実施の形態について説明したが、この発明は上記第１,第２実施形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。
この発明および実施形態をまとめると、次のようになる。
この発明の半導体装置は、
半導体基板２１上に半導体素子が形成された素子形成領域１０と、
上記半導体基板２１上の少なくとも上記素子形成領域１０の外側に形成された絶縁膜２６,２７と、
上記半導体基板２１上に上記素子形成領域１０の周囲を囲むように形成され、上記絶縁膜２７を介して基板厚さ方向に延在する壁状の第１のガードリング構造体１１と、
上記半導体基板２１上の上記素子形成領域１０と上記第１のガードリング構造体１１との間に上記素子形成領域１０の周囲を囲むように形成され、上記絶縁膜２６,２７を介して基板厚さ方向に延在する壁状の第２のガードリング構造体１２と
を備え、
上記第１,第２のガードリング構造体１１,１２は、導電材料からなり、
上記第１のガードリング構造体１１は、上記半導体基板２１と上記素子形成領域１０および上記第２のガードリング構造体１２に対して絶縁された状態で設けられていることを特徴とする。
上記構成によれば、ダイシングによりチップ分割する際にチッピングやクラックが発生しても、導電材料からなる第１のガードリング構造体１１が機械的衝撃を吸収することによって、チッピングやクラックの内部への侵入を防ぐことができる。また、Ａgペースト等のダイボンド材を用いて金属フレームにダイボンドするときにチッピングやクラックのためにダイボンド材と第１のガードリング構造体１１が接触しても、半導体基板２１と素子形成領域１０および第２のガードリング構造体１２に対して絶縁された状態で設けられた第１のガードリング構造体１１は、導電材料からなる第２のガードリング構造体１２とは電気的に分離されているため、第２のガードリング構造体１２とダイボンド材との間にはリークを生じない。さらに、第２のガードリング構造体１２によって、半導体装置の側壁部分からの水分や可動イオンが素子形成領域１０への侵入するのを防止する。したがって、半導体素子とダイボンド材との間にリークが生じないように防止できると共に、半導体素子への水分の侵入を防止でき、信頼性を向上できる。
また、一実施形態の半導体装置では、
上記第２のガードリング構造体１２と上記素子形成領域１０との間に素子分離領域２０を形成した。
上記実施形態によれば、第２のガードリング構造体１２と素子形成領域１０との間に素子分離領域２０を形成することによって、素子形成領域１０の半導体素子と第２のガードリング構造体１２との間のリークを確実に防止できる。
また、一実施形態の半導体装置では、
上記第１のガードリング構造体１１と上記第２のガードリング構造体１２の夫々は、上記素子形成領域１０の周囲を囲むようにかつ上記絶縁膜２６,２７を介して基板厚さ方向に間隔を開けて形成された環状の導電層１１１,１１３,１２１,１２３,１２５と、上記環状の導電層１１１,１１３,１２１,１２３,１２５間を接続するように上記絶縁膜２６,２７に形成されたコンタクト部１１２,１２２,１２４とを有する。
上記実施形態によれば、第１のガードリング構造体１１と第２のガードリング構造体１２の夫々が、素子形成領域１０の周囲を囲むようにかつ絶縁膜２６,２７を介して基板厚さ方向に間隔を開けて形成された環状の導電層１１１,１１３,１２１,１２３,１２５と、環状の導電層１１１,１１３,１２１,１２３,１２５間を接続するように絶縁膜２６,２７に形成されたコンタクト部１１２,１２２,１２４で少なくとも構成されていることによって、絶縁膜２６,２７を介して基板厚さ方向に延在する第１,第２のガードリング構造体１１,１２の壁を容易に形成できる。
また、一実施形態の半導体装置では、
上記第２のガードリング構造体１２は、上記半導体基板２１、上記半導体基板２１上に形成された半導体層２２,２３の少なくとも一つに接している。
上記実施形態によれば、半導体基板２１、半導体基板２１上に形成された半導体層２２,２３の少なくとも一つに第２のガードリング構造体１２が接していることによって、水分や可動イオンの侵入を確実に防止できる。
また、一実施形態の半導体装置では、
上記素子形成領域１０に形成された上記半導体素子は、少なくともＧaＮ系半導体層２２,２３を有する。
素子形成領域１０に形成された半導体素子が少なくともＧaＮ系半導体層２２,２３を有する半導体装置では、特にチップに分割するダイシングにおいてチッピングやクラックが生じやすいが、この発明を適用することで、半導体素子とダイボンド材との間のリーク防止と半導体素子への水分や可動イオンの侵入防止ができ、信頼性の高いＧaＮ系半導体装置を実現できる。
１０…素子形成領域
１１…第１のガードリング構造体
１２…第２のガードリング構造体
２１…シリコン基板
２２…ＧaＮ系チャネル層
２３…ＧaＮ系バリア層
２６,２７…絶縁膜
２８…パッシベーション膜
１１１,１１３,１２１,１２３,１２５…金属層
１１２,１２２,１２４…コンタクト部

Claims (5)

  1. 半導体基板(２１)上に半導体素子が形成された素子形成領域(１０)と、
    上記半導体基板(２１)上の少なくとも上記素子形成領域(１０)の外側に形成された絶縁膜(２６,２７)と、
    上記半導体基板(２１)上に上記素子形成領域(１０)の周囲を囲むように形成され、上記絶縁膜(２７)を介して基板厚さ方向に延在する壁状の第１のガードリング構造体(１１)と、
    上記半導体基板(２１)上の上記素子形成領域(１０)と上記第１のガードリング構造体(１１)との間に上記素子形成領域(１０)の周囲を囲むように形成され、上記絶縁膜(２６,２７)を介して基板厚さ方向に延在する壁状の第２のガードリング構造体(１２)と
    を備え、
    上記第１,第２のガードリング構造体(１１,１２)は、導電材料からなり、
    上記第１のガードリング構造体(１１)は、上記半導体基板(２１)と上記素子形成領域(１０)および上記第２のガードリング構造体(１２)に対して絶縁された状態で設けられていることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    上記第２のガードリング構造体(１２)と上記素子形成領域(１０)との間に素子分離領域(２０)を形成したことを特徴とする半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    上記第１のガードリング構造体(１１)と上記第２のガードリング構造体(１２)の夫々は、上記素子形成領域(１０)の周囲を囲むようにかつ上記絶縁膜(２６,２７)を介して基板厚さ方向に間隔を開けて形成された環状の導電層(１１１,１１３,１２１,１２３,１２５)と、上記環状の導電層(１１１,１１３,１２１,１２３,１２５)間を接続するように上記絶縁膜(２６,２７)に形成されたコンタクト部(１１２,１２２,１２４)とを有することを特徴とする半導体装置。
  4. 請求項１から３までのいずれか１つに記載の半導体装置において、
    上記第２のガードリング構造体(１２)は、上記半導体基板(２１)、上記半導体基板(２１)上に形成された半導体層(２２,２３)の少なくとも一つに接していることを特徴とする半導体装置。
  5. 請求項１から４までのいずれか１つに記載の半導体装置において、
    上記素子形成領域(１０)に形成された上記半導体素子は、少なくともＧaＮ系半導体層(２２,２３)を有することを特徴とする半導体装置。
JP2016505006A 2014-02-25 2014-12-16 半導体装置 Pending JPWO2015129131A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014034330 2014-02-25
JP2014034330 2014-02-25
PCT/JP2014/083295 WO2015129131A1 (ja) 2014-02-25 2014-12-16 半導体装置

Publications (1)

Publication Number Publication Date
JPWO2015129131A1 true JPWO2015129131A1 (ja) 2017-03-30

Family

ID=54008471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016505006A Pending JPWO2015129131A1 (ja) 2014-02-25 2014-12-16 半導体装置

Country Status (4)

Country Link
US (1) US20170179222A1 (ja)
JP (1) JPWO2015129131A1 (ja)
CN (1) CN106030768A (ja)
WO (1) WO2015129131A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11056449B2 (en) 2016-12-30 2021-07-06 Intel Corporation Guard ring structures and their methods of fabrication
JP7380310B2 (ja) * 2019-02-28 2023-11-15 住友電工デバイス・イノベーション株式会社 電界効果トランジスタ及び半導体装置
JP7070501B2 (ja) * 2019-05-14 2022-05-18 株式会社デンソー 半導体モジュール

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027639A (ja) * 2005-07-21 2007-02-01 Nec Electronics Corp 半導体装置
JP2013016540A (ja) * 2011-06-30 2013-01-24 Fujitsu Semiconductor Ltd 半導体装置とその製造方法
JP2013157651A (ja) * 2013-05-24 2013-08-15 Renesas Electronics Corp 半導体装置
JP2013201293A (ja) * 2012-03-26 2013-10-03 Toshiba Corp 半導体記憶装置
JP2014003114A (ja) * 2012-06-18 2014-01-09 Fujitsu Semiconductor Ltd 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8334582B2 (en) * 2008-06-26 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Protective seal ring for preventing die-saw induced stress
US8169055B2 (en) * 2009-03-18 2012-05-01 International Business Machines Corporation Chip guard ring including a through-substrate via
JP2011054641A (ja) * 2009-08-31 2011-03-17 Nitto Denko Corp 被切断体からのダイシング表面保護テープの剥離除去方法
KR101581431B1 (ko) * 2009-09-04 2015-12-30 삼성전자주식회사 가드링들을 갖는 반도체 칩들 및 그 제조방법들
CN102184843B (zh) * 2011-04-08 2013-05-08 上海先进半导体制造股份有限公司 基于沟槽mosfet的二极管的芯片切割保护环及其制作方法
JP2014033064A (ja) * 2012-08-03 2014-02-20 Renesas Electronics Corp 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027639A (ja) * 2005-07-21 2007-02-01 Nec Electronics Corp 半導体装置
JP2013016540A (ja) * 2011-06-30 2013-01-24 Fujitsu Semiconductor Ltd 半導体装置とその製造方法
JP2013201293A (ja) * 2012-03-26 2013-10-03 Toshiba Corp 半導体記憶装置
JP2014003114A (ja) * 2012-06-18 2014-01-09 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2013157651A (ja) * 2013-05-24 2013-08-15 Renesas Electronics Corp 半導体装置

Also Published As

Publication number Publication date
CN106030768A (zh) 2016-10-12
WO2015129131A1 (ja) 2015-09-03
US20170179222A1 (en) 2017-06-22

Similar Documents

Publication Publication Date Title
US11854926B2 (en) Semiconductor device with a passivation layer and method for producing thereof
CN106463540B (zh) 半导体装置
US8872245B2 (en) Semiconductor device
JP6239214B1 (ja) 電力用半導体装置およびその製造方法
US8916962B2 (en) III-nitride transistor with source-connected heat spreading plate
US20170200818A1 (en) Semiconductor device
US10115798B2 (en) Semiconductor device and method of manufacturing the same
WO2015129131A1 (ja) 半導体装置
US10147661B2 (en) Semiconductor device
US20160079188A1 (en) Semiconductor device and manufacturing method thereof, and mounting method of semiconductor device
JP7258124B2 (ja) 半導体装置および半導体モジュール
US9853023B2 (en) Semiconductor device and semiconductor package
JP6736902B2 (ja) 半導体装置の製造方法
JP6579653B2 (ja) 半導体装置および半導体装置の製造方法
JP2017055008A (ja) 半導体装置
WO2014002672A1 (ja) 半導体デバイスおよびその製造方法
JP2015173225A (ja) 半導体装置およびその製造方法
US10236246B2 (en) Semiconductor devices and methods for forming a semiconductor device
US20160218193A1 (en) Semiconductor device with multilayer contact and method of manufacturing the same
US20240145408A1 (en) Chip with crack guiding structure combined with crack stop structure
TWI653760B (zh) 半導體裝置
JP2016029711A (ja) 半導体装置およびその製造方法
KR20140111795A (ko) 전력 반도체 소자 및 패키지
JP2009176869A (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170509

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171031