JPWO2014112369A1 - Sputtering target, oxide semiconductor thin film, and manufacturing method thereof - Google Patents

Sputtering target, oxide semiconductor thin film, and manufacturing method thereof Download PDF

Info

Publication number
JPWO2014112369A1
JPWO2014112369A1 JP2014557405A JP2014557405A JPWO2014112369A1 JP WO2014112369 A1 JPWO2014112369 A1 JP WO2014112369A1 JP 2014557405 A JP2014557405 A JP 2014557405A JP 2014557405 A JP2014557405 A JP 2014557405A JP WO2014112369 A1 JPWO2014112369 A1 JP WO2014112369A1
Authority
JP
Japan
Prior art keywords
thin film
compound represented
sputtering
sputtering target
homologous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014557405A
Other languages
Japanese (ja)
Inventor
一晃 江端
一晃 江端
望 但馬
望 但馬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Publication of JPWO2014112369A1 publication Critical patent/JPWO2014112369A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3407Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/453Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zinc, tin, or bismuth oxides or solid solutions thereof with other oxides, e.g. zincates, stannates or bismuthates
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • C23C14/086Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/35Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3217Aluminum oxide or oxide forming salts thereof, e.g. bauxite, alpha-alumina
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3217Aluminum oxide or oxide forming salts thereof, e.g. bauxite, alpha-alumina
    • C04B2235/3222Aluminates other than alumino-silicates, e.g. spinel (MgAl2O4)
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3284Zinc oxides, zincates, cadmium oxides, cadmiates, mercury oxides, mercurates or oxide forming salts thereof
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3286Gallium oxides, gallates, indium oxides, indates, thallium oxides, thallates or oxide forming salts thereof, e.g. zinc gallate
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3293Tin oxides, stannates or oxide forming salts thereof, e.g. indium tin oxide [ITO]
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/50Constituents or additives of the starting mixture chosen for their shape or used because of their shape or their physical appearance
    • C04B2235/54Particle size related information
    • C04B2235/5418Particle size related information expressed by the size of the particles or aggregates thereof
    • C04B2235/5445Particle size related information expressed by the size of the particles or aggregates thereof submicron sized, i.e. from 0,1 to 1 micron
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/656Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes characterised by specific heating conditions during heat treatment
    • C04B2235/6562Heating rate
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/74Physical characteristics
    • C04B2235/76Crystal structural characteristics, e.g. symmetry
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/74Physical characteristics
    • C04B2235/76Crystal structural characteristics, e.g. symmetry
    • C04B2235/762Cubic symmetry, e.g. beta-SiC
    • C04B2235/763Spinel structure AB2O4
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/74Physical characteristics
    • C04B2235/77Density
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/80Phases present in the sintered or melt-cast ceramic products other than the main phase
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • H01L21/02554Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Abstract

インジウム元素(In)、スズ元素(Sn)、亜鉛元素(Zn)及びアルミニウム元素(Al)を含有する酸化物からなり、InAlO3(ZnO)m(mは0.1〜10)で表わされるホモロガス構造化合物、In2O3で表わされるビックスバイト構造化合物、及びZn2SnO4で表わされるスピネル構造化合物を含むスパッタリングターゲット。A homologous structure composed of an oxide containing indium element (In), tin element (Sn), zinc element (Zn), and aluminum element (Al) and represented by InAlO3 (ZnO) m (m is 0.1 to 10). A sputtering target comprising a compound, a bixbite structure compound represented by In2O3, and a spinel structure compound represented by Zn2SnO4.

Description

本発明は、スパッタリングターゲット、酸化物半導体薄膜及びこれらの製造方法に関する。さらに詳しくは、インジウム元素(In)、スズ元素(Sn)、亜鉛元素(Zn)及びアルミニウム元素(Al)を含有するスパッタリングターゲット、そのターゲットを用いて作製される薄膜及びその薄膜を備える薄膜トランジスタに関する。   The present invention relates to a sputtering target, an oxide semiconductor thin film, and a manufacturing method thereof. More specifically, the present invention relates to a sputtering target containing indium element (In), tin element (Sn), zinc element (Zn), and aluminum element (Al), a thin film manufactured using the target, and a thin film transistor including the thin film.

薄膜トランジスタ(TFT)等の電界効果型トランジスタは、半導体メモリ集積回路の単位電子素子、高周波信号増幅素子、液晶駆動用素子等として広く用いられており、現在、最も多く実用されている電子デバイスである。なかでも、近年における表示装置のめざましい発展に伴い、液晶表示装置(LCD)、エレクトロルミネッセンス表示装置(EL)、フィールドエミッションディスプレイ(FED)等の各種の表示装置において、表示素子に駆動電圧を印加して表示装置を駆動させるスイッチング素子として、TFTが多用されている。   Field effect transistors such as thin film transistors (TFTs) are widely used as unit electronic elements, high frequency signal amplifying elements, liquid crystal driving elements, etc. for semiconductor memory integrated circuits, and are currently the most widely used electronic devices. . In particular, with the remarkable development of display devices in recent years, in various display devices such as liquid crystal display devices (LCD), electroluminescence display devices (EL), and field emission displays (FED), a driving voltage is applied to the display elements. TFTs are often used as switching elements for driving display devices.

電界効果型トランジスタの主要部材である半導体層(チャンネル層)の材料としては、シリコン半導体化合物が最も広く用いられている。一般に、高速動作が必要な高周波増幅素子や集積回路用素子等には、シリコン単結晶が用いられている。一方、液晶駆動用素子等には、大面積化の要求から非晶質性シリコン半導体(アモルファスシリコン)が用いられている。   As a material for a semiconductor layer (channel layer) which is a main member of a field effect transistor, a silicon semiconductor compound is most widely used. In general, a silicon single crystal is used for a high-frequency amplifying element or an integrated circuit element that requires high-speed operation. On the other hand, an amorphous silicon semiconductor (amorphous silicon) is used for a liquid crystal driving element or the like because of a demand for a large area.

アモルファスシリコンの薄膜は、比較的低温で形成できるものの、結晶性の薄膜に比べてスイッチング速度が遅いため、表示装置を駆動するスイッチング素子として使用したときに、高速な動画の表示に追従できない場合がある。具体的に、解像度がVGAである液晶テレビでは、移動度が0.5〜1cm/Vsのアモルファスシリコンが使用可能であったが、解像度がSXGA、UXGA、QXGAあるいはそれ以上になると2cm/Vs以上の移動度が要求される。また、画質を向上させるため駆動周波数を上げるとさらに高い移動度が必要となる。Although an amorphous silicon thin film can be formed at a relatively low temperature, its switching speed is slower than that of a crystalline thin film, so when used as a switching element for driving a display device, it may not be able to follow the display of high-speed movies. is there. Specifically, in a liquid crystal television with a resolution of VGA, amorphous silicon having a mobility of 0.5 to 1 cm 2 / Vs could be used, but when the resolution becomes SXGA, UXGA, QXGA or higher, 2 cm 2 / Mobility greater than Vs is required. Further, when the driving frequency is increased in order to improve the image quality, higher mobility is required.

一方、結晶性のシリコン系薄膜は、移動度は高いものの、製造に際して多大なエネルギーと工程数を要する等の問題や、大面積化が困難という問題があった。例えば、シリコン系薄膜を結晶化する際に800℃以上の高温や、高価な設備を使用するレーザーアニールが必要である。また、結晶性のシリコン系薄膜は、通常TFTの素子構成がトップゲート構成に限定されるため、マスク枚数の削減等コストダウンが困難であった。   On the other hand, although the crystalline silicon-based thin film has a high mobility, there are problems such as requiring a large amount of energy and the number of processes for manufacturing, and a problem that it is difficult to increase the area. For example, when annealing a silicon-based thin film, laser annealing using a high temperature of 800 ° C. or higher and expensive equipment is necessary. In addition, since the crystalline silicon-based thin film is normally limited to the top gate configuration of the TFT, the cost reduction such as reduction of the number of masks is difficult.

このような問題を解決するために、酸化インジウム、酸化亜鉛及び酸化ガリウムからなる酸化物半導体膜を使用した薄膜トランジスタが検討されている。一般に、このような酸化物半導体薄膜の作製は、酸化物焼結体からなるターゲット(スパッタリングターゲット)を用いたスパッタリングで行われる。
上記酸化物焼結体からなるターゲットとして、例えばInGaZnO及び/又はInGaZnOで表されるホモロガス結晶構造化合物からなるターゲットが知られている(特許文献1、2及び3)。しかしながら、当該ターゲットでは焼結密度(相対密度)を上げるために、酸化雰囲気で焼結する必要があるが、その場合、ターゲットの抵抗を下げるため、焼結後に高温での還元処理が必要であった。また、ターゲットを長期間使用していると、得られた膜の特性や成膜速度が大きく変化する、焼結時に異常成長したInGaZnOやInGaZnOによる異常放電が起きる、成膜時にパーティクルの発生が多い等の問題があった。異常放電が頻繁に起きると、プラズマ放電状態が不安定となり、安定した成膜が行われず、膜特性に悪影響を及ぼす。
In order to solve such a problem, a thin film transistor using an oxide semiconductor film made of indium oxide, zinc oxide, and gallium oxide has been studied. In general, such an oxide semiconductor thin film is produced by sputtering using a target (sputtering target) made of an oxide sintered body.
As a target made of the above oxide sintered body, for example, a target made of a homologous crystal structure compound represented by In 2 Ga 2 ZnO 7 and / or InGaZnO 4 is known (Patent Documents 1, 2, and 3). However, in order to increase the sintering density (relative density) of the target, it is necessary to sinter in an oxidizing atmosphere. In this case, a reduction treatment at a high temperature after sintering is necessary to reduce the resistance of the target. It was. In addition, when the target is used for a long period of time, the characteristics and deposition rate of the obtained film change greatly, and abnormal discharge occurs due to InGaZnO 4 or In 2 Ga 2 ZnO 7 abnormally grown during sintering. There were problems such as generation of particles at times. If abnormal discharge frequently occurs, the plasma discharge state becomes unstable, and stable film formation is not performed, which adversely affects the film characteristics.

上記の他、ガリウムを含まずに、酸化インジウム及び酸化亜鉛からなる非晶質酸化物半導体膜を用いた薄膜トランジスタも提案されている(特許文献4)。しかしながら、成膜時の酸素分圧を高くしないとTFTのノーマリーオフ動作を実現できないといった問題があった。
また、酸化スズを主成分としたIn−SnO−ZnO系酸化物に、Ta、Y及びSiといった添加元素を含む光情報記録媒体の保護層用のスパッタリングターゲットが検討されている(特許文献5及び6)。しかしながら、これらターゲットは酸化物半導体用ではなく、また、絶縁性物質の凝集体が形成され易く、抵抗値が高くなってしまうことや異常放電が起こり易いという問題があった。
In addition to the above, a thin film transistor using an amorphous oxide semiconductor film made of indium oxide and zinc oxide without containing gallium has also been proposed (Patent Document 4). However, there is a problem that the normally-off operation of the TFT cannot be realized unless the oxygen partial pressure during film formation is increased.
Further, a sputtering target for a protective layer of an optical information recording medium in which an additive element such as Ta, Y and Si is added to an In 2 O 3 —SnO 2 —ZnO-based oxide mainly composed of tin oxide has been studied ( Patent Documents 5 and 6). However, these targets are not for oxide semiconductors, and there are problems that aggregates of insulating materials are easily formed, resistance values are increased, and abnormal discharge is likely to occur.

特開平8−245220号公報JP-A-8-245220 特開2007−73312号公報JP 2007-73312 A 国際公開第2009/084537号パンフレットInternational Publication No. 2009/084537 Pamphlet 国際公開第2005/088726号パンフレットInternational Publication No. 2005/088726 Pamphlet 国際公開第2005/078152号パンフレットInternational Publication No. 2005/0778152 Pamphlet 国際公開第2005/078153号パンフレットInternational Publication No. 2005/078153 Pamphlet

本発明の目的は、高密度かつ低抵抗の酸化物半導体用スパッタリングターゲットを提供することである。
本発明の他の目的は、高い信頼を有する薄膜トランジスタを提供することである。
An object of the present invention is to provide a sputtering target for an oxide semiconductor having a high density and a low resistance.
Another object of the present invention is to provide a thin film transistor having high reliability.

上記目的を達成するため、本発明者らは鋭意研究した結果、インジウム元素(In)、スズ元素(Sn)、亜鉛元素(Zn)及びアルミニウム元素(Al)を含有する酸化物からなり、InAlO(ZnO)(mは0.1〜10)で表わされるホモロガス構造化合物、Inで表わされるビックスバイト構造化合物及びZnSnOで表されるスピネル構造化合物を含有するスパッタリングターゲットは、相対密度が高く、低抵抗であり、そのターゲットを用いて作製した薄膜をチャネル層に用いたTFTは、高信頼性を示すことを見出し、本発明を完成させた。To achieve the above object, the present inventors have conducted extensive studies and as a result, an oxide containing indium element (In), tin element (Sn), zinc element (Zn) and aluminum element (Al), InAlO 3 A sputtering target containing a homologous structural compound represented by (ZnO) m (m is 0.1 to 10), a bixbite structural compound represented by In 2 O 3 and a spinel structural compound represented by Zn 2 SnO 4 , The present inventors have found that a TFT having a high relative density and low resistance and using a thin film manufactured using the target as a channel layer exhibits high reliability and completed the present invention.

本発明によれば、以下のスパッタリングターゲット等が提供される。
1.インジウム元素(In)、スズ元素(Sn)、亜鉛元素(Zn)及びアルミニウム元素(Al)を含有する酸化物からなり、
InAlO(ZnO)(mは0.1〜10)で表わされるホモロガス構造化合物、Inで表わされるビックスバイト構造化合物、及びZnSnOで表わされるスピネル構造化合物を含むスパッタリングターゲット。
2.前記InAlO(ZnO)(mは0.1〜10)で表わされるホモロガス構造化合物が、InAlZnで表わされるホモロガス構造化合物、InAlZnで表わされるホモロガス構造化合物、InAlZnで表わされるホモロガス構造化合物及びInAlZnOで表わされるホモロガス構造化合物から選択される1以上である1に記載のスパッタリングターゲット。
3.前記InAlO(ZnO)(mは0.1〜10)で表わされるホモロガス構造化合物が、InAlZnで表わされるホモロガス構造化合物及びInAlZnOで表わされるホモロガス構造化合物から選択される1以上である1に記載のスパッタリングターゲット。
4.前記InAlO(ZnO)(mは0.1〜10)で表わされるホモロガス構造化合物が、InAlZnで表わされるホモロガス構造化合物及びInAlZnOで表わされるホモロガス構造化合物である3に記載のスパッタリングターゲット。
5.ZnInで表わされるホモロガス構造化合物又はZnAlで表わされるスピネル構造化合物を含む1〜4のいずれかに記載のスパッタリングターゲット。
6.各元素の原子比が下記式(1)〜(4)を満たす1〜5のいずれかに記載のスパッタリングターゲット。
0.05≦In/(In+Sn+Zn+Al)≦0.65 (1)
0.01≦Sn/(In+Sn+Zn+Al)≦0.40 (2)
0.10≦Zn/(In+Sn+Zn+Al)≦0.90 (3)
0.01≦Al/(In+Sn+Zn+Al)≦0.45 (4)
(式中、In、Sn、Zn及びAlはそれぞれ、スパッタリングターゲット中のインジウム元素、スズ元素、亜鉛元素及びアルミニウム元素の原子比を示す。)
7.相対密度が98%以上である1〜6のいずれかに記載のスパッタリングターゲット。
8.バルク比抵抗が10mΩcm以下である1〜7のいずれかに記載のスパッタリングターゲット。
9.1〜8のいずれかに記載のスパッタリングターゲットを用いて、スパッタリング法により成膜してなる酸化物半導体薄膜。
10.水蒸気、酸素ガス及び亜酸化窒素ガスから選択される1以上と希ガスを含有する混合気体の雰囲気下において、1〜8のいずれかに記載のスパッタリングターゲットをスパッタリング法で成膜する酸化物半導体薄膜の製造方法。
11.前記混合気体が、水蒸気と希ガスを少なくとも含有する混合気体である10に記載の酸化物半導体薄膜の製造方法。
12.前記混合気体中に含まれる水蒸気の割合が分圧比で0.1%〜25%である11に記載の酸化物半導体薄膜の製造方法。
13.真空チャンバー内に所定の間隔を置いて並設された3枚以上のターゲットに対向する位置に、基板を順次搬送し、前記各ターゲットに対して交流電源から負電位及び正電位を交互に印加する場合に、前記交流電源からの出力の少なくとも1つを、分岐して接続した2枚以上のターゲットの間で、電位を印加するターゲットの切替を行いながら、ターゲット上にプラズマを発生させて基板表面に成膜する10〜12のいずれかに記載の酸化物半導体薄膜の製造方法。
14.前記交流電源の交流パワー密度が、3W/cm以上20W/cm以下である13に記載の酸化物半導体薄膜の製造方法。
15.前記交流電源の周波数が、10kHz〜1MHzである13又は14に記載の酸化物半導体薄膜の製造方法。
16.9に記載の酸化物半導体薄膜をチャネル層として備える薄膜トランジスタ。
17.電界効果移動度が10cm/Vs以上である16に記載の薄膜トランジスタ。
18.16又は17に記載の薄膜トランジスタを備える表示装置。
According to the present invention, the following sputtering target and the like are provided.
1. It consists of an oxide containing indium element (In), tin element (Sn), zinc element (Zn) and aluminum element (Al),
A sputtering target comprising a homologous structural compound represented by InAlO 3 (ZnO) m (m is 0.1 to 10), a bixbite structural compound represented by In 2 O 3 , and a spinel structural compound represented by Zn 2 SnO 4 .
2. The homologous structural compound represented by InAlO 3 (ZnO) m (m is 0.1 to 10) is a homologous structural compound represented by InAlZn 4 O 7 , a homologous structural compound represented by InAlZn 3 O 6 , or InAlZn 2 O 5. 2. The sputtering target according to 1, wherein the sputtering target is one or more selected from a homologous structural compound represented by: and a homologous structural compound represented by InAlZnO 4 .
3. The homologous structural compound represented by InAlO 3 (ZnO) m (m is 0.1 to 10) is one or more selected from a homologous structural compound represented by InAlZn 2 O 5 and a homologous structural compound represented by InAlZnO 4. 2. A sputtering target according to 1.
4). 4. The sputtering according to 3, wherein the homologous structural compound represented by InAlO 3 (ZnO) m (m is 0.1 to 10) is a homologous structural compound represented by InAlZn 2 O 5 and a homologous structural compound represented by InAlZnO 4. target.
5. The sputtering target according to any one of 1 to 4 including the Zn 2 homologous structure compound represented by an In 2 O 5 or a spinel structure compound represented by ZnAl 2 O 4.
6). The sputtering target according to any one of 1 to 5, wherein the atomic ratio of each element satisfies the following formulas (1) to (4).
0.05 ≦ In / (In + Sn + Zn + Al) ≦ 0.65 (1)
0.01 ≦ Sn / (In + Sn + Zn + Al) ≦ 0.40 (2)
0.10 ≦ Zn / (In + Sn + Zn + Al) ≦ 0.90 (3)
0.01 ≦ Al / (In + Sn + Zn + Al) ≦ 0.45 (4)
(In the formula, In, Sn, Zn, and Al respectively indicate the atomic ratios of indium element, tin element, zinc element, and aluminum element in the sputtering target.)
7). The sputtering target according to any one of 1 to 6, wherein the relative density is 98% or more.
8). The sputtering target according to any one of 1 to 7 having a bulk specific resistance of 10 mΩcm or less.
The oxide semiconductor thin film formed by sputtering method using the sputtering target in any one of 9.1-8.
10. An oxide semiconductor thin film formed by sputtering the sputtering target according to any one of 1 to 8 in an atmosphere of a mixed gas containing one or more selected from water vapor, oxygen gas, and nitrous oxide gas and a rare gas Manufacturing method.
11. 11. The method for producing an oxide semiconductor thin film according to 10, wherein the mixed gas is a mixed gas containing at least water vapor and a rare gas.
12 The manufacturing method of the oxide semiconductor thin film of 11 whose ratio of the water vapor | steam contained in the said mixed gas is 0.1%-25% by partial pressure ratio.
13. The substrate is sequentially transferred to a position facing three or more targets arranged in parallel in the vacuum chamber at a predetermined interval, and a negative potential and a positive potential are alternately applied to each target from an AC power source. In this case, plasma is generated on the target while switching the target to which a potential is applied between two or more targets that are branched and connected to at least one of the outputs from the AC power source. The manufacturing method of the oxide semiconductor thin film in any one of 10-12 formed into a film.
14 14. The method for producing an oxide semiconductor thin film according to 13, wherein the AC power density of the AC power source is 3 W / cm 2 or more and 20 W / cm 2 or less.
15. The manufacturing method of the oxide semiconductor thin film of 13 or 14 whose frequency of the said AC power supply is 10 kHz-1 MHz.
A thin film transistor including the oxide semiconductor thin film according to 16.9 as a channel layer.
17. 17. The thin film transistor according to 16, wherein the field effect mobility is 10 cm 2 / Vs or more.
18. A display device comprising the thin film transistor according to 16 or 17.

本発明によれば、高密度かつ低抵抗の酸化物半導体用スパッタリングターゲットが提供できる。
本発明によれば、高い信頼を有する薄膜トランジスタが提供できる。
ADVANTAGE OF THE INVENTION According to this invention, the sputtering target for oxide semiconductors of a high density and a low resistance can be provided.
According to the present invention, a highly reliable thin film transistor can be provided.

実施例1で得られた焼結体のX線回折チャートを示す図である。3 is an X-ray diffraction chart of the sintered body obtained in Example 1. FIG. 実施例2で得られた焼結体のX線回折チャートを示す図である。3 is an X-ray diffraction chart of a sintered body obtained in Example 2. FIG. 実施例3で得られた焼結体のX線回折チャートを示す図である。4 is a diagram showing an X-ray diffraction chart of a sintered body obtained in Example 3. FIG. 実施例4で得られた焼結体のX線回折チャートを示す図である。6 is a diagram showing an X-ray diffraction chart of a sintered body obtained in Example 4. FIG. 実施例5で得られた焼結体のX線回折チャートを示す図である。6 is a diagram showing an X-ray diffraction chart of a sintered body obtained in Example 5. FIG. 実施例6で得られた焼結体のX線回折チャートを示す図である。6 is a diagram showing an X-ray diffraction chart of a sintered body obtained in Example 6. FIG. 実施例7で得られた焼結体のX線回折チャートを示す図である。6 is a diagram showing an X-ray diffraction chart of a sintered body obtained in Example 7. FIG. 実施例8で得られた焼結体のX線回折チャートを示す図である。6 is a diagram showing an X-ray diffraction chart of a sintered body obtained in Example 8. FIG. 実施例25で得られた焼結体のX線回折チャートを示す図である。6 is a view showing an X-ray diffraction chart of a sintered body obtained in Example 25. FIG. 実施例26で得られた焼結体のX線回折チャートを示す図である。6 is a view showing an X-ray diffraction chart of a sintered body obtained in Example 26. FIG. 本発明の一実施形態に用いるスパッタリング装置を示す図である。It is a figure which shows the sputtering device used for one Embodiment of this invention.

以下、本発明のスパッタリングターゲット等について詳細に説明するが、本発明は下記実施態様及び実施例に限定されるものではない。
[スパッタリングターゲット]
本発明のスパッタリングターゲットは、インジウム元素(In)、スズ元素(Sn)、亜鉛元素(Zn)及びアルミニウム元素(Al)を含有する酸化物からなり、InAlO(ZnO)(mは0.1〜10)で表わされるホモロガス構造化合物、Inで表わされるビックスバイト構造化合物、及びZnSnOで表わされるスピネル構造化合物を含む。
Hereinafter, although the sputtering target of this invention is demonstrated in detail, this invention is not limited to the following embodiment and an Example.
[Sputtering target]
The sputtering target of the present invention is made of an oxide containing indium element (In), tin element (Sn), zinc element (Zn), and aluminum element (Al). InAlO 3 (ZnO) m (m is 0.1 To 10), a bixbite structure compound represented by In 2 O 3 , and a spinel structure compound represented by Zn 2 SnO 4 .

本発明のスパッタリングターゲットは、InAlO(ZnO)(mは0.1〜10)で表わされるホモロガス構造化合物、Inで表わされるビックスバイト構造化合物、及びZnSnOで表わされるスピネル構造化合物を同時に含むことにより、高密度かつ低抵抗なターゲットとなる。
高密度かつ低抵抗な本発明のスパッタリングターゲットは、スパッタリング時の異常放電の発生を抑制することができ、高品質の酸化物半導体薄膜を、効率的で安価に且つ省エネルギーで成膜することができる。
The sputtering target of the present invention includes a homologous structure compound represented by InAlO 3 (ZnO) m (m is 0.1 to 10), a bixbite structure compound represented by In 2 O 3 , and a spinel represented by Zn 2 SnO 4. By including the structural compound at the same time, it becomes a high-density and low-resistance target.
The sputtering target of the present invention having high density and low resistance can suppress the occurrence of abnormal discharge during sputtering, and can form a high-quality oxide semiconductor thin film efficiently, inexpensively and with energy saving. .

本発明のターゲットが含むInAlO(ZnO)(mは0.1〜10)で表わされるホモロガス構造化合物について、ホモロガス結晶構造とは、異なる物質の結晶層を何層か重ね合わせた長周期を有する「自然超格子」構造からなる結晶構造である。結晶周期又は各薄膜層の厚さが、ナノメーター程度の場合、ホモロガス結晶構造化合物は、各層の化学組成や層の厚さの組み合わせによって、単一の物質あるいは各層を均一に混ぜ合わせた混晶の性質とは異なる固有の特性を示すことができる。Regarding the homologous structure compound represented by InAlO 3 (ZnO) m (m is 0.1 to 10) contained in the target of the present invention, the homologous crystal structure is a long period obtained by superposing several crystal layers of different substances. It is a crystal structure consisting of a “natural superlattice” structure. When the crystal cycle or thickness of each thin film layer is on the order of nanometers, the homologous crystal structure compound is a single crystal or a mixed crystal in which each layer is uniformly mixed depending on the combination of the chemical composition and thickness of each layer. Inherent properties that are different from the properties of

ホモロガス結晶構造をとる酸化物結晶としては、RAO(MO)で表される酸化物結晶が挙げられる。Rは、正三価の金属元素であり、例えば、In、Ga、Al、Fe、B等が挙げられる。Aは、Rとは異なる正三価の金属元素であり、例えば、Ga、Al、Fe等が挙げられる。Mは、正二価の金属元素であり、例えば、Zn、Mg等が挙げられる。
InAlO(ZnO)(mは0.1〜10)で表わされるホモロガス構造化合物は、RはInであり、AはAlであり、MはZnである。
As an oxide crystal having a homologous crystal structure, an oxide crystal represented by RAO 3 (MO) m can be given. R is a positive trivalent metal element, and examples thereof include In, Ga, Al, Fe, and B. A is a positive trivalent metal element different from R, and examples thereof include Ga, Al, and Fe. M is a positive divalent metal element, and examples thereof include Zn and Mg.
In the homologous structure compound represented by InAlO 3 (ZnO) m (m is 0.1 to 10), R is In, A is Al, and M is Zn.

InAlO(ZnO)(mは0.1〜10)で表わされるホモロガス構造化合物において、mは好ましくは0.1〜10であり、より好ましくは0.5〜8であり、さらに好ましくは1〜7である。また、mは好ましくは整数である。
InAlO(ZnO)(mは0.1〜10)で表わされるホモロガス構造化合物は、好ましくは、InAlZnで表わされるホモロガス構造化合物、InAlZnで表わされるホモロガス構造化合物、InAlZnで表わされるホモロガス構造化合物及びInAlZnOで表わされるホモロガス構造化合物から選択される1以上である。
ターゲットが含むInAlO(ZnO)で表わされるホモロガス結晶構造化合物は、1種単独でもよく、2種以上の混合物でもよい。
In the homologous structure compound represented by InAlO 3 (ZnO) m (m is 0.1 to 10), m is preferably 0.1 to 10, more preferably 0.5 to 8, and further preferably 1. ~ 7. M is preferably an integer.
The homologous structural compound represented by InAlO 3 (ZnO) m (m is 0.1 to 10) is preferably a homologous structural compound represented by InAlZn 4 O 7 , a homologous structural compound represented by InAlZn 3 O 6 , or InAlZn 2. One or more selected from a homologous structural compound represented by O 5 and a homologous structural compound represented by InAlZnO 4 .
The homologous crystal structure compound represented by InAlO 3 (ZnO) m contained in the target may be a single type or a mixture of two or more types.

InAlO(ZnO)(mは0.1〜10)で表わされるホモロガス構造化合物は、好ましくはInAlZnで表わされるホモロガス構造化合物及びInAlZnOで表わされるホモロガス構造化合物から選択される1以上である。
InAlO(ZnO)(mは0.1〜10)で表わされるホモロガス構造化合物は、好ましくはInAlZnで表わされるホモロガス構造化合物及びInAlZnOで表わされるホモロガス構造化合物である。
The homologous structural compound represented by InAlO 3 (ZnO) m (m is 0.1 to 10) is preferably one or more selected from a homologous structural compound represented by InAlZn 2 O 5 and a homologous structural compound represented by InAlZnO 4 It is.
The homologous structural compound represented by InAlO 3 (ZnO) m (m is 0.1 to 10) is preferably a homologous structural compound represented by InAlZn 2 O 5 and a homologous structural compound represented by InAlZnO 4 .

本発明のターゲットは、好ましくはZnInで表わされるホモロガス構造化合物又はZnAlで表わされるスピネル構造化合物を含む。The target of the present invention preferably contains a homologous structural compound represented by Zn 2 In 2 O 5 or a spinel structural compound represented by ZnAl 2 O 4 .

ターゲット中のホモロガス構造化合物は、X線回折により確認することができ、例えばターゲットを粉砕したパウダーにおけるX線回折パターンが、組成比から想定されるホモロガス相の結晶構造X線回折パターンと一致することから確認できる。
具体的には、JCPDS(Joint Committee of Powder Diffraction Standards)カードやICSD(The Inorganic Crystal Structure Database)から得られるホモロガス相の結晶構造X線回折パターンと一致することから確認することができる。
The homologous structure compound in the target can be confirmed by X-ray diffraction. For example, the X-ray diffraction pattern in the powder obtained by pulverizing the target matches the crystal structure X-ray diffraction pattern of the homologous phase assumed from the composition ratio. It can be confirmed from.
Specifically, the crystal structure X-ray diffraction pattern of the homologous phase obtained from JCPDS (Joint Committee of Powder Diffraction Standards) card or ICSD (The Inorganic Crystal Structure Database) can be confirmed.

InAlO(ZnO)(mは0.1〜10)で表わされるホモロガス構造化合物において、X線回折でのJCPDSデータベースピークパターンは例えば以下の通りである:
InAlZnOで表わされるホモロガス構造:JCPDSデータベースのNo.40−0258のピークパターン、又は類似の(シフトした)パターン
InAlZnで表わされるホモロガス構造:JCPDSデータベースのNo.40−0259のピークパターン、又は類似の(シフトした)パターン
InAlZnで表わされるホモロガス構造:JCPDSデータベースのNo.40−0260のピークパターン、又は類似の(シフトした)パターン
InAlZnで表わされるホモロガス構造:JCPDSデータベースのNo.40−0261のピークパターン、又は類似の(シフトした)パターン
In the homologous structure compound represented by InAlO 3 (ZnO) m (m is 0.1 to 10), the JCPDS database peak pattern in X-ray diffraction is, for example, as follows:
Homologous structure represented by InAlZnO 4 : No. in JCPDS database A homologous structure represented by a peak pattern of 40-0258 or a similar (shifted) pattern InAlZn 2 O 5 : No. JCPDS database 40-0259 peak pattern or similar (shifted) pattern Homologous structure represented by InAlZn 3 O 6 : No. JCPDS database A homologous structure represented by a peak pattern of 40-0260 or a similar (shifted) pattern InAlZn 4 O 7 : No. JCPDS database 40-0261 peak pattern or similar (shifted) pattern

本発明のターゲットが含むInで表わされるビックスバイト構造化合物について、ビックスバイト(bixbyite)は、希土類酸化物C型又はMn(I)型酸化物とも言われる。「透明導電膜の技術」((株)オーム社出版、日本学術振興会、透明酸化物・光電子材料第166委員会編、1999)等に開示されている通り、化学量論比がM(Mは陽イオン、Xは陰イオンで通常酸素イオン)で、1つの単位胞はM16分子、合計80個の原子(Mが32個、Xが48個)により構成されている。
ビックスバイト構造化合物には、結晶構造中の原子やイオンが一部他の原子で置換された置換型固溶体、他の原子が格子間位置に加えられた侵入型固溶体も含む。
Regarding the bixbite structure compound represented by In 2 O 3 included in the target of the present invention, bixbite is also referred to as a rare earth oxide C-type or Mn 2 O 3 (I) -type oxide. As disclosed in “Technology of Transparent Conductive Films” (Ohm Publishing Co., Ltd., Japan Society for the Promotion of Science, Transparent Oxide / Optoelectronic Materials 166th Committee, 1999), the stoichiometric ratio is M 2 X 3 (M is a cation, X is an anion, usually an oxygen ion), and one unit cell is composed of 16 molecules of M 2 X 3 and a total of 80 atoms (M is 32, X is 48) Yes.
Bixbite structure compounds include substituted solid solutions in which atoms and ions in the crystal structure are partially substituted with other atoms, and interstitial solid solutions in which other atoms are added to interstitial positions.

ターゲット中のInで表わされるビックスバイト構造化合物は、X線回折により確認することができる。
Inで表わされるビックスバイト構造化合物は、X線回折で、JCPDSデータベースのNo.06−0416のピークパターンか、又は類似の(シフトした)パターンを示す。
The bixbite structure compound represented by In 2 O 3 in the target can be confirmed by X-ray diffraction.
The bixbite structure compound represented by In 2 O 3 is X-ray diffraction, and is No. of JCPDS database. A peak pattern of 06-0416 or a similar (shifted) pattern is shown.

本発明のターゲットが含むZnSnOで表わされるスピネル構造化合物について、スピネル構造とは、「結晶化学」(講談社、中平光興著、1973)等に開示されている通り、通常AB型あるいはABX型の構造をいい、このような結晶構造を有する化合物をスピネル構造化合物という。
一般にスピネル構造では、陰イオン(通常は酸素)が立方最密充填をしており、その四面体隙間及び八面体隙間の一部に陽イオンが存在している。尚、結晶構造中の原子やイオンが一部他の原子で置換された置換型固溶体、他の原子が格子間位置に加えられた侵入型固溶体もスピネル構造化合物に含まれる。
As for the spinel structure compound represented by Zn 2 SnO 4 contained in the target of the present invention, the spinel structure is usually AB 2 X 4 as disclosed in “Crystal Chemistry” (Kodansha, Mitsuko Nakahira, 1973) and the like. Type or A 2 BX 4 type structure, and a compound having such a crystal structure is called a spinel structure compound.
In general, in the spinel structure, anions (usually oxygen) are close-packed cubically, and cations are present in a part of the tetrahedral gap and octahedral gap. In addition, a substituted solid solution in which atoms or ions in the crystal structure are partially substituted with other atoms, and an interstitial solid solution in which other atoms are added to interstitial positions are also included in the spinel structure compound.

ターゲット中のZnSnOで表わされるスピネル構造化合物は、X線回折測定によりスピネル構造化合物のピークが観察されることにより確認できる。
ZnSnOで表わされるスピネル構造化合物は、X線回折で、JCPDSデータベースのNo.24−1470のピークパターンか、あるいは類似の(シフトした)パターンを示す。
The spinel structure compound represented by Zn 2 SnO 4 in the target can be confirmed by observing the peak of the spinel structure compound by X-ray diffraction measurement.
The spinel structure compound represented by Zn 2 SnO 4 is X-ray diffraction and has a No. of JCPDS database. A peak pattern of 24-1470 or a similar (shifted) pattern is shown.

本発明のスパッタリングターゲットは、好ましくは各元素の原子比が下記式(1)〜(4)を満たす。ターゲット中のインジウム元素(In)、スズ元素(Sn)、亜鉛元素(Zn)及びアルミニウム元素(Al)の含有量を下記(1)〜(4)の組成領域に調整することで、後述するターゲットの相対密度98%以上かつバルク抵抗10mΩcm以下にすることができる。
0.05≦In/(In+Sn+Zn+Al)≦0.65 (1)
0.01≦Sn/(In+Sn+Zn+Al)≦0.40 (2)
0.10≦Zn/(In+Sn+Zn+Al)≦0.90 (3)
0.01≦Al/(In+Sn+Zn+Al)≦0.45 (4)
(式中、In、Sn、Zn及びAlはそれぞれ、スパッタリングターゲット中のインジウム元素、スズ元素、亜鉛元素及びアルミニウム元素の原子比を表わす。)
In the sputtering target of the present invention, the atomic ratio of each element preferably satisfies the following formulas (1) to (4). By adjusting the contents of indium element (In), tin element (Sn), zinc element (Zn), and aluminum element (Al) in the target to the composition regions of the following (1) to (4), the target described later Relative density of 98% or more and bulk resistance of 10 mΩcm or less.
0.05 ≦ In / (In + Sn + Zn + Al) ≦ 0.65 (1)
0.01 ≦ Sn / (In + Sn + Zn + Al) ≦ 0.40 (2)
0.10 ≦ Zn / (In + Sn + Zn + Al) ≦ 0.90 (3)
0.01 ≦ Al / (In + Sn + Zn + Al) ≦ 0.45 (4)
(In the formula, In, Sn, Zn, and Al respectively represent the atomic ratio of indium element, tin element, zinc element, and aluminum element in the sputtering target.)

上記式(1)において、In元素の原子比が0.05以上であると、Inの5s軌道の重なりを大きく保つことができ、電界効果移動度を上げることができる。
一方、In元素の原子比が0.65以下であると、成膜した膜をTFTのチャネル層に適用したときに、良好な信頼性が得られる。
In the above formula (1), when the atomic ratio of In element is 0.05 or more, the overlap of In 5s orbitals can be kept large, and the field effect mobility can be increased.
On the other hand, when the atomic ratio of the In element is 0.65 or less, good reliability can be obtained when the formed film is applied to the channel layer of the TFT.

上記式(2)において、Sn元素の原子比が0.01以上であると、ターゲット抵抗の上昇を防ぐことができるため、スパッタ成膜中に異常放電が発生しにくく、成膜が安定化しやすい。一方、Sn元素の原子比が0.40以下であると、得られる薄膜のウェットエッチャントへの溶解性が低下することを防ぐことができ、ウェットエッチングを問題なく行うことができる。   In the above formula (2), if the atomic ratio of the Sn element is 0.01 or more, the target resistance can be prevented from increasing, so that abnormal discharge is unlikely to occur during sputtering film formation, and film formation is easy to stabilize. . On the other hand, when the atomic ratio of the Sn element is 0.40 or less, it is possible to prevent the solubility of the obtained thin film in the wet etchant from being lowered, and wet etching can be performed without any problem.

上記式(3)において、Zn元素の原子比が0.10以上であると、得られる膜が非晶質膜として安定しやすい。一方、Zn元素の原子比が0.90以下であると、得られる薄膜のウェットエッチャントへの溶解速度が高すぎず、ウェットエッチングを問題なく行うことができる。   In the above formula (3), when the atomic ratio of Zn element is 0.10 or more, the obtained film is easily stabilized as an amorphous film. On the other hand, when the atomic ratio of Zn element is 0.90 or less, the dissolution rate of the obtained thin film in the wet etchant is not too high, and wet etching can be performed without any problem.

上記式(4)において、Al元素の原子比が0.01以上であると、成膜時の酸素分圧の上昇を防ぐことができる。Al元素は酸素との結合が強いため、成膜時の酸素分圧を下げることが出来る。また、チャネル相を成膜しTFTに適用した場合に良好な信頼性が得られる。一方、Al元素の原子比が0.45以下であると、ターゲット中にAlが生成してスパッタ成膜時に異常放電が発生することを防ぐことができ、成膜が安定化しやすい。In the above formula (4), when the atomic ratio of Al element is 0.01 or more, an increase in oxygen partial pressure during film formation can be prevented. Since the Al element has a strong bond with oxygen, the oxygen partial pressure during film formation can be reduced. Further, when the channel phase is formed and applied to the TFT, good reliability can be obtained. On the other hand, when the atomic ratio of the Al element is 0.45 or less, it is possible to prevent Al 2 O 3 from being generated in the target to cause abnormal discharge during sputtering film formation, and the film formation can be easily stabilized.

本発明のスパッタリングターゲットは、本発明の効果を損ねない範囲において、上述したIn、Sn、Zn及びAl以外の他の金属元素を含有していてもよいし、実質的にIn、Sn、Zn及びAlのみ、又はIn、Sn、Zn及びAlのみからなっていてもよい。
ここで、「実質的」とは、スパッタリングターゲットの金属元素の95重量%以上100重量%以下(好ましくは98重量%以上100重量%以下)がIn、Sn、Zn及びAlであることを意味する。本発明のスパッタリングターゲットは、本発明の効果を損なわない範囲でIn、Sn、Zn及びAlの他に不可避不純物を含んでいてもよい。
The sputtering target of the present invention may contain other metal elements other than the above-described In, Sn, Zn and Al within a range not impairing the effects of the present invention, and substantially includes In, Sn, Zn and It may consist of only Al or only In, Sn, Zn and Al.
Here, “substantially” means that 95 wt% or more and 100 wt% or less (preferably 98 wt% or more and 100 wt% or less) of the metal element of the sputtering target is In, Sn, Zn, and Al. . The sputtering target of the present invention may contain inevitable impurities in addition to In, Sn, Zn and Al as long as the effects of the present invention are not impaired.

ターゲットに含まれる各元素の原子比は、誘導結合プラズマ発光分析装置(ICP−AES)により、含有元素を定量分析して求めることができる。
具体的に、溶液試料をネブライザーで霧状にして、アルゴンプラズマ(約6000〜8000℃)に導入すると、試料中の元素は熱エネルギーを吸収して励起され、軌道電子が基底状態から高いエネルギー準位の軌道に移る。この軌道電子は10−7〜10−8秒程度で、より低いエネルギー準位の軌道に移る。この際にエネルギーの差を光として放射し発光する。この光は元素固有の波長(スペクトル線)を示すため、スペクトル線の有無により元素の存在を確認できる(定性分析)。また、それぞれのスペクトル線の大きさ(発光強度)は試料中の元素数に比例するため、既知濃度の標準液と比較することで試料濃度を求めることができる(定量分析)。
定性分析で含有されている元素を特定後、定量分析で含有量を求め、その結果から各元素の原子比を求める。
The atomic ratio of each element contained in the target can be determined by quantitative analysis of the contained elements using an inductively coupled plasma emission spectrometer (ICP-AES).
Specifically, when a solution sample is atomized with a nebulizer and introduced into an argon plasma (about 6000 to 8000 ° C.), the element in the sample is excited by absorbing thermal energy, and orbital electrons are excited from the ground state. Move to the orbit. These orbital electrons move to a lower energy level orbit in about 10 −7 to 10 −8 seconds. At this time, the energy difference is emitted as light to emit light. Since this light shows a wavelength (spectral line) unique to the element, the presence of the element can be confirmed by the presence or absence of the spectral line (qualitative analysis). In addition, since the magnitude (luminescence intensity) of each spectral line is proportional to the number of elements in the sample, the sample concentration can be obtained by comparing with a standard solution having a known concentration (quantitative analysis).
After identifying the elements contained in the qualitative analysis, the content is obtained by quantitative analysis, and the atomic ratio of each element is obtained from the result.

本発明のスパッタリングターゲットは、好ましくは相対密度が98%以上である。大型基板(G1サイズ以上)にスパッタ出力を上げて酸化物半導体を成膜する場合は、相対密度が98%以上であることが好ましい。
相対密度とは、加重平均より算出した理論密度に対して相対的に算出した密度である。各原料の密度の加重平均より算出した密度が理論密度であり、これを100%とする。
相対密度が98%以上であれば、安定したスパッタリング状態が保たれる。大型基板でスパッタ出力を上げて成膜する場合は、相対密度が98%以上であれば、ターゲット表面が黒化しにくく、異常放電が発生しにくい。相対密度は好ましくは98.5%以上、より好ましくは99%以上である。
The sputtering target of the present invention preferably has a relative density of 98% or more. In the case where an oxide semiconductor film is formed by increasing the sputtering output on a large substrate (G1 size or more), the relative density is preferably 98% or more.
The relative density is a density calculated relative to the theoretical density calculated from the weighted average. The density calculated from the weighted average of the density of each raw material is the theoretical density, which is defined as 100%.
If the relative density is 98% or more, a stable sputtering state is maintained. In the case of forming a film by increasing the sputtering output on a large substrate, if the relative density is 98% or more, the target surface is hardly blackened and abnormal discharge is not easily generated. The relative density is preferably 98.5% or more, more preferably 99% or more.

ターゲットの相対密度はアルキメデス法により測定した実測密度と理論密度とから算出できる。相対密度は、好ましくは100%以下である。100%以下の場合、金属粒子が焼結体に発生しにくく、低級酸化物が生成する抑制されるため、成膜時の酸素供給量を厳密に調整する必要が生じない。
また、後述する焼結後に、還元性雰囲気下での熱処理操作等の後処理工程等を行って密度を調整することもできる。還元性雰囲気は、アルゴン、窒素、水素等の雰囲気や、それらの混合気体雰囲気が用いられる。
The relative density of the target can be calculated from the measured density and the theoretical density measured by the Archimedes method. The relative density is preferably 100% or less. When it is 100% or less, the metal particles are hardly generated in the sintered body and the generation of lower oxides is suppressed, so that it is not necessary to strictly adjust the oxygen supply amount during film formation.
Further, after the sintering described later, the density can be adjusted by performing a post-treatment step such as a heat treatment operation in a reducing atmosphere. As the reducing atmosphere, an atmosphere of argon, nitrogen, hydrogen, or a mixed gas atmosphere thereof is used.

本発明のスパッタリングターゲットは、好ましくは10mΩcm以下であり、より好ましくはバルク比抵抗が8mΩcm以下であり、さらに好ましくは5mΩcm以下である。
ターゲットのバルク比抵抗が10mΩcm以下であることで、スパッタリングする際には、異常放電の発生を抑制することができる。
バルク比抵抗は例えば抵抗率計を使用して四探針法に基づき測定できる。
The sputtering target of the present invention is preferably 10 mΩcm or less, more preferably a bulk specific resistance is 8 mΩcm or less, and further preferably 5 mΩcm or less.
When the bulk specific resistance of the target is 10 mΩcm or less, the occurrence of abnormal discharge can be suppressed during sputtering.
The bulk resistivity can be measured based on the four-probe method using a resistivity meter, for example.

スパッタリングターゲットを構成する酸化物中の結晶の最大粒径が8μm以下であると好ましい。結晶の最大粒径8μm以下であるとノジュールの発生を抑制することができる。
スパッタによってターゲット表面が削られる場合、その削られる速度が結晶面の方向によって異なり、ターゲット表面に凹凸が発生する。この凹凸の大きさは焼結体中に存在する結晶粒径に依存している。大きい結晶粒径を有する焼結体からなるターゲットでは、その凹凸が大きくなり、その凸部分よりノジュールが発生すると考えられる。
The maximum crystal grain size in the oxide constituting the sputtering target is preferably 8 μm or less. Generation | occurrence | production of a nodule can be suppressed as the maximum particle diameter of a crystal | crystallization is 8 micrometers or less.
When the target surface is cut by sputtering, the cutting speed varies depending on the direction of the crystal plane, and irregularities are generated on the target surface. The size of the unevenness depends on the crystal grain size present in the sintered body. In a target made of a sintered body having a large crystal grain size, the unevenness is increased, and it is considered that nodules are generated from the convex portion.

スパッタリングターゲットの結晶の最大粒径は、スパッタリングターゲットの形状が円形の場合、円の中心点(1箇所)と、その中心点で直交する2本の中心線上の中心点と周縁部との中間点(4箇所)の合計5箇所において、また、スパッタリングターゲットの形状が四角形の場合には、その中心点(1箇所)と、四角形の対角線上の中心点と角部との中間点(4箇所)の合計5箇所において100μm四方の枠内で観察される最大径を有する粒子についてその最大径を測定し、これらの5箇所の枠内のそれぞれに存在する最大粒子の粒径の平均値で表す。粒径は、結晶粒の長径について測定する。結晶粒は走査型電子顕微鏡(SEM)により観察することができる。   When the sputtering target has a circular shape, the maximum grain size of the sputtering target crystal is the midpoint between the center point (one place) of the circle and the center point on the two center lines orthogonal to the center point and the peripheral part. In a total of 5 locations (4 locations), and when the shape of the sputtering target is a rectangle, the center point (1 location) and the midpoint (4 locations) between the center point and the corner on the diagonal of the rectangle The maximum diameter of the particles having the maximum diameter observed in a 100 μm square frame at the five locations is measured, and the average particle size of the maximum particles present in each of the five frame locations is expressed. The particle size is measured for the major axis of the crystal grains. The crystal grains can be observed with a scanning electron microscope (SEM).

[スパッタリングターゲットの製造方法]
本発明のスパッタリングターゲットの製造方法は以下の2工程を含む。
(1)原料化合物を混合し、成形して成形体とする工程
(2)上記成形体を焼結する工程
以下、これらの工程について説明する。
[Method of manufacturing sputtering target]
The manufacturing method of the sputtering target of the present invention includes the following two steps.
(1) Process of mixing raw material compounds and molding to form a molded body (2) Process of sintering the molded body Hereinafter, these processes will be described.

(1)原料化合物を混合し、成形し成形体とする工程
原料化合物は特に制限されず、In、Sn、Zn及びAlから選択される元素を1以上含む化合物を使用することができ、好ましくは使用する原料化合物の混合物が、下記原子比を満たすように調整する。
0.05≦In/(In+Sn+Zn+Al)≦0.65 (1)
0.01≦Sn/(In+Sn+Zn+Al)≦0.40 (2)
0.10≦Zn/(In+Sn+Zn+Al)≦0.90 (3)
0.01≦Al/(In+Sn+Zn+Al)≦0.45 (4)
(式中、In、Sn、Zn及びAlはそれぞれ、原料化合物の混合物における各元素の原子比を示す。)
(1) Step of mixing raw material compounds and forming into a molded body The raw material compound is not particularly limited, and a compound containing one or more elements selected from In, Sn, Zn and Al can be used, preferably It adjusts so that the mixture of the raw material compound to be used may satisfy the following atomic ratio.
0.05 ≦ In / (In + Sn + Zn + Al) ≦ 0.65 (1)
0.01 ≦ Sn / (In + Sn + Zn + Al) ≦ 0.40 (2)
0.10 ≦ Zn / (In + Sn + Zn + Al) ≦ 0.90 (3)
0.01 ≦ Al / (In + Sn + Zn + Al) ≦ 0.45 (4)
(In the formula, In, Sn, Zn, and Al each indicate an atomic ratio of each element in the mixture of raw material compounds.)

上記In、Sn、Zn及びAlから選択される元素を1以上含む化合物としては、例えば、酸化インジウム、酸化スズ、酸化亜鉛及びアルミニウム金属の組み合わせ、酸化インジウム、酸化スズ、酸化亜鉛及び酸化アルミニウムの組合せ等が挙げられ、酸化インジウム、酸化スズ、酸化亜鉛及び酸化アルミニウムの混合粉末であることが好ましい
尚、原料に単体金属を用いた場合、例えば、酸化インジウム、酸化スズ、酸化亜鉛及びアルミニウム金属の組み合わせを原料粉末として用いた場合、得られる焼結体中にアルミニウムの金属粒が存在し、成膜中にターゲット表面の金属粒が溶融してターゲットから放出されないことがあり、得られる膜の組成と焼結体の組成が大きく異なってしまう場合がある。
Examples of the compound containing one or more elements selected from In, Sn, Zn, and Al include, for example, a combination of indium oxide, tin oxide, zinc oxide, and aluminum metal, and a combination of indium oxide, tin oxide, zinc oxide, and aluminum oxide. It is preferable that it is a mixed powder of indium oxide, tin oxide, zinc oxide and aluminum oxide. When a single metal is used as a raw material, for example, a combination of indium oxide, tin oxide, zinc oxide and aluminum metal Is used as a raw material powder, there are metal particles of aluminum in the obtained sintered body, metal particles on the surface of the target may melt and not be released from the target during film formation, and the composition of the film obtained The composition of the sintered body may vary greatly.

原料化合物は粉末であることが好ましく、原料化合物が粉末である場合、当該原料粉末の平均粒径は、好ましくは0.1μm〜1.2μmであり、より好ましくは0.1μm〜1.0μmである。原料粉末の平均粒径はレーザー回折式粒度分布装置等で測定することができる。
例えば、平均粒径が0.1μm〜1.2μmのIn粉末、平均粒径が0.1μm〜1.2μmのSnO粉末、平均粒径が0.1μm〜1.2μmのZnO粉末及び平均粒径が0.1μm〜1.2μmのAl粉末を含んだ酸化物を原料粉末とし、これらを、上記式(1)〜(4)を満たす割合で調合するとよい。
The raw material compound is preferably a powder, and when the raw material compound is a powder, the average particle size of the raw material powder is preferably 0.1 μm to 1.2 μm, more preferably 0.1 μm to 1.0 μm. is there. The average particle diameter of the raw material powder can be measured with a laser diffraction type particle size distribution apparatus or the like.
For example, In 2 O 3 powder having an average particle diameter of 0.1 μm to 1.2 μm, SnO 2 powder having an average particle diameter of 0.1 μm to 1.2 μm, and ZnO powder having an average particle diameter of 0.1 μm to 1.2 μm In addition, an oxide containing Al 2 O 3 powder having an average particle size of 0.1 μm to 1.2 μm is used as a raw material powder, and these may be prepared at a ratio satisfying the above formulas (1) to (4).

原料化合物の混合、成形方法は特に限定されず、公知の方法を用いて行うことができる。例えば、酸化インジウム粉、酸化スズ粉、酸化亜鉛及び酸化アルミニウム粉を含んだ酸化物の混合粉を含む原料粉末に、水系溶媒を配合し、得られたスラリーを12時間以上混合した後、固液分離・乾燥・造粒し、引き続き、この造粒物を型枠に入れて成形することで成形体が得られる。   The method for mixing and molding the raw material compounds is not particularly limited, and can be performed using a known method. For example, an aqueous solvent is blended with a raw material powder containing a mixed powder of oxides containing indium oxide powder, tin oxide powder, zinc oxide and aluminum oxide powder, and the resulting slurry is mixed for 12 hours or more, and then solid-liquid Separation, drying, and granulation are performed, and then this granulated product is put in a mold and molded to obtain a molded body.

混合については、湿式又は乾式によるボールミル、振動ミル、ビーズミル等を用いることができる。均一で微細な結晶粒及び空孔を得るには、短時間で凝集体の解砕効率が高く、添加物の分散状態も良好となるビーズミル混合法が最も好ましい。   For mixing, a wet or dry ball mill, vibration mill, bead mill, or the like can be used. In order to obtain uniform and fine crystal grains and vacancies, a bead mill mixing method is most preferable because the pulverization efficiency of the agglomerates is high in a short time and the additive is well dispersed.

ボールミルによって混合する場合、当該混合時間は、好ましくは15時間以上、より好ましくは19時間以上とする。ボールミルによる混合時間が15時間以上であれば、最終的に得られる焼結体中にAl等の高抵抗の化合物が生成しにくい。
ビーズミルによって粉砕・混合する場合、当該混合時間は、装置の大きさ、処理するスラリー量によって異なるが、スラリー中の粒度分布がすべて1μm以下と均一になるように適宜調整するとよい。
また、どの混合手段の場合でも、混合する際にはバインダーを任意量だけ添加し、同時に混合を行うと好ましい。バインダーには、ポリビニルアルコール、酢酸ビニル等を用いることができる。
When mixing by a ball mill, the mixing time is preferably 15 hours or longer, more preferably 19 hours or longer. If the mixing time by the ball mill is 15 hours or more, a high resistance compound such as Al 2 O 3 is hardly generated in the finally obtained sintered body.
When pulverizing and mixing with a bead mill, the mixing time varies depending on the size of the apparatus and the amount of slurry to be processed, but may be appropriately adjusted so that the particle size distribution in the slurry is all uniform at 1 μm or less.
In any mixing means, it is preferable to add an arbitrary amount of a binder when mixing, and to perform mixing at the same time. As the binder, polyvinyl alcohol, vinyl acetate, or the like can be used.

混合によって得られた原料粉末スラリーの造粒は、好ましくは急速乾燥造粒によって造粒粉とする。急速乾燥造粒するための装置としては、スプレードライヤが広く用いられている。具体的な乾燥条件は、乾燥するスラリーのスラリー濃度、乾燥に用いる熱風温度、風量等の諸条件により決定されるため、実施に際しては、予め最適条件を求めておくことが必要となる。
急速乾燥造粒であれば、均一な造粒粉が得られる。即ち、原料粉末の比重差による沈降速度の差によって、In粉末、SnO粉末、ZnO粉末及びAl粉末の分離を防ぐことができる。均一な造粒粉から作製したターゲットであれば、Al等の存在によるスパッタリング時の異常放電を防ぐことができる。
得られた造粒粉に対して、通常、金型プレス又は冷間静水圧プレス(CIP)により、例えば1.2ton/cm以上の圧力を加えることによって、成形体とすることができる。
The granulation of the raw material powder slurry obtained by mixing is preferably made into granulated powder by rapid drying granulation. As an apparatus for rapid drying granulation, a spray dryer is widely used. The specific drying conditions are determined by various conditions such as the slurry concentration of the slurry to be dried, the temperature of hot air used for drying, the air volume, etc., and therefore, it is necessary to obtain optimum conditions in advance.
If it is quick-drying granulation, uniform granulated powder is obtained. That is, separation of In 2 O 3 powder, SnO 2 powder, ZnO powder and Al 2 O 3 powder can be prevented by the difference in sedimentation speed due to the difference in specific gravity of the raw material powder. If target prepared from a uniform granulated powder, it is possible to prevent abnormal discharge during sputtering due to the presence such as Al 2 O 3.
By applying a pressure of, for example, 1.2 ton / cm 2 or more to the obtained granulated powder by a die press or a cold isostatic press (CIP), a molded product can be obtained.

(2)成形体を焼結する工程
得られた成形体を焼結することで焼結体を得ることができる。
上記焼結は、好ましくは昇温工程及び保持工程を含み、昇温工程において、平均昇温速度0.1〜0.9℃/分で700から1400℃まで昇温し、保持工程において、焼結温度1200〜1650℃で5〜50時間保持する。700〜1400℃の温度範囲における平均昇温速度は、より好ましくは0.2〜0.5℃/分である。
尚、700〜1400℃の温度範囲における平均昇温速度は、700℃から昇温到達温度までの温度差を、昇温に要した時間で除した値である。
(2) Process of sintering a molded object A sintered body can be obtained by sintering the obtained molded object.
The sintering preferably includes a heating step and a holding step. In the heating step, the temperature is raised from 700 to 1400 ° C. at an average heating rate of 0.1 to 0.9 ° C./min. Holding at a setting temperature of 1200 to 1650 ° C. for 5 to 50 hours. The average rate of temperature increase in the temperature range of 700 to 1400 ° C is more preferably 0.2 to 0.5 ° C / min.
In addition, the average temperature increase rate in the temperature range of 700 to 1400 ° C. is a value obtained by dividing the temperature difference from 700 ° C. to the temperature increase temperature by the time required for temperature increase.

上記昇温工程は、より好ましくは400℃以上700℃未満における平均昇温速度(第1の平均昇温速度)を0.2〜2.0℃/分とし、700℃以上1100℃未満における平均昇温速度(第2の平均昇温速度)を0.05〜1.2℃/分とし、1100℃以上1400℃以下における平均昇温速度(第3の平均昇温速度)を0.03〜1.0℃/分とする。
第2の平均昇温速度は、より好ましくは0.3〜0.5℃/分である。また第3の平均昇温速度は、より好ましくは0.15〜0.4℃/分である。
昇温工程を上記とすることで、スパッタ時のノジュールの発生をより抑制することができる。
More preferably, in the temperature raising step, an average temperature rising rate (first average temperature rising rate) at 400 ° C. or higher and lower than 700 ° C. is 0.2 to 2.0 ° C./min, and an average at 700 ° C. or higher and lower than 1100 ° C. The temperature increase rate (second average temperature increase rate) is 0.05 to 1.2 ° C./min, and the average temperature increase rate (third average temperature increase rate) at 1100 ° C. to 1400 ° C. is 0.03 to 0.03 ° C. Set to 1.0 ° C./min.
The second average heating rate is more preferably 0.3 to 0.5 ° C./min. Further, the third average temperature rising rate is more preferably 0.15 to 0.4 ° C./min.
By setting the temperature raising step as described above, generation of nodules during sputtering can be further suppressed.

第1平均昇温速度が0.2℃/分以上であることで、所用時間が増大しすぎず、製造効率を向上させることができる。また、第1の平均昇温速度が2.0℃/分以下であることで、成形体がバインダーを含む場合であっても、バインダーが残留せず、ターゲットのクラック等の発生を抑制することができる。
第2平均昇温速度が0.05℃/分以上であることで、所用時間が増大しすぎず、また、結晶が異常成長することがなく、得られる焼結体の内部の空孔の発生を抑制することができる。また、第2の平均昇温速度が1.2℃/分以下であることで、焼結の開始場所に分布が生じず、反りの発生を抑制することができる。
第3平均昇温速度が0.03℃/分以上であることで、所用時間が増大しすぎず、Znが蒸散して組成ズレが生じることを抑制することができる。また、第3の平均昇温速度が1.0℃/分以下であることで、焼き締まりの分布による引っ張り応力が発生せず、焼結密度を上げ易くすることができる。
When the first average temperature increase rate is 0.2 ° C./min or more, the required time does not increase excessively, and the production efficiency can be improved. In addition, since the first average heating rate is 2.0 ° C./min or less, the binder does not remain even if the molded body contains a binder, and the occurrence of cracks in the target is suppressed. Can do.
When the second average temperature increase rate is 0.05 ° C./min or more, the required time does not increase excessively, and the crystal does not grow abnormally, and voids are generated inside the obtained sintered body. Can be suppressed. In addition, since the second average temperature rising rate is 1.2 ° C./min or less, no distribution occurs at the start of sintering, and the occurrence of warpage can be suppressed.
When the third average temperature increase rate is 0.03 ° C./min or more, the required time does not increase excessively, and it is possible to suppress the occurrence of composition deviation due to evaporation of Zn. Further, when the third average temperature rising rate is 1.0 ° C./min or less, tensile stress due to the distribution of shrinkage does not occur, and the sintered density can be easily increased.

これら第1〜第3の平均昇温速度の関係が、第2の平均昇温速度>第3の平均速度を満たすと好ましく、第1の平均昇温速度>第2の平均昇温速度>第3の平均昇温速度を満たすとさらに好ましい。
特に、第2の平均昇温速度>第3の平均昇温速度となることで、長時間スパッリングしたとしても、さらに効果的にノジュールの発生を抑制することが期待できる。
The relationship between the first to third average temperature rising rates preferably satisfies the second average temperature rising rate> the third average speed, and the first average temperature rising rate> the second average temperature rising rate> the first More preferably, the average heating rate of 3 is satisfied.
In particular, since the second average temperature rising rate> the third average temperature rising rate, it can be expected that the generation of nodules is more effectively suppressed even if the sputtering is performed for a long time.

400℃以上700℃未満における昇温速度は、0.2〜2.0℃/分の範囲であると好ましい。
700℃以上1100℃未満における昇温速度は、0.05〜1.2℃/分の範囲であると好ましい。
1100℃以上1400℃以下における昇温速度は、0.03〜1.0℃/分の範囲であると好ましい。
The heating rate at 400 ° C. or higher and lower than 700 ° C. is preferably in the range of 0.2 to 2.0 ° C./min.
The heating rate at 700 ° C. or higher and lower than 1100 ° C. is preferably in the range of 0.05 to 1.2 ° C./min.
The temperature rising rate at 1100 ° C. or higher and 1400 ° C. or lower is preferably in the range of 0.03 to 1.0 ° C./min.

成形体を1400℃超1650℃以下の温度まで昇温する場合の昇温速度は特に制限されないが、通常0.15〜0.4℃/分程度である。   The rate of temperature increase when the temperature of the molded body is raised to a temperature higher than 1400 ° C. and not higher than 1650 ° C. is not particularly limited, but is usually about 0.15 to 0.4 ° C./min.

昇温が完了した後、1200〜1650℃の焼結温度で5〜50時間保持して焼結を行う(保持工程)。焼結温度は好ましくは1300〜1600℃である。焼結時間は好ましくは10〜25時間である。
焼結温度が1200℃以上又は焼結時間が5時間以上であると、Al等が焼結体内部に形成されず、異常放電が生じにくい。また、焼成温度が1650℃以下又は焼成時間が50時間以下であると、著しい結晶粒成長による平均結晶粒径の増大や、粗大空孔の発生がなく、焼結体強度の低下や異常放電を抑制できる。
After the temperature increase is completed, sintering is performed by holding at a sintering temperature of 1200 to 1650 ° C. for 5 to 50 hours (holding step). The sintering temperature is preferably 1300 to 1600 ° C. The sintering time is preferably 10 to 25 hours.
When the sintering temperature is 1200 ° C. or higher or the sintering time is 5 hours or longer, Al 2 O 3 or the like is not formed inside the sintered body, and abnormal discharge is unlikely to occur. In addition, when the firing temperature is 1650 ° C. or less or the firing time is 50 hours or less, there is no increase in the average crystal grain size due to remarkable crystal grain growth and the generation of coarse pores, resulting in a decrease in sintered body strength and abnormal discharge. Can be suppressed.

本発明で用いる焼結方法としては、常圧焼結法の他、ホットプレス、酸素加圧、熱間等方圧加圧等の加圧焼結法も採用することができる。ただし、製造コストの低減、大量生産の可能性、容易に大型の焼結体を製造できるといった観点から、常圧焼結法を採用することが好ましい。
常圧焼結法では、成形体を大気雰囲気、又は酸化ガス雰囲気、好ましくは酸化ガス雰囲気にて焼結する。酸化ガス雰囲気とは、好ましくは酸素ガス雰囲気である。酸素ガス雰囲気は、酸素濃度が、例えば10〜100体積%の雰囲気であることが好ましい。上記焼結体の製造方法においては、昇温過程にて酸素ガス雰囲気を導入することで、焼結体密度をより高くすることができる。
As a sintering method used in the present invention, a pressure sintering method such as hot press, oxygen pressurization, hot isostatic pressurization and the like can be employed in addition to the normal pressure sintering method. However, it is preferable to employ a normal pressure sintering method from the viewpoints of reducing manufacturing costs, possibility of mass production, and easy production of large sintered bodies.
In the normal pressure sintering method, the compact is sintered in an air atmosphere or an oxidizing gas atmosphere, preferably an oxidizing gas atmosphere. The oxidizing gas atmosphere is preferably an oxygen gas atmosphere. The oxygen gas atmosphere is preferably an atmosphere having an oxygen concentration of, for example, 10 to 100% by volume. In the method for producing a sintered body, the density of the sintered body can be further increased by introducing an oxygen gas atmosphere in the temperature raising process.

上記焼成工程で得られた焼結体のバルク抵抗をターゲット全体で均一化するために、必要に応じて還元工程を設けてもよい。
還元方法としては、例えば、還元性ガスによる方法や真空焼成又は不活性ガスによる還元等が挙げられる。
還元性ガスによる還元処理の場合、水素、メタン、一酸化炭素、又はこれらのガスと酸素との混合ガス等を用いることができる。また、不活性ガス中での焼成による還元処理の場合、窒素、アルゴン、又はこれらのガスと酸素との混合ガス等を用いることができる。
還元処理時の温度は、通常100〜800℃、好ましくは200〜800℃である。また、還元処理の時間は、通常0.01〜10時間、好ましくは0.05〜5時間である。
In order to make the bulk resistance of the sintered body obtained in the firing step uniform over the entire target, a reduction step may be provided as necessary.
Examples of the reduction method include a method using a reducing gas, vacuum firing, or reduction using an inert gas.
In the case of reduction treatment with a reducing gas, hydrogen, methane, carbon monoxide, a mixed gas of these gases and oxygen, or the like can be used. In the case of reduction treatment by firing in an inert gas, nitrogen, argon, a mixed gas of these gases and oxygen, or the like can be used.
The temperature at the time of a reduction process is 100-800 degreeC normally, Preferably it is 200-800 degreeC. The reduction treatment time is usually 0.01 to 10 hours, preferably 0.05 to 5 hours.

焼成時の降温速度(冷却速度)は、通常10℃/分以下、好ましくは9℃/分以下、より好ましくは8℃/分以下、さらに好ましくは7℃/分以下、特に好ましくは5℃/分以下である。降温速度が10℃/分以下であると本発明の結晶型が得られやすく、降温時にクラックが発生しにくい。   The temperature lowering rate (cooling rate) during firing is usually 10 ° C./min or less, preferably 9 ° C./min or less, more preferably 8 ° C./min or less, further preferably 7 ° C./min or less, particularly preferably 5 ° C./min. Is less than a minute. When the rate of temperature decrease is 10 ° C./min or less, the crystal form of the present invention is easily obtained, and cracks are unlikely to occur during temperature decrease.

以上をまとめると、本発明に用いる焼結体の製造方法は、例えば、酸化インジウム粉と酸化亜鉛粉及び酸化アルミニウム粉との混合粉を含む原料粉末に、水系溶媒を配合し、得られたスラリーを12時間以上混合した後、固液分離・乾燥・造粒し、引き続き、この造粒物を型枠に入れて成形し、その後、得られた成形物を酸素含有雰囲気で、700〜1400℃における平均昇温速度を0.1〜0.9℃/分とする昇温工程、及び1200〜1650℃で5〜50時間保持する保持工程、その後、降温速度(冷却速度)を10℃/分以下とする降温工程を有する焼結工程により焼結体を得ることができる。   In summary, the method for producing a sintered body used in the present invention is, for example, a slurry obtained by blending an aqueous solvent into a raw material powder containing a mixed powder of indium oxide powder, zinc oxide powder and aluminum oxide powder. After mixing for 12 hours or more, solid-liquid separation, drying, and granulation were performed, and then this granulated product was put into a mold and molded, and then the obtained molded product was 700-1400 ° C. in an oxygen-containing atmosphere. Temperature raising step in which the average temperature rising rate is 0.1 to 0.9 ° C./min, a holding step of holding at 1200 to 1650 ° C. for 5 to 50 hours, and then the temperature lowering rate (cooling rate) is 10 ° C./min. A sintered body can be obtained by a sintering process having a temperature lowering process described below.

上記で得られた焼結体を加工することにより本発明のスパッタリングターゲットとすることができる。具体的には、焼結体をスパッタリング装置への装着に適した形状に切削加工することでスパッタリングターゲット素材とし、該ターゲット素材をバッキングプレートに接着することでスパッタリングターゲットとすることができる。   It can be set as the sputtering target of this invention by processing the sintered compact obtained above. Specifically, a sputtering target material can be obtained by cutting the sintered body into a shape suitable for mounting on a sputtering apparatus, and a sputtering target can be obtained by bonding the target material to a backing plate.

焼結体をターゲット素材とするには、焼結体を、例えば平面研削盤で研削して表面粗さRaが0.5μm以下の素材とする。ここで、さらにターゲット素材のスパッタ面に鏡面加工を施して、平均表面粗さRaが1000オングストローム以下としてもよい。
鏡面加工(研磨)は、機械的な研磨、化学研磨、メカノケミカル研磨(機械的な研磨と化学研磨の併用)等の、公知の研磨技術を用いることができる。例えば、固定砥粒ポリッシャー(ポリッシュ液:水)で#2000以上にポリッシングしたり、又は遊離砥粒ラップ(研磨材:SiCペースト等)にてラッピング後、研磨材をダイヤモンドペーストに換えてラッピングすることによって得ることができる。このような研磨方法には特に制限はない。
In order to use the sintered body as a target material, the sintered body is ground with, for example, a surface grinder to obtain a material having a surface roughness Ra of 0.5 μm or less. Here, the sputter surface of the target material may be further mirror-finished so that the average surface roughness Ra may be 1000 angstroms or less.
For the mirror surface processing (polishing), known polishing techniques such as mechanical polishing, chemical polishing, and mechanochemical polishing (a combination of mechanical polishing and chemical polishing) can be used. For example, polishing to # 2000 or more with a fixed abrasive polisher (polishing liquid: water) or lapping with loose abrasive lapping (abrasive: SiC paste, etc.), and then lapping by changing the abrasive to diamond paste Can be obtained by: Such a polishing method is not particularly limited.

ターゲット素材の表面は200〜10,000番のダイヤモンド砥石により仕上げを行うことが好ましく、400〜5,000番のダイヤモンド砥石により仕上げを行うことが特に好ましい。200番以上、又は10,000番以下のダイヤモンド砥石を使用するこのより、ターゲット素材の割れを防ぐことができる。
ターゲット素材の表面粗さRaが0.5μm以下であり、方向性のない研削面を備えていることが好ましい。Raが0.5μm以下であり、方向性のない研磨面を備えていれば、異常放電やパーティクルの発生を防ぐことができる。
The surface of the target material is preferably finished with a diamond grindstone of No. 200 to 10,000, and particularly preferably finished with a diamond grindstone of No. 400 to 5,000. By using a diamond grindstone of No. 200 or more or 10,000 or less, it is possible to prevent the target material from cracking.
It is preferable that the target material has a surface roughness Ra of 0.5 μm or less and has a non-directional ground surface. If Ra is 0.5 μm or less and a non-directional polished surface is provided, abnormal discharge and generation of particles can be prevented.

得られたターゲット素材を清浄処理する。清浄処理にはエアーブロー又は流水洗浄等を使用できる。エアーブローで異物を除去する際には、ノズルの向い側から集塵機で吸気を行なうとより有効に除去できる。
尚、以上のエアーブローや流水洗浄では限界があるので、さらに超音波洗浄等を行なうこともできる。この超音波洗浄は周波数25〜300kHzの間で多重発振させて行なう方法が有効である。例えば周波数25〜300kHzの間で、25kHz刻みに12種類の周波数を多重発振させて超音波洗浄を行なうのが好ましい。
The obtained target material is cleaned. Air blow or running water washing can be used for the cleaning treatment. When removing foreign matter by air blow, it is possible to remove the foreign matter more effectively by suctioning with a dust collector from the opposite side of the nozzle.
In addition, since the above air blow and running water cleaning have a limit, ultrasonic cleaning etc. can also be performed. This ultrasonic cleaning is effective by performing multiple oscillations at a frequency of 25 to 300 kHz. For example, it is preferable to perform ultrasonic cleaning by oscillating 12 types of frequencies in 25 kHz increments between frequencies 25 to 300 kHz.

ターゲット素材の厚みは通常2〜20mm、好ましくは3〜12mm、特に好ましくは4〜6mmである。
上記のようにして得られたターゲット素材をバッキングプレートへボンディングすることによって、スパッタリングターゲットを得ることができる。また、複数のターゲット素材を1つのバッキングプレートに取り付け、実質1つのターゲットとしてもよい。
The thickness of the target material is usually 2 to 20 mm, preferably 3 to 12 mm, particularly preferably 4 to 6 mm.
A sputtering target can be obtained by bonding the target material obtained as described above to a backing plate. Further, a plurality of target materials may be attached to one backing plate to substantially serve as one target.

[酸化物半導体薄膜]
本発明のスパッタリングターゲットは、高密度で低抵抗であり、効率的に、安価に、且つ省エネルギーで酸化物半導体薄膜を成膜することができる。
本発明の酸化物半導体薄膜は、本発明のスパッタリングターゲットをスパッタリング法で成膜することにより得られる。
[Oxide semiconductor thin film]
The sputtering target of the present invention has high density and low resistance, and can efficiently form an oxide semiconductor thin film with low cost and energy saving.
The oxide semiconductor thin film of the present invention can be obtained by depositing the sputtering target of the present invention by a sputtering method.

本発明の酸化物半導体薄膜のキャリア濃度は、通常1019/cm以下であり、好ましくは1013〜1018/cmであり、さらに好ましくは1014〜1018/cmであり、特に好ましくは1015〜1018/cmである。
酸化物層のキャリア濃度が1019cm−3以下であると、薄膜トランジスタ等の素子を構成した際の漏れ電流、ノーマリーオンや、on−off比の低下を防ぐことができ、良好なトランジスタ性能が発揮できる。キャリア濃度が1013cm−3以上であると、TFTとして問題なく駆動できる。
酸化物半導体薄膜のキャリア濃度は、ホール効果測定方法により測定することができる。具体的には実施例に記載の方法で測定できる。
The carrier concentration of the oxide semiconductor thin film of the present invention is usually 10 19 / cm 3 or less, preferably 10 13 to 10 18 / cm 3 , more preferably 10 14 to 10 18 / cm 3 , particularly Preferably it is 10 < 15 > -10 < 18 > / cm < 3 >.
When the carrier concentration of the oxide layer is 10 19 cm −3 or less, leakage current, normally-on, and on-off ratio when a device such as a thin film transistor is configured can be prevented, and good transistor performance Can be demonstrated. When the carrier concentration is 10 13 cm −3 or more, the TFT can be driven without any problem.
The carrier concentration of the oxide semiconductor thin film can be measured by a Hall effect measurement method. Specifically, it can be measured by the method described in the examples.

本発明のスパッタリングターゲットは、高い導電性を有するため、スパッタリング法としては、成膜速度の速いDCスパッタリング法を適用することができる。また、DCスパッタリング法に加えて、RFスパッタリング法、ACスパッタリング法、パルスDCスパッタリング法にも適用することができ、異常放電のないスパッタリングが可能である。
本発明の酸化物半導体薄膜は、上記焼結体を用いて、スパッタリング法の他に、蒸着法、イオンプレーティング法、パルスレーザー蒸着法等により作製することもできる。
Since the sputtering target of the present invention has high conductivity, a DC sputtering method having a high deposition rate can be applied as the sputtering method. In addition to the DC sputtering method, the present invention can be applied to an RF sputtering method, an AC sputtering method, and a pulsed DC sputtering method, and sputtering without abnormal discharge is possible.
The oxide semiconductor thin film of the present invention can be produced by using the sintered body by a vapor deposition method, an ion plating method, a pulse laser vapor deposition method, or the like, in addition to the sputtering method.

スパッタリングガス(雰囲気)としては、アルゴン等の希ガスと酸化性ガスの混合ガスを用いることができる。酸化性ガスとはO、CO、O、HO、NO等が挙げられる。スパッタリングガスは、希ガスと、水蒸気、酸素ガス及び亜酸化窒素ガスから選ばれる一種以上のガスを含有する混合気体が好ましく、希ガスと、少なくとも水蒸気を含有する混合気体であることがより好ましい。As a sputtering gas (atmosphere), a mixed gas of a rare gas such as argon and an oxidizing gas can be used. Examples of the oxidizing gas include O 2 , CO 2 , O 3 , H 2 O, and N 2 O. The sputtering gas is preferably a mixed gas containing a rare gas and one or more gases selected from water vapor, oxygen gas and nitrous oxide gas, and more preferably a mixed gas containing a rare gas and at least water vapor.

スパッタリング成膜時の酸素分圧比は0%以上40%未満とすることが好ましい。酸素分圧比が40%未満の条件であれば、作製した薄膜のキャリア濃度が大幅に低減することがなく、キャリア濃度が例えば1013cm−3未満となることを防ぐことができる。
酸素分圧比は、より好ましくは0%〜30%であり、特に好ましくは0%〜20%である。
The oxygen partial pressure ratio during sputtering film formation is preferably 0% or more and less than 40%. If the oxygen partial pressure ratio is less than 40%, the carrier concentration of the manufactured thin film is not significantly reduced, and the carrier concentration can be prevented from becoming less than 10 13 cm −3, for example.
The oxygen partial pressure ratio is more preferably 0% to 30%, and particularly preferably 0% to 20%.

酸化物薄膜堆積時のスパッタガス(雰囲気)に含まれる水蒸気の分圧比、即ち、[HO]/([HO]+[希ガス]+[その他のガス])は、0.1〜25%であることが好ましい。水の分圧比が25%以下であると、膜密度の低下を防ぐことができ、Inの5s軌道の重なりを大きく保つことができ、移動度の低下を防ぐことができる。
スパッタリング時の雰囲気中の水の分圧比は0.7〜13%がより好ましく、1〜6%が特に好ましい。
The partial pressure ratio of water vapor contained in the sputtering gas (atmosphere) when depositing the oxide thin film, that is, [H 2 O] / ([H 2 O] + [rare gas] + [other gases]) is 0.1. It is preferably ˜25%. When the water partial pressure ratio is 25% or less, a decrease in film density can be prevented, the overlap of In 5s orbitals can be kept large, and a decrease in mobility can be prevented.
The partial pressure ratio of water in the atmosphere during sputtering is more preferably 0.7 to 13%, and particularly preferably 1 to 6%.

スパッタリングにより成膜する際の基板温度は、25〜120℃であることが好ましく、さらに好ましくは25〜100℃、特に好ましくは25〜90℃である。
成膜時の基板温度が120℃以下であると、成膜時に導入する酸素等を十分に取り込むことができ、加熱後の薄膜のキャリア濃度の過度な増加を防ぐことができる。また、成膜時の基板温度が25℃以上であると、薄膜の膜密度が低下せず、TFTの移動度が低下することを防ぐことができる。
The substrate temperature at the time of film formation by sputtering is preferably 25 to 120 ° C, more preferably 25 to 100 ° C, and particularly preferably 25 to 90 ° C.
When the substrate temperature at the time of film formation is 120 ° C. or lower, oxygen or the like introduced at the time of film formation can be sufficiently taken in, and an excessive increase in the carrier concentration of the thin film after heating can be prevented. Further, when the substrate temperature at the time of film formation is 25 ° C. or higher, the film density of the thin film does not decrease and the mobility of the TFT can be prevented from decreasing.

スパッタリングによって得られた酸化物薄膜を、さらに150〜500℃に15分〜5時間保持してアニール処理を施すことが好ましい。成膜後のアニール処理温度は200℃以上450℃以下であることがより好ましく、250℃以上350℃以下であることがさらに好ましい。上記アニールを施すことにより、半導体特性が得られる。
また、加熱時の雰囲気は、特に限定されるわけではないが、キャリア制御性の観点から、大気雰囲気、酸素流通雰囲気が好ましい。
酸化物薄膜の後処理アニール工程においては、酸素の存在下又は不存在下でランプアニール装置、レーザーアニール装置、熱プラズマ装置、熱風加熱装置、接触加熱装置等を用いることができる。
It is preferable to anneal the oxide thin film obtained by sputtering at 150 to 500 ° C. for 15 minutes to 5 hours. The annealing temperature after film formation is more preferably 200 ° C. or higher and 450 ° C. or lower, and further preferably 250 ° C. or higher and 350 ° C. or lower. By performing the annealing, semiconductor characteristics can be obtained.
The atmosphere during heating is not particularly limited, but from the viewpoint of carrier controllability, an air atmosphere or an oxygen circulation atmosphere is preferable.
In the post-treatment annealing step of the oxide thin film, a lamp annealing device, a laser annealing device, a thermal plasma device, a hot air heating device, a contact heating device, or the like can be used in the presence or absence of oxygen.

スパッタリング時におけるターゲットと基板との間の距離は、基板の成膜面に対して垂直方向に好ましくは1〜15cmであり、さらに好ましくは2〜8cmである。
この距離が1cm以上であると、基板に到達するターゲット構成元素の粒子の運動エネルギーが大きくなりすぎず、良好な膜特性を得ることができる。また、膜厚及び電気特性の面内分布等を防ぐことができる。一方、ターゲットと基板との間隔が15cm以下であると、基板に到達するターゲット構成元素の粒子の運動エネルギーが小さくなりすぎず、緻密な膜を得ることができる。また、良好な半導体特性を得ることができる。
The distance between the target and the substrate during sputtering is preferably 1 to 15 cm, more preferably 2 to 8 cm in the direction perpendicular to the film formation surface of the substrate.
When this distance is 1 cm or more, the kinetic energy of the target constituent element particles reaching the substrate does not become too large, and good film characteristics can be obtained. In addition, in-plane distribution of film thickness and electrical characteristics can be prevented. On the other hand, when the distance between the target and the substrate is 15 cm or less, the kinetic energy of the particles of the target constituent element that reaches the substrate does not become too small, and a dense film can be obtained. In addition, good semiconductor characteristics can be obtained.

酸化物薄膜の成膜は、磁場強度が300〜1500ガウスの雰囲気下でスパッタリングすることが望ましい。磁場強度が300ガウス以上であると、プラズマ密度の低下を防ぐことができ、高抵抗のスパッタリングターゲットの場合でも問題なくスパッタリングを行うことができる。一方、1500ガウス以下であると、膜厚及び膜中の電気特性の制御性の悪化を抑制することができる。   The oxide thin film is preferably formed by sputtering in an atmosphere having a magnetic field strength of 300 to 1500 gauss. When the magnetic field strength is 300 gauss or more, a decrease in plasma density can be prevented, and sputtering can be performed without any problem even in the case of a high-resistance sputtering target. On the other hand, when it is 1500 gauss or less, deterioration of controllability of the film thickness and electrical characteristics in the film can be suppressed.

気体雰囲気の圧力(スパッタ圧力)は、プラズマが安定して放電できる範囲であれば特に限定されないが、好ましくは0.1〜3.0Paであり、さらに好ましくは0.1〜1.5Paであり、特に好ましくは0.1〜1.0Paである。
スパッタ圧力が3.0Pa以下であると、スパッタ粒子の平均自由工程が短くなりすぎず、薄膜密度の低下を防ぐことができる。また、スパッタ圧力が0.1Pa以上であると、成膜時に膜中に微結晶が生成することを防ぐことができる。
尚、スパッタ圧力とは、アルゴン等の希ガス、水蒸気、酸素ガス等を導入した後のスパッタ開始時の系内の全圧をいう。
The pressure of the gas atmosphere (sputtering pressure) is not particularly limited as long as the plasma can be stably discharged, but is preferably 0.1 to 3.0 Pa, more preferably 0.1 to 1.5 Pa. Particularly preferred is 0.1 to 1.0 Pa.
When the sputtering pressure is 3.0 Pa or less, the mean free process of sputtered particles does not become too short, and a decrease in thin film density can be prevented. Further, when the sputtering pressure is 0.1 Pa or more, it is possible to prevent the formation of microcrystals in the film during film formation.
The sputtering pressure refers to the total pressure in the system at the start of sputtering after introducing a rare gas such as argon, water vapor, oxygen gas or the like.

また、酸化物半導体薄膜の成膜を、次のような交流スパッタリングで行ってもよい。
真空チャンバー内に所定の間隔を置いて並設された3枚以上のターゲットに対向する位置に、基板を順次搬送し、各ターゲットに対して交流電源から負電位及び正電位を交互に印加して、ターゲット上にプラズマを発生させて基板表面上に成膜する。
このとき、交流電源からの出力の少なくとも1つを、分岐して接続された2枚以上のターゲットの間で、電位を印加するターゲットの切替を行いながら行う。即ち、上記交流電源からの出力の少なくとも1つを分岐して2枚以上のターゲットに接続し、隣り合うターゲットに異なる電位を印加しながら成膜を行う。
Alternatively, the oxide semiconductor thin film may be formed by AC sputtering as described below.
The substrate is sequentially transported to a position facing three or more targets arranged in parallel at a predetermined interval in the vacuum chamber, and negative and positive potentials are alternately applied to each target from an AC power source. Then, plasma is generated on the target to form a film on the substrate surface.
At this time, at least one of the outputs from the AC power supply is performed while switching a target to which a potential is applied between two or more targets that are branched and connected. That is, at least one of the outputs from the AC power supply is branched and connected to two or more targets, and film formation is performed while applying different potentials to adjacent targets.

尚、交流スパッタリングによって酸化物半導体薄膜を成膜する場合も、例えば、希ガスと、水蒸気、酸素ガス及び亜酸化窒素ガスから選ばれる一以上のガスとを含有する混合気体の雰囲気下においてスパッタリングを行うことが好ましく、水蒸気を含有する混合気体の雰囲気下においてスパッタリングを行うことが特に好ましい。
ACスパッタリングで成膜した場合、工業的に大面積均一性に優れた酸化物層が得られると共に、ターゲットの利用効率の向上が期待できる。
また、1辺が1mを超える大面積基板にスパッタ成膜する場合には、たとえば特開2005−290550号公報記載のような大面積生産用のACスパッタ装置を使用することが好ましい。
Note that when an oxide semiconductor thin film is formed by AC sputtering, for example, sputtering is performed in an atmosphere of a mixed gas containing a rare gas and one or more gases selected from water vapor, oxygen gas, and nitrous oxide gas. It is preferable to perform, and it is particularly preferable to perform sputtering in an atmosphere of a mixed gas containing water vapor.
When the film is formed by AC sputtering, an oxide layer having industrially excellent large area uniformity can be obtained, and improvement in the utilization efficiency of the target can be expected.
Further, when sputtering film formation is performed on a large-area substrate having a side exceeding 1 m, it is preferable to use an AC sputtering apparatus for large-area production as described in JP-A-2005-290550, for example.

特開2005−290550号公報記載のACスパッタ装置は、具体的には、真空槽と、真空槽内部に配置された基板ホルダと、この基板ホルダと対向する位置に配置されたスパッタ源とを有する。図11にACスパッタ装置のスパッタ源の要部を示す。スパッタ源は、複数のスパッタ部を有し、板状のターゲット31a〜31fをそれぞれ有し、各ターゲット31a〜31fのスパッタされる面をスパッタ面とすると、各スパッタ部はスパッタ面が同じ平面上に位置するように配置される。各ターゲット31a〜31fは長手方向を有する細長に形成され、各ターゲットは同一形状であり、スパッタ面の長手方向の縁部分(側面)が互いに所定間隔を空けて平行に配置される。従って、隣接するターゲット31a〜31fの側面は平行になる。   Specifically, the AC sputtering apparatus described in JP-A-2005-290550 includes a vacuum chamber, a substrate holder disposed inside the vacuum chamber, and a sputtering source disposed at a position facing the substrate holder. . FIG. 11 shows a main part of the sputtering source of the AC sputtering apparatus. The sputter source has a plurality of sputter units, each of which has plate-like targets 31a to 31f, and the surfaces to be sputtered of the targets 31a to 31f are sputter surfaces. It arrange | positions so that it may be located in. Each target 31a to 31f is formed in an elongated shape having a longitudinal direction, each target has the same shape, and the edge portions (side surfaces) in the longitudinal direction of the sputtering surface are arranged in parallel at a predetermined interval. Therefore, the side surfaces of the adjacent targets 31a to 31f are parallel.

真空槽の外部には、交流電源17a〜17cが配置されており、各交流電源17a〜17cの2つの端子のうち、一方の端子は隣接する2つの電極のうちの一方の電極に接続され、他方の端子は他方の電極に接続されている。各交流電源17a〜17cの2つの端子は正負の異なる極性の電圧を出力するようになっており、ターゲット31a〜31fは電極に密着して取り付けられているので、隣接する2つのターゲット31a〜31fには互いに異なる極性の交流電圧が交流電源17a〜17cから印加される。従って、互いに隣接するターゲット31a〜31fのうち、一方が正電位に置かれる時には他方が負電位に置かれた状態になる。   AC power supplies 17a to 17c are arranged outside the vacuum chamber, and one of the two terminals of each AC power supply 17a to 17c is connected to one of the two adjacent electrodes, The other terminal is connected to the other electrode. Two terminals of each of the AC power supplies 17a to 17c output voltages having different polarities, and the targets 31a to 31f are attached in close contact with the electrodes, so that the two adjacent targets 31a to 31f are adjacent to each other. AC voltages having different polarities are applied from the AC power sources 17a to 17c. Accordingly, when one of the targets 31a to 31f adjacent to each other is placed at a positive potential, the other is placed at a negative potential.

電極のターゲット31a〜31fとは反対側の面には磁界形成手段40a〜40fが配置されている。各磁界形成手段40a〜40fは、外周がターゲット31a〜31fの外周と略等しい大きさの細長のリング状磁石と、リング状磁石の長さよりも短い棒状磁石とをそれぞれ有している。
各リング状磁石は、対応する1個のターゲット31a〜31fの真裏位置で、ターゲット31a〜31fの長手方向に対して平行に配置されている。上述したように、ターゲット31a〜31fは所定間隔を空けて平行配置されているので、リング状磁石もターゲット31a〜31fと同じ間隔を空けて配置されている。
Magnetic field forming means 40a to 40f are arranged on the surface of the electrode opposite to the targets 31a to 31f. Each of the magnetic field forming means 40a to 40f includes an elongated ring-shaped magnet whose outer periphery is substantially equal to the outer periphery of the targets 31a to 31f, and a bar-shaped magnet shorter than the length of the ring-shaped magnet.
Each ring-shaped magnet is arranged in parallel with the longitudinal direction of the targets 31a to 31f at a position directly behind the corresponding one of the targets 31a to 31f. As described above, since the targets 31a to 31f are arranged in parallel at a predetermined interval, the ring-shaped magnets are also arranged at the same interval as the targets 31a to 31f.

ACスパッタで、酸化物ターゲットを用いる場合の交流パワー密度は、3W/cm以上20W/cm以下が好ましい。パワー密度が3W/cm以上であると、成膜速度が遅くなりすぎず、生産経済性を担保できる。20W/cm以下であると、ターゲットの破損を抑制することができる。より好ましいパワー密度は3W/cm〜15W/cmである。
ACスパッタの周波数は10kHz〜1MHzの範囲が好ましい。10kHz以上であると、騒音の問題が生じにくい。1MHz以下であると、プラズマが広がりすぎて所望のターゲット位置以外でスパッタが行われることを防ぐことができ、均一性を保てる。より好ましいACスパッタの周波数は20kHz〜500kHzである。
上記以外のスパッタリング時の条件等は、上述したものから適宜選択すればよい。
The AC power density when using an oxide target in AC sputtering is preferably 3 W / cm 2 or more and 20 W / cm 2 or less. When the power density is 3 W / cm 2 or more, the film formation rate does not become too slow, and production economy can be ensured. If it is 20 W / cm 2 or less, damage to the target can be suppressed. More preferred power density is 3W / cm 2 ~15W / cm 2 .
The frequency of AC sputtering is preferably in the range of 10 kHz to 1 MHz. When the frequency is 10 kHz or more, the problem of noise hardly occurs. When the frequency is 1 MHz or less, it is possible to prevent the plasma from spreading too much and performing sputtering at a position other than the desired target position, so that uniformity can be maintained. A more preferable frequency of AC sputtering is 20 kHz to 500 kHz.
What is necessary is just to select suitably the conditions at the time of sputtering other than the above from what was mentioned above.

[薄膜トランジスタ及び表示装置]
上記の酸化物半導体薄膜は、薄膜トランジスタ(TFT)に使用でき、特にチャネル層として好適に使用できる。本発明の薄膜トランジスタは、上記の酸化物薄膜をチャネル層として有していれば、その素子構成は特に限定されず、公知の各種の素子構成を採用することができる。
また、上記の酸化物薄膜をTFTのチャネル層に用いることにより、電界効果移動度及び信頼性の高いTFTが得られる。本発明のTFTは、好ましくは電界効果移動度が10cm/Vs以上、より好ましくは13cm/Vs以上である。電界効果移動度は、実施例に記載の方法により測定することができる。
[Thin Film Transistor and Display Device]
The oxide semiconductor thin film can be used for a thin film transistor (TFT), and can be particularly preferably used as a channel layer. As long as the thin film transistor of the present invention has the above oxide thin film as a channel layer, its element structure is not particularly limited, and various known element structures can be adopted.
Further, by using the above oxide thin film for a TFT channel layer, a TFT having high field effect mobility and high reliability can be obtained. The TFT of the present invention preferably has a field effect mobility of 10 cm 2 / Vs or more, more preferably 13 cm 2 / Vs or more. The field effect mobility can be measured by the method described in the examples.

本発明の薄膜トランジスタにおけるチャネル層の膜厚は、通常10〜300nm、好ましくは20〜250nm、より好ましくは30〜200nm、さらに好ましくは35〜120nm、特に好ましくは40〜80nmである。チャネル層の膜厚が10nm以上であると、大面積に成膜した際でも膜厚が不均一になり難く、作製したTFTの特性を面内で均一とすることができる。一方、膜厚が300nm以下であると、成膜時間が長くなりすぎない。   The film thickness of the channel layer in the thin film transistor of the present invention is usually 10 to 300 nm, preferably 20 to 250 nm, more preferably 30 to 200 nm, still more preferably 35 to 120 nm, and particularly preferably 40 to 80 nm. When the thickness of the channel layer is 10 nm or more, even when the channel layer is formed in a large area, the film thickness is unlikely to be uniform, and the characteristics of the manufactured TFT can be made uniform in the plane. On the other hand, when the film thickness is 300 nm or less, the film formation time does not become too long.

本発明の薄膜トランジスタにおけるチャネル層は、通常、N型領域で用いられるが、P型Si系半導体、P型酸化物半導体、P型有機半導体等の種々のP型半導体と組合せてPN接合型トランジスタ等の各種の半導体デバイスに利用することができる。   The channel layer in the thin film transistor of the present invention is usually used in an N-type region, but a PN junction transistor or the like in combination with various P-type semiconductors such as a P-type Si-based semiconductor, a P-type oxide semiconductor, and a P-type organic semiconductor. It can be used for various semiconductor devices.

本発明の薄膜トランジスタのチャネル層は、アニール処理後に少なくともゲート電極と重なる領域において一部、結晶化していてもよい。ここで結晶化とは、非晶質の状態から結晶核が生成する又は結晶核が生成された状態から結晶粒が成長することをいう。特にバックチャネル側の一部を結晶化させたときは、プラズマプロセス(CVDプロセス等)に対して、耐還元性が向上しTFTの信頼性が改善する。
結晶化した領域は、例えば、透過型電子顕微鏡(TEM:Transmission Electron Microscope)の電子線回折像から確認することができる。
The channel layer of the thin film transistor of the present invention may be partially crystallized at least in a region overlapping with the gate electrode after annealing. Here, crystallization means that crystal nuclei are generated from an amorphous state or crystal grains are grown from a state where crystal nuclei are generated. In particular, when a part of the back channel side is crystallized, reduction resistance is improved with respect to a plasma process (CVD process or the like), and the reliability of the TFT is improved.
The crystallized region can be confirmed from, for example, an electron beam diffraction image of a transmission electron microscope (TEM).

チャネル層の酸化物半導体薄膜は、有機酸系エッチング液(例えば蓚酸エッチング液)でウェットエッチングでき、かつ無機酸系ウェットエッチング液(例えばリン酸/硝酸/酢酸の混酸ウェットエッチング液:PAN)には溶けにくく、電極に使用するMo(モリブデン)やAl(アルミニウム)等とのウェットエッチングの選択比が大きい。そのため、上記の酸化物薄膜をチャネル層に用いることで、チャネルエッチ型の薄膜トランジスタを作製することが出来る。   The oxide semiconductor thin film of the channel layer can be wet-etched with an organic acid-based etchant (for example, oxalic acid etchant). It is difficult to melt, and the selectivity of wet etching with Mo (molybdenum) or Al (aluminum) used for the electrode is large. Therefore, a channel-etched thin film transistor can be manufactured by using the above oxide thin film for a channel layer.

薄膜トランジスタを製造するフォトリソグラフィ工程において、レジストを塗布する前に、酸化物半導体薄膜表面に、膜厚が数nm程度の絶縁膜を形成してもよい。この工程により酸化物半導体膜とレジストとが直接接触することを回避することが可能であり、レジストに含まれている不純物が酸化物半導体膜中に侵入するのを防止できる。   In the photolithography process for manufacturing the thin film transistor, an insulating film having a thickness of about several nm may be formed on the surface of the oxide semiconductor thin film before applying the resist. Through this step, it is possible to avoid direct contact between the oxide semiconductor film and the resist, and impurities contained in the resist can be prevented from entering the oxide semiconductor film.

本発明の薄膜トランジスタは、上記チャネル層上に保護膜を備えることが好ましい。本発明の薄膜トランジスタにおける保護膜は、少なくともSiNを含有することが好ましい。SiNはSiOと比較して緻密な膜を形成できるため、TFTの劣化抑制効果が高いという利点を有する。The thin film transistor of the present invention preferably includes a protective film on the channel layer. The protective film in the thin film transistor of the present invention preferably contains at least SiN x . Since SiN x can form a dense film as compared with SiO 2 , it has an advantage of a high TFT deterioration suppressing effect.

保護膜は、SiNの他に例えばSiO,Al,Ta,TiO,MgO,ZrO,CeO,KO,LiO,NaO,RbO,Sc,Y,HfO,CaHfO,PbTiO,BaTa,Sm,SrTiO又はAlN等の酸化物等を含むことができる。In addition to SiN x , the protective film may be, for example, SiO 2 , Al 2 O 3 , Ta 2 O 5 , TiO 2 , MgO, ZrO 2 , CeO 2 , K 2 O, Li 2 O, Na 2 O, Rb 2 O, Sc 2 O 3 , Y 2 O 3 , HfO 2 , CaHfO 3 , PbTiO 3 , BaTa 2 O 6 , Sm 2 O 3 , SrTiO 3, or an oxide such as AlN can be included.

本発明のインジウム元素(In)、スズ元素(Sn)、亜鉛元素(Zn)及びアルミニウム元素(Al)を含有する酸化物薄膜は、Alを含有しているためCVDプロセスによる耐還元性が向上し、保護膜を作製するプロセスによりバックチャネル側が還元されにくく、保護膜としてSiNを用いることができる。The oxide thin film containing indium element (In), tin element (Sn), zinc element (Zn), and aluminum element (Al) according to the present invention contains Al, so that the reduction resistance by the CVD process is improved. The back channel side is not easily reduced by the process of forming the protective film, and SiN x can be used as the protective film.

保護膜を形成する前に、チャネル層に対し、オゾン処理、酸素プラズマ処理、二酸化窒素プラズマ処理もしくは亜酸化窒素プラズマ処理を施すことが好ましい。このような処理は、チャネル層を形成した後、保護膜を形成する前であれば、どのタイミングで行ってもよいが、保護膜を形成する直前に行うことが望ましい。このような前処理を行うことによって、チャネル層における酸素欠陥の発生を抑制することができる。
また、TFT駆動中に酸化物半導体膜中の水素が拡散すると、閾値電圧のシフトが起こりTFTの信頼性が低下するおそれがある。チャネル層に対し、オゾン処理、酸素プラズマ処理もしくは亜酸化窒素プラズマ処理を施すことにより、薄膜構造中においてIn−OHの結合が安定化され酸化物半導体膜中の水素の拡散を抑制することができる。
Before forming the protective film, the channel layer is preferably subjected to ozone treatment, oxygen plasma treatment, nitrogen dioxide plasma treatment, or nitrous oxide plasma treatment. Such treatment may be performed at any timing after the channel layer is formed and before the protective film is formed, but is preferably performed immediately before the protective film is formed. By performing such pretreatment, generation of oxygen defects in the channel layer can be suppressed.
Further, when hydrogen in the oxide semiconductor film diffuses during driving of the TFT, a threshold voltage shift may occur and the reliability of the TFT may be reduced. By performing ozone treatment, oxygen plasma treatment, or nitrous oxide plasma treatment on the channel layer, the In—OH bond is stabilized in the thin film structure, and diffusion of hydrogen in the oxide semiconductor film can be suppressed. .

薄膜トランジスタを製造する過程において、半導体基板のCu等による金属汚染を除去すること並びにゲート絶縁膜表面のダングリングボンド等に起因する表面準位を低減させるために、半導体基板やゲート絶縁膜表面の洗浄を行うことが好ましい。   In the process of manufacturing a thin film transistor, the surface of the semiconductor substrate or the gate insulating film is cleaned in order to remove metal contamination due to Cu or the like of the semiconductor substrate and to reduce the surface level caused by dangling bonds on the surface of the gate insulating film. It is preferable to carry out.

上記洗浄に用いる洗浄溶液としては、シアン(CN)含有量が100ppm以下、好ましくは10ppm〜1ppmを上限とし、水素イオン濃度指数(pH)9〜14のシアン含有溶液を用いることができる。当該シアン含有溶液を加熱して、50℃以下(好ましくは30℃〜40℃)の範囲の温度とし、半導体基板やゲート絶縁膜表面の洗浄処理することが好ましい。
HCN水溶液を用いることで、シアン化物イオン(CN)が基板表面上の銅と反応して[Cu(CN)を形成して汚染銅を除去できる。[Cu(CN)はHCN水溶液中のCNイオンと反応し、pH10では[Cu(CN)3−として安定に存在する。CNイオンの錯イオン形成能は極めて大きく、極低濃度のHCN水溶液であっても、CNイオンが有効に反応して汚染銅の除去が可能である。
As the cleaning solution used for the cleaning, a cyan-containing solution having a cyan (CN) content of 100 ppm or less, preferably 10 ppm to 1 ppm as an upper limit, and a hydrogen ion concentration index (pH) of 9 to 14 can be used. The cyan-containing solution is heated to a temperature in the range of 50 ° C. or lower (preferably 30 ° C. to 40 ° C.), and the semiconductor substrate or the gate insulating film surface is preferably cleaned.
By using an aqueous HCN solution, cyanide ions (CN ) react with copper on the substrate surface to form [Cu (CN) 2 ] to remove contaminated copper. [Cu (CN) 2 ] reacts with CN ions in the aqueous HCN solution, and stably exists as [Cu (CN) 4 ] 3− at pH 10. The ability to form complex ions of CN ions is extremely high, and even in an extremely low concentration HCN aqueous solution, CN ions can react effectively to remove contaminating copper.

洗浄に用いるシアン(CN)含有溶液は、シアン化水素(HCN)を純水又は超純水,アルコール系溶媒及びケトン系溶媒、ニトリル系溶媒、芳香族炭化水素系溶媒、四塩化炭素、エーテル系溶媒、脂肪族アルカン系溶媒、又はこれらの混合溶媒から選ばれる少なくとも1つの溶媒に溶解し、さらに所定濃度に希釈するとともに、アンモニア水溶液等で、溶液中の水素イオン濃度指数、いわゆるpH値を好ましくは9〜14の範囲に調整して用いることが好適である。   Cyanide (CN) -containing solution used for washing is hydrogen cyanide (HCN) purified water or ultrapure water, alcohol solvents and ketone solvents, nitrile solvents, aromatic hydrocarbon solvents, carbon tetrachloride, ether solvents, It is dissolved in at least one solvent selected from an aliphatic alkane solvent or a mixed solvent thereof, and further diluted to a predetermined concentration, and a hydrogen ion concentration index in the solution, that is, a so-called pH value is preferably 9 with an aqueous ammonia solution or the like. It is suitable to adjust to use in the range of ~ 14.

薄膜トランジスタは、通常、基板、ゲート電極、ゲート絶縁層、有機半導体層(チャネル層)、ソース電極及びドレイン電極を備える。チャネル層については上述した通りであり、基板については公知の材料を用いることができる。   A thin film transistor usually includes a substrate, a gate electrode, a gate insulating layer, an organic semiconductor layer (channel layer), a source electrode, and a drain electrode. The channel layer is as described above, and a known material can be used for the substrate.

本発明の薄膜トランジスタにおけるゲート絶縁膜を形成する材料にも特に制限はなく、一般に用いられている材料を任意に選択できる。具体的には、例えば、SiO,SiN,Al,Ta,TiO,MgO,ZrO,CeO,KO,LiO,NaO,RbO,Sc,Y,HfO,CaHfO,PbTiO,BaTa,SrTiO,Sm,AlN等の化合物を用いることができる。これらのなかでも、好ましくはSiO,SiN,Al,Y,HfO,CaHfOであり、より好ましくはSiO,SiN,HfO,Alである。The material for forming the gate insulating film in the thin film transistor of the present invention is not particularly limited, and a commonly used material can be arbitrarily selected. Specifically, for example, SiO 2, SiN x, Al 2 O 3, Ta 2 O 5, TiO 2, MgO, ZrO 2, CeO 2, K 2 O, Li 2 O, Na 2 O, Rb 2 O, A compound such as Sc 2 O 3 , Y 2 O 3 , HfO 2 , CaHfO 3 , PbTiO 3 , BaTa 2 O 6 , SrTiO 3 , Sm 2 O 3 , or AlN can be used. Among them, preferred are SiO 2, SiN x, Al 2 O 3, Y 2 O 3, HfO 2, CaHfO 3, more preferably SiO 2, SiN x, HfO 2 , Al 2 O 3.

ゲート絶縁膜は、例えばプラズマCVD(Chemical Vapor Deposition;化学気相成長)法により形成することができる。
プラズマCVD法によりゲート絶縁膜を形成し、その上にチャネル層を成膜した場合、ゲート絶縁膜中の水素がチャネル層に拡散し、チャネル層の膜質低下やTFTの信頼性低下を招くおそれがある。チャネル層の膜質低下やTFTの信頼性低下を防ぐために、チャネル層を成膜する前にゲート絶縁膜に対してオゾン処理、酸素プラズマ処理、二酸化窒素プラズマ処理もしくは亜酸化窒素プラズマ処理を施すことが好ましい。このような前処理を行うことによって、チャネル層の膜質の低下やTFTの信頼性低下を防ぐことができる。
尚、上記の酸化物の酸素数は、必ずしも化学量論比と一致していなくともよく、例えば、SiOでもSiOでもよい。
The gate insulating film can be formed by, for example, a plasma CVD (Chemical Vapor Deposition) method.
When a gate insulating film is formed by plasma CVD and a channel layer is formed on the gate insulating film, hydrogen in the gate insulating film may diffuse into the channel layer, leading to deterioration in channel layer quality and TFT reliability. is there. In order to prevent deterioration in channel layer quality and TFT reliability, the gate insulating film may be subjected to ozone treatment, oxygen plasma treatment, nitrogen dioxide plasma treatment or nitrous oxide plasma treatment before forming the channel layer. preferable. By performing such pretreatment, it is possible to prevent deterioration of the channel layer film quality and TFT reliability.
Note that the number of oxygen in the oxide does not necessarily match the stoichiometric ratio, and may be, for example, SiO 2 or SiO x .

ゲート絶縁膜は、異なる材料からなる2層以上の絶縁膜を積層した構造でもよい。また、ゲート絶縁膜は、結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質又は非晶質であることが好ましい。   The gate insulating film may have a structure in which two or more insulating films made of different materials are stacked. The gate insulating film may be crystalline, polycrystalline, or amorphous, but is preferably polycrystalline or amorphous that can be easily manufactured industrially.

本発明の薄膜トランジスタにおけるドレイン電極、ソース電極及びゲート電極の各電極を形成する材料に特に制限はなく、一般に用いられている材料を任意に選択することができる。例えば、ITO,インジウム亜鉛酸化物,ZnO,SnO等の透明電極や、Al,Ag,Cu,Cr,Ni,Mo,Au,Ti,Ta等の金属電極、又はこれらを含む合金の金属電極を用いることができる。
ドレイン電極、ソース電極及びゲート電極の各電極は、異なる2層以上の導電層を積層した多層構造とすることもできる。特にソース・ドレイン電極は低抵抗配線への要求が強いため、AlやCu等の良導体をTiやMo等の密着性に優れた金属でサンドイッチして使用してもよい。
There are no particular limitations on the material for forming each of the drain electrode, the source electrode, and the gate electrode in the thin film transistor of the present invention, and a commonly used material can be arbitrarily selected. For example, a transparent electrode such as ITO, indium zinc oxide, ZnO, SnO 2 , a metal electrode such as Al, Ag, Cu, Cr, Ni, Mo, Au, Ti, Ta, or a metal electrode of an alloy including these electrodes. Can be used.
Each of the drain electrode, the source electrode, and the gate electrode can have a multilayer structure in which two or more different conductive layers are stacked. In particular, since the source / drain electrodes have a strong demand for low-resistance wiring, a good conductor such as Al or Cu may be sandwiched with a metal having excellent adhesion such as Ti or Mo.

本発明の薄膜トランジスタは、電界効果型トランジスタ、論理回路、メモリ回路、差動増幅回路等各種の集積回路にも適用できる。さらに、電界効果型トランジスタ以外にも静電誘起型トランジスタ、ショットキー障壁型トランジスタ、ショットキーダイオード、抵抗素子にも適応できる。   The thin film transistor of the present invention can be applied to various integrated circuits such as a field effect transistor, a logic circuit, a memory circuit, and a differential amplifier circuit. Further, in addition to the field effect transistor, it can be applied to an electrostatic induction transistor, a Schottky barrier transistor, a Schottky diode, and a resistance element.

本発明の薄膜トランジスタの構成は、ボトムゲート、ボトムコンタクト、トップコンタクト等公知の構成を制限なく採用することができる。
特にボトムゲート構成が、アモルファスシリコンやZnOの薄膜トランジスタに比べ高い性能が得られるので有利である。ボトムゲート構成は、製造時のマスク枚数を削減しやすく、大型ディスプレイ等の用途の製造コストを低減しやすいため好ましい。
本発明の薄膜トランジスタは、表示装置に好適に用いることができる。
As the structure of the thin film transistor of the present invention, known structures such as a bottom gate, a bottom contact, and a top contact can be adopted without limitation.
In particular, the bottom gate structure is advantageous because high performance can be obtained as compared with thin film transistors of amorphous silicon or ZnO. The bottom gate configuration is preferable because it is easy to reduce the number of masks at the time of manufacturing, and it is easy to reduce the manufacturing cost for uses such as a large display.
The thin film transistor of the present invention can be suitably used for a display device.

大面積のディスプレイ用としては、チャンネルエッチ型のボトムゲート構成の薄膜トランジスタが特に好ましい。チャンネルエッチ型のボトムゲート構成の薄膜トランジスタは、フォトリソ工程時のフォトマスクの数が少なく低コストでディスプレイ用パネルを製造できる。中でも、チャンネルエッチ型のボトムゲート構成及びトップコンタクト構成の薄膜トランジスタが移動度等の特性が良好で工業化しやすいため特に好ましい。   For large-area displays, a channel-etched bottom gate thin film transistor is particularly preferable. A channel-etched bottom gate thin film transistor has a small number of photomasks at the time of a photolithography process, and can produce a display panel at a low cost. Among them, a channel-etched bottom gate structure and a top contact structure thin film transistor are particularly preferable because they have good characteristics such as mobility and are easily industrialized.

薄膜トランジスタのS値は、トランスファ特性の結果から、Log(Id)―Vgのグラフを作製し、この傾きの逆数から導出することができる。S値の単位は、V/decadeであり、小さな値であることが好ましい。
S値(SwingFactor)とは、オフ状態からゲート電圧を増加させた際に、オフ状態からオン状態にかけてドレイン電流が急峻に立ち上がるが、この急峻さを示す値である。下記式で定義されるように、ドレイン電流が1桁(10倍)上昇するときのゲート電圧の増分をS値とする。
S値=dVg/dlog(Ids)
S値が小さいほど急峻な立ち上がりとなる(「薄膜トランジスタ技術のすべて」、鵜飼育弘著、2007年刊、工業調査会)。S値が大きいと、オンからオフに切り替える際に高いゲート電圧をかける必要があり、消費電力が大きくなるおそれがある。
The S value of the thin film transistor can be derived from the reciprocal of this slope by creating a graph of Log (Id) -Vg from the result of the transfer characteristics. The unit of the S value is V / decade and is preferably a small value.
The S value (Swing Factor) is a value indicating the steepness of the drain current that rises steeply from the off state to the on state when the gate voltage is increased from the off state. As defined by the following equation, an increment of the gate voltage when the drain current increases by one digit (10 times) is defined as an S value.
S value = dVg / dlog (Ids)
The smaller the S value, the sharper the rise ("All about Thin Film Transistor Technology", Ikuhiro Ukai, 2007, Industrial Research Committee). When the S value is large, it is necessary to apply a high gate voltage when switching from on to off, and power consumption may increase.

S値は0.8V/dec以下が好ましく、0.5V/dec以下がより好ましく、0.3V/dec以下がさらに好ましく、0.2V/dec以下が特に好ましい。0.8V/dec以下だと駆動電圧が小さくなり消費電力を低減できる可能性がある。特に、有機ELディスプレイで用いる場合は、直流駆動のためS値を0.3V/dec以下にすると消費電力を大幅に低減できるため好ましい。   The S value is preferably 0.8 V / dec or less, more preferably 0.5 V / dec or less, still more preferably 0.3 V / dec or less, and particularly preferably 0.2 V / dec or less. If it is 0.8 V / dec or less, the driving voltage becomes small and the power consumption may be reduced. In particular, when used in an organic EL display, it is preferable to set the S value to 0.3 V / dec or less because of direct current drive because power consumption can be greatly reduced.

実施例1−8
[酸化物焼結体の製造]
原料粉体として下記の酸化物粉末を使用した。下記酸化物粉末の平均粒径としてメジアン径D50を採用し、当該平均粒径は、レーザー回折式粒度分布測定装置SALD−300V(島津製作所製)で測定した。
酸化インジウム粉 :平均粒径0.98μm
酸化スズ粉 :平均粒径0.98μm
酸化亜鉛粉 :平均粒径0.96μm
酸化アルミニウム粉:平均粒径0.98μm
Example 1-8
[Production of sintered oxide]
The following oxide powder was used as a raw material powder. The median diameter D50 was adopted as the average particle diameter of the following oxide powder, and the average particle diameter was measured with a laser diffraction particle size distribution analyzer SALD-300V (manufactured by Shimadzu Corporation).
Indium oxide powder: Average particle size 0.98 μm
Tin oxide powder: Average particle size 0.98μm
Zinc oxide powder: Average particle size 0.96 μm
Aluminum oxide powder: Average particle size 0.98 μm

上記の粉体を、表1に示す原子比になるように秤量し、均一に微粉砕混合後、成形用バインダーを加えて造粒した。次に、この原料混合粉を金型へ均一に充填し、コールドプレス機にてプレス圧140MPaで加圧成形した。
このようにして得た成形体を、表1に示す昇温速度、焼結温度、焼結時間及び降温速度で、焼結炉で焼結して焼結体を製造した。昇温中は酸素雰囲気、その他は大気中(雰囲気)とした。
The above powder was weighed so as to have the atomic ratio shown in Table 1, and was uniformly pulverized and mixed, and then granulated by adding a molding binder. Next, this raw material mixed powder was uniformly filled into a mold, and pressure-molded with a cold press machine at a press pressure of 140 MPa.
The molded body thus obtained was sintered in a sintering furnace at a temperature increase rate, a sintering temperature, a sintering time, and a temperature decrease rate shown in Table 1 to produce a sintered body. During the temperature increase, an oxygen atmosphere was used, and the other was in the air (atmosphere).

[焼結体の分析]
得られた焼結体の相対密度をアルキメデス法により測定した実測密度と理論密度とから算出し、実施例1−8の焼結体は相対密度98%以上であることを確認した。得られた焼結体についてICP−AES分析を行い、表1に示す原子比であることを確認した。
また、得られた焼結体のバルク比抵抗(導電性)を抵抗率計(三菱化学(株)製、ロレスタ)を使用して四探針法(JIS R 1637)に基づき測定した。結果を表1に示す。表1に示すように実施例1−8の焼結体のバルク比抵抗は、10mΩcm以下であった。
[Analysis of sintered body]
The relative density of the obtained sintered body was calculated from the measured density and the theoretical density measured by the Archimedes method, and it was confirmed that the sintered body of Example 1-8 had a relative density of 98% or more. ICP-AES analysis was performed on the obtained sintered body, and the atomic ratio shown in Table 1 was confirmed.
Further, the bulk specific resistance (conductivity) of the obtained sintered body was measured based on the four-probe method (JIS R 1637) using a resistivity meter (Made by Mitsubishi Chemical Corporation, Loresta). The results are shown in Table 1. As shown in Table 1, the bulk specific resistance of the sintered body of Example 1-8 was 10 mΩcm or less.

得られた焼結体についてX線回折測定装置(XRD)により結晶構造を調べた。実施例1−8で得られた焼結体のX線回折チャートをそれぞれ図1−8に示す。
X線回折測定(XRD)の測定条件は以下の通りである。
・装置:(株)リガク製Ultima−III
・X線:Cu−Kα線(波長1.5406Å、グラファイトモノクロメータにて単色化)
・2θ−θ反射法、連続スキャン(1.0°/分)
・サンプリング間隔:0.02°
・スリット DS、SS:2/3°、RS:0.6mm
The crystal structure of the obtained sintered body was examined using an X-ray diffraction measurement apparatus (XRD). The X-ray diffraction charts of the sintered bodies obtained in Example 1-8 are shown in FIGS. 1-8, respectively.
The measurement conditions of X-ray diffraction measurement (XRD) are as follows.
・ Device: ULTIMA-III manufactured by Rigaku Corporation
-X-ray: Cu-Kα ray (wavelength 1.5406mm, monochromatized with graphite monochromator)
・ 2θ-θ reflection method, continuous scan (1.0 ° / min)
・ Sampling interval: 0.02 °
・ Slit DS, SS: 2/3 °, RS: 0.6 mm

得られたX線回折チャートから、実施例1の焼結体には、InAlZnのホモロガス構造、ZnSnOのスピネル構造、Inのビックスバイト構造及びZnInのホモロガス構造が観測された。これら結晶構造はJCPDSカードで確認した。
尚、InAlZnのホモロガス構造は、JCPDSデータベースのNo.40−0259のピークパターンである。ZnSnOのスピネル構造は、JCPDSデータベースのNo.24−1470のピークパターンである。Inのビックスバイト構造は、JCPDSデータベースのNo.06−0416のピークパターンである。ZnInのホモロガス構造は、JCPDSデータベースのNo.20−1442のピークパターンである。
From the obtained X-ray diffraction chart, the sintered body of Example 1 has a homologous structure of InAlZn 2 O 5 , a spinel structure of Zn 2 SnO 4 , a bixbite structure of In 2 O 3 and Zn 2 In 2 O 5. The homologous structure of was observed. These crystal structures were confirmed with a JCPDS card.
The homologous structure of InAlZn 2 O 5 is the same as that of JCPDS database No. It is a peak pattern of 40-0259. The spinel structure of Zn 2 SnO 4 is No. 1 in the JCPDS database. It is a peak pattern of 24-1470. In 2 O 3 has a big byte structure of No. of JCPDS database. It is a peak pattern of 06-0416. The homologous structure of Zn 2 In 2 O 5 is No. 1 in the JCPDS database. It is a peak pattern of 20-1442.

実施例2の焼結体には、InAlZnのホモロガス構造、ZnSnOのスピネル構造、Inのビックスバイト構造及びZnInのホモロガス構造が観測された。
実施例3の焼結体には、InAlZnのホモロガス構造、InAlZnOのホモロガス構造、ZnSnOのスピネル構造及びInのビックスバイト構造が観測された。
実施例4の焼結体には、InAlZnOのホモロガス構造、ZnSnOのスピネル構造、Inのビックスバイト構造及びZnAlのスピネル構造が観測された。
実施例5の焼結体には、InAlZnのホモロガス構造、ZnSnOのスピネル構造、Inのビックスバイト構造及びZnInのホモロガス構造が観測された。
実施例6の焼結体には、InAlZnのホモロガス構造、ZnSnOのスピネル構造、Inのビックスバイト構造及びZnInのホモロガス構造が観測された。
実施例7の焼結体には、InAlZnのホモロガス構造、InAlZnOのホモロガス構造、ZnSnOのスピネル構造、Inのビックスバイト構造及びZnInのホモロガス構造が観測された。
実施例8の焼結体には、InAlZnOのホモロガス構造、ZnSnOのスピネル構造、Inのビックスバイト構造及びZnAlのスピネル構造が観測された。
尚、InAlZnOのホモロガス構造は、JCPDSデータベースのNo.40−0258のピークパターンであり、ZnAlのスピネル構造は、JCPDSデータベースのNo.05−0669のピークパターンである。
In the sintered body of Example 2, a homologous structure of InAlZn 2 O 5 , a spinel structure of Zn 2 SnO 4 , a bixbite structure of In 2 O 3 and a homologous structure of Zn 2 In 2 O 5 were observed.
In the sintered body of Example 3, a homologous structure of InAlZn 2 O 5, a homologous structure of InAlZnO 4 , a spinel structure of Zn 2 SnO 4 and a bixbite structure of In 2 O 3 were observed.
In the sintered body of Example 4, a homologous structure of InAlZnO 4 , a spinel structure of Zn 2 SnO 4 , a bixbite structure of In 2 O 3 and a spinel structure of ZnAl 2 O 4 were observed.
In the sintered body of Example 5, a homologous structure of InAlZn 2 O 5 , a spinel structure of Zn 2 SnO 4 , a bixbite structure of In 2 O 3 and a homologous structure of Zn 2 In 2 O 5 were observed.
In the sintered body of Example 6, a homologous structure of InAlZn 2 O 5 , a spinel structure of Zn 2 SnO 4 , a bixbite structure of In 2 O 3 and a homologous structure of Zn 2 In 2 O 5 were observed.
The sintered body of Example 7 includes a homologous structure of InAlZn 2 O 5, a homologous structure of InAlZnO 4 , a spinel structure of Zn 2 SnO 4 , a bixbite structure of In 2 O 3 and a homologous structure of Zn 2 In 2 O 5 . Was observed.
In the sintered body of Example 8, a homologous structure of InAlZnO 4 , a spinel structure of Zn 2 SnO 4 , a bixbite structure of In 2 O 3 and a spinel structure of ZnAl 2 O 4 were observed.
The homologous structure of InAlZnO 4 is the same as that of JCPDS database No. It is a peak pattern of 40-0258, and the spinel structure of ZnAl 2 O 4 is No. of JCPDS database. It is a peak pattern of 05-0669.

以上、実施例1−8の焼結体は、それぞれInAlO(ZnO)(mは0.1〜10)で表わされるホモロガス構造化合物及びInのビックスバイト構造化合物及びZnSnOのスピネル構造化合物が含まれる焼結体であることを確認した。As described above, the sintered bodies of Example 1-8 are a homologous structure compound represented by InAlO 3 (ZnO) m (m is 0.1 to 10), a bixbite structure compound of In 2 O 3 , and Zn 2 SnO 4. It was confirmed that the sintered body contained the spinel structure compound.

実施例1−8の焼結体について、電子線マイクロアナライザ(EPMA)測定によりAl及びSnの分散を調べたところ、長径8μm以上のAl及びSnのそれぞれの集合体は観測されなかった。なお、集合体とは、EPMA観察において、他の元素が検出されない部分である。例えば、Alの集合体の場合は、EPMA観察において、バックグランドで検出され得る酸素や不純物等を除いてAlのみが観察される。この結果から、実施例1−8のスパッタリングターゲットが分散性及び均一性に極めて優れていることが分かる。   For the sintered body of Example 1-8, the dispersion of Al and Sn was examined by electron beam microanalyzer (EPMA) measurement. As a result, no aggregates of Al and Sn having a major axis of 8 μm or more were observed. The aggregate is a portion where other elements are not detected in EPMA observation. For example, in the case of an aggregate of Al, only Al is observed except for oxygen and impurities that can be detected in the background in EPMA observation. From this result, it can be seen that the sputtering target of Example 1-8 is extremely excellent in dispersibility and uniformity.

EPMAの測定条件は以下の通りである。
装置名:日本電子株式会社JXA−8200
加速電圧:15kV
照射電流:50nA
照射時間(1点当りの):50mS
The measurement conditions for EPMA are as follows.
Device name: JEOL Ltd. JXA-8200
Acceleration voltage: 15 kV
Irradiation current: 50 nA
Irradiation time (per point): 50mS

[スパッタリングターゲットの製造]
実施例1−8で得られた焼結体の表面を平面研削盤で研削し、側辺をダイヤモンドカッターで切断し、バッキングプレートに貼り合わせ、それぞれ直径4インチのスパッタリングターゲットを作製した。また、それぞれ幅200mm、長さ1700mm、厚さ10mmの6枚のターゲットをACスパッタリング成膜用に作製した。
[Manufacture of sputtering target]
The surface of the sintered body obtained in Example 1-8 was ground with a surface grinder, the side edges were cut with a diamond cutter, and bonded to a backing plate to prepare sputtering targets each having a diameter of 4 inches. In addition, six targets each having a width of 200 mm, a length of 1700 mm, and a thickness of 10 mm were prepared for AC sputtering film formation.

[異常放電の有無の確認]
得られた直径4インチのスパッタリングターゲットをDCスパッタリング装置に装着し、雰囲気としてアルゴンガスにHOガスを分圧比で2%添加した混合ガスを使用し、スパッタ圧0.4Pa、基板温度を室温とし、DC出力400Wにて、10kWh連続スパッタを行った。スパッタ中の電圧変動をデータロガーに蓄積し、異常放電の有無を確認した。結果を表1に示す。
尚、異常放電の有無は、電圧変動をモニターして異常放電を検出することにより行った。具体的には、5分間の測定時間中に発生する電圧変動がスパッタ運転中の定常電圧の10%以上あった場合を異常放電とした。特にスパッタ運転中の定常電圧が0.1秒間に±10%変動する場合は、スパッタ放電の異常放電であるマイクロアークが発生しており、素子の歩留まりが低下し、量産化に適さないおそれがある。
[Check for abnormal discharge]
The obtained sputtering target having a diameter of 4 inches was mounted on a DC sputtering apparatus, and a mixed gas in which 2% of H 2 O gas was added to argon gas at a partial pressure ratio was used as the atmosphere, the sputtering pressure was 0.4 Pa, and the substrate temperature was room temperature. Then, 10 kWh continuous sputtering was performed at a DC output of 400 W. Voltage fluctuations during sputtering were accumulated in a data logger, and the presence or absence of abnormal discharge was confirmed. The results are shown in Table 1.
In addition, the presence or absence of abnormal discharge was performed by monitoring voltage fluctuation and detecting abnormal discharge. Specifically, the abnormal discharge was determined when the voltage fluctuation generated during the measurement time of 5 minutes was 10% or more of the steady voltage during the sputtering operation. In particular, when the steady-state voltage during sputtering operation varies by ± 10% in 0.1 second, a micro arc, which is an abnormal discharge of the sputter discharge, has occurred, and the device yield may decrease, making it unsuitable for mass production. is there.

[ノジュール発生の有無の確認]
また、得られた直径4インチのスパッタリングターゲットを用いて、雰囲気としてアルゴンガスに水素ガスを分圧比で3%添加した混合ガスを使用し、40時間連続してスパッタリングを行い、ノジュールの発生の有無を確認した。実施例1−8のスパッタリングターゲット表面において、ノジュールは観測されなかった。
尚、スパッタ条件は、スパッタ圧0.4Pa、DC出力100W、基板温度は室温とした。水素ガスは、ノジュールの発生を促進するために雰囲気ガスに添加した。
ノジュールは、円形のスパッタリングターゲットの中心点(1箇所)と、その中心点で直交する2本の中心線上の中心点と周縁部との中間点(4箇所)の合計5箇所において、スパッタリング後のターゲット表面の変化を実体顕微鏡により50倍に拡大して観察し、視野3mm中に発生した長径20μm以上のノジュールについて数平均を計測する方法を採用した。発生したノジュール数を表1に示す。
[Check for nodule occurrence]
In addition, using the obtained sputtering target having a diameter of 4 inches, using a mixed gas obtained by adding 3% of hydrogen gas to argon gas at a partial pressure ratio, sputtering was performed continuously for 40 hours, and no nodules were generated. It was confirmed. No nodules were observed on the surface of the sputtering target of Example 1-8.
The sputtering conditions were a sputtering pressure of 0.4 Pa, a DC output of 100 W, and a substrate temperature of room temperature. Hydrogen gas was added to the atmospheric gas to promote the generation of nodules.
Nodules are measured after sputtering at a total of five points: the center point (one place) of the circular sputtering target and the center point (four places) between the center point and the peripheral part on two center lines orthogonal to the center point. A method of measuring the number average of nodules having a major axis of 20 μm or more generated in a visual field of 3 mm 2 was observed by observing the change of the target surface 50 times with a stereomicroscope. Table 1 shows the number of nodules generated.

比較例1−2
表1に示す原子比で原料粉末を混合し、表1に示す昇温速度、焼結温度、焼結時間及び降温速度で焼結した他は、実施例1−8と同様に焼結体及びスパッタリングターゲットをそれぞれ製造し、評価した。結果を表1に示す。
尚、比較例1の焼結体については、幅200mm、長さ1700mm、厚さ10mmの6枚のターゲットをACスパッタリング成膜用に作製した。
Comparative Example 1-2
The raw material powder was mixed at the atomic ratio shown in Table 1 and sintered at the rate of temperature increase, sintering temperature, sintering time, and temperature decrease rate shown in Table 1, as in Example 1-8. Each sputtering target was manufactured and evaluated. The results are shown in Table 1.
In addition, about the sintered compact of the comparative example 1, 6 targets of width 200mm, length 1700mm, and thickness 10mm were produced for AC sputtering film-forming.

比較例1−2のスパッタリングターゲットにおいて、スパッタ時に異常放電が発生し、ターゲット表面にはノジュールが観測された。比較例1−2のターゲットには、InAlZnのホモロガス構造、ZnSnOのスピネル構造、Alのコランダム構造が観測された。Alのコランダム構造がJCPDSカードNo.10−173で確認することができる。
比較例1−2のターゲットにおいては、Alがターゲット中に存在しているため、ターゲットの相対密度が98%未満であり、ターゲットのバルク比抵抗は10mΩcm超であった。
In the sputtering target of Comparative Example 1-2, abnormal discharge occurred during sputtering, and nodules were observed on the target surface. In the target of Comparative Example 1-2, a homologous structure of InAlZn 2 O 5 , a spinel structure of Zn 2 SnO 4 , and a corundum structure of Al 2 O 3 were observed. The corundum structure of Al 2 O 3 is JCPDS card no. 10-173.
In the target of Comparative Example 1-2, since Al 2 O 3 was present in the target, the relative density of the target was less than 98%, and the bulk specific resistance of the target was more than 10 mΩcm.

Figure 2014112369
Figure 2014112369

実施例9−16
[酸化物半導体薄膜の製造及び評価]
マグネトロンスパッタリング装置に、実施例1−8で作製した表2及び3に示す組成の4インチターゲットを装着し、基板としてスライドガラス(コーニング社製♯1737)をそれぞれ装着した。DCマグネトロンスパッタリング法により、下記の条件でスライドガラス上に膜厚50nmの非晶質膜を成膜して、薄膜評価用素子を製造した。
成膜時には、表2及び3に示す分圧比(%)でArガス、Oガス、及びHOガスを導入した。非晶質膜を形成した基板を大気中、300℃で60分加熱して酸化物半導体膜を形成した。
Examples 9-16
[Manufacture and evaluation of oxide semiconductor thin films]
A 4-inch target having the composition shown in Tables 2 and 3 prepared in Example 1-8 was mounted on a magnetron sputtering apparatus, and a slide glass (# 1737 manufactured by Corning) was mounted as a substrate. Using a DC magnetron sputtering method, an amorphous film having a thickness of 50 nm was formed on a slide glass under the following conditions to produce a thin film evaluation element.
At the time of film formation, Ar gas, O 2 gas, and H 2 O gas were introduced at a partial pressure ratio (%) shown in Tables 2 and 3. The substrate on which the amorphous film was formed was heated in the atmosphere at 300 ° C. for 60 minutes to form an oxide semiconductor film.

スパッタ条件は以下の通りである。
基板温度:25℃
到達圧力:8.5×10−5Pa
雰囲気ガス:Arガス、Oガス、HOガス(分圧は表2及び3を参照)
スパッタ圧力(全圧):0.4Pa
投入電力:DC100W
S(基板)−T(ターゲット)距離:70mm
The sputtering conditions are as follows.
Substrate temperature: 25 ° C
Ultimate pressure: 8.5 × 10 −5 Pa
Atmospheric gas: Ar gas, O 2 gas, H 2 O gas (see Tables 2 and 3 for partial pressure)
Sputtering pressure (total pressure): 0.4 Pa
Input power: DC100W
S (substrate) -T (target) distance: 70 mm

得られたガラス基板及び酸化物半導体膜の積層体である薄膜評価用素子について、ICP−AES分析により、酸化物薄膜に含まれる各元素の原子比がスパッタリングターゲットと同じであることを確認した。
また、薄膜評価用素子をResiTest8300型(東陽テクニカ社製)にセットし、室温でホール効果(ホール移動度及びキャリア濃度)を評価した。結果を表2及び3に示す。
About the element for thin film evaluation which is a laminated body of the obtained glass substrate and an oxide semiconductor film, it confirmed that the atomic ratio of each element contained in an oxide thin film was the same as a sputtering target by ICP-AES analysis.
Moreover, the element for thin film evaluation was set to ResiTest8300 type (made by Toyo Technica Co., Ltd.), and the Hall effect (Hole mobility and carrier concentration) was evaluated at room temperature. The results are shown in Tables 2 and 3.

薄膜評価用素子について、X線回折測定装置(リガク製Ultima−III)によりガラス基板上の酸化物半導体薄膜の結晶構造を調べた。
その結果、実施例9−16の酸化物半導体薄膜は、薄膜堆積直後は回折ピークが観測されず非晶質であることを確認した。また、実施例9−16の酸化物半導体薄膜は、大気下で300℃×60分加熱処理(アニール)後も回折ピークが観測されず非晶質であることを確認した。
About the element for thin film evaluation, the crystal structure of the oxide semiconductor thin film on a glass substrate was investigated with the X-ray-diffraction measuring apparatus (Rigaku Ultima-III).
As a result, it was confirmed that the oxide semiconductor thin film of Example 9-16 was amorphous with no diffraction peak observed immediately after deposition of the thin film. In addition, the oxide semiconductor thin film of Example 9-16 was confirmed to be amorphous with no diffraction peak observed even after heat treatment (annealing) at 300 ° C. for 60 minutes in the air.

上記XRDの測定条件は以下の通りである。
装置:(株)リガク製Ultima−III
X線:Cu−Kα線(波長1.5406Å、グラファイトモノクロメータにて単色化)
2θ−θ反射法、連続スキャン(1.0°/分)
サンプリング間隔:0.02°
スリット DS、SS:2/3°、RS:0.6mm
The measurement conditions for the XRD are as follows.
Device: Rigaku Ultima-III
X-ray: Cu-Kα ray (wavelength 1.5406mm, monochromatized with graphite monochromator)
2θ-θ reflection method, continuous scan (1.0 ° / min)
Sampling interval: 0.02 °
Slit DS, SS: 2/3 °, RS: 0.6 mm

[薄膜トランジスタの製造及び評価]
基板として、膜厚100nmの熱酸化膜付きの導電性シリコン基板を使用した。熱酸化膜がゲート絶縁膜として機能し、導電性シリコン部がゲート電極として機能する。
ゲート絶縁膜上に表2及び3に示す条件でスパッタ成膜し、膜厚50nmの非晶質薄膜を作製した。レジストとしてOFPR♯800(東京応化工業株式会社製)を使用し、塗布、プレベーク(80℃、5分)、露光した。現像後、ポストベーク(120℃、5分)し、シュウ酸にてエッチングし、所望の形状にパターニングした。その後熱風加熱炉内にて300℃で60分加熱処理(アニール処理)を行った。
その後、Mo(100nm)をスパッタ成膜により成膜し、リフトオフ法によりソース/ドレイン電極を所望の形状にパターニングした。さらに表2及び3に示すように保護膜を形成する前段階の処理として、酸化物半導体膜に対し、亜酸化窒素プラズマ処理を施した。その後、プラズマCVD法(PECVD)にてSiOを100nm成膜し、さらにSiOの上にプラズマCVD法(PECVD)にてSiNを150nm成膜し、SiO及びSiNの積層体を保護膜とした。ドライエッチングを用いてコンタクトホールを開口し、薄膜トランジスタを作製した。
[Production and Evaluation of Thin Film Transistor]
As the substrate, a conductive silicon substrate with a thermal oxide film having a thickness of 100 nm was used. The thermal oxide film functions as a gate insulating film, and the conductive silicon portion functions as a gate electrode.
A sputter film was formed on the gate insulating film under the conditions shown in Tables 2 and 3 to produce an amorphous thin film having a thickness of 50 nm. OFPR # 800 (manufactured by Tokyo Ohka Kogyo Co., Ltd.) was used as a resist, and coating, pre-baking (80 ° C., 5 minutes), and exposure were performed. After development, it was post-baked (120 ° C., 5 minutes), etched with oxalic acid, and patterned into a desired shape. Thereafter, heat treatment (annealing treatment) was performed at 300 ° C. for 60 minutes in a hot air heating furnace.
Thereafter, Mo (100 nm) was formed by sputtering, and the source / drain electrodes were patterned into a desired shape by a lift-off method. Further, as shown in Tables 2 and 3, the oxide semiconductor film was subjected to nitrous oxide plasma treatment as a pre-stage treatment for forming the protective film. Thereafter, the SiO x was 100nm deposited by plasma CVD (PECVD), further SiN x was 150nm deposited by plasma CVD (PECVD) on the SiO x, protecting laminate of SiO x and SiN x A membrane was obtained. A contact hole was opened using dry etching to produce a thin film transistor.

作製した薄膜トランジスタについて、電界効果移動度(μ)、閾値電圧(Vth)及びS値を評価した。結果を表2及び3に示す。
これらの特性値は、半導体パラメーターアナライザー(ケースレーインスツルメンツ株式会社製4200SCS)を用い、室温、遮光環境下(シールドボックス内)で測定した。
また、盛装したトランジスタについて、ドレイン電圧(Vd)を1V及びゲート電圧(Vg)を−15〜20Vとして伝達特性を評価した。結果を表2及び3に示す。
尚、電界効果移動度(μ)は、線形移動度から算出し、Vg−μの最大値で定義した。
The thin film transistor was evaluated for field effect mobility (μ), threshold voltage (Vth), and S value. The results are shown in Tables 2 and 3.
These characteristic values were measured using a semiconductor parameter analyzer (4200SCS manufactured by Keithley Instruments Co., Ltd.) at room temperature in a light-shielding environment (in a shield box).
Further, the transfer characteristics of the mounted transistors were evaluated with a drain voltage (Vd) of 1 V and a gate voltage (Vg) of -15 to 20 V. The results are shown in Tables 2 and 3.
The field effect mobility (μ) was calculated from the linear mobility and defined as the maximum value of Vg−μ.

作製した薄膜トランジスタに対して、DCバイアスストレス試験を行った。表2及び3に、Vg=15V、Vd=15VのDCストレス(ストレス温度80℃下)を10000秒印加した前後における、TFTトランスファ特性の変化(閾値電圧シフトΔVth)を示す。
実施例9−16の薄膜トランジスタは、閾値電圧の変動が非常に小さく、DCストレスに対して影響を受けにくいことが分かる。
A DC bias stress test was performed on the manufactured thin film transistor. Tables 2 and 3 show changes in the TFT transfer characteristics (threshold voltage shift ΔVth) before and after application of DC stress (stress temperature of 80 ° C.) of Vg = 15 V and Vd = 15 V for 10,000 seconds.
It can be seen that the thin film transistors of Examples 9-16 have very small threshold voltage variations and are not easily affected by DC stress.

比較例3及び4
比較例1及び2で作製した4インチターゲットを用いて、表3に示すスパッタ条件、加熱(アニーリング)処理条件及び保護膜形成前処理に従い、実施例9−16と同様にして酸化物半導体薄膜及び薄膜トランジスタを作製し、評価した。結果を表3に示す。
表3に示すように、比較例3及び4の薄膜トランジスタでは、電界効果移動度が10cm/Vs未満となり、実施例9−16の素子と比べて電界効果移動度が著しく低下していることが分かる。また、比較例3及び4の薄膜トランジスタは、ストレス試験の結果、閾値電圧が1V以上変動して著しい特性の劣化が生じていることが分かった。
Comparative Examples 3 and 4
Using the 4-inch target produced in Comparative Examples 1 and 2, according to the sputtering conditions, heating (annealing) treatment conditions, and protective film formation pretreatment shown in Table 3, the oxide semiconductor thin film and Thin film transistors were fabricated and evaluated. The results are shown in Table 3.
As shown in Table 3, in the thin film transistors of Comparative Examples 3 and 4, the field effect mobility is less than 10 cm 2 / Vs, and the field effect mobility is significantly reduced as compared with the element of Example 9-16. I understand. In addition, as a result of the stress test, it was found that the threshold voltage fluctuated by 1 V or more and the characteristics of the thin film transistors of Comparative Examples 3 and 4 were significantly deteriorated.

Figure 2014112369
Figure 2014112369

Figure 2014112369
Figure 2014112369

実施例17−24
表4及び5に示す成膜条件及びアニール条件に従い、実施例9−16と同様にして実施例1−8のターゲットを用いて、酸化物半導体薄膜及び薄膜トランジスタをそれぞれ製造し、評価した。結果を表4及び5に示す。実施例17−24では、DCスパッタリングの代わりにACスパッタリングによる成膜を実施し、ソース・ドレインパターニングをドライエッチングで行った。
得られた酸化物半導体薄膜をICP−AES分析した結果、実施例17−24の酸化物薄膜に含まれる各元素の原子比が、使用したスパッタリングターゲットと同じ原子比であることをそれぞれ確認した。
Examples 17-24
In accordance with the film formation conditions and annealing conditions shown in Tables 4 and 5, an oxide semiconductor thin film and a thin film transistor were respectively manufactured and evaluated using the target of Example 1-8 in the same manner as in Example 9-16. The results are shown in Tables 4 and 5. In Examples 17-24, film formation by AC sputtering was performed instead of DC sputtering, and source / drain patterning was performed by dry etching.
As a result of ICP-AES analysis of the obtained oxide semiconductor thin film, it was confirmed that the atomic ratio of each element contained in the oxide thin film of Examples 17-24 was the same atomic ratio as the sputtering target used.

上記ACスパッタリングは、特開2005−290550号公報に開示された図11に示す成膜装置を用いた。
例えば実施例17では、実施例1で作製した幅200mm、長さ1700mm、厚さ10mmの6枚のターゲット31a〜31fを用い、各ターゲット31a〜31fを基板の幅方向に平行に、距離が2mmになるように配置した。磁界形成手段40a〜40fの幅はターゲット31a〜31fと同じ200mmであった。
ガス供給系からスパッタガスであるAr、HO及びOをそれぞれ系内に導入した。スパッタリング条件は、成膜雰囲気を0.5Pa、交流電源のパワーは3W/cm(=10.2kW/3400cm)とし、周波数は10kHzとした。当該条件で10秒成膜し、得られた薄膜の膜厚を測定すると12nmであった。成膜速度は72nm/分と高速であり、量産に適している。
得られた薄膜付きガラス基板を電気炉に入れ、空気中300℃、60分(大気雰囲気下)の条件で熱処理後、1cmのサイズに切出し、4探針法によるホール測定を行った。その結果、キャリア濃度が9.03×1016cm−3であり、十分半導体化していることが確認できた。また、XRD測定から薄膜堆積直後は非晶質であり、空気中300℃及び60分の熱処理後も非晶質であることを確認した。
For the AC sputtering, a film forming apparatus shown in FIG. 11 disclosed in Japanese Patent Laid-Open No. 2005-290550 was used.
For example, in Example 17, six targets 31a to 31f having a width of 200 mm, a length of 1700 mm, and a thickness of 10 mm manufactured in Example 1 are used, and the targets 31a to 31f are parallel to the width direction of the substrate and the distance is 2 mm. Arranged to be. The widths of the magnetic field forming means 40a to 40f were 200 mm, which is the same as the targets 31a to 31f.
Ar, H 2 O and O 2 as sputtering gases were introduced into the system from the gas supply system. The sputtering conditions were such that the film forming atmosphere was 0.5 Pa, the power of the AC power source was 3 W / cm 2 (= 10.2 kW / 3400 cm 2 ), and the frequency was 10 kHz. A film was formed for 10 seconds under the conditions, and the thickness of the obtained thin film was measured to be 12 nm. The film formation rate is as high as 72 nm / min and is suitable for mass production.
The obtained glass substrate with a thin film was put into an electric furnace, heat-treated in air at 300 ° C. for 60 minutes (under atmospheric atmosphere), cut into a size of 1 cm 2 , and hole measurement was performed by a 4-probe method. As a result, the carrier concentration was 9.03 × 10 16 cm −3 , and it was confirmed that the semiconductor was sufficiently semiconductorized. Further, from XRD measurement, it was confirmed that the film was amorphous immediately after deposition of the thin film and was amorphous after heat treatment in air at 300 ° C. for 60 minutes.

比較例5
実施例1−8で作製したターゲットの代わりに、比較例1で作製した幅200mm、長さ1700mm、厚さ10mmの6枚のターゲット31a〜31fを用い、表5に示す成膜条件及びアニール条件に従い、実施例17−24と同様にして酸化物半導体薄膜、及び薄膜トランジスタを作製し、評価した。結果を表5に示す。
表5に示すように、比較例5の素子は、電界効果移動度が実施例17−24の素子と比べて大幅に低く、閾値電圧及びS値が高いことが分かる。
Comparative Example 5
In place of the target prepared in Example 1-8, six targets 31a to 31f having a width of 200 mm, a length of 1700 mm, and a thickness of 10 mm manufactured in Comparative Example 1 were used, and the film formation conditions and annealing conditions shown in Table 5 were used. Thus, an oxide semiconductor thin film and a thin film transistor were prepared and evaluated in the same manner as in Examples 17-24. The results are shown in Table 5.
As shown in Table 5, it can be seen that the device of Comparative Example 5 has significantly lower field effect mobility and higher threshold voltage and S value than the devices of Examples 17-24.

Figure 2014112369
Figure 2014112369

Figure 2014112369
Figure 2014112369

実施例25−26
[酸化物焼結体の製造]
表6に示す原子比で原料粉末を混合し、表6に示す昇温速度、焼結温度、昇温速度、最高温度、最高温度保持時間及び降温速度で焼結した他は、実施例1−8と同様にして焼結体を製造した。
Examples 25-26
[Production of sintered oxide]
Example 1 except that the raw material powders were mixed at the atomic ratios shown in Table 6 and sintered at the heating rate, sintering temperature, heating rate, maximum temperature, maximum temperature holding time, and cooling rate shown in Table 6. A sintered body was produced in the same manner as in Example 8.

[焼結体の分析]
得られた焼結体の相対密度をアルキメデス法により測定した実測密度と理論密度とから算出し、実施例25及び26の焼結体は相対密度98%以上であることを確認した。得られた焼結体についてICP−AES分析を行い、表6に示す原子比であることを確認した。
また、得られた焼結体のバルク比抵抗(導電性)を抵抗率計(三菱化学(株)製、ロレスタ)を使用して四探針法(JIS R 1637)に基づき測定した。結果を表6に示す。表6に示すように実施例25及び26の焼結体のバルク比抵抗は、10mΩcm以下であった。
[Analysis of sintered body]
The relative density of the obtained sintered body was calculated from the measured density and the theoretical density measured by the Archimedes method, and it was confirmed that the sintered bodies of Examples 25 and 26 had a relative density of 98% or more. ICP-AES analysis was performed on the obtained sintered body, and the atomic ratios shown in Table 6 were confirmed.
Further, the bulk specific resistance (conductivity) of the obtained sintered body was measured based on the four-probe method (JIS R 1637) using a resistivity meter (Made by Mitsubishi Chemical Corporation, Loresta). The results are shown in Table 6. As shown in Table 6, the bulk specific resistance of the sintered bodies of Examples 25 and 26 was 10 mΩcm or less.

得られた焼結体についてX線回折測定装置(XRD)により結晶構造を調べた。実施例25及び26で得られた焼結体のX線回折チャートをそれぞれ図9及び10に示す。
X線回折測定(XRD)の測定条件は以下の通りである。
・装置:(株)リガク製Ultima−III
・X線:Cu−Kα線(波長1.5406Å、グラファイトモノクロメータにて単色化)
・2θ−θ反射法、連続スキャン(1.0°/分)
・サンプリング間隔:0.02°
・スリット DS、SS:2/3°、RS:0.6mm
The crystal structure of the obtained sintered body was examined using an X-ray diffraction measurement apparatus (XRD). 9 and 10 show X-ray diffraction charts of the sintered bodies obtained in Examples 25 and 26, respectively.
The measurement conditions of X-ray diffraction measurement (XRD) are as follows.
・ Device: ULTIMA-III manufactured by Rigaku Corporation
-X-ray: Cu-Kα ray (wavelength 1.5406mm, monochromatized with graphite monochromator)
・ 2θ-θ reflection method, continuous scan (1.0 ° / min)
・ Sampling interval: 0.02 °
・ Slit DS, SS: 2/3 °, RS: 0.6 mm

得られたX線回折チャートから、実施例25の焼結体には、InAlZnのホモロガス構造、ZnSnOのスピネル構造、Inのビックスバイト構造及びZnInのホモロガス構造が観測された。これら結晶構造はJCPDSカードで確認した。
また、実施例26の焼結体には、実施例25の焼結体と同様にInAlZnのホモロガス構造、ZnSnOのスピネル構造、Inのビックスバイト構造及びZnInのホモロガス構造が観測された。これら結晶構造は実施例25と同様にJCPDSカードで確認した。
尚、InAlZnのホモロガス構造は、JCPDSデータベースのNo.40−0259のピークパターンである。ZnSnOのスピネル構造は、JCPDSデータベースのNo.24−1470のピークパターンである。Inのビックスバイト構造は、JCPDSデータベースのNo.06−0416のピークパターンである。ZnInのホモロガス構造は、JCPDSデータベースのNo.20−1442のピークパターンである。
From the obtained X-ray diffraction chart, the sintered body of Example 25 has a homologous structure of InAlZn 2 O 5 , a spinel structure of Zn 2 SnO 4 , a bixbite structure of In 2 O 3 , and Zn 2 In 2 O 5. The homologous structure of was observed. These crystal structures were confirmed with a JCPDS card.
In addition, the sintered body of Example 26 includes a homologous structure of InAlZn 2 O 5 , a spinel structure of Zn 2 SnO 4 , a bixbite structure of In 2 O 3 , and Zn 2 In as in the sintered body of Example 25. A homologous structure of 2 O 5 was observed. These crystal structures were confirmed with a JCPDS card as in Example 25.
The homologous structure of InAlZn 2 O 5 is the same as that of JCPDS database No. It is a peak pattern of 40-0259. The spinel structure of Zn 2 SnO 4 is No. 1 in the JCPDS database. It is a peak pattern of 24-1470. In 2 O 3 has a big byte structure of No. of JCPDS database. It is a peak pattern of 06-0416. The homologous structure of Zn 2 In 2 O 5 is No. 1 in the JCPDS database. It is a peak pattern of 20-1442.

以上、実施例25−26の焼結体は、それぞれInAlO(ZnO)(mは0.1〜10)で表わされるホモロガス構造化合物及びInのビックスバイト構造化合物及びZnSnOのスピネル構造化合物が含まれる焼結体であることを確認した。As described above, the sintered bodies of Examples 25 to 26 are a homologous structure compound represented by InAlO 3 (ZnO) m (m is 0.1 to 10), a bixbite structure compound of In 2 O 3 , and Zn 2 SnO 4. It was confirmed that the sintered body contained the spinel structure compound.

実施例25及び26の焼結体について、電子線マイクロアナライザ(EPMA)測定によりAl及びSnの分散を調べたところ、長径8μm以上のAl及びSnのそれぞれの集合体は観測されなかった。なお、集合体とは、EPMA観察において、他の元素が検出されない部分である。例えば、Alの集合体の場合は、EPMA観察において、バックグランドで検出され得る酸素や不純物等を除いてAlのみが観察される。この結果から、実施例25及び26のスパッタリングターゲットが分散性及び均一性に極めて優れていることが分かった。   For the sintered bodies of Examples 25 and 26, the dispersion of Al and Sn was examined by electron beam microanalyzer (EPMA) measurement, and no aggregates of Al and Sn having a major axis of 8 μm or more were observed. The aggregate is a portion where other elements are not detected in EPMA observation. For example, in the case of an aggregate of Al, only Al is observed except for oxygen and impurities that can be detected in the background in EPMA observation. From this result, it was found that the sputtering targets of Examples 25 and 26 were extremely excellent in dispersibility and uniformity.

EPMAの測定条件は以下の通りである。
装置名:日本電子株式会社JXA−8200
加速電圧:15kV
照射電流:50nA
照射時間(1点当りの):50mS
The measurement conditions for EPMA are as follows.
Device name: JEOL Ltd. JXA-8200
Acceleration voltage: 15 kV
Irradiation current: 50 nA
Irradiation time (per point): 50mS

[スパッタリングターゲットの製造]
実施例25−26で得られた焼結体の表面を平面研削盤で研削し、側辺をダイヤモンドカッターで切断し、バッキングプレートに貼り合わせ、それぞれ直径4インチのスパッタリングターゲットを作製した。
[Manufacture of sputtering target]
The surface of the sintered body obtained in Examples 25-26 was ground with a surface grinder, the sides were cut with a diamond cutter, and bonded to a backing plate to prepare sputtering targets each having a diameter of 4 inches.

[異常放電の有無の確認]
得られた直径4インチのスパッタリングターゲットをDCスパッタリング装置に装着し、雰囲気としてアルゴンガスにHOガスを分圧比で2%添加した混合ガスを使用し、スパッタ圧0.4Pa、基板温度を室温とし、DC出力400Wにて、10kWh連続スパッタを行った。スパッタ中の電圧変動をデータロガーに蓄積し、異常放電の有無を確認した。結果を表6に示す。
尚、異常放電の有無は、電圧変動をモニターして異常放電を検出することにより行った。具体的には、5分間の測定時間中に発生する電圧変動がスパッタ運転中の定常電圧の10%以上あった場合を異常放電とした。特にスパッタ運転中の定常電圧が0.1秒間に±10%変動する場合は、スパッタ放電の異常放電であるマイクロアークが発生しており、素子の歩留まりが低下し、量産化に適さないおそれがある。
[Check for abnormal discharge]
The obtained sputtering target having a diameter of 4 inches was mounted on a DC sputtering apparatus, and a mixed gas in which 2% of H 2 O gas was added to argon gas at a partial pressure ratio was used as the atmosphere, the sputtering pressure was 0.4 Pa, and the substrate temperature was room temperature. Then, 10 kWh continuous sputtering was performed at a DC output of 400 W. Voltage fluctuations during sputtering were accumulated in a data logger, and the presence or absence of abnormal discharge was confirmed. The results are shown in Table 6.
In addition, the presence or absence of abnormal discharge was performed by monitoring voltage fluctuation and detecting abnormal discharge. Specifically, the abnormal discharge was determined when the voltage fluctuation generated during the measurement time of 5 minutes was 10% or more of the steady voltage during the sputtering operation. In particular, when the steady-state voltage during sputtering operation varies by ± 10% in 0.1 second, a micro arc, which is an abnormal discharge of the sputter discharge, has occurred, and the device yield may decrease, making it unsuitable for mass production. is there.

[ノジュール発生の有無の確認]
また、得られた直径4インチのスパッタリングターゲットを用いて、雰囲気としてアルゴンガスに水素ガスを分圧比で3%添加した混合ガスを使用し、40時間連続してスパッタリングを行い、ノジュールの発生の有無を確認した。実施例25−26のスパッタリングターゲット表面において、ノジュールは観測されなかった。
尚、スパッタ条件は、スパッタ圧0.4Pa、DC出力100W、基板温度は室温とした。水素ガスは、ノジュールの発生を促進するために雰囲気ガスに添加した。
ノジュールは、円形のスパッタリングターゲットの中心点(1箇所)と、その中心点で直交する2本の中心線上の中心点と周縁部との中間点(4箇所)の合計5箇所において、スパッタリング後のターゲット表面の変化を実体顕微鏡により50倍に拡大して観察し、視野3mm中に発生した長径20μm以上のノジュールについて数平均を計測する方法を採用した。発生したノジュール数を表6に示す。
[Check for nodule occurrence]
In addition, using the obtained sputtering target having a diameter of 4 inches, using a mixed gas obtained by adding 3% of hydrogen gas to argon gas at a partial pressure ratio, sputtering was performed continuously for 40 hours, and no nodules were generated. It was confirmed. No nodules were observed on the surfaces of the sputtering targets of Examples 25-26.
The sputtering conditions were a sputtering pressure of 0.4 Pa, a DC output of 100 W, and a substrate temperature of room temperature. Hydrogen gas was added to the atmospheric gas to promote the generation of nodules.
Nodules are measured after sputtering at a total of five points: the center point (one place) of the circular sputtering target and the center point (four places) between the center point and the peripheral part on two center lines orthogonal to the center point. A method of measuring the number average of nodules having a major axis of 20 μm or more generated in a visual field of 3 mm 2 was observed by observing the change of the target surface 50 times with a stereomicroscope. Table 6 shows the number of nodules generated.

Figure 2014112369
Figure 2014112369

実施例27−30
[薄膜トランジスタの製造]
基板として、膜厚100nmの熱酸化膜付きの導電性シリコン基板を使用した。熱酸化膜がゲート絶縁膜として機能し、導電性シリコン部がゲート電極として機能する。熱酸化膜付きの導電性シリコン基板を1ppm,pH10の極低濃度のHCN水溶液(洗浄液)により洗浄した。温度は30℃に設定して洗浄を行った。
実施例25及び26で作製した4インチターゲットをそれぞれ用い、表7に示すスパッタ条件、アニール条件に従い、ゲート絶縁膜上に膜厚50nmの非晶質薄膜を作製した。レジストとしてOFPR♯800(東京応化工業株式会社製)を使用し、塗布、プレベーク(80℃、5分)、露光した。現像後、ポストベーク(120℃、5分)し、シュウ酸にてエッチングし、所望の形状にパターニングした。その後熱風加熱炉内にて実施例27及び28の素子については、450℃で60分加熱処理(アニール処理)を行い、実施例29及び30の素子については、300℃で60分加熱処理(アニール処理)を行った。
その後、Mo(200nm)をスパッタ成膜により成膜した。チャネルエッチによりソース/ドレイン電極を所望の形状にパターニングした。
パターニング後、表7に示すように保護膜を形成する前段階の処理として、酸化物半導体膜に対し、亜酸化窒素プラズマ処理を施した。プラズマCVD法(PECVD)にてSiOxを100nm成膜し、さらにSiOxの上にプラズマCVD法(PECVD)にてSiNxを150nm成膜し、SiOx及びSiNxの積層体を保護膜とした。ドライエッチングを用いてコンタクトホールを開口し、バックチャネルエッチ型の薄膜トランジスタを作製した。
Examples 27-30
[Manufacture of thin film transistors]
As the substrate, a conductive silicon substrate with a thermal oxide film having a thickness of 100 nm was used. The thermal oxide film functions as a gate insulating film, and the conductive silicon portion functions as a gate electrode. The conductive silicon substrate with the thermal oxide film was cleaned with an extremely low concentration HCN aqueous solution (cleaning solution) of 1 ppm and pH 10. Washing was performed with the temperature set at 30 ° C.
Using the 4-inch target produced in Examples 25 and 26, an amorphous thin film having a thickness of 50 nm was produced on the gate insulating film according to the sputtering conditions and annealing conditions shown in Table 7. OFPR # 800 (manufactured by Tokyo Ohka Kogyo Co., Ltd.) was used as a resist, and coating, pre-baking (80 ° C., 5 minutes), and exposure were performed. After development, it was post-baked (120 ° C., 5 minutes), etched with oxalic acid, and patterned into a desired shape. Thereafter, the elements of Examples 27 and 28 were subjected to heat treatment (annealing) at 450 ° C. for 60 minutes in a hot air heating furnace, and the elements of Examples 29 and 30 were subjected to heat treatment (annealing) at 300 ° C. for 60 minutes. Treatment).
Thereafter, Mo (200 nm) was formed by sputtering film formation. The source / drain electrodes were patterned into a desired shape by channel etching.
After the patterning, as shown in Table 7, a nitrous oxide plasma treatment was performed on the oxide semiconductor film as a pre-treatment for forming a protective film. A SiOx film having a thickness of 100 nm was formed by a plasma CVD method (PECVD), and a SiNx film having a thickness of 150 nm was formed on the SiOx by a plasma CVD method (PECVD), and a laminate of SiOx and SiNx was used as a protective film. A contact hole was opened using dry etching to manufacture a back channel etch type thin film transistor.

保護膜付き薄膜トランジスタのチャネル層に対して、断面TEM(透過電子顕微鏡;Transmission Electron Microscope)を用いて電子線回折パターンによる結晶性評価を行った。装置は、日立製電界放出型透過電子顕微鏡 HF−2100を利用した。
実施例27及び28の素子のチャネル層について断面TEM解析を行った結果、フロントチャネル側は回折パターンが観測されず、非晶質であったが、バックチャネル側に一部、回折パターンが観測され、結晶化している領域を有することが分かった。一方、実施例29及び30の素子については、フロントチャネル側、バックチャネル側ともに回折パターンは観測されず、非晶質であることを確認した。
The crystallinity of the channel layer of the thin film transistor with a protective film was evaluated by an electron beam diffraction pattern using a cross-sectional TEM (Transmission Electron Microscope). The apparatus utilized Hitachi field emission type transmission electron microscope HF-2100.
As a result of cross-sectional TEM analysis of the channel layers of the elements of Examples 27 and 28, the diffraction pattern was not observed on the front channel side and was amorphous, but the diffraction pattern was partially observed on the back channel side. It was found to have a crystallized region. On the other hand, with respect to the elements of Examples 29 and 30, no diffraction pattern was observed on the front channel side and the back channel side, and it was confirmed to be amorphous.

盛装したトランジスタについて、ドレイン電圧(Vd)を1V及びゲート電圧(Vg)を−15〜20Vとして伝達特性を評価した。これらの結果を表7に示す。
電界効果移動度(μ)は、線形移動度から算出し、Vg−μの最大値で定義した。
For the mounted transistors, the transfer characteristics were evaluated with a drain voltage (Vd) of 1 V and a gate voltage (Vg) of -15 to 20 V. These results are shown in Table 7.
The field effect mobility (μ) was calculated from the linear mobility and defined as the maximum value of Vg−μ.

作製した薄膜トランジスタに対して、DCバイアスストレス試験を行った。表7に、Vg=15V、Vd=15VのDCストレス(ストレス温度80℃下)を10000秒印加した前後における、TFTトランスファ特性の変化を示す。
実施例27−30の薄膜トランジスタは、閾値電圧の変動が非常に小さく、DCストレスに対して影響を受けにくいことが分かる。
A DC bias stress test was performed on the manufactured thin film transistor. Table 7 shows changes in TFT transfer characteristics before and after application of DC stress (stress temperature 80 ° C.) of Vg = 15 V and Vd = 15 V for 10,000 seconds.
It can be seen that the thin film transistors of Examples 27-30 have very small threshold voltage fluctuations and are not easily affected by DC stress.

比較例6及び7
比較例1及び2で作製したターゲットを用い、表8に示すスパッタ条件、アニール条件に従い、HCN水溶液(洗浄液)による洗浄及びチャネルに亜酸化窒素プラズマ処理を行わない他は実施例27−30と同様にしてバックチャネルエッチ型薄膜トランジスタを作製し、評価した。結果を表8に示す。
表8に示すように、比較例6及び7のバックチャネルエッチ型薄膜トランジスタは電界効果移動度が10cm/Vs未満であり、実施例27−30のバックチャネルエッチ型薄膜トランジスタと比べて大幅に低いことが分かる。
Comparative Examples 6 and 7
Similar to Example 27-30, except that the target prepared in Comparative Examples 1 and 2 was used, and cleaning with an HCN aqueous solution (cleaning solution) and nitrous oxide plasma treatment were not performed on the channel according to the sputtering conditions and annealing conditions shown in Table 8. A back channel etch type thin film transistor was fabricated and evaluated. The results are shown in Table 8.
As shown in Table 8, the back channel etch thin film transistors of Comparative Examples 6 and 7 have a field effect mobility of less than 10 cm 2 / Vs, which is significantly lower than the back channel etch thin film transistors of Examples 27-30. I understand.

作製した薄膜トランジスタに対して、DCバイアスストレス試験を行った。表8に、Vg=15V、Vd=15VのDCストレス(ストレス温度80℃下)を10000秒印加した前後における、TFT伝達特性の変化を示す。
比較例6及び7の薄膜トランジスタは、実施例27−30のTFTと比べて閾値電圧が大幅にプラス方向にシフトし、比較例のTFTは信頼性が低いことが分かった。
また、比較例6及び7の素子のチャネル層について断面TEM解析を行った結果、フロントチャネル側、バックチャネル側ともに回折パターンは観測されず、非晶質であることを確認した。
A DC bias stress test was performed on the manufactured thin film transistor. Table 8 shows changes in TFT transfer characteristics before and after application of DC stress (stress temperature of 80 ° C.) of Vg = 15 V and Vd = 15 V for 10,000 seconds.
The threshold voltages of the thin film transistors of Comparative Examples 6 and 7 were significantly shifted in the positive direction as compared with the TFTs of Examples 27-30, and it was found that the TFTs of the comparative examples had low reliability.
Further, as a result of cross-sectional TEM analysis of the channel layers of the devices of Comparative Examples 6 and 7, no diffraction pattern was observed on the front channel side and the back channel side, and it was confirmed that the channel layer was amorphous.

Figure 2014112369
Figure 2014112369

Figure 2014112369
Figure 2014112369

本発明のスパッタリングターゲットを用いて得られる酸化物半導体薄膜を備える薄膜トランジスタは、表示装置、特に大面積のディスプレイ用として用いることができる。   A thin film transistor including an oxide semiconductor thin film obtained using the sputtering target of the present invention can be used for a display device, particularly for a large-area display.

上記に本発明の実施形態及び/又は実施例を幾つか詳細に説明したが、当業者は、本発明の新規な教示及び効果から実質的に離れることなく、これら例示である実施形態及び/又は実施例に多くの変更を加えることが容易である。従って、これらの多くの変更は本発明の範囲に含まれる。
本願のパリ優先の基礎となる日本出願明細書の内容を全てここに援用する。
Although several embodiments and / or examples of the present invention have been described in detail above, those skilled in the art will appreciate that these exemplary embodiments and / or embodiments are substantially without departing from the novel teachings and advantages of the present invention. It is easy to make many changes to the embodiment. Accordingly, many of these modifications are within the scope of the present invention.
All the contents of the Japanese application specification that is the basis of the priority of Paris in this application are incorporated herein.

Claims (18)

インジウム元素(In)、スズ元素(Sn)、亜鉛元素(Zn)及びアルミニウム元素(Al)を含有する酸化物からなり、
InAlO(ZnO)(mは0.1〜10)で表わされるホモロガス構造化合物、Inで表わされるビックスバイト構造化合物、及びZnSnOで表わされるスピネル構造化合物を含むスパッタリングターゲット。
It consists of an oxide containing indium element (In), tin element (Sn), zinc element (Zn) and aluminum element (Al),
A sputtering target comprising a homologous structural compound represented by InAlO 3 (ZnO) m (m is 0.1 to 10), a bixbite structural compound represented by In 2 O 3 , and a spinel structural compound represented by Zn 2 SnO 4 .
前記InAlO(ZnO)(mは0.1〜10)で表わされるホモロガス構造化合物が、InAlZnで表わされるホモロガス構造化合物、InAlZnで表わされるホモロガス構造化合物、InAlZnで表わされるホモロガス構造化合物及びInAlZnOで表わされるホモロガス構造化合物から選択される1以上である請求項1に記載のスパッタリングターゲット。The homologous structural compound represented by InAlO 3 (ZnO) m (m is 0.1 to 10) is a homologous structural compound represented by InAlZn 4 O 7 , a homologous structural compound represented by InAlZn 3 O 6 , or InAlZn 2 O 5. The sputtering target according to claim 1, wherein the sputtering target is at least one selected from a homologous structural compound represented by the formula (1) and a homologous structural compound represented by InAlZnO 4 . 前記InAlO(ZnO)(mは0.1〜10)で表わされるホモロガス構造化合物が、InAlZnで表わされるホモロガス構造化合物及びInAlZnOで表わされるホモロガス構造化合物から選択される1以上である請求項1に記載のスパッタリングターゲット。The homologous structural compound represented by InAlO 3 (ZnO) m (m is 0.1 to 10) is one or more selected from a homologous structural compound represented by InAlZn 2 O 5 and a homologous structural compound represented by InAlZnO 4. The sputtering target according to claim 1. 前記InAlO(ZnO)(mは0.1〜10)で表わされるホモロガス構造化合物が、InAlZnで表わされるホモロガス構造化合物及びInAlZnOで表わされるホモロガス構造化合物である請求項3に記載のスパッタリングターゲット。The homologous structure compound represented by the InAlO 3 (ZnO) m (m is 0.1 to 10) is a homologous structure compound represented by InAlZn 2 O 5 and a homologous structure compound represented by InAlZnO 4. Sputtering target. ZnInで表わされるホモロガス構造化合物又はZnAlで表わされるスピネル構造化合物を含む請求項1〜4のいずれかに記載のスパッタリングターゲット。The sputtering target according to claim 1, comprising a homologous structural compound represented by Zn 2 In 2 O 5 or a spinel structural compound represented by ZnAl 2 O 4 . 各元素の原子比が下記式(1)〜(4)を満たす請求項1〜5のいずれかに記載のスパッタリングターゲット。
0.05≦In/(In+Sn+Zn+Al)≦0.65 (1)
0.01≦Sn/(In+Sn+Zn+Al)≦0.40 (2)
0.10≦Zn/(In+Sn+Zn+Al)≦0.90 (3)
0.01≦Al/(In+Sn+Zn+Al)≦0.45 (4)
(式中、In、Sn、Zn及びAlはそれぞれ、スパッタリングターゲット中のインジウム元素、スズ元素、亜鉛元素及びアルミニウム元素の原子比を示す。)
The sputtering target according to any one of claims 1 to 5, wherein an atomic ratio of each element satisfies the following formulas (1) to (4).
0.05 ≦ In / (In + Sn + Zn + Al) ≦ 0.65 (1)
0.01 ≦ Sn / (In + Sn + Zn + Al) ≦ 0.40 (2)
0.10 ≦ Zn / (In + Sn + Zn + Al) ≦ 0.90 (3)
0.01 ≦ Al / (In + Sn + Zn + Al) ≦ 0.45 (4)
(In the formula, In, Sn, Zn, and Al respectively indicate the atomic ratios of indium element, tin element, zinc element, and aluminum element in the sputtering target.)
相対密度が98%以上である請求項1〜6のいずれかに記載のスパッタリングターゲット。   The sputtering target according to claim 1, wherein the relative density is 98% or more. バルク比抵抗が10mΩcm以下である請求項1〜7のいずれかに記載のスパッタリングターゲット。   The sputtering target according to any one of claims 1 to 7, which has a bulk specific resistance of 10 mΩcm or less. 請求項1〜8のいずれかに記載のスパッタリングターゲットを用いて、スパッタリング法により成膜してなる酸化物半導体薄膜。   An oxide semiconductor thin film formed by sputtering using the sputtering target according to claim 1. 水蒸気、酸素ガス及び亜酸化窒素ガスから選択される1以上と希ガスを含有する混合気体の雰囲気下において、請求項1〜8のいずれかに記載のスパッタリングターゲットをスパッタリング法で成膜する酸化物半導体薄膜の製造方法。   The oxide which forms the sputtering target in any one of Claims 1-8 into a film by sputtering method in the atmosphere of the mixed gas containing 1 or more selected from water vapor | steam, oxygen gas, and nitrous oxide gas, and a rare gas A method for manufacturing a semiconductor thin film. 前記混合気体が、水蒸気と希ガスを少なくとも含有する混合気体である請求項10に記載の酸化物半導体薄膜の製造方法。   The method for producing an oxide semiconductor thin film according to claim 10, wherein the mixed gas is a mixed gas containing at least water vapor and a rare gas. 前記混合気体中に含まれる水蒸気の割合が分圧比で0.1%〜25%である請求項11に記載の酸化物半導体薄膜の製造方法。   The method for producing an oxide semiconductor thin film according to claim 11, wherein a ratio of water vapor contained in the mixed gas is 0.1% to 25% in terms of partial pressure ratio. 真空チャンバー内に所定の間隔を置いて並設された3枚以上のターゲットに対向する位置に、基板を順次搬送し、前記各ターゲットに対して交流電源から負電位及び正電位を交互に印加する場合に、前記交流電源からの出力の少なくとも1つを、分岐して接続した2枚以上のターゲットの間で、電位を印加するターゲットの切替を行いながら、ターゲット上にプラズマを発生させて基板表面に成膜する請求項10〜12のいずれかに記載の酸化物半導体薄膜の製造方法。   The substrate is sequentially transferred to a position facing three or more targets arranged in parallel in the vacuum chamber at a predetermined interval, and a negative potential and a positive potential are alternately applied to each target from an AC power source. In this case, plasma is generated on the target while switching the target to which a potential is applied between two or more targets that are branched and connected to at least one of the outputs from the AC power source. The manufacturing method of the oxide semiconductor thin film in any one of Claims 10-12 formed into a film. 前記交流電源の交流パワー密度が、3W/cm以上20W/cm以下である請求項13に記載の酸化物半導体薄膜の製造方法。The method for manufacturing an oxide semiconductor thin film according to claim 13, wherein the AC power density of the AC power supply is 3 W / cm 2 or more and 20 W / cm 2 or less. 前記交流電源の周波数が、10kHz〜1MHzである請求項13又は14に記載の酸化物半導体薄膜の製造方法。   The method of manufacturing an oxide semiconductor thin film according to claim 13 or 14, wherein the frequency of the AC power supply is 10 kHz to 1 MHz. 請求項9に記載の酸化物半導体薄膜をチャネル層として備える薄膜トランジスタ。   A thin film transistor comprising the oxide semiconductor thin film according to claim 9 as a channel layer. 電界効果移動度が10cm/Vs以上である請求項16に記載の薄膜トランジスタ。The thin film transistor according to claim 16, wherein the field effect mobility is 10 cm 2 / Vs or more. 請求項16又は17に記載の薄膜トランジスタを備える表示装置。
A display device comprising the thin film transistor according to claim 16.
JP2014557405A 2013-01-16 2014-01-15 Sputtering target, oxide semiconductor thin film, and manufacturing method thereof Pending JPWO2014112369A1 (en)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013005666 2013-01-16
JP2013005666 2013-01-16
JP2013042289 2013-03-04
JP2013042289 2013-03-04
PCT/JP2014/000149 WO2014112369A1 (en) 2013-01-16 2014-01-15 Sputtering target, oxide semiconductor thin film and process for manufacturing same

Publications (1)

Publication Number Publication Date
JPWO2014112369A1 true JPWO2014112369A1 (en) 2017-01-19

Family

ID=51209465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014557405A Pending JPWO2014112369A1 (en) 2013-01-16 2014-01-15 Sputtering target, oxide semiconductor thin film, and manufacturing method thereof

Country Status (3)

Country Link
JP (1) JPWO2014112369A1 (en)
TW (1) TW201435120A (en)
WO (1) WO2014112369A1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019026954A1 (en) * 2017-08-01 2019-02-07 出光興産株式会社 Sputtering target, oxide semiconductor thin film, thin film transistor, and electronic device
CN111448336B (en) * 2017-12-28 2022-03-01 三井金属矿业株式会社 Oxide sintered body, sputtering target, and oxide thin film
JP2021088730A (en) * 2019-12-02 2021-06-10 三菱マテリアル株式会社 Oxide sputtering target and oxide sputtering target production method
WO2021112006A1 (en) * 2019-12-02 2021-06-10 三菱マテリアル株式会社 Oxide sputtering target, and method for producing oxide sputtering target

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8455371B2 (en) * 2008-05-22 2013-06-04 Idemitsu Kosan Co., Ltd. Sputtering target, method for forming amorphous oxide thin film using the same, and method for manufacturing thin film transistor
WO2010058533A1 (en) * 2008-11-20 2010-05-27 出光興産株式会社 ZnO-SnO2-In2O3 BASED SINTERED OXIDE AND AMORPHOUS TRANSPARENT CONDUCTIVE FILM
JP5997690B2 (en) * 2011-03-24 2016-09-28 出光興産株式会社 Sintered body and manufacturing method thereof

Also Published As

Publication number Publication date
WO2014112369A1 (en) 2014-07-24
TW201435120A (en) 2014-09-16

Similar Documents

Publication Publication Date Title
JP5301021B2 (en) Sputtering target
JP5965338B2 (en) Sputtering target, oxide semiconductor thin film, and manufacturing method thereof
JP6622855B2 (en) Sputtering target, oxide semiconductor thin film, and thin film transistor including the oxide semiconductor thin film
WO2014073210A1 (en) Sputtering target, oxide semiconductor thin film, and methods for producing these products
JP6284710B2 (en) Sputtering target, oxide semiconductor thin film, and manufacturing method thereof
JP2014214359A (en) Sputtering target, oxide semiconductor thin film, and thin film transistor including oxide semiconductor thin film
JP2014218706A (en) Sputtering target, oxide semiconductor thin film, and manufacturing method of them
JP6059513B2 (en) Sputtering target, oxide semiconductor thin film, and manufacturing method thereof
WO2014112369A1 (en) Sputtering target, oxide semiconductor thin film and process for manufacturing same
JP6353369B2 (en) Sputtering target, oxide semiconductor thin film, and manufacturing method thereof
JP2013127118A (en) Sputtering target
JP6141332B2 (en) Sputtering target, oxide semiconductor thin film, and manufacturing method thereof
JP6188712B2 (en) Sputtering target
JP6470352B2 (en) Oxide semiconductor thin film
JP6006055B2 (en) Sputtering target
JP6052967B2 (en) Sputtering target