JPWO2014061448A1 - 高周波モジュール - Google Patents
高周波モジュール Download PDFInfo
- Publication number
- JPWO2014061448A1 JPWO2014061448A1 JP2014542021A JP2014542021A JPWO2014061448A1 JP WO2014061448 A1 JPWO2014061448 A1 JP WO2014061448A1 JP 2014542021 A JP2014542021 A JP 2014542021A JP 2014542021 A JP2014542021 A JP 2014542021A JP WO2014061448 A1 JPWO2014061448 A1 JP WO2014061448A1
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency module
- electrode
- amplifier circuit
- power amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 230000017525 heat dissipation Effects 0.000 claims abstract description 18
- 239000003990 capacitor Substances 0.000 claims description 39
- 238000010897 surface acoustic wave method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
- H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/0153—Electrical filters; Controlling thereof
- H03H7/0161—Bandpass filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/17—Structural details of sub-circuits of frequency selective networks
- H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
- H03H7/1775—Parallel LC in shunt or branch path
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
- H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/165—A filter circuit coupled to the input of an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
- H03H2001/0021—Constructional details
- H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Filters And Equalizers (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Transceivers (AREA)
Abstract
高周波モジュール(1)は、積層基板(11)とパワーアンプ(12)とサーマルビア(91,92)とバンドパスフィルタ(13)とを備える。パワーアンプ(12)は、積層基板(11)上に実装される。サーマルビア(91,92)は、パワーアンプ(12)の直下の積層基板(11)内に形成され、パワーアンプ(12)の放熱に使用される。バンドパスフィルタ(13)は、積層基板(11)内に形成され、パワーアンプ(12)と接続される。サーマルビア(92)は、バンドパスフィルタ(13)を構成するインダクタとして使用される。バンドパスフィルタ(13)は、積層基板(11)の積層方向から見て、パワーアンプ(12)と重なる。
Description
本発明は、高周波増幅回路とLC回路とを備えた高周波モジュールに関する。
高周波モジュールは、小型化、集積化等の利点を有するため、現在、広く普及している携帯電話等の無線通信装置に内蔵されている。高周波モジュールの一形態として、例えば、フィルタ回路、整合回路、増幅回路等から構成され、信号を送受信するために使用されるものがある。従来の高周波モジュールは、例えば、特許文献1ないし3に示されている。
特許文献1および2に記載の高周波モジュールは、積層基板と高周波増幅回路とサーマルビアとフィルタ回路とを備えている。高周波増幅回路は、積層基板上に実装されている。サーマルビアは、高周波増幅回路の直下の積層基板内に形成され、積層基板を貫通している。フィルタ回路は、SAW(Surface Acoustic Wave)素子を使用したSAWフィルタで構成され、高周波増幅回路の近傍に実装されている。
特許文献3に記載の高周波モジュールは、特許文献2と同様に、積層基板と高周波増幅回路とサーマルビアとフィルタ回路とを備えている。高周波増幅回路は、積層基板上に実装されている。サーマルビアは、高周波増幅回路の直下の積層基板内に形成され、積層基板を貫通している。特許文献3のフィルタ回路はインダクタおよびキャパシタを組み合わせたLCフィルタ回路であり、インダクタおよびキャパシタはそれぞれサーマルビア近傍の積層基板内に設けられた電極パターンにより形成されている。
特許文献1および2に記載の高周波モジュールの場合、SAWフィルタを積層基板上に実装するため、SAWフィルタを実装するためのスペースを積層基板上に確保する必要がある。
特許文献3に記載の高周波モジュールの場合、LCフィルタ回路は積層基板内に形成される。しかし、サーマルビアが高周波増幅回路の直下に配置されているため、LCフィルタ回路を高周波増幅回路の直下に形成することができない。したがって、LCフィルタ回路を形成するためのスペースを積層基板内に確保する必要がある。
本発明の目的は、放熱性を維持しつつ、小型化された高周波モジュールを実現することにある。
本発明に係る高周波モジュールは、以下のように構成される。高周波モジュールは、積層基板と高周波増幅回路とサーマルビアとLC回路とを備える。高周波増幅回路は、積層基板上に実装される。サーマルビアは、高周波増幅回路の直下の積層基板内に形成され、高周波増幅回路の放熱に使用される。LC回路は、積層基板内に形成され、高周波増幅回路と接続される。サーマルビアは、LC回路を構成するインダクタとして使用される。LC回路は、積層基板の積層方向から見て、高周波増幅回路と重なる。
この構成では、LC回路を形成するためのスペースを別途確保する場合に比べて、高周波モジュールを小型化することができる。また、高周波モジュールの放熱性を維持することができる。
また、本発明に係る高周波モジュールでは、LC回路は、LCフィルタでもよい。
サーマルビアは、放熱性を良くするために大きな断面積を有する。これにより、サーマルビアは、低い抵抗値を有する。この構成では、LCフィルタのQ値を上げ、LCフィルタの減衰特性を改善することができる。
また、本発明に係る高周波モジュールでは、好ましくは、サーマルビアは積層基板を貫通している。この構成では、高周波モジュールは十分な放熱性を得ることができる。
また、本発明に係る高周波モジュールでは、LC回路がLC並列共振回路を有し、LC並列共振回路を構成するインダクタは、ループ状に形成されてもよい。この構成では、LCフィルタのQ値をさらに上げ、LCフィルタの減衰特性を改善することができる。
また、本発明に係る高周波モジュールは、以下のように構成されてもよい。高周波増幅回路は、縦続接続された複数の基本増幅回路を備える。最終段の基本増幅回路の放熱に使用されるサーマルビアは、インダクタとして使用される。他の基本増幅回路に使用されるサーマルビアを除くことによりスペースが形成され、LC回路は、当該スペースに形成される。この構成では、所定のサーマルビアを除くことにより、高周波増幅回路の放熱性を維持しながら、高周波モジュールを小型化することができる。
本発明によると、LC回路を形成するためのスペースを別途確保する場合に比べて、高周波モジュールを小型化することができる。また、高周波モジュールの放熱性を維持することができる。
本発明の第1の実施形態に係る高周波モジュールについて説明する。図1は、第1の実施形態に係る高周波モジュールの回路図である。高周波モジュール1は、パワーアンプ12とバンドパスフィルタ13とを備える。パワーアンプ12は、本発明の高周波増幅回路に相当する。バンドパスフィルタ13は本発明のLC回路およびLCフィルタに相当する。
バンドパスフィルタ13の一方端は、入力端子T1に接続されている。バンドパスフィルタ13の他方端は、パワーアンプ12の一方端に接続されている。パワーアンプ12の他方端は、出力端子T2に接続されている。
入力端子T1は、キャパシタC4の一方端とキャパシタC6の一方端とに接続されている。入力端子T1とキャパシタC4,C6との接続点は、キャパシタC1とインダクタL1とから構成されるLC並列共振回路を介してグランドに接続されている。
キャパシタC4の他方端は、キャパシタC5の一方端に接続されている。キャパシタC4,C5の接続点は、キャパシタC2とインダクタL2とから構成されるLC並列共振回路を介してグランドに接続されている。
キャパシタC5の他方端は、キャパシタC6の他方端とパワーアンプ12の一方端とに接続されている。キャパシタC5,C6とパワーアンプ12との接続点は、キャパシタC3とインダクタL3とから構成されるLC並列共振回路を介してグランドに接続されている。
バンドパスフィルタ13は、キャパシタC1ないしC6およびインダクタL1ないしL3の値が適宜設定されることにより、特定の周波数帯域の信号のみ通過させる。バンドパスフィルタ13は、入力された信号から不要な周波数帯域の信号を取り除く。不要な周波数帯域の信号が取り除かれた信号は、パワーアンプ12に送られる。
図2は、第1の実施形態に係る高周波モジュールの外観斜視図である。図3は、第1の実施形態に係る高周波モジュールの要部断面図である。高周波モジュール1は、積層基板11とパワーアンプ12とサーマルビア91,92とを備える。
積層基板11は、誘電体層と電極パターンとビアホールとを備える。ビアホールは、単なる誘電体層に形成された貫通孔ではなく、貫通孔内に形成された導体を含むものである。誘電体層と電極パターンとは積層され、ビアホールは誘電体層を貫通している。なお、以下では、積層基板11の積層方向から見て略矩形状となる電極パターンを平板電極と称し、グランドとなる電極パターンをグランド電極と称し、その他の電極パターンを線路電極と称する。
パワーアンプ12は、積層基板11の第1の主面に実装されている。サーマルビア91,92は、パワーアンプ12の直下に形成され、積層基板11を貫通している。サーマルビア91,92の一端は、パワーアンプ12に接続されている。サーマルビア91,92の他端は、グランド端子55に接続されている。グランド端子55は、積層基板11の第2の主面(第1の主面と反対側の主面)に形成されている。
グランド電極72は、第1の主面の近くに位置する誘電体層に形成されている。グランド電極73は、第2の主面の近くに位置する誘電体層に形成されている。グランド電極72,73は、サーマルビア91,92に接続されている。平板電極85は、グランド電極72に対向するように形成されている。平板電極89は、グランド電極73に対向するように形成されている。平板電極85,89は、ビアホールと線路電極61とを介してサーマルビア92に接続されている。
グランド電極72と平板電極85とその間に挟まれた誘電体層とは、キャパシタC11を構成する。グランド電極73と平板電極89とその間に挟まれた誘電体層とは、キャパシタC12を構成する。キャパシタC11,C12は、図1に示すキャパシタC1を構成する。サーマルビア92と線路電極61と線路電極61および平板電極85、89を接続するビアホールとは、インダクタL1として使用される。
また、サーマルビア92と線路電極61と線路電極61および平板電極85,89を接続するビアホールとは、積層基板の積層方向に垂直な方向から見たとき、サーマルビア92とグランド電極73との接続点を始点として、ループ状に形成されている。このように、ビアホールを使用してインダクタをループ状に形成することにより、インダクタのQ値を上げることができる。
バンドパスフィルタ13は、キャパシタC11,C12、インダクタL1および図示されていない回路素子から構成される。バンドパスフィルタ13は、積層基板11の積層方向から見てパワーアンプ12と部分的に重なるように、配置されている。
一般的に、キャパシタの容量を大きくする場合、キャパシタを1つの対向電極から構成すると、対向電極の主面の面積を大きくする必要がある。そして、対向電極の主面の面積が大きくなると、高周波モジュールのサイズを大きくする必要がある。しかし、キャパシタC11,C12を並列接続することによりキャパシタC1を構成すると、平板電極85,89の主面の面積を大きくすることなく、キャパシタC1の容量を大きくすることができる。そして、積層基板11の主面に垂直な方向から見て重なるように、キャパシタC11,C12を配置することで、積層基板11の主面の面積を大きくする必要がなくなる。したがって、高周波モジュール1のサイズを大きくせずに、大きな容量を等価的に有するキャパシタC1を高周波モジュール1内に形成することができる。
図4は、第1の実施形態に係る高周波モジュールの積層図である。積層基板11は、番号順に積層された誘電体層101ないし116を備える。誘電体層101の主面は、積層基板11の第1の主面となる。誘電体層116の主面は、積層基板11の第2の主面となる。なお、図4に示された小丸印は、ビアホールを表す。
実装用ランド51は、誘電体層101に略矩形の形状で形成されている。パワーアンプ12は、実装用ランド51上に実装される。サーマルビア91,92,93,94は、パワーアンプ12の直下に形成され、積層基板11を貫通している。サーマルビア91,92,93,94は、グランド端子55およびグランド電極71,72,73に接続されている。
グランド電極71は、誘電体層103の略全面に形成されている。平板電極82は、誘電体層104に形成されている。グランド電極72は、誘電体層105の略全面に形成されている。平板電極82は、誘電体層103を介してグランド電極71と対向している。平板電極82は、誘電体層104を介してグランド電極72と対向している。平板電極82とグランド電極71,72と誘電体層103,104とは、キャパシタC2を構成する。
平板電極84,85は、誘電体層106に形成されている。平板電極86は、誘電体層107に形成されている。平板電極86は、ビアホールを介して平板電極82に接続されている。平板電極84は、誘電体層105を介してグランド電極72と対向している。平板電極84とグランド電極72と誘電体層105とは、キャパシタC3を構成する。平板電極84は、誘電体層106を介して平板電極86と対向している。平板電極84,86と誘電体層106とは、キャパシタC5を構成する。平板電極85は、誘電体層105を介してグランド電極72と対向している。平板電極85とグランド電極72と誘電体層105とは、キャパシタC1を構成する。平板電極85は、誘電体層106を介して平板電極86と対向している。平板電極85,86と誘電体層106とは、キャパシタC4を構成する。
線路電極61は、誘電体層108ないし110に形成されている。線路電極61の一端はサーマルビア92に接続されている。線路電極61の他端は、ビアホールを介して平板電極85に接続されている。サーマルビア92と線路電極61と平板電極85,89および線路電極61を接続するビアホールとは、インダクタL1として使用される。
線路電極62は、誘電体層108ないし110に形成されている。線路電極62の一端はサーマルビア93に接続されている。線路電極62の他端は、ビアホールを介して平板電極82,86に接続されている。サーマルビア93と線路電極62と平板電極82および線路電極62を接続するビアホールとは、インダクタL2として使用される。
線路電極63は、誘電体層108ないし110に形成されている。線路電極63の一端はサーマルビア94に接続されている。線路電極63の他端は、ビアホールを介して平板電極84に接続されている。サーマルビア94と線路電極63と平板電極84,88および線路電極63を接続するビアホールとは、インダクタL3として使用される。
線路電極65は、誘電体層109に形成されている。線路電極65の一端は、線路電極63に接続されている。線路電極65の他端は、バンドパスフィルタ13の出力端子であり、パワーアンプ12の入力端子に接続されている。
平板電極87は、誘電体層113に形成されている。平板電極88,89は、誘電体層114に形成されている。グランド電極73は、誘電体層115の略全面に形成されている。平板電極88は、ビアホールを介して平板電極84と接続されている。平板電極89は、ビアホールを介して平板電極85と接続されている。
平板電極87は、誘電体層113を介して平板電極88,89と対向している。平板電極87,88,89と誘電体層113とは、キャパシタC6を構成する。平板電極88は、誘電体層114を介してグランド電極73と対向している。平板電極88とグランド電極73と誘電体層114とは、キャパシタC3を構成する。平板電極89は、誘電体層114を介してグランド電極73と対向している。平板電極89とグランド電極73と誘電体層114とは、キャパシタC1を構成する。
グランド端子55と高周波モジュール用入力端子56と高周波モジュール用出力端子57とは、誘電体層116に所定のパターンで形成されている。高周波モジュール用入力端子56はビアホールを介して平板電極89に接続されている。高周波モジュール用入力端子56はバンドパスフィルタ13の入力端子に対応している。
第1の実施形態によると、パワーアンプ12の直下の積層基板11内にバンドパスフィルタ13の一部を形成する。これにより、フィルタを形成するためのスペースを別途確保する場合に比べて、高周波モジュール1を小型化することができる。なお、サーマルビアの本数を減らして、パワーアンプ12の直下の積層基板11内にバンドパスフィルタ13の全部を形成してもよい。これにより、高周波モジュール1をさらに小型化することができる。
また、サーマルビア92,93,94は、放熱性を良くするために大きな断面積を有する。これにより、サーマルビア92,93,94は、低い抵抗値を有する。したがって、バンドパスフィルタ13のインダクタとしてサーマルビア92,93,94を使用することにより、バンドパスフィルタ13のQ値を上げ、バンドパスフィルタ13の減衰特性を改善することができる。
すなわち、線路電極とビアホールとによりインダクタを形成し、バンドパスフィルタ13のQ値を上げようとする場合、線路電極の幅を大きくする、あるいは、ビアホールを太くする必要がある。このため、バンドパスフィルタ13のサイズ、延いては、高周波モジュール1のサイズが大きくなる。しかし、バンドパスフィルタ13では、積層基板11にすでに形成されているサーマルビア92,93,94をインダクタとして使用しているため、高周波モジュール1のサイズを大きくせず、バンドパスフィルタ13のQ値を上げることができる。
また、サーマルビア91,92,93,94が積層基板11を貫通しているため、高周波モジュール1は、十分な放熱性を得ることができる。また、サーマルビア91,92,93,94は、低い抵抗値を有するとともに、グランド電極71,72,73に直接的に接続されている。したがって、バンドパスフィルタ13に特性の良いグランドを用いることができる。
なお、インダクタL1,L2,L3は、ビアホールと線路電極とにより形成されてもよい。また、インダクタL1,L2,L3は、ビアホールと線路電極とによりループ状に形成されてもよい。ビアホールと線路電極により構成されたインダクタがループ状の場合、ループ状でない場合に比べてバンドパスフィルタ13のQ値を上げ、バンドパスフィルタ13の減衰特性を改善することができる。また、本発明に係るLC回路は、ハイパスフィルタまたはローパスフィルタでもよい。
本発明の第2の実施形態に係る高周波モジュールについて説明する。図5は、第2の実施形態に係る高周波モジュールの要部断面図である。以下では、第1の実施形態と異なる点について説明する。
高周波モジュール1Aは、第1の実施形態のパワーアンプ12に代えて、パワーアンプ12A1,12A2,12A3が縦続接続されたパワーアンプ12Aを備える。パワーアンプ12A1,12A2,12A3は、本発明の基本増幅回路に相当する。パワーアンプ12Aは、本発明の高周波増幅回路に相当する。パワーアンプ12A1,12A2,12A3は、例えば、FETまたはバイポーラトランジスタから構成される。
サーマルビア91,92は、最終段のパワーアンプ12A3の直下にのみ形成され、パワーアンプ12A1,12A2の直下に形成されていない。バンドパスフィルタ13は、パワーアンプ12Aの略直下に形成されている。
最終段のパワーアンプ12A3は、パワーアンプ12A1,12A2に比べて大きい負荷を有する。これにより、最終段のパワーアンプ12A3からの発熱量は、パワーアンプ12Aからの発熱量の多くを占める。したがって、パワーアンプ12A1,12A2の直下にサーマルビアを形成しなくとも、最終段のパワーアンプ12A3の直下にサーマルビア91,92を形成すれば、放熱性を維持することができる。これにより、放熱性を維持しながら、高周波モジュール1Aを小型化することができる。
なお、所望の放熱性を得られない場合、パワーアンプ12A2の直下にもサーマルビアを形成してもよい。また、縦続接続されるパワーアンプの数は、4つ以上でもよい。この場合、サーマルビアは、最終段のパワーアンプの直下と発熱量を無視できない他のパワーアンプの直下とに形成される。
1,1A 高周波モジュール
11 積層基板
12,12A,12A1,12A2,12A3 パワーアンプ
13 バンドパスフィルタ
51 実装用ランド
55 グランド端子
56 高周波モジュール用入力端子
57 高周波モジュール用出力端子
61,62,63,65 線路電極
71,72,73 グランド電極
82,84,85,86,87,88,89 平板電極
91,92,93,94 サーマルビア
101〜116 誘電体層
C1,C2,C3,C4,C5,C6,C11,C12 キャパシタ
L1,L2,L3 インダクタ
11 積層基板
12,12A,12A1,12A2,12A3 パワーアンプ
13 バンドパスフィルタ
51 実装用ランド
55 グランド端子
56 高周波モジュール用入力端子
57 高周波モジュール用出力端子
61,62,63,65 線路電極
71,72,73 グランド電極
82,84,85,86,87,88,89 平板電極
91,92,93,94 サーマルビア
101〜116 誘電体層
C1,C2,C3,C4,C5,C6,C11,C12 キャパシタ
L1,L2,L3 インダクタ
本発明に係る高周波モジュールは、以下のように構成される。高周波モジュールは、積層基板と高周波増幅回路とサーマルビアとLC回路とを備える。高周波増幅回路は、積層基板上に実装される。サーマルビアは、高周波増幅回路の直下の積層基板内に形成され、高周波増幅回路の放熱に使用される。LC回路は、積層基板内に形成され、高周波増幅回路と接続される。積層基板は、その内層に形成されたグランド電極、および、グランド電極に対向する平板電極を含む。グランド電極および平板電極はLC回路のキャパシタを構成する。サーマルビアは、LC回路を構成するインダクタとして使用される。LC回路は、積層基板の積層方向から見て、高周波増幅回路と重なる。
また、本発明に係る高周波モジュールは、以下のように構成されてもよい。高周波増幅回路は、縦続接続された複数の基本増幅回路を備える。最終段の基本増幅回路の放熱に使用されるサーマルビアは、インダクタとして使用される。他の基本増幅回路に使用されるサーマルビアを除くことによりスペースが形成され、LC回路は、当該スペースに形成される。この構成では、所定のサーマルビアを除くことにより、高周波増幅回路の放熱性を維持しながら、高周波モジュールを小型化することができる。
また、本発明に係る高周波モジュールでは、積層基板は、複数のグランド電極および複数の平板電極を含み、それぞれのグランド電極はそれぞれの平板電極とキャパシタを構成してもよい。
また、本発明に係る高周波モジュールでは、積層基板は、複数のグランド電極および複数の平板電極を含み、それぞれのグランド電極はそれぞれの平板電極とキャパシタを構成してもよい。
Claims (5)
- 積層基板と、
前記積層基板上に実装された高周波増幅回路と、
前記高周波増幅回路の直下の前記積層基板内に形成され、前記高周波増幅回路の放熱に使用されるサーマルビアと、
前記積層基板内に形成され、前記高周波増幅回路と接続され、インダクタとキャパシタとを有するLC回路とを備え、
前記サーマルビアは、前記インダクタとして使用され、
前記LC回路は、前記積層基板の積層方向から見て、前記高周波増幅回路と重なることを特徴とする高周波モジュール。 - 前記LC回路は、LCフィルタであることを特徴とする請求項1に記載の高周波モジュール。
- 前記サーマルビアは、前記積層基板を貫通していることを特徴とする請求項1または2に記載の高周波モジュール。
- 前記LC回路は、LC並列共振回路を有し、
前記LC並列共振回路を構成する前記インダクタは、ループ状に形成されていることを特徴とする請求項1ないし3のいずれかに記載の高周波モジュール。 - 前記高周波増幅回路は、縦続接続された複数の基本増幅回路を備え、
最終段の前記基本増幅回路の直下に形成された前記サーマルビアは、前記インダクタとして使用され、
他の前記基本増幅回路の直下にスペースが形成され、前記LC回路は、前記スペースに形成されることを特徴とする請求項1ないし4のいずれかに記載の高周波モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014542021A JP5768941B2 (ja) | 2012-10-17 | 2013-10-02 | 高周波モジュール |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012229671 | 2012-10-17 | ||
JP2012229671 | 2012-10-17 | ||
JP2014542021A JP5768941B2 (ja) | 2012-10-17 | 2013-10-02 | 高周波モジュール |
PCT/JP2013/076770 WO2014061448A1 (ja) | 2012-10-17 | 2013-10-02 | 高周波モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5768941B2 JP5768941B2 (ja) | 2015-08-26 |
JPWO2014061448A1 true JPWO2014061448A1 (ja) | 2016-09-05 |
Family
ID=50488019
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014542021A Active JP5768941B2 (ja) | 2012-10-17 | 2013-10-02 | 高周波モジュール |
Country Status (4)
Country | Link |
---|---|
US (1) | US9337797B2 (ja) |
JP (1) | JP5768941B2 (ja) |
CN (1) | CN104737452B (ja) |
WO (1) | WO2014061448A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10061363B2 (en) * | 2015-09-04 | 2018-08-28 | Apple Inc. | Combination parallel path heatsink and EMI shield |
KR102485475B1 (ko) * | 2016-04-11 | 2023-01-06 | 한국전자기술연구원 | 앰프 모듈 |
US10741476B2 (en) | 2017-04-19 | 2020-08-11 | Infineon Technologies Ag | Passive electrical component with thermal via |
JP2020027975A (ja) * | 2018-08-09 | 2020-02-20 | 株式会社村田製作所 | 高周波モジュールおよび通信装置 |
US11596056B2 (en) | 2018-10-02 | 2023-02-28 | Skyworks Solutions, Inc. | Methods and devices related to reduced packaging substrate deformation |
JP7383215B2 (ja) * | 2018-12-13 | 2023-11-20 | Toppanホールディングス株式会社 | 回路基板 |
JP2020120185A (ja) * | 2019-01-21 | 2020-08-06 | 株式会社村田製作所 | フロントエンドモジュール及び通信装置 |
US11545297B2 (en) | 2019-06-06 | 2023-01-03 | Toyota Motor Engineering & Manufacturing North America, Inc. | Functionally graded thermal vias for inductor winding heat flow control |
WO2021006080A1 (ja) * | 2019-07-09 | 2021-01-14 | 株式会社村田製作所 | 高周波モジュール及び通信装置 |
JPWO2021029154A1 (ja) * | 2019-08-10 | 2021-02-18 | ||
KR20210062188A (ko) * | 2019-11-21 | 2021-05-31 | 삼성전자주식회사 | 노이즈 필터 구조를 포함하는 인쇄 회로 기판 및 이를 포함하는 전자 장치 |
US11817379B2 (en) * | 2020-07-13 | 2023-11-14 | Qualcomm Incorporated | Substrate comprising an inductor and a capacitor located in an encapsulation layer |
CN117461258A (zh) * | 2022-05-25 | 2024-01-26 | 京东方科技集团股份有限公司 | 滤波器及其制作方法、电子设备 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001156556A (ja) | 1999-11-30 | 2001-06-08 | Kyocera Corp | 高周波用電力増幅器 |
JP2003124769A (ja) | 2001-08-09 | 2003-04-25 | Murata Mfg Co Ltd | Lcフィルタ回路、積層型lcフィルタ、マルチプレクサおよび無線通信装置 |
JP3658350B2 (ja) | 2001-09-26 | 2005-06-08 | Fdk株式会社 | 積層チップバラン素子の製造方法 |
JP2005079885A (ja) | 2003-08-29 | 2005-03-24 | Kyocera Corp | 高周波モジュール及び無線通信装置 |
JP2005123909A (ja) | 2003-10-16 | 2005-05-12 | Kyocera Corp | 高周波モジュール及びそれを用いた通信機器 |
JP4135928B2 (ja) | 2003-11-28 | 2008-08-20 | Tdk株式会社 | バラン |
JP2005166980A (ja) * | 2003-12-03 | 2005-06-23 | Matsushita Electric Ind Co Ltd | 多層基板とこれを用いた電子部品及び高周波スイッチモジュール |
JP2005191435A (ja) | 2003-12-26 | 2005-07-14 | Tdk Corp | 放熱ビア付き基板およびパワーアンプモジュール |
WO2006003959A1 (ja) * | 2004-06-30 | 2006-01-12 | Hitachi Metals, Ltd. | 高周波回路、高周波部品及びマルチバンド通信装置 |
JP2006121147A (ja) | 2004-10-19 | 2006-05-11 | Alps Electric Co Ltd | 携帯電話機用高周波モジュール |
US8067840B2 (en) | 2006-06-20 | 2011-11-29 | Nxp B.V. | Power amplifier assembly |
JP2008211764A (ja) * | 2006-12-08 | 2008-09-11 | Renesas Technology Corp | 電子装置およびrfモジュール |
US20080136559A1 (en) | 2006-12-08 | 2008-06-12 | Wataru Takahashi | Electronic device and rf module |
JP4492708B2 (ja) | 2008-01-31 | 2010-06-30 | Tdk株式会社 | 高周波モジュール |
JP4450079B2 (ja) | 2008-01-31 | 2010-04-14 | Tdk株式会社 | 高周波モジュール |
-
2013
- 2013-10-02 WO PCT/JP2013/076770 patent/WO2014061448A1/ja active Application Filing
- 2013-10-02 JP JP2014542021A patent/JP5768941B2/ja active Active
- 2013-10-02 CN CN201380054040.8A patent/CN104737452B/zh active Active
-
2015
- 2015-04-16 US US14/688,029 patent/US9337797B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9337797B2 (en) | 2016-05-10 |
CN104737452A (zh) | 2015-06-24 |
WO2014061448A1 (ja) | 2014-04-24 |
JP5768941B2 (ja) | 2015-08-26 |
US20150223319A1 (en) | 2015-08-06 |
CN104737452B (zh) | 2017-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5768941B2 (ja) | 高周波モジュール | |
JP6183456B2 (ja) | 高周波モジュール | |
JP5817795B2 (ja) | 高周波モジュール | |
US7978021B2 (en) | Balanced-to-unbalanced transformer and amplifier circuit module | |
JP5310768B2 (ja) | 積層型バンドパスフィルタ | |
US10840885B2 (en) | Filter and method of designing an RF filter | |
JP6183461B2 (ja) | 高周波モジュール | |
JP6406362B2 (ja) | 可変フィルタ回路、高周波モジュール回路、および、通信装置 | |
WO2008029662A1 (fr) | Résonateur de ligne de transmission, filtre haute fréquence associé, module haute fréquence, et dispositif radio | |
JP2009044303A (ja) | アッテネータ複合カプラ | |
JP2012074930A (ja) | 高周波電力増幅器 | |
US8228138B2 (en) | Filter element, duplexer and electronic device having piezoelectric thin-film resonators stacked vertically | |
JPWO2014168161A1 (ja) | 高周波モジュール | |
JPH10290108A (ja) | 方向性結合器 | |
JP2004056745A (ja) | 複合高周波部品 | |
JP4401981B2 (ja) | フィルタ | |
JP5804076B2 (ja) | Lcフィルタ回路及び高周波モジュール | |
JP5218569B2 (ja) | アンテナ共用モジュール | |
EP1347572A1 (en) | High-frequency amplifier | |
JP5609996B2 (ja) | 電力増幅回路 | |
EP1806841A2 (en) | Resonant circuit, filter circuit, and multilayered substrate | |
JP4900728B2 (ja) | 積層型電子部品 | |
JP2004147300A5 (ja) | ||
JP5285951B2 (ja) | バンドパスフィルタ及び積層型バンドパスフィルタ。 | |
JP5636662B2 (ja) | 高周波モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150526 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150608 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5768941 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |