JPWO2012111120A1 - Image display apparatus and clock frequency adjusting method thereof - Google Patents
Image display apparatus and clock frequency adjusting method thereof Download PDFInfo
- Publication number
- JPWO2012111120A1 JPWO2012111120A1 JP2012557723A JP2012557723A JPWO2012111120A1 JP WO2012111120 A1 JPWO2012111120 A1 JP WO2012111120A1 JP 2012557723 A JP2012557723 A JP 2012557723A JP 2012557723 A JP2012557723 A JP 2012557723A JP WO2012111120 A1 JPWO2012111120 A1 JP WO2012111120A1
- Authority
- JP
- Japan
- Prior art keywords
- display
- horizontal
- video signal
- end position
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
- G09G5/008—Clock recovery
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
画像表示装置は、再生ドットクロックを生成するクロック生成部と、水平同期信号と垂直同期信号の周波数および垂直総ライン数を検出し同期信号情報として出力する同期検出部と、再生ドットクロックを用いて映像信号内の表示対象となる水平方向の映像信号の表示開始位置と表示終了位置を測定し映像信号情報として出力する映像検出部と、同期信号情報を基に入力信号の解像度を推定しクロック生成部の分周比を解像度に対応する所定値に仮設定し、映像信号情報から水平表示幅の実測値を求め解像度と比較し分周比を再設定する制御部と、表示開始位置の最小値と表示終了位置の最大値を保存する格納部を備え、制御部は、所定の時間毎に表示開始位置の最小値と表示終了位置の最大値を更新して保存し、格納部内の表示開始位置の最小値と表示終了位置の最大値を基に水平表示幅の実測値を更新し、更新した水平表示幅の実測値を解像度と比較し分周比を再設定する。The image display device uses a clock generation unit that generates a reproduction dot clock, a synchronization detection unit that detects the frequency and the total number of vertical lines of the horizontal synchronization signal and the vertical synchronization signal, and outputs them as synchronization signal information, and the reproduction dot clock. A video detection unit that measures the display start position and display end position of the horizontal video signal to be displayed in the video signal and outputs it as video signal information, and estimates the resolution of the input signal based on the synchronization signal information and generates a clock A control unit that temporarily sets the division ratio of the image to a predetermined value corresponding to the resolution, obtains an actual measurement value of the horizontal display width from the video signal information, compares it with the resolution, and resets the division ratio, and a minimum value of the display start position And a storage unit for storing the maximum value of the display end position, and the control unit updates and stores the minimum value of the display start position and the maximum value of the display end position every predetermined time, and displays the display start position in the storage unit. of Update the measured value of the horizontal display width based on the maximum value of the display end position with a small value, the measured value of the updated horizontal display width to reset the comparison with the resolution division ratio.
Description
本発明はRGB映像信号を出力する映像信号源と接続される画像表示装置及びそのクロック周波数調整方法に関する。 The present invention relates to an image display device connected to a video signal source that outputs RGB video signals and a clock frequency adjusting method thereof.
RGB映像信号により画像を表示する画像表示装置として、格子状に画素が配置された液晶パネル等が知られている。この種の画像表示装置は、パーソナルコンピュータ(以下、PCと略す)やワークステーション等の映像信号源と接続され、該映像信号源から供給される映像信号に基づいて画像を表示することが可能である。 As an image display device that displays an image using an RGB video signal, a liquid crystal panel in which pixels are arranged in a grid pattern is known. This type of image display device is connected to a video signal source such as a personal computer (hereinafter abbreviated as PC) or a workstation, and can display an image based on a video signal supplied from the video signal source. is there.
画像表示装置には、表示画像の水平方向の表示周期を示す水平同期信号よりも高い一定の周波数(以下、ドットクロックと記す)で信号レベルが変化する映像信号が供給される。画像表示装置は、映像信号源で用いているドットクロックと同じ周波数のドットクロックを再生し、その再生したドットクロックを用いて映像信号源からの映像信号に基づいて画像を表示する。本明細書では画像表示装置で再生するドットクロックを再生ドットクロックと呼ぶ。画像表示装置は、PLL(Phase Locked Loop)によるクロック生成回路を備え、この回路が備える分周器の分周比を変更することで、映像信号源から供給される映像信号の水平同期信号の整数倍となるように、再生ドットクロックの周波数を調整する。 The image display device is supplied with a video signal whose signal level changes at a constant frequency (hereinafter referred to as a dot clock) higher than a horizontal synchronization signal indicating a horizontal display cycle of a display image. The image display device reproduces a dot clock having the same frequency as the dot clock used in the video signal source, and displays an image based on the video signal from the video signal source using the reproduced dot clock. In this specification, a dot clock reproduced by an image display device is called a reproduction dot clock. The image display device includes a clock generation circuit using a PLL (Phase Locked Loop), and an integer number of horizontal synchronization signals of a video signal supplied from a video signal source by changing a frequency division ratio of the frequency divider included in the circuit. The frequency of the reproduction dot clock is adjusted so as to be doubled.
また、映像信号源側のドットクロック周波数(あるいは分周比)が判明している場合は、それに従って分周器の分周比を設定することで、再生ドットクロックの周波数を正確に映像信号源側のドットクロックに合わせることが可能である。 In addition, if the dot clock frequency (or frequency division ratio) on the video signal source side is known, the frequency of the reproduction dot clock can be accurately set by setting the frequency division ratio accordingly. It is possible to match the dot clock on the side.
しかしながら、入力される映像信号がアナログ信号である場合、映像信号源から画像表示装置に供給されるドットクロックに関する情報は何もなく、タイミング情報としては水平同期信号と垂直同期信号のみである。この場合は、画像表示装置で映像信号源側のドットクロック周波数(あるいは分周比)の情報を予め取得できないため、クロック生成回路の分周比が正しく設定される保障がない。分周比が正しく設定されないと、再生ドットクロックの周波数が映像信号源側のドットクロックの周波数と一致しないため、画像を正しく表示することができなくなる。すなわち、映像信号のドットクロック周波数に対して画像表示装置の再生ドットクロックの周波数の方が高い場合は、映像信号の右側一部が画像表示領域よりもはみ出てしまい、表示が欠けてしまう。逆に再生ドットクロックの周波数が低い場合は、水平方向左側に圧縮されて表示されて表示画像の右側は黒となってしまう。 However, when the input video signal is an analog signal, there is no information about the dot clock supplied from the video signal source to the image display device, and the timing information is only the horizontal synchronization signal and the vertical synchronization signal. In this case, the information on the dot clock frequency (or frequency division ratio) on the video signal source side cannot be acquired in advance by the image display device, so there is no guarantee that the frequency division ratio of the clock generation circuit is set correctly. If the frequency division ratio is not set correctly, the frequency of the reproduction dot clock does not match the frequency of the dot clock on the video signal source side, so that the image cannot be displayed correctly. That is, when the frequency of the reproduction dot clock of the image display device is higher than the dot clock frequency of the video signal, a part of the right side of the video signal protrudes beyond the image display area and the display is lost. On the contrary, when the frequency of the reproduction dot clock is low, the display is compressed on the left side in the horizontal direction and the right side of the display image is black.
なお、使用者自身が、画像表示装置に設けられた調整機能を用いて、表示画像を見ながら再生ドットクロックの周波数を調整することも可能である。しかしながら、このような手動による再生ドットクロックの周波数調整は、使用者にとって非常に煩わしい。 The user himself / herself can also adjust the frequency of the reproduced dot clock while viewing the display image by using an adjustment function provided in the image display device. However, such manual frequency adjustment of the reproduction dot clock is very troublesome for the user.
そこで、再生ドットクロックの周波数を自動的に調整するための各種の技術が提案されている。 Therefore, various techniques for automatically adjusting the frequency of the reproduction dot clock have been proposed.
例えば、特許文献1には、以下のようなクロックの周波数調整方法が記載されている。
(1)水平同期信号の周波数を測定し、1フレーム間のライン数を数える。
(2)水平同期信号の周波数と1フレーム間のライン数からテーブルを参照して、アナログ映像信号の水平解像度やドットクロックの周波数を推定し、アナログ映像信号の水平表示幅E(すなわち推定した水平解像度)と分周比nを暫定的に設定する。
(3)分周比nにより生成した再生ドットクロックにより実際に取り込んだ映像信号の水平表示幅Wを求める。
(4)W<E、または、W>Eのときは、新たな分周比n’を[n’=n×E/W]により求め、次のフレームで同様の測定をする。ただしWがEに比べて著しく小さい値のとき(例えば50%以下)は、有効映像領域の一部にしか画像が存在しないと判断し、自動調整を中止する。
(5)W=Eのときは、再生ドットクロックの周波数が正確に調整されたと判定し、自動調整を終了する。For example,
(1) The frequency of the horizontal synchronizing signal is measured and the number of lines between one frame is counted.
(2) The horizontal resolution of the analog video signal and the frequency of the dot clock are estimated by referring to the table from the frequency of the horizontal synchronization signal and the number of lines between one frame, and the horizontal display width E of the analog video signal (ie, the estimated horizontal Resolution) and frequency division ratio n are provisionally set.
(3) The horizontal display width W of the video signal actually captured is obtained by the reproduction dot clock generated with the frequency division ratio n.
(4) When W <E or W> E, a new frequency division ratio n ′ is obtained by [n ′ = n × E / W], and the same measurement is performed in the next frame. However, when W is significantly smaller than E (for example, 50% or less), it is determined that an image exists only in a part of the effective video area, and automatic adjustment is stopped.
(5) When W = E, it is determined that the frequency of the reproduction dot clock has been accurately adjusted, and the automatic adjustment is terminated.
この調整方法では、判別した入力信号の種類に応じた分周比にて再生ドットクロックを生成し、その再生ドットクロックにより水平表示幅を検出して、判別した入力信号の種類に応じた水平表示幅と比較することにより、必要ならば分周比を再調整することによって再生ドットクロックの周波数と映像信号のドットクロックの周波数を一致させるため、手動によるクロック周波数調整を行う必要がない。 In this adjustment method, a reproduction dot clock is generated with a frequency division ratio corresponding to the determined type of the input signal, a horizontal display width is detected by the reproduction dot clock, and a horizontal display corresponding to the determined type of the input signal is performed. By comparing with the width, the frequency of the reproduction dot clock and the frequency of the dot clock of the video signal are matched by re-adjusting the frequency division ratio if necessary, so there is no need to manually adjust the clock frequency.
しかし特許文献1に記載のクロック調整方法では、水平表示幅を検出しているため、入力映像信号の有効映像領域全体に画像が存在している場合は正しく再生ドットクロックの周波数調整を行うことができるが、有効映像領域の一部のみに画像が存在している場合には正しく動作しないという問題がある。すなわち画像の水平解像度が映像信号の水平解像度と一致していなければ、正しく再生ドットクロックの周波数を調整することができない。例えばスクリーンセーバー等の背景が黒で、小さな図形が移動するような信号では、水平表示幅を検出しても有効映像領域全体に対して著しく小さな値となるため、正しくクロック周波数を調整することができない。
However, in the clock adjustment method described in
本発明は上記したような従来の技術が有する問題点を解決するためになされたものであり、映像信号の一部のみに画像が存在し、時間の経過により移動するスクリーンセーバー等の映像信号受信時にも、映像信号のドットクロックと等しい周波数の再生ドットクロックが得られ、画像を正しく表示できる画像表示装置及びそのクロック周波数調整方法を提供することを目的とする。 The present invention has been made to solve the above-described problems of the prior art, and when an image signal is received, such as a screen saver, which has an image only in a part of the image signal and moves over time. Another object of the present invention is to provide an image display device and a clock frequency adjusting method thereof that can obtain a reproduced dot clock having a frequency equal to the dot clock of a video signal and display an image correctly.
上記目的を達成するため本発明の画像表示装置は、
水平同期信号を逓倍して、入力された映像信号を表示するための再生ドットクロックを生成するクロック生成部と、
前記水平同期信号と垂直同期信号の周波数および前記映像信号の1フレームの総ライン数である垂直総ライン数を検出し同期信号情報として出力する同期検出部と、
前記クロック生成部で生成された再生ドットクロックを用いて、前記映像信号に含まれる、表示対象となる水平方向の映像信号の表示開始位置と表示終了位置を測定し、映像信号情報として出力する映像検出部と、
前記同期信号情報を基に該入力信号の解像度を推定し、前記クロック生成部の分周比を推定した解像度に対応する予め決められた値に仮設定し、前記映像検出部で測定された映像信号情報から水平表示幅の実測値を求め、前記推定した解像度と比較し分周比を再設定する制御部と、
前記表示開始位置の最小値と前記表示終了位置の最大値を保存する格納部とを備え、
前記制御部は、所定の時間毎に前記表示開始位置の最小値と前記表示終了位置の最大値を更新して保存し、前記格納部内の前記表示開始位置の最小値と前記表示終了位置の最大値に従って前記水平表示幅の実測値を更新し、更新した水平表示幅の実測値を前記推定した解像度と比較し前記分周比を再設定する。In order to achieve the above object, an image display device of the present invention provides:
A clock generator for multiplying the horizontal synchronization signal and generating a reproduction dot clock for displaying the input video signal;
A synchronization detection unit that detects the frequency of the horizontal synchronization signal and the vertical synchronization signal and the total number of vertical lines that are the total number of lines of one frame of the video signal, and outputs the number of synchronization signals as synchronization signal information;
A video to be output as video signal information by measuring the display start position and display end position of a horizontal video signal to be displayed included in the video signal using the reproduced dot clock generated by the clock generator. A detection unit;
A video image obtained by estimating the resolution of the input signal based on the synchronization signal information, and temporarily setting the frequency division ratio of the clock generation unit to a predetermined value corresponding to the estimated resolution, and measuring the video signal A control unit that obtains an actual measurement value of the horizontal display width from the signal information, compares the estimated resolution, and resets the division ratio;
A storage unit for storing the minimum value of the display start position and the maximum value of the display end position;
The control unit updates and stores the minimum value of the display start position and the maximum value of the display end position every predetermined time, and stores the minimum value of the display start position and the maximum value of the display end position in the storage unit. The measured value of the horizontal display width is updated according to the value, the updated measured value of the horizontal display width is compared with the estimated resolution, and the division ratio is reset.
一方、本発明の周波数調整方法は、
水平同期信号を逓倍して、入力された映像信号を表示するための再生ドットクロックを生成するクロック生成部と、
前記水平同期信号と垂直同期信号の周波数および前記映像信号の1フレームの総ライン数である垂直総ライン数を検出し同期信号情報として出力する同期検出部と、
前記クロック生成部で生成された再生ドットクロックを用いて、前記映像信号に含まれる、表示対象となる水平方向の映像信号の表示開始位置と表示終了位置を測定し、映像信号情報として出力する映像検出部と、
前記表示開始位置の最小値と前記表示終了位置の最大値を保存する格納部とを備え、
を備えた画像表示装置により、前記再生ドットクロックの周波数を前記映像信号に対応して調整するためのクロック周波数調整方法であって、
前記同期信号情報を基に該入力信号の解像度を推定し、
前記クロック生成部の分周比を推定した解像度に対応する予め決められた値に仮設定し、
前記映像検出部で測定された映像信号情報から水平表示幅の実測値を求め、
前記水平表示幅の実測値を前記推定した解像度と比較し分周比を再設定し、
所定の時間毎に前記表示開始位置の最小値と前記表示終了位置の最大値を更新して前記格納部に保存し、
前記格納部内の前記表示開始位置の最小値と前記表示終了位置の最大値に従って前記水平表示幅の実測値を更新し、
更新した水平表示幅の実測値を前記推定した解像度と比較し前記分周比を再設定する。On the other hand, the frequency adjustment method of the present invention includes:
A clock generator for multiplying the horizontal synchronization signal and generating a reproduction dot clock for displaying the input video signal;
A synchronization detection unit that detects the frequency of the horizontal synchronization signal and the vertical synchronization signal and the total number of vertical lines that are the total number of lines of one frame of the video signal, and outputs the number of synchronization signals as synchronization signal information;
A video to be output as video signal information by measuring the display start position and display end position of a horizontal video signal to be displayed included in the video signal using the reproduced dot clock generated by the clock generator. A detection unit;
A storage unit for storing the minimum value of the display start position and the maximum value of the display end position;
A clock frequency adjusting method for adjusting the frequency of the reproduced dot clock corresponding to the video signal by an image display device comprising:
Estimating the resolution of the input signal based on the synchronization signal information;
Temporarily set a predetermined value corresponding to the estimated resolution of the frequency division ratio of the clock generation unit,
Obtain the actual value of the horizontal display width from the video signal information measured in the video detection unit,
Compare the measured value of the horizontal display width with the estimated resolution and reset the division ratio,
Update the minimum value of the display start position and the maximum value of the display end position every predetermined time and save in the storage unit,
Update the measured value of the horizontal display width according to the minimum value of the display start position and the maximum value of the display end position in the storage unit,
The actually measured value of the updated horizontal display width is compared with the estimated resolution, and the division ratio is reset.
本発明によれば、スクリーンセーバーのような一部の画像が時間とともに移動するような映像信号入力時にも、映像信号の種類に応じた最適な周波数の再生ドットクロックが得られ、有効表示領域内の全ての映像信号を正しく表示することができる。 According to the present invention, even when a video signal is input such that a part of an image such as a screen saver moves with time, a reproduction dot clock having an optimum frequency according to the type of the video signal can be obtained, All video signals can be displayed correctly.
次に本発明について図面を参照して説明する。
(第1実施例)
図1は本発明の画像表示装置の一構成例を示すブロック図であり、図2は図1に示した制御部の一構成例を示すブロック図である。なお、図1に示す画像表示装置には、PC等から入力される映像信号がコンポジット信号やシンクオングリーン信号である場合、不図示の同期分離部によってアナログ映像信号と同期信号(水平同期信号及び垂直同期信号)とに分離されて入力されるものとする。Next, the present invention will be described with reference to the drawings.
(First embodiment)
FIG. 1 is a block diagram showing a configuration example of the image display apparatus of the present invention, and FIG. 2 is a block diagram showing a configuration example of the control unit shown in FIG. In the image display device shown in FIG. 1, when the video signal input from a PC or the like is a composite signal or a sync on green signal, an analog video signal and a synchronization signal (horizontal synchronization signal and It is assumed that they are input separately from each other.
図1に示すように、画像表示装置は、再生ドットクロックを用いてアナログ映像信号をデジタル映像信号に変換するA/D変換部1と、水平同期信号を逓倍して再生ドットクロックを生成すると共に、アナログ映像信号に対する再生ドットクロックの位相調整が可能なクロック生成部2と、水平同期信号及び垂直同期信号から水平同期周波数、垂直同期周波数及び垂直総ライン数等の同期信号情報を検出する同期検出部3と、デジタル映像信号から実際に表示する表示信号を検出し、水平方向の映像開始位置および映像終了位置等の値を映像信号情報として出力する映像検出部4と、デジタル映像信号に基づく映像を表示部8に表示させるための処理を実行する映像処理部6と、同期検出部3及び映像検出部4で検出された情報を取得し、所要の演算処理を行う制御部5とを有する。なお、垂直総ライン数とは、一垂直同期周期に含まれる水平同期信号の数である。すなわち、1フレームにおける総走査線数である。
As shown in FIG. 1, the image display device generates an reproduced dot clock by multiplying an A /
本発明の画像表示装置では、制御部5の処理によって、入力されたアナログ映像信号の垂直総ライン数を基に該入力信号の種類(フォーマット)を推定し、推定した種類に対応するクロック生成部2の分周比及び位相調整値を予め決定していた値に暫定的に設定(仮設定)する。そして、仮設定後の分周比を基にクロック生成部2で生成した再生ドットクロックを用いて水平方向の表示開始位置と表示終了位置を監視し、水平表示幅を検出する。水平表示幅は、表示終了位置の最大値から表示開始位置の最小値を減ずることによって得ることができる。
In the image display device of the present invention, the processing of the
クロック生成部2の分周比の設定が終了すると、再生ドットクロックを用いて、アナログ映像信号に対する再生ドットクロックの位相調整を実施する。再生ドットクロックの位相調整については、隣接画素の差分の絶対値を1フレーム分累積加算して位相の最適値を求める等の方法が知られているので、詳細な説明は省略する。
When the setting of the frequency division ratio of the
次に、本発明の画像表示装置の動作について図面を用いて説明する。 Next, the operation of the image display apparatus of the present invention will be described with reference to the drawings.
図3は、映像検出部4の一構成例を示すブロック図である。映像検出部4は、水平方向の映像の表示開始位置を検出する水平表示開始位置検出部20と、映像の表示終了位置を検出する水平表示終了位置検出部21を備えている。水平表示開始位置検出部20は、映像信号を再生ドットクロックでカウントするカウンタと、映像信号としきい値を比較する比較器を備えている。ここで、デジタル化されたRGBの各色の信号を個別に設定されたしきい値と比較し、その出力を論理和を取って出力してもよいし、映像信号としてRGBの論理和を取った信号を採用してもよい。どちらの構成としても、RGBのいずれか一色がしきい値を超えたときの再生ドットクロックのカウント値を水平表示開始位置を示す信号として出力する。水平表示終了位置検出部21も同様に構成することができる。水平表示終了位置検出部21の場合は、RGBの全ての信号がしきい値を下回ったときの再生ドットクロックのカウント値を水平表示終了位置を示す信号として出力する。
FIG. 3 is a block diagram illustrating a configuration example of the
水平表示開始位置検出部20と水平表示終了位置検出部21のカウンタは、それぞれ水平同期信号の入力により、リセットされる。それぞれのカウンタは、例えば水平同期信号の立下りエッジからカウントを開始する。
The counters of the horizontal display start
映像検出部4は、水平表示開始位置検出部20のカウント値と、水平表示終了位置検出部21のカウント値を、それぞれ水平表示開始位置と水平表示終了位置を示す映像信号情報として制御部5へ出力する。一水平走査期間に映像信号に黒が含まれている場合には、表示終了位置と表示開始位置を検出する度に出力する。
The
同期検出部3は、水平同期信号と垂直同期信号のそれぞれの周期を計測用クロックでカウントすることによって、それぞれの同期信号の周波数を検出する。計測用クロックは、入力信号の周波数に拠らず固定の周波数で、かつ、水平同期信号の周波数よりも十分高い周波数のクロックである。一般に水平同期信号の周波数は数十KHzなので、計測用クロックとしては数MHz以上のクロックを使用すれば、同期信号の周波数検出として十分な精度が得られる。計測用クロックとしては、例えばCPU駆動用クロック等が用いられる。
The
同期検出部3は、一フレーム期間の水平走査線数を検出するカウンタをさらに有している。すなわち、垂直同期信号の一周期間における水平同期信号のカウント値を求め、垂直総ライン数を示す信号として制御部5へ出力する。
The
同期検出部3が出力する同期信号情報は、少なくとも(1)水平同期周波数(2)垂直同期周波数(3)垂直総ライン数を含む。
The synchronization signal information output by the
図2に示すように、制御部5は、映像検出部4からの映像信号情報を監視して映像表示の水平方向の開始位置(以下、Hsと記す。)と終了位置(以下、Heと記す。)を検出する映像監視処理部11と、映像表示開始位置の最小値(以下、Hs−Minと記す。)と表示終了位置(以下、He−Max)の最大値を記憶する記憶部13と、同期検出部3からの同期信号情報および映像監視処理部11からの信号に応じて入力信号の種類を判別し、その判別結果に基づいてクロック生成部2および映像処理部6を制御するクロック自動調整処理部12と、入力信号の種類に対応する、予め設定されたクロック生成部2の分周比の仮設定値nや想定される水平表示幅Eや位相調整値および映像処理部6に必要な各種設定データ等が蓄積されている格納部14から構成されている。制御部5は、メモリやCPU等を備えた集積回路装置またはプログラム等にしたがって処理を実行するDSPや論理回路を含む集積回路装置によって実現できる。
As shown in FIG. 2, the
映像監視処理部11は、映像検出部4から出力される映像信号情報を元に、HsとHeを検出し、Hsについては最も小さな値に、そしてHeについては最も大きな値に更新し、記憶部13に記憶する。垂直同期信号を受信すると、そのフレームについてのHsおよびHsの検出が終了したと判断し、Hs−MinおよびHe−Maxをクロック自動調整処理部12に出力する。
The video
クロック自動調整処理部12は、再生ドットクロックの自動調整を行う。
The clock automatic
再生ドットクロックの自動調整は、以下の手順で行われる。各手順の詳細は後述する。
(1)入力信号の判別
(2)分周比の設定
(3)想定される水平表示幅Eの設定
(4)検出した水平表示幅Wの算出
(5)WとEを比較し、所定以下の差のときは終了
(6)(4)に戻るAutomatic adjustment of the reproduction dot clock is performed according to the following procedure. Details of each procedure will be described later.
(1) Discrimination of input signal (2) Setting of frequency division ratio (3) Setting of assumed horizontal display width E (4) Calculation of detected horizontal display width W (5) Comparison between W and E Return to end (6) and (4) if the difference is
図4(a)は図1に示した画像処理装置の制御部5の処理手順を示すフローチャート、図4(b)はその中の映像監視処理S4をさらに詳細に示すフローチャートである。
FIG. 4A is a flowchart showing the processing procedure of the
再生ドットクロックの自動調整は、(1)電源投入時(2)入力端子切り替え時(3)入力信号の変化時(4)操作者による明示的な指示等によって動作を開始する。(3)の入力信号の変化時とは、同期信号情報である水平同期周波数、垂直同期周波数、垂直総ライン数のいずれかが変化したときを指す。(4)の操作者による明示的な指示とは、入力手段であるキーの押下等によってクロックの自動調整モードに入ることを意味する。 Automatic adjustment of the reproduction dot clock starts (1) when the power is turned on, (2) when the input terminal is switched, (3) when the input signal is changed, and (4) according to an explicit instruction from the operator. The time when the input signal changes in (3) indicates when any one of the horizontal synchronization frequency, the vertical synchronization frequency, and the total number of vertical lines, which are the synchronization signal information, changes. The explicit instruction by the operator in (4) means that the automatic clock adjustment mode is entered by pressing a key as an input means.
再生ドットクロックの自動調整動作が開始されると、まず初期化処理(ステップS1)を行う。初期化処理では、同期検出部3や映像検出部4の各カウンタをリセットし、記憶部13のHs−Minを最大値(16ビットの場合、FFFF)に、He−Maxを0に設定する。
When the automatic operation of adjusting the reproduction dot clock is started, initialization processing (step S1) is first performed. In the initialization process, the counters of the
次いで、信号判別処理(ステップS2)では、同期検出部3からの同期信号情報を元に入力された映像信号の種類(解像度)を判別する。例えば、同期信号情報から垂直総ライン数が806のとき、入力信号の解像度は1024×768であると判別することができる。これは各解像度の信号では、あらかじめ垂直総ライン数が決まっており、多くの場合、垂直総ライン数から入力信号の解像度を一義的に決定することが可能だからである。格納部14にはそれぞれの垂直総ライン数に応じた解像度情報をLUT(Look Up Table)として格納されている。
Next, in the signal discrimination process (step S2), the type (resolution) of the input video signal is discriminated based on the sync signal information from the
同一の解像度でも、異なる水平同期周波数・垂直同期周波数の信号は存在しているが、垂直総ライン数は一定である。上記の入力信号の水平同期周波数が48.363KHz、垂直同期周波数が60.004Hzである場合、周期はそれぞれ20.677μsと16.666msなので、16.666/20.677×1000=806として、水平同期周波数と垂直同期周波数から、垂直総ライン数を算出することも可能である。 Even with the same resolution, signals with different horizontal and vertical synchronization frequencies exist, but the total number of vertical lines is constant. When the horizontal synchronizing frequency of the input signal is 48.363 KHz and the vertical synchronizing frequency is 60.004 Hz, the periods are 20.777 μs and 16.666 ms, respectively, so that 16.666 / 20.677 × 1000 = 806 It is also possible to calculate the total number of vertical lines from the synchronization frequency and the vertical synchronization frequency.
垂直総ライン数が806のとき(すなわち、解像度が1024×768の信号)、クロック自動調整処理部12は、格納部14のLUTを参照し、垂直総ライン数806の対応する分周比=1344を得て、クロック生成部2へ出力する。そして想定される水平表示幅Eを水平解像度である1024に設定する(ステップS2)。
When the total number of vertical lines is 806 (that is, a signal with a resolution of 1024 × 768), the clock automatic
なお、再生ドットクロックの周波数は、水平同期周波数×分周比なので、上記の例では、再生ドットクロックの周波数は48.363KHz×1344=65MHzとなる。 Since the frequency of the reproduction dot clock is horizontal synchronization frequency × frequency division ratio, in the above example, the frequency of the reproduction dot clock is 48.363 KHz × 1344 = 65 MHz.
解像度が1024×768の信号は、1344×806で構成されるフレーム内に有効映像領域=1024×768として収容される。フレーム内での有効映像領域の開始位置や終了位置も定義されており、格納部14のLUTに格納されている。
A signal having a resolution of 1024 × 768 is accommodated as a valid video area = 1024 × 768 in a frame composed of 1344 × 806. The start position and end position of the effective video area in the frame are also defined and stored in the LUT of the
映像監視処理(ステップS4)では、まず水平表示開始位置の最小値(Hs−Min)と表示終了位置の最大値(Hs−Max)の検出を行う(ステップS11)。 In the video monitoring process (step S4), first, the minimum value (Hs-Min) of the horizontal display start position and the maximum value (Hs-Max) of the display end position are detected (step S11).
Hs−Minは、FFFFに初期化処理(ステップS1)にて設定され、同様にHe−Maxは、0に設定されている。映像監視処理部11は、映像信号情報を受信するたびに、Hs−Minと水平表示開始位置Hsを比較し、HsがHs−Minよりも小さいときには、Hs−Minの値を受信したHsの値に更新する。映像監視処理部11は、同様に映像信号情報を受信するたびに、He−Maxと水平表示終了位置Heを比較し、HeがHe−Maxよりも大きいときには、He−Maxの値を受信したHeの値に更新する。
Hs-Min is set to FFFF in the initialization process (step S1), and similarly He-Max is set to 0. The video
図5は、ある時刻t1ないしt4における映像信号の分布を示している。図中の斜線部は、映像信号が存在している領域を示している。t1では、2箇所の映像信号が存在している所で、HsとHeがそれぞれ検出されている。t2では、映像信号が存在している部分は3箇所なので、3組のHsとHeが検出されている。映像監視処理部11は、Hs−Minの値を更新していくので、t4の走査が終了した時点で、Hs−Minはt3におけるHsの最小値となる。同様にMe−Maxは、t2におけるHeの最大値となる。
FIG. 5 shows the distribution of video signals at certain times t1 to t4. The hatched portion in the figure indicates a region where the video signal exists. At t1, Hs and He are respectively detected where two video signals are present. At t2, since there are three portions where the video signal exists, three sets of Hs and He are detected. Since the video
Hs−MinとHe−Maxの検出処理は、垂直同期信号が入力されるまで繰り返され(ステップS12)、垂直同期信号が入力されると、Hs−MinとMe−Maxを保存する(ステップS13)。保存されたHs−MinとHe−Maxは、そのフレームにおける映像表示の開始位置の最小値と終了位置の最大値を表す。 The detection process of Hs-Min and He-Max is repeated until the vertical synchronization signal is input (step S12). When the vertical synchronization signal is input, Hs-Min and Me-Max are stored (step S13). . The stored Hs-Min and He-Max represent the minimum value of the video display start position and the maximum value of the end position in the frame.
映像監視処理部11は、垂直同期信号の入力時にHs−MinとHe−Maxを保存するとともにこれらをクロック自動調整処理部12へ出力する。クロック自動調整処理部12は、受信したHs−MinとHe−Maxから、検出した映像の水平表示幅Wを求める。すなわち、He−MaxからHs−Minを減ずれば、そのフレームにおける映像の水平表示幅Wを求めることができる(ステップS14)。
The video
W=He−Max − Hs−min W = He-Max-Hs-min
クロック自動調整処理部12は、ステップS2で設定した想定される水平表示幅Eと、ステップS14で検出した水平表示幅Wを比較し、両者の差の絶対値が所定の範囲(例えば4ドット)以内であれば、信号判別が正しいものと判断し、設定した分周比を維持して再生ドットクロックの周波数調整を終了する。差の絶対値が所定の範囲よりも大きい場合は、ステップS11に戻る(ステップS15)。
The clock automatic
従来の技術では、映像信号が有効映像領域の全域にわたって存在している場合は、1フレーム分の映像表示幅の検出でW=Eとなって再生ドットクロックの周波数調整は終了する。しかし画像が有効映像領域の一部にのみ存在し、その一部の画像が時間とともに移動するスクリーンセーバーのような信号を受信時には、再生ドットクロックの周波数調整を正しく行うことができない。 In the conventional technique, when the video signal exists over the entire effective video area, W = E is detected by detecting the video display width for one frame, and the frequency adjustment of the reproduction dot clock is completed. However, when a signal such as a screen saver in which an image exists only in a part of the effective video area and the part of the image moves with time is received, the frequency adjustment of the reproduction dot clock cannot be performed correctly.
図6はスクリーンセーバーの例である。背景は黒で、星型の画像が時間とともに移動する。このような信号受信時に1フレームの水平表示幅Wを求めても、想定される水平表示幅Eとは著しく異なる値となるため、従来の技術では再生ドットクロックの周波数を正しく調整することができない。 FIG. 6 is an example of a screen saver. The background is black and the star-shaped image moves with time. Even if the horizontal display width W of one frame is obtained at the time of receiving such a signal, the value is significantly different from the assumed horizontal display width E. Therefore, the frequency of the reproduction dot clock cannot be adjusted correctly with the conventional technology. .
本願発明では、複数のフレームにわたって水平表示幅を更新してくため、図6のようなスクリーンセーバー信号受信時にも、ある程度の時間が経過すれば正しく再生ドットクロックの周波数を調整することができる。 In the present invention, since the horizontal display width is updated over a plurality of frames, even when a screen saver signal as shown in FIG. 6 is received, the frequency of the reproduced dot clock can be adjusted correctly after a certain amount of time has passed.
図7(a)〜図7(f)は、図6のスクリーンセーバーの星型図形が移動していくときに、Hs−MinとHe−Maxを更新していく態様を示したものである。図7(a)〜図7(f)は、それぞれあるフレームにおける星型図形の位置を示しており、図7(a)は、クロック自動調整処理の開始時とする。 FIGS. 7A to 7F show a mode in which Hs-Min and He-Max are updated when the star-shaped figure of the screen saver in FIG. 6 moves. FIGS. 7A to 7F show the positions of star-shaped figures in a certain frame, respectively, and FIG. 7A shows the start of the automatic clock adjustment processing.
図7(a)に示すフレームの終了時(すなわち垂直同期信号入力時)には、Hs−Minは有効映像領域の開始端部となり、水平同期信号の立下りエッジから所定のクロック数となる。この所定のクロック数は、信号の種類によりあらかじめ格納部14に格納されている。He−Maxの値は図に示すとおりである。
At the end of the frame shown in FIG. 7A (that is, when a vertical synchronization signal is input), Hs-Min becomes the start end of the effective video area, and has a predetermined number of clocks from the falling edge of the horizontal synchronization signal. The predetermined number of clocks is stored in advance in the
図7(b)の時点では、He−Maxの値が更新される。図7(c)〜図7(e)も同様である。図7(f)に示すフレームの終了時点で、He−Maxは有効映像領域の終端部となり、表示幅Wは有効表示領域(すなわち想定される表示幅E)と一致し、再生ドットクロックの周波数調整を終了する。 At the time of FIG. 7B, the value of He-Max is updated. The same applies to FIGS. 7C to 7E. At the end of the frame shown in FIG. 7 (f), He-Max is the end of the effective video area, the display width W matches the effective display area (that is, the assumed display width E), and the frequency of the reproduced dot clock Finish the adjustment.
このように本願発明によれば、小さな画像が時間とともに移動するスクリーンセーバーのような信号受信時にも、映像の表示開始位置の最小値と表示終了位置の最大値をフレーム毎に更新していくため、再生ドットクロックの周波数を正しく調整することができる。 Thus, according to the present invention, even when receiving a signal such as a screen saver in which a small image moves with time, the minimum value of the video display start position and the maximum value of the display end position are updated for each frame. The frequency of the reproduction dot clock can be adjusted correctly.
次に本発明の画像処理装置の他の実施例について説明する。
(第2実施例)
第1実施例では、小さな画像が時間とともに移動するスクリーンセーバーのような信号受信時に、水平方向の表示開始位置の最小値と表示終了位置の最大値を複数のフレームにわたって更新・保持することにより、再生ドットクロックの周波数を自動的に調整することが可能である。第2実施例では、水平方向の表示開始位置の最小値と表示終了位置の最大値に加えて垂直方向の表示開始位置の最小値と表示終了位置の最大値を更新・保持することによって、スクリーンセーバー受信時にも、画像の表示領域を正確に求めることができる。垂直表示幅自体は、再生ドットクロックの周波数調整には不要であるが、制御部5が映像処理部6を制御するに当たって、垂直表示幅を正確に求めることにより、入力信号をより正確に表示することが可能となる。具体的にはアスペクト比の異なる信号に対して、正しい表示が可能となる。Next, another embodiment of the image processing apparatus of the present invention will be described.
(Second embodiment)
In the first embodiment, when a signal such as a screen saver in which a small image moves with time is received, the minimum value of the display start position in the horizontal direction and the maximum value of the display end position are updated and held over a plurality of frames. It is possible to automatically adjust the frequency of the dot clock. In the second embodiment, the screen saver is updated and held by the minimum value of the vertical display start position and the maximum value of the display end position in addition to the minimum value of the horizontal display start position and the maximum value of the display end position. Even during reception, the display area of the image can be obtained accurately. The vertical display width itself is not necessary for adjusting the frequency of the reproduction dot clock, but when the
図8は第2実施例の一構成例を示すブロック図である。第1実施例と同じ構成要素には同じ符号を付してある。図1との相違点は、映像検出部4に水平同期信号に加えて垂直同期信号も入力しているところにある。すなわち第2実施例においては、映像検出部4の構成が異なる。
FIG. 8 is a block diagram showing a configuration example of the second embodiment. The same components as those in the first embodiment are denoted by the same reference numerals. The difference from FIG. 1 is that a vertical synchronizing signal is also input to the
図9は、第2実施例における映像検出部4の一構成例を示すブロック図である。水平表示開始位置検出部20と水平表示終了位置検出部21に加えて、垂直表示開始位置検出部22と垂直表示終了位置検出部23を備えている。垂直表示開始位置検出部22と垂直表示終了位置検出部23はカウンタを備えており、カウント用クロックとして水平同期信号を用いる。垂直開始位置Vsと垂直終了位置Veは、例えば垂直同期信号の立下りエッジからカウントを開始し、RGBのいずれかの信号がしきい値を超えたときの水平同期信号のカウント値をVsとして、またRGBの全ての信号がしきい値を下回ったときの水平同期信号のカウント値をVeとして出力する。第2実施例においては、映像信号情報として、Hs、He、Vs、Veの4つの信号を出力する。
FIG. 9 is a block diagram illustrating a configuration example of the
映像監視処理部11は、Hs−MinとHe−Maxに加えてVs−MinとVe−Maxをフレーム毎に更新して保存する。図10は、スクリーンセーバー受信時におけるHs−Min、He−Max、Vs−Min、Ve−Maxの更新態様を示す図である。
The video
ある程度の時間が経過し、複数のフレームにわたって水平・垂直の表示開始位置の最小値と表示終了位置の最大値を検出することによって、制御部5は、入力信号のアスペクト比を正確に検出することができる。
By detecting the minimum value of the horizontal / vertical display start position and the maximum value of the display end position over a plurality of frames after a certain amount of time has elapsed, the
以上、各実施例を参照して本願発明を説明したが、本願発明は上記実施例に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。 Although the present invention has been described with reference to each embodiment, the present invention is not limited to the above embodiment. Various changes that can be understood by those skilled in the art can be made to the configuration and details of the present invention within the scope of the present invention.
1 A/D変換部
2 クロック生成部
3 同期検出部
4 映像検出部
5 制御部
6 映像処理部
7 表示部
11 映像監視処理部
12 クロック自動調整処理部
13 記憶部
14 格納部
20 水平表示開始位置検出部
21 水平表示終了位置検出部
22 垂直表示開始位置検出部
23 垂直表示終了位置検出部DESCRIPTION OF SYMBOLS 1 A /
Claims (4)
前記水平同期信号と垂直同期信号の周波数および前記映像信号の1フレームの総ライン数である垂直総ライン数を検出し同期信号情報として出力する同期検出部と、
前記クロック生成部で生成された再生ドットクロックを用いて、前記映像信号に含まれる、表示対象となる水平方向の映像信号の表示開始位置と表示終了位置を測定し、映像信号情報として出力する映像検出部と、
前記同期信号情報を基に該入力信号の解像度を推定し、前記クロック生成部の分周比を推定した解像度に対応する予め決められた値に仮設定し、前記映像検出部で測定された映像信号情報から水平表示幅の実測値を求め、前記推定した解像度と比較し分周比を再設定する制御部と、
前記表示開始位置の最小値と前記表示終了位置の最大値を保存する格納部とを備え、
前記制御部は、所定の時間毎に前記表示開始位置の最小値と前記表示終了位置の最大値を更新して保存し、前記格納部内の前記表示開始位置の最小値と前記表示終了位置の最大値に従って前記水平表示幅の実測値を更新し、更新した水平表示幅の実測値を前記推定した解像度と比較し前記分周比を再設定する、画像表示装置。A clock generator for multiplying the horizontal synchronization signal and generating a reproduction dot clock for displaying the input video signal;
A synchronization detection unit that detects the frequency of the horizontal synchronization signal and the vertical synchronization signal and the total number of vertical lines that are the total number of lines of one frame of the video signal, and outputs the number of synchronization signals as synchronization signal information;
A video to be output as video signal information by measuring the display start position and display end position of a horizontal video signal to be displayed included in the video signal using the reproduced dot clock generated by the clock generator. A detection unit;
A video image obtained by estimating the resolution of the input signal based on the synchronization signal information, and temporarily setting the frequency division ratio of the clock generation unit to a predetermined value corresponding to the estimated resolution, and measuring the video signal A control unit that obtains an actual measurement value of the horizontal display width from the signal information, compares the estimated resolution, and resets the division ratio;
A storage unit for storing the minimum value of the display start position and the maximum value of the display end position;
The control unit updates and stores the minimum value of the display start position and the maximum value of the display end position every predetermined time, and stores the minimum value of the display start position and the maximum value of the display end position in the storage unit. An image display device that updates an actual measurement value of the horizontal display width according to a value, compares the updated actual measurement value of the horizontal display width with the estimated resolution, and resets the division ratio.
前記映像検出部は、さらに、前記水平同期信号を用いて、前記映像信号に含まれる、表示対象となる垂直方向の映像信号の表示開始位置と表示終了位置を測定し、前記水平方向の表示開始位置と表示終了位置と併せて、前記映像信号情報として出力し、
前記格納部は、さらに、前記垂直方向の表示開始位置の最小値と表示終了位置の最大値を保存し、
前記制御部は、さらに、前記所定の時間毎に前記垂直方向の表示開始位置の最小値と表示終了位置の最大値を更新して保存し、前記格納部内の、前記水平方向の表示開始位置の最小値と表示終了位置の最大値と、前記垂直方向の表示開始位置の最小値と表示終了位置の最大値と、に基づいて前記映像信号のアスペクト比を検出する、画像表示装置。The image display device according to claim 1,
The video detection unit further measures a display start position and a display end position of a vertical video signal to be displayed included in the video signal by using the horizontal synchronization signal, and starts the horizontal display start. Along with the position and the display end position, output as the video signal information,
The storage unit further stores a minimum value of the display start position in the vertical direction and a maximum value of the display end position,
The control unit further updates and stores the minimum value of the display start position in the vertical direction and the maximum value of the display end position at each predetermined time, and stores the display start position in the horizontal direction in the storage unit. An image display device that detects an aspect ratio of the video signal based on a minimum value, a maximum value of a display end position, a minimum value of a display start position in the vertical direction, and a maximum value of a display end position.
前記水平同期信号と垂直同期信号の周波数および前記映像信号の1フレームの総ライン数である垂直総ライン数を検出し同期信号情報として出力する同期検出部と、
前記クロック生成部で生成された再生ドットクロックを用いて、前記映像信号に含まれる、表示対象となる水平方向の映像信号の表示開始位置と表示終了位置を測定し、映像信号情報として出力する映像検出部と、
前記表示開始位置の最小値と前記表示終了位置の最大値を保存する格納部とを備え、
を備えた画像表示装置により、前記再生ドットクロックの周波数を前記映像信号に対応して調整するためのクロック周波数調整方法であって、
前記同期信号情報を基に該入力信号の解像度を推定し、
前記クロック生成部の分周比を推定した解像度に対応する予め決められた値に仮設定し、
前記映像検出部で測定された映像信号情報から水平表示幅の実測値を求め、
前記水平表示幅の実測値を前記推定した解像度と比較し分周比を再設定し、
所定の時間毎に前記表示開始位置の最小値と前記表示終了位置の最大値を更新して前記格納部に保存し、
前記格納部内の前記表示開始位置の最小値と前記表示終了位置の最大値に従って前記水平表示幅の実測値を更新し、
更新した水平表示幅の実測値を前記推定した解像度と比較し前記分周比を再設定する、クロック周波数調整方法。A clock generator for multiplying the horizontal synchronization signal and generating a reproduction dot clock for displaying the input video signal;
A synchronization detection unit that detects the frequency of the horizontal synchronization signal and the vertical synchronization signal and the total number of vertical lines that are the total number of lines of one frame of the video signal, and outputs the number of synchronization signals as synchronization signal information;
A video to be output as video signal information by measuring the display start position and display end position of a horizontal video signal to be displayed included in the video signal using the reproduced dot clock generated by the clock generator. A detection unit;
A storage unit for storing the minimum value of the display start position and the maximum value of the display end position;
A clock frequency adjusting method for adjusting the frequency of the reproduced dot clock corresponding to the video signal by an image display device comprising:
Estimating the resolution of the input signal based on the synchronization signal information;
Temporarily set a predetermined value corresponding to the estimated resolution of the frequency division ratio of the clock generation unit,
Obtain the actual value of the horizontal display width from the video signal information measured in the video detection unit,
Compare the measured value of the horizontal display width with the estimated resolution and reset the division ratio,
Update the minimum value of the display start position and the maximum value of the display end position every predetermined time and save in the storage unit,
Update the measured value of the horizontal display width according to the minimum value of the display start position and the maximum value of the display end position in the storage unit,
A clock frequency adjustment method of comparing the actual measurement value of the updated horizontal display width with the estimated resolution and resetting the division ratio.
前記映像検出部は、さらに、前記水平同期信号を用いて、前記映像信号に含まれる、表示対象となる垂直方向の映像信号の表示開始位置と表示終了位置を測定し、前記水平方向の表示開始位置と表示終了位置と併せて、前記映像信号情報として出力するものであり、
前記格納部は、さらに、前記垂直方向の表示開始位置の最小値と表示終了位置の最大値を保存するものであり、
前記所定の時間毎に前記垂直方向の表示開始位置の最小値と表示終了位置の最大値を更新して保存し、
前記格納部内の、前記水平方向の表示開始位置の最小値と表示終了位置の最大値と、前記垂直方向の表示開始位置の最小値と表示終了位置の最大値と、に基づいて前記映像信号のアスペクト比を検出する、クロック周波数調整方法。The clock frequency adjusting method according to claim 3, wherein
The video detection unit further measures a display start position and a display end position of a vertical video signal to be displayed included in the video signal by using the horizontal synchronization signal, and starts the horizontal display start. Along with the position and the display end position, the video signal information is output,
The storage unit further stores the minimum value of the display start position in the vertical direction and the maximum value of the display end position,
Update and save the minimum value of the display start position in the vertical direction and the maximum value of the display end position every predetermined time,
Based on the minimum value of the horizontal display start position and the maximum value of the display end position, and the minimum value of the vertical display start position and the maximum value of the display end position in the storage unit. A clock frequency adjustment method that detects the aspect ratio.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2011/053337 WO2012111120A1 (en) | 2011-02-17 | 2011-02-17 | Image display device and clock frequency adjustment method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2012111120A1 true JPWO2012111120A1 (en) | 2014-07-03 |
Family
ID=46672084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012557723A Pending JPWO2012111120A1 (en) | 2011-02-17 | 2011-02-17 | Image display apparatus and clock frequency adjusting method thereof |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPWO2012111120A1 (en) |
WO (1) | WO2012111120A1 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102905056B (en) * | 2012-10-18 | 2015-09-02 | 利亚德光电股份有限公司 | Method of video image processing and device |
JP2014123042A (en) * | 2012-12-21 | 2014-07-03 | Canon Inc | Display device and method for controlling the same |
JP6366280B2 (en) * | 2014-01-16 | 2018-08-01 | キヤノン株式会社 | Video signal determination apparatus, video signal determination method, and program |
CN112954432B (en) * | 2021-01-28 | 2022-08-16 | 宏晶微电子科技股份有限公司 | Video data processing method, device and system and readable storage medium |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1063234A (en) * | 1996-04-26 | 1998-03-06 | Matsushita Electric Ind Co Ltd | Digital picture display device |
JP2001013944A (en) * | 1999-06-28 | 2001-01-19 | Matsushita Electric Ind Co Ltd | Sampling clock generating device, storage medium stored with control program for generation of sampling clock |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11311985A (en) * | 1998-04-28 | 1999-11-09 | Matsushita Electric Ind Co Ltd | Video effective area detecting device |
-
2011
- 2011-02-17 WO PCT/JP2011/053337 patent/WO2012111120A1/en active Application Filing
- 2011-02-17 JP JP2012557723A patent/JPWO2012111120A1/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1063234A (en) * | 1996-04-26 | 1998-03-06 | Matsushita Electric Ind Co Ltd | Digital picture display device |
JP2001013944A (en) * | 1999-06-28 | 2001-01-19 | Matsushita Electric Ind Co Ltd | Sampling clock generating device, storage medium stored with control program for generation of sampling clock |
Also Published As
Publication number | Publication date |
---|---|
WO2012111120A1 (en) | 2012-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4182124B2 (en) | Image display device, dot clock phase adjustment circuit, and clock phase adjustment method | |
TWI462573B (en) | Display timing control circuit and method thereof | |
CN101315740B (en) | Pattern detection circuit and method thereof | |
JP3220023B2 (en) | Liquid crystal display | |
US7502076B2 (en) | Method and apparatus for a digital display | |
JP4932517B2 (en) | Image display device and frequency adjustment method thereof | |
WO2012111120A1 (en) | Image display device and clock frequency adjustment method thereof | |
US11081065B2 (en) | Display control apparatus and method having dynamic backlight adjusting mechanism | |
US8970631B2 (en) | Video display device | |
KR100510148B1 (en) | Display synchronization signal generation apparatus in the analog video signal receiver and method thereof | |
JP4006122B2 (en) | Digital image display device | |
JPH11219157A (en) | Sampling clock control device | |
US20100045865A1 (en) | Video signal synchronization signal generating apparatus and video signal synchronization signal generation method | |
JP5276151B2 (en) | Image display device and frequency adjustment method thereof | |
JP3578747B2 (en) | Image output device | |
JP3427298B2 (en) | Video signal conversion device and LCD device | |
JP4787470B2 (en) | Method of operating image display apparatus and image display apparatus | |
JP2005278088A (en) | External synchronizing signal generation circuit and phase difference measurement circuit | |
JP3451216B2 (en) | Image display device and sampling frequency adjustment method | |
JP2016163334A (en) | Synchronous signal generation device, synchronous signal generation method, video processing apparatus and program | |
JP2002023725A (en) | Video signal processor and video output equipment | |
JP3896368B2 (en) | Image display device | |
JP5213081B2 (en) | Video display device | |
JP5121164B2 (en) | Display device | |
JP2004271996A (en) | Display control method, display controller, and display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140805 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141202 |