JPWO2011145682A1 - 表示装置 - Google Patents

Abstract

参照用素子の出力を利用して環境温度変化によるオフセットを補償する場合においても、光センサのダイナミックレンジを広く確保できる表示装置を提供する。アクティブマトリクス基板（１００）の画素領域に光センサを備えた表示装置であって、光センサが、受光量に応じたセンサ信号を出力する光検出用センサと、前記光検出用センサに遮光膜が追加された構成を有しオフセット成分に応じたセンサ信号を出力する参照用センサとを含む。前記表示装置は、参照用センサから出力されたセンサ信号と標準オフセット値との乖離度合いを求めるオフセット比較回路（６１）と、オフセット比較回路（６１）で求められた前記乖離度合いに応じて前記光センサの駆動信号の電位を調整する駆動信号生成回路（６２）とを備える。

Description

本発明は、フォトダイオード等の光検出素子を有する光センサ付きの表示装置に関し、特に、画素領域内に光センサを備えた表示装置に関する。

従来、例えばフォトダイオード等の光検出素子を画素内に備えたことにより、外光の明るさを検出したり、ディスプレイに近接した物体の画像を取り込んだりすることが可能な、光センサ付き表示装置が提案されている。このような光センサ付き表示装置は、双方向通信用表示装置や、タッチパネル機能付き表示装置としての利用が想定されている。

従来の光センサ付き表示装置では、アクティブマトリクス基板において、信号線および走査線、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）、画素電極等の周知の構成要素を半導体プロセスによって形成する際に、同時に、アクティブマトリクス基板上にフォトダイオード等を作り込む（特開２００６−３８５７号公報参照）。

なお、光センサ付きの表示装置においては、センサ出力が環境温度に大きく依存することが知られている。すなわち、環境温度が変化すると、それに伴って光検出素子の特性が変動してしまい、光強度の変化を正しく検出できなくなるという問題がある。

このような光センサの温度依存性は、暗電流（リーク電流とも呼ばれる）に起因している。この暗電流を補償するために、アクティブマトリクス基板上に、入射光の強度を検出する光検出素子（光検出用素子）を有する光センサ以外に、いわゆるダミーセンサとして暗電流のみを検出するための遮光された光検出素子（参照用素子）を設けた構成が知られている（特開２００７−１８４５８号公報参照）。この従来の構成においては、参照用素子からの出力は暗電流成分を反映しているので、光センサの後段の回路において、参照用素子からの出力を光検出素子の出力から差し引くことにより、環境温度変化によるオフセットが補償されたセンサ出力を得ることができる。

しかしながら、光検出用素子の容量には、入射光に起因して発生する電流と暗電流との両方が充放電される。したがって、高温時に暗電流が増加することを考慮すると、光検出用素子の出力から参照用素子の出力を差し引くことによってセンサ出力を得る構成では、参照用素子の出力値の分だけ光センサのダイナミックレンジが狭められてしまう、という課題がある。

本発明は、上記の課題を鑑み、参照用素子の出力を利用して環境温度変化によるオフセットを補償する場合においても、光センサのダイナミックレンジを広く確保できる表示装置を提供することを目的とする。

ここに開示する表示装置は、アクティブマトリクス基板の画素領域に光センサを備えた表示装置であって、前記光センサが、受光量に応じたセンサ信号を出力する光検出用センサと、前記光検出用センサに遮光膜が追加された構成を有しオフセット成分に応じたセンサ信号を出力する参照用センサとを含み、前記表示装置は、前記参照用センサから出力されたセンサ信号と標準オフセット値との乖離度合いを求めるオフセット比較回路と、前記オフセット比較回路で求められた前記乖離度合いに応じて前記光センサの駆動信号の電位を調整する駆動信号生成回路とを備えた構成である。

本発明によれば、参照用素子の出力を利用して環境温度変化によるオフセットを補償する場合においても、光センサのダイナミックレンジを広く確保できる表示装置を提供できる。

図１は、本発明の一実施形態にかかる表示装置の概略構成を示すブロック図である。 図２は、本発明の第１の実施形態にかかる表示装置における一画素の構成を示す等価回路図である。 図３Ａは、光検出用センサの等価回路図である。 図３Ｂは、参照用センサの等価回路図である。 図４は、本発明の第１の実施形態にかかる表示装置において、光センサへリセット信号配線ＲＳＴから供給されるリセット信号と読み出し信号配線ＲＷＳから供給される読み出し信号の波形をそれぞれ示すタイミングチャートである。 図５は、第１の実施形態の光センサにおける入力信号（リセット信号、読み出し信号）とＶ_ＩＮＴとの関係を示す波形図である。 図６は、第１の実施形態の表示装置が備える補償回路の概略構成を示すブロック図である。 図７は、補償回路によって調整された後の読み出し信号の一例を示す波形図である。 図８は、読み出し信号のハイレベルＶ_{ＲＷＳ．Ｈ}の電位がＶ_ＤＤである場合のＶ_ＩＮＴの電位変化（破線）と、読み出し信号のハイレベルＶ_{ＲＷＳ．Ｈ}の電位が（Ｖ_ＤＤ＋α）である場合のＶ_ＩＮＴの電位変化（実線）とを表す信号波形図である。 図９は、補償回路によって調整された後の読み出し信号の他の例を示す波形図である。 図１０は、第１の実施形態にかかる表示装置におけるセンサ駆動タイミングを示すタイミングチャートである。 図１１は、センサ画素読み出し回路の内部構成を示す回路図である。 図１２は、読み出し信号と、センサ出力と、センサ画素読み出し回路の出力との関係を示す波形図である。 図１３は、センサカラムアンプの構成例を示す回路図である。 図１４は、第２の実施形態にかかる光検出用センサの等価回路図である。 図１５は、第２の実施形態にかかる光センサが備える可変容量Ｃ_ＩＮＴのＣ−Ｖ特性図である。 図１６は、第２の実施形態にかかる光センサにおける入力信号（リセット信号、読み出し信号）とＶ_ＩＮＴとの関係を示す波形図である。 図１７は、積分期間の最後から読み出し期間にかけての蓄積ノードの電位Ｖ_ＩＮＴの変化を示す波形図である。 図１８Ａは、可変容量においてゲート電極の電位が閾値電圧よりも低いときの電荷の移動を示す断面模式図である。 図１８Ｂは、可変容量においてゲート電極の電位が閾値電圧よりも高いときの電荷の移動を示す断面模式図である。 図１９は、第２の実施形態にかかる補償回路の概略構成を示すブロック図である。 図２０は、補償回路７０による補正前のＶ_ＩＮＴの電位変化（破線）と、読み出し信号のローレベルＶ_{ＲＷＳ．Ｌ}の電位がαだけ下げられた場合のＶ_ＩＮＴの電位変化（実線）とを表す信号波形図である。 図２１は、第３の実施形態にかかる補償回路の概略構成を示すブロック図である。 図２２は、第３の実施形態の補償回路によって調整された後のリセット信号の一例を示す波形図である。 図２３は、リセット信号のハイレベルＶ_{ＲＳＴ．Ｈ}の電位がＶ_ＳＳである場合のＶ_ＩＮＴの電位変化（破線）と、リセット信号のハイレベルＶ_{ＲＳＴ．Ｈ}の電位が（Ｖ_ＳＳ＋α）である場合のＶ_ＩＮＴの電位変化（実線）とを表す信号波形図である。 図２４は、第３の実施形態の変形例にかかる表示装置における一画素の構成を示す等価回路図である。 図２５は、第３の実施形態の変形例にかかる表示装置において、光センサへリセット信号配線ＲＳＴから供給されるリセット信号と読み出し信号配線ＲＷＳから供給される読み出し信号の波形をそれぞれ示すタイミングチャートである。 図２６は、第３の実施形態の変形例にかかる表示装置におけるＶ_ＩＮＴの変化を示す波形図である。 図２７は、第４の実施形態にかかる表示装置における一画素の構成を示す等価回路図である。 図２８は、第４の実施形態にかかる補償回路の概略構成を示すブロック図である。 図２９は、リセットレベル電位Ｖ_ＲＥＦが調整される前のＶ_ＩＮＴの電位変化（破線）と、リセットレベル電位Ｖ_ＲＥＦをαだけ高く調整した後のＶ_ＩＮＴの電位変化（実線）とを表す信号波形図である。 図３０は、第５の実施形態にかかる表示装置における一画素の構成を示す等価回路図である。 図３１は、リセットレベル電位Ｖ_ＲＥＦが調整される前のＶ_ＩＮＴの電位変化（破線）と、リセットレベル電位Ｖ_ＲＥＦをαだけ高く調整した後のＶ_ＩＮＴの電位変化（実線）とを表す信号波形図である。

本発明の一実施形態にかかる表示装置は、アクティブマトリクス基板の画素領域に光センサを備えた表示装置であって、前記光センサが、受光量に応じたセンサ信号を出力する光検出用センサと、前記光検出用センサに遮光膜が追加された構成を有しオフセット成分に応じたセンサ信号を出力する参照用センサとを含み、前記表示装置は、前記参照用センサから出力されたセンサ信号と標準オフセット値との乖離度合いを求めるオフセット比較回路と、前記オフセット比較回路で求められた前記乖離度合いに応じて前記光センサの駆動信号の電位を調整する駆動信号生成回路とを備えた構成である（第１の構成）。

前記第１の構成のさらに具体的な態様として、例えば、以下の第２〜第９の構成が挙げられる。

第２の構成は、第１の構成において、前記光センサが、受光素子と、前記受光素子からの出力電流を充放電する容量と、前記受光素子の一端と前記容量の一端との間に接続されたスイッチング素子と、当該受光素子の他端に接続され、リセット信号を供給するリセット信号配線と、当該容量の他端に接続され、読み出し信号を供給する読み出し信号配線とを備え、前記駆動信号生成回路が、前記読み出し信号のハイレベルおよびローレベルの少なくとも一方の電位を調整する構成である。

第３の構成は、第１の構成において、前記光センサが、受光素子と、前記受光素子からの出力電流を充放電する可変容量と、前記受光素子の一端と前記容量の一端との間に接続されたスイッチング素子と、当該受光素子の他端に接続され、リセット信号を供給するリセット信号配線と、当該容量の他端に接続され、読み出し信号を供給する読み出し信号配線とを備え、前記駆動信号生成回路が、前記読み出し信号のローレベルの電位を調整する構成である。

第４の構成は、第１の構成において、前記光センサが、受光素子と、前記受光素子からの出力電流を充放電する容量と、前記受光素子の一端と前記容量の一端との間に接続されたスイッチング回路と、当該受光素子の他端に接続され、リセット信号を供給するリセット信号配線と、前記光センサへ読み出し信号を供給する読み出し信号配線とを備え、前記駆動信号生成回路が、前記リセット信号のハイレベルの電位を調整する構成である。

第５の構成は、前記第４の構成において、前記スイッチング回路が、１つのトランジスタを備え、前記読み出し信号配線が、前記容量の他端に接続されている構成である。

第６の構成は、前記第４の構成において、前記スイッチング回路が、第１のトランジスタおよび第２のトランジスタを備え、前記第１のトランジスタの制御電極が、前記受光素子の一端と前記容量の一端との間に接続され、前記第１のトランジスタにおける前記制御電極以外の２つの電極の一方が、定電圧を供給する配線に接続され、前記第１のトランジスタにおける前記制御電極以外の２つの電極の他方が、第２のトランジスタにおける制御電極以外の２つの電極の一方に接続され、前記第２のトランジスタにおける制御電極以外の２つの電極の他方が、前記センサ信号の出力配線に接続され、前記第２のトランジスタの制御電極に、前記読み出し信号配線が接続され、前記容量の他端が、定電圧を供給する配線に接続された構成である。

第７の構成は、第１の構成において、前記スイッチング回路が、第１のトランジスタ、第２のトランジスタ、および第３のトランジスタを備え、前記第１のトランジスタの制御電極が、前記受光素子の一端と前記容量の一端との間に接続され、前記第１のトランジスタにおける前記制御電極以外の２つの電極の一方が、定電圧を供給する配線に接続され、前記第１のトランジスタにおける前記制御電極以外の２つの電極の他方が、第２のトランジスタにおける制御電極以外の２つの電極の一方に接続され、前記第２のトランジスタにおける制御電極以外の２つの電極の他方が、前記センサ信号の出力配線に接続され、前記容量の他端が定電圧を供給する配線に接続され、前記第２のトランジスタの制御電極に、前記読み出し信号配線が接続され、前記第３のトランジスタの制御電極に、前記リセット信号配線が接続され、前記第３のトランジスタの前記制御電極以外の２つの電極の一方が、前記受光素子の一端に接続され、前記第３のトランジスタの前記制御電極以外の２つの電極の他方が、参照電圧を供給する配線に接続され、前記駆動信号生成回路が、前記第３のトランジスタの前記参照電圧の電位を調整する構成である。

第８の構成は、第１の構成において、前記スイッチング回路が、第１のトランジスタおよび第２のトランジスタを備え、前記第１のトランジスタの制御電極が、前記受光素子の一端と前記容量の一端との間に接続され、前記第１のトランジスタにおける前記制御電極以外の２つの電極の一方が、定電圧を供給する配線に接続され、前記第１のトランジスタにおける前記制御電極以外の２つの電極の他方が、前記センサ信号の出力配線に接続され、前記容量の他端が、前記読み出し信号配線に接続され、前記第２のトランジスタの制御電極に、前記リセット信号配線が接続され、前記第２のトランジスタの前記制御電極以外の２つの電極の一方が、前記受光素子の一端に接続され、前記第２のトランジスタの前記制御電極以外の２つの電極の他方が、参照電圧を供給する配線に接続され、前記駆動信号生成回路が、前記読み出し信号のハイレベルおよびローレベルの少なくとも一方の電位を調整する構成である。

第９の構成は、第１の構成において、前記スイッチング回路が、第１のトランジスタおよび第２のトランジスタを備え、前記第１のトランジスタの制御電極が、前記受光素子の一端と前記容量の一端との間に接続され、前記第１のトランジスタにおける前記制御電極以外の２つの電極の一方が、定電圧を供給する配線に接続され、前記第１のトランジスタにおける前記制御電極以外の２つの電極の他方が、前記センサ信号の出力配線に接続され、前記容量の他端が、前記読み出し信号配線に接続され、前記第２のトランジスタの制御電極に、前記リセット信号配線が接続され、前記第２のトランジスタの前記制御電極以外の２つの電極の一方が、前記受光素子の一端に接続され、前記第２のトランジスタの前記制御電極以外の２つの電極の他方が、参照電圧を供給する配線に接続され、前記駆動信号生成回路が前記参照電圧の電位を調整する構成である。

また、本発明の一実施形態にかかる表示装置は、前記第１〜第９の構成のいずれかにおいて、前記アクティブマトリクス基板に対向する対向基板と、前記アクティブマトリクス基板と対向基板との間に挟持された液晶とをさらに備えた構成であることが好ましい。
[実施の形態]

以下、本発明のより具体的な実施形態について、図面を参照しながら説明する。なお、以下の実施形態は、本発明にかかる表示装置を液晶表示装置として実施する場合の構成例を示したものであるが、本発明にかかる表示装置は液晶表示装置に限定されず、アクティブマトリクス基板を用いる任意の表示装置に適用可能である。なお、本発明にかかる表示装置は、光センサを有することにより、画面に近接する物体を検知して入力操作を行うタッチパネル付き表示装置や、表示機能と撮像機能とを具備した双方向通信用表示装置等としての利用が想定される。

また、以下で参照する各図は、説明の便宜上、本発明の実施形態の構成部材のうち、本発明を説明するために必要な主要部材のみを簡略化して示したものである。従って、本発明にかかる表示装置は、本明細書が参照する各図に示されていない任意の構成部材を備え得る。また、各図中の部材の寸法は、実際の構成部材の寸法および各部材の寸法比率等を忠実に表したものではない。

［第１の実施形態］
最初に、図１および図２を参照しながら、本発明の第１の実施形態にかかる液晶表示装置が備えるアクティブマトリクス基板の構成について説明する。

図１は、本発明の一実施形態にかかる液晶表示装置が備えるアクティブマトリクス基板１００の概略構成を示すブロック図である。図１に示すように、アクティブマトリクス基板１００は、ガラス基板上に、画素領域１、ディスプレイゲートドライバ２、ディスプレイソースドライバ３、センサカラム（ｃｏｌｕｍｎ）ドライバ４、センサロウ（ｒｏｗ）ドライバ５、バッファアンプ６、ＦＰＣコネクタ７を少なくとも備えている。また、画素領域１内の光検出素子（後述）で取り込まれた画像信号を処理するための信号処理回路８が、前記ＦＰＣコネクタ７とＦＰＣ９とを介して、アクティブマトリクス基板１００に接続されている。

なお、アクティブマトリクス基板１００上の上記の構成部材は、半導体プロセスによってガラス基板上にモノリシックに形成することも可能である。あるいは、上記の構成部材のうちのアンプやドライバ類を、例えばＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）技術等によってガラス基板上に実装した構成としても良い。あるいは、図１においてアクティブマトリクス基板１００上に示した上記の構成部材の少なくとも一部が、ＦＰＣ９上に実装されることも考えられる。アクティブマトリクス基板１００は、全面に対向電極が形成された対向基板（図示せず）と貼り合わされ、その間隙に液晶材料が封入される。

画素領域１は、画像を表示するために、複数の画素が形成された領域である。本実施形態では、画素領域１における各画素内には、画像を取り込むための光センサが設けられている。図２は、アクティブマトリクス基板１００の画素領域１における画素と光センサとの配置を示す等価回路図である。図２の例では、１つの画素が、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色の絵素（絵素は、サブ画素とも呼ばれる）によって形成され、この３絵素で構成される１つの画素内に、１つのフォトダイオード（図２の例ではフォトダイオードＤ１）とコンデンサＣ_ＩＮＴと薄膜トランジスタＭ２とによって構成される１つの光センサが設けられている。画素領域１は、Ｍ行×Ｎ列のマトリクス状に配置された画素と、同じくＭ行×Ｎ列のマトリクス状に配置された光センサとを有する。なお、上述のとおり、絵素数は、Ｍ×３Ｎである。

このため、図２に示すように、画素領域１は、画素用の配線として、マトリクス状に配置されたゲート線ＧＬおよびソース線ＣＯＬを有している。ゲート線ＧＬは、ディスプレイゲートドライバ２に接続されている。ソース線ＣＯＬは、ディスプレイソースドライバ３に接続されている。なお、ゲート線ＧＬは、画素領域１内にＭ行設けられている。以下、個々のゲート線ＧＬを区別して説明する必要がある場合は、ＧＬｉ（ｉ＝１〜Ｍ）のように表記する。一方、ソース線ＣＯＬは、上述のとおり、１つの画素内の３絵素にそれぞれ画像データを供給するために、１画素につき３本ずつ設けられている。ソース線ＣＯＬを個々に区別して説明する必要がある場合は、ＣＯＬｒｊ，ＣＯＬｇｊ，ＣＯＬｂｊ（ｊ＝１〜Ｎ）のように表記する。

ゲート線ＧＬとソース線ＣＯＬとの交点には、画素用のスイッチング素子として、薄膜トランジスタ（ＴＦＴ）Ｍ１が設けられている。なお、図２では、赤色、緑色、青色のそれぞれの絵素に設けられている薄膜トランジスタＭ１を、Ｍ１ｒ，Ｍ１ｇ，Ｍ１ｂと表記している。薄膜トランジスタＭ１のゲート電極はゲート線ＧＬへ、ソース電極はソース線ＣＯＬへ、ドレイン電極は図示しない画素電極へ、それぞれ接続されている。これにより、図２に示すように、薄膜トランジスタＭ１のドレイン電極と対向電極（ＶＣＯＭ）との間に液晶容量ＬＣが形成される。また、ドレイン電極とＴＦＴＣＯＭとの間に補助容量ＣＬＳが形成されている。

図２において、１本のゲート線ＧＬｉと１本のソース線ＣＯＬｒｊとの交点に接続された薄膜トランジスタＭ１ｒによって駆動される絵素は、この絵素に対応するように赤色のカラーフィルタが設けられ、ソース線ＣＯＬｒｊを介してディスプレイソースドライバ３から赤色の画像データが供給されることにより、赤色の絵素として機能する。また、ゲート線ＧＬｉとソース線ＣＯＬｇｊとの交点に接続された薄膜トランジスタＭ１ｇによって駆動される絵素は、この絵素に対応するように緑色のカラーフィルタが設けられ、ソース線ＣＯＬｇｊを介してディスプレイソースドライバ３から緑色の画像データが供給されることにより、緑色の絵素として機能する。さらに、ゲート線ＧＬｉとソース線ＣＯＬｂｊとの交点に接続された薄膜トランジスタＭ１ｂによって駆動される絵素は、この絵素に対応するように青色のカラーフィルタが設けられ、ソース線ＣＯＬｂｊを介してディスプレイソースドライバ３から青色の画像データが供給されることにより、青色の絵素として機能する。

なお、図２の例では、光センサは、画素領域１において、１画素（３絵素）に１つの割合で設けられている。ただし、画素と光センサの配置割合は、この例のみに限定されず、任意である。例えば、１絵素につき１つの光センサが配置されていても良いし、複数画素に対して１つの光センサが配置された構成であっても良い。

光センサは、図２に示すように、フォトダイオードＤ１と、コンデンサＣ_ＩＮＴと、薄膜トランジスタＭ２とを備えている。フォトダイオードＤ１としては、例えば、ラテラル構造または積層構造のＰＮ接合またはＰＩＮ接合ダイオードを用いることが可能である。フォトダイオードＤ１を備えた光センサは、受光量に応じたセンサ信号を出力する光検出用センサとして機能する。

また、本実施形態にかかる表示装置は、画素領域の一部の画素内に、前記光検出用センサに遮光膜が追加された構成を有しオフセット成分に応じたセンサ信号を出力する参照用センサを備えている。

図３Ａは、フォトダイオードＤ１を備えた光検出用センサの等価回路図である。図３Ｂは、フォトダイオードＤ２を備えた参照用センサの等価回路図である。図３Ａおよび図３Ｂから分かるように、参照用センサは、遮光膜ＬＳを備えている点を除いて、光検出用センサと同じ構成を有する。なお、光検出用センサのフォトダイオードＤ１と、参照用センサのフォトダイオードＤ２とは、互いに同じＩ−Ｖ特性を有するように設計されている。また、遮光膜ＬＳは、フォトダイオードＤ２において、少なくとも光検知部を覆うように設けられていることが必要である。遮光膜ＬＳは、参照用センサの回路全体、または、参照用センサを含む画素全体を覆うように設けられていても良い。

画素領域１において、参照用センサを設ける位置および参照用センサの数は、それぞれ任意である。例えば、画素領域１の周縁部の画素に参照用センサを配置しても良い。または、画素領域１の行方向または列方向における一端部または両端部の画素に、参照用センサを配置しても良い。あるいは、画素領域１の全体に、光検出用センサと参照用センサとが規則的に配置された構成としても良い。

図２の例では、ソース線ＣＯＬｒが、センサカラムドライバ４から定電圧Ｖ_ＤＤを光センサへ供給するための配線ＶＤＤを兼ねている。また、ソース線ＣＯＬｇが、センサ出力用の配線ＯＵＴを兼ねている。

フォトダイオードＤ１のアノードには、リセット信号を供給するためのリセット信号配線ＲＳＴが接続されている。フォトダイオードＤ１のカソードは、薄膜トランジスタＭ２のゲートと、コンデンサＣ_ＩＮＴの電極の一方との間に接続されている。

薄膜トランジスタＭ２のドレインは配線ＶＤＤに接続され、ソースは配線ＯＵＴに接続されている。リセット信号配線ＲＳＴ及び読み出し信号配線ＲＷＳは、センサロウドライバ５に接続されている。これらのリセット信号配線ＲＳＴ及び読み出し信号配線ＲＷＳは１行毎に設けられているので、以降、各配線を区別する必要がある場合は、リセット信号配線ＲＳＴｉ及び読み出し信号配線ＲＷＳｉ（ｉ＝１〜Ｍ）のように表記する。

センサロウドライバ５は、所定の時間間隔（ｔ_ｒｏｗ）で、図２に示したリセット信号配線ＲＳＴｉと読み出し信号配線ＲＷＳｉとの組を順次選択していく。これにより、画素領域１において信号電荷を読み出すべき光センサの行（ｒｏｗ）が順次選択される。

図２に示すように、配線ＯＵＴの端部には、絶縁ゲート型電界効果トランジスタである、薄膜トランジスタＭ３のドレインが接続されている。薄膜トランジスタＭ３のドレインには、出力配線ＳＯＵＴが接続され、薄膜トランジスタＭ３のドレインの電位Ｖ_ＳＯＵＴが、光センサからの出力信号としてセンサカラムドライバ４へ出力される。薄膜トランジスタＭ３のソースは、配線ＶＳＳに接続されている。薄膜トランジスタＭ３のゲートは、参照電圧配線ＶＢを介して、参照電圧電源（図示せず）に接続されている。

ここで、図４および図５を参照し、本実施形態にかかる光センサの動作について説明する。なお、フォトダイオードＤ１を備えた光検出用センサと、フォトダイオードＤ２を備えた参照用センサとは、フォトダイオードＤ２が外光を受光しない点においてのみ相違するので、以下の説明においては、主として、フォトダイオードＤ１を有する光検出用センサの動作例を説明する。

図４は、光センサへリセット信号配線ＲＳＴから供給されるリセット信号と読み出し信号配線ＲＷＳから供給される読み出し信号の波形をそれぞれ示すタイミングチャートである。図５は、第１の実施形態の光センサにおける入力信号（リセット信号、読み出し信号）とＶ_ＩＮＴとの関係を示す波形図である。

図４に示す例では、リセット信号ＲＳＴのハイレベルＶ_{ＲＳＴ．Ｈ}は定電圧Ｖ_ＳＳＳ（例えば０Ｖ）、ローレベルＶ_{ＲＳＴ．Ｌ}は定電圧Ｖ_ＳＳＲ（例えば−４Ｖ）である。また、読み出し信号ＲＷＳのハイレベルＶ_{ＲＷＳ．Ｈ}は定電圧Ｖ_ＤＤＤ（例えば８Ｖ）、ローレベルＶ_{ＲＷＳ．Ｌ}は定電圧Ｖ_ＤＤＲ（例えば０Ｖ）である。なお、図４の例では、リセット信号のハイレベルＶ_{ＲＳＴ．Ｈ}（Ｖ_ＳＳＳ）と読み出し信号のローレベルＶ_{ＲＷＳ．Ｌ}（Ｖ_ＤＤＲ）が同電位（０Ｖ）であるものとした。ただし、これらの電圧例はあくまでも一例であり、各レベルの電位は適宜に設定することができる。

まず、センサロウドライバ５からリセット信号配線ＲＳＴへ供給されるリセット信号がローレベル（−４Ｖ）から立ち上がってハイレベル（０Ｖ）になると、フォトダイオードＤ１は順方向バイアスとなる。このとき、薄膜トランジスタＭ２のゲート電極の電位Ｖ_ＩＮＴは薄膜トランジスタＭ２の閾値電圧より低いので、薄膜トランジスタＭ２は非導通状態となっている。このリセット時における接続点ＩＮＴの電位Ｖ_ＩＮＴは、下記の式（１）で表される。

Ｖ_ＩＮＴ ＝ Ｖ_{ＲＳＴ．Ｈ}−Ｖ_Ｆ ・・・（１）

式（１）において、Ｖ_{ＲＳＴ．Ｈ}は、リセット信号のハイレベルである０Ｖであり、Ｖ_ＦはフォトダイオードＤ１の順方向電圧である。このときのＶ_ＩＮＴはトランジスタＭ２の閾値電圧より低いので、トランジスタＭ２はリセット期間において非導通状態となっている。

次に、リセット信号がローレベルＶ_{ＲＳＴ．Ｌ}に戻ることにより、光電流の積分期間（ｔ_ＩＮＴ）が始まる。積分期間においては、フォトダイオードＤ１が設けられた光検出用センサでは、入射光によって生じる光電流Ｉ_{ＰＨＯＴＯ}と暗電流Ｉ_ＤＡＲＫとの和がコンデンサＣ_ＩＮＴから流れ出し、コンデンサＣ_ＩＮＴを放電させる。これにより、フォトダイオードＤ１が設けられた光検出用センサでは、積分期間の終了時における接続点ＩＮＴの電位Ｖ_ＩＮＴは、下記の式（２）で表される。ΔＶ_ＲＳＴは、リセット信号のパルスの振幅（Ｖ_{ＲＳＴ．Ｈ}−Ｖ_{ＲＳＴ．Ｌ}）であり、Ｃ_ＰＤはフォトダイオードＤ１の容量である。Ｃ_Ｔは、接続点ＩＮＴの総容量である。すなわち、Ｃ_Ｔは、コンデンサＣ_ＩＮＴの容量Ｃ_ＩＮＴと、フォトダイオードＤ１の容量Ｃ_ＰＤと、トランジスタＭ２の容量Ｃ_ＴＦＴとの総和に等しい。

Ｖ_ＩＮＴ＝Ｖ_{ＲＳＴ．Ｈ}−Ｖ_Ｆ−ΔＶ_ＲＳＴ・Ｃ_ＰＤ／Ｃ_Ｔ
−（Ｉ_{ＰＨＯＴＯ}＋Ｉ_ＤＡＲＫ）・ｔ_ＩＮＴ／Ｃ_Ｔ …（２）

一方、フォトダイオードＤ２が設けられた参照用センサにおいては、上記の式（２）において光電流Ｉ_{ＰＨＯＴＯ}の成分がゼロであり、暗電流Ｉ_ＤＡＲＫのみがコンデンサＣ_ＩＮＴを放電させる。なお、積分期間においても、Ｖ_ＩＮＴがトランジスタＭ２の閾値電圧より低いので、トランジスタＭ２は非導通状態となっている。

積分期間が終わると、図４に示すように、読み出し信号ＲＷＳが立ち上がることにより、読み出し期間が始まる。ここで、コンデンサＣ_ＩＮＴに対して電荷注入が起こる。この結果、接続点ＩＮＴの電位Ｖ_ＩＮＴは、下記の式（３）で表される。

Ｖ_ＩＮＴ＝Ｖ_{ＲＳＴ．Ｈ}−Ｖ_Ｆ−（Ｉ_{ＰＨＯＴＯ}＋Ｉ_ＤＡＲＫ）・ｔ_ＩＮＴ／Ｃ_Ｔ
＋ΔＶ_ＲＷＳ・Ｃ_ＩＮＴ／Ｃ_Ｔ …（３）

ΔＶ_ＲＷＳは、読み出し信号のパルスの振幅（Ｖ_{ＲＷＳ．Ｈ}−Ｖ_{ＲＷＳ．Ｌ}）である。これにより、接続点ＩＮＴの電位Ｖ_ＩＮＴがトランジスタＭ２の閾値電圧よりも高くなる。そのため、トランジスタＭ２は導通状態となり、各列において配線ＯＵＴの端部に設けられているバイアストランジスタＭ３と共に、ソースフォロアアンプとして機能する。すなわち、フォトダイオードＤ１を備えた光検出用センサからは、薄膜トランジスタＭ３のドレインからの出力配線ＳＯＵＴからの出力信号電圧Ｖｏｕｔ＿Ｄ１として、積分期間にフォトダイオードＤ１へ入射した光による光電流Ｉ_{ＰＨＯＴＯ}と暗電流Ｉ_ＤＡＲＫとの和の積分値を増幅した電圧が得られる。また、フォトダイオードＤ２を備えた参照用センサからは、薄膜トランジスタＭ３のドレインからの出力配線ＳＯＵＴからの出力信号電圧Ｖｏｕｔ＿Ｄ２として、積分期間における暗電流Ｉ_ＤＡＲＫの積分値を増幅した電圧が得られる。

なお、図５において、実線で示した波形は、外光が入射した場合の、フォトダイオードＤ１を有する光検出用センサにおける電位Ｖ_ＩＮＴの変化を表している。波線で示した波形は、フォトダイオードＤ２を有する参照用センサにおける電位Ｖ_ＩＮＴの変化を表す。破線で示した参照用センサの電位Ｖ_ＩＮＴの変化において、リセットレベル（図５の例では０Ｖ）からの電位Ｖ_ＩＮＴの降下分が、暗電流等に伴うオフセット成分に相当する。

本実施形態にかかる表示装置は、図６に示す補償回路６０を備えている。補償回路６０は、図６の例ではアクティブマトリクス基板１００の外部（例えば信号処理回路８内）に設けられているが、センサロウドライバ５内に設けることもできる。補償回路６０は、オフセット比較回路６１と、ＲＷＳ生成回路６２（駆動信号生成回路）とを備えている。オフセット比較回路６１は、参照用光センサからの出力信号電圧Ｖｏｕｔ＿Ｄ２と、予め定められた標準オフセット値とを比較してその乖離度合いを求め、求めた乖離度合いに応じた制御信号をＲＷＳ生成回路６２へ出力する。ＲＷＳ生成回路６２は、オフセット比較回路６１からの制御信号に基づいて、読み出し信号（ＲＷＳ）の振幅を制御する。

より詳しい具体例を説明すると以下のとおりである。オフセット比較回路６１は、例えば温度や照度などの周囲環境を所定の条件に設定したときに、参照用光センサから得られる出力信号電圧Ｖｏｕｔ＿Ｄ２をＡ／Ｄ変換して得られた値を、標準オフセット値として、例えば工場出荷前等において予めメモリに格納している。なお、この標準オフセット値を得るときの温度や照度については、特に制限はない。ただし、照度については、照度に対するセンサ出力特性が線形を示す（光がまったく入射しない０ルクスも含む）ことが好ましい。

オフセット比較回路６１は、出力信号電圧Ｖｏｕｔ＿Ｄ２（参照用センサからの出力）を入力し、これをＡ／Ｄ変換して得られた値（階調データ）と、前記の標準オフセット値との乖離度合いを求める。オフセット比較回路６１には、例えば、前記の階調データと標準オフセット値との乖離度合いを入力とした場合に、読み出し信号の振幅の調整値を制御信号として出力する、関数またはルックアップテーブルが記憶されている。オフセット比較回路６１は、この関数またはテーブルを用いて、参照用センサの出力信号電圧Ｖｏｕｔ＿Ｄ２の階調データと標準オフセット値との乖離度合いに応じた制御信号（読み出し信号の振幅の調整値）を出力する。

なお、補償回路６０による読み出し信号の振幅の調整は、１フレーム毎に行っても良いし、表示装置の起動時の他、所定の時間間隔で行う等、その実行タイミングに特に制限はない。

図７は、補償回路６０によって調整された後の読み出し信号の一例を示す波形図である。図７に示すように、ＲＷＳ生成回路６２は、読み出し信号のハイレベルＶ_{ＲＷＳ．Ｈ}の電位を、補正前（図４参照）のＶ_ＤＤＤに対してαだけ高くすることにより、読み出し信号の振幅（Ｖ_{ＲＷＳ．Ｈ}−Ｖ_{ＲＷＳ．Ｌ}）をαだけ大きくする。このオフセット電位αが、オフセット比較回路６１によって、参照用センサの出力信号電圧Ｖｏｕｔ＿Ｄ２と標準オフセット値との乖離度合いに応じて決定される値である。

図８は、読み出し信号のハイレベルＶ_{ＲＷＳ．Ｈ}の電位がＶ_ＤＤＤである場合のＶ_ＩＮＴの電位変化（破線）と、読み出し信号のハイレベルＶ_{ＲＷＳ．Ｈ}の電位が（Ｖ_ＤＤＤ＋α）である場合のＶ_ＩＮＴの電位変化（実線）とを表す信号波形図である。図８に示すように、読み出し信号のハイレベルＶ_{ＲＷＳ．Ｈ}の電位を（Ｖ_ＤＤＤ＋α）に設定することで、Ｖ_ＩＮＴの電位は、オフセットαに相当する電圧ΔＶだけ上昇する。なお、電圧ΔＶの大きさは、上記の式（３）によれば、厳密には（α・Ｃ_ＩＮＴ／Ｃ_Ｔ）である。

以上のとおり、出力信号電圧Ｖｏｕｔ＿Ｄ２の階調データと標準オフセット値との乖離度合いに応じて読み出し信号のハイレベルＶ_{ＲＷＳ．Ｈ}の電位を（Ｖ_ＤＤＤ＋α）に設定することにより、出力信号電圧Ｖｏｕｔ＿Ｄ１として、暗電流等に起因するオフセットが解消された信号を得ることができる。

また、本実施形態によれば、従来のように光検出用センサの出力から参照用センサの出力を差し引く必要がないので、センサ出力のダイナミックレンジが狭まるという問題は生じない。これにより、環境温度に影響されることなく外光の強度を高精度に検出でき、しかもダイナミックレンジの広い光センサを備えた表示装置を実現することが可能となる。

なお、図７の例においては、読み出し信号のハイレベルＶ_{ＲＷＳ．Ｈ}の電位をＶ_ＤＤＤから（Ｖ_ＤＤＤ＋α）に変更することにより、読み出し信号の振幅をαだけ大きくした。しかし、図９に示すように、読み出し信号のローレベルＶ_{ＲＷＳ．Ｌ}の電位をＶ_ＳＳＲから（Ｖ_ＳＳＲ−α）に変更することによっても、読み出し信号の振幅をαだけ大きくすることができるので、同じ効果が得られる。

なお、本実施形態では、前述したように、ソース線ＣＯＬｒ，ＣＯＬｇを光センサ用の配線ＶＤＤ，ＯＵＴとして共用しているので、図１０に示すように、ソース線ＣＯＬｒ，ＣＯＬｇ，ＣＯＬｂを介して表示用の画像データ信号を入力するタイミングと、センサ出力を読み出すタイミングとを区別する必要がある。図１０の例では、水平走査期間において表示用画像データ信号の入力が終わった後に、水平ブランキング期間等を利用してセンサ出力の読み出しが行われる。すなわち、表示用画像データ信号の入力が終わった後に、ソース線ＣＯＬｒには定電圧Ｖ_ＤＤＤが印加される。なお、図１０のＨＳＹＮＣは、水平同期信号を示している。

センサカラムドライバ４は、図１に示すように、センサ画素読み出し回路４１と、センサカラムアンプ４２と、センサカラム走査回路４３とを含む。センサ画素読み出し回路４１には、画素領域１からセンサ出力Ｖ_ＳＯＵＴを出力する出力配線ＳＯＵＴ（図２参照）が接続されている。図１において、出力配線ＳＯＵＴｊ（ｊ＝１〜Ｎ）により出力されるセンサ出力を、Ｖ_{ＳＯＵＴｊ}と表記している。センサ画素読み出し回路４１は、センサ出力Ｖ_{ＳＯＵＴｊ}のピークホールド電圧Ｖ_Ｓｊを、センサカラムアンプ４２へ出力する。センサカラムアンプ４２は、画素領域１のＮ列の光センサにそれぞれ対応するＮ個のカラムアンプを内蔵しており、個々のカラムアンプでピークホールド電圧Ｖ_Ｓｊ（ｊ＝１〜Ｎ）を増幅し、Ｖ_ＣＯＵＴとしてバッファアンプ６へ出力する。センサカラム走査回路４３は、センサカラムアンプ４２のカラムアンプをバッファアンプ６への出力へ順次接続するために、カラムセレクト信号ＣＳ_ｊ（ｊ＝１〜Ｎ）を、センサカラムアンプ４２へ出力する。

ここで、図１１および図１２を参照し、画素領域１からセンサ出力Ｖ_ＳＯＵＴが読み出された後のセンサカラムドライバ４およびバッファアンプ６の動作について説明する。図１１は、センサ画素読み出し回路４１の内部構成を示す回路図である。図１２は、読み出し信号Ｖ_ＲＷＳと、センサ出力Ｖ_ＳＯＵＴと、センサ画素読み出し回路の出力Ｖ_Ｓとの関係を示す波形図である。前述のように、読み出し信号がハイレベルＶ_{ＲＷＳ．Ｈ}になったとき、薄膜トランジスタＭ２が導通することにより、薄膜トランジスタＭ２，Ｍ３によりソースフォロアアンプが形成され、センサ出力Ｖ_ＳＯＵＴがセンサ画素読み出し回路４１のサンプルキャパシタＣ_ＳＡＭに蓄積される。これにより、読み出し信号がローレベルＶ_{ＲＷＳ．Ｌ}になった後も、その行の選択期間（ｔ_ｒｏｗ）中、センサ画素読み出し回路４１からセンサカラムアンプ４２への出力電圧Ｖ_Ｓは、図１２に示すように、センサ出力Ｖ_ＳＯＵＴのピーク値と等しいレベルに保持される。

次に、センサカラムアンプ４２の動作について、図１３を参照しながら説明する。図１３に示すように、センサ画素読み出し回路４１から、各列の出力電圧Ｖ_Ｓｊ（ｊ＝１〜Ｎ）が、センサカラムアンプ４２のＮ個のカラムアンプへ入力される。図１３に示すように、各カラムアンプは、薄膜トランジスタＭ６，Ｍ７を備えている。センサカラム走査回路４３によって生成されるカラムセレクト信号ＣＳ_ｊが、１つの行の選択期間（ｔ_ｒｏｗ）中に、Ｎ列のカラムのそれぞれに対して順次ＯＮとなることにより、センサカラムアンプ４２中のＮ個のカラムアンプのうちいずれか１つのみの薄膜トランジスタＭ６がＯＮとなり、その薄膜トランジスタＭ６を介して、各列の出力電圧Ｖ_Ｓｊ（ｊ＝１〜Ｎ）のいずれかのみが、センサカラムアンプ４２からの出力Ｖ_ＣＯＵＴとして出力される。バッファアンプ６は、センサカラムアンプ４２から出力されたＶ_ＣＯＵＴをさらに増幅し、パネル出力（光センサ信号）Ｖ_ｏｕｔとして信号処理回路８へ出力する。

なお、センサカラム走査回路４３は、上述のように光センサの列を１列ずつ走査するようにしても良いが、これに限定されず、光センサの列をインタレース走査する構成としても良い。また、センサカラム走査回路４３が、例えば４相等の多相駆動走査回路として形成されていても良い。

以上の構成により、本実施形態にかかる表示装置は、画素領域１において画素毎に形成されたフォトダイオードＤ１の受光量に応じたパネル出力Ｖ_ＯＵＴを得る。パネル出力Ｖ_ＯＵＴは、信号処理回路８に送られてＡ／Ｄ変換され、パネル出力データとしてメモリ（図示せず）に蓄積される。つまり、このメモリには、画素領域１の画素数（光センサ数）と同数のパネル出力データが蓄積されることとなる。信号処理回路８では、メモリに蓄積されたパネル出力データを用いて、画像取り込みやタッチ領域の検出等の各種信号処理を行う。なお、本実施形態では、信号処理回路８のメモリに、画素領域１の画素数（光センサ数）と同数のパネル出力データを蓄積するものとしたが、メモリ容量等の制約により、必ずしも画素数と同数のパネル出力データを蓄積することを要しない。

以上のとおり、本実施形態では、出力信号電圧Ｖｏｕｔ＿Ｄ２の階調データと標準オフセット値との乖離度合いに応じて、読み出し信号の振幅を調整する。これにより、調整後の読み出し信号に基づいて駆動された光検出用センサからの出力信号電圧Ｖｏｕｔ＿Ｄ１として、暗電流等に起因するオフセットが解消された信号を得ることができる。

また、本実施形態によれば、従来のように光検出用センサの出力から参照用センサの出力を差し引く必要がないので、センサ出力のダイナミックレンジが狭まるという問題は生じない。これにより、環境温度に影響されることなく外光の強度を高精度に検出でき、しかもダイナミックレンジの広い光センサを備えた表示装置を実現できる。
[第２の実施形態]

以下、本発明の第２の実施形態について説明する。第１の実施形態と同じ機能を有する構成については、第１の実施形態で用いた参照符号と同じ符号を付記し、その説明を省略する。後述する他の実施形態等においても同様とする。

本実施形態にかかる表示装置は、光センサの容量として可変容量を用いる点と、補償回路６０が、読み出し信号の振幅ではなく、読み出し信号のローレベルの電位を調整する点とにおいて、第１の実施形態にかかる表示装置と異なっている。

図１４は、第２の実施形態にかかる光検出用センサの等価回路図である。図１４に示すように、本実施形態にかかる光検出用センサは、容量Ｃ_ＩＮＴが可変容量である点において、第１の実施形態にかかる光検出用センサと異なっている。また、図示は省略するが、本実施形態にかかる参照用センサも、容量Ｃ_ＩＮＴとして、光検出用センサと同じ可変容量を備えている。可変容量としては、例えば、ｐチャネルＭＯＳキャパシタまたはｎチャネルＭＯＳキャパシタ等を用いることができる。

図１５は、本実施形態の可変容量Ｃ_ＩＮＴのＣ−Ｖ特性図である。図１５において、横軸は可変容量Ｃ_ＩＮＴの電極間電圧Ｖ_ＣＡＰ、縦軸は静電容量を表す。図１５に示すように、可変容量Ｃ_ＩＮＴは、電極間電圧Ｖ_ＣＡＰが小さい間は一定の静電容量を有するが、電極間電圧Ｖ_ＣＡＰの閾値の前後で静電容量が急峻に変化する特性を有する。したがって、配線ＲＷＳから供給される読み出し信号の電位によって、可変容量Ｃ_ＩＮＴの特性を動的に変化させることができる。このような特性を有する可変容量Ｃ_ＩＮＴを用いることにより、本実施形態にかかる光センサは、図１６に示すように、積分期間ｔ_ＩＮＴにおける蓄積ノードの電位変化を増幅して読み出すことができる。

図１６の例は、あくまでも一具体例であるが、リセット信号のローレベルＶ_{ＲＳＴ．Ｌ}が−１．４Ｖであり、リセット信号のハイレベルＶ_{ＲＳＴ．Ｈ}が０Ｖである。また、読み出し信号のローレベルＶ_{ＲＷＳ．Ｌ}が−３Ｖ、読み出し信号のハイレベルＶ_{ＲＷＳ．Ｈ}が１２Ｖである。図１６においても、実線で示した波形は、フォトダイオードＤ１に光の入射が少ない場合の電位Ｖ_ＩＮＴの変化を表し、破線で示した波形は、フォトダイオードＤ１に飽和レベルの光が入射した場合の電位Ｖ_ＩＮＴの変化を表し、ΔＶ_ＳＩＧがフォトダイオードＤ１へ入射した光の量に比例した電位差である。本実施形態にかかる光センサでは、飽和レベルの光が入射した場合の積分期間ｔ_ＩＮＴにおける蓄積ノードの電位変化は比較的小さいが、読み出し期間において（読み出し信号の電位がハイレベルＶ_{ＲＷＳ．Ｈ}である間）、この蓄積ノードの電位Ｖ_ＩＮＴが増幅して読み出される。

ここで、図１７を参照しながら、本実施形態にかかる光センサによる読み出し動作の詳細について説明する。図１７は、積分期間の最後から読み出し期間にかけての蓄積ノードの電位Ｖ_ＩＮＴの変化を示す波形図である。図１７において、実線で示した波形ｗ１は、フォトダイオードＤ１に光の入射が少ない場合の電位Ｖ_ＩＮＴの変化を表し、破線で示した波形ｗ２は、フォトダイオードＤ１に光が入射した場合の電位Ｖ_ＩＮＴの変化を表している。また、時刻ｔ_０は、配線ＲＷＳから供給される読み出し信号がローレベルＶ_{ＲＷＳ．Ｌ}からの立ち上がりを開始する時刻であり、時刻ｔ_２は、読み出し信号がハイレベルＶ_{ＲＷＳ．Ｈ}へ到達する時刻である。時刻ｔ_Ｓは、トランジスタＭ２がオンになってセンサ出力のサンプリングが行われる時刻である。時刻ｔ_１は、読み出し信号が可変容量Ｃ_ＩＮＴの閾値電圧Ｖ_ｏｆｆに到達する時刻である。時刻ｔ_１’は、フォトダイオードＤ１に光が入射している場合（波形ｗ２の場合）に、読み出し信号が可変容量Ｃ_ＩＮＴの閾値電圧Ｖ_ｏｆｆに到達する時刻である。すなわち、可変容量Ｃ_ＩＮＴは、読み出し配線ＲＷＳから供給される電位と閾値電圧Ｖ_ｏｆｆとの大小関係によって、その動作特性が変わる。

図１８Ａおよび図１８Ｂは、可変容量Ｃ_ＩＮＴをｐチャネルＭＯＳキャパシタで構成した場合の、この可変容量Ｃ_ＩＮＴにおけるゲート電極の電位に応じた、電荷の移動の違いを示す断面模式図である。可変容量Ｃ_ＩＮＴは、図１８Ａおよび図１８Ｂに示すように、ゲート電極１１１と、シリコン膜に形成されたｎ−領域１０７と、その間に設けられた絶縁膜（図示せず）によって構成される。図１８Ａおよび図１８Ｂに示す領域１１２は、ｎ型シリコン膜に対して例えばボロン等のｐ型不純物をドープして形成されたｐ＋領域である。

図１７、図１８Ａ、および図１８Ｂに示すように、時刻ｔ_１よりも前の時刻においては、可変容量Ｃ_ＩＮＴは常にオン状態であり、時刻ｔ_１以降はオフ状態となる。すなわち、配線ＲＷＳの電位が閾値電圧Ｖ_ｏｆｆ以下の間は、図１８Ａに示すようにゲート電極１１１下の電荷Ｑ_ｉｎｊの移動が生じる。一方、配線ＲＷＳの電位が閾値電圧Ｖ_ｏｆｆを超えると、図１８Ｂに示すようにゲート電極１１１下の電荷Ｑ_ｉｎｊの移動がなくなる。以上より、読み出し配線ＲＷＳから供給される読み出し信号の電位がハイレベルＶ_{ＲＷＳ．Ｈ}へ到達した後のサンプル時刻ｔ_ｓにおける蓄積ノードの電位Ｖ_ＩＮＴ（ｔ_ｓ）は、下記の式に示すとおりとなる。なお、図１６に示したΔＶ_ＩＮＴは、Ｖ_ＩＮＴ（ｔ_０）とＶ_ＩＮＴ（ｔ_ｓ）との差分に相当し、Ｑ_ｉｎｊ／Ｃ_ＩＮＴに等しい。

図１７に示したように、本実施形態にかかる光センサ（光検出用センサ）によれば、積分期間の終期におけるΔＶ_ＳＩＧ（ｔ_０）が、ΔＶ_ＳＩＧ（ｔ_１）まで増幅される。これにより、積分期間終了時点における受光面の照度の差による蓄積ノードの電位差よりも、突き上げ後の電位差の方が大きくなる。例えば、暗状態の場合の積分期間終了時点の蓄積ノードの電位と、飽和レベルの光が入射した場合の積分期間終了時点の蓄積ノードの電位との電位差よりも、前記暗状態の場合の読み出し期間における突き上げ後の蓄積ノードの電位と、飽和レベルの光が入射した場合の読み出し期間における突き上げ後の蓄積ノードの電位との電位差の方が大きくなる。したがって、感度が高く、かつＳ／Ｎ比も高い光センサを実現することができる。

なお、本実施形態における参照用センサにおいては、外光を受光しないよう遮光されているので、温度変化や周囲光（バックライト光等）または経時変化による暗電流成分のみが検出されることとなる。

図１９は、本実施形態にかかる補償回路７０の概略構成を示すブロック図である。補償回路７０は、図１９の例ではアクティブマトリクス基板１００の外部（例えば信号処理回路８内）に設けられているが、センサロウドライバ５内に設けることもできる。補償回路７０は、オフセット比較回路６１と、ＲＷＳ＿L生成回路７２とを備えている。オフセット比較回路６１は、参照用光センサからの出力信号電圧Ｖｏｕｔ＿Ｄ２と、予め定められた標準オフセット値とを比較してその乖離度合いを求め、求めた乖離度合いに応じた制御信号をＲＷＳ＿Ｌ生成回路７２へ出力する。ＲＷＳ＿L生成回路７２は、オフセット比較回路６１からの制御信号に基づいて、読み出し信号（ＲＷＳ）のローレベルの電位（Ｖ_{ＲＷＳ．Ｌ}）を制御する。具体的には、参照用センサの出力信号Ｖｏｕｔ＿Ｄ２と標準オフセット値との乖離度合いに応じて、Ｖ_{ＲＷＳ．Ｌ}の電位をαだけ下げる。すなわち、このオフセット電位αが、オフセット比較回路６１によって、参照用センサの出力信号Ｖｏｕｔ＿Ｄ２と標準オフセット値との乖離度合いに応じて決定される値である。

図２０は、補償回路７０による補正前のＶ_ＩＮＴの電位変化（破線）と、読み出し信号のローレベルＶ_{ＲＷＳ．Ｌ}の電位がαだけ下げられた場合のＶ_ＩＮＴの電位変化（実線）とを表す信号波形図である。図２０に示すように、読み出し信号のローレベルＶ_{ＲＷＳ．Ｌ}の電位をαだけ下げることで、Ｖ_ＩＮＴの電位は、オフセットαに相当する電圧ΔＶだけ上昇する。

以上のとおり、本実施形態では、出力信号電圧Ｖｏｕｔ＿Ｄ２の階調データと標準オフセット値との乖離度合いに応じて、読み出し信号のローレベルの電位を調整する。これにより、その後の積分期間においては、調整後の読み出し信号に基づいて駆動された光検出用センサからの出力信号電圧Ｖｏｕｔ＿Ｄ１として、暗電流等に起因するオフセットが解消された信号を得ることができる。

また、本実施形態によれば、従来のように光検出用センサの出力から参照用センサの出力を差し引く必要がないので、センサ出力のダイナミックレンジが狭まるという問題は生じない。これにより、環境温度に影響されることなく外光の強度を高精度に検出でき、しかもダイナミックレンジの広い光センサを備えた表示装置を実現できる。
[第３の実施形態]

以下、本発明の第３の実施形態について説明する。

本実施形態にかかる表示装置において、光センサ（光検出用センサおよび参照用センサ）の構成は、第１の実施形態と同様である。ただし、本実施形態にかかる表示装置は、補償回路の構成が第１の実施形態と異なっている。すなわち、第１の実施形態に開示した、読み出し信号の振幅を調整する補償回路６０の代わりに、本実施形態にかかる表示装置は、リセット信号のハイレベルの電位を調整する補償回路８０を備えている。

図２１は、本実施形態の補償回路８０の概略構成を示すブロック図である。補償回路８０は、図２１の例ではアクティブマトリクス基板１００の外部（例えば信号処理回路８内）に設けられているが、センサロウドライバ５内に設けることもできる。補償回路８０は、オフセット比較回路６１と、ＲＳＴ＿Ｈ生成回路８２とを備えている。オフセット比較回路６１は、参照用光センサからの出力信号電圧Ｖｏｕｔ＿Ｄ２と、予め定められた標準オフセット値とを比較してその乖離度合いを求め、求めた乖離度合いに応じた制御信号をＲＳＴ＿Ｈ生成回路８２へ出力する。ＲＳＴ＿Ｈ生成回路８２は、オフセット比較回路６１からの制御信号に基づいて、リセット信号のハイレベルの電位（Ｖ_{ＲＳＴ．Ｈ}）を調整する。

図２２は、補償回路８０によって調整された後の読み出し信号の一例を示す波形図である。図２２に示すように、ＲＳＴ＿Ｈ生成回路８２は、リセット信号のハイレベルの電位Ｖ_{ＲＳＴ．Ｈ}を、補正前（図４参照）のＶ_ＳＳＳに対してαだけ高くする。このオフセット電位αが、オフセット比較回路６１によって、参照用センサの出力信号電圧Ｖｏｕｔ＿Ｄ２と標準オフセット値との乖離度合いに応じて決定される値である。

図２３は、リセット信号のハイレベルＶ_{ＲＳＴ．Ｈ}の電位がＶ_ＳＳＳである場合のＶ_ＩＮＴの電位変化（破線）と、リセット信号のハイレベルＶ_{ＲＳＴ．Ｈ}の電位が（Ｖ_ＳＳＳ＋α）である場合のＶ_ＩＮＴの電位変化（実線）とを表す信号波形図である。図２３に示すように、リセット信号のハイレベルの電位Ｖ_{ＲＳＴ．Ｈ}を（Ｖ_ＳＳＳ＋α）に設定することで、Ｖ_ＩＮＴの電位は、オフセットαに相当する電圧ΔＶだけ上昇する。

以上のとおり、出力信号電圧Ｖｏｕｔ＿Ｄ２の階調データと標準オフセット値との乖離度合いに応じてリセット信号のハイレベルＶ_{ＲＳＴ．Ｈ}の電位を（Ｖ_ＳＳＳ＋α）に設定することにより、出力信号電圧Ｖｏｕｔ＿Ｄ１として、暗電流等に起因するオフセットが解消された信号を得ることができる。

また、本実施形態によれば、従来のように光検出用センサの出力から参照用センサの出力を差し引く必要がないので、センサ出力のダイナミックレンジが狭まるという問題は生じない。これにより、環境温度に影響されることなく外光の強度を高精度に検出でき、しかもダイナミックレンジの広い光センサを備えた表示装置を実現することが可能となる。
[第３の実施形態の変形例１]

第３の実施形態として上記に説明した回路構成の変形例として、以下のような構成も可能である。図２４は、第３の実施形態の変形例１にかかる表示装置における一画素の構成を示す等価回路図である。図２４に示すように、変形例１にかかる表示装置の光センサは、フォトダイオードＤ１、コンデンサＣ_ＩＮＴ、および薄膜トランジスタＭ２に加えて、薄膜トランジスタＭ４をさらに備えている。なお、画素領域１の一部の画素において、フォトダイオードＤ１の代わりに、遮光膜ＬＳを備えたフォトダイオードＤ２が設けられた参照用センサを有している点は、第３の実施形態と同様である。

変形例１にかかる光センサにおいては、コンデンサＣ_ＩＮＴの一方の電極が、フォトダイオードＤ１のカソードと薄膜トランジスタＭ２のゲート電極との間に接続され、コンデンサＣ_ＩＮＴの他方の電極は、配線ＶＤＤに接続されている。また、薄膜トランジスタＭ２のドレインは配線ＶＤＤに接続され、ソースは薄膜トランジスタＭ４のドレインに接続されている。薄膜トランジスタＭ４のゲートは、読み出し信号配線ＲＷＳに接続されている。薄膜トランジスタＭ４のソースは、配線ＯＵＴに接続されている。なお、この例では、コンデンサＣ_ＩＮＴの電極の一つと、薄膜トランジスタＭ２のドレインとが、共通の定電圧配線（配線ＶＤＤ）に接続されている構成を示したが、これらが互いに異なる定電圧配線に接続された構成であっても構わない。

ここで、変形例１にかかる光センサの動作について、図２５および図２６を参照しながら説明する。

図２５は、光センサへリセット信号配線ＲＳＴから供給されるリセット信号と読み出し信号配線ＲＷＳから供給される読み出し信号の波形をそれぞれ示すタイミングチャートである。図２６は、変形例１の光センサにおける、リセット期間、積分期間、および読み出し期間のそれぞれにおけるＶ_ＩＮＴの変化を示す波形図である。なお、図２６において、破線は、リセット信号のハイレベル電位を補正する前のＶ_ＩＮＴの変化、実線は補正後のＶ_ＩＮＴの変化を示す。

リセット信号のハイレベルＶ_{ＲＳＴ．Ｈ}は、薄膜トランジスタＭ２がオン状態になる電位に設定される。図２５に示す例では、リセット信号のハイレベルＶ_{ＲＳＴ．Ｈ}はＶ_ＤＤＤ１に等しく、ローレベルＶ_{ＲＳＴ．Ｌ}はＶ_ＤＤＲ１に等しい。また、読み出し信号のハイレベルＶ_{ＲＷＳ．Ｈ}がＶ_ＤＤＤ２に等しく、ローレベルＶ_{ＲＷＳ．Ｌ}がＶ_ＤＤＲ２に等しい。ただし、これらの電圧例はあくまでも一例であり、各レベルの電位は適宜に設定することができる。

まず、センサロウドライバ５からリセット信号配線ＲＳＴへ供給されるリセット信号がローレベルから立ち上がってハイレベルになると、フォトダイオードＤ１は順方向バイアスとなる。このとき、薄膜トランジスタＭ２はオン状態となるが、読み出し信号がローレベルであり、薄膜トランジスタＭ４がオフ状態なので、配線ＯＵＴへの出力はない。

次に、リセット信号がローレベルＶ_{ＲＳＴ．Ｌ}（すなわちＶ_ＤＤＲ１）に戻ることにより、光電流の積分期間（図２５および図２６に示す期間ｔ_ＩＮＴ）が始まる。積分期間においては、フォトダイオードにより電流がコンデンサＣ_ＩＮＴから流れ出し、コンデンサＣ_ＩＮＴを放電させる。このとき、フォトダイオードＤ１を有する画素においては、入射光によって生じる光電流Ｉ_{ＰＨＯＴＯ}と暗電流Ｉ_ＤＡＲＫとの和がコンデンサＣ_ＩＮＴから流れ出す。一方、フォトダイオードＤ２を有する画素においては、暗電流Ｉ_ＤＡＲＫのみコンデンサＣ_ＩＮＴから流れ出す。

積分期間においても、Ｖ_ＩＮＴは、リセット電位から入射光の強さに応じて降下していく。しかし、薄膜トランジスタＭ４がオフ状態のため、配線ＯＵＴへのセンサ出力はない。なお、検出したい照度の上限値の光がフォトダイオードＤ１に照射された場合にセンサ出力が最も小さくなるように、すなわち、この場合に薄膜トランジスタＭ２のゲート電極の電位（Ｖ_ＩＮＴ）が閾値をわずかに超える値となるように、センサ回路を設計することが望ましい。このように設計すれば、検出したい照度の上限値を超える光がフォトダイオードＤ１へ照射された場合には、Ｖ_ＩＮＴの値が薄膜トランジスタＭ２の閾値よりも低くなって薄膜トランジスタＭ２がオフ状態となるので、配線ＯＵＴへのセンサ出力はない。

積分期間が終わると、図２５に示すように、読み出し信号が立ち上がることにより、読み出し期間が始まる。読み出し信号がハイレベルになることにより、薄膜トランジスタＭ４がオン状態になる。それにより、薄膜トランジスタＭ２からの出力が薄膜トランジスタＭ４を通じて配線ＯＵＴへ出力される。このとき、薄膜トランジスタＭ２は、各列において配線ＯＵＴの端部に設けられているバイアス用の薄膜トランジスタＭ３と共に、ソースフォロアアンプとして機能する。すなわち、フォトダイオードＤ１を備えた光検出用センサからは、薄膜トランジスタＭ３のドレインからの出力配線ＳＯＵＴからの出力信号電圧Ｖｏｕｔ＿Ｄ１として、積分期間にフォトダイオードＤ１へ入射した光による光電流Ｉ_{ＰＨＯＴＯ}と暗電流Ｉ_ＤＡＲＫとの和の積分値を増幅した電圧が得られる。また、フォトダイオードＤ２を備えた参照用センサからは、薄膜トランジスタＭ３のドレインからの出力配線ＳＯＵＴからの出力信号電圧Ｖｏｕｔ＿Ｄ２として、積分期間における暗電流Ｉ_ＤＡＲＫの積分値を増幅した電圧が得られる。

この変形例１においても、第３の実施形態において説明したとおり、補償回路８０において、フォトダイオードＤ２を備えた参照用センサからの出力信号電圧Ｖｏｕｔ＿Ｄ２に基づいてリセット信号のハイレベルの電位を、オフセットに相当する分（α）だけ高くする調整を行う。すなわち、図２６に示すように、リセット信号のハイレベルの電位Ｖ_{ＲＳＴ．Ｈ}を（Ｖ_ＤＤＤ１＋α）に設定することで、Ｖ_ＩＮＴの電位は、オフセットαに相当する電圧ΔＶだけ上昇する。

以上のとおり、出力信号電圧Ｖｏｕｔ＿Ｄ２の階調データと標準オフセット値との乖離度合いに応じてリセット信号のハイレベルＶ_{ＲＳＴ．Ｈ}の電位を（Ｖ_ＤＤＤ１＋α）に設定することにより、出力信号電圧Ｖｏｕｔ＿Ｄ１として、暗電流等に起因するオフセットが解消された信号を得ることができる。

この結果、変形例１においても、第３の実施形態と同様に、環境温度に影響されることなく外光の強度を高精度に検出でき、かつ、ダイナミックレンジの広い光センサ出力を得ることができる。
[第４の実施形態]

第４の実施形態について以下に説明する。図２７は、第４の実施形態にかかる表示装置における一画素の構成を示す等価回路図である。図２７に示すように、変形例２にかかる表示装置の光センサは、フォトダイオードＤ１、コンデンサＣ_ＩＮＴ、および薄膜トランジスタＭ２に加えて、薄膜トランジスタＭ４，Ｍ５をさらに備えている。なお、画素領域１の一部の画素において、フォトダイオードＤ１を備えた光検出用センサの代わりに、遮光膜ＬＳを備えたフォトダイオードＤ２を有する参照用センサが設けられている点は、第１の実施形態と同様である。

第４の実施形態の光センサにおいては、コンデンサＣ_ＩＮＴの一方の電極が、フォトダイオードＤ１のカソードと薄膜トランジスタＭ２のゲートとの間に接続されている。コンデンサＣ_ＩＮＴの他方の電極は、ＧＮＤに接続されている。薄膜トランジスタＭ２のドレインは配線ＶＤＤに接続され、ソースは薄膜トランジスタＭ４のドレインに接続されている。薄膜トランジスタＭ４のゲートは、読み出し信号配線ＲＷＳに接続されている。薄膜トランジスタＭ４のソースは、配線ＯＵＴに接続されている。薄膜トランジスタＭ５のゲートは、リセット信号配線ＲＳＴに接続され、ドレインは配線ＲＥＦに接続され、ソースはフォトダイオードＤ１のカソードに接続されている。配線ＲＥＦは、リセットレベル電位Ｖ_ＲＥＦを供給する。

ここで、本実施形態にかかる光センサの動作について説明する。なお、本実施形態の光センサにおいて、リセット信号配線ＲＳＴから供給されるリセット信号と読み出し信号配線ＲＷＳから供給される読み出し信号の波形は、第３の実施形態の変形例１において参照した図２５と同じである。図２９は、本実施形態の光センサにおける、リセット期間、積分期間、および読み出し期間のそれぞれにおけるＶ_ＩＮＴの変化を示す波形図である。図２９において、破線はリセットレベル電位Ｖ_ＲＥＦを補正する前のＶ_ＩＮＴの変化、実線は補正後のＶ_ＩＮＴの変化を示す。

リセット信号のハイレベルＶ_{ＲＳＴ．Ｈ}は、薄膜トランジスタＭ５がオン状態になる電位に設定される。図２５に示す例では、リセット信号のハイレベルＶ_{ＲＳＴ．Ｈ}はＶ_ＤＤＤ１に等しく、ローレベルＶ_{ＲＳＴ．Ｌ}はＶ_ＤＤＲ１に等しい。また、読み出し信号のハイレベルＶ_{ＲＷＳ．Ｈ}がＶ_ＤＤＤ２に等しく、ローレベルＶ_{ＲＷＳ．Ｌ}がＶ_ＤＤＲ２に等しい。ただし、これらの電圧例はあくまでも一例であり、各レベルの電位は適宜に設定することができる。

最初に、センサロウドライバ５からリセット信号配線ＲＳＴへ供給されるリセット信号がローレベルから立ち上がってハイレベルになると、薄膜トランジスタＭ５がオン状態となる。これにより、電位Ｖ_ＩＮＴがＶ_ＲＥＦにリセットされる。

次に、リセット信号がローレベルＶ_{ＲＳＴ．Ｌ}（すなわちＶ_ＤＤＲ１）に戻ることにより、光電流の積分期間が始まる。このとき、リセット信号がローレベルになることにより薄膜トランジスタＭ５がオフ状態となる。ここで、フォトダイオードＤ１のアノード電位はＧＮＤ、カソードの電位はＶ_ＩＮＴ＝Ｖ_ＲＥＦであるので、フォトダイオードＤ１に逆バイアスが印加される。積分期間においては、フォトダイオードＤ１により電流がコンデンサＣ_ＩＮＴから流れ出し、コンデンサＣ_ＩＮＴを放電させる。このとき、フォトダイオードＤ１を備えた光検出用センサにおいては、入射光によって生じる光電流Ｉ_{ＰＨＯＴＯ}と暗電流Ｉ_ＤＡＲＫとの和がコンデンサＣ_ＩＮＴから流れ出す。一方、フォトダイオードＤ２を備えた参照用センサにおいては、暗電流Ｉ_ＤＡＲＫがコンデンサＣ_ＩＮＴから流れ出す。フォトダイオードＤ１を備えた光検出用センサにおいては、積分期間において、Ｖ_ＩＮＴは、リセット電位（この例ではＶ_{ＲＳＴ．Ｈ}＝Ｖ_ＲＥＦ）から入射光の強さに応じて降下していく。しかし、薄膜トランジスタＭ４がオフ状態のため、配線ＯＵＴへのセンサ出力はない。なお、検出したい照度の上限値の光がフォトダイオードＤ１に照射された場合にセンサ出力が最も小さくなるように、すなわち、この場合に薄膜トランジスタＭ２のゲート電極の電位（Ｖ_ＩＮＴ）が閾値をわずかに超える値となるように、センサ回路を設計することが望ましい。このように設計すれば、検出したい照度の上限値を超える光がフォトダイオードＤ１へ照射された場合には、Ｖ_ＩＮＴの値が薄膜トランジスタＭ２の閾値よりも低くなって薄膜トランジスタＭ２がオフ状態となるので、配線ＯＵＴへのセンサ出力はない。

積分期間が終わると、図２５に示すように、読み出し信号が立ち上がることにより、読み出し期間が始まる。読み出し信号がハイレベルになることにより、薄膜トランジスタＭ４がオン状態になる。それにより、薄膜トランジスタＭ２からの出力が薄膜トランジスタＭ４を通じて配線ＯＵＴへ出力される。このとき、薄膜トランジスタＭ２は、各列において配線ＯＵＴの端部に設けられているバイアス用の薄膜トランジスタＭ３と共に、ソースフォロアアンプとして機能する。すなわち、フォトダイオードＤ１を備えた光検出用センサからは、薄膜トランジスタＭ３のドレインからの出力配線ＳＯＵＴからの出力信号電圧Ｖｏｕｔ＿Ｄ１として、積分期間にフォトダイオードＤ１へ入射した光による光電流Ｉ_{ＰＨＯＴＯ}と暗電流Ｉ_ＤＡＲＫとの和の積分値を増幅した電圧が得られる。また、フォトダイオードＤ２を備えた参照用センサからは、薄膜トランジスタＭ３のドレインからの出力配線ＳＯＵＴからの出力信号電圧Ｖｏｕｔ＿Ｄ２として、積分期間における暗電流Ｉ_ＤＡＲＫの積分値を増幅した電圧が得られる。

図２８は、第４の実施形態にかかる表示装置が備える補償回路９０の概略構成を示すブロック図である。補償回路９０は、図２８の例ではアクティブマトリクス基板１００の外部（例えば信号処理回路８内）に設けられているが、センサロウドライバ５内に設けることもできる。補償回路９０は、オフセット比較回路６１と、ＲＥＦ生成回路９２とを備えている。オフセット比較回路６１は、参照用光センサからの出力信号電圧Ｖｏｕｔ＿Ｄ２と、予め定められた標準オフセット値とを比較してその乖離度合いを求め、求めた乖離度合いに応じた制御信号をＲＥＦ生成回路９２へ出力する。ＲＥＦ生成回路９２は、オフセット比較回路６１からの制御信号に基づいて、配線ＲＥＦから供給されるリセットレベル電位Ｖ_ＲＥＦを調整する。すなわち、ＲＥＦ生成回路９２は、リセットレベル電位Ｖ_ＲＥＦをオフセットに応じた分（α）だけ高く設定する。

図２９は、リセットレベル電位Ｖ_ＲＥＦが調整される前のＶ_ＩＮＴの電位変化（破線）と、リセットレベル電位Ｖ_ＲＥＦをαだけ高く調整した後のＶ_ＩＮＴの電位変化（実線）とを表す信号波形図である。図２９に示すように、リセットレベル電位Ｖ_ＲＥＦをαだけ高く設定することで、Ｖ_ＩＮＴの電位は、オフセットαに相当する電圧ΔＶだけ上昇する。

以上のとおり、出力信号電圧Ｖｏｕｔ＿Ｄ２の階調データと標準オフセット値との乖離度合いに応じて、リセットレベル電位Ｖ_ＲＥＦをαだけ高く設定することにより、出力信号電圧Ｖｏｕｔ＿Ｄ１として、暗電流等に起因するオフセットが解消された信号を得ることができる。

また、本実施形態によれば、従来のように光検出用センサの出力から参照用センサの出力を差し引く必要がないので、センサ出力のダイナミックレンジが狭まるという問題は生じない。これにより、環境温度に影響されることなく外光の強度を高精度に検出でき、しかもダイナミックレンジの広い光センサを備えた表示装置を実現することが可能となる。
[第５の実施形態]

第５の実施形態について以下に説明する。図３０は、第５の実施形態にかかる表示装置における一画素の構成を示す等価回路図である。図３０に示すように、この実施形態にかかる表示装置の光センサは、フォトダイオードＤ１、コンデンサＣ_ＩＮＴ、および薄膜トランジスタＭ２に加えて、薄膜トランジスタＭ５をさらに備えている。なお、画素領域１の一部の画素において、フォトダイオードＤ１を備えた光検出用センサの代わりに、遮光膜ＬＳを備えたフォトダイオードＤ２を有する参照用センサが設けられている点は、第１の実施形態と同様である。

第５の実施形態の光センサにおいては、コンデンサＣ_ＩＮＴの一方の電極が、フォトダイオードＤ１のカソードと薄膜トランジスタＭ２のゲートとの間に接続されている。コンデンサＣ_ＩＮＴの他方の電極は、読み出し信号配線ＲＷＳに接続されている。薄膜トランジスタＭ２のドレインは配線ＶＤＤに接続され、ソースは配線ＯＵＴに接続されている。薄膜トランジスタＭ５のゲートは、リセット信号配線ＲＳＴに接続され、ドレインは配線ＲＥＦに接続され、ソースはフォトダイオードＤ１のカソードに接続されている。配線ＲＥＦは、リセットレベル電位Ｖ_ＲＥＦを供給する。フォトダイオードＤ１のアノードは、定電圧を供給するＣＯＭに接続されている。

本実施形態の光センサにおいて、リセット信号配線ＲＳＴから供給されるリセット信号と読み出し信号配線ＲＷＳから供給される読み出し信号の波形は、第１の実施形態において参照した図４と同じである。また、本実施形態にかかる表示装置は、第１の実施形態において参照した図６に示す補償回路６０を備えている。第１の実施形態と同様に、補償回路６０は、アクティブマトリクス基板１００の外部（例えば信号処理回路８内）またはセンサロウドライバ５内に設けることができる。

本実施形態においても、補償回路６０が、参照用センサからの出力信号電圧Ｖｏｕｔ＿Ｄ２をＡ／Ｄ変換して得られた値（階調データ）と、標準オフセット値との乖離度合いに応じて、読み出し信号の振幅を調整する。すなわち、補償回路６０のＲＷＳ生成回路６２は、第１の実施形態において図７を参照しながら説明したように、読み出し信号のハイレベルＶ_{ＲＷＳ．Ｈ}の電位を、補正前（図４参照）のＶ_ＤＤＤに対してαだけ高くすることにより、読み出し信号の振幅（Ｖ_{ＲＷＳ．Ｈ}−Ｖ_{ＲＷＳ．Ｌ}）をαだけ大きくする。

これにより、第１の実施形態において図８を参照しながら説明したように、読み出し信号のハイレベルＶ_{ＲＷＳ．Ｈ}の電位を（Ｖ_ＤＤＤ＋α）に設定することで、Ｖ_ＩＮＴの電位は、オフセットαに相当する電圧ΔＶだけ上昇する。

以上のとおり、出力信号電圧Ｖｏｕｔ＿Ｄ２の階調データと標準オフセット値との乖離度合いに応じて読み出し信号のハイレベルＶ_{ＲＷＳ．Ｈ}の電位を（Ｖ_ＤＤＤ＋α）に設定することにより、出力信号電圧Ｖｏｕｔ＿Ｄ１として、暗電流等に起因するオフセットが解消された信号を得ることができる。

本実施形態によっても、従来のように光検出用センサの出力から参照用センサの出力を差し引く必要がないので、センサ出力のダイナミックレンジが狭まるという問題は生じない。これにより、環境温度に影響されることなく外光の強度を高精度に検出でき、しかもダイナミックレンジの広い光センサを備えた表示装置を実現することが可能となる。

なお、ここでは、読み出し信号のハイレベルＶ_{ＲＷＳ．Ｈ}の電位をＶ_ＤＤＤから（Ｖ_ＤＤＤ＋α）に変更することにより、読み出し信号の振幅をαだけ大きくした。しかし、第１の実施形態において参照した図９に示すように、読み出し信号のローレベルＶ_{ＲＷＳ．Ｌ}の電位をＶ_ＳＳＲから（Ｖ_ＳＳＲ−α）に変更することによっても、読み出し信号の振幅をαだけ大きくすることができるので、同じ効果が得られる。

あるいは、第４の実施形態と同様に、出力信号電圧Ｖｏｕｔ＿Ｄ２の階調データと標準オフセット値との乖離度合いに応じて、読み出し信号の振幅の代わりに、リセットレベル電位Ｖ_ＲＥＦを調整する構成としても良い。この場合、補償回路６０の代わりに、第４の実施形態で参照した図２８に示す補償回路９０が設けられる。補償回路９０を設けることにより、リセットレベル電位Ｖ_ＲＥＦをαだけ高く設定すれば、図３１に示すように、リセット時のＶ_ＩＮＴの電位は、オフセットαに相当する電圧だけ上昇する。これにより、読み出し時に、オフセットがキャンセルされた値が出力される。なお、図３１において、実線はリセットレベル電位Ｖ_ＲＥＦの補正前のＶ_ＩＮＴの電位変化を表し、破線は補正後のＶ_ＩＮＴの電位変化を表す。
[第１〜第５の実施形態についての変形例]

以上、本発明についての第１〜第５の実施形態を説明したが、本発明は上述の各実施形態にのみ限定されず、発明の範囲内で種々の変更が可能である。

例えば、第１〜第５の実施形態では、光センサに接続された配線ＶＤＤおよびＯＵＴが、ソース配線ＣＯＬと共用されている構成を例示した。この構成によれば、画素開口率が高いという利点がある。しかしながら、光センサ用の配線ＶＤＤおよびＯＵＴをソース配線ＣＯＬとは別個に設けた構成によっても、上記の各実施形態と同様の効果を得ることができる。

本発明は、光センサ機能を有する表示装置として、産業上利用可能である。

Claims (10)

1. アクティブマトリクス基板の画素領域に光センサを備えた表示装置であって、
   前記光センサが、受光量に応じたセンサ信号を出力する光検出用センサと、前記光検出用センサに遮光膜が追加された構成を有しオフセット成分に応じたセンサ信号を出力する参照用センサとを含み、
   前記表示装置は、
   前記参照用センサから出力されたセンサ信号と標準オフセット値との乖離度合いを求めるオフセット比較回路と、
   前記オフセット比較回路で求められた前記乖離度合いに応じて前記光センサの駆動信号の電位を調整する駆動信号生成回路とを備えた、表示装置。
2. 前記光センサが、
   受光素子と、
   前記受光素子からの出力電流を充放電する容量と、
   前記受光素子の一端と前記容量の一端との間に接続されたスイッチング素子と、
   当該受光素子の他端に接続され、リセット信号を供給するリセット信号配線と、
   当該容量の他端に接続され、読み出し信号を供給する読み出し信号配線とを備え、
   前記駆動信号生成回路が、前記読み出し信号のハイレベルおよびローレベルの少なくとも一方の電位を調整する、請求項１に記載の表示装置。
3. 前記光センサが、
   受光素子と、
   前記受光素子からの出力電流を充放電する可変容量と、
   前記受光素子の一端と前記容量の一端との間に接続されたスイッチング素子と、
   当該受光素子の他端に接続され、リセット信号を供給するリセット信号配線と、
   当該容量の他端に接続され、読み出し信号を供給する読み出し信号配線とを備え、
   前記駆動信号生成回路が、前記読み出し信号のローレベルの電位を調整する、請求項１に記載の表示装置。
4. 前記光センサが、
   受光素子と、
   前記受光素子からの出力電流を充放電する容量と、
   前記受光素子の一端と前記容量の一端との間に接続されたスイッチング回路と、
   当該受光素子の他端に接続され、リセット信号を供給するリセット信号配線と、
   前記光センサへ読み出し信号を供給する読み出し信号配線とを備え、
   前記駆動信号生成回路が、前記リセット信号のハイレベルの電位を調整する、請求項１に記載の表示装置。
5. 前記スイッチング回路が、１つのトランジスタを備え、
   前記読み出し信号配線が、前記容量の他端に接続されている、請求項４に記載の表示装置。
6. 前記スイッチング回路が、第１のトランジスタおよび第２のトランジスタを備え、
   前記第１のトランジスタの制御電極が、前記受光素子の一端と前記容量の一端との間に接続され、
   前記第１のトランジスタにおける前記制御電極以外の２つの電極の一方が、定電圧を供給する配線に接続され、
   前記第１のトランジスタにおける前記制御電極以外の２つの電極の他方が、第２のトランジスタにおける制御電極以外の２つの電極の一方に接続され、
   前記第２のトランジスタにおける制御電極以外の２つの電極の他方が、前記センサ信号の出力配線に接続され、
   前記第２のトランジスタの制御電極に、前記読み出し信号配線が接続され、
   前記容量の他端が、定電圧を供給する配線に接続された、請求項４に記載の表示装置。
7. 前記スイッチング回路が、第１のトランジスタ、第２のトランジスタ、および第３のトランジスタを備え、
   前記第１のトランジスタの制御電極が、前記受光素子の一端と前記容量の一端との間に接続され、
   前記第１のトランジスタにおける前記制御電極以外の２つの電極の一方が、定電圧を供給する配線に接続され、
   前記第１のトランジスタにおける前記制御電極以外の２つの電極の他方が、第２のトランジスタにおける制御電極以外の２つの電極の一方に接続され、
   前記第２のトランジスタにおける制御電極以外の２つの電極の他方が、前記センサ信号の出力配線に接続され、
   前記容量の他端が定電圧を供給する配線に接続され、
   前記第２のトランジスタの制御電極に、前記読み出し信号配線が接続され、
   前記第３のトランジスタの制御電極に、前記リセット信号配線が接続され、
   前記第３のトランジスタの前記制御電極以外の２つの電極の一方が、前記受光素子の一端に接続され、
   前記第３のトランジスタの前記制御電極以外の２つの電極の他方が、参照電圧を供給する配線に接続され、
   前記駆動信号生成回路が、前記第３のトランジスタの前記参照電圧の電位を調整する、請求項１に記載の表示装置。
8. 前記スイッチング回路が、第１のトランジスタおよび第２のトランジスタを備え、
   前記第１のトランジスタの制御電極が、前記受光素子の一端と前記容量の一端との間に接続され、
   前記第１のトランジスタにおける前記制御電極以外の２つの電極の一方が、定電圧を供給する配線に接続され、
   前記第１のトランジスタにおける前記制御電極以外の２つの電極の他方が、前記センサ信号の出力配線に接続され、
   前記容量の他端が、前記読み出し信号配線に接続され、
   前記第２のトランジスタの制御電極に、前記リセット信号配線が接続され、
   前記第２のトランジスタの前記制御電極以外の２つの電極の一方が、前記受光素子の一端に接続され、
   前記第２のトランジスタの前記制御電極以外の２つの電極の他方が、参照電圧を供給する配線に接続され、
   前記駆動信号生成回路が、前記読み出し信号のハイレベルおよびローレベルの少なくとも一方の電位を調整する、請求項１に記載の表示装置。
9. 前記スイッチング回路が、第１のトランジスタおよび第２のトランジスタを備え、
   前記第１のトランジスタの制御電極が、前記受光素子の一端と前記容量の一端との間に接続され、
   前記第１のトランジスタにおける前記制御電極以外の２つの電極の一方が、定電圧を供給する配線に接続され、
   前記第１のトランジスタにおける前記制御電極以外の２つの電極の他方が、前記センサ信号の出力配線に接続され、
   前記容量の他端が、前記読み出し信号配線に接続され、
   前記第２のトランジスタの制御電極に、前記リセット信号配線が接続され、
   前記第２のトランジスタの前記制御電極以外の２つの電極の一方が、前記受光素子の一端に接続され、
   前記第２のトランジスタの前記制御電極以外の２つの電極の他方が、参照電圧を供給する配線に接続され、
   前記駆動信号生成回路が前記参照電圧の電位を調整する、請求項１に記載の表示装置。
10. 前記アクティブマトリクス基板に対向する対向基板と、
    前記アクティブマトリクス基板と対向基板との間に挟持された液晶とをさらに備えた、請求項１〜９のいずれか一項に記載の表示装置。

Images