JPWO2011064924A1 - 固体撮像装置および撮像装置 - Google Patents

固体撮像装置および撮像装置 Download PDF

Info

Publication number
JPWO2011064924A1
JPWO2011064924A1 JP2011543078A JP2011543078A JPWO2011064924A1 JP WO2011064924 A1 JPWO2011064924 A1 JP WO2011064924A1 JP 2011543078 A JP2011543078 A JP 2011543078A JP 2011543078 A JP2011543078 A JP 2011543078A JP WO2011064924 A1 JPWO2011064924 A1 JP WO2011064924A1
Authority
JP
Japan
Prior art keywords
potential
signal
pixel
circuit
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011543078A
Other languages
English (en)
Other versions
JP5796218B2 (ja
Inventor
孝廣 室島
孝廣 室島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2011543078A priority Critical patent/JP5796218B2/ja
Publication of JPWO2011064924A1 publication Critical patent/JPWO2011064924A1/ja
Application granted granted Critical
Publication of JP5796218B2 publication Critical patent/JP5796218B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/617—Noise processing, e.g. detecting, correcting, reducing or removing noise for reducing electromagnetic interference, e.g. clocking noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本発明に係る固体撮像装置（３０）は、フォトダイオード（３１０１）、電荷検出部ＦＤ（３１０３）、増幅トランジスタ（３１０４）、転送制御信号に従ってフォトダイオード（３１０１）の信号電荷を電荷検出部ＦＤ（３１０３）に転送する転送トランジスタ（３１０２）、および、リセット制御信号に従って電荷検出部ＦＤ（３１０３）をリセットするリセットトランジスタ（３１０５）を有する画素セル（３１０）と、電荷検出部ＦＤ（３１０３）の画素リセット電位と電荷検出部ＦＤ（３１０３）に転送された信号電荷に対応する画素信号電位とを取り込む信号処理回路（３６）と、駆動クロック信号に応じて転送制御信号およびリセット制御信号の少なくともいずれか１つを昇圧または降圧するチャージポンプ回路（３３、３４）と、画素読み出し期間中に、駆動クロック信号を停止するように制御する制御ロジック回路（３８）とを備える。

Description

本発明は、固体撮像装置および撮像装置に関する。
増幅型固体撮像装置としてＭＯＳ型のものが汎用されている。ＭＯＳ型固体撮像装置は、受光量に応じた信号電位を生成する複数の画素セルからなる画素部と、画素部の周辺に配置された走査回路および信号処理回路とを有しており、走査回路により画素部から信号電位を読み出すように構成されている。
また、電源電位よりも高い電位またはＧＮＤ電位よりも低い電位を生成するために、ＭＯＳ型固体撮像装置が形成された半導体基板上にチャージポンプ回路を形成した固体撮像装置が知られている。
特許文献１には、電源電位よりも高い電位を生成するためのチャージポンプ昇圧回路を備えた固体撮像装置が開示されている。図１５Ａは、特許文献１に開示された従来のチャージポンプ昇圧回路のブロック図である。図１５Ｂは、図１５Ａに示されるチャージポンプ昇圧回路の動作を示すタイミングチャートである。
図１５Ａに示すように、従来のチャージポンプ昇圧回路２０ａは、電源電位よりも高い電位を生成するために、ポンプキャパシタに充放電を行うポンプ部２０１ａと、ポンプ部２０１ａが生成する電位Ｖｈが所望の電位に達しているか否かを判定する比較器２０２ａと、チャージポンプ昇圧回路の出力電位を比較器２０２ａが比較可能な電位に分圧する抵抗分圧回路２０３ａとからなる。
このように構成されたチャージポンプ昇圧回路２０ａは、クロック生成器（ＣＬＫ生成器）２２で生成されたＰＭＰＣＬＫ信号により駆動される。チャージポンプ昇圧回路２０ａが生成した電荷は平滑化容量素子２１ａに電荷分配され、出力電位Ｖｈの安定化が図られる。そして、図１５Ｂに示すように、チャージポンプ昇圧回路２０ａの出力電位Ｖｈが所望の電位に達すると、比較器２０２ａはポンプ部２０１ａのイネーブル信号であるＰＭＰＥＮ信号をＬｏｗとし、これにより、ポンプ部２０１ａに入力されるＰＭＰＣＬＫｉ信号が停止して、ポンプ部２０１ａの動作が停止する。一方、チャージポンプ昇圧回路２０ａの出力電位Ｖｈが所望の電位を下回ると、比較器２０２ａはＰＭＰＥＮ信号をＨｉとし、これにより、ポンプ部２０１ａの動作が再開する。なお、チャージポンプ昇圧回路２０ａの抵抗分圧回路２０３ａおよび比較器２０２ａから構成される帰還回路の周波数特性によって、チャージポンプ昇圧回路２０ａの出力電位Ｖｈは、図１５Ｂに示すように所望の電位をはさんで上下に変動する。
また、ＧＮＤ電位よりも低い電位を生成するためのチャージポンプ降圧回路についても同様である。図１６は、従来のチャージポンプ降圧回路のブロック図である。
図１６に示すように、従来のチャージポンプ降圧回路２０ｂは、ポンプキャパシタに充放電を行うポンプ部２０１ｂと、ポンプ部２０１ｂが生成する電位Ｖｌが所望の電位に達しているか否かを判定する比較器２０２ｂと、チャージポンプ降圧回路の出力電位を比較器２０２ｂが比較可能な電位に分圧する抵抗分圧回路２０３ｂとからなる。
従来のチャージポンプ降圧回路２０ｂは、従来のチャージポンプ昇圧回路２０ａと同様の動作が行われ、チャージポンプ降圧回路２０ｂの出力電位Ｖｌは、所望の電位をはさんで上下に変動する。なお、チャージポンプ降圧回路２０ｂが生成した電荷は平滑化容量素子２１ｂに電荷分配され、出力電位Ｖｌの安定化が図られる。
特開２００４−２４１４９１号公報
上記従来のチャージポンプ昇圧回路２０ａの動作と画素読み出し期間との関係について図１７を参照して説明する。図１７は、従来の固体撮像装置における画素読み出し期間と信号処理期間におけるチャージポンプ昇圧回路の動作を示すタイミングチャートである。図１７において、Ｖｈはチャージポンプ昇圧回路の出力電位であり、Ｖｈｈはチャージポンプ昇圧回路出力変動の上限電位を表し、Ｖｈｌはその下限電位を表している。また、ＰＭＰＣＬＫ信号、ＰＭＰＥＮ信号およびＰＭＰＣＬＫｉ信号は図１５Ａに示す各信号に対応している。
前述のように、従来のチャージポンプ昇圧回路２０ａは、その動作期間がチャージポンプ昇圧回路２０ａの出力電位によって決まり、チャージポンプ昇圧回路の動作期間と固体撮像装置の画素読み出し期間とは非同期となる。よって、図１７に示すように、画素読み出し期間中のチャージポンプ昇圧回路の動作時間が画素読み出し行毎に異なり、Ｖｈの変動幅も読み出し行毎に変化する。
また、図１６に示す従来のチャージポンプ降圧回路２０ｂも同様であり、チャージポンプ降圧回路２０ｂの動作時間も画素読み出し行毎に異なり、その出力電位Ｖｌの変動幅も読み出し行毎に変化する。
ところで、固体撮像装置を構成する画素において、トランジスタを駆動するための駆動信号線と電荷検出部ＦＤとの間には寄生容量が存在する。
従って、チャージポンプ昇圧回路またはチャージポンプ降圧回路の出力電位を画素内のトランジスタの駆動信号として利用した固体撮像装置においては、上述のようにチャージポンプ昇圧回路またはチャージポンプ降圧回路が画素駆動信号と非同期に動作することになるため、読み出し行毎に出力電位の変動幅が変化する。従って、読み出し行毎に電荷検出部ＦＤには異なるオフセット電圧が付加されることになり、画素の出力に伝播する。その結果、固体撮像装置の出力画像にランダムな横線ノイズが発生するという課題がある。
一般に、画素セルのサイズが小さくなるにつれて、固体撮像装置の外部から照射された光がフォトダイオードに導かれる割合、すなわち外部量子効率を高く保つことが困難になる。その対策として、画素内トランジスタの微細化および画素を形成する半導体基板上の配線層の低背化が行われてきている。しかしながら、トランジスタの微細化によりジャンクション容量やゲート容量は低下し、逆に低背化により配線容量は増大する傾向にあるので、信号線の電位変動が電荷検出部ＦＤに及ぼす影響は大きくなる傾向にある。従って、上記のチャージポンプ昇圧回路またはチャージポンプ降圧回路に起因して発生するランダムな横線ノイズがより顕著に出力画像に現れ、出力画像の画質を一層劣化させることになる。
一方、外部量子効率を高くする別手段として半導体基板の裏側、すなわちトランジスタや配線が形成される面とは反対側から光を照射する裏面照射型固体撮像装置が実用化されている。裏面照射型固体撮像装置では、配線が形成される側から光を入力する必要がなくなるため、比較的にデザインルールが大きく、安価な配線プロセスを用いる場合が多い。しかしながら、裏面照射型固体撮像装置では、配線容量は逆に増大し、チャージポンプ昇圧回路およびチャージポンプ降圧回路に起因して発生するランダムな横線ノイズは発生しやすくなる。
本発明は、上記課題を解決するためになされたものであり、外部量子効率の向上の要請を満たしつつ、簡易な回路付加によりチャージポンプ回路の出力電位変動によるランダムな横線ノイズを抑制する固体撮像装置および撮像装置を提供することを目的とする。
上記課題を解決するために、本発明に係る固体撮像装置の一態様は、入射光を信号電荷に変換する受光部、前記受光部から転送された信号電荷を信号電圧に変換する電荷検出部、前記信号電圧を増幅する増幅トランジスタ、転送制御信号に従って前記受光部に蓄積された信号電荷を前記電荷検出部に転送する転送トランジスタ、および、リセット制御信号に従って前記電荷検出部をリセット電圧にリセットするリセットトランジスタを有する画素セルと、前記電荷検出部のリセット電位に対応する画素リセット電位と前記電荷検出部に転送された信号電荷に対応する画素信号電位とを取り込む信号処理回路と、駆動クロック信号に応じて前記転送制御信号および前記リセット制御信号の少なくともいずれか１つを昇圧または降圧するチャージポンプ回路と、前記リセット電位および前記画素信号電位を読み出すための期間である画素読み出し期間中に、前記駆動クロック信号を停止するように制御する制御回路とを備える。
この構成により、画素読み出し期間中にチャージポンプ回路の動作を停止させることができるので、チャージポンプ回路の出力電位変動に起因するランダムな横線ノイズを抑制することができる。
さらに、本発明に係る固体撮像装置の一態様において、前記チャージポンプ回路は、前記転送制御信号および前記リセット制御信号の少なくともいずれか１つを電源電位よりも高い電位に昇圧することが好ましい。
さらに、本発明に係る固体撮像装置の一態様において、前記画素セルは、選択制御信号に従って読み出し対象の画素セルを選択する選択トランジスタを有し、前記チャージポンプ回路は、前記選択制御信号を昇圧することが好ましい。
さらに、本発明に係る固体撮像装置の一態様において、前記チャージポンプ回路の出力側に接続された容量素子を備えることが好ましい。
さらに、本発明に係る固体撮像装置の一態様において、前記チャージポンプ回路は、前記転送制御信号および前記リセット制御信号の少なくともいずれか１つを接地電位よりも低い電位に降圧することが好ましい。
さらに、本発明に係る固体撮像装置の一態様において、前記画素セルは、選択制御信号に従って読み出し対象の画素セルを選択する選択トランジスタを有し、前記チャージポンプ回路は、前記選択制御信号を降圧することが好ましい。
さらに、本発明に係る固体撮像装置の一態様において、前記チャージポンプ回路の出力側に接続された容量素子を備えることが好ましい。
さらに、本発明に係る固体撮像装置の一態様において、前記画素読み出し期間が、前記選択トランジスタによって前記画素セルが選択される期間であることが好ましい。
さらに、本発明に係る固体撮像装置の一態様において、前記信号処理回路が前記画素リセット電位を取り込む時刻から前記画素信号電位を取り込む時刻までの期間を包含する期間において、前記制御回路は、前記駆動クロック信号を停止するように制御することが好ましい。
さらに、本発明に係る固体撮像装置の一態様において、逓倍回路または分周回路を備え、前記駆動クロック信号が、前記逓倍回路または前記分周回路により生成されることが好ましい。
また、本発明に係る撮像装置の一態様は、上記本発明に係る固体撮像装置を備えるものである。
本発明に係る固体撮像装置または撮像装置によれば、制御回路が、画素読み出し期間中に昇圧回路または降圧回路の駆動クロック信号を停止するように制御する。これにより、駆動クロック信号が停止する間は、昇圧回路または降圧回路の動作を停止することができるので、画素読み出し期間における昇圧回路または降圧回路の出力電位変動が画素読み出し行毎に変化することを回避できる。従って、画素セル内のトランジスタを駆動するための信号線と電荷検出部ＦＤとの間における寄生容量によって電荷検出部ＦＤに付加されるオフセット電圧が読み出し行毎に変動することを抑制することができる。よって、画素読み出し期間における昇圧回路または降圧回路の出力電圧変動に起因するランダムな横線ノイズを抑制することができ、高品位の画像を得ることができる。
図１は、本発明の実施形態１に係る固体撮像装置の画素構成を示す図である。 図２は、本発明の実施形態１に係る固体撮像装置の全体構成を模式的に表した模式図である。 図３は、本発明の実施形態１に係る固体撮像装置の全体構成を示す図である。 図４Ａは、本発明の実施形態１に係る固体撮像装置におけるチャージポンプ昇圧回路の回路構成を示す図である。 図４Ｂは、本発明の実施形態１に係る固体撮像装置におけるチャージポンプ降圧回路の回路構成を示す図である。 図５は、チャージポンプ昇圧回路を用いた従来の固体撮像装置のタイミングチャートである。 図６は、チャージポンプ昇圧回路を用いた本発明の実施形態１に係る固体撮像装置のタイミングチャートである。 図７は、チャージポンプ降圧回路を用いた従来の固体撮像装置のタイミングチャートである。 図８は、チャージポンプ降圧回路を用いた本発明の実施形態１に係る固体撮像装置のタイミングチャートである。 図９は、本発明の実施形態１の変形例に係る固体撮像装置の画素構成を示す図である。 図１０は、チャージポンプ昇圧回路を用いた本発明の実施形態２に係る固体撮像装置のタイミングチャートである。 図１１は、本発明の実施形態３に係る固体撮像装置の全体構成を示す図である。 図１２は、チャージポンプ降圧回路を用いた従来の固体撮像装置のタイミングチャートである。 図１３は、チャージポンプ降圧回路を用いた本発明の実施形態３に係る固体撮像装置のタイミングチャートである。 図１４は、本発明の実施形態４に係る撮像装置の構成を示すブロック図である。 図１５Ａは、特許文献１に開示された従来のチャージポンプ昇圧回路のブロック図である。 図１５Ｂは、図１５Ａに示されるチャージポンプ昇圧回路の動作を示すタイミングチャートである。 図１６は、従来のチャージポンプ降圧回路のブロック図である。 図１７は、従来の固体撮像装置における画素読み出し期間と信号処理期間におけるチャージポンプ昇圧回路の動作を示すタイミングチャートである。
以下、本発明の実施形態に係る固体撮像装置および撮像装置について、図を参照しながら説明する。
（実施形態１）
まず、本発明の実施形態１に係る固体撮像装置について説明する。図１は、本発明の実施形態１に係る固体撮像装置の画素構成を示す図である。
本発明の実施形態１に係る固体撮像装置は複数の画素セルで構成されており、各画素セル１０は、図１に示されるように、入射光を信号電荷に変換する光電変換部（受光部）としてのフォトダイオード１０１と、フォトダイオード１０１に蓄積された信号電荷が転送されて、当該信号電荷を信号電圧に変換するための電荷検出部ＦＤ（フローティングディフュージョン）１０３と、フォトダイオード１０１に蓄積された信号電荷を電荷検出部ＦＤ１０３に転送するための転送トランジスタ１０２と、電荷検出部ＦＤ１０３の電位を増幅するための増幅トランジスタ１０４と、電荷検出部ＦＤ１０３をリセット電位にリセットするためのリセットトランジスタ１０５とを備えている。さらに、特定の画素のみの増幅トランジスタ１０４で増幅された信号電位が、共通の垂直信号線１０７に出力されるように、当該特定の画素セルを選択するための選択トランジスタ１０６を備えている。選択トランジスタ１０６によって、読み出し対象の画素セルが選択される。本発明の実施形態１に係る固体撮像装置では、このように構成される画素セルが行列状に配置され、各々の列毎に垂直信号線１０７が共有されている。
なお、図１に示す画素セルの単位は、フォトダイオード（受光部）１０１、転送トランジスタ１０２、電荷検出部ＦＤ（フローティングディフュージョン）１０３、リセットトランジスタ１０５及び増幅トランジスタ１０４をそれぞれ１つずつ有する構造、いわゆる１画素１セル構造としたが、これに限らない。例えば、画素セルの単位が、複数の受光部を含み、さらに、フローティングディフュージョン、リセットトランジスタ及び増幅トランジスタのいずれか、あるいは、すべてを単位セル内で共有する構造、いわゆる多画素１セル構造であっても構わない。
また、図１のフォトダイオード（受光部）１０１は、半導体基板の表面、すなわち、トランジスタのゲートおよび配線と同じ面側に形成される構造を用いることが出来る。あるいは、フォトダイオード（受光部）が、トランジスタのゲートおよび配線と裏面側に形成される、いわゆる、裏面照射型イメージセンサ（裏面照射型固体撮像装置）の構造を用いることも出来る。
また、画素の特性を向上させるために、これらの画素セルを駆動するための駆動パルスのＨｉ電位は電源電位よりも高い電位、Ｌｏｗ電位はＧＮＤ電位よりも低い電位が与えられることがある。例えば、画素セル１０の駆動電位を例にとると、転送トランジスタ１０２をＯＮするＴＲＡＮＳ信号のＨｉ電位は、フォトダイオード１０１で発生した電荷を電荷検出部ＦＤ１０３に完全転送するために、電源電位よりも高い電位が印加される。また、転送トランジスタ１０２をＯＦＦするＴＲＡＮＳ信号のＬｏｗ電位には暗電流による信号劣化を抑圧するためＧＮＤ電位よりも低い電位が印加される。また、電荷検出部ＦＤ１０３をリセットするリセットトランジスタ１０５をＯＮするＲＳＣＥＬＬ信号のＨｉ電位に電源電位より高い電圧を与えることにより、リセット時の電荷検出部ＦＤ１０３のポテンシャルを下げることで電荷検出部ＦＤでのダイナミックレンジを拡大することができる。また、選択トランジスタ１０６をＯＮするＳＥＬ信号のＨｉ電位を電源電位よりも高い電位とすることで、選択トランジスタ１０６のＯＮ抵抗を下げることができ、画素の応答を速くすることができる。
次に、本発明の実施形態１に係る固体撮像装置の全体構成について図２を用いて説明する。図２は、本発明の実施形態１に係る固体撮像装置の全体構成を模式的に表した模式図である。
図２に示すように、本発明の実施形態１に係る固体撮像装置３０は、図１に示すような画素セルをＮ行Ｍ列（Ｎ×Ｍ）の行列状（マトリクス状）に配置した画素配列部３１と、選択された画素行を駆動するための垂直走査回路３２と、画素配列部３１の各画素行を駆動するための電源電圧よりも高い高電位を生成するためのチャージポンプ昇圧回路３３と、各画素行を駆動するためのＧＮＤ電位よりも低い低電位を生成するためのチャージポンプ降圧回路３４と、チャージポンプ昇圧回路３３およびチャージポンプ降圧回路３４を駆動するための駆動クロック信号を生成するクロック生成器（ＣＬＫ生成器）３７と、各画素列毎に配置された電流負荷回路３５および画素配列部３１内の画素セルから読み出した画素信号をＣＤＳ（Ｃｏｒｒｅｌｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ；相関二重サンプリング）処理する信号処理回路３６とを備える。さらに、画素セル内の電位を読み出すための期間である画素読み出し期間中に、クロック生成器３７の駆動クロック信号を停止するように制御するための制御ロジック回路（制御回路）３８を備える。
次に、図２に示される本発明の実施形態１に係る固体撮像装置３０について、図３を用いてさらに詳細に説明する。図３は、本発明の実施形態１に係る固体撮像装置の全体構成を示す図である。なお、図３に示される画素配列部には、任意の画素列における２つの画素セルのみが示されている。
図３に示すように、画素配列部内に形成される画素セル３１０は、図１と同様に、光電変換部としてのフォトダイオード３１０１と、フォトダイオード３１０１から転送された信号電荷を信号電圧に変換するための電荷検出部ＦＤ３１０３と、フォトダイオード３１０１に蓄積された信号電荷を電荷検出部ＦＤ３１０３に転送するための転送トランジスタ３１０２と、電荷検出部ＦＤ３１０３の信号電圧を増幅するための増幅トランジスタ３１０４と、電荷検出部ＦＤ３１０３をリセット電位にリセットするためのリセットトランジスタ３１０５と、列毎に共通の垂直信号線３１７に有効な画素行の画素信号のみを出力するために、画素行の特定の画素セルを選択するための選択トランジスタ３１０６とから構成される。
同様に、画素セル３１１は、光電変換部としてのフォトダイオード３１１１と、電荷検出部ＦＤ３１１３と、転送トランジスタ３１１２と、増幅トランジスタ３１１４と、リセットトランジスタ３１１５と、選択トランジスタ３１１６とから構成される。
なお、同一列の画素セルの出力は共通の垂直信号線３１７で接続されている。本実施形態では、各画素セルの選択トランジスタの出力が垂直信号線３１７に接続されている。なお、垂直信号線３１７は、列信号線と称す場合もある。
また、各画素列の垂直信号線３１７にはそれぞれ電流負荷回路３５が接続されており、各画素セルの増幅トランジスタ、例えば、画素セル３１０、３１１の増幅トランジスタ３１０４、３１１４と合わせて、ソースフォロア増幅器を構成している。
さらに、垂直信号線３１７は各画素列毎に信号処理回路３６に接続されている。
信号処理回路３６は、画素セル内の電位を読み出すための期間である画素読み出し期間中において、電荷検出部ＦＤ３１０３、３１１３のリセット時に対応する画素出力電位（画素リセット電位）とフォトダイオード３１０１、３１１１から電荷検出部ＦＤ３１０３、３１１３に転送された電荷に応じた画素出力電位（画素信号電位）とを取り込んでＣＤＳ（相関二重サンプリング）処理を行う。このＣＤＳ処理によって、画素リセット電位と画素信号電位との差分が入射光に応じた画素信号として得られる。
垂直走査回路３２は、デコーダ回路とドライバを有し、駆動する画素行に対応したアドレス信号と、選択された画素行を駆動するための駆動パルス信号であるＳＥＬ信号、ＲＳＣＥＬＬ信号およびＴＲＡＮＳ信号とが、後述する制御ロジック回路３８から供給されるとともに、チャージポンプ昇圧回路３３およびチャージポンプ降圧回路３４から所定の出力電位が供給されて、選択された所定の行を駆動するためのＳＥＬ信号（選択制御信号）、ＲＳＣＥＬＬ信号（リセット制御信号）およびＴＲＡＮＳ信号（転送制御信号）を出力する。なお、垂直走査回路３２は、行走査回路とも称す場合がある。
また、各画素セルの選択トランジスタ、転送トランジスタおよびリセットトランジスタの各ゲートと垂直走査回路３２とはゲート入力信号線によって接続されており、垂直走査回路３２から出力されるＳＥＬ信号、ＲＳＣＥＬＬ信号およびＴＲＡＮＳ信号は、当該ゲート入力信号線を通って、選択トランジスタ、転送トランジスタおよびリセットトランジスタの各ゲートに入力する。各画素セルの選択トランジスタは、ＳＥＬ信号（選択制御信号）のＨｉ電位又はＬｏｗ電位に従ってオンオフ制御される。また、リセットトランジスタは、ＲＳＣＥＬＬ信号（リセット制御信号）のＨｉ電位又はＬｏｗ電位に従ってオンオフ制御される。また、転送トランジスタは、ＴＲＡＮＳ信号（転送制御信号）のＨｉ電位又はＬｏｗ電位に従ってオンオフ制御される。
チャージポンプ昇圧回路３３は、クロック生成器３７からの駆動クロック信号に応じて入力電位を所定の電位まで昇圧し、昇圧電圧として出力するチャージポンプ型の昇圧回路であり、本実施形態では、入力電位を電源電位よりも高い電位である高電位まで昇圧する。チャージポンプ昇圧回路３３の出力信号線は、各画素行を駆動するためのＳＥＬ信号、ＲＳＣＥＬＬ信号およびＴＲＡＮＳ信号を出力する垂直走査回路３２のドライバに接続されており、チャージポンプ昇圧回路３３は、ＳＥＬ信号、ＲＳＣＥＬＬ信号またはＴＲＡＮＳ信号の電位を昇圧する。
チャージポンプ降圧回路３４は、クロック生成器３７からの駆動クロック信号に応じて入力電位を所定の電位まで降圧し、降圧電圧として出力するチャージポンプ型の降圧回路であり、本実施形態では、ＧＮＤ電位（接地電位）よりも低い電位である低電位まで降圧する。チャージポンプ降圧回路３４の出力信号線は、各画素行を駆動するためのＴＲＡＮＳ信号を出力する垂直走査回路３２のドライバに接続されており、チャージポンプ降圧回路３４は、ＴＲＡＮＳ信号の電位を降圧する。
クロック生成器３７は、チャージポンプ昇圧回路３３およびチャージポンプ降圧回路３４を駆動するための駆動クロック信号を生成し、生成した駆動クロック信号をチャージポンプ昇圧回路３３およびチャージポンプ降圧回路３４に入力する。
制御ロジック回路３８（制御回路）は、画素読み出し期間中に、チャージポンプ昇圧回路３３の昇圧動作および／またはチャージポンプ降圧回路３４の降圧動作を停止させるために、チャージポンプ昇圧回路３３およびチャージポンプ降圧回路３４に所定の信号を入力する。
次に、チャージポンプ昇圧回路３３、チャージポンプ降圧回路３４、クロック生成器３７および制御ロジック回路３８について、図４Ａおよび図４Ｂを参照して、さらに詳細に説明する。図４Ａは、本発明の実施形態１に係る固体撮像装置におけるチャージポンプ昇圧回路３３の回路構成を示す図である。また、図４Ｂは、本発明の実施形態１に係る固体撮像装置におけるチャージポンプ降圧回路３４の回路構成を示す図である。
図４Ａに示すように、本実施形態に係るチャージポンプ昇圧回路３３は、ポンプキャパシタに充放電を行うためのポンプ部３３１と、ポンプ部３３１が生成する電位Ｖｈが基準電位（Ｖｒｅｆ）に対して所望の電位に達しているか否かを判定して所定の信号を出力するための比較器３３２と、チャージポンプ昇圧回路３３が出力する出力電位Ｖｈを比較器３３２が比較可能な電位に分圧するための抵抗分圧回路３３３と、第１のＡＮＤ論理回路３８１と、第２のＡＮＤ論理回路３３４とを備える。なお、チャージポンプ昇圧回路３３の出力側には、チャージポンプ昇圧回路３３が出力する電圧を安定化するための平滑化容量素子３３５が接続されている。
第１のＡＮＤ論理回路３８１は、クロック生成器３７から供給される駆動クロック信号であるＰＭＰＣＬＫ信号の入力と、制御ロジック回路３８から供給される駆動クロック停止制御信号であるＰＭＰＳＴＯＰＮ信号の入力とによって、第２のＡＮＤ論理回路に入力させる所定の信号を出力する。第２のＡＮＤ論理回路３３４は、第１のＡＮＤ論理回路３８１の出力信号の入力と、比較器３３２の出力信号であるＰＭＰＥＮ信号の入力とによって、ポンプ部３３１の動作または停止を制御するＰＭＰＣＬＫｉ信号を出力する。
このように構成されたチャージポンプ昇圧回路３３は、クロック生成器３７で生成されたＰＭＰＣＬＫ信号と制御ロジック回路３８で生成されたＰＭＰＳＴＯＰＮ信号とに基づいてＰＭＰＣＬＫｉ信号を生成し、このＰＭＰＣＬＫｉ信号によってポンプ部３３１が動作または停止する。ポンプ部３３１が動作するときは、チャージポンプ昇圧回路３３は、昇圧された出力電位Ｖｈを出力する。なお、チャージポンプ昇圧回路３３が生成した電荷は、平滑化容量素子３３５によって電荷分配され、出力電位Ｖｈの安定化が図られる。
次に、本実施形態に係るチャージポンプ降圧回路３４について説明する。
図４Ｂに示すように、本実施形態に係るチャージポンプ降圧回路３４は、ポンプキャパシタに充放電を行うためのポンプ部３４１と、ポンプ部３４１が生成する電位Ｖｌが基準電位（Ｖｒｅｆ）に対して所望の電位に達しているか否かを判定して所定の信号を出力するための比較器３４２と、チャージポンプ降圧回路３４が出力する出力電位Ｖｌを比較器３４２が比較可能な電位に分圧するための抵抗分圧回路３４３と、第１のＡＮＤ論理回路３８２と、第２のＡＮＤ論理回路３４４とを備える。なお、チャージポンプ降圧回路３４の出力側には、チャージポンプ降圧回路３４が出力する電圧を安定化するための平滑化容量素子３４５が接続されている。
第１のＡＮＤ論理回路３８２は、クロック生成器３７から供給される駆動クロック信号であるＰＭＰＣＬＫ信号の入力と、制御ロジック回路３８から供給される駆動クロック停止制御信号であるＰＭＰＳＴＯＰＮ信号の入力によって、第２のＡＮＤ論理回路に入力させる所定の信号を出力する。第２のＡＮＤ論理回路３４４は、第１のＡＮＤ論理回路３８２の出力信号の入力と、比較器３４２の出力信号であるＰＭＰＥＮ信号の入力とによって、ポンプ部３４１の動作または停止を制御するＰＭＰＣＬＫｉ信号を出力する。
このように構成されたチャージポンプ降圧回路３４は、クロック生成器３７で生成されたＰＭＰＣＬＫ信号と制御ロジック回路３８で生成されたＰＭＰＳＴＯＰＮ信号とに基づいてＰＭＰＣＬＫｉ信号を生成し、このＰＭＰＣＬＫｉ信号によってポンプ部３４１が動作または停止する。ポンプ部３４１が動作するときは、チャージポンプ降圧回路３４は、降圧された出力電位Ｖｌを出力する。なお、チャージポンプ降圧回路３４が生成した電荷は、平滑化容量素子３４５によって電荷分配され、出力電位Ｖｌの安定化が図られる。
制御ロジック回路３８は、クロック生成器３７のＰＭＰＣＬＫ信号を停止させるためのＰＭＰＳＴＯＰＮ信号を生成し、画素読み出し期間中に、当該ＰＭＰＳＴＯＰＮ信号をチャージポンプ昇圧回路３３またはチャージポンプ降圧回路３４に供給する。なお、ＰＭＰＳＴＯＰＮ信号は、ＬｏｗのときにＰＭＰＣＬＫ信号の入力を停止し、ＨｉのときにＰＭＰＣＬＫ信号の入力を再開させる信号である。つまり、ＰＭＰＳＴＯＰＮ信号がＬｏｗのときに、ポンプ部３３１、３４１に与えられる駆動クロック信号は停止することとなり、ポンプ部３３１、３４１に入力する駆動クロック信号が停止している期間中は、チャージポンプ昇圧回路３３およびチャージポンプ降圧回路３４は、その動作を停止する。
次に、図５〜図８を用いて、従来の固体撮像装置におけるランダム横線ノイズの発生原理と、本発明の実施形態１に係る固体撮像装置におけるランダム横線ノイズの抑制原理について、それぞれの動作を例にとって説明する。なお、チャージポンプ昇圧回路の動作とチャージポンプ降圧回路の動作とを分けて説明する。図５は、チャージポンプ昇圧回路を用いた従来の固体撮像装置におけるｎ行目およびｎ＋１行目の画素信号読み出しのタイミングチャートであり、図６は、チャージポンプ昇圧回路を用いた本発明の実施形態１に係る固体撮像装置におけるｎ行目およびｎ＋１行目の画素読み出しのタイミングチャートである。また、図７は、チャージポンプ降圧回路を用いた従来の固体撮像装置におけるｎ行目およびｎ＋１行目の画素信号読み出しのタイミングチャートであり、図８は、チャージポンプ降圧回路を用いた本発明の実施形態１に係る固体撮像装置におけるｎ行目およびｎ＋１行目の画素読み出しのタイミングチャートである。従来の固体撮像装置の回路構成としては、図４Ａおよび図４Ｂに示される本発明の実施形態１に係る固体撮像装置において、制御ロジック回路３８と第１のＡＮＤ論理回路３８１、３８２とを備えていない回路構成であって、図１５Ａおよび図１６と同様の構成である。また、このように従来の固体撮像装置は、基本的には本発明の実施形態１と同様の構成を有するので、以下、従来の固体撮像装置の説明としても、本発明の実施形態１に係る固体撮像装置で用いた符号を用いることとする。これは、実施形態２、３についても同様である。
まず、チャージポンプ昇圧回路を用いた従来の固体撮像装置の動作について図５を用いて説明する。図５において、ＳＥＬ（ｎ）、ＲＳＣＥＬＬ（ｎ）およびＴＲＡＮＳ（ｎ）は、それぞれｎ行目の画素セルに与えられる制御信号を表し、また、ＳＥＬ（ｎ＋１）、ＲＳＣＥＬＬ（ｎ＋１）およびＴＲＡＮＳ（ｎ＋１）は、それぞれｎ＋１行目の画素セルに与えられる制御信号を表している。同図において、ＦＤ電位は、ｎ行目の画素とｎ＋１行目の画素に同一光量の光が入射した場合の画素セル３１１の電荷検出部ＦＤ３１１３および画素セル３１０の電荷検出部ＦＤ３１０３の電位変動を表している。
同図において、垂直信号線電位は、画素セル３１１および画素セル３１０が接続されている垂直信号線３１７の電位を表している。また、Ｖｈは、チャージポンプ昇圧回路の出力電位、つまり、ＳＥＬ信号、ＲＳＣＥＬＬ信号およびＴＲＡＮＳ信号のＨｉ電位を表している。また、ＰＭＰＣＬＫは、クロック生成器３７が生成する駆動クロック信号を表している。ＰＭＰＥＮは、チャージポンプ昇圧回路３３の比較器３３２の出力を表している。ＰＭＰＣＬＫｉは、ＰＭＰＥＮがＨｉのときにポンプ部３３１に出力する駆動クロック信号であり、ＰＭＰＣＬＫｉがポンプ部３３１に入力されているときに、チャージポンプ昇圧回路は動作する。
なお、ここでは、チャージポンプ昇圧回路３３に起因するランダム横線ノイズの発生原理を説明するために、ｎ行目の画素読み出し期間内の時刻ｔ４において昇圧電圧Ｖｈが判定電圧を下回り、時刻ｔ６までの期間にチャージポンプ昇圧回路３３が昇圧動作を行った場合を仮定している。
以下、図５に従って、チャージポンプ昇圧回路３３を用いた従来の固体撮像装置の動作について説明する。
図５に示すように、本実施形態では、ＳＥＬ（ｎ）がＨｉとなる時刻ｔ０〜ｔ８の期間がｎ行目の画素読み出し期間であり、また、ＳＥＬ（ｎ＋１）がＨｉとなる時刻ｔ９〜ｔ１５の期間がｎ＋１行目の画素読み出し期間である。また、時刻ｔ２、ｔ１１は、後段の信号処理回路３６がＣＤＳ処理を行うための第１の電位（画素リセット電位）を取り込む時刻であり、時刻ｔ７、ｔ１４は、後段の信号処理回路３６がＣＤＳ処理を行うための第２の電位（画素信号電位）を取り込む時刻である。よって、時刻ｔ２、ｔ１１における垂直信号線３１７の電位と時刻ｔ７、ｔ１４における垂直信号線３１７の電位との差分が入力光量に応じた信号出力となる。
先ず、ｎ行目の画素の読み出しについて説明する。
時刻ｔ０において、ＳＥＬ（ｎ）がＨｉとなりｎ行目の画素が選択される。また、時刻ｔ０において、ＲＳＣＥＬＬ（ｎ）がＨｉとなりｎ行目の画素セル３１１の電荷検出部ＦＤ３１１３をリセット電圧Ｖｒにリセットする。
時刻ｔ１において、ＲＳＣＥＬＬ（ｎ）がＬｏｗとなり、電荷検出部ＦＤ３１１３はリセット電圧Ｖｒを保持する。上述のとおり、増幅トランジスタ３１１４は電流負荷回路３５とともにソースフォロア増幅器を構成するので、増幅トランジスタ３１１４の閾値電圧をＶｔ、ソースフォロア増幅器のゲインをＡとすると、垂直信号線３１７の電位は簡易的にＡ・（Ｖｒ−Ｖｔ）で表される。
そして、時刻ｔ２において、時刻ｔ２における垂直信号線３１７の上記電位Ａ・（Ｖｒ−Ｖｔ）が後段の信号処理回路３６に取り込まれる。
次に、時刻ｔ３において、ＴＲＡＮＳ（ｎ）がＨｉとなり転送トランジスタ３１１２がＯＮし、フォトダイオード３１１１に蓄積された電荷が電荷検出部ＦＤ３１１３に転送される。このとき、本来ならば電荷検出部ＦＤ３１１３の電位は転送電荷に応じた電位Ｖｓとなるはずであるが、時刻ｔ４から時刻ｔ６までの期間においてチャージポンプ昇圧回路３３が昇圧動作を行って出力電位Ｖｈが上昇する。そのため、ＳＥＬ（ｎ）のＨｉ電位も上昇し、電荷検出部ＦＤ３１１３は信号線ＳＥＬ（ｎ）とのカップリングにより本来の電位Ｖｓよりも上昇することとなる。
この上昇幅をＶｎとすると、後段の信号処理回路３６がＣＤＳ処理を行うための第２の電位（画素信号電位）を取り込む時刻ｔ７において、電荷検出部ＦＤ３１１３の電位は（Ｖｓ＋Ｖｎ）となり、垂直信号線３１７の時刻ｔ７における電位はＡ・（Ｖｓ＋Ｖｎ−Ｖｔ）となる。よって、ｎ行目の画素の信号出力は、時刻ｔ２における垂直信号線３１７の電位と時刻ｔ７における垂直信号線３１７の電位との差分になるので、Ａ・（Ｖｒ−Ｖｓ−Ｖｎ）となる。
次に、ｎ＋１行目の画素の読み出しについて説明する。
時刻ｔ９において、ＳＥＬ（ｎ＋１）がＨｉとなりｎ＋１行目の画素が選択される。また、時刻ｔ９において、ＲＳＣＥＬＬ（ｎ＋１）がＨｉとなりｎ＋１行目の画素セル３１０の電荷検出部ＦＤ３１０３をリセット電圧Ｖｒにリセットする。
時刻ｔ１０において、ＲＳＣＥＬＬ（ｎ＋１）がＬｏｗとなり、電荷検出部ＦＤ３１０３はリセット電圧Ｖｒを保持する。上述のとおり、増幅トランジスタ３１０４は電流負荷回路３５とともにソースフォロア増幅器を構成するので、上記と同様に、増幅トランジスタ３１０４の閾値電圧をＶｔ、ソースフォロア増幅器のゲインをＡとすると、垂直信号線３１７の電位は簡易的にＡ・（Ｖｒ−Ｖｔ）で表される。
そして、時刻ｔ１１において、時刻ｔ１１における垂直信号線３１７の上記電位Ａ・（Ｖｒ−Ｖｔ）が後段の信号処理回路３６に取り込まれる。
次に、時刻ｔ１２において、ＴＲＡＮＳ（ｎ＋１）がＨｉとなり転送トランジスタ３１０２がＯＮし、フォトダイオード３１０１に蓄積された電荷が電荷検出部ＦＤ３１０３に転送される。なお、ｎ＋１行目の読み出し期間では、チャージポンプ昇圧回路３３は動作していないので、電荷検出部ＦＤ３１０３の電位は転送電荷に応じた電位Ｖｓとなる。従って、後段の信号処理回路３６がＣＤＳ処理を行うために第２の電位（画素信号電位）を取り込む時刻ｔ１４における電荷検出部ＦＤ３１０３の電位はＶｓとなり、垂直信号線３１７の時刻ｔ１４における電位はＡ・（Ｖｓ−Ｖｔ）となる。よって、ｎ＋１行目の画素の信号出力は、時刻ｔ１１における垂直信号線３１７の電位と時刻ｔ１４における垂直信号線３１７の電位との差分になるので、Ａ・（Ｖｒ−Ｖｓ）となる。
以上のとおり、チャージポンプ昇圧回路を用いた従来の固体撮像装置では、ｎ行目の画素の信号出力にはＡ・Ｖｎのノイズ成分が一様に付加されることとなり、横線ノイズが発生する。また、電荷検出部ＦＤに付加されるノイズ成分Ｖｎは読み出し行毎に変化するため、ランダムな横線ノイズとして画像に現れることとなる。但し、上記のｎ＋１行目の例はＶｎ＝０の例である。
なお、図５に示すとおり、チャージポンプ昇圧回路３３の出力電位Ｖｈは、ＳＥＬ信号、ＲＳＣＥＬＬ信号、ＴＲＡＮＳ信号の各信号の立ち上がり時に平滑化容量素子に蓄えられた電荷を消費するために、その電位は低下するが、ＲＳＣＥＬＬ信号およびＴＲＡＮＳ信号はＣＤＳ処理のために、第１電位を取り込む時刻ｔ２、ｔ１１および第２電位を取り込む時刻ｔ７、ｔ１４において共にＬｏｗとなっているので、電荷検出部ＦＤ３１０３、３１１３の電位には影響を与えない。
次に、チャージポンプ昇圧回路３３を用いた本発明の実施形態１に係る固体撮像装置の動作について図６を用いて説明する。図６において、ＳＥＬ（ｎ）、ＲＳＣＥＬＬ（ｎ）およびＴＲＡＮＳ（ｎ）は、それぞれｎ行目の画素セルに与えられる制御信号を表し、また、ＳＥＬ（ｎ＋１）、ＲＳＣＥＬＬ（ｎ＋１）およびＴＲＡＮＳ（ｎ＋１）は、それぞれｎ＋１行目の画素セルに与えられる制御信号を表している。同図において、ＦＤ電位は、ｎ行目の画素とｎ＋１行目の画素に同一光量の光が入射した場合の画素セル３１１の電荷検出部ＦＤ３１１３および画素セル３１０の電荷検出部ＦＤ３１０３の電位変動を表している。
また、同図において、垂直信号線電位は、画素セル３１１および画素セル３１０が接続されている垂直信号線３１７の電位を表している。また、Ｖｈは、チャージポンプ昇圧回路３３の出力電位、つまり、ＳＥＬ信号、ＲＳＣＥＬＬ信号およびＴＲＡＮＳ信号のＨｉ電位を表している。また、ＰＭＰＣＬＫは、クロック生成器３７が生成する駆動クロック信号を表している。ＰＭＰＥＮは、チャージポンプ昇圧回路３３の比較器３３２の出力を表している。ＰＭＰＳＴＯＰＮは、チャージポンプ昇圧回路３３のイネーブル信号であり、各画素行の読み出し期間中に、クロック生成器３７から供給されるＰＭＰＣＬＫを停止させるための駆動クロック停止制御信号である。ＰＭＰＳＴＯＰＮがＬｏｗのときにＰＭＰＣＬＫは停止するように制御され、ＰＭＰＳＴＯＰＮがＨｉのときにＰＭＰＣＬＫは再開するように制御される。なお、本実施形態では、画素セルを選択する期間が読み出し期間となるので、ＳＥＬ信号がＨｉのときにＰＭＰＳＴＯＰＮはＬｏｗとなり、ＳＥＬ信号がＬｏｗのときにＰＭＰＳＴＯＰＮはＨｉとなる。つまり、ＰＭＰＳＴＯＰＮは、垂直走査回路３２に供給するＳＥＬ信号の反転信号である。ＰＭＰＣＬＫｉは、ＰＭＰＥＮがＨｉで、かつ、ＰＭＰＳＴＯＰＮがＨｉのときにポンプ部３３１に出力する駆動クロック信号であり、ＰＭＰＣＬＫｉがポンプ部３３１に入力されているときに、チャージポンプ昇圧回路３３は昇圧動作を行う。
なお、ここでは、本発明におけるチャージポンプ昇圧回路３３に起因するランダム横線ノイズの抑制原理を説明するために、前述した従来の固体撮像装置と同様に、ｎ行目の画素読み出し期間内の時刻ｔ４において昇圧電圧Ｖｈが判定電圧を下回り、チャージポンプ昇圧回路３３の比較器３３２が出力するＰＭＰＥＮ信号がＨｉとなった場合を仮定している。
以下、図６に従って、チャージポンプ昇圧回路３３を用いた本発明の実施形態１に係る固体撮像装置の動作について説明する。
図６に示すように、本実施形態では、ＳＥＬ（ｎ）がＨｉとなる時刻ｔ０〜ｔ８の期間が、ｎ行目の画素読み出し期間であり、また、ＳＥＬ（ｎ＋１）がＨｉとなる時刻ｔ９〜ｔ１５の期間が、ｎ＋１行目の画素読み出し期間である。また、時刻ｔ２、ｔ１１は、後段の信号処理回路３６がＣＤＳ処理を行うための第１の電位（画素リセット電位）を取り込む時刻であり、時刻ｔ７、ｔ１４は、後段の信号処理回路３６がＣＤＳ処理を行うための第２の電位（画素信号電位）を取り込む時刻である。よって、時刻ｔ２、ｔ１１における垂直信号線３１７の電位と時刻ｔ７、ｔ１４における垂直信号線３１７の電位との差分が入力光量に応じた信号出力となる。
先ず、ｎ行目の画素の読み出しについて説明する。
時刻ｔ０において、ＳＥＬ（ｎ）がＨｉとなりｎ行目の画素が選択される。また、時刻ｔ０において、ＲＳＣＥＬＬ（ｎ）がＨｉとなりｎ行目の画素セル３１１の電荷検出部ＦＤ３１１３をリセット電圧Ｖｒにリセットする。
時刻ｔ１において、ＲＳＣＥＬＬ（ｎ）がＬｏｗとなり、電荷検出部ＦＤ３１１３はリセット電圧Ｖｒを保持する。上述のように、増幅トランジスタ３１１４は電流負荷回路３５とともにソースフォロア増幅器を構成するので、増幅トランジスタ３１１４の閾値電圧をＶｔ、ソースフォロア増幅器のゲインをＡとすると、垂直信号線３１７の電位は簡易的にＡ・（Ｖｒ−Ｖｔ）で表される。
そして、時刻ｔ２において、時刻ｔ２における垂直信号線３１７の上記電位Ａ・（Ｖｒ−Ｖｔ）が後段の信号処理回路３６に取り込まれる。
次に、時刻ｔ３において、ＴＲＡＮＳ（ｎ）がＨｉとなり転送トランジスタ３１１２がＯＮし、フォトダイオード３１１１に蓄積された電荷が電荷検出部ＦＤ３１１３に転送され、電荷検出部ＦＤ３１１３の電位は転送電荷に応じた電位Ｖｓとなる。
このとき、時刻ｔ４において、ＰＭＰＥＮ信号がＨｉとなっているが、ＰＭＰＳＴＯＰＮ信号がＬｏｗのためチャージポンプ昇圧回路３３のポンプ部３３１に与えられる駆動クロック信号ＰＭＰＣＬＫｉはＬｏｗ固定となるため、ポンプ部３３１は昇圧動作を行わない。従って、図５で説明した従来の固体撮像装置のように、電荷検出部ＦＤ３１１３にはＶｈ変動によるノイズ成分Ｖｎが付加されない。
よって、後段の信号処理回路３６がＣＤＳ処理を行うための第２の電位を取り込む時刻ｔ７における電荷検出部ＦＤ３１１３の電位はＶｓとなり、垂直信号線３１７の時刻ｔ７における電位はＡ・（Ｖｓ−Ｖｔ）となる。よって、ｎ行目の画素の信号出力は、時刻ｔ２における垂直信号線３１７の電位と時刻ｔ７における垂直信号線３１７の電位との差分であるので、Ａ・（Ｖｒ−Ｖｓ）となる。
時刻ｔ８において、ＰＭＰＳＴＯＰＮ信号はＨｉとなり、チャージポンプ昇圧回路３３のポンプ部３３１に与えられる駆動クロック信号ＰＭＰＣＬＫｉには、ＰＭＰＣＬＫ信号が伝播する。これにより、チャージポンプ昇圧回路３３は昇圧動作を開始して、所望の電圧に達すると昇圧動作を停止する。
次に、ｎ＋１行目の画素の読み出しについて説明する。
時刻ｔ９において、ＳＥＬ（ｎ＋１）がＨｉとなりｎ＋１行目の画素が選択される。また、時刻ｔ９において、ＲＳＣＥＬＬ（ｎ＋１）がＨｉとなりｎ＋１行目の画素セル３１０の電荷検出部ＦＤ３１０３をリセット電圧Ｖｒにリセットする。
時刻ｔ１０において、ＲＳＣＥＬＬ（ｎ＋１）がＬｏｗとなり、電荷検出部ＦＤ３１０３はリセット電圧Ｖｒを保持する。増幅トランジスタ３１０４は電流負荷回路３５とともにソースフォロア増幅器を構成するので、増幅トランジスタ３１０４の閾値電圧をＶｔ、ソースフォロア増幅器のゲインをＡとすると、垂直信号線３１７の電位は簡易的にＡ・（Ｖｒ−Ｖｔ）で表される。
そして、時刻ｔ１１において、時刻ｔ１１における垂直信号線３１７の上記電位Ａ・（Ｖｒ−Ｖｔ）が後段の信号処理回路３６に取り込まれる。
次に、時刻ｔ１２において、ＴＲＡＮＳ（ｎ＋１）がＨｉとなり転送トランジスタ３１０２がＯＮし、フォトダイオード３１０１に蓄積された電荷が電荷検出部ＦＤ３１０３に転送され、電荷検出部ＦＤ３１０３の電位は転送電荷に応じた電位Ｖｓとなる。このように、ｎ＋１行目の読み出し期間中にもＰＭＰＳＴＯＰＮがＬｏｗ固定であるので、この期間中にポンプ部３３１には駆動クロック信号が入力しないため、ポンプ部３３１は昇圧動作を行わない。従って、後段の信号処理回路３６がＣＤＳ処理を行うために第２の電位を取り込む時刻ｔ１４における電荷検出部ＦＤ３１０３の電位はＶｓとなり、垂直信号線３１７の時刻ｔ１４における電位はＡ・（Ｖｓ−Ｖｔ）となる。よって、ｎ＋１行目の画素の信号出力は、時刻ｔ１１における垂直信号線３１７の電位と時刻ｔ１４における垂直信号線３１７の電位との差分であるので、Ａ・（Ｖｒ−Ｖｓ）となる。
以上のとおり、チャージポンプ昇圧回路３３を用いた本発明の実施形態１に係る固体撮像装置は、制御ロジック回路３８が生成するＰＭＰＳＴＯＰＮ信号によって、画素読み出し期間中に、画素セルを構成するトランジスタのゲート入力信号線のＨｉ電位を昇圧するためのチャージポンプ昇圧回路の動作を停止するように制御する。これにより、画素読み出し期間中における上記ゲート入力信号線のＨｉ電位の電位変動が画素読み出し行毎に変化することを回避することができる。従って、画素セル内のトランジスタを駆動するための信号線と電荷検出部ＦＤとの間における寄生容量によって電荷検出部ＦＤに付加されるオフセット電圧が読み出し行毎に変動することを抑制することができる。このように、本発明の実施形態１に係る固体撮像装置は、画素読み出し期間中において、従来の固体撮像装置のようにｎ行目の画素の信号出力にＡ・Ｖｎのノイズ成分が付加されることがなくなるので、チャージポンプ昇圧回路の出力電位変動に起因するランダムな横線ノイズを抑制することができ、高品位の画像を得ることができる。
次に、チャージポンプ降圧回路３４を用いた従来の固体撮像装置の動作について図７を用いて説明する。図７において、ＳＥＬ（ｎ）、ＲＳＣＥＬＬ（ｎ）およびＴＲＡＮＳ（ｎ）は、それぞれｎ行目の画素セルに与えられる制御信号を表わし、また、ＳＥＬ（ｎ＋１）、ＲＳＣＥＬＬ（ｎ＋１）およびＴＲＡＮＳ（ｎ＋１）は、それぞれｎ＋１行目の画素セルに与えられる制御信号を表している。同図において、ＦＤ電位は、ｎ行目の画素とｎ＋１行目の画素に同一光量の光が入射した場合の画素セル３１１の電荷検出部ＦＤ３１１３および画素セル３１０の電荷検出部ＦＤ３１０３の電位変動を表している。
同図において、垂直信号線電位は、画素セル３１１および画素セル３１０が接続されている垂直信号線３１７の電位を表している。また、Ｖｌは、チャージポンプ降圧回路の出力電位、つまり、ＴＲＡＮＳ信号のＬｏｗ電位を表している。また、ＰＭＰＣＬＫは、クロック生成器３７が生成する駆動クロック信号を表している。ＰＭＰＥＮは、チャージポンプ降圧回路３４の比較器３４２の出力を表している。ＰＭＰＣＬＫｉは、ＰＭＰＥＮがＨｉのときにポンプ部３４１に出力する駆動クロック信号であり、ＰＭＰＣＬＫｉがポンプ部３４１に入力されているときに、チャージポンプ降圧回路３４は降圧動作を行う。
なお、ここでは、チャージポンプ降圧回路３４に起因するランダム横線ノイズの発生原理を説明するために、ｎ行目の画素読み出し期間内の時刻ｔ５において降圧電圧Ｖｌが判定電圧を上回り、時刻ｔ６までの期間にチャージポンプ降圧回路３４が降圧動作を行った場合を仮定している。
以下、図７に従って、チャージポンプ降圧回路３４を用いた従来の固体撮像装置の動作について説明する。
図７に示すように、本実施形態において、ＳＥＬ（ｎ）がＨｉとなる時刻ｔ０〜ｔ８の期間が、ｎ行目の画素読み出し期間であり、また、ＳＥＬ（ｎ＋１）がＨｉとなる時刻ｔ９〜ｔ１５の期間が、ｎ＋１行目の画素読み出し期間である。また、時刻ｔ２、ｔ１１は、後段の信号処理回路３６がＣＤＳ処理を行うための第１の電位（画素リセット電位）を取り込む時刻であり、時刻ｔ７、ｔ１４は、後段の信号処理回路３６がＣＤＳ処理を行うための第２の電位（画素信号電位）を取り込む時刻である。よって、時刻ｔ２、ｔ１１における垂直信号線３１７の電位と時刻ｔ７、ｔ１４における垂直信号線３１７の電位との差分が入力光量に応じた信号出力となる。
先ず、ｎ行目の画素の読み出しについて説明する。
時刻ｔ０において、ＳＥＬ（ｎ）がＨｉとなりｎ行目の画素が選択される。また、時刻ｔ０において、ＲＳＣＥＬＬ（ｎ）がＨｉとなりｎ行目の画素セル３１１の電荷検出部ＦＤ３１１３をリセット電圧Ｖｒにリセットする。
時刻ｔ１において、ＲＳＣＥＬＬ（ｎ）がＬｏｗとなり、電荷検出部ＦＤ３１１３はリセット電圧Ｖｒを保持する。上述のとおり、増幅トランジスタ３１１４は電流負荷回路３５とともにソースフォロア増幅器を構成するので、増幅トランジスタ３１１４の閾値電圧をＶｔ、ソースフォロア増幅器のゲインをＡとすると、垂直信号線３１７の電位は簡易的にＡ・（Ｖｒ−Ｖｔ）で表される。
そして、時刻ｔ２において、時刻ｔ２における垂直信号線３１７の上記電位Ａ・（Ｖｒ−Ｖｔ）が後段の信号処理回路３６に取り込まれる。
次に、時刻ｔ３において、ＴＲＡＮＳ（ｎ）がＨｉとなり転送トランジスタ３１１２がＯＮし、フォトダイオード３１１１に蓄積された電荷が電荷検出部ＦＤ３１１３に転送される。このとき、本来ならば電荷検出部ＦＤ３１１３の電位は転送電荷に応じた電位Ｖｓとなるはずであるが、時刻ｔ５から時刻ｔ６までの期間においてチャージポンプ降圧回路３４が降圧動作を行って出力電位Ｖｌが下降する。そのため、ＴＲＡＮＳ（ｎ）のＬｏｗ電位も下降し、電荷検出部ＦＤ３１１３は信号線ＴＲＡＮＳ（ｎ）とのカップリングにより本来の電位Ｖｓよりも下降することとなる。
この下降幅をＶｎとすると、後段の信号処理回路３６がＣＤＳ処理を行うための第２の電位（画素信号電位）を取り込む時刻ｔ７において、電荷検出部ＦＤ３１１３の電位は（Ｖｓ−Ｖｎ）となり、垂直信号線３１７の時刻ｔ７における電位はＡ・（Ｖｓ−Ｖｎ−Ｖｔ）となる。よって、ｎ行目の画素の信号出力は、時刻ｔ２における垂直信号線３１７の電位と時刻ｔ７における垂直信号線３１７の電位との差分であるので、Ａ・（Ｖｒ−Ｖｓ＋Ｖｎ）となる。
次に、ｎ＋１行目の画素の読み出しについて説明する。
時刻ｔ９において、ＳＥＬ（ｎ＋１）がＨｉとなりｎ＋１行目の画素が選択される。また、時刻ｔ９において、ＲＳＣＥＬＬ（ｎ＋１）がＨｉとなりｎ＋１行目の画素セル３１０の電荷検出部ＦＤ３１０３をリセット電圧Ｖｒにリセットする。
時刻ｔ１０において、ＲＳＣＥＬＬ（ｎ＋１）がＬｏｗとなり、電荷検出部ＦＤ３１０３はリセット電圧Ｖｒを保持する。上述のとおり、増幅トランジスタ３１０４は電流負荷回路３５とともにソースフォロア増幅器を構成するので、増幅トランジスタ３１０４の閾値電圧をＶｔ、ソースフォロア増幅器のゲインをＡとすると、垂直信号線３１７の電位は簡易的にＡ・（Ｖｒ−Ｖｔ）で表される。
そして、時刻ｔ１１において、時刻ｔ１１における垂直信号線３１７の上記電位Ａ・（Ｖｒ−Ｖｔ）が後段の信号処理回路３６に取り込まれる。
次に、時刻ｔ１２において、ＴＲＡＮＳ（ｎ＋１）がＨｉとなり転送トランジスタ３１０２がＯＮし、フォトダイオード３１０１に蓄積された電荷が電荷検出部ＦＤ３１０３に転送される。なお、ｎ＋１行目の読出し期間では、チャージポンプ降圧回路３４は動作していないので、電荷検出部ＦＤ３１０３の電位は転送電荷に応じた電位Ｖｓとなる。従って、後段の信号処理回路３６がＣＤＳ処理を行うために第２の電位（画素信号電位）を取りこむ時刻ｔ１４における電荷検出部ＦＤ３１０３の電位はＶｓとなり、垂直信号線３１７の時刻ｔ１４における電位はＡ・（Ｖｓ−Ｖｔ）となる。よって、ｎ＋１行目の画素の信号出力は、時刻ｔ１１における垂直信号線３１７の電位と時刻ｔ１４における垂直信号線３１７の電位との差分であるので、Ａ・（Ｖｒ−Ｖｓ）となる。
以上のとおり、チャージポンプ降圧回路３４を用いた従来の固体撮像装置では、画素読み出し期間中にチャージポンプ降圧回路３４が降圧動作を行ったｎ行目の画素の信号出力にはＡ・Ｖｎのノイズ成分が一様に付加されることとなり、横線ノイズが発生する。また、電荷検出部ＦＤに付加されるノイズ成分Ｖｎは読み出し行毎に変化するため、ランダムな横線ノイズとして画像に現れることとなる。但し、上記のｎ＋１行目の例はＶｎ＝０の例である。
次に、チャージポンプ降圧回路３４を用いた本発明の実施形態１に係る固体撮像装置の動作について図８を用いて説明する。図８において、ＳＥＬ（ｎ）、ＲＳＣＥＬＬ（ｎ）およびＴＲＡＮＳ（ｎ）は、それぞれｎ行目の画素に与えられる制御信号を表し、また、ＳＥＬ（ｎ＋１）、ＲＳＣＥＬＬ（ｎ＋１）およびＴＲＡＮＳ（ｎ＋１）は、それぞれｎ＋１行目の画素に与えられる制御信号を表している。同図において、ＦＤ電位は、ｎ行目の画素とｎ＋１行目の画素に同一光量の光が入射した場合の画素セル３１１の電荷検出部ＦＤ３１１３および画素セル３１０の電荷検出部ＦＤ３１０３の電位変動を表している。
同図において、垂直信号線電位は、画素セル３１１および画素セル３１０が接続されている垂直信号線３１７の電位を表している。また、Ｖｌは、チャージポンプ降圧回路３４の出力電位、つまり、ＴＲＡＮＳ信号のＬｏｗ電位を表している。また、ＰＭＰＣＬＫは、クロック生成器３７が生成する駆動クロック信号を表している。ＰＭＰＥＮは、チャージポンプ降圧回路３４の比較器３４２の出力を表わしている。ＰＭＰＳＴＯＰＮは、チャージポンプ降圧回路３４のイネーブル信号であり、各画素行の読み出し期間中に、クロック生成器３７から供給されるＰＭＰＣＬＫを停止するための駆動クロック停止制御信号である。ＰＭＰＳＴＯＰＮがＬｏｗのときにＰＭＰＣＬＫは停止するように制御され、ＰＭＰＳＴＯＰＮがＨｉのときにＰＭＰＣＬＫは再開するように制御される。なお、本実施形態では、画素セルを選択する期間が読み出し期間となるので、ＳＥＬ信号がＨｉのときにＰＭＰＳＴＯＰＮはＬｏｗとなり、ＳＥＬ信号がＬｏｗのときにＰＭＰＳＴＯＰＮはＨｉとなる。つまり、ＰＭＰＳＴＯＰＮは、垂直走査回路３２に供給するＳＥＬ信号の反転信号である。ＰＭＰＣＬＫｉは、ＰＭＰＥＮがＨｉで、かつ、ＰＭＰＳＴＯＰＮがＨｉのときに、ポンプ部３４１に出力する駆動クロック信号であり、ＰＭＰＣＬＫｉがポンプ部３４１に入力されているときに、チャージポンプ降圧回路３４は降圧動作を行う。
なお、ここでは、本発明におけるチャージポンプ降圧回路３４に起因するランダム横線ノイズの抑制原理を説明するために、前述した従来の固体撮像装置と同様に、ｎ行目の画素読み出し期間内の時刻ｔ５において降圧電圧Ｖｌが判定電圧を上回り、チャージポンプ降圧回路３４の比較器３４２が出力するＰＭＰＥＮ信号がＨｉとなった場合を仮定している。
以下、図８に従って、チャージポンプ降圧回路３４を用いた本発明の実施形態１に係る固体撮像装置の動作について説明する。
図８に示すように、本実施形態では、ＳＥＬ（ｎ）がＨｉとなる時刻ｔ０〜ｔ８の期間が、ｎ行目の画素読み出し期間であり、また、ＳＥＬ（ｎ＋１）がＨｉとなる時刻ｔ９〜ｔ１５の期間が、ｎ＋１行目の画素読み出し期間である。また、時刻ｔ２、ｔ１１は、後段の信号処理回路３６がＣＤＳ処理を行うための第１の電位（画素リセット電位）を取り込む時刻であり、時刻ｔ７、ｔ１４は、後段の信号処理回路３６がＣＤＳ処理を行うための第２の電位（画素信号電位）を取り込む時刻である。よって、時刻ｔ２、ｔ１１における垂直信号線３１７の電位と時刻ｔ７、ｔ１４における垂直信号線３１７の電位との差分が入力光量に応じた信号出力となる。
先ず、ｎ行目の画素の読み出しについて説明する。
時刻ｔ０において、ＳＥＬ（ｎ）がＨｉとなりｎ行目の画素が選択される。また、時刻ｔ０において、ＲＳＣＥＬＬ（ｎ）がＨｉとなりｎ行目の画素セル３１１の電荷検出部ＦＤ３１１３をリセット電圧Ｖｒにリセットする。
時刻ｔ１において、ＲＳＣＥＬＬ（ｎ）がＬｏｗとなり、電荷検出部ＦＤ３１１３はリセット電圧Ｖｒを保持する。上述のとおり、増幅トランジスタ３１１４は電流負荷回路３５とともにソースフォロア増幅器を構成するので、増幅トランジスタ３１１４の閾値電圧をＶｔ、ソースフォロア増幅器のゲインをＡとすると、垂直信号線３１７の電位は簡易的にＡ・（Ｖｒ−Ｖｔ）で表される。
そして、時刻ｔ２において、時刻ｔ２における垂直信号線３１７の上記電位Ａ・（Ｖｒ−Ｖｔ）が後段の信号処理回路３６に取り込まれる。
次に、時刻ｔ３において、ＴＲＡＮＳ（ｎ）がＨｉとなり転送トランジスタ３１１２がＯＮし、フォトダイオード３１１１に蓄積された電荷が電荷検出部ＦＤ３１１３に転送され、電荷検出部ＦＤ３１１３の電位は転送電荷に応じた電位Ｖｓとなる。
このとき、時刻ｔ４において、ＰＭＰＥＮ信号がＨｉとなっているが、ＰＭＰＳＴＯＰＮ信号がＬｏｗのためチャージポンプ降圧回路３４のポンプ部３４１に与えられる駆動クロック信号ＰＭＰＣＬＫｉはＬｏｗ固定となるため、ポンプ部３４１は降圧動作を行わない。従って、図７で説明した従来の固体撮像装置のように、電荷検出部ＦＤ３１１３にはＶｌ変動によるノイズ成分Ｖｎが付加されない。よって、後段の信号処理回路３６がＣＤＳ処理を行うための第２の電位を取り込む時刻ｔ７における電荷検出部ＦＤ３１１３の電位はＶｓとなり、垂直信号線３１７の時刻ｔ７における電位はＡ・（Ｖｓ−Ｖｔ）となる。よって、ｎ行目の画素の信号出力は、時刻ｔ２における垂直信号線３１７の電位と時刻ｔ７における垂直信号線３１７の電位との差分となるので、Ａ・（Ｖｒ−Ｖｓ）となる。
画素信号読み出し期間が終了する時刻ｔ８において、ＰＭＰＳＴＯＰＮ信号はＨｉとなり、チャージポンプ降圧回路３４のポンプ部３４１に与えられる駆動クロック信号ＰＭＰＣＬＫｉにはＰＭＰＣＬＫ信号が伝播する。これにより、チャージポンプ降圧回路３４は降圧動作を開始して、所望の電位に達すると降圧動作を停止する。
次に、ｎ＋１行目の画素の読み出しについて説明する。
時刻ｔ９において、ＳＥＬ（ｎ＋１）がＨｉとなりｎ＋１行目の画素が選択される。また、時刻ｔ９において、ＲＳＣＥＬＬ（ｎ＋１）がＨｉとなりｎ＋１行目の画素セル３１０の電荷検出部ＦＤ３１０３をリセット電圧Ｖｒにリセットする。
時刻ｔ１０において、ＲＳＣＥＬＬ（ｎ＋１）がＬｏｗとなり、電荷検出部ＦＤ３１０３はリセット電圧Ｖｒを保持する。上述のとおり、増幅トランジスタ３１０４は電流負荷回路３５とともにソースフォロア増幅器を構成するので、増幅トランジスタ３１０４の閾値電圧をＶｔ、ソースフォロア増幅器のゲインをＡとすると、垂直信号線３１７の電位は簡易的にＡ・（Ｖｒ−Ｖｔ）で表される。
そして、時刻ｔ１１において、時刻ｔ１１における垂直信号線３１７の上記電位Ａ・（Ｖｒ−Ｖｔ）が後段の信号処理回路３６に取り込まれる。
次に、時刻ｔ１２において、ＴＲＡＮＳ（ｎ＋１）がＨｉとなり転送トランジスタ３１０２がＯＮし、フォトダイオード３１０１に蓄積された電荷が電荷検出部ＦＤ３１０３に転送され、電荷検出部ＦＤ３１０３の電位は転送電荷に応じた電位Ｖｓとなる。このように、ｎ＋１行目の読み出し期間中にもＰＭＰＳＴＯＰＮがＬｏｗ固定であるので、この期間中にポンプ部３４１には駆動クロック信号が入力しないため、ポンプ部３４１は降圧動作を行わない。従って、後段の信号処理回路３６がＣＤＳ処理を行うために第２の電位を取り込む時刻ｔ１４における電荷検出部ＦＤ３１０３の電位はＶｓとなり、垂直信号線３１７の時刻ｔ１４における電位はＡ・（Ｖｓ−Ｖｔ）となる。よって、ｎ＋１行目の画素の信号出力は、時刻ｔ１１における垂直信号線３１７の電位と時刻ｔ１４における垂直信号線３１７の電位との差分となるので、Ａ・（Ｖｒ−Ｖｓ）となる。
以上のとおり、チャージポンプ降圧回路３４を用いた本発明の実施形態１に係る固体撮像装置は、制御ロジック回路３８が生成するＰＭＰＳＴＯＰＮ信号によって、画素読み出し期間中に、画素セルを構成するトランジスタのゲート入力信号線のＬｏｗ電位を降圧するためのチャージポンプ降圧回路３４の動作を停止するように制御する。これにより、画素読み出し期間中における上記ゲート入力信号線のＬｏｗ電位の電位変動が画素読み出し行毎に変化することを回避することができる。従って、画素セル内のトランジスタを駆動するための信号線と電荷検出部ＦＤとの間における寄生容量によって電荷検出部ＦＤに付加されるオフセット電圧が読み出し行毎に変動することを抑制することができる。このように、本発明の実施形態１に係る固体撮像装置は、画素読み出し期間中において、従来の固体撮像装置のようにｎ行目の画素の信号出力にＡ・Ｖｎのノイズ成分が付加されることがなくなるので、チャージポンプ降圧回路の出力電位変動に起因するランダムな横線ノイズを抑制することができ、高品位の画像を得ることができる。
なお、図８に示すとおり、チャージポンプ降圧回路３４の出力電位Ｖｌは、ＴＲＡＮＳ信号の立下り時に平滑化容量素子に蓄えられた電荷を消費するために、その電位は上昇するが、消費する電荷量は各行のＴＲＡＮＳ信号の負荷となる転送トランジスタ３１０２のゲート容量の総和で決まり、各行間に差異がないため、横線ノイズにはならない。
以上、説明したように、本発明の実施形態１に係る固体撮像装置は、制御ロジック回路による画素信号読み出し期間を制御するＳＥＬ信号の反転信号とチャージポンプ昇圧回路３３またはチャージポンプ降圧回路３４の駆動クロック入力とのＡＮＤ回路という非常に簡易な回路を付加することにより、チャージポンプ昇圧回路３３またはチャージポンプ降圧回路３４に起因して画像に現れるランダム横線ノイズを効果的に抑制することが可能となる。
なお、本実施形態に係る固体撮像装置は、半導体基板のトランジスタおよび配線が形成される側から光が入力される固体撮像装置だけではなく、半導体基板の反対側から光を入力する裏面照射型固体撮像装置にも適用可能である。裏面照射型固体撮像装置では配線容量が大きいので、チャージポンプ昇圧回路およびチャージポンプ降圧回路の出力変動を抑制する本発明の効果はより大きい。
また、本実施形態に係る固体撮像装置では、各画素に選択トランジスタが配置されている。一般的に、画素出力の線形性を向上させるには選択トランジスタのオン時抵抗をさげることが有効であり、上述のチャージポンプ昇圧回路の出力をそのＨｉ電圧に用いることができる。このＨｉ電圧が画素信号読み出し中に変動すると、選択トランジスタのオン時抵抗が変動することにより画素出力が変動して横線ノイズにつながる。従って、本発明に係る固体撮像装置は、選択トランジスタを有する画素セル構成において、画素出力の高い線形性を確保しながら、低ノイズを実現するのにも有効である。
（実施形態１の変形例）
次に、上述した本発明の実施形態１に係る固体撮像装置の変形例について図９を用いて説明する。図９は、本発明の実施形態１の変形例に係る固体撮像装置の画素構成を示す図である。
図９に示される本発明の実施形態１の変形例に係る固体撮像装置が図１に示される本発明の実施形態１に係る固体撮像装置と異なる点は、本発明の実施形態１の変形例に係る固体撮像装置が、本発明の実施形態１に係る固体撮像装置が有する選択トランジスタ１０６を備えていない点である。
すなわち、図９に示される本発明の実施形態１の変形例に係る固体撮像装置は、各画素セルに共通に供給される電源電位を一定の電位とするのではなく、高電位と低電位を周期的に遷移させることによって、前述した画素セル１０における選択トランジスタ１０６を設けなくても特定の画素セルのみに選択的に信号電位を出力させることができる構成となっている。
具体的には、図９に示すように、本発明の実施形態１の変形例に係る固体撮像装置の画素セル１１は、光電変換部としてのフォトダイオード１１１と、フォトダイオード１１１に蓄積された信号電荷を信号電圧に変換するための電荷検出部ＦＤ１１３と、フォトダイオード１１１に蓄積された信号電荷を電荷検出部ＦＤ１１３に転送するための転送トランジスタ１１２と、電荷検出部ＦＤ１１３の電位を増幅するための増幅トランジスタ１１４と、電荷検出部ＦＤ１１３をリセット電位にリセットするためのリセットトランジスタ１１５とを備えている。また、増幅トランジスタ１１４の出力は直接共通の垂直信号線１１７に接続されている。本発明の実施形態１の変形例に係る固体撮像装置では、このように構成される画素セルが行列状に配置され、各々の列毎に垂直信号線１１７が共有されている。
また、図１の画素セル１０と同様に、画素の特性を向上させるために、画素セル１１を駆動するための駆動パルスのＨｉ電位は電源電位よりも高い電位、Ｌｏｗ電位はＧＮＤ電位よりも低い電位が与えられることがある。
なお、図９に示す単位画素セルは、フォトダイオード（受光部）１１１、転送トランジスタ１１２、電荷検出部ＦＤ（フローティングディフュージョン）１１３、リセットトランジスタ１１５及び増幅トランジスタ１１４をそれぞれ１つずつ有する構造、いわゆる１画素１セル構造としたが、これに限らない。例えば、単位画素セルは、複数の受光部を含み、さらに、フローティングディフュージョン、リセットトランジスタ及び増幅トランジスタのいずれか、あるいは、すべてを単位セル内で共有する構造、いわゆる多画素１セル構造であっても構わない。
また、図９のフォトダイオード（受光部）１１１は、半導体基板の表面、すなわち、トランジスタのゲートおよび配線と同じ面側に形成される構造を用いることが出来る。あるいは、フォトダイオード（受光部）が、トランジスタのゲートおよび配線と裏面側に形成される、いわゆる、裏面照射型イメージセンサ（裏面照射型固体撮像装置）の構造を用いることも出来る。
以上の画素セル１１で構成される本発明の実施形態１の変形例に係る固体撮像装置の動作は、図６および図８で説明した本発明の実施形態１に係る固体撮像装置の動作と同様である。従って、本発明の実施形態１の変形例に係る固体撮像装置は、上述した本発明の実施形態１に係る固体撮像装置と同様の効果を得ることができる。
（実施形態２）
次に、本発明の実施形態２に係る固体撮像装置について説明する。
本発明の実施形態２に係る固体撮像装置の回路構成は、図１〜図４Ｂで示した本発明の実施形態１に係る固体撮像装置の回路構成と同じである。従って、図１〜図４Ｂで示した本発明の実施形態１に係る固体撮像装置の構成と同じ構成については説明を省略する。また、図１〜図４Ｂで示した本発明の実施形態１に係る固体撮像装置の構成と同じ符号を用いて、以下説明する。
本発明の実施形態２に係る固体撮像装置が本発明の実施形態１に係る固体撮像装置と異なる点は、チャージポンプ昇圧回路の動作のタイミングである。以下、チャージポンプ昇圧回路を用いた本発明の実施形態２に係る固体撮像装置の動作について図１０を用いて説明する。図１０は、チャージポンプ昇圧回路を用いた本発明の実施形態２に係る固体撮像装置におけるｎ行目およびｎ＋１行目の画素信号読み出しのタイミングチャートである。
図１０において、ＳＥＬ（ｎ）、ＲＳＣＥＬＬ（ｎ）およびＴＲＡＮＳ（ｎ）は、それぞれｎ行目の画素セルに与えられる制御信号を表わし、また、ＳＥＬ（ｎ＋１）、ＲＳＣＥＬＬ（ｎ＋１）およびＴＲＡＮＳ（ｎ＋１）は、それぞれｎ＋１行目の画素に与えられる制御信号を表している。同図において、ＦＤ電位は、ｎ行目の画素とｎ＋１行目の画素に同一光量の光が入射した場合の画素セル３１１の電荷検出部ＦＤ３１１３および画素セル３１０の電荷検出部ＦＤ３１０３の電位変動を表している。垂直信号線電位は、画素セル３１１および画素セル３１０が接続されている垂直信号線３１７の電位を表している。Ｖｈは、チャージポンプ昇圧回路３３の出力電位、つまり、ＳＥＬ信号、ＲＳＣＥＬＬ信号およびＴＲＡＮＳ信号のＨｉ電位を表している。ＰＭＰＣＬＫは、クロック生成器３７が生成する駆動クロック信号を表している。ＰＭＰＥＮは、チャージポンプ昇圧回路３３の比較器３３２の出力を表している。ＰＭＰＳＴＯＰＮは、チャージポンプ昇圧回路３３のイネーブル信号であり、各画素行の読み出し期間中に、クロック生成器３７から供給されるＰＭＰＣＬＫを停止するための駆動クロック停止制御信号である。ＰＭＰＳＴＯＰＮがＬｏｗのときにＰＭＰＣＬＫは停止するように制御され、ＰＭＰＳＴＯＰＮがＨｉのときにＰＭＰＣＬＫは再開するように制御される。ＰＭＰＣＬＫｉは、ＰＭＰＥＮがＨｉで、ＰＭＰＳＴＯＰＮがＨｉのときにポンプ部３３１に出力する駆動クロック信号であり、ＰＭＰＣＬＫｉがポンプ部３３１に入力されているときに、チャージポンプ昇圧回路３３は昇圧動作を行う。
なお、ここでは、本実施形態におけるチャージポンプ昇圧回路３３に起因するランダム横線ノイズの抑制原理を説明するために、ｎ行目の画素読み出し期間内の時刻ｔ４において昇圧電圧Ｖｈが判定電圧を下回り、時刻ｔ６までの期間にチャージポンプ昇圧回路３３が昇圧動作を行った場合を仮定している。
以下、図１０に従って、チャージポンプ昇圧回路３３を用いた本発明の実施形態２に係る固体撮像装置の動作について説明する。
図１０に示すように、本実施形態では、ＳＥＬ（ｎ）がＨｉとなる時刻ｔ０〜ｔ８の期間が、ｎ行目の画素読み出し期間であり、また、ＳＥＬ（ｎ＋１）がＨｉとなる時刻ｔ９〜ｔ１５の期間が、ｎ＋１行目の画素読み出し期間である。また、時刻ｔ２、ｔ１１は、後段の信号処理回路３６がＣＤＳ処理を行うための第１の電位（画素リセット電位）を取り込む時刻であり、時刻ｔ７、ｔ１４は、後段の信号処理回路３６がＣＤＳ処理を行うための第２の電位（画素信号電位）を取り込む時刻である。よって、時刻ｔ２、ｔ１１における垂直信号線３１７の電位と時刻ｔ７、ｔ１４における垂直信号線３１７の電位との差分が入力光量に応じた信号出力となる。また、ＰＭＰＳＴＯＰＮ信号の立ち下がり時刻ｔ２´、ｔ１１´は、時刻ｔ０、ｔ９から後段の信号処理回路３６がＣＤＳ処理を行うための第１の電位を取り込む時刻ｔ２、ｔ１１までの間の時刻であり、また、ＰＭＰＳＴＯＰＮ信号の立ち上がり時刻ｔ７´、ｔ１４´は、後段の信号処理回路３６がＣＤＳ処理を行うための第２の電位を取り込む時刻ｔ７、ｔ１４と画素信号読み出し期間の終了時刻ｔ８、ｔ１５との間の時刻である。
先ず、ｎ行目の画素の読み出しについて説明する。
時刻ｔ０において、ＳＥＬ（ｎ）がＨｉとなりｎ行目の画素が選択される。また、時刻ｔ０において、ＲＳＣＥＬＬ（ｎ）がＨｉとなりｎ行目の画素セル３１１の電荷検出部ＦＤ３１１３をリセット電圧Ｖｒにリセットする。
時刻ｔ１において、ＲＳＣＥＬＬ（ｎ）がＬｏｗとなり、電荷検出部ＦＤ３１１３はリセット電圧Ｖｒを保持する。増幅トランジスタ３１１４は電流負荷回路３５とともにソースフォロア増幅器を構成するので、増幅トランジスタ３１１４の閾値電圧をＶｔ、ソースフォロア増幅器のゲインをＡとすると、垂直信号線３１７の電位は簡易的にＡ・（Ｖｒ−Ｖｔ）で表される。
次に、時刻ｔ４から時刻ｔ６においてチャージポンプ昇圧回路３３が昇圧動作を行い、ＳＥＬ（ｎ）信号線と電荷検出部ＦＤ３１１３との寄生容量によるカップリングのために電荷検出部ＦＤ３１１３の電位が上昇する。その上昇電圧をＶｎとすると、後段の信号処理回路３６がＣＤＳ処理を行うために、第１の電位を取り込む時刻ｔ２における垂直信号線３１７の電位は、増幅トランジスタ３１１４の閾値電圧をＶｔ、ソースフォロア増幅器のゲインをＡとすると、Ａ・（Ｖｒ＋Ｖｎ−Ｖｔ）で表される。
次に、時刻ｔ３からｔ５の期間においてＴＲＡＮＳ（ｎ）がＨｉとなり転送トランジスタ３１１２がＯＮし、フォトダイオード３１１１に蓄積された電荷が電荷検出部ＦＤ３１１３に転送される。このときの電荷検出部ＦＤ３１１３の電位の変化量はフォトダイオード３１１１に蓄積された電荷量と電荷検出部ＦＤ３１１３の容量値によってのみ決まるため、電荷検出部ＦＤ３１１３にノイズ成分Ｖｎが付加されなかった場合と同じである。
よって、後段の信号処理回路３６がＣＤＳ処理を行うための第２の電位を取り込む時刻ｔ７における電荷検出部ＦＤ３１１３の電位は（Ｖｓ＋Ｖｎ）となり、時刻ｔ７における垂直信号線３１７の電位はＡ・（Ｖｓ＋Ｖｎ−Ｖｔ）となる。これにより、ｎ行目の画素の信号出力はＡ・（Ｖｒ−Ｖｓ）となり、チャージポンプ昇圧回路３３が昇圧動作を行ったことによるノイズ成分Ｖｎは除去され、ランダム横線ノイズは発生しない。
なお、本発明の実施形態２に係る固体撮像装置においては、チャージポンプ昇圧回路についての動作説明を行ったが、図４Ｂに示すようなチャージポンプ降圧回路においても同様である。この場合、図１０のタイミングチャートに示されるようなＰＭＰＳＴＯＰＮ信号を生成することにより、上記と同様にチャージポンプ降圧回路が降圧動作を行ったことによるノイズ成分Ｖｎは除去され、画像に影響を与えることがない。従って、チャージポンプ降圧回路を用いた本発明の実施形態２に係る固体撮像装置においても、チャージポンプ降圧回路が降圧動作を行うことによるランダム横線ノイズの発生を抑制することができる。
以上のとおり、本発明の実施形態２に係る固体撮像装置では、チャージポンプ昇圧回路およびチャージポンプ降圧回路に対する制御信号と簡単な論理の追加により、チャージポンプ昇圧回路およびチャージポンプ降圧回路が動作することによるランダム横線ノイズが画像に現れることを効果的に抑制し、チャージポンプ昇圧回路およびチャージポンプ降圧回路の動作可能期間をできるだけ長く確保することができる。
これはチャージポンプ昇圧回路およびチャージポンプ降圧回路の昇圧動作および降圧動作のためだけの期間を確保する必要がないことを意味する。近年はカメラの高速撮像の要求が高まっているので、高速かつ低ノイズで読み出しが可能になる本発明の固体撮像装置は特に期待できる。
（実施形態３）
次に、本発明の実施形態３に係る固体撮像装置について図１１〜図１３を用いて説明する。図１１は、本発明の実施形態２に係る固体撮像装置の全体構成を示す図である。なお、図１１に示される画素配列部には、任意の画素列における２つの画素セルのみが示されている。
図１３に示す本発明の実施形態３に係る固体撮像装置の回路構成は、図３に示す本発明の実施形態１または実施形態２の固体撮像装置の画素セルを図９に示される画素セルに置き換えたものと同じである。なお、図１１において、図３に示される本発明の実施形態１に係る固体撮像装置の各構成要素と同じ構成については同じ符号を付しており、その説明は省略する。
図１１に示すように、画素配列部内の画素セル３１２は、光電変換部としてのフォトダイオード３１２１と、フォトダイオード３１２１に蓄積された信号電荷を信号電圧に変換するための電荷検出部ＦＤ３１２３と、フォトダイオード３１２１に蓄積された信号電荷を電荷検出部ＦＤ３１２３に転送するための転送トランジスタ３１２２と、電荷検出部ＦＤ３１２３の電位を増幅するための増幅トランジスタ３１２４と、電荷検出部ＦＤ３１２３をリセット電位にリセットするためのリセットトランジスタ３１２５とから構成される。
同様に、画素セル３１３は、光電変換部としてのフォトダイオード３１３１と、電荷検出部ＦＤ３１３３と、転送トランジスタ３１３２と、増幅トランジスタ３１３４と、リセットトランジスタ３１３５とから構成される。
なお、同一列の画素セルの出力は共通の垂直信号線３１７で接続されている。
垂直走査回路３２ｅは、デコーダ回路とドライバを有し、駆動する画素行に対応したアドレス信号と、選択された画素行を駆動するための駆動パルス信号であるＲＳＣＥＬＬ信号およびＴＲＡＮＳ信号とが、制御ロジック回路３８から供給されるとともに、チャージポンプ昇圧回路３３およびチャージポンプ降圧回路３４から所定の電位が供給されて、選択された所定の行を駆動するためのＲＳＣＥＬＬ信号およびＴＲＡＮＳ信号を出力する。
図１１に示される本発明の実施形態３に係る固体撮像装置の画素セル３１２、３１３は、図３に示される本発明の実施形態１に係る固体撮像装置の画素セル３１０、３１１を構成する選択トランジスタ３１０６、３１１６を省いた画素構成であり、選択トランジスタが省略された分だけ画素の構成要素が少ないため、微細化に有利である。また、同一サイズの画素セルで比較した場合、画素セルの構成要素が少なくなる分、フォトダイオード３１２１、３１３１の面積を大きくとることができ、感度を向上させることができる。
次に、従来の固体撮像装置におけるランダム横線ノイズの発生原理と、本発明の実施形態３に係る固体撮像装置におけるランダム横線ノイズの抑制原理について、図１１の回路構成を例にとって、図１２および図１３を用いて説明する。なお、本発明の実施形態３に係る固体撮像装置においては、チャージポンプ降圧回路の動作によるランダム横線ノイズについてのみ説明する。図１２は、チャージポンプ降圧回路を用いた従来の固体撮像装置におけるｎ行目およびｎ＋１行目の画素読み出しのタイミングチャートである。図１３は、チャージポンプ降圧回路を用いた本発明の実施形態３に係る固体撮像装置におけるｎ行目およびｎ＋１行目の画素読み出しのタイミングチャートである。
まず、チャージポンプ降圧回路を用いた従来の固体撮像装置の動作について図１２を用いて説明する。図１２において、ＶＤＤＣＥＬＬは、各画素共有の電源電位を表しており、ＲＳＣＥＬＬ（ｎ）およびＴＲＡＮＳ（ｎ）は、それぞれｎ行目の画素セルに与えられる制御信号を表わし、また、ＲＳＣＥＬＬ（ｎ＋１）およびＴＲＡＮＳ（ｎ＋１）は、それぞれｎ＋１行目の画素セルに与えられる制御信号を表している。電荷検出部ＦＤ３１３３の電位および電荷検出部ＦＤ３１２３の電位は、それぞれｎ行目の画素セルとｎ＋１行目の画素セルに同一光量の光が入射した場合の画素セル３１３の電荷検出部ＦＤ３１３３および画素セル３１２の電荷検出部ＦＤ３１２３の電位変動を表している。
同図において、垂直信号線電位は、画素セル３１３および画素セル３１２が接続されている垂直信号線３１７の電位を表している。また、Ｖｌは、チャージポンプ降圧回路の出力電位、つまり、ＴＲＡＮＳ信号のＬｏｗ電位を表している。ＰＭＰＣＬＫは、クロック生成器３７が生成する駆動クロック信号を表している。ＰＭＰＥＮは、チャージポンプ降圧回路３４の比較器３４２の出力を表している。ＰＭＰＣＬＫｉは、ＰＭＰＥＮがＨｉのときにポンプ部３４１に出力する駆動クロック信号であり、ＰＭＰＣＬＫｉがポンプ部３４１に入力されているときに、チャージポンプ降圧回路３４は降圧動作を行う。
なお、ここでは、チャージポンプ降圧回路３４に起因するランダム横線ノイズの発生原理を説明するために、ｎ行目の画素読み出し期間内の時刻ｔ５において降圧電圧Ｖｌが判定電圧を上回り、時刻ｔ６までの期間にチャージポンプ降圧回路３４が降圧動作を行った場合を仮定している。
以下、図１２に従って、チャージポンプ降圧回路を用いた従来の固体撮像装置の動作について説明する。
図１２に示すように、本実施形態では、時刻ｔ０〜ｔ１１の期間がｎ行目の画素読み出し期間であり、また、ｔ１２〜ｔ２１の期間がｎ＋１行目の画素読み出し期間である。また、時刻ｔ２、ｔ１４は、後段の信号処理回路３６がＣＤＳ処理を行うための第１の電位（画素リセット電位）を取り込む時刻であり、時刻ｔ７、ｔ１７は、後段の信号処理回路３６がＣＤＳ処理を行うための第２の電位（画素信号電位）を取り込む時刻である。よって、時刻ｔ２、ｔ１４における垂直信号線３１７の電位と時刻ｔ７、ｔ１７における垂直信号線３１７の電位との差分が入力光量に応じた信号出力となる。
先ず、ｎ行目の画素の読み出しについて説明する。
画素読み出し開始時には、ＶＤＤＣＥＬＬは電源電位が供給されている。また、全ての画素の電荷検出部ＦＤはＧＮＤレベルを保持している。
時刻ｔ０において、ＲＳＣＥＬＬ（ｎ）がＨｉとなり、ｎ行目の画素セル３１３の電荷検出部ＦＤ３１３３をリセット電圧Ｖｒにリセットする。
時刻ｔ１において、ＲＳＣＥＬＬ（ｎ）がＬｏｗとなり、電荷検出部ＦＤ３１３３はリセット電圧Ｖｒを保持する。上述のとおり、増幅トランジスタ３１３４は電流負荷回路３５とともにソースフォロア増幅器を構成するので、増幅トランジスタ３１３４の閾値電圧をＶｔ、ソースフォロア増幅器のゲインをＡとすると、垂直信号線３１７の電位は簡易的にＡ・（Ｖｒ−Ｖｔ）で表される。
そして、時刻ｔ２において、時刻ｔ２における垂直信号線３１７の上記電位Ａ・（Ｖｒ−Ｖｔ）が後段の信号処理回路３６に取り込まれる。
次に、時刻ｔ３において、ＴＲＡＮＳ（ｎ）がＨｉとなり転送トランジスタ３１３２がＯＮし、フォトダイオード３１３１に蓄積された電荷が電荷検出部ＦＤ３１３３に転送され、電荷検出部ＦＤ３１３３の電位は転送電荷に応じた電位Ｖｓとなる。
次に、時刻ｔ５から時刻ｔ６の期間においてチャージポンプ降圧回路３４が降圧動作を行いＶｌの電位が下降する。そのため、ＴＲＡＮＳ（ｎ）のＬｏｗ電位も下降し、電荷検出部ＦＤ３１３３は信号線ＴＲＡＮＳ（ｎ）とのカップリングにより本来の電位Ｖｓよりも下降することとなる。ここで、電荷検出部ＦＤ３１３３の下降幅をＶｎとすると、後段の信号処理回路３６がＣＤＳ処理を行うための第２の電位を取り込む時刻ｔ７において電荷検出部ＦＤ３１３３の電位は（Ｖｓ−Ｖｎ）となる。そして、垂直信号線３１７の時刻ｔ７における電位はＡ・（Ｖｓ−Ｖｎ−Ｖｔ）となる。よって、ｎ行目の画素の信号出力は、時刻ｔ２における垂直信号線３１７の電位と時刻ｔ７における垂直信号線３１７の電位との差分であるので、Ａ・（Ｖｒ−Ｖｓ＋Ｖｎ）となる。
続いて、時刻ｔ８において、ＶＤＤＣＥＬＬがＧＮＤレベルとなり、時刻ｔ９で再びＲＳＣＥＬＬ（ｎ）がＨｉとなることで、電荷検出部ＦＤ３１３３はＧＮＤレベルにリセットされる。
時刻ｔ１０において、ＲＳＣＥＬＬ（ｎ）がＬｏｗとなり、電荷検出部ＦＤ３１３３はＧＮＤレベルを保持する。
最後に、時刻ｔ１１において、ＶＤＤＣＥＬＬはＶＤＤ電位となる。
次に、ｎ＋１行目の画素の読み出しについて説明する。
時刻ｔ１２において、ＲＳＣＥＬＬ（ｎ＋１）がＨｉとなりｎ＋１行目の画素セル３１２の電荷検出部ＦＤ３１２３をリセット電圧Ｖｒにリセットする。
時刻ｔ１３において、ＲＳＣＥＬＬ（ｎ＋１）がＬｏｗとなり、電荷検出部ＦＤ３１２３はリセット電圧Ｖｒを保持する。上述のとおり、増幅トランジスタ３１２４は電流負荷回路３５とともにソースフォロア増幅器を構成するので、増幅トランジスタ３１２４の閾値電圧をＶｔ、ソースフォロア増幅器のゲインをＡとすると、垂直信号線３１７の電位は簡易的にＡ・（Ｖｒ−Ｖｔ）で表される。
そして、時刻ｔ１４において、垂直信号線３１７の上記電位Ａ・（Ｖｒ−Ｖｔ）が後段の信号処理回路３６に取り込まれる。
次に、時刻ｔ１５において、ＴＲＡＮＳ（ｎ＋１）がＨｉとなり転送トランジスタ３１２２がＯＮし、フォトダイオード３１２１に蓄積された電荷が電荷検出部ＦＤ３１２３に転送され、電荷検出部ＦＤ３１２３の電位は転送電荷に応じた電位Ｖｓとなる。
従って、後段の信号処理回路３６がＣＤＳ処理を行うために第２の電位を取り込む時刻ｔ１７における電荷検出部ＦＤ３１２３の電位はＶｓとなり、垂直信号線３１７の時刻ｔ１７における電位はＡ・（Ｖｓ−Ｖｔ）となる。よって、ｎ＋１行目の画素の信号出力は、時刻ｔ１４における垂直信号線３１７の電位と時刻ｔ１７における垂直信号線３１７の電位との差分であるので、Ａ・（Ｖｒ−Ｖｓ）となる。
続いて、時刻ｔ１８において、ＶＤＤＣＥＬＬがＧＮＤレベルとなり、時刻ｔ１９で再びＲＳＣＥＬＬ（ｎ＋１）がＨｉとなることで、電荷検出部ＦＤ３１２３はＧＮＤレベルにリセットされる。
時刻ｔ２０において、ＲＳＣＥＬＬ（ｎ＋１）がＬｏｗとなり、電荷検出部ＦＤ３１２３はＧＮＤレベルを保持する。
時刻ｔ２１において、ＶＤＤＣＥＬＬはＶＤＤ電位となる。
以上のとおり、チャージポンプ降圧回路３４を用いた従来の固体撮像装置では、画素読み出し期間中にチャージポンプ降圧回路３４が降圧動作を行ったｎ行目の画素の信号出力にはＡ・Ｖｎのノイズ成分が一様に付加されることとなり、横線ノイズが発生する。また、電荷検出部ＦＤに付加されるノイズ成分Ｖｎは読み出し行毎に変化するため、ランダムな横線ノイズとして画像に現れることとなる。但し、上記のｎ＋１行目の例はＶｎ＝０の例である。
次に、チャージポンプ降圧回路３４を用いた本発明の実施形態３に係る固体撮像装置の動作について図１３を用いて説明する。
図１３において、ＶＤＤＣＥＬＬは各画素共有の電源電位を表しており、ＲＳＣＥＬＬ（ｎ）およびＴＲＡＮＳ（ｎ）はそれぞれｎ行目の画素に与えられる制御信号を表わし、また、ＲＳＣＥＬＬ（ｎ＋１）およびＴＲＡＮＳ（ｎ＋１）はそれぞれｎ＋１行目の画素に与られる制御信号を表している。
同図において、電荷検出部ＦＤ３１３３の電位および電荷検出部ＦＤ３１２３の電位は、それぞれｎ行目の画素とｎ＋１行目の画素に同一光量の光が入射した場合の画素セル３１３の電荷検出部ＦＤ３１３３および画素セル３１２の電荷検出部ＦＤ３１２３の電位変動を表している。また、垂直信号線電位は、画素セル３１３および画素セル３１２が接続されている垂直信号線３１７の電位を表している。Ｖｌは、チャージポンプ降圧回路３４の出力電位、つまり、ＴＲＡＮＳ信号のＬｏｗ電位を表している。また、ＰＭＰＣＬＫは、クロック生成器３７が生成する駆動クロック信号を表している。ＰＭＰＥＮは、チャージポンプ降圧回路３４の比較器３４２の出力を表わしている。ＰＭＰＳＴＯＰＮは、チャージポンプ降圧回路３４のイネーブル信号であり、各画素行の読み出し期間中に、クロック生成器３７から供給されるＰＭＰＣＬＫを停止するための駆動クロック停止制御信号である。ＰＭＰＳＴＯＰＮがＬｏｗのときにＰＭＰＣＬＫは停止するように制御され、ＰＭＰＳＴＯＰＮがＨｉのときにＰＭＰＣＬＫは再開するように制御される。ＰＭＰＣＬＫｉは、ＰＭＰＥＮがＨｉで、かつ、ＰＭＰＳＴＯＰＮがＨｉのときにポンプ部３４１に出力する駆動クロック信号であり、ＰＭＰＣＬＫｉがポンプ部３４１に入力されているときに、チャージポンプ降圧回路３４は降圧動作を行う。つまり、ＰＭＰＳＴＯＰＮ信号は、Ｌｏｗの期間はチャージポンプ降圧回路３４のポンプ部３４１に供給される駆動クロックＰＭＰＣＬＫｉはＬｏｗ固定となり、チャージポンプ降圧回路３４は降圧動作を行わない。
なお、ここでは、本発明におけるチャージポンプ降圧回路３４に起因するランダム横線ノイズの抑制原理を説明するために、前述した従来の固体撮像装置と同様に、ｎ行目の画素読み出し期間内の時刻ｔ５において降圧電圧Ｖｌが判定電圧を上回り、チャージポンプ降圧回路３４の比較器３４２が出力するＰＭＰＥＮ信号がＨｉとなった場合を仮定している。
以下、図１３に従って、チャージポンプ降圧回路を用いた本発明の実施形態３に係る固体撮像装置の動作について説明する。
図１３に示すように、本実施形態では、時刻ｔ０〜ｔ１１の期間がｎ行目の画素読み出し期間であり、時刻ｔ１２〜ｔ２１の期間がｎ＋１行目の画素読み出し期間である。また、時刻ｔ２、ｔ１４は、後段の信号処理回路３６がＣＤＳ処理を行うための第１の電位（画素リセット電位）を取り込む時刻であり、時刻ｔ７、ｔ１７は、後段の信号処理回路３６がＣＤＳ処理を行うための第２の電位（画素信号電位）を取り込む時刻である。よって、時刻ｔ２、ｔ１４における垂直信号線３１７の電位と時刻ｔ７、ｔ１７における垂直信号線３１７の電位との差分が入力光量に応じた信号出力となる。また、ＰＭＰＳＴＯＰＮ信号の立ち下がり時刻ｔ２´、ｔ１４´は、時刻ｔ０、ｔ１２から後段の信号処理回路３６がＣＤＳ処理を行うための第１の電位を取り込む時刻ｔ２、ｔ１４の間の時刻であり、ＰＭＰＳＴＯＰＮ信号の立ち上がり時刻ｔ７´、ｔ１７´は、後段の信号処理回路３６がＣＤＳ処理を行うための第２の電位を取り込む時刻ｔ７、ｔ１７と画素信号読み出し期間の終了時刻ｔ１１、ｔ２１との間の時刻である。
先ず、ｎ行目の画素の読み出しについて説明する。
画素読み出し開始時にはＶＤＤＣＥＬＬは電源電位が供給されている。また、全ての画素セルの電荷検出部ＦＤはＧＮＤレベルを保持している。
時刻ｔ０において、ＲＳＣＥＬＬ（ｎ）がＨｉとなり、ｎ行目の画素セル３１３の電荷検出部ＦＤ３１３３をリセット電圧Ｖｒにリセットする。
時刻ｔ１において、ＲＳＣＥＬＬ（ｎ）がＬｏｗとなり、電荷検出部ＦＤ３１３３はリセット電圧Ｖｒを保持する。上述のとおり、増幅トランジスタ３１３４は電流負荷回路３５とともにソースフォロア増幅器を構成するので、増幅トランジスタ３１３４の閾値電圧をＶｔ、ソースフォロア増幅器のゲインをＡとすると、垂直信号線３１７の電位は簡易的にＡ・（Ｖｒ−Ｖｔ）で表される。
そして、時刻ｔ２において、垂直信号線３１７の上記電位Ａ・（Ｖｒ−Ｖｔ）が後段の信号処理回路３６に取り込まれる。
次に、時刻ｔ３において、ＴＲＡＮＳ（ｎ）がＨｉとなり転送トランジスタ３１３２がＯＮし、フォトダイオード３１３１に蓄積された電荷が電荷検出部ＦＤ３１３３に転送され、電荷検出部ＦＤ３１３３の電位は転送電荷に応じた電位Ｖｓとなる。
時刻ｔ５において、ＰＭＰＥＮ信号がＨｉとなっているが、ＰＭＰＳＴＯＰＮ信号がＬｏｗのためチャージポンプ降圧回路３４のポンプ部３４１に与えられる駆動クロック信号ＰＭＰＣＬＫｉはＬｏｗ固定となるため、ポンプ部３４１は降圧動作を行わない。従って、図１２で示した従来の固体撮像装置のように、電荷検出部ＦＤ３１３３にはＶｌ変動によるノイズ成分Ｖｎが付加されない。
よって、後段の信号処理回路３６がＣＤＳ処理を行うための第２の電位を取り込む時刻ｔ７における電荷検出部ＦＤ３１３３の電位はＶｓとなり、垂直信号線３１７の時刻ｔ７における電位はＡ・（Ｖｓ−Ｖｔ）となる。よって、ｎ行目の画素の信号出力は、Ａ・（Ｖｒ−Ｖｓ）となる。
続いて、時刻ｔ８において、ＶＤＤＣＥＬＬがＧＮＤレベルとなり、時刻ｔ９で再びＲＳＣＥＬＬ（ｎ）がＨｉとなることで、電荷検出部ＦＤ３１３３はＧＮＤレベルにリセットされる。
時刻ｔ１０において、ＲＳＣＥＬＬ（ｎ）がＬｏｗとなり、電荷検出部ＦＤ３１３３はＧＮＤレベルを保持する。
時刻ｔ１１において、ＶＤＤＣＥＬＬはＶＤＤ電位となる。
また、後段の信号処理回路３６がＣＤＳ処理を行うための第２の電位を取り込んだ時刻ｔ７と画素信号読み出し期間が終了する時刻ｔ１１の間の時刻ｔ７´において、ＰＭＰＳＴＯＰＮ信号はＨｉとなり、チャージポンプ降圧回路３４のポンプ部３４１に与えられる駆動クロック信号ＰＭＰＣＬＫｉにはＰＭＰＣＬＫ信号が伝播する。これにより、チャージポンプ降圧回路３４は降圧動作を開始して、所望の電位に達すると降圧動作を停止する。
次に、ｎ＋１行目の画素の読み出しについて説明する。
時刻ｔ１２においてＲＳＣＥＬＬ（ｎ＋１）がＨｉとなりｎ＋１行目の画素セル３１２の電荷検出部ＦＤ３１２３をリセット電圧Ｖｒにリセットする。
時刻ｔ１３において、ＲＳＣＥＬＬ（ｎ＋１）がＬｏｗとなり、電荷検出部ＦＤ３１２３はリセット電圧Ｖｒを保持する。上述のとおり、増幅トランジスタ３１２４は電流負荷回路３５とともにソースフォロア増幅器を構成するので、増幅トランジスタ３１２４の閾値電圧をＶｔ、ソースフォロア増幅器のゲインをＡとすると、垂直信号線３１７の電位は簡易的にＡ・（Ｖｒ−Ｖｔ）で表される。
そして、時刻ｔ１４において、垂直信号線３１７の上記電位Ａ・（Ｖｒ−Ｖｔ）が後段の信号処理回路３６に取り込まれる。
次に、時刻ｔ１５において、ＴＲＡＮＳ（ｎ）がＨｉとなり転送トランジスタ３１２２がＯＮし、フォトダイオード３１２１に蓄積された電荷が電荷検出部ＦＤ３１２３に転送され、電荷検出部ＦＤ３１２３の電位は転送電荷に応じた電位Ｖｓとなる。このように、ｎ＋１行目の読み出し期間中にもＰＭＰＳＴＯＰＮがＬｏｗ固定であるので、この期間中にポンプ部３４１には駆動クロック信号が入力しないため、ポンプ部３４１は降圧動作を行わない。従って、後段の信号処理回路３６がＣＤＳ処理を行うために第２の電位を取り込む時刻ｔ１７における電荷検出部ＦＤ３１２３の電位はＶｓとなり、垂直信号線３１７の時刻ｔ１７における電位はＡ・（Ｖｓ−Ｖｔ）となる。よって、ｎ＋１行目の画素の信号出力は、時刻ｔ１４における垂直信号線３１７の電位と時刻ｔ１７における垂直信号線３１７の電位との差分であるので、Ａ・（Ｖｒ−Ｖｓ）となる。
続いて、時刻ｔ１８において、ＶＤＤＣＥＬＬがＧＮＤレベルとなり、時刻ｔ１９で再びＲＳＣＥＬＬ（ｎ＋１）がＨｉとなることで、電荷検出部ＦＤ３１２３はＧＮＤレベルにリセットされる。
時刻ｔ２０において、ＲＳＣＥＬＬ（ｎ＋１）がＬｏｗとなり、電荷検出部ＦＤ３１２３はＧＮＤレベルを保持する。
時刻ｔ２１において、ＶＤＤＣＥＬＬはＶＤＤ電位となる。
以上のとおり、チャージポンプ降圧回路を用いた本発明の実施形態３に係る固体撮像装置は、制御ロジック回路３８が生成するＰＭＰＳＴＯＰＮ信号によって、画素読み出し期間中に、画素セルを構成するトランジスタのゲート入力信号線のＬｏｗ電位を降圧するためのチャージポンプ降圧回路の動作を停止するように制御する。これにより、画素読み出し期間中における上記ゲート入力信号線のＬｏｗ電位の電位変動が画素読み出し行毎に変化することを回避することができる。従って、画素セル内のトランジスタを駆動するための信号線と電荷検出部ＦＤとの間における寄生容量によって電荷検出部ＦＤに付加されるオフセット電圧が読み出し行毎に変動することを抑制することができる。このように、本発明の実施形態３に係る固体撮像装置は、画素読み出し期間中において、従来の固体撮像装置のようにｎ行目の画素の信号出力にＡ・Ｖｎのノイズ成分が付加されることがなくなるので、チャージポンプ降圧回路の出力電位変動に起因するランダムな横線ノイズを抑制することができ、高品位の画像を得ることができる。
また、本発明の実施形態３に係る固体撮像装置は、画素セルに選択トランジスタがないため、すべての行の画素セルの増幅トランジスタのドレインは垂直信号線に接続されており、増幅トランジスタのゲート−ドレイン間の寄生容量により電荷検出部ＦＤの変動は垂直信号線に大きく伝播する。
このため、従来の固体撮像装置では、図１２に示されるように、時刻ｔ５からｔ６の期間でのチャージポンプ降圧回路の出力電位Ｖｌの変動は垂直信号線を大きく揺らすことになる。このため、後段の信号処理回路がＣＤＳ処理のための第２の電位を取り込む時刻ｔ７まで垂直信号線の電位が安定しなくなり、画像にランダムノイズが現れる。一方、本発明の実施形態３に係る固体撮像装置では、このような問題は生じない。
（実施形態４）
次に、本発明の実施形態４に係る撮像装置について図１４を用いて説明する。図１４は、本発明の実施形態４に係る撮像装置（カメラ）の構成を示すブロック図である。
図１４に示すように、本発明の実施形態４に係る撮像装置は、光学系６００と、外部ＬＳＩ等で構成される画像信号処理部２０１０と、上記の本発明の実施形態１〜３に係る固体撮像装置３０とを備える。
光学系６００は、被写体からの光を集光して固体撮像装置の撮像領域上に画像イメージを形成するレンズ６０１と、レンズ６０１と固体撮像装置の間の光路上に位置し、撮像領域上に導かれる光量を制御するメカニカルシャッタ６０２とで構成されている。
以上、実施形態１〜４を用いて本発明を例示してきたが、本発明はこれらの実施形態に限定されるものではない。
例えば、固体撮像装置の画素構成について前記の実施形態に示す構成だけでなく、画素セル内のトランジスタをチャージポンプ昇圧回路またはチャージポンプ降圧回路が発生した電位で駆動するあらゆる画素構成に適用可能である。
また、１つの画素セル内に複数組のフォトダイオードと転送トランジスタを有する画素構成にも適用可能である。
また、チャージポンプ昇圧回路およびチャージポンプ降圧回路の駆動クロックを停止させるための制御論理は本実施形態における制御ロジック回路に含まれていてもよい。
また、本発明の実施形態１〜３の固体撮像装置に、逓倍回路または分周回路を備え、逓倍回路または分周回路によって駆動クロック信号を生成するように構成しても構わない。
また、本実施形態では、チャージポンプ昇圧回路は、選択制御信号（ＳＥＬ信号）、リセット信号（ＲＳＣＥＬＬ信号）および転送制御信号（ＴＲＡＮＳ信号）に対して昇圧動作を行ったが、昇圧動作は、選択制御信号、リセット信号および転送制御信号のいずれか１つに対して行ってもよく、いずれか２つに対して行ってもよい。
また、本実施形態では、チャージポンプ降圧回路は、転送制御信号（ＴＲＡＮＳ信号）に対して降圧動作を行ったが、これに限らない。例えば、必要に応じて、選択制御信号（ＳＥＬ信号）またはリセット信号（ＲＳＣＥＬＬ信号）に対して降圧動作を行ってもよい。あるいは、選択制御信号、リセット信号および転送制御信号の全てに対して降圧動作を行っても構わない。
その他、本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。また、発明の趣旨を逸脱しない範囲で、複数の実施の形態における各構成要素を任意に組み合わせてもよい。
本発明に係る固体撮像装置は、カメラ等の固体撮像装置に利用することができ、特にＭＯＳ型の固体撮像装置等として利用することができる。
１０，１１，３１０，３１１，３１２，３１３ 画素セル
２０ａ，３３ チャージポンプ昇圧回路
２０ｂ，３４ チャージポンプ降圧回路
２１ａ，２１ｂ，３３５，３４５ 平滑化容量素子
２２，３７ クロック生成器
３０ 固体撮像装置
３１ 画素配列部
３２，３２ｅ 垂直走査回路
３５ 電流負荷回路
３６ 信号処理回路
３８ 制御ロジック回路
１０１，１１１，３１０１，３１１１，３１２１，３１３１ フォトダイオード
１０２，１１２，３１０２，３１１２，３１２２，３１３２ 転送トランジスタ
１０３，１１３，３１０３，３１１３，３１２３，３１３３ 電荷検出部ＦＤ
１０４，１１４，３１０４，３１１４，３１２４，３１３４ 増幅トランジスタ
１０５，１１５，３１０５，３１１５，３１２５，３１３５ リセットトランジスタ
１０６，３１０６，３１１６ 選択トランジスタ
１０７，１１７，３１７ 垂直信号線
２０１ａ，２０１ｂ，３３１，３４１ ポンプ部
２０２ａ，２０２ｂ，３３２，３４２ 比較器
２０３ａ，２０３ｂ，３３３，３４３ 抵抗分圧回路
３３４，３４４ 第２のＡＮＤ論理回路
３８１，３８２ 第１のＡＮＤ論理回路
６００ 光学系
６０１ レンズ
６０２ メカニカルシャッタ
２０１０ 画像信号処理部

Claims (11)

  1. 入射光を信号電荷に変換する受光部、前記受光部から転送された信号電荷を信号電圧に変換する電荷検出部、前記信号電圧を増幅する増幅トランジスタ、転送制御信号に従って前記受光部に蓄積された信号電荷を前記電荷検出部に転送する転送トランジスタ、および、リセット制御信号に従って前記電荷検出部をリセット電圧にリセットするリセットトランジスタを有する画素セルと、
    前記電荷検出部のリセット電位に対応する画素リセット電位と前記電荷検出部に転送された信号電荷に対応する画素信号電位とを取り込む信号処理回路と、
    駆動クロック信号に応じて前記転送制御信号および前記リセット制御信号の少なくともいずれか１つを昇圧または降圧するチャージポンプ回路と、
    前記リセット電位および前記画素信号電位を読み出すための期間である画素読み出し期間中に、前記駆動クロック信号を停止するように制御する制御回路と
    を備える固体撮像装置。
  2. 前記チャージポンプ回路は、前記転送制御信号および前記リセット制御信号の少なくともいずれか１つを電源電位よりも高い電位に昇圧する
    請求項１に記載の固体撮像装置。
  3. 前記画素セルは、さらに、選択制御信号に従って読み出し対象の画素セルを選択する選択トランジスタを有し、
    前記チャージポンプ回路は、前記選択制御信号を昇圧する
    請求項２に記載の固体撮像装置。
  4. さらに、前記チャージポンプ回路の出力側に接続された容量素子を備える
    請求項２または請求項３に記載の固体撮像装置。
  5. 前記チャージポンプ回路は、前記転送制御信号および前記リセット制御信号の少なくともいずれか１つを接地電位よりも低い電位に降圧する
    請求項１に記載の固体撮像装置。
  6. 前記画素セルは、さらに、選択制御信号に従って読み出し対象の画素セルを選択する選択トランジスタを有し、
    前記チャージポンプ回路は、前記選択制御信号を降圧する
    請求項５に記載の固体撮像装置。
  7. さらに、前記チャージポンプ回路の出力側に接続された容量素子を備える
    請求項５または請求項６に記載の固体撮像装置。
  8. 前記画素読み出し期間が、前記選択トランジスタによって前記画素セルが選択される期間である
    請求項３、４、６、７のいずれか１項に記載の固体撮像装置。
  9. 前記信号処理回路が前記画素リセット電位を取り込む時刻から前記画素信号電位を取り込む時刻までの期間を包含する期間において、前記制御回路は、前記駆動クロック信号を停止するように制御する
    請求項１〜請求項８のいずれか１項に記載の固体撮像装置。
  10. さらに、逓倍回路または分周回路を備え、
    前記駆動クロック信号が、前記逓倍回路または前記分周回路により生成される
    請求項１〜請求項９のいずれか１項に記載の固体撮像装置。
  11. 請求項１〜請求項１０のいずれか１項に記載の固体撮像装置を備える撮像装置。
JP2011543078A 2009-11-26 2010-08-30 固体撮像装置および撮像装置 Active JP5796218B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011543078A JP5796218B2 (ja) 2009-11-26 2010-08-30 固体撮像装置および撮像装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009269344 2009-11-26
JP2009269344 2009-11-26
PCT/JP2010/005316 WO2011064924A1 (ja) 2009-11-26 2010-08-30 固体撮像装置および撮像装置
JP2011543078A JP5796218B2 (ja) 2009-11-26 2010-08-30 固体撮像装置および撮像装置

Publications (2)

Publication Number Publication Date
JPWO2011064924A1 true JPWO2011064924A1 (ja) 2013-04-11
JP5796218B2 JP5796218B2 (ja) 2015-10-21

Family

ID=44066039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011543078A Active JP5796218B2 (ja) 2009-11-26 2010-08-30 固体撮像装置および撮像装置

Country Status (3)

Country Link
US (1) US8710421B2 (ja)
JP (1) JP5796218B2 (ja)
WO (1) WO2011064924A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5721405B2 (ja) * 2010-11-22 2015-05-20 キヤノン株式会社 撮像システム、その制御方法及びプログラム
JP2015018000A (ja) * 2011-11-10 2015-01-29 富士フイルム株式会社 電源回路、撮像モジュール、及び撮像装置
JP6242211B2 (ja) * 2013-12-26 2017-12-06 キヤノン株式会社 撮像装置および撮像システム
JP2016208460A (ja) * 2015-04-28 2016-12-08 株式会社東芝 昇圧回路および固体撮像装置
US11368639B2 (en) * 2019-09-30 2022-06-21 Canon Kabushiki Kaisha Photoelectric conversion apparatus, image capturing system, method for driving photoelectric conversion apparatus, and moving object
KR20230162943A (ko) * 2021-03-31 2023-11-29 소니 세미컨덕터 솔루션즈 가부시키가이샤 행 구동기 조립체 및 고상 촬상 디바이스

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3573929B2 (ja) * 1997-09-29 2004-10-06 三洋電機株式会社 電源回路
JP2000209508A (ja) * 1999-01-19 2000-07-28 Toshiba Corp 固体撮像装置
WO2003085964A1 (fr) 2002-04-04 2003-10-16 Sony Corporation Dispositif analyseur d'image a semi-conducteurs
JP2004241491A (ja) 2003-02-04 2004-08-26 Seiko Epson Corp 固体撮像装置
US7709777B2 (en) 2003-06-16 2010-05-04 Micron Technology, Inc. Pumps for CMOS imagers
JP2006019971A (ja) 2004-06-30 2006-01-19 Fujitsu Ltd チャージポンプ動作に起因する雑音を低減したｃｍｏｓイメージセンサ
JP4641166B2 (ja) * 2004-09-15 2011-03-02 ルネサスエレクトロニクス株式会社 固体撮像装置の電荷転送デバイスおよび固体撮像装置の電荷転送デバイスの駆動方法

Also Published As

Publication number Publication date
JP5796218B2 (ja) 2015-10-21
WO2011064924A1 (ja) 2011-06-03
US8710421B2 (en) 2014-04-29
US20120228476A1 (en) 2012-09-13

Similar Documents

Publication Publication Date Title
JP5619434B2 (ja) 固体撮像装置および撮像装置
US9041583B2 (en) Comparator, solid-state imaging device, electronic apparatus, and driving method
US20170359531A1 (en) Solid-state image pickup apparatus, signal processing method for a solid-state image pickup apparatus, and electronic apparatus
EP2858348B1 (en) Image sensor, drive method, and electronic device
JP5796218B2 (ja) 固体撮像装置および撮像装置
US8730363B2 (en) Analog-digital converter, analog-digital conversion method, image pickup device, method of driving the same, and camera
JP6172608B2 (ja) 固体撮像装置、その駆動方法及び撮影装置
JP5530277B2 (ja) 固体撮像装置およびその駆動方法
US20140291482A1 (en) Comparator, solid-state imaging device, electronic apparatus, and driving method
JP6459025B2 (ja) 固体撮像装置
KR20160040173A (ko) 변환 장치, 촬상 장치, 전자 기기, 변환 방법
US10728483B2 (en) Comparator with correlated double sampling scheme, CMOS image sensor including the same, and operating method thereof
KR20150139822A (ko) 고체 촬상 소자, 구동 방법 및 전자 기기
JP2014239266A (ja) 固体撮像装置およびその駆動方法
JP6609553B2 (ja) 撮像素子および撮像素子の駆動方法、電子機器、並びにプログラム
JP2008124229A (ja) 固体撮像素子
JP2005198149A (ja) 固体撮像素子およびその信号読み出し方法
JP5092618B2 (ja) 固体撮像装置、及び、電子カメラ
JP2017055370A (ja) 固体撮像装置
JP2010226679A (ja) 固体撮像装置
JP2007324873A (ja) 固体撮像装置及びその駆動方法
JP2016100819A (ja) 撮像装置、その制御方法及び撮像システム
WO2021261104A1 (ja) 撮像装置
WO2012144171A1 (ja) 固体撮像装置、その駆動方法及びカメラシステム
JP2003234961A (ja) 固体撮像素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140904

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150403

R151 Written notification of patent or utility model registration

Ref document number: 5796218

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

SZ03 Written request for cancellation of trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z03

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250