JPWO2011016105A1 - 局内装置、ｐｏｎシステムおよびデータ受信処理方法 - Google Patents

Abstract

終端装置から受信したバーストデータを並列化するデシリアライザ４１を備える局内装置であって、所定の固定データである固定パタンデータを生成する固定パタン生成部２と、バーストデータの先頭を示すデータ先頭指示信号と、バーストデータの末尾を示すデータ末尾指示信号と、に基づいて、固定パタンデータとバーストデータとのいずれかを選択し、選択したデータを並列化対象のデータとしてデシリアライザ４１へ入力するデータ選択部３と、を備える。

Description

本発明は、ＰＯＮ（Ｐａｓｓｉｖｅ Ｏｐｔｉｃａｌ Ｎｅｔｗｏｒｋ）システムにおける局内装置およびデータ受信処理方法に関する。

ＰＯＮシステムでは、局側に設置する局内装置（ＯＬＴ：Ｏｐｔｉｃａｌ Ｌｉｎｅ Ｔｅｒｍｉｎａｔｉｏｎ）に対して複数の終端装置（ＯＮＵ：Ｏｐｔｉｃａｌ Ｎｅｔｗｏｒｋ Ｕｎｉｔ、ＯＮＴ：Ｏｐｔｉｃａｌ Ｎｅｔｗｏｒｋ Ｔｅｒｍｉｎａｔｉｏｎ）を、光カプラと光ファイバを用いて１対多で接続する。そして、各ＯＮＵが時分割にデータを送信することにより光カプラにてデータの衝突が起こらないようにアクセス制御を行っている。したがって、ＯＬＴでは間欠的にデータを受信することになる。ＯＬＴは、この間欠的に受信するデータからクロックを抽出してデータを再生する。さらに、ＯＬＴのＳＥＲＤＥＳ（Ｓｅｒｉａｌｉｚｅｒ／Ｄｅｓｅｒｉａｌｉｚｅｒ）は、この再生されたデータからクロック抽出して、データを並列化する。

上記の受信データからクロックを抽出して、データを再生する回路（以下、データ再生回路という）は、受信するデータがない区間では、伝送路レート（受信データのレート）とは異なるレートの不定なデータを出力する。ＳＥＲＤＥＳに、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）等を使用する場合、このようなレートの不定のデータを受け取ると、正常なクロックが抽出できない状態になる。このため、データ再生回路が再び受信データを出力するようになってから、ＳＥＲＤＥＳが、再び正常にクロックを抽出して正常にデータを受信できる状態になるまでには時間がかかる。このため、ＰＯＮシステムではＯＮＵが間欠的なデータ送信を行う際には、ＯＬＴが受信可能な状態になるまでの準備期間を設けている。

また、ＯＬＴが、同期時間を短縮するための技術として、たとえば、下記特許文献１には、ＰＬＬのリファレンスを入力データからリファレンスクロックに切り替えることによりＰＬＬの同期がはずれないようにする技術が開示されている。

特開２００７−１５９１４５号公報

しかしながら、上記従来の技術では、ＯＮＵが間欠的なデータ送信を行う際に準備期間を設けるが、その期間はデータが送信できない。そのため、準備期間が長くなるほど帯域を浪費する、という問題があった。

本発明は、上記に鑑みてなされたものであって、受信可能な状態になるまでの準備期間を短縮することができる局内装置およびデータ受信処理方法を得ることを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、終端装置から受信したバーストデータを並列化するデシリアライザと、模擬データを生成する模擬データ生成手段と、バーストデータの有無を検出し、この検出結果に基づいて、前記模擬データと前記バーストデータとのいずれかを選択し、選択したデータを前記デシリアライザへ入力するデータ選択手段と、を備えることを特徴とする。

本発明にかかる局内装置、ＰＯＮシステム、またはデータ受信処理方法は、受信可能な状態になるまでの準備期間を短縮することができる、という効果を奏する。

図１は、実施の形態１のＯＬＴの機能構成例を示す図である。 図２は、実施の形態１のＯＬＴの全体構成例を示す図である。 図３は、デシリアライザの構成例を示す図である。 図４は、ＯＬＴが実施するＯＮＵに対する送信タイミング制御の一例を示す図である。 図５は、上りスロット管理部が保持する割当情報の一例を示す図である。 図６は、実施の形態１の動作タイミングの一例を示す図である。 図７は、実施の形態１のデータ選択部の動作手順の一例を示すフローチャートである。 図８は、実施の形態２のＯＬＴの機能構成例を示す図である。 図９は、実施の形態２の動作の一例を示す図である。 図１０は、ＯＮＵからＯＬＴに送信されるデータのフォーマットの一例を示す図である。 図１１は、実施の形態３のＯＬＴの機能構成例を示す図である。 図１２は、バーストの先頭認識を行う場合のデータ選択部の動作手順の一例を示すフローチャートである。 図１３は、実施の形態４のＯＬＴの機能構成例を示す図である。

以下に、本発明にかかる局内装置およびデータ受信処理方法の実施の形態を図面に基づいて詳細に説明する。なお、この実施例によりこの発明が限定されるものではない。

実施の形態１．
図１は、本発明にかかる局内装置（ＯＬＴ）の実施の形態１の機能構成例を示す図である。本実施の形態のＯＬＴは、複数のＯＮＵと光カプラと光ファイバを介して接続されている。図１は、本発明にかかるデータ処理方法の動作を実施する構成要素を示している。図１に示すように、本実施の形態のＯＬＴは、ＯＮＵから間欠的に受信するデータ（バーストデータ）からクロックを抽出しデータを再生するデータ再生部１と、固定データを生成する固定パタン生成部（データジェネレータ又はパタン信号ジェネレータ）２と、受信するバーストデータの有無（受信期間）に基づいて出力データを決定するデータ選択部（データセレクタ）３と、ＳＥＲＤＥＳ部４と、ＯＮＵの送信タイミングを制御する機能を有し、ＰＯＮのアクセス制御を行い、ＯＮＵの送信タイミングに基づいてバーストデータの有無を判断し、バースト先頭指示信号およびバースト末尾指示信号を出力する上りスロット管理部５と、を備える。

また、データ再生部１は、バーストデータからクロックを抽出するクロック抽出部６と、抽出したクロックとバーストデータに基づいてデータを再生するデータ抽出部７と、で構成される。なお、ここでは、データ再生部１にＰＬＬを使用した場合の構成例を示しているが、バーストデータを再生するための構成に制約はなく、ＰＬＬを用いない構成等、他の構成としてもよい。

図２は、本実施の形態のＯＬＴの全体構成例を示す図である。図２に示すように、本実施の形態の局内装置は、ＳＥＲＤＥＳ部４と、データ再生選択部１０と、送信データのフレーム化，受信データの所定のデータ形式への変換処理等を行うＭＡＣ処理部１１と、上りスロット管理部５と、上りスロット管理部５の処理の基準となるクロックを生成する基準クロック１２と、送信データおよび受信データを蓄積するためのバッファであるフレームバッファ１３と、で構成される。

データ再生選択部１０は、図１に示したデータ選択部３、データ再生部１および固定パタン生成部２で構成される。ＳＥＲＤＥＳ部４は、データ再生選択部１０のデータ選択部３から入力された信号を並列化するデシリアライザ４１と、ＭＡＣ処理部１１からパラレル信号として出力される送信データを直列化するシリアライザ４２と、を備えている。上り管理部５は、割当量算出部５１を備えている。

ＯＮＵへ送信するデータ（下りデータ）は、フレームバッファ１３を経由してＭＡＣ処理部１１に入力される。ＭＡＣ処理部１１は、送信データをＰＯＮフレーム化し、ＳＥＲＤＥＳ部４のシリアライザ４２へ出力する。シリアライザ４２は、パラレル信号として入力される送信データをシリアル化して送信する。

ＯＮＵからの受信データ（上りデータ）は、データ再生部１０によってクロック抽出およびデータ再生処理され、ＳＥＲＤＥＳ部４のデシリアライザ４１に入力される。デシリアライザ４１は、シリアル信号として入力された受信データを並列化してＭＡＣ処理部１１へ出力する。ＭＡＣ処理部１１は、並列化されたデータに対して所定のデータ形式への変化等の処理を実施し、フレームバッファ１３経由で、ユーザ装置等に出力する。

図３は、ＳＥＲＤＥＳ部４のデシリアライザ４１の構成例を示す図である。図３では、シリアル信号を１６ビットに並列化する例を示している。図３に示すように、デシリアライザ４１は、入力データ列（受信データ）から参照クロックに基づいてクロックを抽出するＰＬＬ回路（位相同期回路）であるＰＬＬ部４３と、ＰＬＬ部４３が抽出したクロックに基づいて入力されたシリアル信号を１６ビット幅のパラレル信号へ変換する１対１６並列化部（１：１６）４４と、変換されたパラレル信号とＰＬＬ部４３が抽出したクロックとを格納するためのバッファメモリ４５と、で構成される。なお、ここでは、１６ビット幅に並列化する例を示しているが、１６ビット幅以外の並列化を行う場合は、１対１６並列化部の替わりにビット幅に応じた並列化部を用いればよい。

図３に示すようにＳＥＲＤＥＳ部４のデシリアライザ４１がＰＬＬ回路（ＰＬＬ部４３）を用いてクロック抽出を行う場合、レートが不定の入力データ列を受け取ると、正常なクロックが抽出できない状態になる。ＰＯＮシステムでは、ＯＬＴは間欠的なデータを受信するが、受信データが無い区間では、レートが不定となり、正常なクロックが抽出できない状態となる。デシリアライザ４１は、一旦クロックが抽出できない状態になると、その後に、データを受信しても、正常にクロックを抽出できるようになるまでに時間がかかる。

このため、従来、受信データが無い区間で正常なクロックが抽出できない状態となった後にデータを受信した場合、正常にクロックを抽出できるようになるまでの時間（同期時間）を短縮するために、ＳＥＲＤＥＳがＰＬＬのリファレンスを切り替える方法が考案されている。しかし、この方法では、ＳＥＲＤＥＳに機能の追加を行う必要がある。

これに対し、本実施の形態では、以下に示すように、上りスロット管理部５が把握している各ＯＮＵの送信開始時刻および送信期間に基づいて、受信データの無い区間にクロック抽出が可能なデータ列である固定パタンをデシリアラザ４１へ入力するようにすることにより、受信データが無い区間でも継続してクロックを抽出できるようにしている。したがって、ＳＥＲＤＥＳに機能の追加を行うことなく、データの受信が再開した場合に速やかに正常な受信処理を開始することができる。

つぎに、本実施の形態の動作について説明する。まず、上りスロット管理部５の動作例を説明する。ＰＯＮシステムではＯＮＵのデータ送信タイミングはＯＬＴにて制御されており、本実施の形態では、上りスロット管理部５がこの制御を実施する。

図４は、ＯＬＴが実施するＯＮＵに対する送信タイミング制御の一例を示す図である。ＯＬＴの上りスロット管理部５の割当量算出部５１は、基準クロック１２が生成する基準クロックに基づいて各ＯＮＵに対する送信開始時刻Ｔと送信期間Ｌを決定し、決定した送信開始時刻Ｔおよび送信期間ＬをＯＮＵへ通知する（ステップＳ１）。ＯＮＵは、この送信開始時刻と送信期間を通知されることにより送信許可を得る。ＯＮＵは、ＯＬＴからの通知により指定された送信時刻Ｔからデータの送信を開始し（ステップＳ２）、データの送信開始から送信期間終了時点（Ｔ＋Ｌ）までデータを送信することができる。したがって、ＯＬＴでは、ＯＮＵからのデータが到達する時刻をあらかじめ予想することが可能である。

上りスロット管理部５は、割当量算出部５１が決定した各ＯＮＵの送信開始時刻、送信期間を割当情報として保持し、割当情報に基づいて各ＯＮＵから正しい時刻にデータが到達したかの精査を行う。図５は、上りスロット管理部５が保持する割当情報の一例を示す図である。図５に示すように、たとえば、ＯＮＵ＃１〜ＯＮＵ＃３に対して送信タイミング制御を行った場合、ＯＮＵごとの送信開始時刻、送信期間およびＲＴＴ（Round Trip Time）を含むこととする。ＲＴＴは、ＯＬＴと各ＯＮＵ間の往復遅延時間であり、ＯＬＴが、あらかじめ計測しておく。また、ＲＴＴを定期的に計測してその結果に基づいて値を更新するようにしてもよい。

なお、ここでは、各ＯＮＵの基準時刻はＯＬＴの基準時刻に比べ、ＯＬＴから各ＯＮＵまでの遅延時間分だけ遅延しているとする。したがって、ＯＮＵが時刻Ｔでデータを送信した場合、ＯＬＴの基準時刻ではＴ＋Ａ（ＡはＯＬＴから各ＯＮＵまでの遅延時間）に送信されることになる。ＯＬＴは、Ｔ＋ＡからさらにＯＮＵからＯＬＴまでの遅延時間Ｂだけ経過した時刻（Ｔ＋ａ＋Ｂ＝Ｔ＋ＲＴＴ）にＯＮＵから送信されたデータを受信することになる。

以上のように、ＯＬＴでは、送信開始時刻、送信期間およびＲＴＴに基づいて、各ＯＮＵから送信されたデータの受信が開始する時刻と終了する時刻を求めることができる。本実施の形態では、上りスロット管理部５が、データ選択部３に対して、各ＯＮＵから送信されたデータの受信が開始する時刻（バースト開始位置）にバースト先頭指示信号を出力し、データの受信が終了する時刻（バースト終了位置）にバースト末尾指示信号を出力する。

図６は、本実施の形態の動作タイミングの一例を示す図である。図６では、横軸は時間を示しており、最上段には、データ再生部１へ入力されるデータを示し、２段目には、データ選択部３から出力されるデータを示している。また、３段目には、上りスロット管理部５から出力されるバースト先頭指示信号を示し、４段目には、上りスロット管理部５から出力されるバースト末尾指示信号を示している。

図６では、ＯＮＵからバーストデータ＃１が送信され、その前後にＯＮＵからのデータ送信が無い区間が存在する例を示している。ここでは、上りスロット管理部５は、バースト先頭位置で、バースト先頭指示信号をLowからHighにして出力し、また、バースト末尾位置で、バースト末尾指示信号をLowからHighにして出力することとする。データ選択部３は、バースト末尾指示信号がHighになった場合にバースト末尾指示を受信したと判断し、固定パタン生成部２から出力される固定データを、ＳＥＲＤＥＳ部４に出力するデータとして選択する。すなわち、ＯＮＵからの送信データがない場合には、データ選択部３は、固定パタン生成部２から出力されるデータを選択して、ＳＥＲＤＥＳ部４へ出力する。

なお、模擬データは、バースト先頭識別子とバースト末尾識別子との間の符号間距離が十分に大きいデータである。模擬データは、クロックに従って送出されこのクロックの位相に従って０や１に遷移する。そのため、模擬データは必要とされる位相情報を位相同期回路へ供給できる。

固定パタン生成部２が生成する固定パタンはＳＥＲＤＥＳ部４がクロック抽出するために十分なデータ変化があるようなデータとして生成されるようにしておく。そのため、ＳＥＲＤＥＳ部４は、ＯＮＵからの送信データがない場合にも、正常なクロック抽出が可能な安定状態となる。固定パタンは、どのようなデータでもよいが、たとえば、ＰＲＢＳ７生成多項式またはＰＲＢＳ３１に基づく疑似ランダムパタンを用いることができる。また、本実施の形態では固定パタンとして固定のデータを生成するようにしたが、固定のデータに限らず、所定の期間で０と１の比率が同程度となる模擬データであればよく、毎回異なるようなデータを用いてもよい。すなわち、固定パタン生成部２は、１種の模擬データ生成手段である。模擬データ生成手段は、所定の算出法則に従った模擬データ（固定データも含む）を生成する手段である。

また、データ選択部３は、バースト先頭指示信号がHighになった場合にバースト先頭指示を受信したと判断し、データ再生部１から出力されるデータを、ＳＥＲＤＥＳ部４に出力するデータ（図６のバーストデータ＃１´）として選択する。

このように、ＯＮＵからの送信データがない場合にもＳＥＲＤＥＳ部４は安定状態であるため、その後にＯＮＵから送信データを受信しても、ＳＥＲＤＥＳ部４は安定状態でデータを受信できるため、すぐに正常データを並列化できる。そして、さらに上りスロット管理部５からバースト末尾指示信号が入力される（バースト末尾指示信号がHighになる）と、データ選択部３は固定パタン生成部２からの固定データを選択して、ＳＥＲＤＥＳ部４へ出力し、バースト先頭指示の待ち状態となる。

図７は、本実施の形態のデータ選択部３の動作手順の一例を示すフローチャートである。まず、データ選択部３は、バースト先頭指示を受信したか否かを判断する（ステップＳ１１）。バースト先頭指示を受信したと判断した場合（ステップＳ１１ Ｙｅｓ）は、データ選択部３は、データ再生部１から出力されるデータ（以下、再生データという）を、ＳＥＲＤＥＳ部４に出力する（ステップＳ１２）。

その後、データ選択部３は、バースト末尾指示を受信したか否かを判断する（ステップＳ１３）。バースト末尾指示を受信したと判断した場合（ステップＳ１３ Ｙｅｓ）は、データ選択部３は、固定パタン生成部２から出力されるデータを選択して、ＳＥＲＤＥＳ部４へ出力し（ステップＳ １４）、ステップＳ１１に戻る。また、ステップＳ１１でバースト先頭指示を受信していないと判断した場合（ステップＳ１１ Ｎｏ）は、ステップＳ１４へ進む。ステップＳ１３でバースト末尾指示を受信していないと判断した場合（ステップＳ１３ Ｎｏ）は、ステップＳ１２に戻る。

以上のように、本実施の形態では、ＰＯＮのアクセス制御を行う上りスロット管理部５が有する情報に基づいてバースト先頭指示信号およびバースト末尾指示信号を出力し、それらの信号に基づいて、データ選択部３が、固定パタンとバーストデータのいずれかを、ＳＥＲＤＥＳ部４へ出力するデータとして選択するようにした。そのため、簡易な構成で、ＳＥＲＤＥＳ部４はＯＮＵからの送信データが無い場合にも安定状態を保つことができ、ＯＮＵからのデータを受信可能な状態になるまでの準備期間を短縮することができる。または位相同期回路の構成によっては、模擬データを送出するクロックと参照クロックの位相を合わせることにより準備期間をさらに短縮することができる。

実施の形態２．
図８は、本発明にかかる局内装置（ＯＬＴ）の実施の形態２の機能構成例を示す図である。図３に示すように、本実施の形態の局内装置は、実施の形態１の上りスロット管理部５を上りスロット管理部５ａに替え、ブロック同期検出部８を追加する以外は実施の形態１の局内装置と同様である。実施の形態１と同様の機能を有する構成要素は、実施の形態１と同一の符号を付して説明を省略する。

本実施の形態が実施の形態１と異なる点は、バースト末尾指示信号がブロック同期検出部８から出力されることである。本実施の形態のそれ以外の動作は、実施の形態１と同様である。図９は、本実施の形態の動作の一例を示す図である。また、図１０は、ＯＮＵからＯＬＴに送信されるデータのフォーマットの一例を示す図である。図１０に示すように、ＯＮＵからＯＬＴに送信されるデータは、バーストデータの送信前の準備期間を示すＯＬＴ同期期間と、バースト先頭を示す識別子であるバースト先頭識別子と、送信するデータであるデータと、バースト末尾を示す識別子であるバースト末尾識別子（終了コード）で構成される。ＯＬＴ同期期間は、ＯＬＴがＯＮＵからのデータを受信可能な状態になるまでの準備期間であり、実際のデータは送信されない期間である。

実施の形態１では、上りスロット管理部５が、ＯＮＵの送信タイミングの制御情報に基づいてバースト開始指示信号およびバースト末尾指示信号を出力したが、ＯＮＵに対する送信タイミングの指示とＯＮＵが送信したバーストデータをＯＬＴが実際に受信するタイミングには、誤差がある。この誤差は、一般にＯＬＴ同期期間よりは小さいが、バースト末尾識別子の期間よりは非常に大きいことが考えられる。図４の例でも、バーストデータの開始位置、すなわちＯＬＴ同期期間の開始位置とバースト先頭指示位置は異なっているが、バースト先頭指示位置はＯＬＴ同期期間内であるため、問題ない。

一方、バーストデータの末尾については、誤差が終了コードの期間より大きい場合、実際のバーストデータの終了タイミングとバースト末尾指示信号による末尾の指示との誤差が大きくなり、データ抽出部７からデータを出力中に、データ選択部３が固定パタンに切り替える（ＳＥＲＤＥＳ部４への出力として固定パタンを選択する）可能性がある。また、逆に、バーストデータが終了してから固定パタンに切り替わるまでの時間が大きいことが考えられる。

そこで、本実施の形態では、ブロック同期検出部８が、バースト末尾識別子のデータパタンを保持しておき、保持しているパタンとデータ再生部１から出力されるバーストデータとを比較する（パタンチェック）。そして、ブロック同期検出部８は、バーストデータが保持しているパタンと一致した場合にバーストデータの終了を示すコード（バースト末尾識別子）を検出したと判断し、バースト末尾を指示するバースト末尾指示信号を出力する。

そして、データ選択部３は、このバースト末尾指示信号に基づいて、実施の形態１と同様に、ＳＥＲＤＥＳ部４へ出力するデータを選択する。そのため、本実施の形態では、固定パタンへの切り替えの誤差を小さくすることができる。なお、本実施の形態の上りスロット管理部５ａは、バースト末尾指示信号を出力する必要がないが、それ以外の動作は実施の形態１の上りスロット管理部５と同様である。また、以上述べた以外の本実施の形態の動作は、実施の形態１と同様である。

以上のように、本実施の形態では、ブロック同期検出部８が、バーストデータに基づいて終了コードを検出した場合に、バースト末尾を指示するバースト末尾指示信号を出力するようにした。そのため、実施の形態１と同様の効果が得られるとともに、データの到着タイミングの誤差によるデータ選択部３の不適切な切り替えを防ぐことができる。

実施の形態３．
図１１は、発明にかかる局内装置（ＯＬＴ）の実施の形態３の機能構成例を示す図である。図５に示すように、本実施の形態の局内装置は、実施の形態２のブロック同期検出部８をデータ選択部３ａの内部に備え、データ選択部３をデータ選択部３ａに替える以外は実施の形態２の局内装置と同様である。実施の形態１または実施の形態２と同様の機能を有する構成要素は、実施の形態１または実施の形態２と同一の符号を付して説明を省略する。

本実施の形態では、実施の形態２と同様に、ブロック同期検出部８から出力されるバースト末尾指示信号に基づいてデータ選択部３ａが切り替えを行うが、ブロック同期検出部８をデータ選択部３ａの内部の機能としている。このような構成にすることにより、データ選択部３ａが、データ再生部１から出力されるデータを用いてバースト末尾を検出し、実際のバーストデータの終了後のタイミングで固定パタンに切り替えることができる。すなわち、バースト末尾検出を行いながらデータ選択を行うことにより、実際のバースト末尾とバースト末尾指示の誤差を無くし、不適切な固定パタンの切り替えを防ぐ。

ブロック同期検出部８を内部に備える以外のデータ選択部３ａの動作は、実施の形態２のデータ選択部３の動作と同様である。また、以上述べた以外の本実施の形態の動作は、実施の形態２と同様である。

なお、以上の説明では、データ選択部３ａは、データの先頭については、実施の形態２と同様に上りスロット管理部５ａからのバースト先頭指示信号に基づいてバースト先頭位置を認識するようにした。一方、図１０で示したように、ＯＮＵから送信されるデータには、バーストデータの先頭を示すバースト先頭識別子も含まれており、これを用いてバーストの先頭を認識するようにしてもよい。また、同様に実施の形態２のブロック同期検出部８が、上りスロット管理部５ａからのバースト先頭指示信号の替わりに、バースト先頭識別子を用いてバーストの先頭を認識しバースト先頭指示信号を出力するようにしてもよい。

図１２は、バーストの先頭認識を行う場合のデータ選択部３ａの動作手順の一例を示すフローチャートである。データ選択部３ａは、バースト先頭識別子のデータパタンとバースト末尾識別子のデータパタンを保持しておくこととする。データ選択部３ａは、保持しているバースト先頭識別子のデータパタンとデータ再生部１から出力されるバーストデータとを比較する（バースト先頭パタンチェック：ステップＳ２１）。保持しているバースト先頭識別子のデータパタンとデータ再生部１から出力されるバーストデータが一致した場合（ステップＳ２１ Ｙｅｓ）、データ選択部３ａは、データ再生部１から出力されるバーストデータをＳＥＲＤＥＳ部４に出力する（ステップＳ２２）。

その後、データ選択部３は、保持しているバースト末尾識別子のデータパタンとデータ再生部１から出力されるバーストデータとを比較する（バースト末尾パタンチェック：ステップＳ２３）。保持しているバースト末尾識別子のデータパタンとデータ再生部１から出力されるバーストデータが一致した場合（ステップＳ２３ Ｙｅｓ）、データ選択部３ａは固定パタン生成部２から出力されるデータを選択して、ＳＥＲＤＥＳ部４へ出力し（ステップＳ ２４）、ステップＳ２１に戻る。また、ステップＳ２１で一致しないと判断した場合（ステップＳ２１ Ｎｏ）は、ステップＳ２４へ進む。ステップＳ２３で一致しないと判断した場合（ステップＳ２３ Ｎｏ）は、ステップＳ２２に戻る。

以上のように、本実施の形態では、実施の形態２と同様のブロック同期検出部８をデータ選択部３ａの内部に備えるようにした。そのため、バースト末尾検出を行いながらデータ選択を行うことができ、実施の形態２の動作を、より速やかに正確に実施することができる。

実施の形態４．
図１３は、本発明にかかる局内装置の実施の形態４の機能構成例を示す図である。図６に示すように、本実施の形態の局内装置は、ＳＥＲＤＥＳ部４ａと実施の形態１の同様の上りスロット管理部５と、を備える。本実施の形態のＳＥＲＤＥＳ部４ａは、実施の形態１のデータ再生部１とＳＥＲＤＥＳ部４とを統合し、さらに固定パタン生成部２を内部に備えるようにした形態である。実施の形態１と同様の機能を有する構成要素は、同一の符号を付して説明を省略する。

ＳＥＲＤＥＳ部４ａは、実施の形態１と同様の固定パタン生成部２と、データ選択部３ａと、クロック抽出部６ａと、データ抽出部７ａと、並列化部９と、で構成される。実施の形態１のデータ再生部１は、クロック抽出部６とデータ抽出部７を備えるが、実施の形態１のＳＥＲＤＥＳ部４のデシリアライザ４１でも、クロック抽出、データ抽出が行われ、その後に並列化処理が行われる。本実施の形態では、図１３に示すように、クロック抽出、データ抽出の機能を１箇所に集約している。

データ選択部３ａは、入力されるバーストデータがクロック抽出、データ抽出後のデータ（データ再生部１からの出力）ではなく、クロック抽出、データ抽出前のデータとなり、選択したデータ（固定パタンまたはバーストデータのいずれかの選択）を出力するクロック抽出部６ａとなるが、それ以外の機能および動作は実施の形態１と同様であり、上りスロット管理部５から出力されるバースト末尾指示信号およびバースト先頭指示信号に基づいて出力するデータの選択を行う。

また、クロック抽出部６ａ，データ抽出部７ａは、データの入力元がデータ選択部３ａとなり、出力先が並列化部９となり、また、データ選択部３ａが固定パタンのデータを選択した、固定パタンのデータが入力される以外は、実施の形態１のクロック抽出部６，データ抽出部７と同様である。並列化部９は、実施の形態１のＳＥＲＤＥＳ部４のうちの並列化の処理を行う機能部である。以上述べた以外の本実施の形態の動作は、実施の形態１と同様である。

以上のように、本実施の形態では、実施の形態１のデータ再生部１とＳＥＲＤＥＳ部４とを１つの構成要素として統合し、クロック抽出、データ抽出を行う処理部を共通化することとした。そのため、実施の形態１より効率的に処理を実施することができ、実施の形態１と同様の効果が得られるとともに、データ再生に必要な準備期間を最短にすることができる。

以上のように、本発明にかかる局内装置およびデータ受信処理方法は、ＰＯＮシステムに有用であり、特に、クロック抽出にＰＬＬを用いる場合に適している。

１ データ再生部
２ 固定パタン生成部
３，３ａ データ選択部
４，４ａ ＳＥＲＤＥＳ部
５，５ａ 上りスロット管理部
６，６ａ クロック抽出部
７，７ａ データ抽出部
８ ブロック同期検出部
９ 並列化部
１０ データ再生選択部
１１ ＭＡＣ処理部
１２ 基準クロック
１３ フレームバッファ
４１ デシリアライザ
４２ シリアライザ
４３ ＰＬＬ部
４４ １対１６並列化部
４５ バッファメモリ
５１ 割当量算出部

Claims (11)

1. 位相同期回路を有し、この位相同期回路が抽出したクロックに基づき終端装置から受信したバーストデータを並列化するデシリアライザと、
   前記バーストデータがない場合に前記位相同期回路へ位相情報を供給する模擬データを生成する模擬データ生成手段と、
   前記バーストデータの有無を検出し、この検出結果に基づいて、前記模擬データと前記バーストデータとのいずれかを選択し、選択したデータを並列化対象のデータとして前記デシリアライザへ入力するデータ選択手段と、
   を備えることを特徴とする局内装置。
2. 終端装置から受信したバーストデータを並列化するＳＥＲＤＥＳを備える局内装置であって、
   前記ＳＥＲＤＥＳは、
   模擬データを生成する模擬データ生成手段と、
   前記バーストデータの有無に基づいて、前記模擬データと前記バーストデータとのいずれかを選択するデータ選択手段と、
   前記データ選択手段が選択したデータからクロックを抽出するクロック抽出手段と、
   前記クロック抽出手段が抽出したクロックと前記データ選択手段が選択したデータとに基づいて情報データを抽出するデータ抽出手段と、
   前記データ抽出手段が抽出した情報データを並列化する並列化手段と、
   を備えることを特徴とする局内装置。
3. 前記データ生成手段は、前記バーストデータの先頭を示すデータ先頭指示信号と、前記バーストデータの末尾を示すデータ末尾指示信号とに基づいて、前記バーストデータの有無を検出することを特徴とする請求項１または２に記載の局内装置。
4. 前記模擬データが固定データであることを特徴とする請求項１、２または３に記載の局内装置。
5. 前記模擬データは、前記デシリアライザでの位相同期が維持可能な程度に所定期間の０と１の出現確率がほぼ同じであることを特徴とする請求項１、３または４に記載の局内装置。
6. 前記終端装置から送信される前記バーストデータの送信タイミングを制御し、前記送信タイミングに基づいて、前記データ先頭指示信号および前記データ末尾指示信号を生成する上りスロット管理手段、
   をさらに備えることを特徴とする請求項３に記載の局内装置。
7. 前記終端装置から送信される前記バーストデータの送信タイミングを制御し、前記送信タイミングに基づいて、データ先頭指示信号を生成する上りスロット管理手段と、
   前記終端装置から送信されたバーストデータに含まれるそのバーストデータの終了を示す終了コードに基づいて、データ末尾指示信号を生成するブロック同期検出手段と、
   をさらに備えることを特徴とする請求項１または２に記載の局内装置。
8. 前記終端装置から送信されたバーストデータからデータを抽出するとともに、前記データ選択部へ抽出したデータを供給するデータ抽出手段、
   さらにを備え、
   前記ブロック同期検出手段は、前記データ抽出手段が抽出した前記バーストデータの終了コードに基づいて前記データ末尾指示信号を生成することを特徴とする請求項７に記載の局内装置。
9. 前記終端装置から送信されたバーストデータに含まれるそのバーストデータの開始を示す開始コードに基づいてデータ先頭指示信号を生成し、また、前記終端装置から送信されたバーストデータに含まれるそのバーストデータの終了を示す終了コードに基づいてデータ末尾指示信号を生成するブロック同期検出手段、
   をさらに備えることを特徴とする請求項１または２に記載の局内装置。
10. 終端装置と、前記終端装置と接続する局内装置と、を備えるＰＯＮシステムであって、
    前記局内装置は、
    前記終端装置から受信したバーストデータを並列化するデシリアライザと、
    所定の算出法則に従ったデータである模擬データを生成する模擬データ生成手段と、
    前記バーストデータの先頭を示すデータ先頭指示信号と、前記バーストデータの末尾を示すデータ末尾指示信号と、に基づいて、前記模擬データと前記バーストデータとのいずれかを選択し、選択したデータを並列化対象のデータとして前記デシリアライザへ入力するデータ選択手段と、
    を備えることを特徴とするＰＯＮシステム。
11. 終端装置から受信したバーストデータを並列化するデシリアライザを備える局内装置におけるデータ受信処理方法であって、
    模擬データを生成する模擬データ生成ステップと、
    前記バーストデータの先頭を示すデータ先頭指示信号と、前記バーストデータの末尾を示すデータ末尾指示信号と、に基づいて、前記模擬データと前記バーストデータとのいずれかを選択し、選択したデータを並列化対象のデータとして前記デシリアライザへ入力するデータ選択ステップと、
    を含むことを特徴とするデータ受信処理方法。

Images