JPWO2010044409A1 - マルチルートpciエクスプレススイッチ、その起動方法、及び、マルチルートpciマネージャプログラム - Google Patents
マルチルートpciエクスプレススイッチ、その起動方法、及び、マルチルートpciマネージャプログラム Download PDFInfo
- Publication number
- JPWO2010044409A1 JPWO2010044409A1 JP2010533906A JP2010533906A JPWO2010044409A1 JP WO2010044409 A1 JPWO2010044409 A1 JP WO2010044409A1 JP 2010533906 A JP2010533906 A JP 2010533906A JP 2010533906 A JP2010533906 A JP 2010533906A JP WO2010044409 A1 JPWO2010044409 A1 JP WO2010044409A1
- Authority
- JP
- Japan
- Prior art keywords
- pci
- root
- switch
- virtual
- pci express
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 25
- 230000004913 activation Effects 0.000 claims description 24
- 238000012545 processing Methods 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 5
- 238000012546 transfer Methods 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims 1
- 238000011144 upstream manufacturing Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 5
- 238000010276 construction Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000006855 networking Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4081—Live connection to bus, e.g. hot-plugging
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Computer Security & Cryptography (AREA)
- Stored Programmes (AREA)
- Bus Control (AREA)
Abstract
Description
本発明は、日本国特許出願:特願2008−266444号(2008年10月15日出願)の優先権主張に基づくものであり、同出願の全記載内容は引用をもって本書に組み込み記載されているものとする。
第1の側面に記載のとおりのマルチルートPCIエクスプレススイッチが好ましい。
マルチルートPCIエクスプレススイッチにおいて、前記複数のルートコンプレックスに対して接続可能なマルチルート対応PCI-PCIブリッジと、前記複数のルートコンプレックスに対応して設けられ、前記マルチルート対応PCI−PCIブリッジを含む複数のブリッジ間の接続を行う仮想PCIエクスプレススイッチと、をさらに備えることが好ましい。
マルチルートPCIエクスプレススイッチにおいて、前記仮想スイッチブリッジ制御部は、システムを構成するスイッチの数、及び、スイッチのリンク数の情報に基づいて設定されるPCIスイッチブリッジ仮想コンフィグレーションレジスタを備えることが好ましい。
マルチルートPCIエクスプレススイッチにおいて、データ転送時に必要なアドレス情報が格納された実コンフィグレーションレジスタをさらに備え、前記仮想スイッチブリッジ制御部が、前記設定レジスタの設定に基づいて、前記PCIスイッチブリッジ仮想コンフィグレーションレジスタと前記実コンフィグレーションレジスタとの同期制御を行う仮想レジスタ同期制御部をさらに備えることが好ましい。
マルチルートPCIエクスプレススイッチにおいて、前記仮想スイッチブリッジ制御部が、前記マルチルートPCIエクスプレスの設定状態に応じて、前記仮想的なPCIツリーを実構成のPCIツリーと整合させるためのホットプラグイベントを発行するホットプラグイベント発行部をさらに備えることが好ましい。
第2の側面に記載のとおりのマルチルートPCIエクスプレススイッチの起動方法であることが好ましい。
マルチルートPCIエクスプレススイッチの起動方法において、前記マルチルートPCIエクスプレススイッチが、前記仮想的なPCIツリーの情報を保持し、前記仮想的なPCIツリーを実構成のPCIツリーに置き換えさせる仮想スイッチブリッジ制御部を備えているマルチルートPCIエクスプレススイッチの起動方法であることが好ましい。
マルチルートPCIエクスプレススイッチの起動方法において、ホストコンピュータのマルチルートPCIマネージャプログラムが、前記システム起動時に、システムを構成するスイッチの数、及び、スイッチのリンク数の情報に基づいて仮想的なPCIツリーを構築するために必要な情報を前記マルチルートPCIエクスプレススイッチに設定する処理を行い、前記ルートコンプレックスが、BIOSシステムを起動し、前記仮想的なPCIツリーを構築し、前記マルチルートPCIマネージャプログラムが、前記接続先のトポロジを確認して接続状況を確認した後、実構成のPCIツリーを構築するために必要な情報を前記マルチルートPCIエクスプレススイッチに設定し、前記ルートコンプレックスが、前記実構成のPCIツリーを構築するために設定された情報に基づいて、前記仮想的なPCIツリーを実構成のPCIツリーに置き換えるマルチルートPCIエクスプレススイッチの起動方法であることが好ましい。
マルチルートPCIエクスプレススイッチの起動方法において、前記マルチルートPCIマネージャプログラムは、前記マルチルートPCIエクスプレススイッチ内のレジスタを参照することにより、前記システムを構成するスイッチの数、及び、スイッチのリンク数を把握して仮想的なPCIツリーを構築するために必要な情報を設定し、前記ホストコンピュータが接続されるルートコンプレックスに対してVH(Virtual Hierarchy)番号を固定で割り当てて、前記ホストコンピュータが接続されるルートコンプレックスに対してスイッチの利用許可を与え、前記利用許可に応答して、前記利用許可を受けたルートコンプレックスが前記BIOSシステムを起動し、仮想的なPCIツリーを構築し、前記マルチルートPCIマネージャプログラムは、前記ルートコンプレックスの処理と並行して前記接続先のトポロジを確認して物理的な接続状況を把握し、I/Oが接続されているか否か確認し、接続されている場合はI/Oの種類を把握する処理を行うマルチルートPCIエクスプレススイッチの起動方法であることが好ましい。
マルチルートPCIエクスプレススイッチの起動方法において、前記マルチルートPCIマネージャプログラムは、前記物理的な接続状況の把握、I/Oの種別の把握に、前記マルチルートPCIエクスプレススイッチが、その設定に応答してホットプラグイベントを発行して、前記ルートコンプレックスに前記仮想的なPCIツリーと実構成のPCIツリーとの整合を行わせるマルチルートPCIエクスプレススイッチの起動方法であることが好ましい。
マルチルートPCIマネージャプログラムとしては、第3の側面に記載のとおりとすることが好ましい。
マルチルートPCIマネージャプログラムを記録したコンピュータが読み取り可能な記憶媒体としては、上記形態11のマルチルートPCIマネージャプログラムを記録したコンピュータが読み取り可能な記憶媒体であることが好ましい。
102,109,1021 ルートコンプレックス
103,110,1031 メモリ
104 PCIエクスプレススイッチ
105,106,107 エンドポイント
505,506 MRエンドポイント
52,952 MR−PCIM
511,512 MRA PCIエクスプレススイッチ
5111 MR対応上流PCI−PCIブリッジ
5122,5124 MR対応上流・下流PCI−PCIブリッジ
5116,5117,5118,5119,5126,5127,5129 仮想PCIエクスプレススイッチ
5113,5133 MR対応下流PCI−PCIブリッジ
5114,5115 下流PCI−PCIブリッジ
5120 MRAコントローラ論理
5121,5131 設定レジスタ
5112,5123 上流PCI−PCIブリッジ
1502 コンフィグレーションレジスタ
18001 バス番号下限値
18002 バス番号上限値
18003 32ビットI/Oアドレス下限値
18004 32ビットI/Oアドレス上限値
18005 32ビットメモリ下限値
18006 32ビットメモリ上限値
18007 64ビットメモリ下限値
18008 64ビットメモリ上限値
18009 パケット転送ロジック
9511,9512 MRA拡張PCIエクスプレススイッチ
81 多段仮想スイッチブリッジ制御部
821 コンフィグレーション送受制御部
822 多段仮想スイッチ仮想ブリッジ制御部
823 ホットプラグイベント発行部
824 PCIスイッチブリッジ仮想コンフィグレーションレジスタ情報
825 仮想レジスタ同期制御
Claims (11)
- 複数のルートコンプレックスに対して接続可能なマルチルートPCIエクスプレススイッチにおいて、
スイッチの接続先のトポロジ、物理的な接続状況に基づいてPCIツリーの設定に必要な情報を格納する設定レジスタと、
前記設定レジスタの状態によらず、仮想的なPCIツリーを構築するために必要な情報を格納する仮想スイッチブリッジ制御部と、
を備えたマルチルートPCIエクスプレススイッチ。 - 前記複数のルートコンプレックスに対して接続可能なマルチルート対応PCI-PCIブリッジと、
前記複数のルートコンプレックスに対応して設けられ、前記マルチルート対応PCI−PCIブリッジを含む複数のブリッジ間の接続を行う仮想PCIエクスプレススイッチと、
をさらに備えた請求項1記載のマルチルートPCIエクスプレススイッチ。 - 前記仮想スイッチブリッジ制御部は、システムを構成するスイッチの数、及び、スイッチのリンク数の情報に基づいて設定されるPCIスイッチブリッジ仮想コンフィグレーションレジスタを備えた請求項1又は2記載のマルチルートPCIエクスプレススイッチ。
- データ転送時に必要なアドレス情報が格納された実コンフィグレーションレジスタをさらに備え、
前記仮想スイッチブリッジ制御部が、前記設定レジスタの設定に基づいて、前記PCIスイッチブリッジ仮想コンフィグレーションレジスタと前記実コンフィグレーションレジスタとの同期制御を行う仮想レジスタ同期制御部をさらに備えた請求項1乃至3いずれか1項記載のマルチルートPCIエクスプレススイッチ。 - 前記仮想スイッチブリッジ制御部が、前記マルチルートPCIエクスプレスの設定状態に応じて、前記仮想的なPCIツリーを実構成のPCIツリーと整合させるためのホットプラグイベントを発行するホットプラグイベント発行部をさらに備えた請求項1乃至4いずれか1項記載のマルチルートPCIエクスプレススイッチ。
- 複数のルートコンプレックスに接続されるマルチルートPCIエクスプレススイッチの起動方法であって、
システム起動時に、システムを構成するスイッチの数、及び、スイッチのリンク数の情報に基づいて仮想的なPCIツリーを構築するために必要な情報を前記マルチルートPCIエクスプレススイッチに設定するステップと、
前記設定された情報に基づいて、BIOSシステムを起動し、仮想的なPCIツリーを構築するステップと、
前記接続先のトポロジを確認して接続状況を確認した後、前記仮想的なPCIツリーを
実構成のPCIツリーに置き換えるステップと、
を有するマルチルートPCIエクスプレススイッチの起動方法。 - 前記マルチルートPCIエクスプレススイッチが、前記仮想的なPCIツリーの情報を保持し、前記仮想的なPCIツリーを実構成のPCIツリーに置き換えさせる仮想スイッチブリッジ制御部を備えている請求項6記載のマルチルートPCIエクスプレススイッチの起動方法。
- ホストコンピュータのマルチルートPCIマネージャプログラムが、前記システム起動時に、システムを構成するスイッチの数、及び、スイッチのリンク数の情報に基づいて仮想的なPCIツリーを構築するために必要な情報を前記マルチルートPCIエクスプレススイッチに設定する処理を行い、
前記ルートコンプレックスが、BIOSシステムを起動し、前記仮想的なPCIツリーを構築し、
前記マルチルートPCIマネージャプログラムが、前記接続先のトポロジを確認して接続状況を確認した後、実構成のPCIツリーを構築するために必要な情報を前記マルチルートPCIエクスプレススイッチに設定し、
前記ルートコンプレックスが、前記実構成のPCIツリーを構築するために設定された情報に基づいて、前記仮想的なPCIツリーを実構成のPCIツリーに置き換える
請求項6又は7記載のマルチルートPCIエクスプレススイッチの起動方法。 - 前記マルチルートPCIマネージャプログラムは、前記マルチルートPCIエクスプレススイッチ内のレジスタを参照することにより、前記システムを構成するスイッチの数、及び、スイッチのリンク数を把握して仮想的なPCIツリーを構築するために必要な情報を設定し、前記ホストコンピュータが接続されるルートコンプレックスに対してVH(Virtual Hierarchy)番号を固定で割り当てて、前記ホストコンピュータが接続されるルートコンプレックスに対してスイッチの利用許可を与え、
前記利用許可に応答して、前記利用許可を受けたルートコンプレックスが前記BIOSシステムを起動し、仮想的なPCIツリーを構築し、
前記マルチルートPCIマネージャプログラムは、前記ルートコンプレックスの処理と並行して前記接続先のトポロジを確認して物理的な接続状況を把握し、I/Oが接続されているか否か確認し、接続されている場合はI/Oの種類を把握する処理を行う請求項8記載のマルチルートPCIエクスプレススイッチの起動方法。 - 前記マルチルートPCIマネージャプログラムは、前記物理的な接続状況の把握、I/Oの種別の把握に、
前記マルチルートPCIエクスプレススイッチが、その設定に応答してホットプラグイベントを発行して、前記ルートコンプレックスに前記仮想的なPCIツリーと実構成のPCIツリーとの整合を行わせる請求項9記載のマルチルートPCIエクスプレススイッチの起動方法。 - 複数のルートコンプレックスに接続されるマルチルートPCIエクスプレススイッチをコンピュータに管理させるマルチルートPCIマネージャプログラムであって、
システム起動時に、前記マルチルートPCIエクスプレススイッチを構成するスイッチの数、及び、スイッチのリンク数の情報に基づいて仮想的なPCIツリーの構築に必要な情報を前記マルチルートPCIエクスプレススイッチに設定するステップと、
前記設定した情報に基づいて、前記ルートコンプレックスに前記マルチルートPCIエクスプレススイッチの使用許可を与えるステップと、
前記マルチルートPCIエクスプレススイッチの接続先のトポロジ、物理的な接続状況を確認して実構成のPCIツリー構築に必要な情報を前記マルチルートPCIエクスプレススイッチに設定するステップと、を有するマルチルートPCIマネージャプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010533906A JP5440507B2 (ja) | 2008-10-15 | 2009-10-14 | マルチルートpciエクスプレススイッチ、その起動方法、及び、マルチルートpciマネージャプログラム |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008266444 | 2008-10-15 | ||
JP2008266444 | 2008-10-15 | ||
PCT/JP2009/067758 WO2010044409A1 (ja) | 2008-10-15 | 2009-10-14 | マルチルートpciエクスプレススイッチ、その起動方法、及び、マルチルートpciマネージャプログラム |
JP2010533906A JP5440507B2 (ja) | 2008-10-15 | 2009-10-14 | マルチルートpciエクスプレススイッチ、その起動方法、及び、マルチルートpciマネージャプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2010044409A1 true JPWO2010044409A1 (ja) | 2012-03-15 |
JP5440507B2 JP5440507B2 (ja) | 2014-03-12 |
Family
ID=42106572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010533906A Active JP5440507B2 (ja) | 2008-10-15 | 2009-10-14 | マルチルートpciエクスプレススイッチ、その起動方法、及び、マルチルートpciマネージャプログラム |
Country Status (3)
Country | Link |
---|---|
US (1) | US8719483B2 (ja) |
JP (1) | JP5440507B2 (ja) |
WO (1) | WO2010044409A1 (ja) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101397377B1 (ko) * | 2008-02-26 | 2014-05-19 | 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. | 호스트 열거 프로세스 수행 방법 및 장치 |
JP5401679B2 (ja) * | 2009-02-19 | 2014-01-29 | 株式会社日立製作所 | 計算機システム、管理方法及び管理サーバ |
JP5074457B2 (ja) * | 2009-06-04 | 2012-11-14 | 株式会社日立製作所 | 計算機システム、スイッチ切り替え方法及びpciスイッチ |
US8554973B2 (en) * | 2010-04-23 | 2013-10-08 | Hitachi, Ltd. | Storage device and method for managing size of storage device |
US8949499B2 (en) * | 2010-06-24 | 2015-02-03 | International Business Machines Corporation | Using a PCI standard hot plug controller to modify the hierarchy of a distributed switch |
WO2012023152A2 (en) * | 2010-08-19 | 2012-02-23 | Ineda Systems Pvt. Ltd | Multi-processor electronic systems |
US20130151750A1 (en) * | 2010-08-19 | 2013-06-13 | Balaji Kanigicherla | Multi-root input output virtualization aware switch |
JP5399570B2 (ja) * | 2010-11-29 | 2014-01-29 | 株式会社日立製作所 | 計算機システム、それに使用されるスイッチ及びパケット転送制御方法 |
CN102819517A (zh) * | 2011-06-08 | 2012-12-12 | 鸿富锦精密工业(深圳)有限公司 | Pcie接口卡 |
JP5979229B2 (ja) | 2012-05-22 | 2016-08-24 | 富士通株式会社 | 情報処理装置、制御方法、及び制御プログラム |
US8843688B2 (en) | 2012-09-11 | 2014-09-23 | International Business Machines Corporation | Concurrent repair of PCIE switch units in a tightly-coupled, multi-switch, multi-adapter, multi-host distributed system |
US9262363B2 (en) | 2012-11-30 | 2016-02-16 | Ciena Corporation | PCI and PCI express virtual hot plug systems and methods |
KR102007368B1 (ko) * | 2012-12-17 | 2019-08-05 | 한국전자통신연구원 | Pci 익스프레스 스위치 및 이를 이용한 컴퓨터 시스템 |
US9436630B2 (en) * | 2013-06-11 | 2016-09-06 | Western Digital Technologies, Inc. | Using dual phys to support multiple PCIe link widths |
US20150254082A1 (en) * | 2014-03-10 | 2015-09-10 | Plx Technology, Inc. | Remote booting over pci express using synthetic remote boot capability |
US9779050B2 (en) | 2015-04-27 | 2017-10-03 | Red Hat Israel, Ltd. | Allocating virtual resources to root PCI bus |
US10572426B2 (en) * | 2015-06-02 | 2020-02-25 | Nxp Usa, Inc. | System-level redundancy in PCI express equipment |
WO2017201742A1 (zh) * | 2016-05-27 | 2017-11-30 | 华为技术有限公司 | 存储***及设备扫描方法 |
WO2017209854A1 (en) | 2016-05-31 | 2017-12-07 | Brocade Communications Systems, Inc. | Hot-plug hardware and software implementation |
US10133699B2 (en) | 2016-08-05 | 2018-11-20 | Red Hat Israel, Ltd. | Hot-plug of devices in virtualized computer systems |
KR102669219B1 (ko) | 2016-08-16 | 2024-05-28 | 삼성전자주식회사 | 종단 장치로부터 제공되는 부트 업 명령어에 기초하여 부팅 동작을 수행하도록 구성되는 전자 장치 |
WO2019036217A1 (en) | 2017-08-18 | 2019-02-21 | Missing Link Electronics, Inc. | HETEROGENEOUS TRANSPORT BASED ON PACKETS |
US11356388B2 (en) | 2017-08-18 | 2022-06-07 | Missing Link Electronics, Inc. | Real-time multi-protocol heterogeneous packet-based transport |
US10853299B2 (en) * | 2017-09-15 | 2020-12-01 | Dell Products L.P. | Hot-plugged PCIe device configuration system |
CN108804230B (zh) * | 2018-06-11 | 2020-05-26 | 苏州浪潮智能科技有限公司 | 一种根据pci设备的类型分配资源的方法、装置及介质 |
CN109408454B (zh) * | 2018-11-01 | 2021-10-22 | 郑州云海信息技术有限公司 | 一种芯片管理的方法以及相关装置 |
CN111651515B (zh) * | 2020-08-10 | 2020-10-27 | 成都智明达电子股份有限公司 | 可对外供电的高速数据卸载设备及其使用方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001265598A (ja) | 2000-03-15 | 2001-09-28 | Matsushita Electric Ind Co Ltd | 情報処理装置 |
JP4810349B2 (ja) * | 2006-08-11 | 2011-11-09 | 日本電気株式会社 | I/o装置及び方法 |
JP4501916B2 (ja) * | 2006-09-20 | 2010-07-14 | 日本電気株式会社 | I/o機器の共有システムと情報処理装置共有システム及びそれらに用いる方法 |
US8271604B2 (en) * | 2006-12-19 | 2012-09-18 | International Business Machines Corporation | Initializing shared memories for sharing endpoints across a plurality of root complexes |
US7657663B2 (en) * | 2006-12-19 | 2010-02-02 | International Business Machines Corporation | Migrating stateless virtual functions from one virtual plane to another |
US7813366B2 (en) * | 2006-12-19 | 2010-10-12 | International Business Machines Corporation | Migration of a virtual endpoint from one virtual plane to another |
US7979592B1 (en) * | 2007-02-09 | 2011-07-12 | Emulex Design And Manufacturing Corporation | Virtualization bridge device |
US20110029693A1 (en) * | 2008-04-01 | 2011-02-03 | Hubert Brinkmann | Reserving pci memory space for pci devices |
US8359415B2 (en) * | 2008-05-05 | 2013-01-22 | International Business Machines Corporation | Multi-root I/O virtualization using separate management facilities of multiple logical partitions |
US8625615B2 (en) * | 2008-05-16 | 2014-01-07 | Nec Corporation | PCI express switch, PCI express system, and network control method |
-
2009
- 2009-10-14 WO PCT/JP2009/067758 patent/WO2010044409A1/ja active Application Filing
- 2009-10-14 JP JP2010533906A patent/JP5440507B2/ja active Active
- 2009-10-14 US US13/060,980 patent/US8719483B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8719483B2 (en) | 2014-05-06 |
US20110185163A1 (en) | 2011-07-28 |
WO2010044409A1 (ja) | 2010-04-22 |
JP5440507B2 (ja) | 2014-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5440507B2 (ja) | マルチルートpciエクスプレススイッチ、その起動方法、及び、マルチルートpciマネージャプログラム | |
EP2927812B1 (en) | Method and apparatus for extending pcie bus domain | |
JP5598148B2 (ja) | スイッチング装置、情報処理装置、及びスイッチング装置の制御方法 | |
KR101324844B1 (ko) | 기능 변환 시스템 및 방법과 변환 수행 시스템 | |
US7822908B2 (en) | Discovery of a bridge device in a SAS communication system | |
US8700856B2 (en) | Method for accessing mirrored shared memories and storage subsystem using method for accessing mirrored shared memories | |
JP5310175B2 (ja) | スイッチシステム、及びスイッチシステムの制御方法 | |
JP4799222B2 (ja) | 情報処理装置、情報処理システムおよび初期化方法 | |
KR102007368B1 (ko) | Pci 익스프레스 스위치 및 이를 이용한 컴퓨터 시스템 | |
US11995019B2 (en) | PCIe device with changeable function types and operating method thereof | |
US11983136B2 (en) | PCIe device and operating method thereof | |
US11928070B2 (en) | PCIe device | |
US8775712B2 (en) | Bus connecting device for connecting host with external device | |
JP6094575B2 (ja) | I/oデバイス共有システムおよびi/oデバイス共有方法 | |
CN115203110A (zh) | PCIe功能及其操作方法 | |
JP2011113163A (ja) | Ioアクセス通信システムにおけるエンドポイント間通信制御装置および方法 | |
US20230318606A1 (en) | Interface device and method of operating the same | |
JP2001027920A (ja) | バスブリッジ回路及びそのパワーマネージメント方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120911 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130827 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131028 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131202 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5440507 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |