JPWO2007102212A1 - Manufacturing method of resistance change type memory element - Google Patents
Manufacturing method of resistance change type memory element Download PDFInfo
- Publication number
- JPWO2007102212A1 JPWO2007102212A1 JP2008503708A JP2008503708A JPWO2007102212A1 JP WO2007102212 A1 JPWO2007102212 A1 JP WO2007102212A1 JP 2008503708 A JP2008503708 A JP 2008503708A JP 2008503708 A JP2008503708 A JP 2008503708A JP WO2007102212 A1 JPWO2007102212 A1 JP WO2007102212A1
- Authority
- JP
- Japan
- Prior art keywords
- resistance state
- manufacturing
- film
- metal oxide
- resistance change
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008859 change Effects 0.000 title claims abstract description 240
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 182
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 113
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 113
- 239000004020 conductor Substances 0.000 claims abstract description 102
- 238000003860 storage Methods 0.000 claims abstract description 92
- 238000000034 method Methods 0.000 claims abstract description 88
- 238000010030 laminating Methods 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000010894 electron beam technology Methods 0.000 claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 9
- 239000002184 metal Substances 0.000 claims abstract description 9
- 230000001678 irradiating effect Effects 0.000 claims abstract description 8
- 230000008569 process Effects 0.000 claims description 66
- 238000010884 ion-beam technique Methods 0.000 claims description 9
- 125000004429 atom Chemical group 0.000 claims description 8
- 125000004430 oxygen atom Chemical group O* 0.000 claims description 8
- 230000035699 permeability Effects 0.000 claims description 4
- 230000003313 weakening effect Effects 0.000 claims description 3
- 238000002407 reforming Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 239000011651 chromium Substances 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 3
- 229910052753 mercury Inorganic materials 0.000 description 3
- 229910052723 transition metal Inorganic materials 0.000 description 3
- 150000003624 transition metals Chemical class 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000002223 garnet Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000012827 research and development Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 229910016036 BaF 2 Inorganic materials 0.000 description 1
- 229910004261 CaF 2 Inorganic materials 0.000 description 1
- -1 CaF 2 Chemical compound 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910004121 SrRuO Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- UIWYJDYFSGRHKR-UHFFFAOYSA-N gadolinium atom Chemical compound [Gd] UIWYJDYFSGRHKR-UHFFFAOYSA-N 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000010979 ruby Substances 0.000 description 1
- 229910001750 ruby Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/041—Modification of switching materials after formation, e.g. doping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/041—Modification of switching materials after formation, e.g. doping
- H10N70/043—Modification of switching materials after formation, e.g. doping by implantation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
同一種類の抵抗変化型記憶素子を複数製造する間、各抵抗変化型記憶素子間の抵抗値のばらつきが抑えられる抵抗変化型記憶素子の製造方法を提供する。上記目的を達成する本発明の抵抗変化型記憶素子の製造方法は、基板上に第１の導電体膜１１を積層する工程と、第１の導電体膜１１上に、製造後に印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する抵抗変化型記憶膜として作用する金属酸化膜１２を積層する工程と、同一種類の抵抗変化型記憶素子を製造している間、上記金属酸化膜１２それぞれの制御された一部領域に電磁波もしくは電子線を照射し、その一部領域を、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路に改質する工程と、上記金属酸化膜１２上に、上記第１の導電体膜１１と対になることでその金属酸化膜に電圧を印加する第２の導電体膜１３を積層する工程とを有することを特徴とする。Provided is a method for manufacturing a resistance change type storage element that can suppress variations in resistance values between the resistance change type storage elements while manufacturing a plurality of resistance change type storage elements of the same type. The manufacturing method of the resistance change type memory element of the present invention that achieves the above object includes a step of laminating the first conductor film 11 on the substrate, and the first conductor film 11 on the first conductor film 11 according to the applied voltage after manufacture. While the metal oxide film 12 acting as a resistance change type memory film that selectively holds the high resistance state and the low resistance state is laminated, and while manufacturing the same type of resistance change type memory element, the metal Irradiating an electromagnetic wave or an electron beam to each controlled partial region of each oxide film 12, and reforming the partial region into a conduction path that selectively holds a high resistance state and a low resistance state according to an applied voltage. And a step of laminating on the metal oxide film 12 a second conductor film 13 for applying a voltage to the metal oxide film by pairing with the first conductor film 11. It is characterized by.
Description
本発明は、印加電圧に応じて高抵抗状態と高抵抗状態よりも電流が流れやすい低抵抗状態とが切り替わり高抵抗状態と低抵抗状態とを選択的に保持する抵抗変化型記憶素子の製造方法に関する。 The present invention relates to a method of manufacturing a resistance change storage element that selectively switches between a high resistance state and a low resistance state by switching between a high resistance state and a low resistance state in which current flows more easily than the high resistance state in accordance with an applied voltage. About.
従来より、電源を切っても記憶内容を保持することができる不揮発性記憶素子の研究開発が盛んに行われている。 Conventionally, research and development of nonvolatile memory elements that can retain stored contents even when the power is turned off have been actively conducted.
最近、次世代型の新たな不揮発性記憶素子として、Ｒ−ＲＡＭ（Ｒｅｓｉｓｔａｎｃｅ ＲＡＭ）と呼ばれる抵抗変化型記憶素子が提案されている（例えば、特許文献１、非特許文献１、２参照）。
Recently, a resistance change type memory element called R-RAM (Resistance RAM) has been proposed as a new next generation type non-volatile memory element (see, for example,
このＲ−ＲＡＭは、印加電圧に応じて、高抵抗状態と、その高抵抗状態よりも電流が流れやすい低抵抗状態とに切り替わる抵抗変化型記憶膜を備え、高抵抗状態と低抵抗状態とを選択的に保持する不揮発性記憶素子である。 This R-RAM includes a resistance change type memory film that switches between a high resistance state and a low resistance state in which a current flows more easily than the high resistance state in accordance with an applied voltage. The nonvolatile memory element is selectively held.
Ｒ−ＲＡＭは、高速性、大容量性、低消費電力性など、既存の不揮発性記憶素子を凌ぐ可能性を秘めており、将来性が期待されている。
上述した抵抗変化型記憶素子の研究開発によれば、抵抗変化型記憶素子のデバイス性能を決める重要な因子として電界誘起性の巨大抵抗変化（ＣＥＲ：Ｃｏｌｏｓｓａｌ ｅｌｅｃｔｒｏ―ｒｅｓｉｓｔａｎｃｅ）が挙げられている。そして、抵抗変化型記憶素子における高抵抗状態の電気抵抗率と低抵抗状態の電気抵抗率との比（以下、ＣＥＲ値と称する）が大きいほど、抵抗変化型記憶素子のデバイス性能が高まると言われている。 According to the above-described research and development of the resistance change type memory element, an electric field induced giant resistance change (CER) is cited as an important factor that determines the device performance of the resistance change type memory element. In addition, it is said that the device performance of the resistance change memory element increases as the ratio of the electrical resistance in the high resistance state to the electrical resistance in the low resistance state (hereinafter referred to as CER value) increases in the resistance change memory element. It has been broken.
このＣＥＲ現象の発現機構はまだ十分には解明されておらず、諸説が唱えられている。例えば、抵抗変化型記憶膜に電圧を印加する電極膜とその抵抗変化型記憶膜との異種材料が接合することにより、接合界面において、電子の流れを不連続にする領域（ショットキー障壁や電子トラップ領域）が形成されることがＣＥＲ現象の発現機構であると言われている。 The expression mechanism of this CER phenomenon has not yet been fully elucidated, and various theories have been put forward. For example, a region in which the flow of electrons is discontinuous (Schottky barrier or electron, etc.) at the junction interface by joining different types of materials between the electrode film for applying a voltage to the resistance change memory film and the resistance change memory film. It is said that the formation of the trap region is the mechanism of the CER phenomenon.
ここで、抵抗変化型記憶素子をデバイスとして機能させるためには、電極間に挟まれた抵抗変化型記憶膜のもとになる金属酸化膜にその金属酸化膜の絶縁耐圧に相当するような高い電圧を印加して一種の絶縁破壊処理を施すフォーミング処理が必要となる。このフォーミング処理を施すことにより、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する抵抗変化型記憶膜が形成される。このようなフォーミング処理にて膜厚方向（電極間）に伝導路を形成し、この形成された伝導路において上述のＣＥＲ現象のメカニズムが作用している。 Here, in order for the resistance change type storage element to function as a device, the metal oxide film that is the source of the resistance change type storage film sandwiched between the electrodes has a high equivalent to the withstand voltage of the metal oxide film. A forming process for applying a voltage to perform a kind of dielectric breakdown process is required. By performing this forming process, a resistance change type memory film that selectively holds the high resistance state and the low resistance state according to the applied voltage is formed. A conduction path is formed in the film thickness direction (between the electrodes) by such forming treatment, and the mechanism of the above-described CER phenomenon acts on the formed conduction path.
図１は、従来の抵抗変化型記憶素子の一例を示す断面図である。 FIG. 1 is a cross-sectional view showing an example of a conventional resistance change type memory element.
図１に示すように、この抵抗変化型記憶素子１ａには、第１の導電体膜５および第２の導電体膜２との間に抵抗変化型記憶膜３が設けられている。この抵抗変化型記憶膜３は、もともとは絶縁性の金属酸化膜であるが、フォーミング処理用電源６により第１の導電体膜５および第２の導電体膜２との間にその金属酸化膜の絶縁耐圧に相当するような高い電圧が印加されると、一例として、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路４が金属酸化膜に形成される。この伝導路４が形成されることにより、金属酸化膜は、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する抵抗変化型記憶膜３になる。
As shown in FIG. 1, the resistance
図２は、抵抗変化型記憶素子を採用した不揮発性記憶装置の一例を示す模式図である。 FIG. 2 is a schematic diagram illustrating an example of a nonvolatile memory device employing a resistance change type memory element.
この不揮発性記憶装置１０には、抵抗変化型記憶素子１０＿１、１０＿２、１０＿３、１０＿４が設けられている。
The
図２に示す抵抗変化型記憶素子１０＿１には伝導路１０ａが設けられ、抵抗変化型記憶素子１０＿２には３本の伝導路１０ｂ、１０ｃ、１０ｄが設けられ、抵抗変化型記憶素子１０＿３には伝導路１０ｆが設けられ、抵抗変化型記憶素子１０＿４には伝導路１０ｅが設けられている。
The resistance change memory element 10_1 shown in FIG. 2 is provided with a
従来、フォーミング処理を施した場合、電気的絶縁性の最も弱い部分が絶縁破壊を起こしやすいため、通常、１つの抵抗変化型記憶素子に１本の伝導路が金属酸化膜に形成される。ここで、伝導路が形成される位置は、電気的絶縁性の最も弱い部分に依存して定まる。このため、フォーミング処理を施した場合、伝導路の形状や大きさは、各抵抗変化型記憶素子ごとに異なる。また、フォーミング処理の結果、まれな場合として、抵抗変化型記憶素子の伝導路が複数発生してしまうことがある。 Conventionally, when the forming process is performed, a portion having the weakest electrical insulating property is likely to cause a dielectric breakdown. Therefore, one conductive path is usually formed in a metal oxide film in one resistance change type memory element. Here, the position where the conduction path is formed is determined depending on the portion having the weakest electrical insulation. For this reason, when the forming process is performed, the shape and size of the conduction path are different for each resistance change type storage element. Further, as a result of the forming process, in rare cases, a plurality of conductive paths of the resistance change type memory element may be generated.
すなわち、従来のフォーミング処理では、伝導路が形成される位置だけでなく伝導路の形状や大きさを制御して製造することが困難であるため、各抵抗変化型記憶素子間の抵抗値がばらつきやすいという問題がある。 That is, in the conventional forming process, it is difficult to manufacture by controlling not only the position where the conduction path is formed but also the shape and size of the conduction path. There is a problem that it is easy.
本発明は、上記事情に鑑み、同一種類の抵抗変化型記憶素子を複数製造する間、各抵抗変化型記憶素子間の抵抗値のばらつきが抑えられる抵抗変化型記憶素子の製造方法を提供することを目的とする。 In view of the above circumstances, the present invention provides a method of manufacturing a resistance change type storage element that can suppress variations in resistance values between resistance change type storage elements while manufacturing a plurality of resistance change type storage elements of the same type. With the goal.
上記目的を達成する本発明の抵抗変化型記憶素子の製造方法のうちの第１の製造方法は、
印加電圧に応じて高抵抗状態とその高抵抗状態よりも電流が流れやすい低抵抗状態とに切り替わりその高抵抗状態とその低抵抗状態とを選択的に保持する抵抗変化型記憶素子を製造する抵抗変化型記憶素子の製造方法において、
基板上に第１の導電体膜を積層する工程と、
上記第１の導電体膜上に、製造後に印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する抵抗変化型記憶膜として作用する金属酸化膜を積層する工程と、
同一種類の抵抗変化型記憶素子を製造している間、上記金属酸化膜それぞれの制御された一部領域に電磁波もしくは電子線を照射することにより、その一部領域を、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路に改質する工程と、
上記金属酸化膜上に、上記第１の導電体膜と対になることでその金属酸化膜に電圧を印加する第２の導電体膜を積層する工程とを有することを特徴とする。The first manufacturing method among the manufacturing methods of the resistance change type memory element of the present invention that achieves the above-described object is as follows.
Resistor for manufacturing a variable resistance memory element that selectively switches between a high resistance state and a low resistance state in which a current flows more easily than the high resistance state depending on the applied voltage. In the method of manufacturing the changeable memory element,
Laminating a first conductor film on a substrate;
Laminating a metal oxide film that acts as a resistance change memory film that selectively holds a high resistance state and a low resistance state in accordance with an applied voltage after manufacture on the first conductor film;
While manufacturing the resistance change type memory element of the same type, by irradiating the controlled partial area of each of the metal oxide films with an electromagnetic wave or an electron beam, the partial area is increased according to the applied voltage. Modifying the conductive path to selectively maintain a resistance state and a low resistance state;
And a step of laminating a second conductor film for applying a voltage to the metal oxide film by forming a pair with the first conductor film on the metal oxide film.
この第１の製造方法では、電磁波もしくは電子線を金属酸化膜それぞれの制御された一部領域に照射し、従来の絶縁破壊に類似したフォーミング処理を施すことなく、その一部領域を伝導路に改質する。 In this first manufacturing method, an electromagnetic wave or an electron beam is irradiated onto each controlled partial region of each metal oxide film, and the partial region is used as a conduction path without performing a forming process similar to a conventional dielectric breakdown. Reform.
そのため、この第１の製造方法では、伝導路の形状や大きさが揃った抵抗変化型記憶素子が複数製造される。また、フォーミング処理の結果、それぞれの抵抗変化型記憶素子の伝導路の本数が異なって発生しまうという問題も解消する。 For this reason, in the first manufacturing method, a plurality of resistance change type memory elements having the same shape and size of the conduction path are manufactured. Further, the problem that the number of conductive paths of each resistance change type memory element is different as a result of the forming process is also solved.
したがって、同一種類の抵抗変化型記憶素子を複数製造する間、各抵抗変化型記憶素子間の抵抗値のばらつきが抑えられる。 Therefore, during the manufacture of a plurality of resistance change type storage elements of the same type, variation in resistance value between the resistance change type storage elements can be suppressed.
また、上記目的を達成する本発明の抵抗変化型記憶素子の製造方法うちの第２の製造方法は、
印加電圧に応じて高抵抗状態と該高抵抗状態よりも電流が流れやすい低抵抗状態とに切り替わりその高抵抗状態とその低抵抗状態とを選択的に保持する抵抗変化型記憶素子を製造する抵抗変化型記憶素子の製造方法において、
基板上に第１の導電体膜を積層する工程と、
上記第１の導電体膜上に、製造後に印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する抵抗変化型記憶膜として作用する金属酸化膜を積層する工程と、
上記金属酸化膜上に電磁波透過性を有する第２の導電体膜を積層する工程と、
同一種類の抵抗変化型記憶素子を製造している間、上記金属酸化膜それぞれの制御された一部領域に電磁波を照射するとともに上記第１の導電体膜と上記第２の導電体膜との間に電圧を印加することにより、その一部領域を、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路に改質する工程とを有することを特徴とする。Moreover, the second manufacturing method among the manufacturing methods of the resistance change type memory element of the present invention that achieves the above-described object is:
Resistor for manufacturing a resistance variable memory element that selectively switches between a high resistance state and a low resistance state in which a current flows more easily than the high resistance state according to an applied voltage, and selectively holds the high resistance state and the low resistance state. In the method of manufacturing the changeable memory element,
Laminating a first conductor film on a substrate;
Laminating a metal oxide film that acts as a resistance change memory film that selectively holds a high resistance state and a low resistance state in accordance with an applied voltage after manufacture on the first conductor film;
Laminating a second conductor film having electromagnetic wave permeability on the metal oxide film;
While manufacturing the resistance change type memory element of the same type, the controlled partial region of each of the metal oxide films is irradiated with electromagnetic waves, and the first conductive film and the second conductive film are The method includes a step of modifying a partial region into a conduction path that selectively holds a high resistance state and a low resistance state in accordance with the applied voltage by applying a voltage therebetween.
この第２の製造方法では、金属酸化膜上に電磁波透過性を有する第２の導電体膜を備えることにより、第２の導電体膜を介して上記金属酸化膜それぞれの制御された一部領域に電磁波を照射する。そして、その一部領域に電磁波を照射するとともにフォーミング処理を施す適正な電圧を印加し、その一部領域を、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路に改質する。 In this second manufacturing method, by providing a second conductive film having electromagnetic wave permeability on the metal oxide film, a controlled partial region of each of the metal oxide films via the second conductive film. Irradiate with electromagnetic waves. Then, an appropriate voltage is applied to irradiate the electromagnetic wave to the partial region and perform the forming process, and the partial region selectively holds the high resistance state and the low resistance state according to the applied voltage. To reform.
そのため、この第２の製造方法によっても、第１の製造方法と同様、伝導路の形状や大きさが揃った抵抗変化型記憶素子が複数製造される。また、フォーミング処理の結果、それぞれの抵抗変化型記憶素子の伝導路の本数が異なって発生しまうという問題も解消する。 Therefore, also by this 2nd manufacturing method, similarly to the 1st manufacturing method, a plurality of resistance change type memory elements with the same shape and size of the conductive path are manufactured. Further, the problem that the number of conductive paths of each resistance change type memory element is different as a result of the forming process is also solved.
したがって、この第２の製造方法によっても、同一種類の抵抗変化型記憶素子を複数製造する間、各抵抗変化型記憶素子間の抵抗値のばらつきが抑えられる。 Therefore, also by this second manufacturing method, variation in resistance values among the resistance change type storage elements can be suppressed while a plurality of the same type of resistance change type storage elements are manufactured.
また、上記目的を達成する本発明の抵抗変化型記憶素子の製造方法のうちの第３の製造方法は、
印加電圧に応じて高抵抗状態と該高抵抗状態よりも電流が流れやすい低抵抗状態とに切り替わり該高抵抗状態と該低抵抗状態とを選択的に保持する抵抗変化型記憶素子を製造する抵抗変化型記憶素子の製造方法において、
基板上に第１の導電体膜を積層する工程と、
上記第１の導電体膜上に、製造後に印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する抵抗変化型記憶膜として作用する金属酸化膜を積層する工程と、
同一種類の抵抗変化型記憶素子を製造している間、上記金属酸化膜それぞれの制御された一部領域に電磁波もしくは電子線を照射することにより、その一部領域に結合している金属原子と酸素原子との結合力を弱める工程と、
その金属酸化膜上に第２の導電体膜を積層する工程と、
上記第１の導電体膜と上記第２の導電体膜との間に電圧を印加することにより、上記一部領域を、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路に改質する工程とを有することを特徴とする。The third manufacturing method among the manufacturing methods of the resistance change type memory element of the present invention that achieves the above-described object is as follows.
Resistor for manufacturing a resistance variable memory element that selectively switches between a high resistance state and a low resistance state in which a current flows more easily than the high resistance state in accordance with an applied voltage. In the method of manufacturing the changeable memory element,
Laminating a first conductor film on a substrate;
Laminating a metal oxide film that acts as a resistance change memory film that selectively holds a high resistance state and a low resistance state in accordance with an applied voltage after manufacture on the first conductor film;
While manufacturing the resistance change type memory element of the same type, by irradiating the controlled partial region of each of the metal oxide films with an electromagnetic wave or an electron beam, a metal atom bonded to the partial region and A step of weakening the binding force with oxygen atoms,
Laminating a second conductor film on the metal oxide film;
By applying a voltage between the first conductor film and the second conductor film, the partial region is selectively held in a high resistance state and a low resistance state according to the applied voltage. And a step of modifying the conductive path.
この第３の製造方法では、まず、電磁波もしくは電子線を上記金属酸化膜それぞれの制御された一部領域に照射し、その一部領域に結合している金属原子と酸素原子との結合力を弱めることにより、上記金属酸化膜それぞれの制御された一部領域を伝導路のできやすい領域に変える。このため、電圧の印加によりその制御された一部領域が伝導路に改質される。 In this third manufacturing method, first, an electromagnetic wave or an electron beam is irradiated to each controlled partial region of the metal oxide film, and the bonding force between the metal atom and the oxygen atom bonded to the partial region is obtained. By weakening, the controlled partial region of each of the metal oxide films is changed to a region where a conduction path is easily formed. For this reason, the controlled partial region is reformed into a conduction path by applying a voltage.
このように、この第３の製造方法によっても、既に上述した製造方法と同様、伝導路の形状や大きさが揃った抵抗変化型記憶素子が複数製造される。また、フォーミング処理の結果、それぞれの抵抗変化型記憶素子の伝導路の本数が異なって発生しまうという問題も解消する。 As described above, according to the third manufacturing method as well, a plurality of resistance change type memory elements having the same shape and size of the conductive path are manufactured as in the manufacturing method described above. Further, the problem that the number of conductive paths of each resistance change type memory element is different as a result of the forming process is also solved.
したがって、この第３の製造方法によっても、同一種類の抵抗変化型記憶素子を複数製造する間、各抵抗変化型記憶素子間の抵抗値のばらつきが抑えられる。 Therefore, also by this third manufacturing method, variation in resistance values among the resistance change type storage elements can be suppressed while a plurality of the same type of resistance change type storage elements are manufactured.
また、上記目的を達成する本発明の抵抗変化型記憶素子のうちの第４の製造方法は、
印加電圧に応じて高抵抗状態と該高抵抗状態よりも電流が流れやすい低抵抗状態とに切り替わり該高抵抗状態と該低抵抗状態とを選択的に保持する抵抗変化型記憶素子を製造する抵抗変化型記憶素子の製造方法において、
基板上に第１の導電体膜を積層する工程と、
上記第１の導電体膜上に、製造後に印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する抵抗変化型記憶膜として作用する金属酸化膜を積層する工程と、
同一種類の抵抗変化型記憶素子を製造している間、上記金属酸化膜それぞれの制御された一部領域にイオンビームを注入することにより、その一部領域を、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路に改質する工程と、
上記金属酸化膜上に、上記第１の導電体膜と対になることでその金属酸化膜に電圧を印加する第２の導電体膜を積層する工程とを有することを特徴とする。In addition, the fourth manufacturing method of the resistance change type storage element of the present invention that achieves the above-described object is as follows.
Resistor for manufacturing a resistance variable memory element that selectively switches between a high resistance state and a low resistance state in which a current flows more easily than the high resistance state in accordance with an applied voltage. In the method of manufacturing the changeable memory element,
Laminating a first conductor film on a substrate;
Laminating a metal oxide film that acts as a resistance change memory film that selectively holds a high resistance state and a low resistance state in accordance with an applied voltage after manufacture on the first conductor film;
While manufacturing the resistance change type memory element of the same type, by implanting an ion beam into each controlled partial region of each of the metal oxide films, the partial region is in a high resistance state according to the applied voltage. And a step of modifying the conductive path to selectively maintain the low resistance state,
And a step of laminating a second conductor film for applying a voltage to the metal oxide film by forming a pair with the first conductor film on the metal oxide film.
この第４の製造方法では、同一種類の抵抗変化型記憶素子を製造している間、金属酸化膜それぞれの制御された一部領域にイオンビームを注入し、その一部領域を、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路に改質する。 In the fourth manufacturing method, while manufacturing the resistance change type memory element of the same type, an ion beam is implanted into a controlled partial region of each metal oxide film, and the partial region is set to an applied voltage. Accordingly, the conductive path is selectively modified to hold the high resistance state and the low resistance state.
そのため、この第４の製造方法によっても、既に上述した製造方法と同様、伝導路の形状や大きさが揃った抵抗変化型記憶素子が複数製造される。また、フォーミング処理の結果、それぞれの抵抗変化型記憶素子の伝導路の本数が異なって発生しまうという問題も解消する。 Therefore, also by this 4th manufacturing method, similarly to the manufacturing method already mentioned above, a plurality of resistance change type memory elements having the same shape and size of the conduction path are manufactured. Further, the problem that the number of conductive paths of each resistance change type memory element is different as a result of the forming process is also solved.
したがって、この第４の製造方法によっても、同一種類の抵抗変化型記憶素子を複数製造する間、各抵抗変化型記憶素子間の抵抗値のばらつきが抑えられる。 Therefore, even in the fourth manufacturing method, variation in resistance values among the resistance change type storage elements can be suppressed while a plurality of the same type of resistance change type storage elements are manufactured.
また、上記目的を達成する本発明の抵抗変化型記憶素子のうちの第５の製造方法は、
印加電圧に応じて高抵抗状態とその高抵抗状態よりも電流が流れやすい低抵抗状態とに切り替わりその高抵抗状態と該低抵抗状態とを選択的に保持する抵抗変化型記憶素子を製造する抵抗変化型記憶素子の製造方法において、
基板上に第１の導電体膜を積層する工程と、
上記第１の導電体膜上に、絶縁膜を積層する工程と、
同一種類の抵抗変化型記憶素子を製造している間、前記絶縁膜それぞれの制御された一部領域に貫通孔を形成する工程と、
上記貫通孔に、製造後には印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路として作用する金属酸化物を充填する工程と、
上記絶縁膜および上記金属酸化物に第２の導電体膜を積層する工程と、
上記第１の導電体膜と上記第２の導電体膜との間に電圧を印加することにより、上記貫通孔内の金属酸化物を、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路に改質する工程とを有することを特徴とする。In addition, a fifth manufacturing method of the resistance change type memory elements of the present invention that achieves the above-described object is as follows.
A resistance for manufacturing a resistance change type storage element that selectively switches between a high resistance state and a low resistance state in which current flows more easily than the high resistance state according to an applied voltage, and selectively holds the high resistance state and the low resistance state. In the method of manufacturing the changeable memory element,
Laminating a first conductor film on a substrate;
Laminating an insulating film on the first conductor film;
Forming a through hole in a controlled partial region of each of the insulating films, while manufacturing the same type of resistance change type storage element;
Filling the through hole with a metal oxide that acts as a conduction path for selectively maintaining a high resistance state and a low resistance state in accordance with an applied voltage after manufacturing;
Laminating a second conductor film on the insulating film and the metal oxide;
By applying a voltage between the first conductor film and the second conductor film, the metal oxide in the through hole is changed between a high resistance state and a low resistance state according to the applied voltage. And a step of modifying the conductive path to be selectively retained.
この第５の製造方法では、絶縁膜それぞれの制御された一部領域に貫通孔を形成し、その貫通孔に、製造後には印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路として作用する金属酸化物を充填しているので、上記第１の導電体膜と上記第２の導電体膜との間に電圧を印加することにより、上記貫通孔内の金属酸化物が伝導路に改質する。 In the fifth manufacturing method, a through hole is formed in a controlled partial region of each insulating film, and a high resistance state and a low resistance state are selectively selected in the through hole according to an applied voltage after manufacturing. Since the metal oxide which acts as a conduction path to be held is filled, the metal oxide in the through hole can be obtained by applying a voltage between the first conductor film and the second conductor film. Things are transformed into a conduction path.
そのため、この第５の製造方法によっても、既に上述した製造方法と同様、伝導路の形状や大きさが揃った抵抗変化型記憶素子が複数製造される。また、フォーミング処理の結果、それぞれの抵抗変化型記憶素子の伝導路の本数が異なって発生しまうという問題も解消する。 Therefore, also by this fifth manufacturing method, a plurality of resistance change type memory elements having the same shape and size of the conductive path are manufactured as in the manufacturing method already described above. Further, the problem that the number of conductive paths of each resistance change type memory element is different as a result of the forming process is also solved.
したがって、この第５の製造方法によっても、同一種類の抵抗変化型記憶素子を複数製造する間、各抵抗変化型記憶素子間の抵抗値のばらつきが抑えられる。 Therefore, even in the fifth manufacturing method, variation in resistance values among the resistance change type storage elements can be suppressed while a plurality of the same type of resistance change type storage elements are manufactured.
また、上記目的を達成する本発明の抵抗変化型記憶素子のうちの第６の製造方法は、
印加電圧に応じて高抵抗状態と該高抵抗状態よりも電流が流れやすい低抵抗状態とに切り替わりその高抵抗状態とその低抵抗状態とを選択的に保持する抵抗変化型記憶素子を製造する抵抗変化型記憶素子の製造方法において、
基板上に第１の導電体膜を積層する工程と、
上記第１の導電体膜上に、製造後に印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する抵抗変化型記憶膜として作用する金属酸化膜を積層する工程と、
同一種類の抵抗変化型記憶素子を製造している間、上記金属酸化膜それぞれの制御された一部領域に、その金属酸化膜の厚み方向の途中までの深さの穴を形成する工程と、
上記穴の内部を含む上記金属酸化膜上に、上記第１の導電体膜と対になることでその金属酸化膜に電圧を印加する第２の導電体膜を積層する工程と、
上記第１の導電体膜と上記第２の導電体膜との間に電圧を印加することにより、上記一部領域の金属酸化物を、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路に改質する工程とを有することを特徴とする。In addition, a sixth manufacturing method of the resistance change type storage elements of the present invention that achieves the above-described object is as follows.
Resistor for manufacturing a resistance variable memory element that selectively switches between a high resistance state and a low resistance state in which a current flows more easily than the high resistance state according to an applied voltage, and selectively holds the high resistance state and the low resistance state. In the method of manufacturing the changeable memory element,
Laminating a first conductor film on a substrate;
Laminating a metal oxide film that acts as a resistance change memory film that selectively holds a high resistance state and a low resistance state in accordance with an applied voltage after manufacture on the first conductor film;
A step of forming a hole having a depth in the middle of the thickness direction of the metal oxide film in a controlled partial region of each of the metal oxide films while manufacturing the resistance change type memory element of the same type;
Laminating a second conductor film for applying a voltage to the metal oxide film by pairing with the first conductor film on the metal oxide film including the inside of the hole;
By applying a voltage between the first conductor film and the second conductor film, the metal oxide in the partial region is changed between a high resistance state and a low resistance state according to the applied voltage. And a step of modifying the conductive path to be selectively retained.
この第６の製造方法では、金属酸化膜それぞれの制御された一部領域にその金属酸化膜の厚み方向の途中までの深さの穴を掘り、第２の導電体膜を形成する際にその穴にもその第２の導電体膜と同じ導電体を埋める。このため、この第６の製造方法では、フォーミング処理を施すときに第２の導電体膜の先端部と第１の導電体膜との間の電界が強まり、その電界の強い箇所に伝導路が形成される。 In the sixth manufacturing method, when a second conductor film is formed by digging a hole having a depth halfway in the thickness direction of the metal oxide film in each controlled partial region of the metal oxide film, The hole is filled with the same conductor as the second conductor film. For this reason, in the sixth manufacturing method, when the forming process is performed, the electric field between the tip of the second conductor film and the first conductor film is strengthened, and a conduction path is formed at a portion where the electric field is strong. It is formed.
そのため、この第６の製造方法によっても、既に上述した製造方法と同様、伝導路の形状や大きさが揃った抵抗変化型記憶素子が複数製造される。また、フォーミング処理の結果、それぞれの抵抗変化型記憶素子の伝導路の本数が異なって発生しまうという問題も解消する。 Therefore, also in the sixth manufacturing method, a plurality of resistance change type memory elements having the same shape and size of the conductive path are manufactured as in the manufacturing method already described above. Further, the problem that the number of conductive paths of each resistance change type memory element is different as a result of the forming process is also solved.
したがって、この第６の製造方法によっても、同一種類の抵抗変化型記憶素子を複数製造する間、各抵抗変化型記憶素子間の抵抗値のばらつきが抑えられる。 Therefore, even in the sixth manufacturing method, variation in resistance values among the resistance change type storage elements can be suppressed while a plurality of the same type of resistance change type storage elements are manufactured.
以上、説明したように、同一種類の抵抗変化型記憶素子を複数製造する間、各抵抗変化型記憶素子間の抵抗値のばらつきが抑えられる。 As described above, during the manufacture of a plurality of the same type of resistance change type storage elements, variations in resistance values among the resistance change type storage elements can be suppressed.
以下、本発明の実施の形態について説明する。 Embodiments of the present invention will be described below.
まず、現在知られている、抵抗変化型記憶素子の動作原理について述べる。 First, the operation principle of a resistance change type memory element that is currently known will be described.
図３は、双極性抵抗変化型記憶膜を用いた抵抗変化型記憶素子の電流―電圧特性を示すグラフであり、図４は、単極性抵抗変化型記憶膜を用いた抵抗変化型記憶素子の電流―電圧特性を示すグラフである。 FIG. 3 is a graph showing current-voltage characteristics of a resistance change type storage element using a bipolar resistance change type storage film. FIG. 4 is a graph showing a resistance change type storage element using a unipolar resistance change type storage film. It is a graph which shows an electric current-voltage characteristic.
抵抗変化型記憶素子は、印加電圧に応じて高抵抗状態と低抵抗状態とが切り替わる抵抗変化型記憶膜が一対の電極間に狭持されたものである。この抵抗変化型記憶膜は、その多くが遷移金属を含む酸化物材料の膜であり、電気的特性の違いから大きく２つに分類される。 In the resistance change memory element, a resistance change memory film in which a high resistance state and a low resistance state are switched according to an applied voltage is sandwiched between a pair of electrodes. Many of the resistance change type memory films are oxide material films containing transition metals, and are roughly classified into two types based on the difference in electrical characteristics.
一方の抵抗変化型記憶膜は、高抵抗状態と低抵抗状態との間で抵抗状態を変化させるために互いに異なる極性の電圧を用いるタイプである。酸化物材料としては、クロム（Ｃｒ）等の不純物を微量にドープしたＳｒＴｉＯ3や、ＳｒＺｒＯ3、あるいは超巨大磁気抵抗（ＣＭＲ： Ｃｏｌｏｓｓａｌ Ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔａｎｃｅ）を示すＰｒ1―xＣａxＭｎＯ3やＬａ1―xＣａxＭｎＯ3等が用いられる。以下、抵抗状態の書き換えに極性の異なる電圧を要する上述の抵抗変化型記憶膜を双極性抵抗変化型記憶膜と呼ぶ。One resistance change type memory film is a type that uses voltages of different polarities in order to change the resistance state between a high resistance state and a low resistance state. Examples of the oxide material include SrTiO 3 doped with a small amount of impurities such as chromium (Cr), SrZrO 3 , Pr 1 -x Ca x MnO 3, or La 1, which exhibits a colossal magneto-resistance (CMR). 1 — x Ca x MnO 3 or the like is used. Hereinafter, the above-described resistance change type memory film that requires voltages having different polarities for rewriting the resistance state is referred to as a bipolar resistance change type memory film.
他方の抵抗変化型記憶膜は、高抵抗状態と低抵抗状態との間で抵抗状態を変化させるために極性の同じ電圧を用いるタイプである。酸化物材料としては、例えば、ＮｉＯxやＴｉＯxのような単一の遷移金属の酸化物等が用いられる。以下、抵抗状態の書き換えに極性が同じ電圧を要する抵抗変化型記憶膜を単極性抵抗変化型記憶膜と呼ぶ。The other resistance change type memory film is a type that uses a voltage having the same polarity in order to change the resistance state between a high resistance state and a low resistance state. As the oxide material, for example, an oxide of a single transition metal such as NiO x or TiO x is used. Hereinafter, a resistance change memory film that requires a voltage having the same polarity for rewriting the resistance state is referred to as a unipolar resistance change memory film.
ここで、図３は、双極性抵抗変化型記憶膜を用いた抵抗変化型記憶素子の電流―電圧特性を示すグラフであり、非特許文献１に記載されたものである。このグラフは、典型的な双極性抵抗変化型記憶膜であるＣｒドープのＳｒＺｒＯ3を用いた電流―電圧特性を示している。Here, FIG. 3 is a graph showing a current-voltage characteristic of a resistance change type storage element using a bipolar resistance change type storage film, and is described in
初期状態において、抵抗変化型記憶素子は高抵抗状態である場合を考える。 Consider a case where the resistance change type storage element is in a high resistance state in the initial state.
印加電圧を０Ｖの状態から徐々に負電圧に増加していくと、流れる電流は曲線ａに沿って、矢印の方向に変化し、その絶対値は徐々に増加する。印加する負電圧が更に大きくなり、約０．５Ｖを超えると、抵抗変化型記憶素子が高抵抗状態から低抵抗状態へスイッチする。これに伴い、電流の絶対値が急激に増加し、電流―電圧特性は点Ａから点Ｂに遷移する。なお、以下の説明では、抵抗変化型記憶素子を高抵抗状態から低抵抗状態へ変化する動作を「セット」と呼ぶ。 As the applied voltage is gradually increased from 0V to a negative voltage, the flowing current changes along the curve a in the direction of the arrow, and its absolute value gradually increases. When the applied negative voltage further increases and exceeds about 0.5 V, the resistance change type storage element switches from the high resistance state to the low resistance state. Along with this, the absolute value of the current increases rapidly, and the current-voltage characteristic transitions from point A to point B. In the following description, the operation of changing the resistance change type storage element from the high resistance state to the low resistance state is referred to as “set”.
点Ｂの状態から徐々に負電圧を減少していくと、電流は曲線ｂに沿って矢印の方向に変化し、その絶対値は徐々に減少する。印加電圧が０Ｖに戻ると、電流も０Ａとなる。 When the negative voltage is gradually decreased from the state of the point B, the current changes in the direction of the arrow along the curve b, and the absolute value thereof gradually decreases. When the applied voltage returns to 0V, the current also becomes 0A.
印加電圧を０Ｖの状態から徐々に正電圧に増加していくと、電流値は曲線ｃに沿って矢印の方向に変化し、その絶対値は徐々に増加する。印加する正電圧が更に大きくなり、約０．５Ｖを超えると、抵抗変化型記憶素子が低抵抗状態から高抵抗状態へスイッチする。これに伴い、電流の絶対値が急激に減少し、電流―電圧特性は点Ｃから点Ｄに遷移する。 When the applied voltage is gradually increased from 0V to a positive voltage, the current value changes in the direction of the arrow along the curve c, and the absolute value gradually increases. When the applied positive voltage further increases and exceeds about 0.5 V, the resistance change memory element switches from the low resistance state to the high resistance state. Along with this, the absolute value of the current sharply decreases, and the current-voltage characteristic transitions from point C to point D.
なお、以下の説明では、抵抗変化型記憶素子を低抵抗状態から高抵抗状態へ変化する動作を「リセット」と呼ぶ。 In the following description, the operation of changing the resistance change storage element from the low resistance state to the high resistance state is referred to as “reset”.
点Ｄの状態から徐々に正電圧を減少していくと、電流は曲線ｄに沿って矢印の方向に変化し、その絶対値は徐々に減少する。印加電圧が０Ｖに戻ると、電流も０Ａとなる。 When the positive voltage is gradually decreased from the state of the point D, the current changes in the direction of the arrow along the curve d, and its absolute value gradually decreases. When the applied voltage returns to 0V, the current also becomes 0A.
それぞれの抵抗状態は、約±０．５Ｖの範囲で安定であり、電源を切っても保たれる。すなわち、高抵抗状態では、印加電圧が点Ａの電圧の絶対値よりも低ければ、電流―電圧特性は曲線ａ、ｄに沿って線形的に変化し、高抵抗状態が維持される。同様に、低抵抗状態では、印加電圧が点Ｃの電圧の絶対値よりも低ければ、電流―電圧特性は曲線ｂ、ｃに沿って線形的に変化し、低抵抗状態が維持される。 Each resistance state is stable in a range of about ± 0.5 V and is maintained even when the power is turned off. That is, in the high resistance state, if the applied voltage is lower than the absolute value of the voltage at the point A, the current-voltage characteristics change linearly along the curves a and d, and the high resistance state is maintained. Similarly, in the low resistance state, if the applied voltage is lower than the absolute value of the voltage at the point C, the current-voltage characteristics change linearly along the curves b and c, and the low resistance state is maintained.
このように、双極性抵抗変化型記憶膜を用いた抵抗変化型記憶素子は、高抵抗状態と低抵抗状態との間で抵抗状態を変化させるために、互いに異なる極性の電圧を印加するものである。 As described above, the resistance change type storage element using the bipolar resistance change type storage film applies voltages of different polarities in order to change the resistance state between the high resistance state and the low resistance state. is there.
一方、図４は、単極性抵抗変化型記憶膜を用いた抵抗変化型記憶素子の電流―電圧特性を示す図である。このグラフは、典型的な単極性抵抗変化型記憶膜であるＴｉＯxを用いた場合である。On the other hand, FIG. 4 is a diagram showing current-voltage characteristics of a resistance change memory element using a unipolar resistance change memory film. This graph shows a case where TiO x which is a typical unipolar resistance change type memory film is used.
初期状態で、抵抗変化型記憶素子は高抵抗状態である場合を考える。 Consider a case where the resistance change type storage element is in a high resistance state in the initial state.
印加電圧を０Ｖから徐々に増加していくと、電流は曲線ａに沿って、矢印の方向に変化し、その絶対値は徐々に増加する。印加する正電圧が更に大きくなり、約１．３Ｖを超えると、抵抗変化型記憶素子が高抵抗状態から低抵抗状態へスイッチ（セット）する。これに伴い、電流の絶対値が急激に増加し、電流―電圧特性は点Ａから点Ｂに遷移する。なお、図４において、点Ｂにおける電流値が約２０ｍＡで一定になっているのは、急激な電流の増加による素子の破壊を防止するために電流制限を施しているためである。 As the applied voltage is gradually increased from 0 V, the current changes along the curve a in the direction of the arrow, and its absolute value gradually increases. When the applied positive voltage further increases and exceeds about 1.3 V, the resistance change type storage element switches (sets) from the high resistance state to the low resistance state. Along with this, the absolute value of the current increases rapidly, and the current-voltage characteristic transitions from point A to point B. In FIG. 4, the current value at point B is constant at about 20 mA because current limitation is applied to prevent element destruction due to a sudden increase in current.
点Ｂの状態から徐々に電圧を減少していくと、電流は曲線ｂに沿って矢印の方向に変化し、その絶対値は徐々に減少する。印加電圧が０Ｖに戻ると、電流も０Ａとなる。 When the voltage is gradually decreased from the state of the point B, the current changes in the direction of the arrow along the curve b, and the absolute value thereof gradually decreases. When the applied voltage returns to 0V, the current also becomes 0A.
印加電圧を０Ｖから再度徐々に増加していくと、電流は曲線ｃに沿って矢印の方向に変化し、その絶対値は徐々に増加する。印加する正電圧が更に大きくなりなり約１．２Ｖを超えると、抵抗変化型記憶素子が低抵抗状態から高抵抗状態にスイッチ（リセット）する。これに伴い電流の絶対値が急激に減少し、電流―電圧特性は点Ｃから点Ｄに遷移する。 When the applied voltage is gradually increased again from 0 V, the current changes in the direction of the arrow along the curve c, and its absolute value gradually increases. When the applied positive voltage further increases and exceeds about 1.2 V, the resistance change storage element is switched (reset) from the low resistance state to the high resistance state. Along with this, the absolute value of the current rapidly decreases, and the current-voltage characteristic transitions from point C to point D.
点Ｄの状態から徐々に電圧を減少していくと、電流は曲線ｄに沿って矢印の方向に変化し、その絶対値は徐々に減少する。印加電圧が０Ｖに戻ると、電流も０Ａとなる。 When the voltage is gradually decreased from the state of the point D, the current changes in the direction of the arrow along the curve d, and the absolute value thereof gradually decreases. When the applied voltage returns to 0V, the current also becomes 0A.
それぞれの抵抗状態は、セット、リセットに必要な電圧以下で安定である。すなわち、図４においては約１．０Ｖ以下で両状態ともに安定であり、電源を切っても保たれる。すなわち、低抵抗状態では、印加電圧が点Ｃの電圧よりも低ければ、電流―電圧特性は曲線ｃに沿って、低抵抗状態が維持される。 Each resistance state is stable below the voltage required for setting and resetting. That is, in FIG. 4, both states are stable at about 1.0 V or less, and are maintained even when the power is turned off. That is, in the low resistance state, if the applied voltage is lower than the voltage at the point C, the current-voltage characteristic is maintained along the curve c.
このように、単極性抵抗変化型記憶膜を用いた抵抗変化型記憶素子は、高抵抗状態と低抵抗状態との間で抵抗状態を変化させるために、極性の同じ電圧を印加するものである。 As described above, the resistance change type storage element using the unipolar resistance change type storage film applies a voltage having the same polarity in order to change the resistance state between the high resistance state and the low resistance state. .
なお、上記材料を用いて抵抗変化型記憶素子を形成する場合、抵抗変化型記憶素子形成直後の初期状態では図３及び図４に示すような特性は得られず、抵抗変化型記憶膜を高抵抗状態と低抵抗状態との間で可逆的に変化しうる状態にするためには、上述したフォーミング処理が必要となる。 Note that when a resistance change type memory element is formed using the above-described material, the characteristics shown in FIGS. 3 and 4 cannot be obtained in the initial state immediately after the resistance change type memory element is formed, and the resistance change type memory film has a high resistance. In order to obtain a state that can reversibly change between the resistance state and the low resistance state, the above-described forming process is required.
図５は、図４の場合と同じ単極性抵抗変化型記憶膜を用いた抵抗変化型記憶素子のフォーミング処理を説明する電流―電圧特性である。 FIG. 5 is a current-voltage characteristic illustrating the forming process of the resistance change storage element using the same unipolar resistance change storage film as in FIG.
抵抗変化型記憶素子の形成直後の初期状態では、図５に示すように、高抵抗でありかつフォーミング電圧は８Ｖ程度と非常に高くなっている。 In the initial state immediately after the formation of the resistance change memory element, as shown in FIG. 5, the resistance is high and the forming voltage is as high as about 8V.
初期状態においてこのフォーミング電圧よりも高い電圧を印加すると、図５に示すように、抵抗変化型記憶素子に流れる電流値が急激に増加し、すなわち抵抗変化型記憶素子のフォーミングが行われる。このフォーミングを行うことにより、抵抗変化型記憶素子は、図４に示すような電流―電圧特性を示すようになり、低抵抗状態と高抵抗状態とを可逆的に変化することができるようになる。 When a voltage higher than this forming voltage is applied in the initial state, as shown in FIG. 5, the value of the current flowing through the resistance change storage element increases rapidly, that is, the resistance change storage element is formed. By performing this forming, the resistance change type memory element exhibits current-voltage characteristics as shown in FIG. 4 and can reversibly change between a low resistance state and a high resistance state. .
次に、本発明の抵抗変化型記憶素子の製造方法のうちの第１の製造方法について説明する。 Next, the 1st manufacturing method among the manufacturing methods of the resistance change type memory element of the present invention is explained.
図６は、本発明の抵抗変化型記憶素子の製造方法のうちの第１の製造方法の工程図である。 FIG. 6 is a process diagram of the first manufacturing method among the manufacturing methods of the resistance change type storage element of the present invention.
また、図７は、図６に示す第１の製造方法の各工程における処理を示すフローチャートである。 Moreover, FIG. 7 is a flowchart which shows the process in each process of the 1st manufacturing method shown in FIG.
まず、第１の工程として、半導体基板上（不図示）にＰｔからなる第１の導電体膜１１をスパッタリングに代表される真空製膜法により積層させる（ステップＳ１００）。
First, as a first step, a first
ここで、半導体基板の材料として、熱酸化膜付Ｓiウェハを使用した。半導体基板の材料としては、熱酸化膜付Ｓｉウェハに限られず、例えば、ＭｇＯ、Ａｌ2Ｏ3（サファイア）、ＴｉＯ2、Ｃｒ2Ｏ3（ルビー）、ＮｉＯ、ＣｏＯ、ＭｎＯ、ＺｎＯ、ＺｒＯ2、ＳｒＴｉＯ3、ＳｒＺｒＯ3、ＬａＡｌＯ3、ＧＧＧ（ガドリニウム・ガリウム・非磁性ガーネット）、もしくはＹＩＧ（イットリウム・鉄・磁性ガーネット）などの酸化物の基板を用いることができる。また、上記の酸化物からなる半道体基板に限られず、ＣａＦ2、ＢａＦ2、ＭｇＦ2、ＬｉＦなどの弗化物からなる半道体基板を用いることができる。Here, a Si wafer with a thermal oxide film was used as the material of the semiconductor substrate. The material of the semiconductor substrate is not limited to a Si wafer with a thermal oxide film. For example, MgO, Al 2 O 3 (sapphire), TiO 2 , Cr 2 O 3 (ruby), NiO, CoO, MnO, ZnO, ZrO 2 An oxide substrate such as SrTiO 3 , SrZrO 3 , LaAlO 3 , GGG (gadolinium / gallium / nonmagnetic garnet), or YIG (yttrium / iron / magnetic garnet) can be used. Further, the semiconductor substrate is not limited to the above-described oxide semiconductor substrate, and a semiconductor substrate made of a fluoride such as CaF 2 , BaF 2 , MgF 2 , or LiF can be used.
また、第１の導電体膜としては、Ｐｔに限られず、例えば、Ａｕ、Ｐｄ、Ｒｕ、ＳｒＲｕＯ3（ＳＲＯ）、もしくはＹＢａ2Ｃｕ3Ｏ7（ＹＢＣＯ）などを用いることができる。The first conductive film is not limited to Pt, and for example, Au, Pd, Ru, SrRuO 3 (SRO), YBa 2 Cu 3 O 7 (YBCO), or the like can be used.
続いて、第２の工程として、図６（ａ）に示すように、金属酸化膜１２を第１の導電体膜１１上に積層する（ステップＳ１０１）。なお、金属酸化膜１２の積層には、酸化物ターゲットあるいは金属ターゲットを用いて（Ａｒ＋Ｏ2）混合ガスを導入して製膜する。Subsequently, as a second step, as shown in FIG. 6A, a
ここで、金属酸化膜としては、酸素欠損型の絶縁性金属酸化物、もしくは価数変動し易い遷移金属を含む絶縁性金属酸化物などである。具体的には、Ｎｉ酸化物、Ｃｏ酸化物、Ｆｅ酸化物、Ｓｉ酸化物、Ａｌ酸化物、Ｔｉ酸化物、Ｃｅ酸化物、Ｈｆ酸化物、Ｚｒ酸化物、Ｎｂ酸化物、Ｍｇ酸化物、Ｙ酸化物、Ｃｒ酸化物、Ｚｎ酸化物、もしくはＣｕ酸化物などを用いることができる。第１の製造方法では、金属酸化膜として、Ｎｉ酸化物を使用した。 Here, the metal oxide film is an oxygen-deficient insulating metal oxide or an insulating metal oxide containing a transition metal that easily changes in valence. Specifically, Ni oxide, Co oxide, Fe oxide, Si oxide, Al oxide, Ti oxide, Ce oxide, Hf oxide, Zr oxide, Nb oxide, Mg oxide, Y An oxide, Cr oxide, Zn oxide, Cu oxide, or the like can be used. In the first manufacturing method, Ni oxide was used as the metal oxide film.
続いて、第３の工程として、金属酸化膜のそれぞれの制御された一部領域に電磁波もしくは電子線を照射し、その一部領域を、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路１２ｂに改質する（図６（ｂ）、ステップＳ１０２）。その結果、金属酸化膜１２は、抵抗変化型記憶膜１２ａとして作用するようになる。
Subsequently, as a third step, each controlled partial region of the metal oxide film is irradiated with an electromagnetic wave or an electron beam, and the partial region is divided into a high resistance state and a low resistance state according to the applied voltage. The
ここで、照射する電磁波もしくは電子線のエネルギーについて説明する。 Here, the energy of the electromagnetic wave or electron beam to be irradiated will be described.
金属酸化膜が共有結合性の金属酸化物結晶である場合、金属原子と酸素原子との結合エネルギーは、４〜６ｅＶ程度である。また、金属酸化膜がイオン結合性の金属酸化物結晶である場合、金属原子と酸素原子との結合エネルギーは、６〜８ｅＶ程度である。したがって、金属酸化膜から酸素原子が離脱するのに必要なエネルギーは、４ｅＶ程度以上でよいことがわかる。 When the metal oxide film is a covalent metal oxide crystal, the bond energy between the metal atom and the oxygen atom is about 4 to 6 eV. When the metal oxide film is an ion-bonding metal oxide crystal, the bond energy between the metal atom and the oxygen atom is about 6 to 8 eV. Therefore, it can be seen that the energy required for the oxygen atoms to desorb from the metal oxide film may be about 4 eV or more.
また、金属酸化膜の結晶中の酸素原子から電子が解離するのに必要なエネルギーは、３ｅＶ程度以上である。 Further, the energy required for electrons to dissociate from oxygen atoms in the crystal of the metal oxide film is about 3 eV or more.
したがって、金属酸化膜の制御された一部領域に電磁波もしくは電子線を照射し、その一部領域を伝導路に改質するためには、例えば、以下のエネルギーレベルの電磁波や電子線が好ましい。 Therefore, in order to irradiate a controlled partial region of the metal oxide film with an electromagnetic wave or an electron beam and modify the partial region into a conduction path, for example, an electromagnetic wave or an electron beam having the following energy level is preferable.
電磁波のうちのレーザとしては、Ｈｅ−Ｃｄレーザ（３２５ｎｍ＝３．８ｅＶ、４４２ｎｍ＝２．８ｅＶ）、ＫｒＦエキシマレーザ（２８４ｎｍ＝４．４ｅＶ）、ＡｒＦエキシマレーザ（１９３ｎｍ＝６．４ｅＶ）、Ｘｅエキシマランプ（１７２ｎｍ＝７．２ｅＶ）、もしくはＦ２エキシマレーザ（１５２ｎｍ＝８．２ｅＶ）などが挙げられる。 Among the electromagnetic waves, He—Cd laser (325 nm = 3.8 eV, 442 nm = 2.8 eV), KrF excimer laser (284 nm = 4.4 eV), ArF excimer laser (193 nm = 6.4 eV), Xe excimer A lamp (172 nm = 7.2 eV), an F2 excimer laser (152 nm = 8.2 eV), or the like can be given.
また、水銀ランプから発せられる電磁波としては、低圧水銀ランプ（１８５ｎｍ＝６．７ｅＶ、２５４ｎｍ＝４．９ｅＶ）や高圧水銀ランプ（２５４ｎｍ＝４．９ｅＶ、３１３ｎｍ＝４．０ｅＶ、３６５ｎｍ＝３．４ｅＶ、４０５ｎｍ＝３．１ｅＶ、４３６ｎｍ＝２．８ｅＶ）などが挙げられる。 As electromagnetic waves emitted from the mercury lamp, a low pressure mercury lamp (185 nm = 6.7 eV, 254 nm = 4.9 eV) or a high pressure mercury lamp (254 nm = 4.9 eV, 313 nm = 4.0 eV, 365 nm = 3.4 eV, 405 nm = 3.1 eV, 436 nm = 2.8 eV).
また、メタルハライドランプ（２００〜４５０ｎｍ＝２．８〜６．２ｅＶ）を用いてもよい。 Further, a metal halide lamp (200 to 450 nm = 2.8 to 6.2 eV) may be used.
また、Ｘ線（０．１５４１８４ｎｍ（Ｃｕ−Ｋα）＝８．０ｋｅＶ）や電子線（０．００２５ｎｍ〜０．００３７ｎｍ、加速電圧１００〜２００ｋＶで、３３５〜４９６ｋｅV）を用いてもよい。
Alternatively, an X-ray (0.154184 nm (Cu—Kα) = 8.0 keV) or an electron beam (0.0025 nm to 0.0037 nm,
なお、指向性が得られにくい電磁波を金属酸化膜１２に照射する場合には、図６（ｂ’）に示すように、電磁波を遮光マスク１７を介して金属酸化膜に照射することにより、金属酸化膜１２の一部領域は伝導路に改質される。
When irradiating the
続いて、第４の工程として、図６（ｃ）に示すように、抵抗変化型記憶膜１２ａ上に、第１の導電体膜１１と対になることで抵抗変化型記憶膜１２ａに電圧を印加する第２の導電体膜１３を真空製膜法により積層させる（ステップＳ１０３）。
Subsequently, as a fourth step, as shown in FIG. 6C, a voltage is applied to the resistance
ここで、第２の導電体膜１３として、Ｐｔを使用したが、Ｐｔに限定されず、例えば、Ａｕ、Ｐｄ、Ｒｕ、Ａｇ、Ｃｕ、Ａｌ、Ｔｉ、Ｔａ、もしくはＷなどを用いることができる。
Here, Pt is used as the
以上の工程により抵抗変化型記憶素子１ｂを同時に又は順次に複数製造される。
A plurality of resistance change
次に、第１の製造方法によって製造された同一種類の抵抗変化型記憶素子を複数備えた不揮発性記憶装置について説明する。 Next, a non-volatile memory device provided with a plurality of resistance change type memory elements of the same type manufactured by the first manufacturing method will be described.
図８は、第１の製造方法によって製造された同一種類の抵抗変化型記憶素子を複数備えた不揮発性記憶装置の模式図である。 FIG. 8 is a schematic diagram of a nonvolatile memory device including a plurality of the same type of resistance change type memory elements manufactured by the first manufacturing method.
この不揮発性記憶装置には、抵抗変化型記憶素子を行方向及び列方向に複数配列しているメモリアレイが備えられている。 The nonvolatile memory device includes a memory array in which a plurality of resistance change storage elements are arranged in the row direction and the column direction.
このメモリアレイは配線を有し、後述するワード線とビット線とからなる配線の一方が行方向に複数配線され、他方が列方向に複数配列されることにより格子状になっている。そして、ワード線とビット線が交差する各格子点の位置に抵抗変化型記憶素子が配置されることによりメモリアレイを構成する。ここでワード線は、抵抗変化型記憶素子の電極のうちの一方と電気的に接続され、ビット線は、他方の電極と電気的に接続されている。抵抗変化型記憶素子を上記のように配置して電極間に電圧を印加する仕組みを備えた構造をクロスポイント型と称する。 This memory array has wiring. One of wirings consisting of word lines and bit lines, which will be described later, is arranged in the row direction, and the other is arranged in the column direction to form a lattice. Then, a resistance change storage element is arranged at each lattice point where the word line and the bit line intersect to constitute a memory array. Here, the word line is electrically connected to one of the electrodes of the resistance change memory element, and the bit line is electrically connected to the other electrode. A structure having a mechanism in which the resistance change type memory elements are arranged as described above and a voltage is applied between the electrodes is referred to as a cross-point type.
図８（ａ）は、不揮発性記憶装置１６のメモリアレイの一部１４ａ、１４ｂ、１５ａ、１５ｂを取り出して描いている。この不揮発性記憶装置１６には、上述した第１の製造方法により製造された４つの抵抗変化型記憶素子１６＿１、１６＿２、１６＿３、１６＿４がメモリアレイの交差点に設けられている。図８（ｂ）は、伝導路を明示的に描いた不揮発性記憶装置の模式図である。
FIG. 8A shows a part of the
従来例（図２）と比較して、図８（ｂ）には、４つの抵抗変化型記憶素子１６＿１、１６＿２、１６＿３、１６＿４それぞれに１本の伝導路１６ａ、１６ｂ、１６ｃ、６ｄが形成しており、各々の伝導路の形状や大きさが同様である。また、各抵抗変化型記憶素子ごとの伝導路の本数も一致している。
Compared to the conventional example (FIG. 2), in FIG. 8B, one
次に、上述した第１の製造方法によって製造された抵抗変化型記憶素子の一実施形態の動作について説明する。 Next, the operation of one embodiment of the resistance change type storage element manufactured by the above-described first manufacturing method will be described.
図９は、第１の製造方法によって製造された抵抗変化型記憶素子を採用した不揮発性記憶装置のメモリセルの概要図である。 FIG. 9 is a schematic diagram of a memory cell of a nonvolatile memory device employing the resistance change type memory element manufactured by the first manufacturing method.
図９に示す不揮発性記憶装置のメモリセル１００は、抵抗変化型記憶素子１とセル選択トランジスタ１０１とを有している。抵抗変化型記憶素子１は、その一端がビット線ＢＬに接続され、他端がセル選択トランジスタ１０１のドレイン端子１０１ａに接続されている。セル選択トランジスタ１０１のドレイン端子１０１ｂはソース線ＳＬに接続され、セル選択トランジスタ１０１のゲート端子１０１ｃはワード線ＷＬに接続されている。
A
図１０は、図９に示すメモリセルをクロスポイント構造に配置したメモリセルアレイの一例を示す回路図である。複数のメモリセルが列方向（図面縦方向）及び行方向（図面横方向）に隣接して形成されている。 FIG. 10 is a circuit diagram showing an example of a memory cell array in which the memory cells shown in FIG. 9 are arranged in a cross point structure. A plurality of memory cells are formed adjacent to each other in the column direction (vertical direction in the drawing) and the row direction (horizontal direction in the drawing).
列方向には、複数のワード線ＷＬ１、ＷＬ１＿、ＷＬ２、ＷＬ２＿・・・が配されており、列方向に並ぶメモリセルは、共通の信号線を共有している。また、列方向には、ソース線ＳＬ１、ＳＬ２、・・・が配され、列方向に並ぶメモリセルに共通の信号線を共有している。 A plurality of word lines WL1, WL1_, WL2, WL2_... Are arranged in the column direction, and the memory cells arranged in the column direction share a common signal line. Further, source lines SL1, SL2,... Are arranged in the column direction, and share a common signal line with the memory cells arranged in the column direction.
ここで、ワード線ＷＬ１＿は、ワード線ＷＬ１の反転信号が出力されるワード線であり、ワード線ＷＬ２＿はワード線ＷＬ２の反転信号が出力されるワード線であり、以下同様である。 Here, the word line WL1_ is a word line to which an inverted signal of the word line WL1 is output, the word line WL2_ is a word line to which an inverted signal of the word line WL2 is output, and so on.
なお、ソース線ＳＬは、ワード線ＷＬ２本に１本づつ設けられている。 One source line SL is provided for every two word lines WL.
行方向（図面横方向）には、複数のビット線ＢＬ１、ＢＬ２、ＢＬ３、ＢＬ４・・・が配されており、行方向に並ぶメモリセルは共通の信号線を共有している。 A plurality of bit lines BL1, BL2, BL3, BL4... Are arranged in the row direction (horizontal direction in the drawing), and the memory cells arranged in the row direction share a common signal line.
次に、本発明の抵抗変化型記憶素子の製造方法のうちの第１の製造方法によって製造された抵抗変化型記憶素子の一実施形態を採用した不揮発性記憶装置１＿１の動作を説明する。 Next, the operation of the nonvolatile memory device 1_1 that employs one embodiment of the resistance variable memory element manufactured by the first manufacturing method of the resistance variable memory elements of the present invention will be described.
はじめに、高抵抗状態から低抵抗状態への書き換え動作、すなわちセットの動作について説明する。ここで、説明をわかりやすくするため、書き換え対象のメモリセルは、図１０に示す点線の四角で囲った、ワード線ＷＬ１およびビット線ＢＬ１に接続されたメモリセル１００である。
First, the rewriting operation from the high resistance state to the low resistance state, that is, the set operation will be described. Here, for easy understanding, the memory cell to be rewritten is a
まず、ワード線ＷＬ１に所定の電圧を印加し、セル選択トランジスタ１０１をオン状態にする。ソース線ＳＬ１は、基準電位、例えば、接地電位である０Ｖに接続する。
First, a predetermined voltage is applied to the word line WL1, and the
次いで、ビット線ＢＬ１に、抵抗変化型記憶素子１をセットするに要する電圧と同じあるいはこれよりやや大きいバイアス電圧を印加する。例えば、図４の実線で示す特性を有する抵抗変化型記憶素子の場合、約１．５Ｖ程度のバイアス電圧を印加する。
Next, a bias voltage that is the same as or slightly larger than the voltage required to set the resistance
バイアス電圧を印加することにより、ビット線ＢＬ１、抵抗変化型記憶素子１およびセル選択トランジスタ１０１を介してソース線ＳＬ１へ向かう電流経路が形成され、印加したバイアス電圧は、抵抗変化型記憶素子１の抵抗値ＲH及びセル選択トランジスタ１０１のチャネル抵抗ＲCSに応じてそれぞれ分配される。By applying a bias voltage, a current path toward the source line SL1 is formed via the bit line BL1, the resistance change
このとき、抵抗変化型記憶素子１の抵抗値ＲHは、セル選択トランジスタ１０１のチャネル抵抗ＲCSに比べて十分に大きいため、バイアス電圧のほとんどは抵抗変化型記憶素子１に印加される。これにより、抵抗変化型記憶素子１は、高抵抗状態から低抵抗状態に変化する。At this time, since the resistance value R H of the resistance change
次いで、ビット線ＢＬ１に印加するバイアス電圧をゼロに戻した後、ワード線ＷＬ１に印加する電圧をオフにし、セットの動作を完了する。 Next, after the bias voltage applied to the bit line BL1 is returned to zero, the voltage applied to the word line WL1 is turned off to complete the set operation.
次に、低抵抗状態から高抵抗状態への書き換え動作、すなわちリセットの動作について説明する。書き換え対象のメモリセルは、ワード線ＷＬ１及びビット線ＢＬ１に接続されたメモリセル１００である。
Next, the rewriting operation from the low resistance state to the high resistance state, that is, the resetting operation will be described. The memory cell to be rewritten is the
まず、ワード線ＷＬ１に所定の電圧を印加し、セル選択トランジスタ１０１をオン状態にする。ソース線ＳＬ１は、基準電位、例えば接地電位である０Ｖに接続する。
First, a predetermined voltage is applied to the word line WL1, and the
次いで、ビット線ＢＬ１に、抵抗変化型記憶素子１をリセットするに要する電圧と同じ或いはこれよりやや大きいバイアス電圧を印加する。例えば、図４の実線で示す特性を有する抵抗変化型記憶素子の場合、約０．８Ｖ程度のバイアス電圧を印加する。
Next, a bias voltage that is the same as or slightly larger than the voltage required to reset the resistance
バイアス電圧を印加することにより、ビット線ＢＬ１、抵抗変化型記憶素子１及びセル選択トランジスタ１０１を介してソース線ＳＬ１へ向かう電流経路が形成され、印加したバイアス電圧は、抵抗変化型記憶素子１の抵抗値ＲL及びセル選択トランジスタ１０１のチャネル抵抗ＲCSに応じてそれぞれに分配される。By applying a bias voltage, a current path toward the source line SL1 is formed via the bit line BL1, the resistance change
このとき、セル選択トランジスタ１０１のチャネル抵抗ＲCSは、抵抗変化型記憶素子１の抵抗値ＲLよりも十分に小さいため、印加したバイアス電圧のほとんどは抵抗変化型記憶素子１に印加される。これにより、抵抗変化型記憶素子１は、低抵抗状態から高抵抗状態に変化する。At this time, since the channel resistance R CS of the
リセット過程では、抵抗変化型記憶素子１が高抵抗状態に切り換わった瞬間、ほぼ全バイアス電圧が抵抗変化型記憶素子１に配分されるため、このバイアス電圧によって抵抗変化型記憶素子１が再度セットされることを防止する必要がある。このためには、ビット線ＢＬ１に印加するバイアス電圧は、セットに要する電圧よりも小さくしなければならない。
In the reset process, almost the entire bias voltage is distributed to the resistance change
リセット過程では、セル選択トランジスタ１０１のチャネル抵抗ＲCSが抵抗変化型記憶素子１の抵抗値ＲLよりも十分に小さくなるように、これらトランジスタのゲート電圧を調整するとともに、ビット線ＢＬ１に印加するバイアス電圧を、リセットに必要な電圧以上、セットに必要な電圧未満に設定する。In the reset process, the gate voltages of these transistors are adjusted and applied to the bit line BL1 so that the channel resistance R CS of the
次いで、ビット線ＢＬ１に印加するバイアス電圧をゼロに戻した後、ワード線ＷＬ１に印加する電圧をオフにし、リセットの動作を完了する。 Next, after the bias voltage applied to the bit line BL1 is returned to zero, the voltage applied to the word line WL1 is turned off to complete the reset operation.
次に、図１０に示す不揮発性記憶装置１＿１の読み出し方法について説明する。読み出し対象のメモリセル１００は、ワード線ＷＬ１及びビット線ＢＬ１に接続されたメモリセル１００である。
Next, a reading method of the nonvolatile memory device 1_1 illustrated in FIG. 10 is described. The
まず、ワード線ＷＬ１に所定の電圧を印加し、セル選択トランジスタ１０１をオン状態にする。ソース線ＳＬ１は、基準電位、例えば接地電位である０Ｖに接続する。
First, a predetermined voltage is applied to the word line WL1, and the
次いで、ビット線ＢＬ１に、所定のバイアス電圧を印加する。このバイアス電圧は、抵抗変化型記憶素子１がいずれの抵抗状態にあるときも印加電圧によってセットやリセットが生じないように設定する。
Next, a predetermined bias voltage is applied to the bit line BL1. This bias voltage is set so that no set or reset is caused by the applied voltage when the resistance
ビット線ＢＬ１にこのようなバイアス電圧を印加すると、ビット線ＢＬ１には抵抗変化型記憶素子１の抵抗値に応じた電流が流れる。したがって、ビット線ＢＬ１に流れるこの電流値を検出することにより、抵抗変化型記憶素子１がどのような抵抗状態にあるかを読み出せる。
When such a bias voltage is applied to the bit line BL1, a current corresponding to the resistance value of the resistance
以上より、本発明の抵抗変化型記憶素子の製造方法のうちの第１の製造方法によれば、同一種類の抵抗変化型記憶素子を複数製造する間、各抵抗変化型記憶素子間の抵抗値のばらつきが抑えられる。 As described above, according to the first manufacturing method of the resistance change type storage elements of the present invention, the resistance value between the resistance change type storage elements is manufactured while a plurality of the same type of resistance change type storage elements are manufactured. Variation of the is suppressed.
以上で、本発明の抵抗変化型記憶素子の製造方法のうちの第１の製造方法の説明を終了し、次に、本発明の抵抗変化型記憶素子の製造方法のうちの第２の製造方法について説明する。 This is the end of the description of the first manufacturing method of the variable resistance memory element manufacturing method of the present invention, and then the second manufacturing method of the variable resistance memory element manufacturing method of the present invention. Will be described.
なお、本発明の抵抗変化型記憶素子の製造方法のうちの第１の製造方法と本発明の抵抗変化型記憶素子の製造方法のうちの第２の製造方法とでは、製造工程が一部異なるが、それ以外は同様の工程を有するため、相違点について主に説明する。 The first manufacturing method of the resistance change type memory element manufacturing method of the present invention and the second manufacturing method of the resistance change type memory element manufacturing method of the present invention are partially different in manufacturing process. However, since it has the same process other than that, a difference is mainly demonstrated.
図１１は、本発明の抵抗変化型記憶素子の製造方法のうちの第２の製造方法の工程図である。 FIG. 11 is a process diagram of the second manufacturing method of the resistance-change memory element manufacturing method according to the present invention.
また、図１２は、図１１に示す第２の製造方法の各工程における処理を示すフローチャートである。 Moreover, FIG. 12 is a flowchart which shows the process in each process of the 2nd manufacturing method shown in FIG.
本発明の抵抗変化型記憶素子の製造方法のうちの第１の製造方法と本発明の抵抗変化型記憶素子の製造方法のうちの第２の製造方法との相違は、第２の製造方法が、金属酸化膜それぞれの制御された一部領域に電磁波を照射するとともに電極間に電圧を印加して、その一部領域を伝導路に改質している点である。 The difference between the first manufacturing method of the resistance change type memory element manufacturing method of the present invention and the second manufacturing method of the resistance change type memory element manufacturing method of the present invention is that the second manufacturing method is the same. In addition, electromagnetic waves are applied to a controlled partial region of each metal oxide film, and a voltage is applied between the electrodes to modify the partial region into a conduction path.
まず、第１の工程として、半導体基板上（不図示）に第１の導電体膜２１をスパッタリングに代表される真空製膜法により積層させる（ステップＳ２００）。
First, as a first step, a
次に、第２の工程として、図１１（ａ）に示すように、金属酸化膜２２を第１の導電体膜２１上に真空製膜法により積層する（ステップＳ２０１）。
Next, as a second step, as shown in FIG. 11A, a
次に、第３の工程として、図１１（ｂ）に示すように、電磁波透過性を有する第２の導電体膜２３を金属酸化膜２２に真空製膜法により積層させる（ステップＳ２０２）。
Next, as a third step, as shown in FIG. 11B, a
続いて、第４の工程として、金属酸化膜２２の制御された一部領域に電磁波を照射するとともに第１の導電体膜２１と第２の導電体膜２３との間にフォーミング処理用電源２４による電圧を印加して、その一部領域を伝導路２２ｂに改質する（図１１（ｃ）、ステップＳ２０３）。その結果、金属酸化膜２２は、抵抗変化型記憶膜２２ａとして作用するようになる。
Subsequently, as a fourth step, a controlled partial region of the
以上の工程により抵抗変化型記憶素子１ｃを同時に又は順次に複数製造される。
A plurality of resistance change
したがって、同一種類の抵抗変化型記憶素子１ｃを複数製造する間、各抵抗変化型記憶素子間の抵抗値のばらつきが抑えられる。
Therefore, during the manufacture of a plurality of resistance change
次に、本発明の抵抗変化型記憶素子の製造方法のうちの第３の製造方法について説明する。第３の製造方法では、まず、電磁波もしくは電子線を金属酸化膜それぞれの制御された一部領域に照射し、その一部領域に結合している金属原子と酸素原子との結合力を弱めることにより、その一部領域を伝導路のできやすい領域に変えることを特徴としている。 Next, the 3rd manufacturing method among the manufacturing methods of the resistance change memory element of this invention is demonstrated. In the third manufacturing method, first, an electromagnetic wave or an electron beam is irradiated to each controlled partial region of each metal oxide film to weaken the bonding force between metal atoms and oxygen atoms bonded to the partial region. Thus, the partial region is changed to a region where a conduction path can be easily formed.
図１３は、本発明の抵抗変化型記憶素子の製造方法のうちの第３の製造方法の工程図である。 FIG. 13 is a process diagram of the third manufacturing method among the manufacturing methods of the resistance change memory element of the present invention.
また、図１４は、図１３に示す第３の製造方法の各工程における処理を示すフローチャートである。 Moreover, FIG. 14 is a flowchart which shows the process in each process of the 3rd manufacturing method shown in FIG.
まず、第１の工程として、半導体基板上（不図示）に第１の導電体膜３１をスパッタリングに代表される真空製膜法により積層させる（ステップＳ３００）。
First, as a first step, a
次に、第２の工程として、図１３（ａ）に示すように金属酸化膜３２を真空製膜法により第１の導電体膜３１上に積層する（ステップＳ３０１）。
Next, as a second step, as shown in FIG. 13A, a
続いて、第３の工程として、図１３（ｂ）に示すように金属酸化膜３２それぞれの制御された一部領域３５に電磁波を照射し、その一部領域に結合している金属原子と酸素原子との結合力を弱める（ステップＳ３０２）。
Subsequently, as a third step, as shown in FIG. 13B, the controlled
続いて、第４の工程として、図１３（ｃ）に示すように第２の導電体膜３３を金属酸化膜３２に真空製膜法により積層させる（ステップＳ３０３）。
Subsequently, as a fourth step, as shown in FIG. 13C, the
最後に、第１の導電体膜３１と第２の導電体膜３２との間にフォーミング処理用電源３４による電圧を印加して、一部領域３５を、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路３５ａに改質する（ステップＳ３０４）。その結果、金属酸化膜３２は、抵抗変化型記憶膜３２ａとして作用するようになり、抵抗変化型記憶素子１ｄが製造される。
Finally, a voltage by the forming process power supply 34 is applied between the
なお、上記第３の製造方法では、電磁波を用いたが、第１の製造方法と同様に電子線を用いてもよい。また、指向性が得られにくい電磁波を照射するときには、図６（ｂ’）と同様に遮光マスクを介して照射することで伝導路３５ａを形成する。
Although the electromagnetic wave is used in the third manufacturing method, an electron beam may be used as in the first manufacturing method. In addition, when irradiating an electromagnetic wave whose directivity is difficult to obtain, the
以上の工程により抵抗変化型記憶素子１ｄを同時に又は順次に複数製造される。したがって、同一種類の抵抗変化型記憶素子１ｄを複数製造する間、各抵抗変化型記憶素子間の抵抗値のばらつきが抑えられる。
A plurality of resistance change
次に、本発明の抵抗変化型記憶素子の製造方法のうちの第４の製造方法について説明する。第４の製造方法では、まず、電磁波もしくは電子線の代わりにイオンビームを金属酸化膜それぞれの制御された一部領域に照射し、その一部領域を伝導路に改質することを特徴としている。 Next, the 4th manufacturing method among the manufacturing methods of the resistance change type memory element of the present invention is explained. In the fourth manufacturing method, first, instead of electromagnetic waves or electron beams, an ion beam is irradiated to each controlled partial region of each metal oxide film, and the partial region is modified into a conduction path. .
図１５は、本発明の抵抗変化型記憶素子の製造方法のうちの第４の製造方法の工程図である
また、図１６は、図１５に示す第４の製造方法の各工程における処理を示すフローチャートである。FIG. 15 is a process diagram of the fourth manufacturing method among the manufacturing methods of the resistance change type memory element of the present invention. FIG. 16 shows processes in the respective steps of the fourth manufacturing method shown in FIG. It is a flowchart.
まず、第１の工程として、半導体基板上に第１の導電体膜４１をスパッタリングに代表される真空製膜法により積層させる（ステップＳ４００）。
First, as a first step, a
次に、第２の工程として、図１５（ａ）に示すように金属酸化膜４２を真空製膜法により第１の導電体膜４１上に積層する（ステップＳ４０１）。
Next, as a second step, as shown in FIG. 15A, a
その次に、第３の工程として、金属酸化膜４２の制御された一部領域にイオンビームを注入し、その一部領域を伝導路４２ｂに改質する（ステップＳ４０２）。その結果、金属酸化膜４２は、抵抗変化型記憶膜４２ａとして作用するようになる。なお、図１５（ｂ）に示すように、イオンビームを照射時にビームの拡がりの影響を取り除くために、遮光マスク４３を用いることが好ましい。なお、集束イオンビームを採用することにより、遮光マスクを介さずにイオンを注入してもよい。
Next, as a third step, an ion beam is implanted into a controlled partial region of the
ここで、注入イオンの入射エネルギーは、１０〜１０００ｋｅＶであり、イオンの注入深さは、１０〜１０００ｎｍ程度であることが好ましい。 Here, the incident energy of implanted ions is preferably 10 to 1000 keV, and the ion implantation depth is preferably about 10 to 1000 nm.
また。注入するイオン種がＰｔ、Ａｕ、もしくはＡｇの場合には、イオン加速電圧は１００ｋＶ、イオン電流は１．０ｍＡ、注入時間は２．０ｓｅｃであることが好ましい。 Also. When the ion species to be implanted is Pt, Au, or Ag, the ion acceleration voltage is preferably 100 kV, the ion current is 1.0 mA, and the implantation time is preferably 2.0 sec.
また、注入するイオン種がＮｉもしくはＣｕの場合には、イオン加速電圧は６０ｋＶ、イオン電流は２．０ｍＡ、注入時間は１．０ｓｅｃであることが好ましい。 When the ion species to be implanted is Ni or Cu, the ion acceleration voltage is preferably 60 kV, the ion current is 2.0 mA, and the implantation time is 1.0 sec.
続いて、第４の工程として、金属酸化膜４２に第２の導電体膜４３を真空成膜法により積層して（ステップＳ４０３）、抵抗変化型記憶素子１ｅを製造する。
Subsequently, as a fourth step, the second
以上の工程により抵抗変化型記憶素子１ｅを同時に又は順次に複数製造される。したがって、同一種類の抵抗変化型記憶素子１ｅを複数製造する間、各抵抗変化型記憶素子間の抵抗値のばらつきが抑えられる。
A plurality of resistance change
次に、本発明の抵抗変化型記憶素子の製造方法のうちの第５の製造方法について説明する。この第５の製造方法では、まず、反応性イオンエッチングにより、絶縁膜それぞれの制御された一部領域に貫通孔を形成する。続いて、その貫通孔に、製造後には印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路として作用する金属酸化物を充填し、電極間にフォーミング処理を行うための電圧を印加してその一部領域を伝導路に改質することを特徴としている。 Next, the fifth manufacturing method among the manufacturing methods of the resistance change type memory element of the present invention will be described. In the fifth manufacturing method, first, through holes are formed in a controlled partial region of each insulating film by reactive ion etching. Subsequently, in order to fill the through hole with a metal oxide that acts as a conduction path that selectively holds a high resistance state and a low resistance state according to an applied voltage after manufacturing, and performs a forming process between the electrodes. It is characterized in that a part of the region is modified to a conduction path by applying a voltage of
図１７は、本発明の抵抗変化型記憶素子の製造方法のうちの第５の製造方法の工程図である
また、図１８は、図１７に示す第５の製造方法の各工程における処理を示すフローチャートである。FIG. 17 is a process diagram of the fifth manufacturing method among the manufacturing methods of the resistance change type memory element of the present invention. FIG. 18 shows processes in the respective steps of the fifth manufacturing method shown in FIG. It is a flowchart.
まず、第１の工程として、基板上（不図示）に第１の導電体膜５１をスパッタリングに代表される真空製膜法により積層させる（ステップＳ５００）。
First, as a first step, a
次に、第２の工程として、図１７（ａ）に示すように絶縁膜５２を真空製膜法により第１の導電体膜５１上に積層する（ステップＳ５０１）。
Next, as a second step, as shown in FIG. 17A, an insulating
ここで、絶縁体膜としてＳｉＯ2を用いたが、ＳｉＯ2に限られず、Ａｌ2Ｏ3、ＭｇＯ、もしくはＺｒＯ2などの絶縁体膜を用いてもよい。Here, although SiO 2 is used as the insulator film, the insulator film is not limited to SiO 2 , and an insulator film such as Al 2 O 3 , MgO, or ZrO 2 may be used.
その次に、第３の工程として、反応性イオンエッチングを用いて絶縁膜５２の一部領域に貫通孔を形成する（図１７（ｂ））。なお、反応性イオンエッチングの代わりに集束イオンビームを用いて貫通孔を形成してもよい。
Next, as a third step, a through hole is formed in a partial region of the insulating
続いて、その貫通孔に、製造後には印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路として作用する金属酸化物５３を充填する（ステップＳ５０３）。
Subsequently, the through hole is filled with a
ここでは、金属酸化物として、Ｎｉ酸化物を用いたが、Ｎｉ酸化物に限られず、Ｃｏ酸化物、Ｆｅ酸化物、Ｓｉ酸化物、Ａｌ酸化物、Ｔｉ酸化物、Ｃｅ酸化物、Ｈｆ酸化物、Ｚｒ酸化物、Ｎｂ酸化物、Ｍｇ酸化物、Ｙ酸化物、Ｃｒ酸化物、Ｚｎ酸化物、もしくはＣｕ酸化物などを用いることができる。 Here, Ni oxide is used as the metal oxide, but it is not limited to Ni oxide, but Co oxide, Fe oxide, Si oxide, Al oxide, Ti oxide, Ce oxide, Hf oxide. Zr oxide, Nb oxide, Mg oxide, Y oxide, Cr oxide, Zn oxide, Cu oxide, or the like can be used.
続いて、絶縁膜５２および金属酸化物５３に第２の導電体膜５４を真空製膜法により積層する（ステップＳ５０４）。
Subsequently, the
最後に、第１の導電体膜５１と第２の導電体膜５４との間にフォーミング処理用電源５５による電圧を印加して、貫通孔内の金属酸化物５３を伝導路５３ａに改質する（ステップＳ５０５）。その結果、金属酸化物５３および絶縁膜５２は、抵抗変化型記憶膜５２ａとして作用するようになり、抵抗変化型記憶素子１ｆが製造される。
Finally, a voltage from the forming
以上の工程により抵抗変化型記憶素子１ｆを同時に又は順次に複数製造される。したがって、同一種類の抵抗変化型記憶素子１ｆを複数製造する間、各抵抗変化型記憶素子間の抵抗値のばらつきが抑えられる。
A plurality of resistance change
次に、本発明の抵抗変化型記憶素子の製造方法のうちの第６の製造方法について説明する。この第６の製造方法では、金属酸化膜それぞれの制御された一部領域にその金属酸化膜の厚み方向の途中までの深さの穴を形成し、その穴に第２の導電体膜を埋めることにより、第１の導電体膜と第２の導電体膜との間のおける印加電圧の強度分布を変えることを特徴としている。 Next, the sixth manufacturing method among the manufacturing methods of the resistance change type memory element of the present invention will be described. In the sixth manufacturing method, a hole having a depth halfway in the thickness direction of the metal oxide film is formed in a controlled partial region of each metal oxide film, and the second conductor film is buried in the hole. Thus, the intensity distribution of the applied voltage between the first conductor film and the second conductor film is changed.
図１９は、本発明の抵抗変化型記憶素子の製造方法のうちの第６の製造方法の工程図である。 FIG. 19 is a process diagram of the sixth manufacturing method among the manufacturing methods of the resistance variable memory element of the present invention.
また、図２０は、図１９に示す第６の製造方法の各工程における処理を示すフローチャートである。 FIG. 20 is a flowchart showing processing in each step of the sixth manufacturing method shown in FIG.
まず、第１の工程として、半導体基板上（不図示）に第１の導電体膜６１をスパッタリングに代表される真空製膜法により積層させる（ステップＳ６００）。
First, as a first step, a
次に、第２の工程として、図１９（ａ）に示すように金属酸化膜６２を真空製膜法により第１の導電体膜６１上に積層する（ステップＳ６０１）。
Next, as a second step, as shown in FIG. 19A, a
その次に、第３の工程として、反応性イオンエッチングにより、金属酸化膜６２の制御された一部領域に、その金属酸化膜６２の厚み方向の途中までの深さの穴を形成する（図１９（ｂ）、ステップＳ６０２）。なお、反応性イオンエッチングの代わりに集束イオンビームを用いてもよい。
Next, as a third step, a hole having a depth halfway in the thickness direction of the
続いて、真空製膜法により、穴の内部を含む金属酸化膜６２に、第１の導電体膜６１と対になることでその金属酸化膜６２に電圧を印加する第２の導電体膜６３を積層する（図１９（ｃ）、ステップＳ６０３）。
Subsequently, the
続いて、第１の導電体膜６１と第２の導電体膜６３との間にフォーミング処理用電源６４による電圧を印加することにより、第２の導電体膜の先端部６３ａと第１の導電体膜６１との間の電界が強くなる。そのため、上記一部領域の金属酸化物は、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路６５に改質される（図１９（ｄ）、ステップＳ６０４）。その結果、金属酸化物６２は、抵抗変化型記憶膜６２ａとして作用するようになり、抵抗変化型記憶素子１ｇが製造される。
以上の工程により抵抗変化型記憶素子１ｇを同時に又は順次に複数製造される。したがって、同一種類の抵抗変化型記憶素子１ｇを複数製造する間、各抵抗変化型記憶素子間の抵抗値のばらつきが抑えられる。Subsequently, by applying a voltage from the power supply for forming
A plurality of resistance change
以上説明したように、本発明によれば、同一種類の抵抗変化型記憶素子を複数製造する間、各抵抗変化型記憶素子間の抵抗値のばらつきが抑えられる工夫が施された抵抗変化型記憶素子の製造方法が提供される。 As described above, according to the present invention, the resistance change type memory is devised so that variations in resistance values among the resistance change type memory elements can be suppressed while a plurality of the same type of resistance change type memory elements are manufactured. An element manufacturing method is provided.
なお、本発明の抵抗変化型記憶素子の製造方法によって得られる抵抗変化型記憶素子は、
高抵抗状態と低抵抗状態とを選択的に保持する不揮発性記憶素子として利用するだけに限られず、例えば、高抵抗状態と低抵抗状態とを２値データに対応づけて、電子回路や電気回路に用いられる２値データの組み合わせからなるアドレスを選択するスイッチ素子として用いてもよい。The resistance change type storage element obtained by the method of manufacturing the resistance change type storage element of the present invention is:
It is not limited to use as a non-volatile memory element that selectively holds a high resistance state and a low resistance state. For example, an electronic circuit or an electric circuit is associated with a high resistance state and a low resistance state in association with binary data. It may be used as a switch element for selecting an address composed of a combination of binary data used in the above.
Claims (6)
基板上に第１の導電体膜を積層する工程と、
前記第１の導電体膜上に、製造後に印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する抵抗変化型記憶膜として作用する金属酸化膜を積層する工程と、
同一種類の抵抗変化型記憶素子を製造している間、前記金属酸化膜それぞれの制御された一部領域に電磁波もしくは電子線を照射することにより、該一部領域を、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路に改質する工程と、
前記金属酸化膜上に、前記第１の導電体膜と対になることで該金属酸化膜に電圧を印加する第２の導電体膜を積層する工程とを有することを特徴とする抵抗変化型記憶素子の製造方法。Resistor for manufacturing a resistance variable memory element that selectively switches between a high resistance state and a low resistance state in which a current flows more easily than the high resistance state in accordance with an applied voltage. In the method of manufacturing the changeable memory element,
Laminating a first conductor film on a substrate;
Laminating a metal oxide film acting as a resistance change type memory film that selectively holds a high resistance state and a low resistance state in accordance with an applied voltage after manufacture on the first conductor film;
While manufacturing the resistance change type memory element of the same type, by irradiating the controlled partial area of each of the metal oxide films with electromagnetic waves or electron beams, the partial area is made high according to the applied voltage. Modifying the conductive path to selectively maintain a resistance state and a low resistance state;
And a step of laminating a second conductor film for applying a voltage to the metal oxide film by pairing with the first conductor film on the metal oxide film. A method for manufacturing a memory element.
基板上に第１の導電体膜を積層する工程と、
前記第１の導電体膜上に、製造後に印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する抵抗変化型記憶膜として作用する金属酸化膜を積層する工程と、
前記金属酸化膜上に電磁波透過性を有する第２の導電体膜を積層する工程と、
同一種類の抵抗変化型記憶素子を製造している間、前記金属酸化膜それぞれの制御された一部領域に電磁波を照射するとともに前記第１の導電体膜と前記第２の導電体膜との間に電圧を印加することにより、該一部領域を、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路に改質する工程とを有することを特徴とする抵抗変化型記憶素子の製造方法。Resistor for manufacturing a resistance variable memory element that selectively switches between a high resistance state and a low resistance state in which a current flows more easily than the high resistance state in accordance with an applied voltage. In the method of manufacturing the changeable memory element,
Laminating a first conductor film on a substrate;
Laminating a metal oxide film acting as a resistance change type memory film that selectively holds a high resistance state and a low resistance state in accordance with an applied voltage after manufacture on the first conductor film;
Laminating a second conductor film having electromagnetic wave permeability on the metal oxide film;
While manufacturing the resistance change type memory element of the same kind, the controlled partial region of each of the metal oxide films is irradiated with electromagnetic waves, and the first conductive film and the second conductive film are A step of modifying the partial region into a conduction path that selectively holds a high resistance state and a low resistance state in accordance with the applied voltage by applying a voltage therebetween. A manufacturing method of a changeable memory element.
基板上に第１の導電体膜を積層する工程と、
前記第１の導電体膜上に、製造後に印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する抵抗変化型記憶膜として作用する金属酸化膜を積層する工程と、
同一種類の抵抗変化型記憶素子を製造している間、前記金属酸化膜それぞれの制御された一部領域に電磁波もしくは電子線を照射することにより、該一部領域に結合している金属原子と酸素原子との結合力を弱める工程と、
該金属酸化膜上に第２の導電体膜を積層する工程と、
前記第１の導電体膜と前記第２の導電体膜との間に電圧を印加することにより、前記一部領域を、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路に改質する工程とを有することを特徴とする抵抗変化型記憶素子の製造方法。Resistor for manufacturing a resistance variable memory element that selectively switches between a high resistance state and a low resistance state in which a current flows more easily than the high resistance state in accordance with an applied voltage. In the method of manufacturing the changeable memory element,
Laminating a first conductor film on a substrate;
Laminating a metal oxide film acting as a resistance change type memory film that selectively holds a high resistance state and a low resistance state in accordance with an applied voltage after manufacture on the first conductor film;
While manufacturing the resistance change type memory element of the same type, by irradiating the controlled partial area of each of the metal oxide films with an electromagnetic wave or an electron beam, the metal atoms bonded to the partial area and A step of weakening the binding force with oxygen atoms,
Laminating a second conductor film on the metal oxide film;
By applying a voltage between the first conductor film and the second conductor film, the partial region is selectively held in a high resistance state and a low resistance state according to the applied voltage. A process for producing a resistance change memory element, comprising a step of modifying the conductive path to be performed.
基板上に第１の導電体膜を積層する工程と、
前記第１の導電体膜上に、製造後に印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する抵抗変化型記憶膜として作用する金属酸化膜を積層する工程と、
同一種類の抵抗変化型記憶素子を製造している間、前記金属酸化膜それぞれの制御された一部領域にイオンビームを注入することにより、該一部領域を、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路に改質する工程と、
前記金属酸化膜上に、前記第１の導電体膜と対になることで該金属酸化膜に電圧を印加する第２の導電体膜を積層する工程とを有することを特徴とする抵抗変化型記憶素子の製造方法。Resistor for manufacturing a resistance variable memory element that selectively switches between a high resistance state and a low resistance state in which a current flows more easily than the high resistance state in accordance with an applied voltage. In the method of manufacturing the changeable memory element,
Laminating a first conductor film on a substrate;
Laminating a metal oxide film acting as a resistance change type memory film that selectively holds a high resistance state and a low resistance state in accordance with an applied voltage after manufacture on the first conductor film;
While manufacturing the resistance change type memory element of the same type, an ion beam is implanted into each controlled partial region of each of the metal oxide films so that the partial region is in a high resistance state according to the applied voltage. And a step of modifying the conductive path to selectively maintain the low resistance state,
And a step of laminating a second conductor film for applying a voltage to the metal oxide film by pairing with the first conductor film on the metal oxide film. A method for manufacturing a memory element.
基板上に第１の導電体膜を積層する工程と、
前記第１の導電体膜上に、絶縁膜を積層する工程と、
同一種類の抵抗変化型記憶素子を製造している間、前記絶縁膜それぞれの制御された一部領域に貫通孔を形成する工程と、
前記貫通孔に、製造後には印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路として作用する金属酸化物を充填する工程と、
前記絶縁膜および前記金属酸化物に第２の導電体膜を積層する工程と、
前記第１の導電体膜と前記第２の導電体膜との間に電圧を印加することにより、前記貫通孔内の金属酸化物を、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路に改質する工程とを有することを特徴とする抵抗変化型記憶素子の製造方法。Resistor for manufacturing a resistance variable memory element that selectively switches between a high resistance state and a low resistance state in which a current flows more easily than the high resistance state in accordance with an applied voltage. In the method of manufacturing the changeable memory element,
Laminating a first conductor film on a substrate;
Laminating an insulating film on the first conductor film;
Forming a through-hole in a controlled partial region of each of the insulating films while manufacturing the same type of resistance change type storage element;
Filling the through-hole with a metal oxide that acts as a conduction path for selectively holding a high resistance state and a low resistance state according to an applied voltage after manufacture;
Laminating a second conductor film on the insulating film and the metal oxide;
By applying a voltage between the first conductor film and the second conductor film, the metal oxide in the through hole is changed between a high resistance state and a low resistance state according to the applied voltage. And a step of modifying the conductive path to be selectively held.
基板上に第１の導電体膜を積層する工程と、
前記第１の導電体膜上に、製造後に印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する抵抗変化型記憶膜として作用する金属酸化膜を積層する工程と、
同一種類の抵抗変化型記憶素子を製造している間、前記金属酸化膜それぞれの制御された一部領域に、該金属酸化膜の厚み方向の途中までの深さの穴を形成する工程と、
前記穴の内部を含む前記金属酸化膜上に、前記第１の導電体膜と対になることで該金属酸化膜に電圧を印加する第２の導電体膜を積層する工程と、
前記第１の導電体膜と前記第２の導電体膜との間に電圧を印加することにより、前記一部領域の金属酸化物を、印加電圧に応じて高抵抗状態と低抵抗状態とを選択的に保持する伝導路に改質する工程とを有することを特徴とする抵抗変化型記憶素子の製造方法。Resistor for manufacturing a resistance variable memory element that selectively switches between a high resistance state and a low resistance state in which a current flows more easily than the high resistance state in accordance with an applied voltage. In the method of manufacturing the changeable memory element,
Laminating a first conductor film on a substrate;
Laminating a metal oxide film acting as a resistance change type memory film that selectively holds a high resistance state and a low resistance state in accordance with an applied voltage after manufacture on the first conductor film;
A step of forming a hole having a depth halfway in the thickness direction of the metal oxide film in a controlled partial region of each of the metal oxide films while manufacturing the resistance change type memory element of the same type;
Laminating a second conductor film for applying a voltage to the metal oxide film by pairing with the first conductor film on the metal oxide film including the inside of the hole;
By applying a voltage between the first conductor film and the second conductor film, the metal oxide in the partial region is changed between a high resistance state and a low resistance state according to the applied voltage. And a step of modifying the conductive path to be selectively held.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2006/304492 WO2007102212A1 (en) | 2006-03-08 | 2006-03-08 | Resistive memory manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2007102212A1 true JPWO2007102212A1 (en) | 2009-07-23 |
Family
ID=38474661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008503708A Pending JPWO2007102212A1 (en) | 2006-03-08 | 2006-03-08 | Manufacturing method of resistance change type memory element |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPWO2007102212A1 (en) |
| WO (1) | WO2007102212A1 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8551809B2 (en) * | 2008-05-01 | 2013-10-08 | Intermolecular, Inc. | Reduction of forming voltage in semiconductor devices |
| US8094485B2 (en) * | 2008-05-22 | 2012-01-10 | Panasonic Corporation | Variable resistance nonvolatile storage device with oxygen-deficient oxide layer and asymmetric substrate bias effect |
| JP4607256B2 (en) | 2008-12-18 | 2011-01-05 | パナソニック株式会社 | Nonvolatile storage device and writing method thereof |
| CN112071979B (en) * | 2020-08-26 | 2023-07-14 | 西安理工大学 | Preparation method of grid array composite electrode resistance memory film |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003068983A (en) * | 2001-06-28 | 2003-03-07 | Sharp Corp | Cross point memory having low crosstalk and electrically programmable resistance characteristics |
| WO2005041303A1 (en) * | 2003-10-23 | 2005-05-06 | Matsushita Electric Industrial Co., Ltd. | Resistance change element, manufacturing method thereof, memory including the element, and drive method of the memory |
| JP2005175202A (en) * | 2003-12-11 | 2005-06-30 | Nippon Telegr & Teleph Corp <Ntt> | Recording element |
-
2006
- 2006-03-08 JP JP2008503708A patent/JPWO2007102212A1/en active Pending
- 2006-03-08 WO PCT/JP2006/304492 patent/WO2007102212A1/en active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003068983A (en) * | 2001-06-28 | 2003-03-07 | Sharp Corp | Cross point memory having low crosstalk and electrically programmable resistance characteristics |
| WO2005041303A1 (en) * | 2003-10-23 | 2005-05-06 | Matsushita Electric Industrial Co., Ltd. | Resistance change element, manufacturing method thereof, memory including the element, and drive method of the memory |
| JP2005175202A (en) * | 2003-12-11 | 2005-06-30 | Nippon Telegr & Teleph Corp <Ntt> | Recording element |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2007102212A1 (en) | 2007-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8125817B2 (en) | Nonvolatile storage device and method for writing into the same | |
| KR101078541B1 (en) | Memory element and memory device | |
| US7786459B2 (en) | Memory element and memory device comprising memory layer positioned between first and second electrodes | |
| KR102356740B1 (en) | Switch device and storage unit | |
| US7400027B2 (en) | Nonvolatile memory device having two or more resistance elements and methods of forming and using the same | |
| EP2814073B1 (en) | Self-rectifying RRAM element | |
| US8395930B2 (en) | Method of programming variable resistance element and nonvolatile storage device | |
| KR102527408B1 (en) | method of fabricating switching device and resistive random access memory | |
| US8203875B2 (en) | Anti-parallel diode structure and method of fabrication | |
| JP2005317976A (en) | Memory device utilizing multilayer structure with stepwise resistance value | |
| JP2012238893A (en) | Memory using mixed valence conductive oxides | |
| JP2009289822A (en) | Resistance change memory | |
| JP2015521382A (en) | Switching device structure and method | |
| KR101188263B1 (en) | Semiconductor Memory Device | |
| WO2012169198A1 (en) | Nonvolatile storage element, method of manufacturing thereof, initial breaking method, and nonvolatile storage device | |
| US7935952B2 (en) | Non-volatile memory device having threshold switching resistor, memory array including the non-volatile memory device and methods of manufacturing the same | |
| US9373786B1 (en) | Two terminal resistive access devices and methods of formation thereof | |
| KR20140092360A (en) | Memristive element based on hetero-junction oxide | |
| KR20150093149A (en) | Memory element and memory device | |
| JPWO2007105284A1 (en) | Resistance change memory element and method of manufacturing resistance change memory element | |
| JPWO2007102212A1 (en) | Manufacturing method of resistance change type memory element | |
| Lu et al. | State-of-the-art flash memory devices and post-flash emerging memories | |
| TWI310237B (en) | Methods of operating a bistable resistance random access memory with multiple memory layers and multilevel memory states | |
| WO2021101582A1 (en) | Electric field controllable spin filter tunnel junction magnetoresistive memory devices and methods of making the same | |
| KR20170141508A (en) | Switch, method for fabricating the same, resistive memory cell and electronic device including the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120327 |