JPWO2007099622A1 - Amplifier circuit - Google Patents

Amplifier circuit Download PDF

Info

Publication number
JPWO2007099622A1
JPWO2007099622A1 JP2008502609A JP2008502609A JPWO2007099622A1 JP WO2007099622 A1 JPWO2007099622 A1 JP WO2007099622A1 JP 2008502609 A JP2008502609 A JP 2008502609A JP 2008502609 A JP2008502609 A JP 2008502609A JP WO2007099622 A1 JPWO2007099622 A1 JP WO2007099622A1
Authority
JP
Japan
Prior art keywords
transistor
inductor
amplifier circuit
variable
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008502609A
Other languages
Japanese (ja)
Inventor
英樹 加納
英樹 加納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2007099622A1 publication Critical patent/JPWO2007099622A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/213—A variable capacitor being added in the input circuit, e.g. base, gate, of an amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/216—A coil being added in the input circuit, e.g. base, gate, of an amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/225—Indexing scheme relating to amplifiers the input circuit of an amplifying stage comprising an LC-network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/36—Indexing scheme relating to amplifiers the amplifier comprising means for increasing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/72—Indexing scheme relating to amplifiers the amplifier stage being a common gate configuration MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

入力端子に接続され、ゲートが交流的に接地された第１のトランジスタ（Ｔｒ１）と、第１のトランジスタに対して直列に接続され、ゲートが交流的に接地された第２のトランジスタ（Ｔｒ２）と、第２のトランジスタのゲートに対して直列に接続されるインダクタ及び容量を含む第１の共振回路（１０１）とを有し、第１の共振回路のインダクタ及び／又は容量は可変であることを特徴とする増幅回路が提供される。A first transistor (Tr1) connected to the input terminal and having the gate AC-grounded, and a second transistor (Tr2) connected in series to the first transistor and having the gate AC-grounded And a first resonance circuit (101) including an inductor and a capacitor connected in series to the gate of the second transistor, and the inductor and / or the capacitance of the first resonance circuit is variable An amplifier circuit is provided.

Description

本発明は、増幅回路に関する。   The present invention relates to an amplifier circuit.

図８は、広帯域低雑音増幅回路の構成例を示す回路図である。フィルタ８１１は、インダクタ８０１、容量８０２、インダクタ８０３、容量８０４及びバイアス端子Ｂ１１を有する。入力端子ＩＮは、フィルタ８１１及びインダクタ８０５を介してトランジスタ８０９のゲートに接続される。容量８０６は、トランジスタ８０９のゲート及びソース間に接続される。インダクタ８１０は、トランジスタ８０９のソース及びグランドＧＮＤ間に接続される。トランジスタ８０８は、ゲートがバイアス端子Ｂ１２に接続され、ソースがトランジスタ８０９のドレインに接続され、ドレインが出力端子ＯＵＴに接続される。負荷８０７は、出力端子ＯＵＴ及び電源電圧ＶＤＤ間に接続される。   FIG. 8 is a circuit diagram showing a configuration example of a wideband low noise amplifier circuit. The filter 811 includes an inductor 801, a capacitor 802, an inductor 803, a capacitor 804, and a bias terminal B11. The input terminal IN is connected to the gate of the transistor 809 through the filter 811 and the inductor 805. A capacitor 806 is connected between the gate and the source of the transistor 809. The inductor 810 is connected between the source of the transistor 809 and the ground GND. The transistor 808 has a gate connected to the bias terminal B12, a source connected to the drain of the transistor 809, and a drain connected to the output terminal OUT. The load 807 is connected between the output terminal OUT and the power supply voltage VDD.

ソース接地トランジスタ８０９のソースとゲートに接続したインダクタ８１０，８０５と、ソースとゲート間に接続した容量８０６で、端子８１２より右側を見たときのインピーダンスの実部が５０Ωになるように設計して、更に端子８１２の左側のインダクタと容量で、入力端子ＩＮから見たときのインピーダンスの虚部が０に近い値になるように設計される。端子８１２より左側の回路は広い帯域の信号全てを通過させるフィルタ８１１となっており、広帯域の信号が低雑音増幅回路に入力される。この低雑音増幅回路には、入力信号のトータルパワーが大きいことと、妨害波も入力されることが問題となる。   The inductor 810 and 805 connected to the source and gate of the common source transistor 809 and the capacitor 806 connected between the source and gate are designed so that the real part of the impedance when viewed on the right side from the terminal 812 is 50Ω. Further, the inductor and the capacitance on the left side of the terminal 812 are designed so that the imaginary part of the impedance when viewed from the input terminal IN becomes a value close to zero. The circuit on the left side of the terminal 812 is a filter 811 that passes all signals in a wide band, and a wide band signal is input to the low noise amplifier circuit. This low noise amplifier circuit has a problem that the total power of the input signal is large and an interference wave is also input.

この広帯域低雑音増幅回路は、広い帯域にチャネルが分布していて、その中から要求のあったチャネルを受信する用途で用いられる。低雑音増幅回路は、チャネルが分布する全ての帯域を受信して、後段のミキサとフィルタで周波数選択を行って、希望チャネルの信号を受信する。ただしこの方法では、低雑音増幅回路に広帯域の信号が入力されるため、出力信号が歪み易く、妨害波耐性が低いといった問題がある。   This wideband low noise amplifier circuit is used in applications where channels are distributed over a wide band and a requested channel is received from the wideband. The low noise amplifying circuit receives all the bands in which the channels are distributed, performs frequency selection by the subsequent mixer and filter, and receives the signal of the desired channel. However, this method has a problem that since a wideband signal is input to the low noise amplifier circuit, the output signal is easily distorted and the interference wave resistance is low.

また、下記の特許文献１には、トランジスタの負荷として例えばインダクタとコンデンサからなる共振回路を使用して、コンデンサは複数のコンデンサをスイッチで切り換える構成を持ち、共振周波数を入力信号の周波数ホッピングに合わせて変化させる高周波増幅回路が記載されている。   Also, in Patent Document 1 below, a resonance circuit composed of, for example, an inductor and a capacitor is used as a load of the transistor, and the capacitor has a configuration in which a plurality of capacitors are switched by a switch, and the resonance frequency is adjusted to the frequency hopping of the input signal. A high-frequency amplifier circuit to be changed is described.

特開２００５−３３５９６号公報JP 2005-33596 A

本発明の目的は、広い帯域にチャネルが分布していて、その中から目的の周波数の信号を選択及び増幅する用途のために、周波数選択機能を備えた増幅回路を提供することである。   An object of the present invention is to provide an amplifier circuit having a frequency selection function for the purpose of selecting and amplifying a signal having a target frequency from among channels distributed over a wide band.

本発明の増幅回路は、入力端子に接続され、ゲートが交流的に接地された第１のトランジスタと、前記第１のトランジスタに対して直列に接続され、ゲートが交流的に接地された第２のトランジスタと、前記第２のトランジスタのゲートに対して直列に接続されるインダクタ及び容量を含む第１の共振回路とを有し、前記第１の共振回路のインダクタ及び／又は容量は可変であることを特徴とする。   An amplifier circuit according to the present invention includes a first transistor connected to an input terminal and having a gate connected to an AC ground, and a second transistor connected in series to the first transistor and having a gate connected to an AC ground. And a first resonance circuit including an inductor and a capacitor connected in series to the gate of the second transistor, and the inductor and / or the capacitance of the first resonance circuit is variable. It is characterized by that.

本発明の増幅回路は、入力端子に接続され、ゲートが交流的に接地された第１のトランジスタと、前記入力端子に対して並列に接続されるインダクタ及び容量を含む第１の共振回路を有し、前記第１の共振回路のインダクタ及び／又は容量は可変であることを特徴とする。   The amplifier circuit of the present invention includes a first transistor that is connected to an input terminal and whose gate is AC-grounded, and a first resonance circuit that includes an inductor and a capacitor connected in parallel to the input terminal. The inductor and / or capacitance of the first resonant circuit is variable.

図１は、本発明の第１の実施形態による低雑音増幅回路の構成例を示す回路図である。FIG. 1 is a circuit diagram showing a configuration example of a low noise amplifier circuit according to the first embodiment of the present invention. 図２は、本発明の第２の実施形態による低雑音増幅回路の構成例を示す回路図である。FIG. 2 is a circuit diagram showing a configuration example of a low noise amplifier circuit according to the second embodiment of the present invention. 図３は、本発明の第３の実施形態による低雑音増幅回路の構成例を示す回路図である。FIG. 3 is a circuit diagram showing a configuration example of a low noise amplifier circuit according to the third embodiment of the present invention. 図４は、本発明の第４の実施形態による低雑音増幅回路の構成例を示す回路図である。FIG. 4 is a circuit diagram showing a configuration example of a low noise amplifier circuit according to the fourth embodiment of the present invention. 図５は、本発明の第５の実施形態による可変容量の構成例を示す回路図である。FIG. 5 is a circuit diagram showing a configuration example of a variable capacitor according to the fifth embodiment of the present invention. 図６は、本発明の第６の実施形態による可変容量の構成例を示す回路図である。FIG. 6 is a circuit diagram showing a configuration example of a variable capacitor according to the sixth embodiment of the present invention. 図７は、本発明の第７の実施形態による可変インダクタの構成例を示す回路図である。FIG. 7 is a circuit diagram showing a configuration example of a variable inductor according to the seventh embodiment of the present invention. 図８は、低雑音増幅回路の構成例を示す回路図である。FIG. 8 is a circuit diagram showing a configuration example of a low noise amplifier circuit.

（第１の実施形態）
図１は、本発明の第１の実施形態による低雑音増幅回路の構成例を示す回路図である。この低雑音増幅回路は、無線受信機のフロントエンドで用いられる高周波低雑音増幅回路であり、特に広い帯域にチャネルが分布していて、その中から任意のチャネルを受信する用途に適した低雑音増幅回路である。他の実施形態の低雑音増幅回路も同様である。以下、ＭＯＳ（金属酸化物半導体）電界効果トランジスタを単にトランジスタという。(First embodiment)
FIG. 1 is a circuit diagram showing a configuration example of a low noise amplifier circuit according to the first embodiment of the present invention. This low-noise amplifier circuit is a high-frequency low-noise amplifier circuit used in the front end of a radio receiver, and is especially suitable for applications in which channels are distributed over a wide band and any channel is received. It is an amplifier circuit. The same applies to the low-noise amplifier circuits of the other embodiments. Hereinafter, a MOS (metal oxide semiconductor) field effect transistor is simply referred to as a transistor.

ｎチャネルトランジスタＴｒ１及びＴｒ２は、ゲートが交流（ＡＣ）的に接地されたトランジスタであり、直列に接続される。入力端子ＩＮは、トランジスタＴｒ１のソースに接続される。インダクタＬ１は、トランジスタＴｒ１のソース及びグランド（基準電位）ＧＮＤ間に接続される。入力端子ＩＮの入力信号の周波数が高くなると、インダクタＬ１のインピーダンスが大きくなり、入力端子ＩＮから見た入力インピーダンスはトランジスタＴｒ１の１／ｇｍ（例えば５０Ω）にし、インピーダンス整合を行うことができる。入力端子ＩＮの入力信号の周波数が低くなると、インダクタＬ１のインピーダンスが小さくなり、入力端子ＩＮは接地される。   The n-channel transistors Tr1 and Tr2 are transistors whose gates are grounded in an alternating current (AC) manner, and are connected in series. The input terminal IN is connected to the source of the transistor Tr1. The inductor L1 is connected between the source of the transistor Tr1 and the ground (reference potential) GND. When the frequency of the input signal at the input terminal IN increases, the impedance of the inductor L1 increases, and the input impedance viewed from the input terminal IN is set to 1 / gm (for example, 50Ω) of the transistor Tr1, and impedance matching can be performed. When the frequency of the input signal at the input terminal IN decreases, the impedance of the inductor L1 decreases and the input terminal IN is grounded.

バイアス端子Ｂ１は、抵抗Ｒ１を介してトランジスタＴｒ１のゲートに接続され、バイアス電圧が印加される。容量Ｃ１はトランジスタＴｒ１のゲート及びグランドＧＮＤ間に接続され、トランジスタＴｒ１のゲートが交流的に接地される。入力信号の周波数が高くなると、容量Ｃ１のインピーダンスが小さくなり、トランジスタＴｒ１はゲートが接地され、増幅を行う。   The bias terminal B1 is connected to the gate of the transistor Tr1 via the resistor R1, and a bias voltage is applied thereto. The capacitor C1 is connected between the gate of the transistor Tr1 and the ground GND, and the gate of the transistor Tr1 is grounded in an alternating manner. When the frequency of the input signal increases, the impedance of the capacitor C1 decreases, and the transistor Tr1 performs amplification by having its gate grounded.

トランジスタＴｒ２のソースは、トランジスタＴｒ１のドレインに接続される。バイアス端子Ｂ２は、抵抗Ｒ２及び可変インダクタＬ２を介してトランジスタＴｒ２のゲートに接続され、バイアス端子Ｂ１のバイアス電圧より高いバイアス電圧が印加される。可変インダクタＬ２及び可変容量Ｃ２は、直列共振回路１０１を構成し、トランジスタＴｒ２のゲート及びグランドＧＮＤ間に直列に接続される。共振回路１０１の共振周波数ｆ０は、１／｛２π×√（Ｌ２×Ｃ２）｝である。入力信号の周波数が共振周波数ｆｏであるときに、トランジスタＴｒ２はゲートが接地され、増幅を行う。可変容量Ｃ２及び／又は可変インダクタＬ２を制御することにより、共振周波数ｆｏを変化させることができる。   The source of the transistor Tr2 is connected to the drain of the transistor Tr1. The bias terminal B2 is connected to the gate of the transistor Tr2 via the resistor R2 and the variable inductor L2, and a bias voltage higher than the bias voltage of the bias terminal B1 is applied. The variable inductor L2 and the variable capacitor C2 constitute a series resonance circuit 101, and are connected in series between the gate of the transistor Tr2 and the ground GND. The resonance frequency f0 of the resonance circuit 101 is 1 / {2π × √ (L2 × C2)}. When the frequency of the input signal is the resonance frequency fo, the gate of the transistor Tr2 is grounded and is amplified. The resonant frequency fo can be changed by controlling the variable capacitor C2 and / or the variable inductor L2.

出力端子ＯＵＴは、トランジスタＴｒ２のドレインに接続される。負荷１０２は、出力端子ＯＵＴ及び電源電圧ＶＤＤ間に接続される。低雑音増幅回路は、入力端子ＩＮから入力された信号のうち、共振回路１０１の共振周波数ｆｏの帯域の信号のみを増幅し、出力端子ＯＵＴから出力する。   The output terminal OUT is connected to the drain of the transistor Tr2. The load 102 is connected between the output terminal OUT and the power supply voltage VDD. The low noise amplifier circuit amplifies only the signal in the band of the resonance frequency fo of the resonance circuit 101 among the signals input from the input terminal IN, and outputs the amplified signal from the output terminal OUT.

以上のように、本実施形態の増幅回路は、ゲート接地トランジスタＴｒ１及びＴｒ２を直列接続した増幅回路である。入力端子ＩＮから見た入力インピーダンスをトランジスタＴｒ１の１／ｇｍに設計することができる。トランジスタＴｒ２が出力端子ＯＵＴから見た出力抵抗を上げるため、増幅回路全体のゲインを増加させる。インダクタＬ１、抵抗Ｒ１及び抵抗Ｒ２は、トランジスタＴｒ１及びＴｒ２をバイアスするための素子であり、容量Ｃ１はトランジスタＴｒ１のゲートを交流的に接地するための素子である。トランジスタＴｒ２のゲートにＬＣ直列共振回路１０１を接続し、可変インダクタＬ２及び可変容量Ｃ２を用いて増幅したい周波数で共振させ、トランジスタＴｒ２のゲートを交流的に接地する。この共振周波数ｆｏでのみトランジスタＴｒ２はゲート接地アンプとして動作するため、低雑音増幅回路全体では共振周波数帯の信号を増幅する。   As described above, the amplifier circuit of this embodiment is an amplifier circuit in which the common-gate transistors Tr1 and Tr2 are connected in series. The input impedance viewed from the input terminal IN can be designed to be 1 / gm of the transistor Tr1. Since the transistor Tr2 increases the output resistance viewed from the output terminal OUT, the gain of the entire amplifier circuit is increased. The inductor L1, the resistor R1, and the resistor R2 are elements for biasing the transistors Tr1 and Tr2, and the capacitor C1 is an element for grounding the gate of the transistor Tr1 in an alternating manner. The LC series resonance circuit 101 is connected to the gate of the transistor Tr2, resonates at a frequency to be amplified using the variable inductor L2 and the variable capacitor C2, and the gate of the transistor Tr2 is AC-grounded. Since the transistor Tr2 operates as a grounded-gate amplifier only at the resonance frequency fo, the entire low-noise amplifier circuit amplifies the signal in the resonance frequency band.

共振周波数ｆｏにおいてトランジスタＴｒ２のゲートが交流的に接地されるため、共振周波数ｆｏでのみトランジスタＴｒ２がゲート接地アンプとして信号を増幅する。このため周波数選択性を実現できる。可変容量Ｃ２及び／又は可変インダクタＬ２の値を変化させ、共振周波数ｆｏを制御することにより、所望の周波数帯の信号のみを選択して増幅し、出力端子ＯＵＴから出力させることができる。これにより、出力信号の飽和による歪みを防止し、所望の周波数帯以外の周波数の妨害波を除去することができる。   Since the gate of the transistor Tr2 is AC-grounded at the resonance frequency fo, the transistor Tr2 amplifies a signal as a gate-grounded amplifier only at the resonance frequency fo. Therefore, frequency selectivity can be realized. By changing the value of the variable capacitor C2 and / or the variable inductor L2 and controlling the resonance frequency fo, only a signal in a desired frequency band can be selected and amplified and output from the output terminal OUT. As a result, distortion due to saturation of the output signal can be prevented and interference waves having frequencies other than the desired frequency band can be removed.

（第２の実施形態）
図２は、本発明の第２の実施形態による低雑音増幅回路の構成例を示す回路図である。本実施形態は、第１の実施形態（図１）に対して、インダクタＬ１を削除し、共振回路２０１を追加したものである。その他の点については、本実施形態は第１の実施形態と同じである。(Second Embodiment)
FIG. 2 is a circuit diagram showing a configuration example of a low noise amplifier circuit according to the second embodiment of the present invention. In the present embodiment, the inductor L1 is deleted and a resonance circuit 201 is added to the first embodiment (FIG. 1). In other respects, the present embodiment is the same as the first embodiment.

共振回路２０１は、可変インダクタＬ１１及び可変容量Ｃ１２の並列接続回路である。可変インダクタＬ１１及び可変容量Ｃ１２は、入力端子ＩＮ及びグランドＧＮＤ間に並列に接続される。並列共振回路２０１は、可変インダクタＬ１１のインダクタンス及び可変容量Ｃ１２のキャパシタンスに応じて、共振周波数が決まる。共振周波数帯では、並列共振回路２０１のインピーダンスが高くなり、入力端子ＩＮから見た入力インピーダンスをトランジスタＴｒの１／ｇｍにし、インピーダンス整合を行うことができる。これに対し、共振周波数以外の周波数帯では、共振周波数回路２０１のインピーダンスが低くなり、入力端子ＩＮの入力信号が減衰してしまう。その結果、トランジスタＴｒ１は、入力端子ＩＮの入力信号のうち共振周波数帯の信号のみを選択してトランジスタＴｒ２に伝達することができる。   The resonance circuit 201 is a parallel connection circuit of the variable inductor L11 and the variable capacitor C12. The variable inductor L11 and the variable capacitor C12 are connected in parallel between the input terminal IN and the ground GND. The resonant frequency of the parallel resonant circuit 201 is determined according to the inductance of the variable inductor L11 and the capacitance of the variable capacitor C12. In the resonance frequency band, the impedance of the parallel resonance circuit 201 becomes high, and the impedance matching can be performed by setting the input impedance viewed from the input terminal IN to 1 / gm of the transistor Tr. On the other hand, in a frequency band other than the resonance frequency, the impedance of the resonance frequency circuit 201 becomes low, and the input signal at the input terminal IN is attenuated. As a result, the transistor Tr1 can select only the signal in the resonance frequency band from the input signal of the input terminal IN and transmit it to the transistor Tr2.

以上のように、本実施形態は、第１の実施形態（図１）の入力部にＬＣ並列共振回路２０１を追加した増幅回路である。この並列共振回路２０１の可変インダクタＬ１１はグランド電位にバイアスする役割もある。この共振回路２０１は、トランジスタＴｒ２のゲートに接続された共振回路１０１と共にバンドパスフィルタとして入力信号の周波数選択を行う。２個の共振回路１０１及び２０１を備えることで、バンドバスフィルタの減衰特性を急峻にでき、周波数選択能力を高めることができる。また、２個の共振回路１０１及び２０１の共振周波数をずらすことにより、バンドパスフィルタの通過帯域を広げることが可能となる。   As described above, the present embodiment is an amplifier circuit in which the LC parallel resonant circuit 201 is added to the input unit of the first embodiment (FIG. 1). The variable inductor L11 of the parallel resonant circuit 201 also has a role of biasing to the ground potential. This resonant circuit 201 performs frequency selection of an input signal as a band pass filter together with the resonant circuit 101 connected to the gate of the transistor Tr2. By providing the two resonance circuits 101 and 201, the attenuation characteristic of the band-pass filter can be sharpened and the frequency selection capability can be enhanced. Further, by shifting the resonance frequency of the two resonance circuits 101 and 201, the pass band of the band pass filter can be expanded.

（第３の実施形態）
図３は、本発明の第３の実施形態による低雑音増幅回路の構成例を示す回路図である。本実施形態は、第２の実施形態（図２）に対して、負荷１０２、トランジスタＴｒ２、共振回路１０１、抵抗Ｒ２及びバイアス端子Ｂ２を削除し、共振回路３０１を追加したものである。その他の点については、本実施形態は第２の実施形態と同じである。(Third embodiment)
FIG. 3 is a circuit diagram showing a configuration example of a low noise amplifier circuit according to the third embodiment of the present invention. In this embodiment, the load 102, the transistor Tr2, the resonance circuit 101, the resistor R2, and the bias terminal B2 are deleted and a resonance circuit 301 is added to the second embodiment (FIG. 2). In other respects, the present embodiment is the same as the second embodiment.

共振回路３０１は、可変インダクタＬ２２及び可変容量Ｃ２３の並列接続回路を有する。可変インダクタＬ２２及び可変容量Ｃ２３は、出力端子ＯＵＴ及び電源電圧ＶＤＤ間に並列に接続される。ＬＣ並列共振回路３０１は、可変インダクタＬ２２及び可変容量Ｃ２３の値に応じて共振周波数が決まる。共振周波数帯では、共振回路３０１のインピーダンスが高くなり、トランジスタＴｒ１のゲインが高くなる。これに対して、共振周波数帯以外の周波数帯では、共振回路３０１のインピーダンスが低くなり、出力端子ＯＵＴの出力信号が減衰する。この結果、入力端子ＩＮの入力信号のうちの共振周波数帯の信号のみが増幅され、出力端子ＯＵＴから出力される。   The resonance circuit 301 has a parallel connection circuit of a variable inductor L22 and a variable capacitor C23. The variable inductor L22 and the variable capacitor C23 are connected in parallel between the output terminal OUT and the power supply voltage VDD. In the LC parallel resonance circuit 301, the resonance frequency is determined according to the values of the variable inductor L22 and the variable capacitor C23. In the resonance frequency band, the impedance of the resonance circuit 301 is increased, and the gain of the transistor Tr1 is increased. On the other hand, in a frequency band other than the resonance frequency band, the impedance of the resonance circuit 301 is lowered, and the output signal of the output terminal OUT is attenuated. As a result, only the signal in the resonance frequency band of the input signal at the input terminal IN is amplified and output from the output terminal OUT.

以上のように、本実施形態は、トランジスタＴｒ１のソースに入力端子ＩＮを接続し、ドレインに共振回路３０１及び出力端子ＯＵＴを接続し、ゲートに十分大きな容量Ｃ１を接続して、トランジスタＴｒ１のゲートを交流的に接地したゲート接地アンプである。入力端子ＩＮに、可変インダクタＬ１１と可変容量Ｃ１２で構成した並列共振回路２０１を接続する。インダクタＬ１１及び／又は容量Ｃ１２の値が可変であるので、共振回路２０１の共振周波数を可変できるチューナブルバンドパスフィルタの機能を実現することができる。さらに、負荷として、可変インダクタＬ２２と可変容量Ｃ２３で構成した並列共振回路３０１を用いる。２個の共振回路２０１及び３０１は、２個のチューナブルバンドパスフィルタとして機能するため、バンドパスフィルタの減衰特性を急峻にし、周波数選択能力を高くすることができる。また、２個の共振回路２０１及び３０１の共振周波数をずらすことにより、信号の通過帯域を広げる効果が得られる。   As described above, in the present embodiment, the input terminal IN is connected to the source of the transistor Tr1, the resonance circuit 301 and the output terminal OUT are connected to the drain, the sufficiently large capacitor C1 is connected to the gate, and the gate of the transistor Tr1. Is a grounded-gate amplifier with AC grounded. A parallel resonant circuit 201 composed of a variable inductor L11 and a variable capacitor C12 is connected to the input terminal IN. Since the value of the inductor L11 and / or the capacitor C12 is variable, the function of a tunable bandpass filter that can change the resonance frequency of the resonance circuit 201 can be realized. Furthermore, a parallel resonant circuit 301 composed of a variable inductor L22 and a variable capacitor C23 is used as a load. Since the two resonance circuits 201 and 301 function as two tunable bandpass filters, the attenuation characteristics of the bandpass filter can be made steep and the frequency selection capability can be increased. Further, by shifting the resonance frequency of the two resonance circuits 201 and 301, an effect of widening the signal pass band can be obtained.

トランジスタＴｒ１のソースに接続する共振回路２０１のインダクタＬ１１により、トランジスタＴｒ１のソースにグランド電位をバイアスすることができる。また、トランジスタＴｒ１のドレインに接続する共振回路３０１のインダクタＬ２２は、増幅回路の負荷であり、トランジスタＴｒ１のドレインにバイアスを給電する。   The ground potential can be biased to the source of the transistor Tr1 by the inductor L11 of the resonance circuit 201 connected to the source of the transistor Tr1. The inductor L22 of the resonance circuit 301 connected to the drain of the transistor Tr1 is a load of the amplifier circuit and supplies a bias to the drain of the transistor Tr1.

（第４の実施形態）
図４は、本発明の第４の実施形態による低雑音増幅回路の構成例を示す回路図である。本実施形態は、第３の実施形態（図３）に対して、ｎチャネルトランジスタＴｒ３２を追加したものである。その他の点については、本実施形態は第３の実施形態と同じである。(Fourth embodiment)
FIG. 4 is a circuit diagram showing a configuration example of a low noise amplifier circuit according to the fourth embodiment of the present invention. In the present embodiment, an n-channel transistor Tr32 is added to the third embodiment (FIG. 3). In other respects, the present embodiment is the same as the third embodiment.

ｎチャネルトランジスタＴｒ３２は、ゲートが電源電圧ＶＤＤに接続され、ソースがトランジスタＴｒ１のドレインに接続され、ドレインが出力端子ＯＵＴに接続される。ｎチャネルトランジスタＴｒ３２のゲートは、直流的及び交流的に接地されている。なお、トランジスタＴｒ３２のゲートは、トランジスタＴｒ１のゲートと同様に、容量を介してグランドＧＮＤに接続され、かつ抵抗を介してバイアス端子に接続されるようにしてもよい。その場合、トランジスタＴｒ３２のバイアス端子には、トランジスタＴｒ１のバイアス端子Ｂ１よりも高い電圧を印加する必要がある。以上のように、トランジスタＴｒ３２のゲートは、交流的に接地されていればよい。   The n-channel transistor Tr32 has a gate connected to the power supply voltage VDD, a source connected to the drain of the transistor Tr1, and a drain connected to the output terminal OUT. The gate of the n-channel transistor Tr32 is grounded in a direct current and alternating current manner. Note that the gate of the transistor Tr32 may be connected to the ground GND via a capacitor and to the bias terminal via a resistor, similarly to the gate of the transistor Tr1. In that case, it is necessary to apply a higher voltage to the bias terminal of the transistor Tr32 than to the bias terminal B1 of the transistor Tr1. As described above, the gate of the transistor Tr32 only needs to be grounded in an alternating manner.

本実施形態は、第３の実施形態（図３）のトランジスタＴｒ１と出力端子ＯＵＴの間にゲート接地トランジスタＴｒ３２を追加した増幅回路である。トランジスタＴｒ３２を追加することにより、出力端子ＯＵＴから見た出力抵抗が上がり、増幅回路の利得が向上する。   The present embodiment is an amplifier circuit in which a grounded-gate transistor Tr32 is added between the transistor Tr1 and the output terminal OUT of the third embodiment (FIG. 3). By adding the transistor Tr32, the output resistance viewed from the output terminal OUT is increased, and the gain of the amplifier circuit is improved.

（第５の実施形態）
図５は、本発明の第５の実施形態による可変容量の構成例を示す回路図である。本実施形態の可変容量は、第１〜第４の実施形態による増幅回路内の可変容量に対応する。可変容量は、端子Ａ１及びＡ２間に構成される。(Fifth embodiment)
FIG. 5 is a circuit diagram showing a configuration example of a variable capacitor according to the fifth embodiment of the present invention. The variable capacitor of the present embodiment corresponds to the variable capacitor in the amplifier circuit according to the first to fourth embodiments. The variable capacitor is configured between the terminals A1 and A2.

固定容量５０１及びｎチャネルトランジスタ５１１は直列に接続され、固定容量５０２及びｎチャネルトランジスタ５１２は直列に接続される。同様に、固定容量５０ｎ及びｎチャネルトランジスタ５１ｎは直列に接続される。これらの直列接続は、端子Ａ１及びＡ２間に並列に接続される。スイッチングトランジスタ５１１〜５１ｎのゲート電圧をそれぞれハイレベルにすれば、スイッチングトランジスタ５１１〜５１ｎはオンする。これに対し、スイッチングトランジスタ５１１〜５１ｎのゲート電圧をそれぞれローレベルにすれば、スイッチングトランジスタ５１１〜５１ｎはオフする。オンさせるスイッチングトランジスタ５１１〜５１ｎの数を多くするほど、端子Ａ１及びＡ２間の可変容量の値が大きくなる。オンさせるスイッチングトランジスタ５１１〜５１ｎの数に応じて、可変容量の値を変えることができる。   The fixed capacitor 501 and the n-channel transistor 511 are connected in series, and the fixed capacitor 502 and the n-channel transistor 512 are connected in series. Similarly, the fixed capacitor 50n and the n-channel transistor 51n are connected in series. These series connections are connected in parallel between terminals A1 and A2. If the gate voltages of the switching transistors 511 to 51n are respectively set to a high level, the switching transistors 511 to 51n are turned on. On the other hand, when the gate voltages of the switching transistors 511 to 51n are respectively set to a low level, the switching transistors 511 to 51n are turned off. As the number of switching transistors 511 to 51n to be turned on is increased, the value of the variable capacitance between the terminals A1 and A2 is increased. The value of the variable capacitor can be changed according to the number of switching transistors 511 to 51n to be turned on.

固定容量５０１〜５０ｎは、例えば金属−絶縁物−金属（ＭＩＭ）の３層構造で構成される。この可変容量は、固定容量５０１〜５０ｎとトランジスタ５１１〜５１ｎを直列に接続した回路を、複数個並列接続した回路である。トランジスタ５１１〜５１ｎのゲート電圧をハイレベルにすると、端子Ａ１及びＡ２間のキャパシタンスが増加することを利用して、キャパシタンスを可変する。なお、第１〜第４の実施形態の共振回路は、固定インダクタ及び可変容量を有することが好ましい。   The fixed capacitors 501 to 50n are configured by, for example, a three-layer structure of metal-insulator-metal (MIM). This variable capacitor is a circuit in which a plurality of circuits in which fixed capacitors 501 to 50n and transistors 511 to 51n are connected in series are connected in parallel. When the gate voltages of the transistors 511 to 51n are set to a high level, the capacitance is varied by utilizing the increase in capacitance between the terminals A1 and A2. Note that the resonant circuits of the first to fourth embodiments preferably have a fixed inductor and a variable capacitor.

（第６の実施形態）
図６は、本発明の第６の実施形態による可変容量の構成例を示す回路図である。本実施形態の可変容量は、第１〜第４の実施形態による増幅回路内の可変容量に対応する。可変容量は、端子Ａ３及びグランドＧＮＤ間に構成される。バラクタダイオード６０１のカソードは、端子Ａ３に接続される。容量６０２は、バラクタダイオード６０１のアノード及びグランドＧＮＤ間に接続される。抵抗６０３は、バラクタダイオード６０１のアノード及びバイアス端子Ｂ３間に接続される。バイアス端子Ｂ３には、バイアス電圧が印加される。バラクタダイオード６０１は、バイアス端子Ｂ３に印加するバイアス電圧に応じて、キャパシタンスが変化する。すなわち、バイアス電圧を制御することにより、端子Ａ３及びグランドＧＮＤ間のキャパシタンスを変化させることができる。なお、第１〜第４の実施形態の共振回路は、固定インダクタ及び可変容量を有することが好ましい。(Sixth embodiment)
FIG. 6 is a circuit diagram showing a configuration example of a variable capacitor according to the sixth embodiment of the present invention. The variable capacitor of the present embodiment corresponds to the variable capacitor in the amplifier circuit according to the first to fourth embodiments. The variable capacitor is configured between the terminal A3 and the ground GND. The cathode of the varactor diode 601 is connected to the terminal A3. The capacitor 602 is connected between the anode of the varactor diode 601 and the ground GND. The resistor 603 is connected between the anode of the varactor diode 601 and the bias terminal B3. A bias voltage is applied to the bias terminal B3. The capacitance of the varactor diode 601 changes according to the bias voltage applied to the bias terminal B3. That is, the capacitance between the terminal A3 and the ground GND can be changed by controlling the bias voltage. Note that the resonant circuits of the first to fourth embodiments preferably have a fixed inductor and a variable capacitor.

（第７の実施形態）
図７は、本発明の第７の実施形態による可変インダクタの構成例を示す回路図である。本実施形態の可変インダクタは、第１〜第４の実施形態による増幅回路内の可変インダクタに対応する。可変インダクタは、端子Ａ４及びＡ５間に構成される。(Seventh embodiment)
FIG. 7 is a circuit diagram showing a configuration example of a variable inductor according to the seventh embodiment of the present invention. The variable inductor of this embodiment corresponds to the variable inductor in the amplifier circuit according to the first to fourth embodiments. The variable inductor is configured between terminals A4 and A5.

複数の固定インダクタ７０１、７０２、・・・、７０ｎは、端子Ａ４及びｎチャネルトランジスタ７１ｎのドレイン間に直列に接続される。複数のｎチャネルトランジスタ７１１、７１２、・・・、７１ｎのソースは、端子Ａ５に接続される。トランジスタ７１１のドレインは、固定インダクタ７０１及び７０２の相互接続点に接続される。トランジスタ７１２のドレインは、固定インダクタ７０２及びその隣の固定インダクタの相互接続点に接続される。スイッチングトランジスタ７１１のみをオンさせれば、端子Ａ４及びＡ５間に１個の固定インダクタ７０１のみが接続され、インダクタンスが小さくなる。また、スイッチングトランジスタ７１ｎのみをオンさせれば、端子Ａ４及びＡ５間にｎ個の固定インダクタ７０１〜７０ｎが接続され、インダクタンスが大きくなる。このように、スイッチングトランジスタ７１１〜７１ｎのオン／オフを制御することにより、端子Ａ４及びＡ５間のインダクタンスを変化させることができる。   The plurality of fixed inductors 701, 702,..., 70n are connected in series between the terminal A4 and the drain of the n-channel transistor 71n. The sources of the plurality of n-channel transistors 711, 712,..., 71n are connected to the terminal A5. The drain of transistor 711 is connected to the interconnection point of fixed inductors 701 and 702. The drain of transistor 712 is connected to the interconnection point of fixed inductor 702 and the adjacent fixed inductor. If only the switching transistor 711 is turned on, only one fixed inductor 701 is connected between the terminals A4 and A5, and the inductance is reduced. If only the switching transistor 71n is turned on, n fixed inductors 701 to 70n are connected between the terminals A4 and A5, and the inductance increases. Thus, the inductance between the terminals A4 and A5 can be changed by controlling on / off of the switching transistors 711 to 71n.

以上のように、本実施形態によれば、複数の固定インダクタ７０１〜７０ｎを直列に接続して、その各接続点にトランジスタ７１１〜７１ｎを接続して、１個のトランジスタを選択して端子Ａ４及びＡ５間のインダクタンスを可変にすることができる。   As described above, according to the present embodiment, the plurality of fixed inductors 701 to 70n are connected in series, the transistors 711 to 71n are connected to the connection points, and one transistor is selected to be connected to the terminal A4. And the inductance between A5 can be made variable.

（第８の実施形態）
本発明の第８の実施形態は、第１〜第４の実施形態のＬＣ共振回路の共振周波数の設定方法を説明する。ＬＣ共振回路の共振周波数の設定は、インダクタンスとキャパシタンスで計算できる。しかし、実際には寄生容量等の寄生素子が接続されるため、レイアウトパターンから寄生素子を抽出してシミュレーションするか、もしくは実測データに基いて寄生素子の値を求めるかの方法により、ＬＣ共振回路のインダクタ及び容量の値と共振周波数の関係を求める。この結果を利用して共振周波数を目的の信号周波数に合わせる。２つのＬＣ共振回路の共振周波数を合わせる方法は、前記方法でそれぞれの共振回路のインダクタ及び容量の値と共振周波数の関係を求め、２つの共振回路内の寄生素子の値の差を調整用の固定容量で打ち消すようにして、２つの共振周波数を合わせることができる。(Eighth embodiment)
The eighth embodiment of the present invention describes a method for setting the resonance frequency of the LC resonance circuit of the first to fourth embodiments. The setting of the resonance frequency of the LC resonance circuit can be calculated by inductance and capacitance. However, since parasitic elements such as parasitic capacitance are actually connected, the LC resonance circuit can be obtained by extracting the parasitic elements from the layout pattern and performing simulation, or obtaining the values of the parasitic elements based on actually measured data. The relationship between the inductor and capacitance values and the resonance frequency is obtained. Using this result, the resonance frequency is adjusted to the target signal frequency. The method of matching the resonance frequencies of the two LC resonance circuits is to obtain the relationship between the resonance frequency and the inductor and capacitance values of each resonance circuit by the above method, and to adjust the difference between the values of the parasitic elements in the two resonance circuits. The two resonance frequencies can be matched by canceling with a fixed capacitance.

以上のように、第１〜第８の実施形態によれば、受信システムにおけるＲＦ信号経路にチューナブルバンドパスフィルタを備えて、ＲＦ信号の周波数制限を行うことで、周波数選択を行うことができる。受信システムでは、ＲＦ信号を扱う広帯域低雑音増幅回路が必要である。入力インピーダンスの整合が容易なゲート接地アンプに１個又は２個の共振周波数可変のＬＣ共振回路を接続することで、広い帯域の中の任意の周波数帯を選択及び増幅することが容易に可能になる。   As described above, according to the first to eighth embodiments, it is possible to perform frequency selection by providing a tunable bandpass filter in the RF signal path in the receiving system and limiting the frequency of the RF signal. . In a receiving system, a wideband low noise amplifier circuit that handles RF signals is required. By connecting one or two LC resonant circuits with variable resonant frequency to a grounded-gate amplifier with easy input impedance matching, it is easy to select and amplify any frequency band in a wide band. Become.

チューナブルバンドパスフィルタを備えた広帯域アンプを用いることにより、広い帯域に分布する中の任意のチャネルを選択及び増幅できる。チューナブルバンドパスフィルタは受信信号のトータルパワーを制限し、妨害波を除去するため、希望信号の劣化を低減し、受信性能を向上させることができる。   By using a wideband amplifier including a tunable bandpass filter, any channel distributed in a wide band can be selected and amplified. The tunable bandpass filter limits the total power of the received signal and removes the interference wave, thereby reducing the degradation of the desired signal and improving the reception performance.

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。   The above-described embodiments are merely examples of implementation in carrying out the present invention, and the technical scope of the present invention should not be construed in a limited manner. That is, the present invention can be implemented in various forms without departing from the technical idea or the main features thereof.

共振回路を設けることにより、広い周波数帯域に分布する中の任意の周波数帯の信号を選択及び増幅することができる。受信信号のトータルパワーを制限し、妨害波を除去するため、所望の周波数帯の信号の劣化を低減し、受信性能を向上させることができる。

By providing the resonance circuit, it is possible to select and amplify a signal in an arbitrary frequency band distributed in a wide frequency band. Since the total power of the received signal is limited and the interference wave is removed, it is possible to reduce the deterioration of the signal in a desired frequency band and improve the reception performance.

本発明の増幅回路は、入力端子にソースが接続され、ゲートが交流的に接地された第１のトランジスタと、前記第１のトランジスタに対して直列に接続された第２のトランジスタと、前記第２のトランジスタのゲートと接地点との間に接続されるインダクタ及び容量を含む第１の共振回路とを有し、前記第１の共振回路のインダクタ及び／又は容量は可変であることを特徴とする。 An amplifier circuit according to the present invention includes a first transistor having a source connected to an input terminal and a gate grounded in an alternating manner, a second transistor connected in series to the first transistor, A first resonance circuit including an inductor and a capacitor connected between the gate of the second transistor and a ground point , wherein the inductor and / or the capacitance of the first resonance circuit is variable. And

Claims (17)

入力端子に接続され、ゲートが交流的に接地された第１のトランジスタと、
前記第１のトランジスタに対して直列に接続され、ゲートが交流的に接地された第２のトランジスタと、
前記第２のトランジスタのゲートに対して直列に接続されるインダクタ及び容量を含む第１の共振回路とを有し、
前記第１の共振回路のインダクタ及び／又は容量は可変であることを特徴とする増幅回路。A first transistor connected to the input terminal, the gate of which is AC-grounded;
A second transistor connected in series to the first transistor, the gate of which is AC-grounded;
A first resonance circuit including an inductor and a capacitor connected in series to the gate of the second transistor;
An amplifying circuit, wherein the inductor and / or the capacitance of the first resonant circuit is variable. さらに、前記入力端子に対して並列に接続されるインダクタ及び容量を含む第２の共振回路を有し、
前記第２の共振回路のインダクタ及び／又は容量は可変であることを特徴とする請求項１記載の増幅回路。And a second resonance circuit including an inductor and a capacitor connected in parallel to the input terminal,
2. The amplifier circuit according to claim 1, wherein the inductor and / or the capacitance of the second resonant circuit is variable. 前記第１の共振回路の容量は、複数の固定容量及び複数のスイッチングトランジスタを有する可変容量であることを特徴とする請求項１記載の増幅回路。   2. The amplifier circuit according to claim 1, wherein the capacitance of the first resonance circuit is a variable capacitor having a plurality of fixed capacitors and a plurality of switching transistors. 前記第１の共振回路の容量は、バラクタダイオードの可変容量であることを特徴とする請求項１記載の増幅回路。   2. The amplifier circuit according to claim 1, wherein the capacitance of the first resonance circuit is a variable capacitance of a varactor diode. 前記第１の共振回路のインダクタは、複数の固定インダクタ及び複数のスイッチングトランジスタを有する可変インダクタであることを特徴とする請求項１記載の増幅回路。   2. The amplifier circuit according to claim 1, wherein the inductor of the first resonance circuit is a variable inductor having a plurality of fixed inductors and a plurality of switching transistors. 前記第１及び第２のトランジスタは、ＭＯＳ電界効果トランジスタであることを特徴とする請求項１記載の増幅回路。   2. The amplifier circuit according to claim 1, wherein the first and second transistors are MOS field effect transistors. さらに、前記第２のトランジスタのドレインに接続される出力端子と、
前記出力端子及び電源電圧間に接続される負荷とを有し、
前記入力端子は、前記第１のトランジスタのソースに接続されることを特徴とする請求項１記載の増幅回路。An output terminal connected to the drain of the second transistor;
A load connected between the output terminal and a power supply voltage;
The amplifier circuit according to claim 1, wherein the input terminal is connected to a source of the first transistor. さらに、前記入力端子及び基準電位間に接続されるインダクタを有することを特徴とする請求項７記載の増幅回路。   The amplifier circuit according to claim 7, further comprising an inductor connected between the input terminal and a reference potential. 入力端子に接続され、ゲートが交流的に接地された第１のトランジスタと、
前記入力端子に対して並列に接続されるインダクタ及び容量を含む第１の共振回路を有し、
前記第１の共振回路のインダクタ及び／又は容量は可変であることを特徴とする増幅回路。A first transistor connected to the input terminal, the gate of which is AC-grounded;
A first resonant circuit including an inductor and a capacitor connected in parallel to the input terminal;
An amplifying circuit, wherein the inductor and / or capacitance of the first resonant circuit is variable. さらに、前記第１のトランジスタに接続される出力端子と、
前記出力端子に対して並列に接続されるインダクタ及び容量を含む第２の共振回路を有し、
前記第２の共振回路のインダクタ及び／又は容量は可変であることを特徴とする請求項９記載の増幅回路。And an output terminal connected to the first transistor;
A second resonant circuit including an inductor and a capacitor connected in parallel to the output terminal;
The amplifier circuit according to claim 9, wherein an inductor and / or a capacitance of the second resonant circuit is variable. 前記入力端子は前記第１のトランジスタのソースに接続され、前記出力端子は前記第１のトランジスタのドレインに接続されることを特徴とする請求項１０記載の増幅回路。   11. The amplifier circuit according to claim 10, wherein the input terminal is connected to a source of the first transistor, and the output terminal is connected to a drain of the first transistor. さらに、前記出力端子及び前記第１のトランジスタ間に接続され、ゲートが交流的に接地された第２のトランジスタを有することを特徴とする請求項１０記載の増幅回路。   The amplifier circuit according to claim 10, further comprising a second transistor connected between the output terminal and the first transistor and having a gate grounded in an alternating manner. 前記第１の共振回路の容量は、複数の固定容量及び複数のスイッチングトランジスタを有する可変容量であることを特徴とする請求項９記載の増幅回路。   10. The amplifier circuit according to claim 9, wherein the capacitance of the first resonant circuit is a variable capacitor having a plurality of fixed capacitors and a plurality of switching transistors. 前記第１の共振回路の容量は、バラクタダイオードの可変容量であることを特徴とする請求項９記載の増幅回路。   10. The amplifier circuit according to claim 9, wherein the capacitance of the first resonance circuit is a variable capacitance of a varactor diode. 前記第１の共振回路のインダクタは、複数の固定インダクタ及び複数のスイッチングトランジスタを有する可変インダクタであることを特徴とする請求項９記載の増幅回路。   10. The amplifier circuit according to claim 9, wherein the inductor of the first resonant circuit is a variable inductor having a plurality of fixed inductors and a plurality of switching transistors. 前記第１のトランジスタは、ＭＯＳ電界効果トランジスタであることを特徴とする請求項９記載の増幅回路。   The amplifier circuit according to claim 9, wherein the first transistor is a MOS field effect transistor. さらに、前記第１のトランジスタのドレインに接続される出力端子を有し、
前記入力端子は、前記第１のトランジスタのソースに接続されることを特徴とする請求項９記載の増幅回路。
And an output terminal connected to the drain of the first transistor,
The amplifier circuit according to claim 9, wherein the input terminal is connected to a source of the first transistor.
JP2008502609A 2006-03-01 2006-03-01 Amplifier circuit Pending JPWO2007099622A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/303867 WO2007099622A1 (en) 2006-03-01 2006-03-01 Amplifier circuit

Publications (1)

Publication Number Publication Date
JPWO2007099622A1 true JPWO2007099622A1 (en) 2009-07-16

Family

ID=38458746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008502609A Pending JPWO2007099622A1 (en) 2006-03-01 2006-03-01 Amplifier circuit

Country Status (2)

Country Link
JP (1) JPWO2007099622A1 (en)
WO (1) WO2007099622A1 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8283946B2 (en) * 2010-04-15 2012-10-09 Micron Technology, Inc. Signaling systems, preamplifiers, memory devices and methods
US9035703B2 (en) * 2012-12-17 2015-05-19 Qualcomm Incorporated Tunable wide band driver amplifier
WO2015019523A1 (en) 2013-08-08 2015-02-12 パナソニック株式会社 Parallel resonant circuit
JP2015106906A (en) * 2013-12-03 2015-06-08 日本電信電話株式会社 Wireless receiver
JP6260334B2 (en) 2014-02-20 2018-01-17 富士通株式会社 Amplifier circuit
JP6747031B2 (en) 2016-04-15 2020-08-26 富士通株式会社 amplifier
JP6781670B2 (en) * 2017-06-16 2020-11-04 日本電信電話株式会社 amplifier
US10707817B2 (en) * 2018-05-30 2020-07-07 Speedlink Technology Inc. Wideband low noise amplifier (LNA) with a reconfigurable bandwidth for millimeter-wave 5G communication

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6043907A (en) * 1983-07-27 1985-03-08 テレフンケン・エレクトロニク・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング Amplifying circuit
JPS63227106A (en) * 1987-02-25 1988-09-21 テレフンケン・エレクトロニク・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング Amplifier
JPH11234064A (en) * 1998-02-13 1999-08-27 New Japan Radio Co Ltd High-frequency amplifier
JP2005033596A (en) * 2003-07-08 2005-02-03 Nec Corp High-frequency amplifying circuit
JP2005175819A (en) * 2003-12-10 2005-06-30 Sony Corp Amplifier and communication device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2314474B (en) * 1996-06-21 2001-03-07 Univ Bristol Low power audio device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6043907A (en) * 1983-07-27 1985-03-08 テレフンケン・エレクトロニク・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング Amplifying circuit
JPS63227106A (en) * 1987-02-25 1988-09-21 テレフンケン・エレクトロニク・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング Amplifier
JPH11234064A (en) * 1998-02-13 1999-08-27 New Japan Radio Co Ltd High-frequency amplifier
JP2005033596A (en) * 2003-07-08 2005-02-03 Nec Corp High-frequency amplifying circuit
JP2005175819A (en) * 2003-12-10 2005-06-30 Sony Corp Amplifier and communication device

Also Published As

Publication number Publication date
WO2007099622A1 (en) 2007-09-07

Similar Documents

Publication Publication Date Title
US7323939B2 (en) Low noise amplifier for wideband tunable matching
JP4998460B2 (en) Low noise amplifier
US8577325B2 (en) Low noise amplifier having both ultra-high linearity and low noise characteristic and radio receiver including the same
US20150349726A1 (en) Mutual Coupling Inductor Based Ultra-Wideband Power Amplifier And Design Method Thereof
JPWO2007099622A1 (en) Amplifier circuit
US20090212861A1 (en) Low noise amplifier
US7750739B2 (en) Dual reactive shunt low noise amplifier
US11290064B2 (en) Amplifier
US7639079B2 (en) Techniques for designing wide band low noise amplifiers
GB2481487A (en) An LNA switchable between inductively degenerated and feedback resistance configurations
KR100789918B1 (en) Input matching circuit for ultra-wideband low noise amplifier
JP2013110619A (en) Amplifier
Aneja et al. Multiband LNAs for software-defined radios: recent advances in the design of multiband reconfigurable LNAs for SDRs in CMOS, microwave integrated circuits technology
JP2014175675A (en) High frequency amplifier circuit, radio communication device, and high frequency amplifier circuit control method
US9160285B2 (en) Signal amplifier having inverted topology
US20110128079A1 (en) Multi-band power amplifier with high-frequency transformer
TWI483542B (en) Amplifier circuit
KR100789375B1 (en) Ultra-Wideband Low Noise Amplifier
KR100963816B1 (en) A narrow band multi-band low noise amplifier with common source structure
CN116248056A (en) Low noise amplifier and radio frequency receiver
KR101607030B1 (en) Concurrent dual-band signal amplifier
Imanishi et al. A 0.9–3.0 GHz fully integrated tunable CMOS power amplifier for multi-band transmitters
CN111654247A (en) Broadband low-noise amplifier adopting current multiplexing and voltage combining
US10911007B2 (en) High-frequency amplifier circuitry and semiconductor device
KR101037613B1 (en) Low noise amplifier

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111122