JPS649678B2 - - Google Patents

Description

【発明の詳細な説明】[Detailed description of the invention]

本発明は、オーデイオPCMデータ等の情報デ
ータを固定ヘツドにより磁気テープに記録するの
に適用されるデジタル信号記録方法に関する。 PCM録音機では、例えば４チヤンネルのオー
デイオPCM信号を記録できるようにしている場
合、２チヤンネルの記録で充分な場合もあり、そ
のときには、磁気テープの有効利用のために往復
使用が可能なことが望ましい。この場合、磁気テ
ープの幅方向の中心に対して上下対称位置に情報
データ以外の同期信号、アドレス信号等のコント
ロールデータが記録される制御トラツクが形成さ
れて往復使用が可能とされる。 ところで、このように往復使用が可能とされた
もので片方向記録をする場合には、上述したよう
に上下対称位置に形成された一方の制御トラツク
は無駄となり、テープの利用効率が低下する。 そこで、本発明では、テープの利用効率の低下
を防止することを目的とするものである。 以下、本発明の一実施例について図面を参照し
て説明する。この例では、片方向使用するとき
に、１チヤンネル当りの占有トラツク数が異なる
３種類の記録フオーマツトの何れかでもつて
PCM信号を記録するようにしたものである。磁
気テープに何本のデータトラツクが形成されるか
は、磁気テープの幅によつて異なる。第１図に示
すように、1/4インチ幅の磁気テープ１には、８
本のデータトラツクTD₁〜TD₈が形成される。磁
気テープ１の上下の縁に沿つてアナログ信号が記
録されるトラツクTA₁，TA₂が形成され、アナ
ログトラツクTA₁及びTA₂の間に、８本のデー
タトラツクTD₁〜TD₈と、コントロールトラツク
TCと、タイムコードトラツクTTとが位置する
ようになされる。この場合、磁気テープ１の中心
（１点鎖線で示す）の上側にコントロールトラツ
クTCが位置し、アナログトラツクTA₁及びトラ
ツクTCの間にデータトラツクTD₁〜TD₄が位置
するようになされ、磁気テープ１の中心の下側に
タイムコードトラツクTTが位置し、このトラツ
クTT及びアナログトラツクTA₂の間にデータト
ラツクTD₅〜TD₈が位置するようになされる。図
示のようにデータトラツクTD₁〜TD₈に関して、
（トラツクピツチ：ａ）（トラツク幅：ｂ）（ガー
ド幅：ｃ）とし、アナログトラツクTA₁，TA₂
に関して、（クリアランス：ｄ）（トラツク幅：
ｅ）とし、テープ幅をｆとすると、下記のように
各寸法が定められる。 ａ＝480〔μｍ〕 ｂ＝280〜380〔μｍ〕 ｃ＝200〜100〔μｍ〕 ｄ＝540〔μｍ〕 ｅ＝445〔μｍ〕 ｆ＝6.30〔mm〕⁺⁰ _-20〔μｍ〕 この1/4インチのテープ幅の記録フオーマツト
の一例を下記に示す。 The present invention relates to a digital signal recording method applied to recording information data such as audio PCM data on a magnetic tape using a fixed head. For example, if a PCM recorder is designed to record 4-channel audio PCM signals, 2-channel recording may be sufficient, and in that case, it may be possible to use the magnetic tape back and forth to make effective use of it. desirable. In this case, control tracks on which control data such as synchronization signals and address signals other than information data are recorded are formed at vertically symmetrical positions with respect to the widthwise center of the magnetic tape, making it possible to use the magnetic tape back and forth. By the way, when performing unidirectional recording with such a device that can be used reciprocatingly, one of the control tracks formed at the vertically symmetrical position as described above is wasted, and the efficiency of tape utilization decreases. Therefore, an object of the present invention is to prevent a decrease in tape utilization efficiency. An embodiment of the present invention will be described below with reference to the drawings. In this example, when using in one direction, any of three recording formats with different numbers of occupied tracks per channel will be used.
It is designed to record PCM signals. The number of data tracks formed on a magnetic tape depends on the width of the magnetic tape. As shown in Figure 1, a 1/4 inch wide magnetic tape 1 has 8
Book data tracks TD ₁ to TD ₈ are formed. Tracks TA ₁ and TA ₂ on which analog signals are recorded are formed along the upper and lower edges of the magnetic tape 1, and between the analog tracks TA ₁ and TA ₂ , eight data tracks TD ₁ to _{TD 8} and a control track are formed. truck
TC and time code track TT are positioned. In this case, the control track TC is located above the center of the magnetic tape 1 (indicated by the dashed line), and the data tracks TD ₁ to _{TD 4} are located between the analog track TA ₁ and the track TC. A time code track TT is located below the center of the tape 1, and data tracks _TD5 to _TD8 are located between this track TT and the analog track _TA2 . Regarding data tracks TD ₁ to TD ₈ as shown,
(Track pitch: a) (Track width: b) (Guard width: c), analog tracks TA ₁ , TA ₂
Regarding (clearance: d) (track width:
e) and the tape width is f, each dimension is determined as follows. a = 480 [μm] b = 280 ~ 380 [μm] c = 200 ~ 100 [μm] d = 540 [μm] e = 445 [μm] f = 6.30 [mm] ⁺⁰ _-20 [μm] This 1/ An example of a recording format for a tape width of 4 inches is shown below.

【表】 上述のテープ速度は、PCM信号のサンプリン
グ周波数_sが50.4〔ｋHz〕の場合の値である。サ
ンプリング周波数_sとしては、他に44.1〔ｋHz〕，
32.0〔ｋHz〕が可能で、その場合のテープ速度は、
上述の値と異なつたものとなる。また、PCM信
号の構成及び変調形式は、各フオーマツトで共通
とされている。 第２図は、コントロールトラツクTCとデータ
トラツクTD（＝TD₁〜TD₈）との１単位（１セレ
クター）を示している。データ記録ヘツドによつ
てデータトラツクTDが形成され、データ再生ヘ
ツドによつてトラツクTDが再生され、コントロ
ール記録ヘツドによつてコントロールトラツク
TCが形成され、コントロール再生ヘツドによつ
てトラツクTCが再生される。このデータトラツ
クTDの記録再生と、コントロールトラツクTC
の記録再生とは、互いに同期するものとされる。
つまり、データ記録用ヘツド及びコントロール記
録用ヘツドの磁気ギヤツプが磁気テープの幅方向
で一致するヘツド配置により、所定の１セクター
のコントロール信号が記録されたトラツクTCの
区間と所定の１セクターのデータが記録されたト
ラツクTDの区間との互いの両端が幅方向で一致
するようになされる。再生ヘツドの配置も同様の
関係とされている。勿論、１セクターの区間に相
当する距離の整数倍だけコントロール用ヘツドと
データ用ヘツドとの配設位置をずらすようにして
も良い。 データトラツクの１セクターとして、４ブロツ
クのデータが記録される。各ブロツクの先頭に
は、第２図において斜線図示のようにデータ同期
信号が記録されている。同期信号の後に挿入され
た１ブロツクのデータは、１ワードが16ビツトの
PCMワードW₁〜W₁₂と１ワードが16ビツトのパ
リテイワードP_OP_E，Q_OQ_Eとこの16ワードに対す
るエラー検出用のCRCコードとによつて構成さ
れている。PCMワードW₁〜W₁₂は、同一チヤン
ネルに属するもので、連続するPCMワードが奇
数番目のものと偶数番目のものとに分けられ、
夫々についてインターリーブ処理（配列の並びか
え）とエラー訂正符号化がなされている。パリテ
イワードP_O，P_Eは、インターリーブ前において
奇数番目と偶数番目との各ワードに基づいて形成
されたもので、パリテイワードQ_O，Q_Eは、イン
ターリーブ後において奇数番目と偶数番目との各
６ワードに基づいて形成されたものである。更
に、１ブロツク内においてパリテイワードが中央
に位置すると共に、インターリーブ前では、隣接
している奇数番目又は偶数番目のワード例えば
W₁及びW₃が１ブロツク内で最大の距離だけ離れ
るようにしている。このようなエラー訂正符号化
は、再生したデータが訂正不可能なエラーを含
み、例えば前後に位置する正しいデータの平均値
で補間するような補正を行ない易いようにしてい
る。つまり、元の順序のPCMデータ系列中で隣
接する２ワード以上のワードが訂正不可能となる
おそれをなるべく少なくしている。 データトラツクTDの各ブロツクに挿入される
データ同期信号は、１ワードと同様の16ビツトの
長さのもので、１ブロツクの最初を示す同期パタ
ーンと、３ビツトのブロツクアドレス〔B₂B₁B₀〕
と、２ビツトのフラツグビツト〔F_B1F_B0〕とから
なるものである。データ同期信号は、データと同
一の変調方式によつて記録されており、同期パタ
ーンは、データ中に現れることがないパターンの
ものとされている。この例では、磁化反転間隔の
最小値（Tmin）が1.5T（但し、Ｔは、元のデー
タの１ビツトのタイムスロツト）で、その最大値
（Tmax）が4.5Tとなるような変調方式を採用し
ている。そして同期パターンは、1.5T，4.5T，
4.5T，0.5Tの反転間隔を順次有するものとされ
ている。なお、同期パターンの極性としては、ブ
ロツク内の反転数の奇数又は偶数により２種類あ
りうる。ブロツクアドレスの３ビツトのうちで最
上位ビツトB₂は、セクターアドレスの最下位ビ
ツトS₀と一致するようにされている。したがつて
ブロツクアドレス〔B₂B₁B₀〕は、〔000〕〔001〕
……〔111〕までの８通り存在する。また、フラ
ツグビツトF_B1，F_B0は、PCMデータがエンフア
シス処理をうけているかどうかを示す判別信号で
あり、エンフアシスされてない場合に、〔F_B1
F_B0〕が〔00〕とされ、エンフアシスされている
場合に、〔01〕とされる。〔000〕のブロツクアド
レスの後に存在するフラツグビツトがエンフアシ
スのオン・オフを示すようにされている。このブ
ロツクアドレス及びフラツグビツトの両者も、
PCMワード及びパリテイデータと共に、各ブロ
ツクのCRCコードによるエラーチエツクの対象
とされている。 コントロールトラツクTCの１セクターは、第
２図に示すように、４ビツトの同期信号と、16ビ
ツトのコントロールワードと、28ビツトのセクタ
ーアドレスと、16ビツトのCRCコードとが順次
位置するものである。このコントロールトラツク
TCの構成は、フオーマツトＡ、フオーマツトＢ、
フオーマツトＣに対して同一とされている。コン
トロールワード、セクターアドレス、CRCコー
ドの変調方式は、FM方式とされている。FM方
式の１ビツトセルをT′とすると、同期信号は、
４ビツト（4T′）とされており、0.5T′のプリアン
ブルの期間が設けられており、前のセクターの
CRCコードの最下位ビツトが“０”又は“１”
の何れであつても、図示のように所定の極性をも
つ同期パターンとなるようにされる。同期信号に
続いて16ビツトのコントロールワードC₀〜C₁₅が
設けられている。C₁₅〜C₁₂の４ビツトがサンプリ
ング周波数_sを判別するもので、C₁₁〜C₉の３ビ
ツトがフオーマツトを判別するものである。この
例においては、C₀〜C₈の９ビツトを全て“０”
にしている。しかし、データの符号構成、データ
の変調方式等が異なる場合には、その判別用に
C₀〜C₈のビツトを用いるようにしても良い。コ
ントロールワードの後に28ビツト（S₀〜S₂₇）の
セクターアドレスが挿入されている。セクターア
ドレスは、全てのビツトが“０”の状態から１セ
クター毎に増加方向に歩進するようになされ、各
セクターの絶対番地を示している。これらのコン
トロールワード及びセクターアドレスに対してエ
ラー検出用のCRCコード（16ビツト）が付加さ
れている。コントロールワード中のフオーマツト
判別コード（C₁₁C₁₀C₉）は、各フオーマツトによ
つて異なるものとされている。この例のように、
３通りのフオーマツトしかないときは、２ビツト
の判別コードで良いが、より多種となることを考
慮して３ビツトが用いられている。 第３図は、データ系列、ブロツクアドレス、セ
クターアドレスの関係を表しており、第３図Ａが
フオーマツトＡの場合を示し、同図Ｂがフオーマ
ツトＢの場合を示し、同図ＣがフオーマツトＣの
場合を示している。この第３図は、１チヤンネル
についての関係を示し、ｎ及びｍは、０及び正の
整数を意味している。フオーマツトＡの場合で
は、１チヤンネルが１本のデータトラツクとして
記録され、フオーマツトＢの場合では、１チヤン
ネルが２本のデータトラツクＡ，Ｂとして記録さ
れ、フオーマツトＣの場合では、１チヤンネルが
４本のデータトラツクＡ，Ｂ，Ｃ，Ｄとして記録
される。 本発明の一実施例では、記録フオーマツトに応
じてコントロールワード中の判別ビツトC₁₁〜C₉
を所定のものとしておき、再生時には、この判別
ビツトから記録フオーマツトを識別することによ
り、３種類のうちの何れの記録フオーマツトでも
支障なく再生することができる。 一例として磁気テープ１が1/4インチ幅で第１
図に示すトラツクパターンが形成されるときの記
録系及び再生系について説明する。各フオーマツ
トに応じて下記のように各チヤンネル（CH）の
PCMデータが記録される。[Table] The above tape speeds are values when the sampling frequency _s of the PCM signal is 50.4 [kHz]. In addition, the sampling frequency _s is 44.1 [kHz],
32.0 [kHz] is possible, and the tape speed in that case is
The value will be different from the above value. Furthermore, the configuration and modulation format of the PCM signal are common to each format. FIG. 2 shows one unit (one selector) of control track TC and data track TD (=TD ₁ to TD ₈ ). The data recording head forms a data track TD, the data reproducing head reproduces the track TD, and the control recording head forms a control track TD.
A track TC is formed and the track TC is played back by the control playback head. This data track TD recording/playback and control track TC
It is assumed that the recording and playback of the two are mutually synchronized.
In other words, by arranging the heads so that the magnetic gaps of the data recording head and the control recording head coincide in the width direction of the magnetic tape, the section of the track TC in which the control signal of one predetermined sector is recorded and the data of one predetermined sector can be matched. Both ends of the recorded track TD section are made to coincide with each other in the width direction. The same relationship applies to the arrangement of the reproduction head. Of course, the positions of the control head and data head may be shifted by an integral multiple of the distance corresponding to one sector. Four blocks of data are recorded as one sector of the data track. At the beginning of each block, a data synchronization signal is recorded as shown by diagonal lines in FIG. One block of data inserted after the synchronization signal has one word of 16 bits.
PCM words W ₁ to W ₁₂ and one word are composed of 16-bit parity words P _O P _E , Q _O Q _E and a CRC code for error detection for these 16 words. PCM words W ₁ to _{W 12} belong to the same channel, and consecutive PCM words are divided into odd and even numbers,
Interleaving processing (arrangement rearrangement) and error correction encoding are performed for each. Parity words P _O and P _E are formed based on odd and even words before interleaving, and parity words Q _O and Q _E are formed based on odd and even words after interleaving. It was formed based on each of the six words. Furthermore, within one block, the parity word is located in the center, and before interleaving, adjacent odd or even words, e.g.
W ₁ and W ₃ are separated by the maximum distance within one block. Such error correction encoding makes it easy to correct the reproduced data containing uncorrectable errors, such as interpolation using the average value of correct data located before and after the data. In other words, the possibility that two or more adjacent words in the PCM data series in the original order will become uncorrectable is minimized. The data synchronization signal inserted into each block of data track TD has a length of 16 bits, which is the same as one word, and includes a synchronization pattern indicating the beginning of one block, and a 3-bit block address [B ₂ B ₁ B ₀ 〕
and two flag bits [F _B1 F _B0 ]. The data synchronization signal is recorded using the same modulation method as the data, and the synchronization pattern is a pattern that does not appear in the data. In this example, a modulation method is used in which the minimum value (Tmin) of the magnetization reversal interval is 1.5T (where T is the time slot of 1 bit of the original data) and the maximum value (Tmax) is 4.5T. We are hiring. And the synchronization pattern is 1.5T, 4.5T,
It is said to have a reversal interval of 4.5T and 0.5T sequentially. Note that there are two types of polarity of the synchronization pattern depending on whether the number of inversions in the block is odd or even. The most significant bit _B2 of the three bits of the block address is made to match the least significant bit _S0 of the sector address. Therefore, the block address [B ₂ B ₁ B ₀ ] is [000] [001]
...There are eight ways up to [111]. Furthermore _, flag bits F _B1 and F _B0 are discrimination signals indicating whether or not the PCM data has been subjected to emphasis processing.
F _B0 ] is set to [00], and when emphasized, it is set to [01]. A flag bit present after the block address [000] indicates whether emphasis is on or off. Both this block address and flag bit are
Along with the PCM word and parity data, each block is subject to error checking using its CRC code. As shown in Figure 2, one sector of the control track TC consists of a 4-bit synchronization signal, a 16-bit control word, a 28-bit sector address, and a 16-bit CRC code. . This control track
The configuration of TC is format A, format B,
It is the same for format C. The modulation method for control words, sector addresses, and CRC codes is the FM method. If the 1-bit cell of the FM system is T', the synchronization signal is
4 bits (4T'), a preamble period of 0.5T' is provided, and the previous sector is
The least significant bit of the CRC code is “0” or “1”
In either case, the synchronization pattern has a predetermined polarity as shown in the figure. Following the synchronization signal, a 16-bit control word _C0 to _C15 is provided. The four bits _C15 to _C12 determine the sampling frequency _s , and the three bits _C11 to _C9 determine the format. In this example, all 9 bits from _C0 to _C8 are set to “0”.
I have to. However, if the data code structure, data modulation method, etc. are different, the
Bits C ₀ to C ₈ may also be used. A 28-bit ( _S0 to _S27 ) sector address is inserted after the control word. The sector address is set such that all bits are "0" and increases in an increasing direction for each sector, and indicates the absolute address of each sector. A CRC code (16 bits) for error detection is added to these control words and sector addresses. The format discrimination code (C ₁₁ C ₁₀ C ₉ ) in the control word is different depending on the format. As in this example,
When there are only three formats, a 2-bit discrimination code is sufficient, but 3-bit is used in consideration of the wider variety. Figure 3 shows the relationship between data series, block addresses, and sector addresses. Figure 3A shows the case of format A, Figure B shows the case of format B, and Figure C shows the case of format C. It shows the case. This FIG. 3 shows the relationship for one channel, where n and m mean 0 and positive integers. In the case of format A, one channel is recorded as one data track, in the case of format B, one channel is recorded as two data tracks A and B, and in the case of format C, one channel is recorded as four data tracks. The data are recorded as data tracks A, B, C, and D. In one embodiment of the present invention, the discrimination bits C ₁₁ to _{C 9} in the control word are set according to the recording format.
By setting the recording format to a predetermined value and identifying the recording format from this discrimination bit at the time of reproduction, reproduction can be performed without any problem in any of the three recording formats. As an example, magnetic tape 1 is 1/4 inch wide and
A recording system and a reproducing system when the track pattern shown in the figure is formed will be explained. Depending on each format, each channel (CH)
PCM data is recorded.

【表】 このようなトラツク割当は、フオーマツトが異
なる場合でも、データの分配或いは合成の処理の
構成が簡単となるように考慮されている。 第４図は、ヘツド配置の一例を示しており、図
示のように磁気テープ１の走行方向に対して、最
初に記録ヘツドHRが位置し、次に再生ヘツド
HPが位置し、最後に記録ヘツドHR′が位置する
ようになされる。記録ヘツドHRは、８本のデー
タトラツクと対応する記録ヘツドHR₁〜HR₈と
コントロールトラツクと対応する記録コントロー
ルヘツドHR_Cとが幅方向にインラインに配され
たものである。同様に、記録ヘツドHR′は、８本
のデータトラツクとコントロールトラツクと夫々
対応する記録ヘツドがインラインに配されたもの
である。新たな記録を行なうときには、記録ヘツ
ドHRが用いられ、データトラツク及びコントロ
ールトラツクの両者が形成される。また、記録ず
みのチヤンネルを再生しながら別のチヤンネルを
記録するシンク録音、記録ずみのチヤンネルの一
部を修正して記録しなおすパンチイン、パンチア
ウト編集を行なうときには、記録ヘツドHR′が用
いられる。データトラツクが書換えられるときで
も、一旦形成されたコントロールトラツクは、書
換えられない。 上述のフオーマツトＢ及びフオーマツトＣで
は、同一チヤンネルに属するＡ及びＢのデータ系
列が記録されるトラツクを離して、ドロツプアウ
トによりＡ及びＢのデータ系列が共に誤ることが
生じにくいようにされている。また、磁気テープ
１の中心に対して上下対称の位置にコントロール
トラツクTC及びタイムコードトラツクTTを設
けていることによつて、以下に述べるように、磁
気テープ１を往復使用することができる。つま
り、フオーマツトＢの場合において、CH1及び
CH2の２チヤンネル記録を行なうときには、ま
ず、第５図Ａに示すようにデータトラツクTD₁，
TD₃，TD₅，TD₇の夫々に対して（CH1−Ａ），
（CH2―Ａ），（CH1―Ｂ），（CH₂―Ｂ）の各PCM
データ系列が記録されると共に、コントロールト
ラツクTCにコントロールデータが記録される。
この場合、タイムコードトラツクTTに対するタ
イムコードの記録は行なわれない。 次に２つのテープリールの装填されている位置
を入れ替えることによつて、同様に２チヤンネル
のオーデイオPCM信号を記録する。これによつ
て第５図Ｂに示すように、データトラツクTD₈，
TD₆，TD₄，TD₂の夫々に対して（CH1―Ａ），
（CH2―Ａ），（CH1―Ｂ），（CH2―Ｂ）の各
PCMデータ系列が記録されると共に、タイムコ
ードトラツクTTにコントロールデータが記録さ
れる。第５図Ｃに示すように、磁気テープ１を往
復使用する場合の記録ヘツドHRは、１トラツク
おきの間隔でもつて記録ヘツドHR₁，HR₃，
HR_C，HR₅，HR₇がインラインに配列された構
成のものとなる。 上述の説明では、磁気テープ１のテープ幅ｆが
１／４インチの場合であつたが、これ以外の1/2イン
チ、１インチの場合に対しても本発明は、適用す
ることができる。一例として、1/2インチ幅のと
きでは、磁気テープの上半部に12本のデータトラ
ツクとコントロールトラツクTCとが形成され、
下半部にタイムコードトラツクTTと12本のデー
タトラツクとが形成され、１インチ幅のときで
は、磁気テープの上半部に24本のデータトラツク
とコントロールトラツクTCとが形成され、下半
部にタイムコードトラツクTTと24本のデータト
ラツクとが形成されることになる。 更に、本発明の一実施例において、磁気テープ
１を片方向使用するときの記録系及び再生系の構
成について説明する。第６図に示す記録系におい
て、２ａ〜２ｈは、CH₁〜CH₈の各チヤンネルの
デジタル信号が供給される入力端子であつて、こ
のデジタル入力がエンコーダ３ａ〜３ｈに供給さ
れる。また、入力端子４ａ，４ｂ，４ｃの夫々か
らフオーマツト指定信号、サンプリング周波数
（_s）指定信号、タイミング信号がコントロール
エンコーダ５に供給される。エンコーダ３ａ〜３
ｈの夫々は、データ同期信号発生器、インターリ
ーバ、エラー訂正符号化回路、ブロツクアドレス
及びフラツグビツト付加回路、CRC発生器を備
えており、第２図に示すような信号構成のデータ
を発生する。同様にコントロールエンコーダ５
は、同期信号発生器、アドレス発生器、CRC発
生器を備え、第２図に示す信号構成とされた信号
を発生する。 コントロールエンコーダ５内のアドレス発生器
は、ブロツクアドレス〔B₂B₁B₀〕及びセクター
アドレス〔S₂₇〜S₀〕の両者を発生し、このブロ
ツクアドレスがエンコーダ３ａ〜３ｈに供給さ
れ、各ブロツクに対して付加される。アドレス発
生器は、図示せずも、30ビツトのバイナリカウン
タによつて実現される。このカウンタのクロツク
入力として、入力端子２ａ〜２ｈに加わるデジタ
ル入力と同期したブロツク周期のパルスを供給
し、上位の28ビツトをセクターアドレスにし、下
位の３ビツト（そのうちの上位の１ビツトがセク
ターアドレスの最下位ビツトと共通となる）をブ
ロツクアドレスにするようになされる。 また、エンコーダ３ａ〜３ｈの出力がデマルチ
プレクサ６に供給される。デマルチプレクサ６
は、前述のように各チヤンネルのデータを８個の
データトラツクTD₁〜TD₈に分配するためのもの
で、コントローラ７によつて制御される。コント
ローラ７には、フオーマツト指定信号が供給さ
れ、Ａ，Ｂ，Ｃの各フオーマツトに応じてデータ
が８個のトラツクに分配される。デマルチプレク
サ６の８個の出力系列が変調器８ａ〜８ｈと記録
アンプ９ａ〜９ｈとを夫々介して記録ヘツド
HR₁〜HR₈に加えられる。また、コントロール
エンコーダ５の出力系列がFM方式の変調器１０
と記録アンプ１１とを介して記録コントロールヘ
ツドHR_Cに加えられる。 これらのヘツドHR₁〜HR₈，HR_Cによつて第
１図に示すトラツクパターンの記録がなされる。
第６図では、アナログトラツクTA₁，TA₂とタ
イムコードトラツクTTとに関する記録について
は、省略されている。なお、フオーマツト指定信
号をエンコーダ３ａ〜３ｈに与えているのは、フ
オーマツトに応じて、エンコーダ３ａ〜３ｈがデ
ータを出力するタイミング関係を変えるためであ
る。 第７図において、HP₁〜HP₈は、データトラツ
クTD₁〜TD₈を再生する再生ヘツドであり、HP_C
は、コントロールトラツクTCを再生する再生コ
ントロールヘツドを示しており、各ヘツドの再生
出力が再生アンプ１２ａ〜１２ｈ，１３を介して
クロツク抽出回路１４ａ〜１４ｈ，１５に供給さ
れる。このクロツク抽出回路１４ａ〜１４ｈ，１
５は、再生信号からビツトクロツクを抽出するも
ので、PLL回路の構成とされている。クロツク
抽出回路１４ａ〜１４ｈから現れるデータ系列が
夫々復調器１６ａ〜１６ｈに供給され、クロツク
抽出回路１５から現れるコントロールトラツクの
再生信号がFM方式の復調器１７に供給される。 復調器１７の出力がCRCチエツカ１８におい
てエラー検出がされてからコントロールデコーダ
１９に供給される。コントロールデコーダ１９
は、コントロールワードからサンプリング周波数
判別コードC₁₂〜C₁₅、フオーマツト判別コードC₉
〜C₁₁を分離して取り出すと共に、同期信号及び
セクターアドレスの夫々を出力する。この同期信
号は、キヤプスタンサーボ回路に比較用信号とし
て供給される。コントロールワード及びセクター
アドレスは、CRCチエツカ１８によつてエラー
が無いと判定されたものだけが正規のデータとさ
れる。コントロールデコーダ１９からのフオーマ
ツト判別コードがコントローラ２０に供給され、
コントローラ２０によりマルチプレクサ２１がフ
オーマツトに応じた動作を行なうように制御され
る。復調器１６ａ〜１６ｈの出力がTBC（時間軸
補正装置）２２ａ〜２２ｈに夫々供給される。 TBC２２ａ〜２２ｈの夫々は、１セクター
（４ブロツク）分の容量に対して除去しようとす
る時間軸変動分の量と関連する容量を加えた容量
のメモリー（RAM）を有しており、各チヤンネ
ルの再生データを抽出されたクロツクパルスでも
つて書込み、端子２３から与えられる基準クロツ
クパルスでもつてこのデータを読出し、時間軸変
動分を除去するようになされている。この書込動
作時のブロツクアドレスが各ブロツクに付加され
ているブロツクアドレスによつて指定される。マ
ルチトラツクで記録しており、パンチイン、パン
チアウト編集を行なつて特定のチヤンネルのデー
タのみを書換えた場合などでは、コントロールト
ラツクTCとデータトラツクとの同期関係が乱れ
る。このようなトラツク間スキユーは、TBC２
２ａ〜２２ｈによつて除去される。PCMデータ
を書込む場合のブロツクアドレス（０〜３番地）
は、セクター毎に共通であるから、このブロツク
アドレスの判別は、セクターアドレスの最下位ビ
ツト（S₀）を用いてなされる。 第８図Ａは、コントロールデコーダ１９から発
生する再生セクターアドレスの最下位ビツトS₀を
示しており、これは、１セクター周期で反転す
る。また、トラツク間スキユーが全くない場合に
は、データトラツクから再生されたブロツクアド
レスの最上位ビツトは、第８図ＢにおいてB₂で
示すようにS₀と同一位相で反転する。ここで、デ
ータトラツクがコントロールトラツクに対して進
み方向のずれをもつていると、ブロツクアドレス
の最上位ビツトB₂の位相がセクターアドレスの
最下位ビツトS₀の位相に対して進んだものとな
る。逆に、コントロールトラツクに対してデータ
トラツクが遅れ方向のずれをもつ場合には、ビツ
トB₂の位相がビツトS₀の位相に対して遅れたも
のとなる。ｎ番地のセクターアドレスの基準をビ
ツトS₀の立下りエツジにとると、第８図Ｂにおい
てB′₂で示すように、１セクター未満の進みが在
る場合でも、ｎ番地のブロツクアドレスを判別で
き、同図においてB″₂で示すように１セクター未
満の遅れが在る場合でも、ｎ番地のブロツクアド
レスを判別できる。この判別にもとずいて再生デ
ータがTBC２２ａ〜２２ｈのメモリーの対応す
るブロツクアドレスに誤りなく書込まれ、時間軸
変動分のみならず、トラツク間スキユーも除去さ
れる。マルチプレクサ２１は、記録系に設けられ
ているデマルチプレクサ６の入出力関係を逆とし
た構成のもので、TBC２２ａ〜２２ｈの出力に
現れる各データトラツクからの再生データを所定
数のチヤンネルのデータ系列に変換する。 マルチプレクサ２１の出力がデコーダ２４ａ〜
２４ｈに供給される。デコーダ２４ａ〜２４ｈ
は、CRCチエツカ、デインターリーバ、エラー
訂正及び補正回路を有している。このデコーダ２
４ａ〜２４ｈの夫々から各チヤンネルの再生
PCMデータが出力端子２５ａ〜２５ｈに取り出
される。オーデイオ出力を得る場合には、Ｄ／Ａ
変換器、ローパスフイルタを出力端子２５ａ〜２
５ｈに接続すれば良い。 また、磁気テープ１を往復使用するときの記録
系及び再生系の構成も第６図及び第７図と同様の
ものとなり、夫々における信号処理系が半減する
ことは容易に理解されよう。また、磁気テープ１
を片方向使用できると共に、往復使用できるよう
な構成のPCM録音機は、第６図及び第７図の各
構成に対して動作状態に応じて切替わるスイツチ
を付加するだけで構成することができる。 上述の一実施例の説明から理解されるように、
本発明によれば、例えば２本の制御トラツクに制
御のための異なるデータを記録することができる
ため、テープの利用効率がよく、また、種々の複
雑な制御が要求されるような用途にも対応するこ
とができる。 また、本発明によれば、磁気テープの幅方向の
中心に対して上下対称位置に制御トラツクを設け
ているので、オーデイオデータを記録する情報ト
ラツクおよびコントロールデータを記録する制御
トラツクに関して往復記録する場合とのフオーマ
ツト上の互換性を保つことができる。したがつ
て、片方向記録された磁気テープに対して半分の
み書き換えるように往復記録することも可能とな
る。また、磁気テープ１を往復使用するときに
は、１トラツクおきの間隔で磁気ヘツドを配設す
れば良いので、磁気ヘツドを安価且つ簡単な構成
とすることができる。また、データトラツクに記
録される情報データの１ブロツク毎に対してブロ
ツクアドレスが付加され、コントロールトラツク
に対してセクターアドレスが記録されているの
で、両者によつて番地付けを行なうことができ、
ブロツク単位の精度でもつて電子編集を行なうこ
とができる。この番地付けは、磁気テープの往復
使用の場合においても行なうことができる。更
に、上述の一実施例のように、ブロツク周期の整
数倍をセクター周期とし、コントロールトラツク
に記録される同期信号をセクター周期とすれば、
ブロツク周期を短かくしてドロツプアウトの影響
を小さくすると共に、同期信号の周期を長くして
ジツタ、テープの伸びなどの機械的な誤差の許容
範囲を大きくすることができる。更に、セクター
アドレスとブロツクアドレスとの間で少なくとも
１ビツト同士が共通とされているから、トラツク
間スキユーがある場合でも、セクターアドレスと
ブロツクアドレスとの対応関係が誤ることを防止
でき、TBCによつてこのトラツク間スキユーを
防止することができる。[Table] Such track allocation is designed to simplify the configuration of data distribution or combination processing even when the formats are different. FIG. 4 shows an example of the head arrangement, and as shown in the figure, the recording head HR is located first in the running direction of the magnetic tape 1, and then the reproducing head HR is located.
HP is located, and recording head HR' is located last. The recording head HR has recording heads HR ₁ to _{HR 8} corresponding to eight data tracks and a recording control head _HRC corresponding to a control track arranged in-line in the width direction. Similarly, the recording head HR' has eight data tracks and eight control tracks, respectively, and corresponding recording heads arranged in-line. When making a new recording, the recording head HR is used to form both a data track and a control track. The recording head HR' is also used when performing sync recording, in which a previously recorded channel is played back while recording another channel, and punch-in and punch-out editing, in which a part of a recorded channel is corrected and re-recorded. Even when the data track is rewritten, the control track once formed is not rewritten. In the above-mentioned formats B and C, the tracks on which the A and B data series belonging to the same channel are recorded are spaced apart to prevent both the A and B data series from being erroneous due to dropout. Further, by providing the control track TC and the time code track TT at vertically symmetrical positions with respect to the center of the magnetic tape 1, the magnetic tape 1 can be used back and forth as described below. In other words, in the case of format B, CH1 and
When performing two-channel recording of CH2, first, as shown in FIG. 5A, data tracks TD ₁ ,
For each of TD ₃ , TD ₅ , and TD ₇ (CH1-A),
Each PCM of (CH2-A), (CH1-B), (CH ₂ -B)
At the same time as the data series is recorded, control data is also recorded on the control track TC.
In this case, no time code is recorded on the time code track TT. Next, two channels of audio PCM signals are similarly recorded by switching the loaded positions of the two tape reels. As a result, as shown in FIG. 5B, the data tracks _TD8 ,
For each of TD ₆ , TD ₄ , and TD ₂ (CH1-A),
(CH2-A), (CH1-B), (CH2-B)
At the same time as the PCM data series is recorded, control data is recorded on the time code track TT. As shown in FIG. 5C, when the magnetic tape 1 is used reciprocatingly, the recording heads HR ₁ , HR ₃ ,
It has a configuration in which HR _C , HR ₅ , and HR ₇ are arranged inline. In the above description, the tape width f of the magnetic tape 1 is 1/4 inch, but the present invention can also be applied to cases where the tape width f is 1/2 inch or 1 inch. For example, when the magnetic tape is 1/2 inch wide, 12 data tracks and control tracks TC are formed in the upper half of the magnetic tape.
A time code track TT and 12 data tracks are formed in the lower half, and when the magnetic tape is 1 inch wide, 24 data tracks and a control track TC are formed in the upper half of the magnetic tape. A time code track TT and 24 data tracks are formed. Furthermore, in one embodiment of the present invention, the configuration of a recording system and a reproducing system when the magnetic tape 1 is used in one direction will be explained. In the recording system shown in FIG. 6, 2a to 2h are input terminals to which digital signals of channels CH ₁ to _{CH 8} are supplied, and these digital inputs are supplied to encoders 3a to 3h. Further, a format designation signal, a sampling frequency ( _s ) designation signal, and a timing signal are supplied to the control encoder 5 from input terminals 4a, 4b, and 4c, respectively. Encoder 3a-3
Each of h is equipped with a data synchronization signal generator, an interleaver, an error correction encoding circuit, a block address and flag bit addition circuit, and a CRC generator, and generates data having a signal configuration as shown in FIG. Similarly, control encoder 5
is equipped with a synchronization signal generator, an address generator, and a CRC generator, and generates a signal having the signal configuration shown in FIG. The address generator in the control encoder 5 generates both a block address [B ₂ B ₁ B ₀ ] and a sector address [S ₂₇ to _{S 0} ], and this block address is supplied to the encoders 3a to 3h, and each block address is is added to. The address generator is realized by a 30-bit binary counter, although not shown. As a clock input for this counter, a pulse with a block period synchronized with the digital input applied to input terminals 2a to 2h is supplied. (common with the least significant bit of the block) is set as the block address. Further, the outputs of the encoders 3a to 3h are supplied to the demultiplexer 6. Demultiplexer 6
is for distributing the data of each channel to eight data tracks TD ₁ to _{TD 8} as described above, and is controlled by the controller 7. A format designation signal is supplied to the controller 7, and data is distributed to eight tracks according to the A, B, and C formats. Eight output series of the demultiplexer 6 are sent to the recording head via modulators 8a to 8h and recording amplifiers 9a to 9h, respectively.
Added to HR ₁ to _{HR 8} . In addition, the output series of the control encoder 5 is a modulator 10 in which the FM system is used.
and a recording amplifier 11 to the recording control head _HRC . The track pattern shown in FIG. 1 is recorded by these heads HR ₁ -HR ₈ and HR _C.
In FIG. 6, records regarding analog tracks TA ₁ and TA ₂ and time code track TT are omitted. Note that the reason why the format designation signal is given to the encoders 3a to 3h is to change the timing relationship in which the encoders 3a to 3h output data according to the format. In FIG. 7, HP ₁ to HP ₈ are reproduction heads that reproduce data tracks TD ₁ to TD ₈ , and HP _C
1 shows a reproduction control head for reproducing the control track TC, and the reproduction output of each head is supplied to clock extraction circuits 14a to 14h and 15 via reproduction amplifiers 12a to 12h and 13, respectively. These clock extraction circuits 14a to 14h, 1
Reference numeral 5 extracts the bit clock from the reproduced signal, and has the configuration of a PLL circuit. The data series appearing from the clock extraction circuits 14a-14h are supplied to demodulators 16a-16h, respectively, and the reproduction signal of the control track appearing from the clock extraction circuit 15 is supplied to the FM demodulator 17. The output of the demodulator 17 is subjected to error detection in a CRC checker 18 and then supplied to a control decoder 19. control decoder 19
is the sampling frequency discrimination code C ₁₂ to _{C 15} from the control word, and the format discrimination code C ₉
~ _C11 is separated and taken out, and a synchronization signal and a sector address are output respectively. This synchronization signal is supplied to the capstan servo circuit as a comparison signal. Only control words and sector addresses that are determined to be error-free by the CRC checker 18 are considered to be legitimate data. The format determination code from the control decoder 19 is supplied to the controller 20,
The controller 20 controls the multiplexer 21 to operate according to the format. The outputs of the demodulators 16a to 16h are supplied to TBCs (time base correction devices) 22a to 22h, respectively. Each of the TBCs 22a to 22h has a memory (RAM) with a capacity equal to the capacity of one sector (4 blocks) plus the capacity related to the amount of time axis fluctuation to be removed, and each channel The reproduced data is written using the extracted clock pulse, and this data is read using the reference clock pulse applied from the terminal 23, thereby removing the time axis variation. The block address during this write operation is specified by the block address added to each block. If you are recording with multi-tracks and only data on a specific channel is rewritten by punch-in/punch-out editing, the synchronization relationship between the control track TC and data track will be disrupted. Such inter-track skew is caused by TBC2
2a to 22h. Block address (addresses 0 to 3) when writing PCM data
is common to each sector, so the block address is determined using the least significant bit (S ₀ ) of the sector address. FIG. 8A shows the least significant bit _S0 of the reproduced sector address generated from the control decoder 19, which is inverted every sector period. Furthermore, if there is no inter-track skew, the most significant bit of the block address reproduced from the data track is inverted at the same phase as _S0 , as shown by _B2 in FIG. 8B. Here, if the data track has a shift in the leading direction from the control track, the phase of the most significant bit _B2 of the block address will be advanced relative to the phase of the least significant bit _S0 of the sector address. . Conversely, if the data track lags behind the control track, the phase of bit _B2 will be delayed with respect to the phase of bit _S0 . If we take the falling edge of bit _S0 as the reference for the sector address at address n, the block address at address n can be determined even if there is an advance of less than one sector, as shown by _B'2 in Figure 8B. Even if there is a delay of less than one sector, as shown by _B''2 in the same figure, the block address of address n can be determined.Based on this determination, the playback data is assigned to the memory corresponding to TBC22a to TBC22h. The block address is written without error, and not only the time axis fluctuation but also the inter-track skew is removed.The multiplexer 21 has a configuration in which the input/output relationship of the demultiplexer 6 provided in the recording system is reversed. The reproduced data from each data track appearing at the outputs of the TBCs 22a to 22h is converted into data sequences of a predetermined number of channels.The outputs of the multiplexer 21 are sent to the decoders 24a to
Supplied every 24 hours. Decoders 24a to 24h
It has a CRC checker, deinterleaver, error correction and compensation circuit. This decoder 2
Playback of each channel from 4a to 24h
PCM data is taken out to output terminals 25a-25h. When obtaining audio output, D/A
Converter, low-pass filter output terminals 25a-2
Just connect to 5h. Furthermore, it will be easily understood that the configurations of the recording system and reproducing system when the magnetic tape 1 is used back and forth are similar to those shown in FIGS. 6 and 7, and the number of signal processing systems in each is reduced by half. Also, magnetic tape 1
A PCM recorder with a configuration that can be used both in one direction and in both directions can be constructed by simply adding a switch that changes according to the operating state to each of the configurations shown in Figures 6 and 7. . As understood from the description of one embodiment above,
According to the present invention, for example, different data for control can be recorded on two control tracks, so the tape can be used efficiently, and it can also be used in applications that require various complex controls. can be accommodated. Further, according to the present invention, since the control tracks are provided at vertically symmetrical positions with respect to the center of the magnetic tape in the width direction, when reciprocating recording is performed regarding the information track for recording audio data and the control track for recording control data, It is possible to maintain format compatibility with Therefore, it is also possible to perform reciprocating recording so that only half of a magnetic tape recorded in one direction is rewritten. Further, when the magnetic tape 1 is used back and forth, the magnetic head can be arranged at intervals of every other track, so the magnetic head can be constructed at low cost and simple. Furthermore, since a block address is added to each block of information data recorded on the data track, and a sector address is recorded on the control track, addressing can be done using both.
Electronic editing can be performed with block-level precision. This addressing can also be done when the magnetic tape is used back and forth. Furthermore, as in the above embodiment, if an integer multiple of the block period is the sector period, and the synchronization signal recorded on the control track is the sector period, then
By shortening the block period, the effect of dropout can be reduced, and by increasing the period of the synchronizing signal, the tolerance range for mechanical errors such as jitter and tape elongation can be increased. Furthermore, since at least one bit is common between the sector address and the block address, even if there is a skew between tracks, it is possible to prevent the correspondence between the sector address and the block address from being incorrect, and the TBC This makes it possible to prevent track-to-track skew between the levers.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の一実施例におけるトラツクパ
ターンの略線図、第２図はデータトラツク及びコ
ントロールトラツクとして記録される信号の構成
を示す略線図、第３図はデータ系列とブロツクア
ドレスとセクターアドレスとの関係を示す略線
図、第４図はヘツド配置を示す略線図、第５図は
磁気テープを往復使用する場合の説明に用いる略
線図、第６図は記録系の構成を示すブロツク図、
第７図は再生系の構成を示すブロツク図、第８図
は本発明の説明に用いるタイムチヤートである。 １は磁気テープ、２ａ〜２ｈはデジタル入力の
入力端子、５はコントロールエンコーダ、１９は
コントロールデコーダ、２２ａ〜２２ｈはTBC、
２５ａ〜２５ｈはデジタル出力の出力端子、TD₁
〜TD₈はデータトラツク、TCはコントロールト
ラツク、HR，HR₁〜HR₈は記録ヘツド、HR_Cは
記録コントロールヘツド、HP，HP₁〜HP₈は再
生ヘツド、HP_Cは再生コントロールヘツドであ
る。 Fig. 1 is a schematic diagram of a track pattern in an embodiment of the present invention, Fig. 2 is a schematic diagram showing the structure of signals recorded as data tracks and control tracks, and Fig. 3 is a diagram of data series and block addresses. Figure 4 is a schematic diagram showing the relationship with sector addresses, Figure 4 is a diagram showing the head arrangement, Figure 5 is a diagram used to explain when magnetic tape is used back and forth, and Figure 6 is the configuration of the recording system. A block diagram showing
FIG. 7 is a block diagram showing the configuration of the reproduction system, and FIG. 8 is a time chart used to explain the present invention. 1 is a magnetic tape, 2a to 2h are digital input terminals, 5 is a control encoder, 19 is a control decoder, 22a to 22h are TBCs,
25a to 25h are output terminals for digital output, TD ₁
~ _TD8 is a data track, TC is a control track, HR, _HR1 to _HR8 are recording heads, _HRC is a recording control head, HP, _HP1 to _HP8 are playback heads, and _HPC is a playback control head.

Claims (1)

【特許請求の範囲】 １ 固定ヘツドにより磁気テープの長手方向に延
長する複数本の情報トラツクにデジタルオーデイ
オデータを複数の異なるフオーマツトのうち選択
された１つのフオーマツトで記録するようにした
デジタル信号記録方法において、 上記磁気テープの幅方向の中心に対して上下対
称の位置に上記情報トラツク以外の複数の制御ト
ラツクを設け、それらの制御トラツクのうち１本
の制御トラツクに上記選択されたフオーマツトを
示す制御信号を有するコントロールデータを記録
すると共に、上記コントロールデータが記録され
たトラツクの上記磁気テープの幅方向の中心に対
して対称な位置にある他の１本の制御トラツクに
上記コントロールデータとは異なるタイムコード
データを記録するようにしたデジタル信号記録方
法。[Claims] 1. A digital signal recording method in which digital audio data is recorded in one format selected from a plurality of different formats onto a plurality of information tracks extending in the longitudinal direction of a magnetic tape using a fixed head. A plurality of control tracks other than the information track are provided at vertically symmetrical positions with respect to the widthwise center of the magnetic tape, and one of the control tracks is provided with a control indicating the selected format. Control data having a signal is recorded, and a time different from the control data is recorded on another control track located symmetrically with respect to the widthwise center of the magnetic tape of the track on which the control data is recorded. A digital signal recording method that records code data.