JPS647364Y2 - - Google Patents
Info
- Publication number
- JPS647364Y2 JPS647364Y2 JP6852982U JP6852982U JPS647364Y2 JP S647364 Y2 JPS647364 Y2 JP S647364Y2 JP 6852982 U JP6852982 U JP 6852982U JP 6852982 U JP6852982 U JP 6852982U JP S647364 Y2 JPS647364 Y2 JP S647364Y2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output port
- microcomputer
- output
- voltage dividing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
- Control By Computers (AREA)
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
本考案は、マイクロコンピユータを用いて３つ
の相互に異なるレベルを有する信号を導出するよ
うにした回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a circuit that uses a microcomputer to derive signals having three mutually different levels.
従来からのマイクロコンピユータの出力端子か
らは、ローレベルである0Vおよびハイレベルで
ある5Vの２つのレベルを有する信号が導出され
るように構成されている。出力ポートから0Vお
よび5Vの間にある値、たとえば2.5Vのレベルを
有する信号を導出することができるようにし、こ
れによつて３つの相互に異なるレベルを有する信
号を導出しようとする場合には、前記出力端子に
積分機能を有するRCフイルタを接続し、出力端
子からの２つのレベルを有する繰返しパルス信号
のデユーテイを変化している。このような先行技
術では、部品点数が多くなり、大形化し、またデ
ユーテイ制御を行なうためのプログラムが複雑で
あつて、しかも長い。 The output terminal of a conventional microcomputer is configured so that a signal having two levels, a low level of 0V and a high level of 5V, is derived. If we want to be able to derive from the output port a signal with a level between 0V and 5V, for example 2.5V, and thereby derive a signal with three mutually different levels, then , an RC filter having an integration function is connected to the output terminal, and the duty of the repetitive pulse signal having two levels from the output terminal is changed. In such prior art, the number of parts is large, the size is large, and the program for performing duty control is complex and long.
本考案の目的は、構成およびプログラムを簡略
化して、３つの相互に異なる出力を得るようにし
た出力回路を提供することである。 An object of the present invention is to provide an output circuit that can obtain three mutually different outputs with a simplified configuration and program.
図面は本考案の一実施例のブロツク図である。
マイクロコンピユータ１は、入出力ポート２を有
する。このマイクロコンピユータ１内には、デー
タ方向レジスタ３が含まれている。このレジスタ
３のストア内容に応じて入出力ポート２は、ロー
レベルである0Vおよびハイレベルである5Vを有
する信号を導出して出力モードとされ、またこの
レジスタ３の他のストア内容に従つて入出力ポー
ト２では高入力インピーダンスとなつて入力モー
ドとなる。分圧回路４は、一対の直列接続された
分圧抵抗Ｒ１，Ｒ２を有し、この分圧回路４には
予め定めた電圧Vccが印加される。この実施例で
は、Vcc＝5Vである。分圧抵抗Ｒ１，Ｒ２の接
続点５には、入出力ポート２が接続される。接続
点５からの出力は、演算増幅器６を含む増幅回路
７によつて増幅され、電圧計８に与えられる。 The drawing is a block diagram of an embodiment of the present invention.
The microcomputer 1 has an input/output port 2. A data direction register 3 is included within the microcomputer 1 . According to the stored contents of this register 3, the input/output port 2 derives a signal having a low level of 0V and a high level of 5V and is set to output mode, and according to the other stored contents of this register 3, The input/output port 2 has a high input impedance and enters the input mode. The voltage dividing circuit 4 has a pair of voltage dividing resistors R1 and R2 connected in series, and a predetermined voltage Vcc is applied to the voltage dividing circuit 4. In this example, Vcc=5V. The input/output port 2 is connected to the connection point 5 between the voltage dividing resistors R1 and R2. The output from the connection point 5 is amplified by an amplifier circuit 7 including an operational amplifier 6 and provided to a voltmeter 8 .
マイクロコンピユータ１のプログラム動作によ
つて、入出力ポート２が出力ポートとなる情報が
レジスタ３にストアされている場合を想定する。
この場合には、入出力ポート２はマイクロコンピ
ユータ１のプログラム動作に従い、0Vまたは5V
のレベルを有する信号が導出される。そのため増
幅回路７を介して電圧計８には0Vおよび5Vに対
応した電圧が表示される。 Assume that information is stored in the register 3 that causes the input/output port 2 to become an output port due to a program operation of the microcomputer 1.
In this case, input/output port 2 is set to 0V or 5V according to the program operation of microcomputer 1.
A signal having a level of is derived. Therefore, voltages corresponding to 0V and 5V are displayed on the voltmeter 8 via the amplifier circuit 7.
レジスタ３に、入出力ポート２が入力ポートと
なる情報がマイクロコンピユータ１のプログラム
によつてストアされた場合を想定する。この場合
には、入出力ポート２の入力インピーダンスは高
くなる。そのため接続点５の電圧V5は第１式で
示される値となる。 Assume that information indicating that input/output port 2 is an input port is stored in register 3 by a program of microcomputer 1. In this case, the input impedance of the input/output port 2 becomes high. Therefore, the voltage V5 at the connection point 5 takes the value shown by the first equation.
V5＝R2／R1＋R2・V1 ……(1)
この実施例では、抵抗Ｒ１，Ｒ２の抵抗値は等
しく、前述のとおりV1＝Vcc＝5Vであるので、
V5＝2.5Vである。電圧計８は2.5Vに対応した電
圧を表示する。このようにして接続点５からは、
0V，5Vおよび2.5Vの合計３つのレベルを有する
信号を得ることができる。 V5=R2/R1+R2・V1...(1) In this example, the resistance values of resistors R1 and R2 are equal, and as mentioned above, V1=Vcc=5V, so
V5=2.5V. Voltmeter 8 displays a voltage corresponding to 2.5V. In this way, from connection point 5,
A signal having a total of three levels of 0V, 5V and 2.5V can be obtained.
以上のように本考案によれば、マイクロコンピ
ユータの入出力ポートに一対の分圧抵抗の接続点
を接続し、この入出力ポートは第１および第２レ
ベルを有する信号を導出し、または高入力インピ
ーダンスとし、このようにして合計３つのレベル
を有する出力を得ることができる。このような分
圧回路は、構成が簡単である。また３つのレベル
を有する信号を得るためのマイクロコンピユータ
のプログラムは簡単である。 As described above, according to the present invention, the connection point of a pair of voltage dividing resistors is connected to the input/output port of a microcomputer, and this input/output port derives signals having the first and second levels, or impedance, and thus an output having a total of three levels can be obtained. Such a voltage dividing circuit has a simple configuration. Also, programming the microcomputer to obtain a signal with three levels is simple.
図面は本考案の一実施例のブロツク図である。
１……マイクロコンピユータ、２……入出力ポ
ート、３……データ方向レジスタ、４……分圧回
路、７……増幅回路、８……電圧計、Ｒ１，Ｒ２
……抵抗。
The drawing is a block diagram of an embodiment of the present invention. 1... Microcomputer, 2... Input/output port, 3... Data direction register, 4... Voltage divider circuit, 7... Amplifier circuit, 8... Voltmeter, R1, R2
……resistance.
Claims (1)
ラムに従つて、入出力ポートに第１および第２レ
ベルを有する信号を導出して出力モードとし、ま
たはその入出力ポートを信号受信のために高入力
インピーダンスとして入力モードとすることがで
きるマイクロコンピユータと、 予め定めた電圧が印加され、その印加電圧が一
対の直列接続された分圧抵抗によつて分圧され、
分圧抵抗の接続点に入出力ポートが接続されてい
る分圧回路とを含むことを特徴とするマイクロコ
ンピユータを用いる３値出力回路。[Claims for Utility Model Registration] It has an input/output port, and according to a prestored program, signals having first and second levels are derived to the input/output port to set it to an output mode, or the input/output port A microcomputer that can be put into input mode as a high input impedance for signal reception, a predetermined voltage is applied, and the applied voltage is divided by a pair of series-connected voltage dividing resistors.
A three-value output circuit using a microcomputer, characterized in that it includes a voltage dividing circuit to which an input/output port is connected to a connection point of a voltage dividing resistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6852982U JPS58171502U (en) | 1982-05-10 | 1982-05-10 | Three-value output circuit using a microcomputer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6852982U JPS58171502U (en) | 1982-05-10 | 1982-05-10 | Three-value output circuit using a microcomputer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58171502U JPS58171502U (en) | 1983-11-16 |
| JPS647364Y2 true JPS647364Y2 (en) | 1989-02-28 |
Family
ID=30078304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6852982U Granted JPS58171502U (en) | 1982-05-10 | 1982-05-10 | Three-value output circuit using a microcomputer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58171502U (en) |
-
1982
- 1982-05-10 JP JP6852982U patent/JPS58171502U/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58171502U (en) | 1983-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0202708A3 (en) | D.c. block capacitor circuit | |
| US4409497A (en) | Window comparator circuit | |
| US4060715A (en) | Linearized bridge circuitry | |
| JPS647364Y2 (en) | ||
| JPH03211607A (en) | Ternary output circuit using micro computer | |
| KR890000150Y1 (en) | Control circuit for indicators | |
| SU1615632A2 (en) | Voltage converter | |
| SU1046931A1 (en) | Voltage-to-frequency converter | |
| JPS5813692Y2 (en) | dot type recorder | |
| JPS6027965Y2 (en) | Meter drive circuit | |
| KR910005535Y1 (en) | Automatic control circuit of video system | |
| SU531255A1 (en) | Pulse generator | |
| SU1213444A1 (en) | Output unit of apparatus for testing digital blocks | |
| JP3009607U (en) | State setting circuit device | |
| SU1171967A1 (en) | Synchronous demodulator | |
| JPS5688148A (en) | Operation checking method of recorder | |
| JPS6319962Y2 (en) | ||
| SU1354121A1 (en) | Voltage comparison device | |
| SU1335924A1 (en) | Regenerator comparator | |
| SU411478A1 (en) | ||
| GB911634A (en) | Frequency detectors | |
| JPS60110829U (en) | Film sensitivity automatic setting circuit | |
| JP2699464B2 (en) | Color display | |
| JPS63199352U (en) | ||
| JPH06259690A (en) | Terminal block for receiving gauge |