JPS646479B2 - - Google Patents
Info
- Publication number
- JPS646479B2 JPS646479B2 JP57224328A JP22432882A JPS646479B2 JP S646479 B2 JPS646479 B2 JP S646479B2 JP 57224328 A JP57224328 A JP 57224328A JP 22432882 A JP22432882 A JP 22432882A JP S646479 B2 JPS646479 B2 JP S646479B2
- Authority
- JP
- Japan
- Prior art keywords
- bits
- shifter
- code
- envelope
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 4
- 238000004364 calculation method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 9
- 230000000295 complement effect Effects 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Electrophonic Musical Instruments (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電子楽器のように音源波形とエンベ
ロープ波形とを乗算したり、画像処理において乗
算を行なうのに適したエンベロープ制御装置に関
するものである。
ロープ波形とを乗算したり、画像処理において乗
算を行なうのに適したエンベロープ制御装置に関
するものである。
従来例の構成とその問題点
従来、電子楽器の分野において、音源波形とエ
ンベロープ波形とを乗算して、エンベロープの付
与された楽音波形をつくる場合、デイジタル乗算
器として12ビツト×12ビツト以上のビツト幅をも
つものを用いないと、エンベロープが減衰したと
きに、量子化誤差による雑音が発生し、耳につく
という問題があつた。また、DA変換器として
も、14ビツト〜16ビツトのものを必要としエンベ
ロープ波形も、14ビツト〜16ビツトの分解能を必
要とした。エンベロープ波形として、16ビツトの
リニアなコードを用いる代りに、2進の浮動小数
点表示を行なうものとしては、特開昭54−1609号
公報、特開昭57−181593号公報などが知られてい
るが、音源波形との乗算についてはアナログ乗算
器を用いたり、16ビツト×16ビツトのような線形
の並列乗算器を従来どおり使用するものであつ
た。
ンベロープ波形とを乗算して、エンベロープの付
与された楽音波形をつくる場合、デイジタル乗算
器として12ビツト×12ビツト以上のビツト幅をも
つものを用いないと、エンベロープが減衰したと
きに、量子化誤差による雑音が発生し、耳につく
という問題があつた。また、DA変換器として
も、14ビツト〜16ビツトのものを必要としエンベ
ロープ波形も、14ビツト〜16ビツトの分解能を必
要とした。エンベロープ波形として、16ビツトの
リニアなコードを用いる代りに、2進の浮動小数
点表示を行なうものとしては、特開昭54−1609号
公報、特開昭57−181593号公報などが知られてい
るが、音源波形との乗算についてはアナログ乗算
器を用いたり、16ビツト×16ビツトのような線形
の並列乗算器を従来どおり使用するものであつ
た。
発明の目的
本発明は、従来よりも小規模な乗算器を用いて
波形とエンベロープとの乗算が行なえるようにし
たエンベロープ制御装置を提供するものである。
波形とエンベロープとの乗算が行なえるようにし
たエンベロープ制御装置を提供するものである。
発明の構成
本発明は、エンベロープデータEiとして、下位
コードPiと上位コードQiとの2つに分かれたもの
発生させ、下位コードPiまたはこれを変形したも
のと波形データWiとを乗算し、乗算結果を上位
コードQiにしたがつて、シフトするようにして、
乗算器をWi×Eiの代りに、Wi×Piまたは、これ
よりわずかに大きい規模にまで、小さくするよう
にしたことを特徴とするものである。
コードPiと上位コードQiとの2つに分かれたもの
発生させ、下位コードPiまたはこれを変形したも
のと波形データWiとを乗算し、乗算結果を上位
コードQiにしたがつて、シフトするようにして、
乗算器をWi×Eiの代りに、Wi×Piまたは、これ
よりわずかに大きい規模にまで、小さくするよう
にしたことを特徴とするものである。
実施例の説明
第1図は本発明の原理を示すブロツク図であ
る。1は楽音の音源の波形データWiを発生する
波形発生器であつて楽音の一波形をサンプリング
し、量子化したデータを繰り返し発生する。3は
波形データレジスタである。2はエンベロープ発
生器であつて、エンベロープデータEiを発生す
る。エンベロープデータEiは、下位Piと上位Qiに
分離できる構造である。4は下位コードPiのため
のレジスタ、5は上位コードQiのためのレジスタ
である。波形データWiと下位コードドiとは乗算
器6に加えられる。この際、下位コードPiの最上
位ビツトのさらに上位に、“1”がつけ加えられ
る。したがつて、Piが8ビツトのときは乗算器6
には、9ビツトのデータが与えられる。乗算器6
の他方の入力には、波形データWiが入力される。
このデータを10ビツトで構成することにする。乗
算器6の出力は、10+9=19ビツトのうち上位し
てビツトを使用することにする。この積コード
WPiは、シフタ8に入力される。シフタは入力コ
ードのビツトシフトして出力するもので、何ビツ
ト上位、または下位にシフトするかをエベロープ
データの上位コードQiにより指定する。
る。1は楽音の音源の波形データWiを発生する
波形発生器であつて楽音の一波形をサンプリング
し、量子化したデータを繰り返し発生する。3は
波形データレジスタである。2はエンベロープ発
生器であつて、エンベロープデータEiを発生す
る。エンベロープデータEiは、下位Piと上位Qiに
分離できる構造である。4は下位コードPiのため
のレジスタ、5は上位コードQiのためのレジスタ
である。波形データWiと下位コードドiとは乗算
器6に加えられる。この際、下位コードPiの最上
位ビツトのさらに上位に、“1”がつけ加えられ
る。したがつて、Piが8ビツトのときは乗算器6
には、9ビツトのデータが与えられる。乗算器6
の他方の入力には、波形データWiが入力される。
このデータを10ビツトで構成することにする。乗
算器6の出力は、10+9=19ビツトのうち上位し
てビツトを使用することにする。この積コード
WPiは、シフタ8に入力される。シフタは入力コ
ードのビツトシフトして出力するもので、何ビツ
ト上位、または下位にシフトするかをエベロープ
データの上位コードQiにより指定する。
ここで、エンベロープデータが
{q3q2q1q0p7p6p5p4p3p2p1p0}で表わされるとする
{p7〜p0}は仮数部を表わし{q3〜q0}は指数部
を表わす。
{q3q2q1q0p7p6p5p4p3p2p1p0}で表わされるとする
{p7〜p0}は仮数部を表わし{q3〜q0}は指数部
を表わす。
Eiの大きさは
のように、2進の浮動表示の値として表わされ
る。
る。
Piの上位に“1”を付け加えると、Eiは実質的
に となる。{ }内をP^iと表わす。
に となる。{ }内をP^iと表わす。
一方、Wiを10ビツトとすると
Wi=−w929+8
〓i=0
wi2i
となる。ただし、これは負数を2の補数表示とし
ている。
ている。
Wi×E^iは
WPi項は、10ビツト×9ビツトの乗算器6で計
算する。
算する。
項は、上位コードQiによつて、16通りのシフト
を行なうことを相当し、Qi=(0000)ではシフト
なしQi=(0001)では上位へ1ビツトシフト、Qi
=(0010)では上位へ2ビツトシフト、Qi=
(1111)では上位へ15ビツトシフトする。したが
つて、WPiを12ビツトとするとシフタ8の出力は 12+15=27ビツト の幅になるが、上位から16ビツトのみを取り出し
て、DA変換器9に入力することにする。このよ
うにすれば、WPiが12ビツトであるから、量子化
ノイズに対するS/Nが約72dBであり、ダイナ
ミツクレンジが16ビツトに対応して、96dBとな
り十分に高品質の音を得ることができる。
を行なうことを相当し、Qi=(0000)ではシフト
なしQi=(0001)では上位へ1ビツトシフト、Qi
=(0010)では上位へ2ビツトシフト、Qi=
(1111)では上位へ15ビツトシフトする。したが
つて、WPiを12ビツトとするとシフタ8の出力は 12+15=27ビツト の幅になるが、上位から16ビツトのみを取り出し
て、DA変換器9に入力することにする。このよ
うにすれば、WPiが12ビツトであるから、量子化
ノイズに対するS/Nが約72dBであり、ダイナ
ミツクレンジが16ビツトに対応して、96dBとな
り十分に高品質の音を得ることができる。
第2図は、本発明の原理を示す別の例である。
第1図との違いについて述べる。デイジタルシフ
タ8が省かれ、その代りに、アナログのシフタに
相当する減衰器10がDA変換器9の出力に設け
られ、減衰度ATが上位コードQiにより切り換え
られる。減衰度ATは で表わされる。Kは定数である。このようにすれ
ば、DA変換器9として12ビツト精度のものでよ
いから、第1図の例より有利である。
第1図との違いについて述べる。デイジタルシフ
タ8が省かれ、その代りに、アナログのシフタに
相当する減衰器10がDA変換器9の出力に設け
られ、減衰度ATが上位コードQiにより切り換え
られる。減衰度ATは で表わされる。Kは定数である。このようにすれ
ば、DA変換器9として12ビツト精度のものでよ
いから、第1図の例より有利である。
第3図のAは、P^iとQiの一例である。エンベロ
ープの減衰過程、いわゆるレリーズを示してい
る。Piは255から0までの変化を行なうから、P^i
は511から256まで変化する。第4図Aは、Qi,
Pi,P^iのフオーマツトである。
ープの減衰過程、いわゆるレリーズを示してい
る。Piは255から0までの変化を行なうから、P^i
は511から256まで変化する。第4図Aは、Qi,
Pi,P^iのフオーマツトである。
第5図は、本発明の原理を示す別の例である。
波形データWiと下位コードPiは乗算器6に加え
られ、その積出力は上位コードQiにしたがつてシ
フタ8によりシフトされる。波形データWiもシ
フタ18によつてシフトされる。シフタ8と18
の出力は減算器20に加えられて、ここにおいて
それらの差がとられる。減算器20の出力はDA
変換器に入力される。
波形データWiと下位コードPiは乗算器6に加え
られ、その積出力は上位コードQiにしたがつてシ
フタ8によりシフトされる。波形データWiもシ
フタ18によつてシフトされる。シフタ8と18
の出力は減算器20に加えられて、ここにおいて
それらの差がとられる。減算器20の出力はDA
変換器に入力される。
第6図は、第5図の例のシフタ8,9を減算器
20の順序を逆にしてシフタを1個にすると共に
減算器20の扱うべきビツト幅を減らしたもので
ある。
20の順序を逆にしてシフタを1個にすると共に
減算器20の扱うべきビツト幅を減らしたもので
ある。
第5図と第6図の例では、エンベロープデータ
Eiとして、その減衰過程において、増加関数とな
るように発生させるものとする。第3図Bに値の
例を示す。第4図Bはエンベロープデータのフオ
ーマツトである。
Eiとして、その減衰過程において、増加関数とな
るように発生させるものとする。第3図Bに値の
例を示す。第4図Bはエンベロープデータのフオ
ーマツトである。
第7図は、アナログ式のシフタの例である。第
7図において、抵抗は周知のR−2R形式のラダ
ーネツトワークである。2Rの抵抗例にはスイツ
チが設けられ、演算増幅器31の+入力と−入力
への電流の流入を選択する。RFは利得を決める
帰還抵抗であつて、−入力への流入電流が流れる
30はデコーダであつて、上位コードQiに従つて
16個のスイツチのうちの1個を、−入力側に選択
し切り換える。スイツチSOでは減衰なし、スイツ
チS1では−6dB、S2では−12dB,となる。スイ
ツチSiでは−6×idBとなる。最も減衰の大きい
S15ではQi=(1111)である。このときは、スイツ
チを+入力側に固定して入力が遮断されるように
してもよい。
7図において、抵抗は周知のR−2R形式のラダ
ーネツトワークである。2Rの抵抗例にはスイツ
チが設けられ、演算増幅器31の+入力と−入力
への電流の流入を選択する。RFは利得を決める
帰還抵抗であつて、−入力への流入電流が流れる
30はデコーダであつて、上位コードQiに従つて
16個のスイツチのうちの1個を、−入力側に選択
し切り換える。スイツチSOでは減衰なし、スイツ
チS1では−6dB、S2では−12dB,となる。スイ
ツチSiでは−6×idBとなる。最も減衰の大きい
S15ではQi=(1111)である。このときは、スイツ
チを+入力側に固定して入力が遮断されるように
してもよい。
第7図では、16通りのレベルを生じるが通常の
音に対しては、十分すぎる。Qiを3ビツトとして
もよい。Qiを4ビツトとした場合でも、16通り全
部使わずに、10ビツト〜12ビツト位だけを用いる
ようにしてもよい。
音に対しては、十分すぎる。Qiを3ビツトとして
もよい。Qiを4ビツトとした場合でも、16通り全
部使わずに、10ビツト〜12ビツト位だけを用いる
ようにしてもよい。
なお、第3図Bのコードの場合は、第7図のデ
コーダとスイツチの対応とを逆にすれば良い。
コーダとスイツチの対応とを逆にすれば良い。
第1図、第2図の例において、Pi,Qiが減少し
てゆき、Qi=(0000)となつて、さらに、Piが
(00000000)を越えて小さくなつたときには、Qi
=(1111)となり、かつBORROWが発生するが、
このときは、Qi=(1111)またはBORROWを検
出して、Q^i=(0000)をQiの代りにシフタに供給
し、かつRiのさらに上位の付加ビツト“1”から
“0”に切り換えるようにすれば、P^iとしては、
通常のレジQi=(0001)〜(1110)ではP^i=511〜
256がとれ、Qi=(0000)ではP^i=511〜0の値が
取れることになる。
てゆき、Qi=(0000)となつて、さらに、Piが
(00000000)を越えて小さくなつたときには、Qi
=(1111)となり、かつBORROWが発生するが、
このときは、Qi=(1111)またはBORROWを検
出して、Q^i=(0000)をQiの代りにシフタに供給
し、かつRiのさらに上位の付加ビツト“1”から
“0”に切り換えるようにすれば、P^iとしては、
通常のレジQi=(0001)〜(1110)ではP^i=511〜
256がとれ、Qi=(0000)ではP^i=511〜0の値が
取れることになる。
以上の例ではいずれも波形データとエンベロー
プデータの積をそのままDA変換する場合につい
て説明したが本発明はこのような原理にもとづい
て、続く2つの積の差分値を演算し、その差分値
をシフトするようにしたものである。
プデータの積をそのままDA変換する場合につい
て説明したが本発明はこのような原理にもとづい
て、続く2つの積の差分値を演算し、その差分値
をシフトするようにしたものである。
第8図に、Wi×Eiのiに関する差分値を出力
するようにした本発明の一実施例を示す。
するようにした本発明の一実施例を示す。
波形データWiと下位データPiに“1”を付加
したP^iとが乗算器60に加えられ、積WPiを得
る。積WPiはラツチ40に印加されるから、時刻
iでは、1回前の積WPi-1が保持される。エンベ
ロープデータEiの上位コードQiは、ラツチ42、
比較器43…およびアナログ式のシフタである減
衰器10に供給される。ラツチ42には1回前の
上位コードQi-1が保持されており、比較器43に
供給される。比較器43は、QiとQi-1とを比較
し、つぎに条件にもどづき出力を出す。
したP^iとが乗算器60に加えられ、積WPiを得
る。積WPiはラツチ40に印加されるから、時刻
iでは、1回前の積WPi-1が保持される。エンベ
ロープデータEiの上位コードQiは、ラツチ42、
比較器43…およびアナログ式のシフタである減
衰器10に供給される。ラツチ42には1回前の
上位コードQi-1が保持されており、比較器43に
供給される。比較器43は、QiとQi-1とを比較
し、つぎに条件にもどづき出力を出す。
Qi>Qi-1:a
Qi=Qi-1:b
Qi<Qi-1:c
ラツチ40の出力WPi-1は、シフタ41に供給
される。シフタ41は、WPi-1を1ビツト上下に
シフトするもので、アンドゲートとオアゲートの
組み合わせで構成できる。入力端子Aに入つた信
号は、1ビツト下位にシフトされる。入力端子B
に入つた信号は、そのまま出力される。入力端子
Cに入つた信号は1ビツト上位にシフトされるし
たがつて、入力WPi-1はつぎのように変換される
ことになる。
される。シフタ41は、WPi-1を1ビツト上下に
シフトするもので、アンドゲートとオアゲートの
組み合わせで構成できる。入力端子Aに入つた信
号は、1ビツト下位にシフトされる。入力端子B
に入つた信号は、そのまま出力される。入力端子
Cに入つた信号は1ビツト上位にシフトされるし
たがつて、入力WPi-1はつぎのように変換される
ことになる。
a:Aを選択:1/2WPi-1
b:Bを選択:WPi-1
c:Cを選択:2WPi-1
シフタ41の出力と、積とは減算器61に供給
され、差が計算される。差分出力は、つぎのよう
になる。
され、差が計算される。差分出力は、つぎのよう
になる。
Qi>Qi-1のとき
ΔWPi=1/2WPi-1−WPi
Qi=Qi-1のとき
ΔWPi=WPi-1−WPi
Qi<Qi-1のとき
ΔWPi=2WPi-1−WPi
減算器61の出力ΔWPiは、DA変換器9と減
衰器10を経て、キヤパシタCと演算増幅器11
とよりなる積分器に加えられる。差分値ΔWPiは
WPiの徴分値に相当するから、積分器の出力は
WiとEiとの積の波形になる。
衰器10を経て、キヤパシタCと演算増幅器11
とよりなる積分器に加えられる。差分値ΔWPiは
WPiの徴分値に相当するから、積分器の出力は
WiとEiとの積の波形になる。
比較器43とシフタ41とは、上位コードQiと
Qi-1とが異なる。すなわち、エンベロープデータ
の指数表示部のレンジが異なる場合のP^iとP^i-1と
の差異を補正して、正しい差分値ΔWPiが得られ
るようにするためのものである。
Qi-1とが異なる。すなわち、エンベロープデータ
の指数表示部のレンジが異なる場合のP^iとP^i-1と
の差異を補正して、正しい差分値ΔWPiが得られ
るようにするためのものである。
ΔWPiはWPiとWPi-1との差分であるからWPi
を12ビツトとしても、ΔWPiのワード幅は小さい
ことが殆どである。したがつて、差分を計算する
本実施例では、DA変換器9のワード幅を12ビツ
ト以下にすることができる。
を12ビツトとしても、ΔWPiのワード幅は小さい
ことが殆どである。したがつて、差分を計算する
本実施例では、DA変換器9のワード幅を12ビツ
ト以下にすることができる。
なお、第8図の実施例においては、比較器4
3、シフタ41、減算器61によつて差分器が構
成されている。
3、シフタ41、減算器61によつて差分器が構
成されている。
第9図は、第8図に用いたDA変換器9の部分
の別の例である。差分値ΔWPiはシフタ70、
DA変換器71、アナログ式のシフタ72を介し
て出力され、第8図の減衰器10に印加される。
シフタ70とシフタ72には、ΔWPiの7ビツト
のデータの上位3ビツトが供給され、シフト動作
が制御される。第10図AのようにΔWPiの上位
3ビツトが“0”のときは、下位4ビツトがその
まま、DA変換器71に加わり、シフタ72は、
利得が1/4,すなわち、−12dBとなる。第10図
Bのように、上位の3ビツトが“001”のときは、
中間の4ビツトがシフタ70のシフト動作により
出力され、これがDA変換器71に加わり、シフ
タ72は利得が1/2すなわち−6dBとなる。第1
0図CのようにΔWPiの上位2ビツトが“01”の
ときはMSB(最上位ビツト)を除く上位4ビツト
をDA変換器71に加え、シフタ72は減衰度
OdBとする。
の別の例である。差分値ΔWPiはシフタ70、
DA変換器71、アナログ式のシフタ72を介し
て出力され、第8図の減衰器10に印加される。
シフタ70とシフタ72には、ΔWPiの7ビツト
のデータの上位3ビツトが供給され、シフト動作
が制御される。第10図AのようにΔWPiの上位
3ビツトが“0”のときは、下位4ビツトがその
まま、DA変換器71に加わり、シフタ72は、
利得が1/4,すなわち、−12dBとなる。第10図
Bのように、上位の3ビツトが“001”のときは、
中間の4ビツトがシフタ70のシフト動作により
出力され、これがDA変換器71に加わり、シフ
タ72は利得が1/2すなわち−6dBとなる。第1
0図CのようにΔWPiの上位2ビツトが“01”の
ときはMSB(最上位ビツト)を除く上位4ビツト
をDA変換器71に加え、シフタ72は減衰度
OdBとする。
上記説明は、ΔWPiが正のときである。ΔWPi
が負のとき、2の補数表示をした場合が第11図
である。第11図において、上位3ビツトが
“111”のときは、第11図Dに示す下位ビツトを
そのままDA変換器71に加える。シフタ72
は、−12dBとなる。上位3ビツトが“110”のと
きには、第11図Eの中間の4ビツトをシフタ7
0が出力する。シフタ72は−6dBとなる。上位
2ビツトが“10”のときには第11図Fに示す4
ビツトがシフタ70より出力される。シフタ72
はOdBとなる。ΔWPi7ビツトのうち、MSBは、
反転して、DA変換器71のMSB入力に与えられ
る。このようにすると、この補数表示が、オフセ
ツトバイナリ表示に変換される。
が負のとき、2の補数表示をした場合が第11図
である。第11図において、上位3ビツトが
“111”のときは、第11図Dに示す下位ビツトを
そのままDA変換器71に加える。シフタ72
は、−12dBとなる。上位3ビツトが“110”のと
きには、第11図Eの中間の4ビツトをシフタ7
0が出力する。シフタ72は−6dBとなる。上位
2ビツトが“10”のときには第11図Fに示す4
ビツトがシフタ70より出力される。シフタ72
はOdBとなる。ΔWPi7ビツトのうち、MSBは、
反転して、DA変換器71のMSB入力に与えられ
る。このようにすると、この補数表示が、オフセ
ツトバイナリ表示に変換される。
波形発生器1は、デイジタル的な音源波形を出
力するもので、記憶装置に書き込まれたデータを
順次読み出すもので良い。エンベロープ発生器2
は、アツプダウンカウンタなどが用いられる。
力するもので、記憶装置に書き込まれたデータを
順次読み出すもので良い。エンベロープ発生器2
は、アツプダウンカウンタなどが用いられる。
第5図や第6図のように増加関数型のエンベロ
ープデータEiを用いる場合にも、第8図のような
差分値を求めるような構成にすることができるこ
とは云うまでもない。
ープデータEiを用いる場合にも、第8図のような
差分値を求めるような構成にすることができるこ
とは云うまでもない。
発明の効果
以上の説明から明らかなように、本発明は波形
発生器から波形データWiを発生し、エンベロー
プ発生器から下位コードPiと上位コードQiに分割
できるエンベロープデータEiを発生し、上記波形
データWiと上記下位コードPiとを上記乗算器に
加えてそれらの積WPiを得、上記積を差分器に加
えて、続く2つの積の差分値を演算し、上記差分
値の出力をシフタに加え、上記上位コードQiにし
たがつてシフトするようにしたものであるから、
従来のエンベロープ制御装置に比べて乗算器や
DA変換器の規模を小さくすることができる。
発生器から波形データWiを発生し、エンベロー
プ発生器から下位コードPiと上位コードQiに分割
できるエンベロープデータEiを発生し、上記波形
データWiと上記下位コードPiとを上記乗算器に
加えてそれらの積WPiを得、上記積を差分器に加
えて、続く2つの積の差分値を演算し、上記差分
値の出力をシフタに加え、上記上位コードQiにし
たがつてシフトするようにしたものであるから、
従来のエンベロープ制御装置に比べて乗算器や
DA変換器の規模を小さくすることができる。
また、上記積WPiの差分値の演算において、上
位コードQiが変化した場合にその変化を補正して
差分演算するようにしたので、正しい差分を得る
ことができる。
位コードQiが変化した場合にその変化を補正して
差分演算するようにしたので、正しい差分を得る
ことができる。
第1図は、本発明の原理を説明するためのブロ
ツク図、第2図は本発明の原理を説明するための
別の例を示すブロツク図、第3図は第1図、第2
図で用いるエンベロープデータの例を示す図、第
4図は同じくエンベロープデータのフオーマツト
の例を示す図、第5図、第6図は本発明の原理を
説明するための更に別の例を示すブロツク図、第
7図は上記各例に用いるシフタの一例を示す図、
第8図は差分値を出力するようにした本発明の一
実施例のブロツク図、第9図は第8図の実施例に
おけるDA変換器を浮動形式のDA変換器の構成
した場合のブロツク図、第10図、第11図は第
9図のコード表を示す図である。 1……波形発生器、2……エンベロープ発生
器、6……乗算器、8……シフタ、9……DA変
換器、10……アナログ式シフタ。
ツク図、第2図は本発明の原理を説明するための
別の例を示すブロツク図、第3図は第1図、第2
図で用いるエンベロープデータの例を示す図、第
4図は同じくエンベロープデータのフオーマツト
の例を示す図、第5図、第6図は本発明の原理を
説明するための更に別の例を示すブロツク図、第
7図は上記各例に用いるシフタの一例を示す図、
第8図は差分値を出力するようにした本発明の一
実施例のブロツク図、第9図は第8図の実施例に
おけるDA変換器を浮動形式のDA変換器の構成
した場合のブロツク図、第10図、第11図は第
9図のコード表を示す図である。 1……波形発生器、2……エンベロープ発生
器、6……乗算器、8……シフタ、9……DA変
換器、10……アナログ式シフタ。
Claims (1)
- 【特許請求の範囲】 1 波形発生器から波形データを発生し、エンベ
ロープ発生器から下位コードと上位コードに分割
できるエンベロープデータを発生し、上記波形デ
ータと上記下位コードとを乗算器に加えてそれら
の積を得、上記積を差分器に加えて、続く2つの
積の差分値を演算し、上記差分値の出力をデジタ
ル・アナログ変換器に加え、さらにシフタに加
え、この差分値を上記上位コードにしたがつてシ
フトするようにしたエンベロープ制御装置。 2 差分値の演算において、コードが変化した場
合その変化を補正して差分演算するようにしたこ
とを特徴とする特許請求の範囲第1項記載のエン
ベロープ制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57224328A JPS59113495A (ja) | 1982-12-20 | 1982-12-20 | エンベロ−プ制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57224328A JPS59113495A (ja) | 1982-12-20 | 1982-12-20 | エンベロ−プ制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59113495A JPS59113495A (ja) | 1984-06-30 |
JPS646479B2 true JPS646479B2 (ja) | 1989-02-03 |
Family
ID=16812030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57224328A Granted JPS59113495A (ja) | 1982-12-20 | 1982-12-20 | エンベロ−プ制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59113495A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0620973U (ja) * | 1992-08-20 | 1994-03-18 | 株式会社小松製作所 | ゴムホース |
WO2020175217A1 (ja) * | 2019-02-28 | 2020-09-03 | 日本ゼオン株式会社 | 樹脂フィルムの製造方法、並びに、位相差フィルム及びその製造方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59195697A (ja) * | 1983-04-22 | 1984-11-06 | ヤマハ株式会社 | 電子楽器 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4031377A (en) * | 1975-08-25 | 1977-06-21 | Nippon Gakki Seizo Kabushiki Kaisha | Fast multiplier circuit employing shift circuitry responsive to two binary numbers the sum of which approximately equals the mantissa of the multiplier |
-
1982
- 1982-12-20 JP JP57224328A patent/JPS59113495A/ja active Granted
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0620973U (ja) * | 1992-08-20 | 1994-03-18 | 株式会社小松製作所 | ゴムホース |
WO2020175217A1 (ja) * | 2019-02-28 | 2020-09-03 | 日本ゼオン株式会社 | 樹脂フィルムの製造方法、並びに、位相差フィルム及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPS59113495A (ja) | 1984-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7602320B2 (en) | Systems and methods for companding ADC-DSP-DAC combinations | |
JPS6380626A (ja) | デイジタル・アナログ変換回路 | |
US5748747A (en) | Digital signal processor for adding harmonic content to digital audio signal | |
KR900008410B1 (ko) | 샘플 신호의 절단오차의 보상방법 및 장치 | |
JPS646479B2 (ja) | ||
JPH05504242A (ja) | デジタル信号からアナログ信号へ変換する方法および装置 | |
JPH11212768A (ja) | 対数値算出回路 | |
JPH0258638B2 (ja) | ||
JPH0715281A (ja) | ノイズシェーピング装置 | |
JPH05197380A (ja) | エンベロープ制御装置 | |
EP0626763B1 (en) | Method and apparatus for converting an analog signal to a digital floating-point number and a digital floating-pont number to an analog signal | |
JPS6211170A (ja) | 自動利得制御回路 | |
JPH0313594B2 (ja) | ||
JP2768193B2 (ja) | ディストーション付与回路 | |
JP2725524B2 (ja) | 波形データの圧縮方法および波形データの再生装置 | |
JPS61230428A (ja) | デイジタル信号処理回路 | |
JPH03217898A (ja) | エンベロープフォロア | |
JPH0732349B2 (ja) | デコーダ装置 | |
JP3269089B2 (ja) | 音声合成装置 | |
JPH10322205A (ja) | 非線形歪み補正装置及び非線形歪み補正方法 | |
JPH07105679B2 (ja) | オーディオ装置 | |
JPH08181555A (ja) | ディジタル自動利得制御装置 | |
JPS6271995A (ja) | 電子楽器 | |
JPH043556B2 (ja) | ||
JP2900076B2 (ja) | 波形生成装置 |