JPS644221B2 - - Google Patents
Info
- Publication number
- JPS644221B2 JPS644221B2 JP57175724A JP17572482A JPS644221B2 JP S644221 B2 JPS644221 B2 JP S644221B2 JP 57175724 A JP57175724 A JP 57175724A JP 17572482 A JP17572482 A JP 17572482A JP S644221 B2 JPS644221 B2 JP S644221B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- common bus
- processors
- terminal device
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012795 verification Methods 0.000 claims description 23
- 230000001360 synchronised effect Effects 0.000 claims description 20
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 238000012545 processing Methods 0.000 description 24
- 239000013256 coordination polymer Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 5
- 238000003672 processing method Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000004092 self-diagnosis Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Hardware Redundancy (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、各々のプロセツサー間の通信を共通
バスで構成したマルチプロセツサーに関するもの
である。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a multiprocessor in which communication between each processor is configured by a common bus.
従来例の構成とその問題点
従来、マルチプロセツサーの二重化同期処理方
式は、二重化したプロセツサーシステムを1つの
要素として、この要素をマルチで結合するという
ものであり、一要素への入出力は、要素の二台の
プロセツサーのそれぞれへ独立に行われるような
構成にはなつていなかつた。第1図にかかる従来
例のマルチプロセツサーの二重化同期処理方式の
一例を示す。第1図において、CBUSは共通バ
ス、CP1,CP1′,CP2,CP2′,……CPn,CPn′は
プロセツサー、MPIF1,MPIF2,……,MPIFn
は共通バスインターフエイス、PE1,PE2,……
PEnは端末装置、PEIF1,PEIF2,……PEIFnは
端末インターフエイス、L1,L2,…,Lnは障害
監視のためのラインを示す。第1図に示すマルチ
プロセツサーの、例えばプロセツサーCP1とプロ
セツサーCP1′から構成される二重化プロセツサ
ーシステム要素において、プロセツサーCP1を主
系とし、プロセツサーCP1′を従系として動作さ
せると、共通バスCBUSを経由してくる入力デー
タは共通バスインターフエイスMPIF1により受
信され、主系のプロセツサーCP1および従系のプ
ロセツサーCP1′へ同時に転送され、共通バス
CBUSへ出力されるデータは、共通バスインター
フエイスMPIF1により、主系のプロセツサーCP1
の出力データが選択されて出力される。端末装置
PE1と主系のプロセツサーCP1および従系のプロ
セツサーCP1′との入出力については、端末装置
PE1よりの入力データは、端末インターフエイス
PEIF1により受信され、主系のプロセツサーCP1
および従系のプロセツサーCP1′へ同時に転送さ
れ、端末装置PE1へ出力されるデータは、端末イ
ンターフエイスPEIF1により、主系のプロセツサ
ーCP1の出力データが選択されて出力される。Conventional structure and its problems Traditionally, the duplex synchronization processing method for multiprocessors takes the duplex processor system as one element and combines this element with multiple processors. The configuration was not such that output was sent to each of the two processors of the element independently. FIG. 1 shows an example of the conventional multiprocessor duplex synchronization processing method shown in FIG. In Figure 1, CBUS is a common bus, CP 1 , CP 1 ′, CP 2 , CP 2 ′, ... CPn, CPn′ are processors, MPIF 1 , MPIF 2 , ..., MPIFn
are common bus interfaces, PE 1 , PE 2 , ...
PEn is a terminal device, PEIF 1 , PEIF 2 , ... PEIFn is a terminal interface, and L 1 , L 2 , ..., Ln is a line for fault monitoring. In the multiprocessor shown in Fig. 1, for example, in a redundant processor system element consisting of processor CP 1 and processor CP 1 ', processor CP 1 is operated as the main system and processor CP 1 ' is operated as the slave system. Then, the input data coming via the common bus CBUS is received by the common bus interface MPIF 1 , transferred simultaneously to the master processor CP 1 and the slave processor CP 1 ', and then transferred to the common bus interface MPIF 1.
The data output to CBUS is sent to the main processor CP 1 using the common bus interface MPIF 1 .
The output data of is selected and output. terminal device
For input/output between PE 1 , main processor CP 1 , and slave processor CP 1 ', the terminal device
Input data from PE 1 is sent to the terminal interface.
Received by PEIF 1 , main processor CP 1
Output data of the main processor CP 1 is selected by the terminal interface PEIF 1 and outputted from the data that is simultaneously transferred to the slave processor CP 1 ' and output to the terminal device PE 1 .
このような従来のマルチプロセツサーにおいて
は、あらかじめ二重化構成をとることを考慮した
マルチプロセツサーとして、共通バスCBUSの構
成、共通バスインターフエイスMPIF1,MPIF2,
…,MPIFnの構成、端末インターフエイス
PEIF1,PEIF2,…,PEIFnの構成が定められ、
共通バスインターフエイスMPIF1,MPIF2,…,
MPIFnおよび端末インターフエイスPEIF1,
PEIF2,…,PEIFnで、同期照合処理を行う構成
となつているため、それぞれ同期照合回路を保有
する必要があり、装置が複雑で大きくなり、さら
に、機能に応じて二重化して稼動させたりシング
ルで稼動させたりということが自由にできず、マ
ルチプロセツサー全体としてフレキシビリテイー
の少ない構成となつていた。 In such conventional multiprocessors, the configuration of the common bus CBUS, the common bus interfaces MPIF 1 , MPIF 2 ,
..., MPIFn configuration, terminal interface
The configuration of PEIF 1 , PEIF 2 , ..., PEIFn is determined,
Common bus interface MPIF 1 , MPIF 2 ,...,
MPIFn and terminal interface PEIF 1 ,
Since PEIF 2 ,...,PEIFn are configured to perform synchronous verification processing, each must have a synchronous verification circuit, making the device complex and large. It was not possible to run it as a single processor, and the multiprocessor as a whole had a configuration with little flexibility.
発明の目的
本発明の目的は、かかる従来のマルチプロセツ
サーの二重化同期処理の欠点をなくし、簡単なシ
ステム構成でフレキシビリテイの大きい二重化同
期処理を行なうことのできるマルチプロセツサー
を提供するにある。OBJECTS OF THE INVENTION It is an object of the present invention to eliminate the disadvantages of the conventional redundant synchronization processing of multiprocessors and to provide a multiprocessor that can perform duplex synchronization processing with great flexibility with a simple system configuration. It is in.
発明の構成
本発明は上記目的を達成するため、共通バスに
第1および第2のプロセツサーを結合するととも
に、両者間を同期照合バスで結合し、第1または
第2のプロセツサーのいずれか一方と端末装置と
の結合を切換える切換手段を設けるものであり、
また、第1の共通バスに第1および第2のプロセ
ツサーと端末装置とを結合するとともに、第1お
よび第2のプロセツサー間を同期照合バスで結合
し、第1または第2のプロセツサーのいずれか一
方と第2の共通バスとの結合を切換える切換手段
を設けるものである。Structure of the Invention In order to achieve the above object, the present invention connects the first and second processors to a common bus, connects them by a synchronization verification bus, and connects the first and second processors to either the first or second processor. A switching means is provided to switch the connection with the terminal device,
Further, the first and second processors and the terminal device are coupled to the first common bus, and the first and second processors are coupled by a synchronization verification bus, so that either the first or second processor A switching means is provided for switching the connection between one and the second common bus.
実施例の説明
以下に本発明の実施例を図面を用いて説明す
る。DESCRIPTION OF EMBODIMENTS Examples of the present invention will be described below with reference to the drawings.
第2図は、本発明のマルチプロセツサーの一実
施例を示すブロツク図である。図において、
CBUSは共通バス、CP1,CP1′,CP2,CP2′……
CPn,CPn′はプロセツサ、SBUS1,SBUS2,…
…,SBUSnは同期照合バス、SW1,SW2,……
SWnは切換スイツチ、PE1,PE2,……PEnは端
末装置を示す。各プロセツサーCP1,CP1′,CP2,
CP2′,……CPn,CPn′は、それぞれ直接共通バ
スCBUSと接続されている。さらに、各プロセツ
サーCP1,CP1′,CP2,CP2′,……CPn,CPn′と
端末装置PE1,PE2,……PEnとの接続は、それ
ぞれ切換スイツチSW1,SW2,……SWnによつ
て実現される。 FIG. 2 is a block diagram showing an embodiment of the multiprocessor of the present invention. In the figure,
CBUS is a common bus, CP 1 , CP 1 ′, CP 2 , CP 2 ′...
CPn, CPn′ are processors, SBUS 1 , SBUS 2 ,...
..., SBUSn is the synchronous verification bus, SW 1 , SW 2 , ...
SWn indicates a changeover switch, and PE 1 , PE 2 , ... PEn indicate a terminal device. Each processor CP 1 , CP 1 ′, CP 2 ,
CP 2 ′, . . . CPn, CPn′ are each directly connected to the common bus CBUS. Furthermore, the connections between the processors CP 1 , CP 1 ′, CP 2 , CP 2 ′, ... CPn, CPn' and the terminal devices PE 1 , PE 2 , ... PEn are provided by changeover switches SW 1 , SW 2 , ...PEn, respectively. ...Achieved by SWn.
今、第2図に示すマルチプロセツサーの例えば
プロセツサーCP1およびプロセツサーCP1′から構
成される二重化プロセツサーシステム要素におい
て、プロセツサーCP1を主系、プロセツサー
CP1′を従系として動作させると、共通バスCBUS
を経由してくる入力データは、同時に主系および
従系のプロセツサーCP1,CP1′に取込まれ、各々
のプロセツサーCP1,CP1′で同一の処理が行われ
る。一方、端末装置DE1は切換スイツチSW1によ
り常時は主系のプロセツサーCP1とのみ接続され
ているとすると、端末装置PE1よりの入力データ
は、主系のプロセツサーCP1にのみ取込まれるこ
とになり、主系のプロセツサーCP1は、端末装置
PE1よりの入力データを共通バスCBUSを経由し
て従系のプロセツサーCP1′へ転送し、主系およ
び従系のプロセツサーCP1,CP1′で同一の処理を
行う。 Now, in the multiprocessor shown in Fig. 2, for example, in a redundant processor system element consisting of processor CP 1 and processor CP 1 ', processor CP 1 is designated as the main system and
When CP 1 ′ is operated as a slave, the common bus CBUS
Input data coming through is simultaneously taken into the main and slave processors CP 1 and CP 1 ', and the same processing is performed by each processor CP 1 and CP 1 '. On the other hand, assuming that the terminal device DE 1 is always connected only to the main processor CP 1 by the changeover switch SW 1 , the input data from the terminal device PE 1 is taken in only to the main processor CP 1 . Therefore, the main processor CP 1 is the terminal device
The input data from PE 1 is transferred to the slave processor CP 1 ' via the common bus CBUS, and the same processing is performed by the master and slave processors CP 1 and CP 1 '.
同一の処理の結果は、主系および従系のプロセ
ツサーCP1,CP1′の同期照合プログラムにより、
同期照合バスSBUS1を経由して、従来のプロセ
ツサーCP1′から主系のプロセツサーCP1へ転送さ
れ、主系のプロセツサーCP1で同期照合処理を行
い、同一の処理の結果が主系および従系のプロセ
ツサーCP1,CP1′で等しくなつているかどうか判
定を行い、等しくなつていない時には、主系およ
び従系のプロセツサーCP1,CP1′は障害処理を行
なう。 The results of the same processing are determined by the synchronous matching programs of the main and slave processors CP 1 and CP 1 ′.
The data is transferred from the conventional processor CP 1 ' to the main processor CP 1 via the synchronous verification bus SBUS 1 , and the main processor CP 1 performs synchronous verification processing, and the results of the same processing are shared between the main and slave processors. The processors CP 1 and CP 1 ' of the system determine whether or not they are equal. If they are not equal, the processors CP 1 and CP 1 ' of the main system and the slave system perform fault processing.
障害処理としては、例えば、主系のプロセツサ
ーCP1は従系のプロセツサーCP1′が障害であると
判断し、従系のプロセツサーCP1′へ共通バス
CBUSを経由して、障害通報を送出し、以後、シ
ングルプロセツサーとして主系のプロセツサー
CP1のみで処理を続行し、従系のプロセツサー
CP1′は、共通バスCBUSを経由して、主系のプロ
セツサーCP1よりの障害通報を受信すると、内部
の診断プログラムを起動して、自己診断を行うと
いうことがある。 For example, the main processor CP 1 determines that the slave processor CP 1 ' is at fault, and sends the common bus to the slave processor CP 1 '.
A failure report is sent via CBUS, and the main processor is then used as a single processor.
Processing continues only on CP 1 , and the slave processor
When CP 1 ' receives a fault report from main processor CP 1 via the common bus CBUS, it may start an internal diagnostic program and perform self-diagnosis.
同一処理の結果が等しい場合には、主系のプロ
セツサーCP1のみが出力処理を行つて、同一の処
理の結果を出力する。このようにして、マルチプ
ロセツサーの二重化同期処理が実行される。 If the results of the same processing are the same, only the main processor CP 1 performs the output processing and outputs the results of the same processing. In this way, multiprocessor duplication synchronization processing is executed.
ところで、機能によつては、二重化プロセツサ
ーをそれぞれシングルで稼動させたい時もあり、
あるいは主系のプロセツサーCP1に障害が発生す
る時もあり、このような場合は、従来のプロセツ
サーCP1′からプログラムによる制御により切換
スイツチSW1を切換えて従来のプロセツサー
CP1′を独立のプロセツサーとして稼動させるこ
とにより、主系および従系のプロセツサーCP1,
CP1′をそれぞれシングルで稼動させることが可
能であり、また従系のプロセツサーCP1′のみを
稼動させることが可能となる。 By the way, depending on the function, you may want to run each redundant processor as a single processor.
Alternatively, there may be times when a failure occurs in the main processor CP 1 , and in such cases, the conventional processor CP 1 ' can switch the changeover switch SW 1 under program control to restore the conventional processor.
By operating CP 1 ′ as an independent processor, the main and slave processors CP 1 ,
It is possible to operate each CP 1 ′ as a single processor, and it is also possible to operate only the slave processor CP 1 ′.
このように、本実施例によれば、主系および従
系のプロセツサーCP1,CP1′を、同期照合バスで
互いに接続するとともに、共通バスCBUSに従来
のような同期照合回路を保有するインターフエイ
スを介さずにそれぞれ接続しているため、装置が
簡略化されることになり、また両プロセツサー
CP1,CP1′をそれぞれシングルで稼動させること
ができるので、全体としてフレキシビリテイーの
大きな二重化同期処理を行なうことのできるマル
チプロセツサーを構成することができる。 In this way, according to this embodiment, the main and slave processors CP 1 and CP 1 ' are connected to each other by a synchronous verification bus, and an interface having a conventional synchronous verification circuit is connected to the common bus CBUS. Since they are connected without going through the interface, the equipment is simplified, and both processors
Since CP 1 and CP 1 ' can each be operated as a single unit, it is possible to configure a multiprocessor that can perform duplex synchronization processing with great flexibility as a whole.
第3図は本発明のマルチプロセツサーの他の実
施例を示すブロツク図である。図において、
CBUS1は切換スイツチSW1,SW2,…SWnが接
続された共通バス、CBUS2はプロセツサーCP1,
CP1′,CP2,CP2′…CPn,CPn′が直接接続された
共通バスであり、端末装置PE1,PE2…PEnは共
通バスCBUS2に接続されている。SBUS1,
SBUS2…SBUSnは第2図に示した実施例と同様
の同期照合バスである。 FIG. 3 is a block diagram showing another embodiment of the multiprocessor of the present invention. In the figure,
CBUS 1 is a common bus to which changeover switches SW 1 , SW 2 , ...SWn are connected, and CBUS 2 is a common bus connected to processors CP 1 , SWn.
CP 1 ', CP 2 , CP 2 '...CPn, CPn' are directly connected to a common bus, and terminal devices PE 1 , PE 2 ...PEn are connected to the common bus CBUS 2 . SBUS 1 ,
SBUS2 ...SBUSn are synchronization verification buses similar to the embodiment shown in FIG.
第3図に示すマルチプロセツサーのプロセツサ
ーCP1を主系、プロセツサーCP1′を従系として動
作させると、端末装置PE1よりの入力データは、
共通バスCBUS2を経由して、同時に主系および
従系のプロセツサーCP1,CP1′に取込まれ、各々
のプロセツサーCP1,CP1′で同一の処理が行なわ
れる。一方、共通バスCBUS1は切換スイツチ
SW1により常時は主系のプロセツサーCP1とのみ
接続されているとすると、共通バスCBUS1を経
由してくる入力データは、主系のプロセツサー
CP1にのみ取込まれることになり、主系のプロセ
ツサーCP1は、共通バスCBUS1よりの入力データ
を共通バスCBUS2を経由して従系のプロセツサ
ーCP1′へ転送し、主系および従系のプロセツサ
ーCP1,CP1′で同一の処理を行なう。同一の処理
の結果は、主系および従系のプロセツサーCP1,
CP1′の同期照合プログラムの制御により、同期
照合バスSBUS1を経由して、従系のプロセツサ
ーCP1′から主系のプロセツサーCP1へ転送され、
主系のプロセツサーCP1で同期照合処理を行な
う。同期照合処理の結果、従系のプロセツサー
CP1′が障害であると判断した場合は、従系のプ
ロセツサーCP1′へ共通バスCBUS2を経由して障
害通報を送出し、以後は主系のプロセツサーCP1
はシングルプロセツサーとして動作する。同期照
合の結果、異常がないと判断した場合には、主系
のプロセツサーCP1のみが出力を行つて、同一の
処理の結果を出力する。このようにして、マルチ
プロセツサーの二重化同期処理が実行される。 When the multiprocessor shown in Fig. 3 is operated with processor CP 1 as the main system and processor CP 1 ' as the slave system, the input data from the terminal device PE 1 is as follows.
The data is simultaneously taken into the main and slave processors CP 1 and CP 1 ' via the common bus CBUS 2 , and the same processing is performed by each processor CP 1 and CP 1 '. On the other hand, the common bus CBUS 1 is a changeover switch.
Assuming that SW 1 is always connected only to the main processor CP 1 , input data coming via the common bus CBUS 1 will be sent to the main processor CP 1.
The main processor CP 1 transfers the input data from the common bus CBUS 1 to the slave processor CP 1 ' via the common bus CBUS 2 , and The slave processors CP 1 and CP 1 ' perform the same processing. The result of the same processing is the master and slave processors CP 1 ,
Under the control of the synchronous verification program of CP 1 ′, the data is transferred from the slave processor CP 1 ′ to the master processor CP 1 via the synchronous verification bus SBUS 1 , and
The main processor CP 1 performs synchronous verification processing. As a result of synchronous verification processing, the slave processor
If CP 1 ′ is determined to be at fault, a fault notification is sent to the slave processor CP 1 ′ via the common bus CBUS 2 , and from then on, the main processor CP 1
operates as a single processor. If it is determined that there is no abnormality as a result of the synchronization verification, only the main processor CP 1 outputs the same processing result. In this way, multiprocessor duplication synchronization processing is executed.
主系および従系のプロセツサーCP1,CP1′をそ
れぞれシングルで稼動させる場合は、従来のプロ
セツサーCP1′からの制御により切換スイツチ
SW1を切換えて先の実施例と同様に行なうことが
できる。 When operating the main and slave processors CP 1 and CP 1 ′ as single units, the changeover switch is controlled by the conventional processor CP 1 ′.
SW 1 can be switched to perform the same operation as in the previous embodiment.
このように、本実施例においても、同期照合バ
スSBUS1、切換スイツチSW1を有するため、簡
単な構成でフレキシブリテイーのある、二重化同
期処理を行なうことのできるマルチプロセツサー
が得られる。 In this way, since this embodiment also includes the synchronization verification bus SBUS 1 and the changeover switch SW 1 , a multiprocessor with a simple configuration, flexibility, and ability to perform duplex synchronization processing can be obtained.
発明の効果
以上説明したように本発明は、第1および第2
のプロセツサーを同期照合バスで結合するととも
に、各プロセツサーをそれぞれ共通バスに結合
し、端末装置を切換スイツチを介して第1および
第2のプロセツサーに結合するか、またもしくは
端末装置を上記共通バスに結合し、他の共通バス
を切換スイツチを介して第1および第2のプロセ
ツサーに結合するものであるため、同期照合処理
は、第1および第2のプロセツサーの同期照合プ
ログラムによつて同期照合バスを介して実行する
ことができるようになり、従来のような複雑な同
期照合回路を保有する二重化インターフエイスを
必要とせず、装置全体の構成が簡略化されるとと
もに、機能に応じて各プロセツサーをシングルで
稼動させることが可能であり、したがつて装置全
体のフレキシビリテイーが大きくなる、二重化同
期処理を行なうことのできるマルチプロセツサー
が得られる。Effects of the Invention As explained above, the present invention provides the first and second
processors are coupled by a synchronization bus, each processor is coupled to a common bus, and a terminal device is coupled to the first and second processors via a switch, or a terminal device is coupled to the common bus. The synchronous verification process is performed by the synchronous verification programs of the first and second processors to connect the synchronous verification bus and other common buses to the first and second processors via a changeover switch. This eliminates the need for a redundant interface with a complicated synchronization matching circuit as in the past, simplifying the overall configuration of the device, and allowing each processor to be configured according to its function. A multiprocessor capable of performing redundant synchronous processing can be obtained, which can be operated as a single processor, thereby increasing the flexibility of the entire device.
第1図は従来のマルチプロセツサーを示すブロ
ツク図、第2図は本発明のマルチプロセツサーの
一実施例を示すブロツク図、第3図は本発明の他
の実施例を示すブロツク図である。
CBUS,CBUS1,CBUS2……共通バス、CP1,
CP1′,CP2,CP2′〜CPn,CPn′……プロセツサ
ー、PE1,PE2〜PEn……端末装置、SBUS1,
SBUS2,〜SBUSn……同期照合バス、SW1,
SW2,〜SWn……切換スイツチ。
FIG. 1 is a block diagram showing a conventional multiprocessor, FIG. 2 is a block diagram showing one embodiment of the multiprocessor of the present invention, and FIG. 3 is a block diagram showing another embodiment of the present invention. It is. CBUS, CBUS 1 , CBUS 2 ...Common bus, CP 1 ,
CP 1 ′, CP 2 , CP 2 ′ to CPn, CPn′...processor, PE 1 , PE 2 to PEn... terminal device, SBUS 1 ,
SBUS 2 , ~SBUSn...Synchronization verification bus, SW 1 ,
SW 2 , ~SWn...changeover switch.
Claims (1)
セツサーと、前記第1および第2のプロセツサー
を結合して同期照合を行なう同期照合バスと、前
記第1または第2のプロセツサーに制御される端
末装置と、前記端末装置を前記第1または第2の
プロセツサーのいずれか一方に結合する切換手段
とを有し、常時は前記端末装置は前記切換手段に
よつて前記第1または第2のプロセツサーのいず
れか一方に結合され、前記端末装置より入力され
たデータは一方のプロセツサーから前記共通バス
を介して他方のプロセツサーに転送されるよう構
成されて成るマルチプロセツサー。 2 第1の共通バスに結合された第1および第2
のプロセツサーと、前記第1の共通バスに結合さ
れ、前記第1または第2のプロセツサーに制御さ
れる端末装置と、前記第1および第2のプロセツ
サーを結合して同期照合を行なう同期照合バス
と、前記第1または第2のプロセツサーのいずれ
か一方を第2の共通バスに結合する切換手段とを
有し、常時は前記第2の共通バスは前記切換手段
によつて前記第1または第2のプロセツサーのい
ずれか一方に結合され、前記第2の共通バスより
入力されたデータは一方のプロセツサーから前記
第1の共通バスを介して他方のプロセツサーに転
送されるよう構成されて成るマルチプロセツサ
ー。[Scope of Claims] 1. First and second processors connected to a common bus, a synchronous verification bus that connects the first and second processors to perform synchronous verification, and It has a terminal device controlled by a processor, and switching means for coupling the terminal device to either the first or second processor, and normally the terminal device is connected to the first processor by the switching means. or a multiprocessor connected to either one of the second processors and configured such that data input from the terminal device is transferred from one processor to the other processor via the common bus. 2 a first and a second bus coupled to the first common bus;
a terminal device connected to the first common bus and controlled by the first or second processor; and a synchronous verification bus that connects the first and second processors to perform synchronous verification. , switching means for coupling either the first or second processor to a second common bus, and normally the second common bus is connected to the first or second processor by the switching means. a multiprocessor connected to either one of the processors, and configured such that data input from the second common bus is transferred from one processor to the other processor via the first common bus. Sir.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57175724A JPS5965368A (en) | 1982-10-06 | 1982-10-06 | Multiprocessor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57175724A JPS5965368A (en) | 1982-10-06 | 1982-10-06 | Multiprocessor |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5965368A JPS5965368A (en) | 1984-04-13 |
JPS644221B2 true JPS644221B2 (en) | 1989-01-25 |
Family
ID=16001123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57175724A Granted JPS5965368A (en) | 1982-10-06 | 1982-10-06 | Multiprocessor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5965368A (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0721106A (en) * | 1993-06-30 | 1995-01-24 | Nec Corp | Network managing method |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5559520A (en) * | 1978-10-27 | 1980-05-06 | Hitachi Ltd | Output switching system for processor duplication system |
JPS58205273A (en) * | 1982-05-26 | 1983-11-30 | Hitachi Ltd | Multiplex system |
-
1982
- 1982-10-06 JP JP57175724A patent/JPS5965368A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5965368A (en) | 1984-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS644221B2 (en) | ||
JP2573297B2 (en) | Digital controller for power control | |
JP2774675B2 (en) | Bus controller | |
JPH10307603A (en) | Data transmission device | |
JPH05160759A (en) | Changeover control system | |
JPS63118860A (en) | Back-up method for decentralized system | |
JP2592676B2 (en) | System switching method | |
JP3405677B2 (en) | Redundant system control system | |
JPS63285053A (en) | Fault processing system for network management equipment | |
JPH04142648A (en) | Data transfer processing system | |
JPS5919497A (en) | Digital time division exchange | |
JPH04138749A (en) | Communication controller diagnostic system | |
JPS63217401A (en) | Data converting device | |
JPS61112246A (en) | Operation control system | |
JPH05204873A (en) | Inter-processor communication processing method in distributed processing system | |
JPH054698B2 (en) | ||
JPH1011102A (en) | Duplex system | |
JPS6325701A (en) | Duplex system for loop control unit | |
JPS60140439A (en) | Self-diagnostic method of printed circuit board | |
JPS58166861A (en) | Masking system of fault information | |
JPH036741A (en) | Data output device for duplex system | |
JPS5842485B2 (en) | Common input/output device control method | |
JPS63231656A (en) | Common bus system | |
JPH0787458B2 (en) | Control method of distributed switching system | |
JPH01116856A (en) | Common signal bus switching system for microcomputer |