JPS642549Y2 - - Google Patents
Info
- Publication number
- JPS642549Y2 JPS642549Y2 JP3329882U JP3329882U JPS642549Y2 JP S642549 Y2 JPS642549 Y2 JP S642549Y2 JP 3329882 U JP3329882 U JP 3329882U JP 3329882 U JP3329882 U JP 3329882U JP S642549 Y2 JPS642549 Y2 JP S642549Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- winding
- capacitor
- main
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004804 winding Methods 0.000 claims description 33
- 239000003990 capacitor Substances 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 14
- 238000001514 detection method Methods 0.000 claims description 11
- 230000002401 inhibitory effect Effects 0.000 claims description 10
- 230000000737 periodic effect Effects 0.000 claims 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 238000009499 grossing Methods 0.000 description 3
- 230000005764 inhibitory process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 235000013351 cheese Nutrition 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Description
【考案の詳細な説明】
本考案は主変成器或はチヨークの磁気エネルギ
の蓄積による磁気飽和の防止及び過電流抑止の双
方を確実に行い得る電源装置に関する。
の蓄積による磁気飽和の防止及び過電流抑止の双
方を確実に行い得る電源装置に関する。
チヨツパ形スイツチングレギユレータ、又はリ
ンギングチヨークコンバータの様な電源装置にあ
つては、主半導体スイツチのオン期間において発
生した主変成器或いはチヨークの磁束が主半導体
スイツチのオフ期間でリセツトされる様に回路設
計されている。従来の臨界でのリセツト条件を満
足する方法としては、主半導体スイツチの最大の
デユーテイ比を固定値に制限したり、或いは入力
電圧の変動に応じて最大のデユーテイ比を制御す
るものであるが、前者の場合には入力電圧の過渡
的な変化などに対しても主変成器又はチヨークが
磁気飽和しない様に、入力電圧が最大のとき最大
のデユーテイ比で主半導体スイツチが動作する様
に設計せねばならないため、主変成器又はチヨー
クが大型化せざるを得ず、後者の場合には回路構
成が複雑になり、且つ高価になるという欠点があ
つた。
ンギングチヨークコンバータの様な電源装置にあ
つては、主半導体スイツチのオン期間において発
生した主変成器或いはチヨークの磁束が主半導体
スイツチのオフ期間でリセツトされる様に回路設
計されている。従来の臨界でのリセツト条件を満
足する方法としては、主半導体スイツチの最大の
デユーテイ比を固定値に制限したり、或いは入力
電圧の変動に応じて最大のデユーテイ比を制御す
るものであるが、前者の場合には入力電圧の過渡
的な変化などに対しても主変成器又はチヨークが
磁気飽和しない様に、入力電圧が最大のとき最大
のデユーテイ比で主半導体スイツチが動作する様
に設計せねばならないため、主変成器又はチヨー
クが大型化せざるを得ず、後者の場合には回路構
成が複雑になり、且つ高価になるという欠点があ
つた。
本考案は非常に簡単な回路構成でもつて主変成
器又はチヨークのリセツト条件を確実に満足し、
しかも広い範囲の過電流制限も行える電源装置を
提供することを特徴としている。
器又はチヨークのリセツト条件を確実に満足し、
しかも広い範囲の過電流制限も行える電源装置を
提供することを特徴としている。
第1図及び第2図により本考案の一実施例に係
るリンギングチヨークコンバータについて説明す
る。
るリンギングチヨークコンバータについて説明す
る。
第1図において、1は直流入力電圧Viをこの
回路に与える直流電源、2は入力巻線Ni、出力
巻線No及び補助巻線Ncを有する主変成器(チヨ
ーク)、3は主半導体スイツチとして用いられる
主トランジスタ、4は主トランジスタ3のターン
オフに伴い導通する整流器(一方向性手段)、5
は平滑用コンデンサ、6は負荷、7は直流増幅器
7aとアイソレータ7bなどからなつて出力電圧
検出信号を生ずる電圧検出部、8はミラー電流源
の様な定電流源8a、この電流源から供給される
電流で充電されるタイミングコンデンサ8b、こ
のコンデンサの充電々圧が設定レベルVHに至つ
たときトリガパルスを生ずるトリガパルス発生回
路8c及びこの回路からのトリガパルスによりタ
ーンオンしてタイミングコンデンサ8bの電荷を
放電するトランジスタスイツチ8dからなり、鋸
歯状波である比較信号を生ずる比較信号発生回
路、9は比較信号と出力電圧検出信号とを比較す
る第1の比較器9aと、最大パルス幅設定信号と
前記比較信号とを比較する第2の比較器9bと、
前記最大パルス幅設定信号を与える最大パルス幅
設定信号源9c及び前記第1、第2の比較器の出
力信号をAND論理するAND回路9dとからなる
パルス幅変調部、10はインダクタンス装置であ
る主変成器2の補助巻線Ncに直列接続された抵
抗R、コンデンサC、ダイオードD、及びダイオ
ードDのカソードにベースが、そのアノードにエ
ミツタが、また比較信号発生回路8の出力端にコ
レクタが夫々接続された禁止用トランジスタTか
らなるリセツト検出部であり、尚、11は駆動信
号発生部である。
回路に与える直流電源、2は入力巻線Ni、出力
巻線No及び補助巻線Ncを有する主変成器(チヨ
ーク)、3は主半導体スイツチとして用いられる
主トランジスタ、4は主トランジスタ3のターン
オフに伴い導通する整流器(一方向性手段)、5
は平滑用コンデンサ、6は負荷、7は直流増幅器
7aとアイソレータ7bなどからなつて出力電圧
検出信号を生ずる電圧検出部、8はミラー電流源
の様な定電流源8a、この電流源から供給される
電流で充電されるタイミングコンデンサ8b、こ
のコンデンサの充電々圧が設定レベルVHに至つ
たときトリガパルスを生ずるトリガパルス発生回
路8c及びこの回路からのトリガパルスによりタ
ーンオンしてタイミングコンデンサ8bの電荷を
放電するトランジスタスイツチ8dからなり、鋸
歯状波である比較信号を生ずる比較信号発生回
路、9は比較信号と出力電圧検出信号とを比較す
る第1の比較器9aと、最大パルス幅設定信号と
前記比較信号とを比較する第2の比較器9bと、
前記最大パルス幅設定信号を与える最大パルス幅
設定信号源9c及び前記第1、第2の比較器の出
力信号をAND論理するAND回路9dとからなる
パルス幅変調部、10はインダクタンス装置であ
る主変成器2の補助巻線Ncに直列接続された抵
抗R、コンデンサC、ダイオードD、及びダイオ
ードDのカソードにベースが、そのアノードにエ
ミツタが、また比較信号発生回路8の出力端にコ
レクタが夫々接続された禁止用トランジスタTか
らなるリセツト検出部であり、尚、11は駆動信
号発生部である。
次に斯かる構成の回路を第2図を用いて説明す
る。
る。
第2図に示す様な時刻t0の直前の状態では主ト
ランジスタ3がオフ状態にあり、主変成器2の各
巻線Ni,No,Ncには極性を示す黒点側を負、
その反対側を正とするフライバツク電圧が誘起さ
れている。このとき整流器4は順バイアスされて
導通状態にあり、主変成器のインダクタンスに蓄
えられているエネルギを負荷6に通流している。
一方、補助巻線Ncに誘起された電圧は禁止用ト
ランジスタTのベース・エミツタ間を順バイアス
してこのトランジスタTを導通せしめ、補助巻線
Ncの非黒点側→禁止用トランジスタTのベー
ス・エミツタ→コンデンサC→抵抗R→補助巻線
Ncの黒点側なる閉ループで電流を流し、コンデ
ンサCを図示極性とは反対の極性に充電してい
る。
ランジスタ3がオフ状態にあり、主変成器2の各
巻線Ni,No,Ncには極性を示す黒点側を負、
その反対側を正とするフライバツク電圧が誘起さ
れている。このとき整流器4は順バイアスされて
導通状態にあり、主変成器のインダクタンスに蓄
えられているエネルギを負荷6に通流している。
一方、補助巻線Ncに誘起された電圧は禁止用ト
ランジスタTのベース・エミツタ間を順バイアス
してこのトランジスタTを導通せしめ、補助巻線
Ncの非黒点側→禁止用トランジスタTのベー
ス・エミツタ→コンデンサC→抵抗R→補助巻線
Ncの黒点側なる閉ループで電流を流し、コンデ
ンサCを図示極性とは反対の極性に充電してい
る。
斯かる状態において、時刻t0で主変成器2のリ
セツトが完了すると、周知の様に各巻線Ni,
No,Ncの誘起電圧は零となるので、整流器4は
非導通に至る。この際、補助巻線Ncのフライバ
ツク電圧が零であるので当然に禁止用トランジス
タTもターンオフする。禁止用トランジスタTの
ターンオフにより比較信号発生回路8のタイミン
グコンデンサ8bの電圧V1はミラー電流源8a
により第2図aに示すように直線的に増大する。
そして比較信号発生回路8のランプ出力が最大パ
ルス幅設定電圧V3より大きく、且つ電圧検出部
7からの出力電圧検出信号の値V2よりも大きく
なると、パルス幅変調部9が駆動信号発生部11
に駆動信号を発生せしめ、この駆動信号が第2図
bに示される様に時刻t1で主トランジスタ3のベ
ースに印加される。これに伴い主トランジスタ3
がターンオンし、同図cに示す様に直線的に増大
するコレクタ電流が主変成器2の入力巻線Niを
流れる。よつて主変成器2の夫々の巻線Ni,
No,Ncには同図eに示す様な黒点側を正とする
電圧が誘起される。補助巻線Ncの誘起電圧は抵
抗R、コンデンサC及びダイオードDを介して電
流を流し、第2図fに示す様にコンデンサCを図
示極性に充電する。このコンデンサの充電々圧は
後述する様に重要な作用を行う。ここで出力巻線
Noの誘起電圧は整流器4を逆バイアスする極性
なので整流器4は導通せず、従つて電磁エネルギ
が主変成器2のインダクタンスに蓄えられる。
セツトが完了すると、周知の様に各巻線Ni,
No,Ncの誘起電圧は零となるので、整流器4は
非導通に至る。この際、補助巻線Ncのフライバ
ツク電圧が零であるので当然に禁止用トランジス
タTもターンオフする。禁止用トランジスタTの
ターンオフにより比較信号発生回路8のタイミン
グコンデンサ8bの電圧V1はミラー電流源8a
により第2図aに示すように直線的に増大する。
そして比較信号発生回路8のランプ出力が最大パ
ルス幅設定電圧V3より大きく、且つ電圧検出部
7からの出力電圧検出信号の値V2よりも大きく
なると、パルス幅変調部9が駆動信号発生部11
に駆動信号を発生せしめ、この駆動信号が第2図
bに示される様に時刻t1で主トランジスタ3のベ
ースに印加される。これに伴い主トランジスタ3
がターンオンし、同図cに示す様に直線的に増大
するコレクタ電流が主変成器2の入力巻線Niを
流れる。よつて主変成器2の夫々の巻線Ni,
No,Ncには同図eに示す様な黒点側を正とする
電圧が誘起される。補助巻線Ncの誘起電圧は抵
抗R、コンデンサC及びダイオードDを介して電
流を流し、第2図fに示す様にコンデンサCを図
示極性に充電する。このコンデンサの充電々圧は
後述する様に重要な作用を行う。ここで出力巻線
Noの誘起電圧は整流器4を逆バイアスする極性
なので整流器4は導通せず、従つて電磁エネルギ
が主変成器2のインダクタンスに蓄えられる。
次に時刻t2に至り、第2図aにおいて示す様に
比較信号が設定レベルVHに達すると、比較信号
発生回路8において、トリガパルス発生回路8c
がトランジスタスイツチ8dにトリガパルスを与
えてこれをターンオンさせる。従つてタイミング
コンデンサ8bの端子電圧が瞬時に降下し、駆動
パルス発生部11は駆動パルスの送出を停止す
る。これに伴い主トランジスタ3は時刻t2からス
トレージタイムτ後の時刻t3でターンオフする。
この様に時刻t3で主トランジスタ3がターンオフ
すると、主トランジスタ3の導通期間t1〜t3に主
変成器2のインダクタンスに蓄えられた電磁エネ
ルギが各巻線Ni,No,Ncに黒点側端子を負、
その反対側端子を正とする電圧を誘起する。従つ
て補助巻線Ncに誘起されたフライバツク電圧と
コンデンサCの充電々圧とを加算した合成電圧が
禁止用トランジスタTのベース・エミツタ間に印
加され、時刻t3で瞬時に禁止用トランジスタTを
ターンオンさせると共に、主変成器2の次のリセ
ツト時刻t4までトランジスタTを導通状態に保持
する。一方、出力巻線Noに誘起される電圧は整
流器4を介してコンデンサ5及び負荷6に第2図
dに示す様な電流を供給する。
比較信号が設定レベルVHに達すると、比較信号
発生回路8において、トリガパルス発生回路8c
がトランジスタスイツチ8dにトリガパルスを与
えてこれをターンオンさせる。従つてタイミング
コンデンサ8bの端子電圧が瞬時に降下し、駆動
パルス発生部11は駆動パルスの送出を停止す
る。これに伴い主トランジスタ3は時刻t2からス
トレージタイムτ後の時刻t3でターンオフする。
この様に時刻t3で主トランジスタ3がターンオフ
すると、主トランジスタ3の導通期間t1〜t3に主
変成器2のインダクタンスに蓄えられた電磁エネ
ルギが各巻線Ni,No,Ncに黒点側端子を負、
その反対側端子を正とする電圧を誘起する。従つ
て補助巻線Ncに誘起されたフライバツク電圧と
コンデンサCの充電々圧とを加算した合成電圧が
禁止用トランジスタTのベース・エミツタ間に印
加され、時刻t3で瞬時に禁止用トランジスタTを
ターンオンさせると共に、主変成器2の次のリセ
ツト時刻t4までトランジスタTを導通状態に保持
する。一方、出力巻線Noに誘起される電圧は整
流器4を介してコンデンサ5及び負荷6に第2図
dに示す様な電流を供給する。
この電源回路は以上の様な動作を繰返すのであ
るが、次に負荷短絡が生じた場合を考えると、出
力巻線Noの両端の電圧は配線による電圧降下な
どを無視すれば整流器4の順方向電圧降下VDに
ほぼ等しい値になる。ここで本考案によれば前述
の様に主変成器2のリセツト条件を常に満足すべ
く動作するので、入力巻線Niに入力電圧Viとほ
ぼ等しい電圧が印加されるとすると、 Vi・Ton/ni≦VD・Toff/np …(1) 但し、Ton,Toffは夫々主トランジスタ3のオ
ン期間、オフ期間、ni,npは夫々入、出力巻線
Ni,Noの巻数、が成り立つ。
るが、次に負荷短絡が生じた場合を考えると、出
力巻線Noの両端の電圧は配線による電圧降下な
どを無視すれば整流器4の順方向電圧降下VDに
ほぼ等しい値になる。ここで本考案によれば前述
の様に主変成器2のリセツト条件を常に満足すべ
く動作するので、入力巻線Niに入力電圧Viとほ
ぼ等しい電圧が印加されるとすると、 Vi・Ton/ni≦VD・Toff/np …(1) 但し、Ton,Toffは夫々主トランジスタ3のオ
ン期間、オフ期間、ni,npは夫々入、出力巻線
Ni,Noの巻数、が成り立つ。
ここでni=npであると仮定すると、主トランジ
スタ3のオフ期間Toffは、 Toff≧Vi/VD・Ton …(2) でほぼ表わされ、この式(2)においてVi/VDは通
常かなり大きいので、負荷短絡時には主トランジ
スタ3のオフ期間Toffは過電流保護を行うに足
る充分な長さになる。
スタ3のオフ期間Toffは、 Toff≧Vi/VD・Ton …(2) でほぼ表わされ、この式(2)においてVi/VDは通
常かなり大きいので、負荷短絡時には主トランジ
スタ3のオフ期間Toffは過電流保護を行うに足
る充分な長さになる。
また上述からも明らかな様に負荷短絡が発生し
た状態では出力巻線No間の電圧は非常に低くな
るので、当然に補助巻線Nc間のフライバツク電
圧も極めて低くなり、且つ主変成器2のリセツト
完了直後、つまり整流器4の非導通直後において
は振動を生ずる場合が多いが、本考案にあつては
コンデンサCの充電々圧と補助巻線Ncのフライ
バツク電圧との合成電圧で禁止用トランジスタT
を駆動しているので、補助巻線Ncの電圧が非常
に小さく、且つ主変成器2の出力側で振動が生じ
たとしても、禁止用トランジスタTをリセツト開
始時点で確実にオンできると共に、コンデンサC
の放電時定数を適切に選定することによつて禁止
用トランジスタTのオン状態を次のリセツト完了
時点まで確実に保持できる。コンデンサCの放電
時定数は、負荷側が短絡した場合に主トランジス
タ3のオフ期間Toffが最長になるので、この場
合のオフ期間Toffに相当する期間中、禁止用ト
ランジスタTをオン状態に維持し得る様にコンデ
ンサCの容量及び抵抗Rの値が選定されるが、放
電時定数を大きくすると充電時定数も大きくなつ
てしまうので、必要な場合には鎖線で示す様に抵
抗Rと並列にダイオードと小さい抵抗との直列接
続体を接続しても良い。
た状態では出力巻線No間の電圧は非常に低くな
るので、当然に補助巻線Nc間のフライバツク電
圧も極めて低くなり、且つ主変成器2のリセツト
完了直後、つまり整流器4の非導通直後において
は振動を生ずる場合が多いが、本考案にあつては
コンデンサCの充電々圧と補助巻線Ncのフライ
バツク電圧との合成電圧で禁止用トランジスタT
を駆動しているので、補助巻線Ncの電圧が非常
に小さく、且つ主変成器2の出力側で振動が生じ
たとしても、禁止用トランジスタTをリセツト開
始時点で確実にオンできると共に、コンデンサC
の放電時定数を適切に選定することによつて禁止
用トランジスタTのオン状態を次のリセツト完了
時点まで確実に保持できる。コンデンサCの放電
時定数は、負荷側が短絡した場合に主トランジス
タ3のオフ期間Toffが最長になるので、この場
合のオフ期間Toffに相当する期間中、禁止用ト
ランジスタTをオン状態に維持し得る様にコンデ
ンサCの容量及び抵抗Rの値が選定されるが、放
電時定数を大きくすると充電時定数も大きくなつ
てしまうので、必要な場合には鎖線で示す様に抵
抗Rと並列にダイオードと小さい抵抗との直列接
続体を接続しても良い。
以上説明した様にこの実施例によれば、非常に
簡単な回路構成で確実に主変成器のリセツト条件
を満足し得る様に主半導体スイツチのオフ期間を
充分に長く保持出来るので、主変成器が必要最小
限の大きさで良いことは勿論のこと、電流検出抵
抗を用いずに確実な過電流保護を行うことが出来
るので電力損失を小さくできる。
簡単な回路構成で確実に主変成器のリセツト条件
を満足し得る様に主半導体スイツチのオフ期間を
充分に長く保持出来るので、主変成器が必要最小
限の大きさで良いことは勿論のこと、電流検出抵
抗を用いずに確実な過電流保護を行うことが出来
るので電力損失を小さくできる。
次に第3図は本考案に係る非絶縁形の極性反転
チヨツパ回路の一実施例であり、第1図に示した
実施例における主変成器の代りに入出力巻線兼用
の第1の巻線N1と第2の巻線N2とを有するチヨ
ーク12を用いた点を除き、前記実施例と同様で
あるので説明を省略する。
チヨツパ回路の一実施例であり、第1図に示した
実施例における主変成器の代りに入出力巻線兼用
の第1の巻線N1と第2の巻線N2とを有するチヨ
ーク12を用いた点を除き、前記実施例と同様で
あるので説明を省略する。
次に第4図は本考案の一実施例に係るチヨツパ
形スイツチングレギユレータであり、主トランジ
スタ3のオン期間にチヨーク12′に蓄えられた
エネルギは主トランジスタ3のターンオフと同時
にその第1の巻線N1′から平滑用コンデンサ5、
負荷6、接地及びフライホイールダイオードとし
て作用する一方向性素子4′を介して放出される。
この際チヨーク12′の第2の巻線N2′には黒点
側を負、非黒点側を正とするフライバツク電圧が
誘起され、この電圧と主トランジスタ3のオン期
間に図示極性で充電されたコンデンサCの充電々
圧との合成電圧がリセツト検出部10の禁止用ト
ランジスタTの導通を次のリセツト時点まで保持
するので、前述の様に負荷短絡などが生じても確
実に過電流保護を行うことができ、またチヨーク
を磁気飽和させることもない。
形スイツチングレギユレータであり、主トランジ
スタ3のオン期間にチヨーク12′に蓄えられた
エネルギは主トランジスタ3のターンオフと同時
にその第1の巻線N1′から平滑用コンデンサ5、
負荷6、接地及びフライホイールダイオードとし
て作用する一方向性素子4′を介して放出される。
この際チヨーク12′の第2の巻線N2′には黒点
側を負、非黒点側を正とするフライバツク電圧が
誘起され、この電圧と主トランジスタ3のオン期
間に図示極性で充電されたコンデンサCの充電々
圧との合成電圧がリセツト検出部10の禁止用ト
ランジスタTの導通を次のリセツト時点まで保持
するので、前述の様に負荷短絡などが生じても確
実に過電流保護を行うことができ、またチヨーク
を磁気飽和させることもない。
以上述べた様に本考案によれば、負荷短絡の様
な最悪条件下でも変成器或いはチヨークの様なイ
ンダクタンス装置がリセツトを完了するまで主半
導体スイツチのターンオンを確実に禁止すること
が出来るので、確実に過電流保護を行うことが出
来ると共に、インダクタンス装置の蓄積エネルギ
による磁気飽和を考慮することがないのでインダ
クタンス装置を必要最少限の大きさに設計でき、
また回路構成を極めて簡略化できるなどその効果
は極めて大きい。
な最悪条件下でも変成器或いはチヨークの様なイ
ンダクタンス装置がリセツトを完了するまで主半
導体スイツチのターンオンを確実に禁止すること
が出来るので、確実に過電流保護を行うことが出
来ると共に、インダクタンス装置の蓄積エネルギ
による磁気飽和を考慮することがないのでインダ
クタンス装置を必要最少限の大きさに設計でき、
また回路構成を極めて簡略化できるなどその効果
は極めて大きい。
尚、上記実施例においてはいずれも比較信号発
生回路の出力を禁止する回路構成について述べた
が、必要に応じてパルス幅変調部或いは駆動パル
ス発生部の出力を禁止する様にしても良く、また
主変成器の2次巻線にはダイオードとコンデンサ
とを多段倍圧構成に接続したコツククロフト・ウ
オルトン回路の様な負荷を接続しても良い。
生回路の出力を禁止する回路構成について述べた
が、必要に応じてパルス幅変調部或いは駆動パル
ス発生部の出力を禁止する様にしても良く、また
主変成器の2次巻線にはダイオードとコンデンサ
とを多段倍圧構成に接続したコツククロフト・ウ
オルトン回路の様な負荷を接続しても良い。
第1図は本考案に係る電源装置の一実施例を示
す図、第2図は第1図に示した電源装置の各部の
波形を示す図、第3図及び第4図は夫々本考案に
係る電源装置の他の実施例を示す図である。 1……直流電源、2……インダクタンス装置、
3……主半導体スイツチ、4,4′……一方向性
素子、5……平滑用コンデンサ、6……負荷、7
……電圧検出部、8……比較信号発生回路、9…
…パルス幅変調部、10……リセツト検出部、1
1……駆動信号発生部。
す図、第2図は第1図に示した電源装置の各部の
波形を示す図、第3図及び第4図は夫々本考案に
係る電源装置の他の実施例を示す図である。 1……直流電源、2……インダクタンス装置、
3……主半導体スイツチ、4,4′……一方向性
素子、5……平滑用コンデンサ、6……負荷、7
……電圧検出部、8……比較信号発生回路、9…
…パルス幅変調部、10……リセツト検出部、1
1……駆動信号発生部。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 少なくとも第1、第2の巻線を有するインダ
クタンス装置と、 制御回路からの駆動信号により導通して直流
電源から前記第1の巻線に電流を流す少なくと
も1個の主半導体スイツチと、 該主半導体スイツチのターンオフに伴い導通
して前記主半導体スイツチの導通期間に前記イ
ンダクタンス装置に蓄えられたエネルギを負荷
側に通流する一方向性手段と、 を備えた電源装置において、 前記インダクタンス装置の第2の巻線と直列
に接続された抵抗と、 該抵抗に直列接続されたコンデンサと、 該コンデンサに直列接続されたダイオード
と、 該ダイオードの両端に制御端子と一方の主端
子とが接続された禁止用半導体素子と、 を備え、前記コンデンサの充電々圧と前記第2
の巻線に誘起される電圧との合成電圧で前記禁
止用半導体素子を駆動して、前記一方向性手段
が導通状態にある場合には前記制御回路から前
記主半導体スイツチに駆動信号が与えられるの
を禁止することを特徴とする電源装置。 (2) 前記制御回路が電圧検出部からの出力電圧検
出信号と周期的な鋸歯状比較信号とを比較する
第1の比較回路、最大パルス幅設定信号と前記
鋸歯状比較信号とを比較する第2の比較回路、
及びこれら比較回路の出力をAND論理する
AND回路とからなるパルス幅変調部を備えた
ことを特徴とする実用新案登録請求の範囲(1)に
記載の電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3329882U JPS58138124U (ja) | 1982-03-11 | 1982-03-11 | 電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3329882U JPS58138124U (ja) | 1982-03-11 | 1982-03-11 | 電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58138124U JPS58138124U (ja) | 1983-09-17 |
JPS642549Y2 true JPS642549Y2 (ja) | 1989-01-20 |
Family
ID=30044849
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3329882U Granted JPS58138124U (ja) | 1982-03-11 | 1982-03-11 | 電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58138124U (ja) |
-
1982
- 1982-03-11 JP JP3329882U patent/JPS58138124U/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS58138124U (ja) | 1983-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5872705A (en) | Low loss synchronous rectifier for application to clamped-mode power converters | |
US5412555A (en) | Self-oscillating DC-DC Converter with zero voltage switching | |
US4766281A (en) | Pulse generator spark-erosive metal working | |
US5625541A (en) | Low loss synchronous rectifier for application to clamped-mode power converters | |
US4007413A (en) | Converter utilizing leakage inductance to control energy flow and improve signal waveforms | |
JPH09163736A (ja) | Dc−dcコンバ−タ | |
US5701238A (en) | Flow-through DC voltage changer having a further output circuit | |
US4138715A (en) | Resonant switching converter | |
EP0058401B1 (en) | High frequency switching circuit | |
KR100595752B1 (ko) | 비최적 리셋 2차 전압을 위한 자체 구동 동기 정류기회로 | |
EP0484610A1 (en) | D.C. switching power supply having controlled voltage output and output isolation from the input | |
US6072702A (en) | Ringing choke converter | |
US6181578B1 (en) | Synchronous rectifier drive mechanism for resonant reset forward converters | |
JPS642549Y2 (ja) | ||
US4451772A (en) | Passive clamp for on/off control of a capacitor charger | |
JPS6219104Y2 (ja) | ||
US5357415A (en) | Switching regulator having at least one regulated output voltage | |
US4176302A (en) | Vertical deflection output circuit | |
JPH09233808A (ja) | Dc−dcコンバータ | |
JPH0715958A (ja) | 自励フライバックコンバータ | |
JPH0357708B2 (ja) | ||
JP3371960B2 (ja) | 直流−直流変換器 | |
JP2993635B2 (ja) | トランス接続型dc−dcコンバータ | |
JP3388707B2 (ja) | 自励式降圧型dc−dcコンバータ | |
JP2858412B2 (ja) | トランス接続型dc−dcコンバータ |